KR20080095692A - 전도성 고분자 유기물내 나노크리스탈층이 장착된 비휘발성메모리 소자 및 이의 제조 방법 - Google Patents
전도성 고분자 유기물내 나노크리스탈층이 장착된 비휘발성메모리 소자 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR20080095692A KR20080095692A KR1020070040520A KR20070040520A KR20080095692A KR 20080095692 A KR20080095692 A KR 20080095692A KR 1020070040520 A KR1020070040520 A KR 1020070040520A KR 20070040520 A KR20070040520 A KR 20070040520A KR 20080095692 A KR20080095692 A KR 20080095692A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive
- layer
- conductive organic
- organic material
- substrate
- Prior art date
Links
- 239000002159 nanocrystal Substances 0.000 title claims abstract description 62
- 238000000034 method Methods 0.000 title claims abstract description 43
- 229920001940 conductive polymer Polymers 0.000 title claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000010410 layer Substances 0.000 claims abstract description 102
- 239000011368 organic material Substances 0.000 claims abstract description 79
- 239000012044 organic layer Substances 0.000 claims abstract description 50
- 238000000576 coating method Methods 0.000 claims abstract description 14
- 239000011248 coating agent Substances 0.000 claims abstract description 7
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 5
- 239000000956 alloy Substances 0.000 claims abstract description 5
- 229910052802 copper Inorganic materials 0.000 claims abstract description 5
- 229910052737 gold Inorganic materials 0.000 claims abstract description 5
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 5
- 229910052697 platinum Inorganic materials 0.000 claims abstract description 5
- 229910052709 silver Inorganic materials 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 68
- 239000000463 material Substances 0.000 claims description 14
- 239000007788 liquid Substances 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 5
- 229920000642 polymer Polymers 0.000 claims description 4
- 239000002904 solvent Substances 0.000 claims description 3
- 229920003227 poly(N-vinyl carbazole) Polymers 0.000 abstract description 11
- 239000004793 Polystyrene Substances 0.000 abstract description 7
- 238000000151 deposition Methods 0.000 abstract description 5
- 229920002223 polystyrene Polymers 0.000 abstract description 2
- 230000008569 process Effects 0.000 description 29
- 229920002120 photoresistant polymer Polymers 0.000 description 18
- 239000010931 gold Substances 0.000 description 12
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 9
- 238000009826 distribution Methods 0.000 description 9
- 150000003573 thiols Chemical class 0.000 description 6
- 239000000243 solution Substances 0.000 description 5
- HEDRZPFGACZZDS-UHFFFAOYSA-N Chloroform Chemical compound ClC(Cl)Cl HEDRZPFGACZZDS-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- KKFHAJHLJHVUDM-UHFFFAOYSA-N n-vinylcarbazole Chemical compound C1=CC=C2N(C=C)C3=CC=CC=C3C2=C1 KKFHAJHLJHVUDM-UHFFFAOYSA-N 0.000 description 4
- 150000004291 polyenes Chemical class 0.000 description 4
- 238000011160 research Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000011259 mixed solution Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 238000003756 stirring Methods 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- UJOBWOGCFQCDNV-UHFFFAOYSA-N 9H-carbazole Chemical compound C1=CC=C2C3=CC=CC=C3NC2=C1 UJOBWOGCFQCDNV-UHFFFAOYSA-N 0.000 description 2
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 125000000609 carbazolyl group Chemical group C1(=CC=CC=2C3=CC=CC=C3NC12)* 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- FDWREHZXQUYJFJ-UHFFFAOYSA-M gold monochloride Chemical compound [Cl-].[Au+] FDWREHZXQUYJFJ-UHFFFAOYSA-M 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 239000006228 supernatant Substances 0.000 description 2
- QBVXKDJEZKEASM-UHFFFAOYSA-M tetraoctylammonium bromide Chemical compound [Br-].CCCCCCCC[N+](CCCCCCCC)(CCCCCCCC)CCCCCCCC QBVXKDJEZKEASM-UHFFFAOYSA-M 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910003771 Gold(I) chloride Inorganic materials 0.000 description 1
- 229910010199 LiAl Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000013019 agitation Methods 0.000 description 1
- 150000001716 carbazoles Chemical class 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000003302 ferromagnetic material Substances 0.000 description 1
- ZFGJFDFUALJZFF-UHFFFAOYSA-K gold(3+);trichloride;trihydrate Chemical compound O.O.O.Cl[Au](Cl)Cl ZFGJFDFUALJZFF-UHFFFAOYSA-K 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 230000005291 magnetic effect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- IBHBKWKFFTZAHE-UHFFFAOYSA-N n-[4-[4-(n-naphthalen-1-ylanilino)phenyl]phenyl]-n-phenylnaphthalen-1-amine Chemical compound C1=CC=CC=C1N(C=1C2=CC=CC=C2C=CC=1)C1=CC=C(C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C3=CC=CC=C3C=CC=2)C=C1 IBHBKWKFFTZAHE-UHFFFAOYSA-N 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910000033 sodium borohydride Inorganic materials 0.000 description 1
- 239000012279 sodium borohydride Substances 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000003381 stabilizer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000004094 surface-active agent Substances 0.000 description 1
- 238000001308 synthesis method Methods 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 229910021642 ultra pure water Inorganic materials 0.000 description 1
- 239000012498 ultrapure water Substances 0.000 description 1
- 238000002525 ultrasonication Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 비휘발성 메모리 소자 및 이의 제조 방법에 관한 것으로, 상부 및 하부 도전층과, 상기 상부 및 하부 도전층 사이에 형성된 쌍안정 특성을 갖는 전도성 유기물층 및 상기 전도성 유기물층 내에 형성된 나노 크리스탈층을 포함하고, 상기 전도성 유기물층은 고분자 전도성 유기물질을 사용하는 비휘발성 메모리 소자를 제공하고, 상기 전도성 유기물질은 폴리엔비닐카바졸(Poly-N-Vinylcarbazole, PVK) 또는 폴리스티렌(Polystyrene, PS)를 사용하고, 이러한 나노 크리스탈층이 포함된 전도성 유기물질을 회전 도포 방법을 통해 형성하는 비휘발성 메모리 소자의 제조 방법을 제공한다. 이를 통해 소비 전력이 낮고, 처리속도가 빠르며, 고 집적이 가능한 메모리 소자를 제공할 수 있고, 고분자 전도성 유기물을 이용하여 소자의 열적 안정성을 확보할 수 있으며, 회전 도포 방법을 통해 전도성 유기물을 형성하여 전도성 유기물의 증착 시간을 단축할 수 있고, 또한, 기판상에 마스크 패턴을 직접 형성하고, 이를 이용하여 전도성 유기물층을 형성함으로써 전도성 유기물층의 패턴을 다양하게 제작할 수 있다.
비휘발성, 메모리, 전도성 유기물, 쌍안정, 나노 크리스탈, 분산, 회전 도포
Description
도 1은 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 단면도.
도 2는 본 실시예에 따른 비휘발성 메모리 소자의 단면 TEM 사진.
도 3은 도 2의 E영역의 확대 TEM 사진.
도 4는 본 실시예의 비휘발성 메모리 소자의 전압-전류 특성을 나타낸 그래프.
도 5a 내지 도 5g는 본 실시예에 따른 비휘발성 메모리 소자의 전압 전류 특성을 설명하기 위한 그래프들.
도 6은 본 실시예의 비휘발성 메모리 소자의 전압 전류 특성을 나타낸 그래프.
도 7은 본 실시예의 비휘발성 메모리 소자의 데이터 보유력을 측정한 그래프.
도 8 내지 도 11은 본 실시예에 따른 비휘발성 메모리 소자의 제조 방법을 설명하기 위한 도면.
도 12는 본 실시예에 따른 제조 방법을 통해 제작된 메모리 소자의 TEM 사진.
도 13a 내지 도 13d는 본 실시예에 따른 메모리 소자의 성분 분포를 나타낸 그래프.
<도면의 주요 부분에 대한 부호의 설명>
10 : 기판 20, 50 : 도전층
30 : 전도성 유기물층 40 : 나노 크리스탈
본 발명은 비휘발성 메모리 소자 및 이의 제조 방법에 관한 것으로, 동일 전압에서 두 가지의 전도성 상태를 가질 수 있는 전도성 유기물을 이용한 비휘발성 메모리 소자 및 이의 제조 방법에 관한 것이다.
현재 메모리 소자는 휘발성의 D램(D-RAM)과, 비휘발성의 플래시 메모리가 그 주류를 이루고 있다.
D램은 게이트에 인가된 전압에 따라 게이트 하부의 채널 폭을 조절하여, 소스와 드레인 단자간의 채널을 형성하고, 일 단자에 단자에 접속된 커패시터를 충전 또는 방전시킨다. 이후, 커패시터의 충전 및 방전 상태를 판독하여 0과 1의 데이터 를 구분하는 소자이다. 이러한 D램은 커패시터를 계속적으로 재충전해주어야 하는 단점이 있고, 전원이 인가되지 않을 경우에는 누설 전류에 의해 소자에 입력된 데이터가 손실되는 문제가 있어 전력 소비가 많은 단점이 있다.
또한 플래시 메모리는 컨트롤 게이트와 채널 영역에 인가된 전압에 의해 F-N터널링 형상이 발생하고, 이러한 F-N터널링 현상을 통해 플로팅 게이트 내의 전하량을 변화시킨 후, 채널의 문척 전압을 측정한다. 채널 문턱 전압의 크기에 따라 0과 1의 데이터를 구분하는 소자이다. 이러한 플래시 메모리는 F-N 터널링을 이용하기 때문에 소자내에서 사용하는 전압이 매우 커지는 단점이 있고, 플래시 메모리는 데이터를 쓰고 읽는 것이 일정한 순서에 의해 진행되기 때문에 데이터 처리 속도가 떨어지는 단점이 발생한다.
또한, 상술한 종래의 메모리 소자를 구현하기 위해서는 최소 수백 내지 수천의 공정을 거쳐야 하기 때문에 수율이 떨어지고, 게이트, 소스 및 드레인을 포함하는 수십 내지 수천의 패턴을 형성하여야 하기 때문에 소자의 집적도를 향상시키기 어려운 문제점이 있었다.
현재, 이러한 D램과 플래시 메모리의 단점을 극복하고, 이들의 장점을 고루 갖춘 차세대 메모리 소자를 구현하기 위해 각국 연구기관 및 기업들은 많은 연구를 수행하고 있다.
이러한 차세대 메모리 소자는 그 내부의 기본 단위인 셀을 구성하는 물질에 따라 그 연구 분야들이 다양하게 분리되고 있다. 즉, 특정물질에 전류를 가해 물질이 저항이 적은 결정 상태가 되느냐 저항이 큰 비정질 상태가 되느냐에 따라 데이 터를 저장하거나, 강유전체라는 물질의 성질을 이용하여 이에 전원을 가해 자발 분극 성질을 갖도록 하여 메모리 소자로 이용하거나, 자기장의 성질을 이용해 N극과 S극의 성질의 강자성 물질을 이용해 데이터를 저장하려는 시도가 활발히 이루어지고 있다. 또한, 서로 다른 두 가지 전도성 특징을 갖는 전도성 유기물을 메모리 소자로 이용하려는 연구 또한 활발히 이루어지고 있다.
하지만, 이러한 물질들은 그 특성을 살려 고집적화된 메모리 소자에 이를 적용하기 위한 공정 조건을 찾아내는 것이 현재 차세대 메모리 소자의 공통적인 과제로 남아 있는 실정이다.
특히 전도성 유기물을 이용하는 경우에는 실제 양산에 적용된 사례가 없을 뿐만 아니라, 이를 메모리 소자로 제작하기 위한 정확한 공정 조건을 찾기가 어려운 실정이다. 또한, 종래의 소자에 사용되는 전도성 유기물의 경우 저분자 물질로 열적 안정성이 취약하여 섭씨 200도 근방에서 소자 특성이 파괴되는 문제점이 있다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 전원이 인가되지 않은 상태에서도 데이터 손실이 없고, 소비 전력이 낮으며, 고 집적도가 가능하며, 처리 속도가 빠른 전도성 유기물 비휘발성 메모리 소자 및 이의 제조 방법을 제공하는 것을 그 목적으로 한다.
또한, 최적의 공정 조건을 통해 전도성 유기물의 쌍안정 특성을 유지할 수 있고, 나노 크리스탈이 장착된 고분자 특성의 전도성 유기물을 이용하여 소자의 열적 안정성을 확보할 수 있는 비휘발성 메모리 소자 및 이의 제조 방법을 제공하는 것을 그 목적으로 한다.
본 발명에 따른 상부 및 하부 도전층과, 상기 상부 및 하부 도전층 사이에 형성된 쌍안정 전도 특성을 갖는 전도성 유기물층 및 상기 전도성 유기물층 내에 분산된 나노 크리스탈을 포함하고, 상기 전도성 유기물층은 고분자 전도성 유기물질을 사용하는 비휘발성 메모리 소자를 제공한다.
상기 전도성 고분자 유기물질은 PVK 또는 PS인 것이 바람직하다.
상기 나노 크리스탈는 Au, Pt, Ag, Ni, Cu와 이들의 합금 중 적어도 어느 하나를 포함하는 것이 바람직하다.
상기 상부 도전층과 상기 하부 도전층이 서로 교차하고, 상기 상부 도전층과 상기 하부 도전층 사이의 교차 영역의 전도성 고분자 유기물질 내에 금속 나노 크리스탈이 분산되어 있는 것이 바람직하다.
다중 레벨 셀이 구현되는 것이 효과적이다.
또한, 본 발명에 따른 기판 상에 하부 도전층을 형성하는 단계와, 상기 하부 도전층이 형성된 상기 기판에 회전 도포 방식으로 나노 크리스탈이 분산된 전도성 유기물층을 형성하는 단계 및 상기 제 2 전도성 유기물층 상에 상부 도전층을 형성하는 단계를 포함하는 비휘발성 메모리 소자의 제조 방법을 제공한다.
상기 전도성 유기물층을 형성하는 단계 전에, 상기 전도성 유기물층 내에 상기 나노 크리스탈을 분산시키는 단계를 더 포함하는 것이 효과적이다.
상기 전도성 유기물층을 형성하는 단계는, 상기 기판 상에 마스크 패턴을 형성하는 단계와, 상기 마스크 패턴이 형성된 상기 기판에 상기 나노 크리스탈이 분산된 전도성 유기물층을 회전도포하는 단계와, 상기 마스크 패턴 및 그 상부에 형성된 상기 전도성 유기물질을 제거하는 단계를 포함하는 것이 바람직하다.
상기 전도성 유기물질을 회전 도포하는 단계는, 액상의 전도성 유기물질을 1000 내지 3000rpm의 회전속도로 회전하는 상기 기판상에 도포하는 것이 바람직하다.
상기 전도성 유기물질을 회전 도포하는 단계는, 액상의 전도성 물질을 상기 기판 상에 도포한 다음 상기 기판을 1000 내지 3000rpm의 회전속도로 회전시키는 것이 가능하다.
상기 전도성 유기물질로 솔벤트에 PVK 또는 PS가 혼합된 물질을 사용하는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 단면도이다.
도 2는 본 실시예에 따른 비휘발성 메모리 소자의 단면 TEM 사진이고, 도 3은 도 2의 E영역의 확대 TEM 사진이다.
도 4는 본 실시예의 비휘발성 메모리 소자의 전압-전류 특성을 나타낸 그래프이고, 도 5a 내지 도 5g는 본 실시예에 따른 비휘발성 메모리 소자의 전압 전류 특성을 설명하기 위한 그래프들이다. 도 6은 본 실시예의 비휘발성 메모리 소자의 전압 전류 특성을 나타낸 그래프이고, 도 7은 본 실시예의 비휘발성 메모리 소자의 데이터 보유력을 측정한 그래프이다.
상기 사진에서 A는 하부 도전층, B는 전도성 유기물층, C는 상부 도전층 그리고 D는 나노 크리스탈을 나타낸다.
도 1 내지 도 7을 참조하면, 본 발명의 비휘발성 메모리 소자는 상부 및 하부 도전층(20, 50)과, 상부 및 하부 도전층(20, 50) 사이에 쌍안정 특성을 갖는 전도성 유기물층(30)과, 상기 전도성 유기물층(30) 내에 분산된 나노 크리스탈(40)을 포함한다. 즉, 도 2 및 도 3에서와 같이 전도성 유기물층(30) 내에 나노 크리스탈(도 3의 Au Nanocrystal 참조)를 포함한다.
이때, 전도성 유기물층(30)은 고온(300도 이상)에서도 그 특성이 변화하지 않는 고분자 물질을 사용하는 것이 바람직하다.
또한, 전도성 유기물층(30)을 다층으로 형성되고, 전도성 유기물층(30) 사이에 나노 크리스탈(40)dl 분산되어 있는 것이 바람직하다. 도 1에 도시된 바와 같이 기판(10) 상에 하부 도전층(20)이 위치하고, 하부 도전층(20) 상에 전도성 유기물층(30)이 위치한다. 전도성 유기물(30) 내에 나노 크리스탈(40)이 분산되어 있으며, 전도성 유기물(30) 상에 상부 도전층(50)이 위치한다.
상기의 기판(10)으로는 절연성 기판, 반도체성 기판 또는 도전성 기판을 사용할 수 있다, 즉, 플라스틱 기판, 유리 기판, Al2O3 기판, SiC 기판, ZnO 기판, Si 기판, GaAs 기판, GaP 기판, LiAl2O3 기판, BN 기판, AlN 기판, SOI 기판 및 GaN 기판 중 적어도 어느 하나의 기판을 사용할 수 있다. 물론 상기의 기판(10)으로 도전성 재질을 기판을 사용할 수도 있다. 이 경우 전도성 기판과 하부 도전층(20)은 절연체로 분리시켜야 한다.
본 실시예에서는 Si위에 산화막(SiO2)가 증착된 기판을 사용하는 것이 바람직하다.
상기의 상부 및 하부 도전층(20, 50)은 전기 전도성을 갖는 모든 물질을 사용할 수 있다. 바람직하게는 Au, Pt, Ag, Ni, Cu와 이들의 합금 중 적어도 어느 하나를 사용하여 도전층(20, 50)을 형성하는 것이 효과적이다.
전도성 유기물층(30)으로는 폴리엔비닐카바졸(Poly-N-Vinylcarbazole; PVK) 또는 폴리스틸렌(Polystyrene; Ps)을 사용하는 것이 바람직하다. 물론 전도성 유기물층(30)으로 AlDCN, α-NPD 및 Alq3 중 적어도 어느 하나를 사용할 수도 있다.
폴리엔비닐카바졸은 하기 화학식 1과 같다.
폴리스티렌은 하기 화학식 2와 같다.
상술한 전도성 유기물은 쌍안정 특성 즉, 동일 전압에서 두 가지의 전도성을 갖게 될 뿐만 아니라, 섭씨 300도 정도의 온도에서도 사용이 가능하다. 이를 통해 메모리 소자의 제조 공정의 공정 온도를 높일 수 있어, 섭씨 300도 정도의 소자 패시베이션(passivation) 공정시 메모리 소자의 전도성 유기물 특성이 파괴되는 현상을 방지할 수 있다.
나노 크리스탈(40)은 Au, Pt, Ag, Ni, Cu와 이들의 합금 중 적어도 어느 하나를 사용하여 형성한다. 즉, 산화가 쉽게 이루어지지 않는 금속을 사용하여 나노 크리스탈의 형상을 균일하게 할 수 있고, 전도성 유기물층 내에 균일한 크기 분포의 양자 점을 제작할 수 있다. 본 실시예에서는 나노 크리스탈(40)은 Au을 사용하여 형성하는 것이 바람직하다.
상술한 구성의 본 실시예의 메모리 소자의 동작을 간단히 살펴보면 다음과 같다.
앞서 설명한 바와 같이 상부 및 하부 도전층(20, 50) 사이에 나노 크리스탈(40)이 분산된 전도성 유기물층(30)이 형성된 구조를 갖는 본 실시예의 비휘발성 메모리 소자는 도전층(20, 50)에 전압을 인가할 경우, 도 4의 그래프와 같이 일정 전압(읽기 전압: Vr= 약 2V) 내에서 여러 가지 수준의 전류 상태(Ion, Ioff, Iinter)를 갖게 된다.
상기 여러가지의 전류 상태(Ion, Ioff, Iinter)는 각각 쓰기전압(Vp) 인가 후 읽기 전압(Vr)에서의 고전류(저저항)상태, 부저항(Negative Differential Resistance, NDR)영역전압(VNDR) 인가 후 읽기 전압(Vr)에서의 중간전류(중간저항) 상태, 소거전압(Ve) 인가 후 읽기 전압(Vr)에서의 저전류(고저항) 상태를 나타낸다.
하부 도전층(20)을 접지에 연결하고, 상부 도전층(50)은 소정 전압원에 연결하여 전압원의 전압을 양의 방향으로 순차적으로 증가시키게 되면, 일정 레벨의 전압까지는 전압에 대해 전류가 증가하다가, 문턱 전압(Vth)이상의 전압이 인가되면 전류가 급격하게 증가하고, 쓰기 전압(Vp)에 이르게 된다. 이후, 쓰기 전압(Vp) 이상의 전압이 인가되면 부저항(Negative Differential Resistance; NDR) 상태가 발생하고 소저 전압(Ve)에 도달한다. 그 후 다시 전압에 대해 전류가 증가한다(도 5a 그래프 참조).
여기서, 다시 상부 도전층(50)의 전압을 0V에서 양의 방향으로 순차적으로 쓰기 전압(Vp)까지 증가시킨 후(도 5b 그래프 참조), 또다시 전압을 0V에서 양의 방향으로 똑 같은 쓰기 전압(Vp)까지 증가시키게 되면 이미 나노 크리스탈 표면에 전하가 축적되어 있어 이전 보다 전류가 증가한 제 1 전류(Ion)상태가 된다(도 5c 그래프 참조). 그리고 전압을 0V에서 양의 방향으로 순차적으로 부저항 전압(VNDR)까지 증가시키면 제 1 전류(Ion)상태를 따라 부저항(NDR)영역까지 가게 되며(도 5d 그래프 참조), 다시 전압을 0V에서 양의 방향으로 똑 같은 전압(VNDR)까지 증가시키게 되면 새로운 전류 패스인 제 2 전류(Iinter)상태의 전류를 나타내게 된다(도 5e 그래프 참조). 또다시 0V에서 소거 전압(Ve)까지 증가시키면 전류패스는 제 2 전류(Iinter)상태를 따라 흐르다가 쓰기 전압, 부저항 전압을 거처 소거 전압(Vp->VNDR->Ve)으로 흐르면서 나노 크리스탈에 축전된 전하들은 소거된다(도 5f 그래프 참조). 전압을 쓰기 전압, 부저항 전압 및 소거 전압을 거쳐 0V(Vp->VNDR->Ve->0V)까지 가하면 나노 크리스탈에 다시 전하가 축적되어 전류패스는 제 1 전류(Ion)상태를 따르게 된다(도 5g 그래프 참조).
이는 나노 크리스탈과, 전도성 유기물층(30) 간의 에너지 레벨 차에 의해 나노 크리스탈 내에 캐리어가 충전되지 않을 경우에는 문턱 전압(Vth) 전까지는 그 전류 흐름이 미세하게 증가하는 저전류(고저항) 상태인 제 3 전류(Ioff) 상태가 된다. 하지만, 전도성 유기물층(30)의 양단에 걸리는 전압이 문턱 전압(Vth) 이상이면 나노 크리스탈 내에 캐리어가 충전되면서 전류 흐름이 급격하게 증가한다. 이후, 나노 크리스탈 내에 캐리어가 충전되어 있을 경우에는 충전되지 않은 경우에 비해 그 전류 흐름이 수십배에서 수천배에 이르게 된다. 그리고, 전도성 유기물층(30)의 양단에 걸리는 전압이 부저항 전압(VNDR)이면 나노 크리스탈 내에 캐리어가 부분적으로 방전(또은 부분적으로 충전)되어, 캐리어가 충전되어 있는 경우(Ion 상태)보다 낮고 충전되어 있지 않는 경우(Ioff 상태)보다 높은 전류 흐름을 가지게 된다. 부저항 전압(VNDR) 이상의 전압(Ve)을 인가하면 나노 크리스탈에 충전된 캐리어가 방전되어 충전되지 않은 상태로 변화한다.
전압원의 전압을 음의 방향으로 순차적으로 증가시키게 되면 문턱 전압(Vth)까지는 전압에 대해 전류가 증가하다가, 문턱 전압(Vth)이상의 전압이 인가되면 전류가 급격하게 증가하게 된다. 이후, 문턱 전압(Vth) 이상의 전압이 쓰기 전압(Vp)까지 도착한 후 문턱 전압(Vth) 이상의 전압이 인가되면 전압증가에 따라 전류가 감소하는 부저항(NDR) 상태가 발생하고 그 후 인가한 전압이 소거 전압(Ve) 이상이면 다시 전압에 대해 전류가 약하게 증가한다(도 6 그래프 참조). 이는 소자의 대칭적 구조로 인한 것으로, 앞서 설명한 양의 방향 전압의 경우와 동일한 메커니즘이 작 용하게 된다.
또한, 쌍안정 전도 특성 즉, 도 4의 그래프에 도시된 바와 같이 2V의 전압이 인가되었을 경우, 나노 크리스탈(40)에 캐리어가 충전되지 않을 때는 제 3 전류(Ioff) 상태인 약 2×10-5의 전류가 흐르고, 캐리어가 충전된 경우에는 제 1 전류(Ion) 상태인 5×10-4의 전류가 흐르게 된다. 그리고 캐리어가 부분적으로 충전된 경우에는 제 2 전류(Iinter) 상태인 1×10-4의 전류가 흐르게 된다. 이러한 원리를 이용하여 본 발명의 비휘발성 메모리 소자는 일반적인 비휘발성 메모리 소자의 주요 동작인 쓰기, 읽기, 소거 동작을 수행할 수 있게 된다.
메모리 소자에 데이터 쓰기 전압(Vp)을 인가하게 되면 나노 크리스탈(40) 내에 캐리어를 축적시켜 로직 하이인 '1'의 데이터를 입력 메모리 내에 쓰게 된다. 여기서 쓰기 전압(Vp)은 3.5 내지 4.5V이내의 범위인 것이 바람직하다. 이에 한정되지 않고, 쓰기 동작은 2 내지 6V의 전압 범위에서 수행될 수도 있다. 한번 쓰여진 데이터는 메모리 소자에 전원이 인가되지 않았을 경우에도 지워지지 않고 그 상태를 유지하게 된다(도 7 그래프 참조).
다음으로, 메모리 소자에 데이터 소거 전압(Ve)을 인가하게 되면 나노 크리스탈 내에 캐리어를 방전시켜 메모리 내의 데이터를 로직 로우인 '0'으로 소거하게 된다. 여기서 소거 전압(Ve)은 7.5V 이상의 전압인 것이 바람직하다. 한번 지워진 데이터는 메모리 소자에 전원이 인가되지 않았을 경우 그 상태를 유지하게 된다(도 7 그래프 참조).
그리고, 메모리 소자에 중간 데이터 쓰기 전압(즉, 부저항 전압; VNDR)을 인가하게 되면 나노 크리스탈(40) 내에 캐리어를 부분적으로 충전시켜 로직 하이(Ion)와 로직 로우(Ioff)의 중간 상태의 데이터를 입력 메모리 내에 쓰게 된다. 여기서 중간 데이터 쓰기를 위한 동작 전압은 5 내지 7.5V이내 범위인 것이 바람직하다. 이에 한정되지 않고, 중간 데이터 쓰기 동작은 3 내지 8V 이내 전압 범위에서 사용될 수도 있다. 중간 데이터 쓰기 전압의 크기에 따라 제 1 전류(Ion)와 제 3 전류(Ioff)상태 사이에 여러가지 상태를 만들 수 있다. 멀티 레벨 셀(Multi-Level Cell; MLC)이 구현 가능하고 특히 Ion/Ioff 비가 클수록 멀티 레벨의 수를 증가시킬 수 있다.
또한, 메모리 소자에 읽기 전압(Vr)을 인가하게 되면 나노 크리스탈(40)은 그 내부에 캐리어 충전 유무 및 충전된 양에 따라 그 전류 값이 크게 변화되어 나오고 이 전류의 차를 분석하여 메모리 소자 내의 데이터 값을 읽게 된다. 즉, 전류 값이 기준 전류 값보다 작은 경우에는 나노 크리스탈(40)에 아무런 데이터가 입력되지 않은 '0'의 상태로 메모리 내의 데이터를 읽게 되고, 전류 값이 기준 전류 값보다 클 경우에는 나노 크리스탈(40)에 데이터가 입력되어 있는 '1'의 상태로 메모리 내의 데이터를 읽게 된다. 그리고, 전류 값이 기준 전류 값보다 크고 '1'의 상태보다 작은 경우에는 나노 크리스탈(40)의 데이터가 부분적으로 입력되어 있는 '중간 상태'로 메모리 내의 데이터를 읽게 된다. 이때, 읽기를 위한 동작 전압은 0.1 내지 2.5V인 것이 바람직하다. 물론 이에 한정되지 않고, 읽기를 위한 동작은 0.1 내지 3.5V 이내의 범위에서 수행될 수 있다. 이러한 특성을 이용하여 다중비트(MLC) 메모리 소자 동작이 가능하다.
여기서, 앞서 설명한 로직 값은 그 측정되는 전류의 방향에 따라 바뀔 수 있다.
하기에서는 본 실시예에 따른 나노 크리스탈의 제조 및 분산에 대한 방법을 설명한다.
본 실시예에서 고분자는 PVK를 사용하는 것이 바람직하고, 나노 크리스탈은 Au를 사용하는 것이 바람직하다.
본 공정은 나노 크리스탈이 분산된 전도성 유기물을 제작하기 위한 원료 합성 방법으로 공정을 통하여 합성된 합성물은 액상으로 회전 도포를 통하여 전도성 유기물을 제작하는데 이용될 수 있다. 상온에서 1.5g의 테트라옥틸암모늄브로마이드(tetraoctylammonium bromide, TOAB)를 80ml의 톨루엔(toluene)에 완전히 용해될 때까지 교반하여 혼합한다. 0.31g의 골드(Ⅲ)클로라이드트리하이드레이트(HAuCl4·3H2O)를 25ml 초순수(Deionized Water; Di water)에 완전히 용해 될 때까지 교반하여 혼합한다. 제조된 두 혼합 용액을 혼합한다. 혼합물 간의 층 분리가 일어나지 않도록 강력히 교반한다. 용액의 색 변화가 일어나면 교반을 멈춘고 층분리가 일어 날 때까지 상온에서 보관을 한다. 층분리가 일어나면 상측액인 톨루엔층을 분리하고, 하층액을 폐기한다.
분리하여 얻은 상측액 톨루엔층에 말단기가 카바졸(carbazole)(즉, 안정제 또는 분산제)로 처리된 티올(thiol)(즉, 계면활성제)을 첨가한다. 티올은 Au 나노 크리스탈과 친화성을 가지며 그 말단기에 카바졸을 처리하여 전도성 유기물 원료인 폴리엔비닐카바졸에 잘 분산될 수 있도록 한다. 이때 말단기를 카바졸처리한 티올은 골드클로라이드이온(AuCl4)과 티올의 몰 비율은 1:2가 되도록 한다. 카바졸 말단기처리된 티올을 첨가한후 티올이 Au 나노 크리스탈 표면과 반응하여 Au 나노 크리스탈간의 뭉침을 방지하고 분산을 유도하기 위해 10분가 교반하여 반응시킨다.
0.38g의 소듐보로하이드라이드(NaBH4)를 25ml의 초순수에 완전히 용해될 때까지 교반하여 혼합한다. 혼합액을 상기 티올을 첨가한 용액과 다시 혼합하여, 상온에서 약 3시간 이상(바람직하게 2시간 10시간) 교반한다.
최종 생성물을 전도성 유기물의 파괴 및 추가적인 반응을 방지하기 위해 50도 이하에서 건조 시킨후 얻어지는 생성물을 30ml의 클로로포름(chloroform)에 첨가하고, 이를 초음파로 재 분산한다. 마지막으로, 재 분산한 용액에 PVK를 혼합한 후 PVK가 클로로포름 내에 완전히 용해될 때까지 교반함으로써 나노 크리스탈이 분산된 전도성 유기물을 제조할 수 있다.
상술한 설명에서의 함량은 일 예시일 뿐 상기 함량은 사용되는 물질 및 최종 나노 크리스탈이 분산된 전도성 유기물의 양에 따라 다양하게 변화될 수 있다.
하기에서는 상술한 쌍안정 전도 특성을 갖는 비휘발성 메모리 소자의 제조를 위한 공정 조건과 제조 방법에 관해 설명한다.
도 8 내지 도 11은 본 실시예에 따른 비휘발성 메모리 소자의 제조 방법을 설명하기 위한 도면이다. 상기 도면에서 (a)는 비휘발성 메모리 소자의 제조 방법을 설명하기 위한 평면도이고, (b)는 (a)의 A-A선상의 단면도이다.
도 8을 참조하면, 기판(10) 상에 하부 도전층(20)을 형성한다. 즉, 증발 증착법(Evaporation)을 이용하여 직선 형태의 하부 도전층(20)을 형성한다. 이때, 기판(10)으로는 실리콘 기판 또는 유리 기판을 사용하는 것이 효과적이고, 그 상부에 절연막을 전체적으로 증착할 수도 있다. 절연막으로는 산화막 또는 질화막 계열의 물질막을 사용하는 것이 바람직하다.
먼저 기판(10)을 금속 증착을 위한 챔버(chamber; 미도시) 내에 로딩한 다음, 제 1 새도우 마스크(shadow mask; 미도시)를 이용하여 하부 도전층(20)이 형성될 영역을 노출시킨다. 이후, 챔버 내부의 압력을 5×10-7 내지 5×10-5 Pa로 하고, 증착률을 1 내지 10Å/s로 유지한 상태에서 섭씨 1000 내지 1500도의 온도에서 금속물질을 증발시켜 노출된 기판(10) 영역에 금속의 도전층(20)을 형성한다. 이때, 본 실시예에서는 도전층(20)으로는 Al을 사용하는 것이 바람직하고, 도전층(20)의 두께는 50 내지 100nm인 것이 효과적이다. 하부 도전층(20)은 세로 방향으로 뻗은 직선 형태로 제작되는 것이 바람직하다. 상기의 하부 도전층(20) 증착 공정 전후에 소정의 세정공정을 실시할 수도 있다. 또한, 도전층(20)의 증착이 완료된 후에는 상기 기판(10)을 냉각시키기 위해 냉각 챔버를 이용한 별도의 냉각 공정을 수행할 수도 있다.
도 9 및 도 10을 참조하면, 하부 도전층(20)이 형성된 기판(10)상에 전도성 유기물층(30)을 형성한다. 상기의 전도성 유기물층(30)은 기판(10) 상에 전도성 유기물층(30)이 형성될 영역을 개방하는 마스크 패턴을 형성한 다음, 마스크 패턴이 형성된 기판(10)에 전도성 유기물을 회전 코팅한다. 이후, 마스크 패턴과 그 상부의 전도성 유기물을 제거하여 하부 도전층(20)과 그 일부가 중첩되는 전도성 유기물층(30)을 형성한다. 이때, 마스크 패턴으로는 전도성 유기물과 식각율 차가 큰 물질을 이용하여 형성하되, 산화막 또는 질화막 계열의 물질을 사용하거나, 감광막을 사용할 수 있다. 본 실시에에서는 상기의 마스크 패턴으로 감광막을 사용하였다. 이에 관해 설명하면 다음과 같다.
감광막을 이용한 패터닝 공정을 실시하여 전도성 유기물층(30)이 형성될 영역을 개방하는 감광막 패턴(21)을 형성한다.
즉, 하부 도전층(20)이 형성된 기판(10) 상에 감광막을 도포한다. 이때, 감광막은 회전 도포 방식을 이용하여 도포하되, 기판(10)을 500 내지 4000rpm으로 회전시켜 감광막을 균일하게 도포하는 것이 바람직하다. 즉, 약 1000rpm의 회전속도로 기판(10)을 회전시킨 상태에서 감광액을 떨어뜨린 다음, 약 3000rpm의 회전속도로 기판(10)을 회전시켜 감광막을 기판(10)상에 균일하게 도포한다. 물론 이뿐만 아니라, 기판(10) 상에 감광액을 먼저 도포한 다음, 기판(10)을 회전시킬 수도 있다.
이어서, 100 내지 150도의 온도하에서 약 1 내지 10분 동안 베이킹 공정을 실시한다. 전도성 유기물층(30) 형성을 위한 마스크를 제조하는 리소그라피(lithograph) 공정을 실시한다. 리소그라피 공정시 다양한 종류의 광을 사용할 수 있으며, 바람직하게는 UV를 사용하는 것이 효과적이다. 식각 공정을 통해 전도성 유기물층(30)이 형성될 영역의 감광막을 제거하여 감광막 패턴(21)을 형성한다. 식각 공정은 화학용액을 이용한 습식 식각을 실시하되, 아세톤(acetone)용액을 이용하여 45 내지 60초간 실시하는 것이 바람직하다.
여기서, 감광막의 특성에 따라 리소그라피 공정시 노광된 영역의 감광막이 식각되거나, 노광되지 않은 영역의 감광막이 식각될 수 있다. 바람직하게는 전도성 유기물층(30)이 형성될 영역에 광을 조사하고, 광이 조사된 영역의 감광막을 제거하여 감광막 패턴(21)을 형성하는 것이 효과적이다. 감광막 패턴(21) 형성 후, 소정의 세정공정을 실시할 수도 있다.
다음으로, 감광막 패턴(21)이 형성된 기판(10) 상에 나노 크리스탈(40)가 분산된 전도성 유기물질을 회전 도포 방식을 이용하여 기판 전면에 도포하고 리프트 오프 공정을 통해 감광막 및 그 위의 전도성 유기물질을 제거한다. 상기의 전도성 유기물질로는 PVK 또는 PS를 사용하는 것이 바람직하다. 본 실시예에서는 크로로포름 등의 솔벤트에 전도성 유기물질을 혼합하여 액상 상태의 전도성 유기물질을 사용한다.
본 실시예에서는 나노 크리스탈(40)가 분산된 폴리엔비닐카바졸 혼합 용액을 회전 도포 방식으로 감광막 패턴(21)이 형성된 기판(10) 상에 도포한다. 기판(10) 을 1500 내지 3000rpm의 회전 속도로 회전시켜 전도성 유기물질을 기판(10)상에 도포한다. 바람직하게는 기판(10)을 2000rpm으로 회전시킨 상태에서 액상의 전도성 유기물질을 기판(10)상에 떨어뜨린 후, 약 50 내지 100초간 회전시켜 전도성 유기물질을 도포한다. 이후, 100 내지 150도의 온도에서 30 내지 90분간 베이킹 공정을 실시한다. 물론 이뿐만 아니라, 전도성 유기물질을 기판(10) 상에 도포한 다음, 기판(10)을 회전시켜 전도성 유기물질을 균일하게 도포할 수도 있다.
다음으로, 리프트 오프 공정을 통해 감광막 패턴(21)과 그 상부에 위치한 전도성 유기물질을 제거하여 전도성 유기물층(30)을 형성한다. 도 10의 (b)에 도시된 바와 같이 회전 도포 방식을 이용하여 전도성 유기물질을 도포하면 대부분의 전도성 유기물질은 감광막 패턴(21)에 의해 노출된 기판(10) 상부 영역에 충진되고, 나머지 일부는 감광막 패턴(21)의 상부에 잔류한다. 이후, 감광막 패턴(21)을 소정의 스트립 공정을 통해 제거하게 되면 감광막 패턴(21) 상부의 전도성 유기물질도 같이 분리된다. 이로인해 감광막 패턴(21)이 형성되지 않은 영역에 전도성 유기물층(30)이 형성된다.
이때 전도성 유기물층(30)은 그 일부가 하부 도전층(20)을 감싸는 형상으로 형성하되, 도 10에 도시된 바와 같이 그 중심부에 하부 도전층(20)이 위치한 사각형 형상인 것이 바람직하다. 물론 이에 한정되지 않고, 원형, 타원형, 삼각형, 다각형 등을 포함하는 도형 형상일 수도 있다.
본 실시예에서는 전도성 유기물층(30)으로 PVK를 사용하는 것이 바람직하고, 상술한 전도성 유기물층(30)의 두께는 30 내지 100nm인 것이 효과적이다. 이와 같 이 전도성 유기물층(30)을 도포함으로 인해 전도성 유기물층(30) 내의 나노 크리스탈(40)이 분사된 형상으로 형성된다.
도 11을 참조하면, 전도성 유기물층(30)을 포함하는 기판(10)상에 상부 도전층(50)을 형성한다. 이때, 상부 도전층(50)은 하부 도전층(20)과는 서로 교차하는 방향으로 연장된 직선 형상으로 형성하는 것이 바람직하다.
이를 위해 먼저 전도성 유기물층(30)까지 형성된 기판(10)을 금속 증착을 위한 챔버 내에 로딩한 다음, 제 2 새도우 마스크를 이용하여 상부 도전층(50)이 형성될 영역을 노출시킨다. 즉, 전도성 유기물층(30)의 상부 일부 영역과 기판(10)의 일부 영역을 노출한다. 바람직하게는 하부 도전층(30)과 상부 도전층(50)이 중첩되는 영역 사이에 전도성 유기물층(30)이 배치되도록 노출영역을 조절하는 것이 효과적이다.
이어서, 챔버 내부의 압력을 5×10-7 내지 5×10-5 Pa로 하고, 증착률을 1 내지 10Å/s로 유지한 상태에서 섭씨 1000 내지 1500도의 온도에서 금속물질을 증발시켜 노출된 전도성 유기물층(30)과, 기판(10) 영역에 금속의 도전층을 형성한다. 이때, 본 실시예에서는 상부 도전층(50)으로는 Al을 사용하는 것이 바람직하고, 도전층의 두께는 60 내지 100nm인 것이 효과적이다. 상부 도전층(50)은 가로 방향으로 뻗은 직선 형태로 제작되는 것이 바람직하다. 이 경우는 비휘발성 메모리 셀 사이즈가 4F2을 가질 수 있어 고집적화에 유리하다.
이어서, 상술한 상부 도전층(50)과, 하부 도전층(20) 각각을 외부 전극과 연 결하기 위한 별도의 금속 배선 공정을 실시할 수도 있다. 또한, 소자 형성 후, 소자를 보호하기 위한 패시베이션 공정을 실시한다. 본 실시예에서는 전도성 유기물층(30)으로 폴리엔비닐카바졸을 사용하기 때문에 300도 이상의 고온 열공정을 수반하는 패시베이션 공정시 전도성 유기물층의 특성이 변화되는 현상을 방지할 수 있다.
본 실시예의 메모리 소자의 제조 방법은 상술한 설명에 한정되지 않고, 다양한 메모리 소자의 제조 방법을 통해 제조할 수 있다. 상기의 도전층(20, 50)은 열 증착(thermal evaporation)공정 이외에 E-빔 증착 공정, 스퍼터링 공정, CVD공정, ALD공정 등을 통해 형성할 수 있다. 도전층(20, 50)과, 전도성 유기물층(30)은 전체 구조상에 형성한 다음, 패터닝 공정을 통해 그 형상을 제작할 수도 있다. 즉, 기판의 상부에 도전성 물질을 형성한 다음, 마스크를 이용한 식각공정을 통해 도전층을 제외한 영역의 도전성 물질을 제거하여 도전층을 형성할 수도 있다.
상술한 제조 방법으로 본 실시예에서, 폴리엔비닐카바졸을 전도성 유기물층(30)으로 사용하고, Au를 나노 크리스탈(40)로 사용하여 나노 크리스탈(40)가 전도성 유기물 내에 분산된 비휘발성 메모리 소자를 제작할 수 있다.
도 12는 본 실시예에 따른 제조 방법을 통해 제작된 메모리 소자의 TEM 사진이고, 도 13a 내지 도 13d는 본 실시예에 따른 메모리 소자의 성분 분포를 나타낸 그래프이다.
도 12를 참조하면, 상하 도전층(20, 50) 사이에 전도성 유기물층(30)이 형성되고, 전도성 유기물층(30) 내에 나노 크리스탈이 형성됨을 볼 수 있다. 도 13a 내지 도 13d는 EDS(energy dispersive spectroscopy)를 통해 도 12의 메모리 소자의 성분 및 이의 분포를 나타낸 그래프로, 도 13a에서는 메모리 소자의 전체 성분 분포를 나타내고, 도 13b에서는 O의 분포를 나타내고, 도 13c에서는 Al의 분포를 타나내고, 도 13d에서는 Au의 분포를 나타낸다.
상기의 도면을 참조하여 보면, 본 실시예에서 상부 및 하부 도전층으로 사용한 Al이 전도성 유기물층의 상하에 배치되고, 전도성 유기물층 내부의 하부 도전층(20) 가까이에 나노 크리스탈(30)로 사용한 Au가 배치되어 있음을 알 수 있다. 그리고, O의 분포를 보면 도전층과 전도성 유기물층 사이에 분포되어 있고 전도성 유기물 내부에는 분포하지 않음을 알 수 있다.
상술한 바와 같이 본 발명은 전도성 유기물층과 그 사이에 형성된 나노 크리스탈을 갖는 소자를 통해 소비 전력이 낮고, 처리속도가 빠르며, 4F2의 메모리 셀 사이즈를 가지는 고 집적이 가능한 메모리 소자를 제공할 수 있다.
또한, 본 발명은 전도성 유기물의 쌍안정 전도 특성을 이용하여 읽기, 쓰기 및 소거 동작을 반복적으로 수행할 수 있고, 전원이 인가되지 않더라고 셀에 저장된 데이터를 유지할 수 있다.
또한, 본 발명은 전도성 유기물의 쌍안정 전도 특성의 중간 상태를 이용하여, 다중비트 메모리를 제작할 수 있다.
또한, 본 발명은 전도성 고분자 전도성 유기물을 이용하여 소자의 열적 안정성을 확보할 수 있다.
또한, 본 발명은 회전 도포 방법을 통해 전도성 유기물을 형성하여 전도성 유기물의 증착 시간을 단축할 수 있다.
또한, 본 발명은 기판상에 마스크 패턴을 직접 형성하고, 이를 이용하여 전도성 유기물층을 형성함으로써 전도성 유기물층의 패턴을 다양하게 제작할 수 있다.
또한, 본 발명은 나노 크리스탈을 전도성 고분자 내에 분산하는 방법을 사용함으로써, 나노 크리스탈의 크기 및 농도 조절에 대한 편리성을 확보할 수 있다.
본 발명을 첨부 도면과 전술된 바람직한 실시예를 참조하여 설명하였으나, 본 발명은 그에 한정되지 않으며, 후술되는 특허청구범위에 의해 한정된다. 따라서, 본 기술분야의 통상의 지식을 가진 자라면 후술되는 특허청구범위의 기술적 사상에서 벗어나지 않는 범위 내에서 본 발명을 다양하게 변형 및 수정할 수 있다.
Claims (11)
- 상부 및 하부 도전층;상기 상부 및 하부 도전층 사이에 형성된 쌍안정 전도 특성을 갖는 전도성 유기물층; 및상기 전도성 유기물층 내에 분산된 나노 크리스탈을 포함하고,상기 전도성 유기물층은 고분자 전도성 유기물질을 사용하는 비휘발성 메모리 소자.
- 청구항 1에 있어서,상기 전도성 고분자 유기물질은 PVK 또는 PS인 비휘발성 메모리 소자.
- 청구항 1에 있어서,상기 나노 크리스탈는 Au, Pt, Ag, Ni, Cu와 이들의 합금 중 적어도 어느 하나를 포함하는 비휘발성 메모리 소자.
- 청구항 1에 있어서,상기 상부 도전층과 상기 하부 도전층이 서로 교차하고, 상기 상부 도전층과 상기 하부 도전층 사이의 교차 영역의 전도성 고분자 유기물질 내에 금속 나노 크리스탈이 분산된 비휘발성 메모리 소자.
- 청구항 1에 있어서,다중 레벨 셀이 구현되는 비휘발성 메모리 소자.
- 기판 상에 하부 도전층을 형성하는 단계;상기 하부 도전층이 형성된 상기 기판에 회전 도포 방식으로 나노 크리스탈이 분산된 전도성 유기물층을 형성하는 단계; 및상기 제 2 전도성 유기물층 상에 상부 도전층을 형성하는 단계를 포함하는 비휘발성 메모리 소자의 제조 방법.
- 청구항 6에 있어서, 상기 전도성 유기물층을 형성하는 단계 전에,상기 전도성 유기물층 내에 상기 나노 크리스탈을 분산시키는 단계를 더 포함하는 비휘발성 메모리 소자의 제조 방법.
- 청구항 6에 있어서, 상기 전도성 유기물층을 형성하는 단계는,상기 기판 상에 마스크 패턴을 형성하는 단계;상기 마스크 패턴이 형성된 상기 기판에 상기 나노 크리스탈이 분산된 전도성 유기물층을 회전도포하는 단계;상기 마스크 패턴 및 그 상부에 형성된 상기 전도성 유기물질을 제거하는 단 계를 포함하는 비휘발성 메모리 소자의 제조 방법.
- 청구항 8에 있어서, 상기 전도성 유기물질을 회전 도포하는 단계는,액상의 전도성 유기물질을 1000 내지 3000rpm의 회전속도로 회전하는 상기 기판 상에 도포하는 비휘발성 메모리 소자의 제조 방법.
- 청구항 8에 있어서, 상기 전도성 유기물질을 회전 도포하는 단계는,액상의 전도성 물질을 상기 기판 상에 도포한 다음 상기 기판을 1000 내지 3000rpm의 회전속도로 회전시키는 비휘발성 메모리 소자의 제조 방법.
- 청구항 6에 있어서,상기 전도성 유기물질로 솔벤트에 PVK 또는 PS가 혼합된 물질을 사용하는 비휘발성 메모리 소자의 제조 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070040520A KR100868096B1 (ko) | 2007-04-25 | 2007-04-25 | 전도성 고분자 유기물내 나노크리스탈층이 장착된 비휘발성메모리 소자 및 이의 제조 방법 |
| US12/108,590 US20090008633A1 (en) | 2007-04-25 | 2008-04-24 | Nonvolatile memory device using conductive organic polymer having nanocrystals embedded therein and method of manufacturing the nonvlatile memory device |
| US12/108,612 US20080305574A1 (en) | 2007-04-25 | 2008-04-24 | Method of manufacturing nonvolatile memory device using conductive organic polymer having nanocrystals embedded therein |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070040520A KR100868096B1 (ko) | 2007-04-25 | 2007-04-25 | 전도성 고분자 유기물내 나노크리스탈층이 장착된 비휘발성메모리 소자 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080095692A true KR20080095692A (ko) | 2008-10-29 |
| KR100868096B1 KR100868096B1 (ko) | 2008-11-11 |
Family
ID=40155300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070040520A KR100868096B1 (ko) | 2007-04-25 | 2007-04-25 | 전도성 고분자 유기물내 나노크리스탈층이 장착된 비휘발성메모리 소자 및 이의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100868096B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010131901A2 (ko) * | 2009-05-15 | 2010-11-18 | 한양대학교 산학협력단 | 비휘발성 메모리 소자 |
| KR101420720B1 (ko) * | 2011-08-26 | 2014-07-28 | 한남대학교 산학협력단 | 전도성 고분자를 포함하는 비휘발성 메모리 소자 및 그 제조 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101295888B1 (ko) | 2010-05-10 | 2013-08-12 | 한국전자통신연구원 | 저항형 메모리 장치 및 그 제조 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040098106A (ko) * | 2003-05-13 | 2004-11-20 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
| KR100549591B1 (ko) * | 2003-11-05 | 2006-02-08 | 매그나칩 반도체 유한회사 | 비휘발성 메모리 소자 및 그의 제조 방법 |
| KR100682925B1 (ko) * | 2005-01-26 | 2007-02-15 | 삼성전자주식회사 | 멀티비트 비휘발성 메모리 소자 및 그 동작 방법 |
-
2007
- 2007-04-25 KR KR1020070040520A patent/KR100868096B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010131901A2 (ko) * | 2009-05-15 | 2010-11-18 | 한양대학교 산학협력단 | 비휘발성 메모리 소자 |
| WO2010131901A3 (ko) * | 2009-05-15 | 2011-02-17 | 한양대학교 산학협력단 | 비휘발성 메모리 소자 |
| KR101420720B1 (ko) * | 2011-08-26 | 2014-07-28 | 한남대학교 산학협력단 | 전도성 고분자를 포함하는 비휘발성 메모리 소자 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100868096B1 (ko) | 2008-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101078125B1 (ko) | 다공성 물질을 이용한 비휘발성 나노 채널 메모리 소자 | |
| KR100996191B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| JP4871255B2 (ja) | ナノ対応可能なメモリデバイスおよび異方性電荷運搬アレイ | |
| JP5419326B2 (ja) | 不揮発性メモリデバイス | |
| JP5281267B2 (ja) | 修正可能なゲートスタックメモリ素子 | |
| US5952692A (en) | Memory device with improved charge storage barrier structure | |
| CN101252148B (zh) | 非易失性电子存储器件及其制作方法 | |
| US20100090265A1 (en) | High density nanodot nonvolatile memory | |
| US20060231889A1 (en) | Two-terminal solid-state memory device and two-terminal flexible memory device based on nanocrystals or nanoparticles | |
| JP2006186363A (ja) | 不揮発性有機メモリ素子の製造方法およびこの不揮発性有機メモリ素子の製造方法により製造された不揮発性有機メモリ素子 | |
| JP4162280B2 (ja) | メモリデバイスおよびメモリアレイ回路 | |
| KR101155108B1 (ko) | 전하저장층 및 그의 형성 방법, 이를 이용한 비휘발성 메모리 장치 및 그의 제조 방법 | |
| JP2006191083A (ja) | デンドリマーを用いるメモリ素子 | |
| KR20080088214A (ko) | 플로팅 게이트 형성 방법, 이를 이용한 비휘발성 메모리장치 및 그 제조 방법 | |
| KR100654361B1 (ko) | 고분자 박막 내에 형성된 나노 결정체를 사용한 비휘발성고분자 쌍안정성 기억 소자 및 그 제조 방법 | |
| KR100868096B1 (ko) | 전도성 고분자 유기물내 나노크리스탈층이 장착된 비휘발성메모리 소자 및 이의 제조 방법 | |
| KR100855559B1 (ko) | 전도성 고분자내 나노크리스탈이 장착된 유기 비휘발성메모리 | |
| KR100888848B1 (ko) | 플러렌 기반의 플래시 메모리 소자 및 그 제조 방법 | |
| US20090008633A1 (en) | Nonvolatile memory device using conductive organic polymer having nanocrystals embedded therein and method of manufacturing the nonvlatile memory device | |
| KR20100123250A (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| JP2008277827A (ja) | 不揮発性メモリ素子及びその製造方法 | |
| KR101420720B1 (ko) | 전도성 고분자를 포함하는 비휘발성 메모리 소자 및 그 제조 방법 | |
| Paul et al. | Storing electronic information on semi-metal nanoparticles | |
| JP2008211251A (ja) | メモリデバイス | |
| JPWO2019168124A1 (ja) | 単分子トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121031 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20131031 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20141031 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |