KR20080090135A - Ｐｒｂｓ 패턴에서 비트 에러율 테스트 방법 - Google Patents

Abstract

PRBS 패턴에서 비트 에러율 테스트 방법이 개시되어 있다. 본 발명은, a) PRBS(Pseudo Random Binary Sequence) 패턴을 수신하여 첫 번째 비트를 저장하는 단계와; b) 상기 PRBS의 패턴 중 상기 PRBS 패턴을 발생시키는 다항식의 항 개수만큼의 비트를 추출하여 XOR 조합하는 단계와; c) 상기 XOR 조합한 결과 및 상기 첫 번째 비트를 비교하는 단계와; d) 상기 비교 결과 동일하지 않은 경우 에러가 발생하였다고 판단하는 단계를 포함한다.

PRBS 패턴, 비트 에러율, 전송로

Description

ＰＲＢＳ 패턴에서 비트 에러율 테스트 방법{METHOD FOR TESTING BIT ERROR RATES IN PRBS PATTERN}

도 1은 종래의 PRBS 발생기의 일 예를 개략적으로 도시한 것이다.

도 2는 PRBS 패턴을 생성하기 위한 다항식의 일 예이다.

도 3은 본 발명의 일 실시 예에 따른 비트 에러율 테스트 장치를 개략적으로 도시한 블록도이다.

<도면의 주요 부분에 대한 부호의 설명>

100 : 비트 에러율 테스트 장치

110 : 패턴 발생 모듈

130 : 테스트 모듈

150 : 에러 검출 모듈

본 발명은 디지털 전송 시스템에 관한 것으로, 더욱 상세하게는 전송로의 에러를 판단하기 위한 PRBS 패턴에서 비트 에러율 테스트 방법에 관한 것이다.

일반적으로 디지털 전송 시스템에서 데이터를 전송하기 이전에 전송 클럭이 동기되어 전송 데이터열을 랜덤화시키고, "0" 과 "1"의 분포가 편중되지 않도록 구현한다. 이런 랜덤화 과정을 스크램블링 처리라 한다.

또한 디지털 전송 시스템에서 데이터를 원활하게 전송하기 위하여 광통신로 등의 전송로가 구비되고, 이런 전송로에 에러가 존재하는지 여부를 판단하는데 실제 데이터(Real Data)를 이용하여 에러를 측정하는 것이 원칙이나, 에러 측정에 있어 비효율적이기 때문에 상기 실제 데이터와 가장 유사한 가상 랜덤 바이너리 시퀀스(Pseudo Random Binary Sequence; 이하 PRBS 라 함)발생기에서 발생되는 PRBS 패턴을 이용하여 전송로를 테스트한다.

상기 PRBS 발생기의 일 예가 도 1에 도시되어 있으며, 상기 PRBS 발생기로부터 발생되는 PRBS 패턴의 형식은 2N-1 (여기서, N=7, 15, 23, 31 ...; N:PRBS 패턴의 차수)이다.

또한, PRBS 패턴 다항식은 PRBS 패턴을 생성하기 위하여 규정해 놓은 것으로서, X^k + X^m + X^n 으로 표현되며 그 일 예가 도 2에 도표화 되어 있다.

이러한 PRBS 패턴을 이용하여 전송로를 테스트하기 위하여 종래에는 전송로의 양끝단에 감지기를 설치하거나 관리자를 배치하고, 상기 PRBS 패턴을 일 끝단에서 타 끝단으로 전송하면 타 끝단에서 상기 PRBS 패턴을 수신한 후 분석하여 상기 전송로에 이상이 있는지 여부를 파악해 왔다.

그러나, 이러한 종래의 방법은 PRBS 패턴의 시작점을 확인가능한 경우에만 전송로의 에러를 검출할 수 있기 때문에 전송로의 에러를 검출하기 위해 시간 및 비용이 발생할 뿐만 아니라 번거롭다는 문제점이 있어 왔다.

본 발명은 상기한 사정을 감안하여 창출된 것으로서, 본 발명의 목적은 간편하게 전송로의 에러 여부를 검사하기 위한 PRBS 패턴에서 비트 에러율 테스트 방법을 제공하는데 있다.

상기 목적을 달성하기 위한 본 발명의 일 관점에 따른 PRBS 패턴에서 비트 에러율 테스트 방법은,

a) PRBS(Pseudo Random Binary Sequence) 패턴을 수신하여 첫 번째 비트를 저장하는 단계;

b) 상기 PRBS의 패턴 중 상기 PRBS 패턴을 발생시키는 다항식의 항 개수만큼의 비트를 추출하여 XOR 조합하는 단계;

c) 상기 XOR 조합한 결과 및 상기 첫 번째 비트를 비교하는 단계; 및

d) 상기 비교 결과 동일하지 않은 경우 에러가 발생하였다고 판단하는 단계를 포함한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 설명한다.

도 3은 본 발명의 일 실시 예에 따른 비트 에러율 테스트 장치를 개략적으로 도시한 블록도이다.

도 3을 참조하면, 비트 에러율 테스트 장치(100)는 패턴 발생 모듈(110), 테 스트 모듈(130), 및 에러 검출 모듈(150)을 포함하여 구성된다.

패턴 발생 모듈(110)은 PRBS(Pseudo Random Binary Sequence) 패턴을 발생하며, 상기 PRBS 패턴은 통신 전송로를 시험하기 위해 사용되는 패턴으로서 소정 개수의 귀환 탭을 갖는 쉬프트 레지스터에 의해 발생된다. 만약 쉬프트 레지스터가 N개라면 PRBS 패턴의 최대 길이는 2-1이 된다.

상기 PRBS 패턴이 쉬프트 레지스터로부터 직접 출력된다면 가장 긴 연속적인 '0'의 길이는 N-1개이고, 출력된 값이 반전된 신호라면 가장 긴 연속적인 '0'의 길이는 N개가 된다. 또한, 전체 PRBS 패턴 중 '1'의 개수와 '0'의 개수가 동일한다.

PRBS 패턴 중에서 PRBS 7 패턴을 발생하고자 하는 경우 PRBS 7 패턴의 원시 다항식은 X^7+X^6+1로 결정된다. 따라서, PRBS 7 패턴은 7개의 쉬프트 레지스터를 이용하여 발생하며 이때 귀환 탭은 6번째와 7번째 쉬프트 레지스터가 된다.

상기 패턴 발생 모듈(110)에서 발생된 상기 PRBS 패턴에서 에러 비트율을 테스트하기 위하여, 상기 PRBS 패턴이 테스트 모듈(130)로 입력되고 상기 테스트 모듈(130)은 상기 PRBS의 패턴을 수신하여 첫 번째 비트를 저장한다. 상기 PRBS의 패턴 중 상기 PRBS 패턴의 다항식 항의 개수만큼의 비트를 추출하여 XOR 조합한 후, 상기 XOR 조합한 결과 및 상기 첫 번째 비트를 비교한다.

상기 테스트 모듈(130)은 테스트 결과를 에러 검출 모듈(150)로 입력하고 상기 에러 검출 모듈(150)은 상기 XOR 조합한 결과 및 상기 첫 번째 비트를 비교한 결과 동일하지 않은 경우, 에러가 발생하였다고 판단하게 된다.

일 응용 예에서, 상기 비트를 추출할 때 두 번째 비트를 포함하여 추출하는 것이 바람직하며, 상기 비트를 추출할 때 상기 첫 번째 비트는 제외하고 나머지 비트들 중에서 추출한다.

예컨대, 상기 PRBS 패턴이 PRBS 7 패턴인 경우, 2번째 비트, 8번째 비트, 및 9번째 비트를 추출하여 상기 XOR 조합을 수행한다.

보다 일반화시켜 설명하면, 상기 PRBS 패턴이 X^k +X^m +X^n 과 같은 다항식으로 표현될 때, (n+1)번째 비트, (m+1)번째 비트, 및 (k+1) 번째를 추출하게 된다.

이상에서 상세히 설명한 바와 같이, 본 발명의 PRBS 패턴에서 비트 에러율 테스트 방법에 의하면, PRBS 패턴의 시작점을 확인하지 않더라도 전송로의 에러를 검출할 수 있어 사용자의 편의를 도모하였다는 효과가 있다.

지금까지 본 발명을 바람직한 실시 예를 참조하여 상세히 설명하였지만, 본 발명이 상기한 실시 예에 한정되는 것은 아니며, 이하의 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 또는 수정이 가능한 범위까지 본 발명의 기술적 사상이 미친다 할 것이다.

Claims (5)

1. a) PRBS(Pseudo Random Binary Sequence) 패턴을 수신하여 첫 번째 비트를 저장하는 단계;

   b) 상기 PRBS의 패턴 중 상기 PRBS 패턴을 발생시키는 다항식의 항 개수만큼의 비트를 추출하여 XOR 조합하는 단계;

   c) 상기 XOR 조합한 결과 및 상기 첫 번째 비트를 비교하는 단계; 및

   d) 상기 비교 결과 동일하지 않은 경우 에러가 발생하였다고 판단하는 단계를 포함하는 것을 특징으로 하는 PRBS 패턴에서 비트 에러율 테스트 방법.
2. 제 1 항에 있어서, 상기 단계 b)에서,

   상기 비트를 추출할 때 두 번째 비트를 포함하여 추출하는 것을 특징으로 하는 PRBS 패턴에서 비트 에러율 테스트 방법.
3. 제 1 항 또는 제 2 항에 있어서, 상기 단계 b)에서,

   상기 비트를 추출할 때 상기 첫 번째 비트는 제외하고 나머지 비트들 중에서 추출하는 것을 특징으로 하는 PRBS 패턴에서 비트 에러율 테스트 방법.
4. 제 1 항에 있어서, 상기 단계 b)에서,

   상기 PRBS 패턴이 PRBS 7 패턴인 경우, 상기 XOR 조합을 위하여 2번째 비트, 8번째 비트, 및 9번째 비트를 추출하는 것을 특징으로 하는 PRBS 패턴에서 비트 에러율 테스트 방법.
5. 제 1 항에 있어서, 상기 PRBS 패턴이 수학식 1의 패턴을 가질 때, (n+1)번째 비트, (m+1)번째 비트, 및 (k+1) 번째를 추출하는 것을 특징으로 하는 PRBS 패턴에서 비트 에러율 테스트 방법.

   

   (여기서, k, m, n은 정수이며 그 절대 값은 n>m>k 이다)

Images