KR20080089350A - Method for manufacturing soi substrate and soi substrate - Google Patents

Method for manufacturing soi substrate and soi substrate Download PDF

Info

Publication number
KR20080089350A
KR20080089350A KR1020087014754A KR20087014754A KR20080089350A KR 20080089350 A KR20080089350 A KR 20080089350A KR 1020087014754 A KR1020087014754 A KR 1020087014754A KR 20087014754 A KR20087014754 A KR 20087014754A KR 20080089350 A KR20080089350 A KR 20080089350A
Authority
KR
South Korea
Prior art keywords
substrate
soi
heat treatment
layer
single crystal
Prior art date
Application number
KR1020087014754A
Other languages
Korean (ko)
Other versions
KR101356685B1 (en
Inventor
히로시 타케노
노부히코 노토
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20080089350A publication Critical patent/KR20080089350A/en
Application granted granted Critical
Publication of KR101356685B1 publication Critical patent/KR101356685B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Abstract

In a method for manufacturing a SOI substrate by bonding method, a silicon oxide film is formed at least on a single crystal silicon substrate to be a SOI layer or a single crystal silicon substrate to be a supporting substrate, and the single crystal silicon substrate to be the SOI layer and the single crystal silicon substrate to be the supporting substrate are bonded through the silicon oxide film. Then in the case of performing bonding heat treatment to improve bonding strength, at least heat treatment for holding the work at a temperature within a range of 950°C to 1,100°C is performed, and then heat treatment at a temperature higher than 1,100°C is performed. Thus, the SOI substrate manufacturing method by which the SOI substrate having excellent gettering performance against metal contamination of the SOI layer can be efficiently manufactured, and the SOI substrate are provided.

Description

SOI 기판의 제조방법 및 SOI 기판{Method for Manufacturing SOI Substrate and SOI Substrate}Method for manufacturing SOI substrate and SOI substrate {Method for Manufacturing SOI Substrate and SOI Substrate}

본 발명은, 접합법에 의한 SOI(Silicon On Insulator) 기판의 제조방법에 관한 것으로서, 보다 상세하게는, 금속 불순물에 대하여 우수한 게터링 능력을 갖는SOI 기판의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a silicon on insulator (SOI) substrate by a bonding method, and more particularly, to a method for manufacturing a SOI substrate having excellent gettering ability against metal impurities.

반도체 소자용의 기판의 하나로서, 절연막인 실리콘 산화막 위에 실리콘 층(이하, SOI층이라고 칭하는 것이다)을 형성한 SOI 기판이 있다. One substrate for semiconductor devices is an SOI substrate in which a silicon layer (hereinafter referred to as an SOI layer) is formed on a silicon oxide film as an insulating film.

이 SOI 기판은, 디바이스 제작 영역이 되는 기판 표층부의 SOI층이 매입 산화막 층(BOX층)에 의해 기판 내부와 전기적으로 분리되어 있기 때문에, 기생용량(寄生容量)이 작고, 내 방사성능력이 높은 등의 특징을 갖는다. This SOI substrate has a low parasitic capacitance and high radioactivity since the SOI layer of the substrate surface layer serving as the device fabrication region is electrically separated from the substrate by an embedded oxide film layer (BOX layer). Has the features.

그 때문에, 고속·저소비전력동작, 소프트 에러 방지 등의 효과가 기대되어 고성능 반도체 소자용의 기판으로서 유망 시 되고 있다. Therefore, high speed, low power consumption operation, soft error prevention, and the like are expected to be expected, which is promising as a substrate for high performance semiconductor devices.

이 SOI 기판의 제조방법으로서, 예를 들면, 이하의 방법이 알려져 있다. As a manufacturing method of this SOI substrate, the following method is known, for example.

즉, 경면연마된 2매의 단결정 실리콘 기판[SOI층이 되는 단결정 실리콘 기판(본드 웨이퍼)과 지지기판이 되는 단결정 실리콘 기판(베이스 웨이퍼)]을 준비하여, 적어도 한쪽의 실리콘 기판의 표면에 산화막을 형성시킨다. That is, two mirror-polished single crystal silicon substrates (a single crystal silicon substrate (bond wafer) to be a SOI layer and a single crystal silicon substrate (base wafer) to be a support substrate) are prepared, and an oxide film is formed on the surface of at least one silicon substrate. To form.

그리고, 이들 단결정 실리콘 기판을 산화막을 사이에 두고 접합시킨 후, 열처리하여 결합강도를 높인다. Then, these single crystal silicon substrates are bonded together with an oxide film therebetween, followed by heat treatment to increase the bonding strength.

그 후, 본드 웨이퍼를 박막화하여 SOI(Silicon On Insulator) 층이 형성된 SOI 기판을 얻는다. Thereafter, the bond wafer is thinned to obtain an SOI substrate on which a silicon on insulator (SOI) layer is formed.

이 박막화의 방법으로서는, 본드 웨이퍼를 소망한 두께까지 연삭, 연마 등을 실시하는 방법이나, 이온 주입 박리법이라 불리는 방법으로 이온주입층에서 본드 웨이퍼를 박리하는 방법 등이 있다. As the method of thinning, there are a method of grinding and polishing the bonded wafer to a desired thickness, a method of peeling the bonded wafer from the ion implantation layer by a method called an ion implantation peeling method, and the like.

전술한 바와 같이, SOI 기판은, 전기적 특성의 관점으로부터 구조상의 메리트를 많이 갖지만, 금속 불순물 오염에 대한 내성이라고 하는 관점에서는 구조상의 디메리트를 갖고 있다. As described above, the SOI substrate has many structural merit from the viewpoint of electrical characteristics, but has a structural demerit from the viewpoint of resistance to metal impurity contamination.

즉, 많은 경우 금속 불순물의 확산속도는, 실리콘 내보다 실리콘 산화막내의 쪽이 늦게 된다. That is, in many cases, the diffusion rate of metal impurities is slower in the silicon oxide film than in the silicon.

그것에 의해, SOI층 표면에서 오염된 경우, 금속 불순물이 BOX층을 통과하기 어렵기 때문에, 얇은 SOI층에 축적되게 된다. As a result, when contaminated on the surface of the SOI layer, metal impurities hardly pass through the BOX layer, and thus accumulate in the thin SOI layer.

그 때문에, SOI 구조를 가지지 않는 실리콘 기판의 경우보다 금속 오염의 악영향이 보다 커진다. Therefore, the adverse effect of metal contamination becomes larger than in the case of the silicon substrate which does not have SOI structure.

따라서, SOI 기판에서는, 금속 불순물을 포획하여 반도체 소자의 활성층이 되는 영역으로부터 제거하는 능력(게터링 능력)을 갖는 것이, 보다 한층 중요한 품질의 하나가 된다. Therefore, in an SOI substrate, it is one of the more important qualities to have the ability (gettering capability) to trap metal impurities and to remove them from the region which becomes an active layer of a semiconductor element.

SOI 구조를 갖지 않는 실리콘 기판의 경우에 일반적으로 이용되는 게터링 수법(산 소석출물, 고농도 붕소 첨가, 이면 다결정 실리콘막 등 )은, 모두 활성층과는 역의 기판 측에 게터링층이 도입된다. In the gettering method (oxygen precipitate, high concentration boron addition, backside polycrystalline silicon film, etc.) generally used in the case of a silicon substrate which does not have an SOI structure, a gettering layer is introduced to the substrate side opposite to the active layer.

그러나, SOI 기판에 있어서 동일한 수법을 이용하여 지지기판 측에 게터링층을 도입하더라도, 금속 불순물이 BOX층을 통과하기 어렵기 때문에, 상술한 게터링층이 충분히 기능할 수 없어, 이들 수법은 그대로는 SOI 기판에 적용할 수 없다고 하는 문제가 있다. However, even when the gettering layer is introduced to the support substrate side using the same technique in the SOI substrate, the gettering layer described above cannot function sufficiently since the metal impurities hardly pass through the BOX layer. There is a problem that it cannot be applied to an SOI substrate.

이러한 문제를 해결하기 위하여, SOI 기판의 SOI층 근방에 게터링 영역을 도입하는 방법이 종래부터 몇몇 제안되어 있다. In order to solve this problem, some methods have been conventionally proposed to introduce a gettering region in the vicinity of the SOI layer of the SOI substrate.

예를 들면, SOI층의 선택적인 영역에, 예를 들면 인이나 붕소 등의 불순물을 고농도로 함유한 영역을 게터링용으로서 형성하는 방법이 일본 특개평 6-163862호 공보나 일본 특개평 10-32209호 공보에 개시되어 있다. For example, a method of forming a region containing a high concentration of impurities such as phosphorus and boron for gettering in a selective region of the SOI layer is disclosed in Japanese Patent Laid-Open No. 6-163862 or Japanese Patent Laid-Open No. 10-13. 32209 is disclosed.

그러나, 이러한 방법에서는, 불순물을 도입하는 공정이 증가하는 것에 의해, 비용이 높아져 생산성이 저하한다고 하는 문제가 있다. However, in such a method, there is a problem that the cost is increased and the productivity is lowered by increasing the step of introducing impurities.

또한, SOI 기판의 제조 공정이나 디바이스 프로세스에 있어서의 열처리에 의해, 게터링용으로 도입된 불순물이 확산하여 반도체소자의 활성층에 이르면, 전기적 특성에의 악영향이 우려된다. In addition, when the impurities introduced for gettering diffuse into the active layer of the semiconductor element by heat treatment in the manufacturing process or the device process of the SOI substrate, adverse effects on the electrical characteristics are feared.

또한, 다른 방법으로서, SOI층과 BOX층과의 계면 근방의 SOI층 영역에 다결정 실리콘 층을 형성하여, 금속 불순물을 게터링하는 방법이 일본 특개평 6-275525호 공보에 개시되어 있다. As another method, a method of forming a polycrystalline silicon layer in the area of the SOI layer near the interface between the SOI layer and the BOX layer to getter the metal impurities is disclosed in Japanese Patent Laid-Open No. 6-275525.

그러나, 이 경우도, 다결정 실리콘 층을 형성하는 공정이 증가하게 되어, 비용이 높아져 생산성이 저하한다고 하는 문제가 있다. However, also in this case, there exists a problem that the process of forming a polycrystalline silicon layer increases, cost increases, and productivity falls.

또한, SOI층의 두께가 얇은 경우에는, 다결정 실리콘 층의 형성이 매우 어렵게 된다. In addition, when the thickness of the SOI layer is thin, the formation of the polycrystalline silicon layer becomes very difficult.

본 발명은 이러한 문제를 감안하여 이루어진 것으로, SOI층의 금속 오염에 대하여 우수한 게터링 능력을 갖는 SOI 기판을 효율적으로 제조할 수 있는 SOI 기판의 제조방법 및 SOI 기판을 제공하는 것을 목적으로 한다.  SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and an object thereof is to provide a method for producing an SOI substrate and an SOI substrate capable of efficiently producing an SOI substrate having excellent gettering capability against metal contamination of the SOI layer.

본 발명은, 상기 과제를 해결하기 위하여 이루어진 것으로, 접합법에 의해 SOI 기판을 제조하는 방법에 있어서, 적어도, SOI층이 되는 단결정 실리콘 기판과 지지기판이 되는 단결정 실리콘 기판의 어느 한쪽의 표면에 실리콘 산화막을 제작하고, 이 실리콘 산화막을 개입시켜 상기 SOI층이 되는 단결정 실리콘 기판과 상기 지지기판이 되는 단결정 실리콘 기판을 접합시킨 후, 결합강도를 높이는 결합 열처리를 행하는 경우에, 적어도 950℃에서 1100℃의 범위의 온도에서 유지하는 열처리를 행한 후에, 1100℃보다 높은 온도의 열처리를 행하는 것을 특징으로 하는 SOI 기판의 제조방법을 제공한다. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and in the method of manufacturing an SOI substrate by a bonding method, a silicon oxide film is formed on at least one surface of a single crystal silicon substrate serving as an SOI layer and a single crystal silicon substrate serving as a support substrate. When the single crystal silicon substrate serving as the SOI layer and the single crystal silicon substrate serving as the support substrate are bonded to each other through the silicon oxide film, a bonding heat treatment for increasing the bonding strength is performed. After the heat treatment maintained at a temperature in the range, a heat treatment at a temperature higher than 1100 ° C. is provided.

이와 같이, 적어도 950℃에서 1100℃의 범위의 온도에서 유지하는 열처리를 행한 후에, 1100℃보다 높은 온도의 열처리를 행하는 것에 의해, 결합계면영역에 우수한 게터링 능력을 부가할 수 있음과 함께, 높은 결합강도를 갖는 SOI 기판을 제조할 수 있다. As described above, after performing a heat treatment maintained at a temperature in the range of at least 950 ° C. to 1100 ° C., the heat treatment at a temperature higher than 1100 ° C. can add excellent gettering capability to the bonding interface region, SOI substrates having bonding strength can be prepared.

또한, 별도 특별한 새로운 공정이 추가되지 않기 때문에, 생산성을 저하시키지 않고, 더욱이 비용을 높게 하는 일 없이, 효율적으로 SOI 기판을 제조할 수 있다. 더욱이, 불순물의 고농도 층을 형성하는 등도 불필요하기 때문에, 그 외의 전기 특성의 열화 등도 없다. In addition, since no special new process is added, the SOI substrate can be efficiently produced without lowering the productivity and further increasing the cost. Furthermore, since it is unnecessary to form a high concentration layer of impurities, there is no deterioration of other electrical characteristics.

또한, 본 발명의 SOI 기판의 제조방법에서는, 상기 지지기판이 되는 단결정 실리콘 기판의 표면에 상기 실리콘 산화막을 형성하는 것이 바람직하다. In the method for producing an SOI substrate of the present invention, it is preferable to form the silicon oxide film on the surface of the single crystal silicon substrate serving as the support substrate.

지지기판이 되는 단결정 실리콘 기판의 표면에 실리콘 산화막을 형성하는 것에 의해, 게터링 사이트가 되는 결합계면이 SOI층과 BOX층과의 계면이 되므로, SOI층에 있어서의 금속오염을 BOX층을 통과시키지 않아도 게터링할 수 있는 SOI 기판을 제조할 수 있다. By forming a silicon oxide film on the surface of a single crystal silicon substrate serving as a support substrate, the bonding interface serving as a gettering site becomes an interface between the SOI layer and the BOX layer, so that metal contamination in the SOI layer does not pass through the BOX layer. It is possible to manufacture an SOI substrate that can be gettered without any need.

또한, 본 발명의 SOI 기판의 제조방법에서는, 상기 950℃에서 1100℃의 범위의 온도로 유지하는 시간을 1시간 이상 4시간 이하로 하는 것이 바람직하다. Moreover, in the manufacturing method of the SOI board | substrate of this invention, it is preferable to make time to hold at the temperature of the said 950 degreeC from 1100 degreeC to 1 hour or more and 4 hours or less.

이와 같이 950℃에서 1100℃로 유지하는 시간을 1시간 이상 4시간 이하로 하는 것으로, 생산성을 저하시키는 일 없이 충분한 게터링 능력을 얻을 수 있다. Thus, by making time to hold 1100 degreeC from 950 degreeC to 1 hour or more and 4 hours or less, sufficient gettering capability can be acquired without reducing productivity.

또한, 본 발명의 SOI 기판의 제조방법에서는, 상기 결합강도를 높이는 열처리는, 수증기를 포함한 분위기에서의 열처리를 포함하는 것이 바람직하다. Moreover, in the manufacturing method of the SOI substrate of this invention, it is preferable that the heat processing which raises the said bond strength includes heat processing in the atmosphere containing water vapor.

이와 같이, 상기 결합강도를 높이는 열처리로서, 적어도 950℃에서 1100℃의 범위의 온도로 유지하는 열처리를 행한 후에, 1100℃보다 높은 온도의 열처리를 행할 때에, 그 열처리의 적어도 일부의 공정 중의 열처리 분위기가 수증기를 포함하는 분위기이면, 게터링 능력을 보다 한층 높일 수가 있다. As described above, as a heat treatment to increase the bonding strength, after performing a heat treatment that is maintained at a temperature in the range of at least 950 ° C. to 1100 ° C., when performing heat treatment at a temperature higher than 1100 ° C., a heat treatment atmosphere during at least a part of the heat treatment process. If the atmosphere contains water vapor, the gettering capability can be further increased.

또한, 본 발명은, 접합법에 의해 제조된 SOI 기판으로서, 단결정 실리콘만으로 이루어지는 SOI층을 갖고, 이 SOI층중의 SOI층과 매입산화막의 계면영역에 있어서, 결합계면결함에 기하여 1×1012 atoms/cm2 이상의 금속 불순물을 포획하는 능력을 갖는 것인 것을 특징으로 하는 SOI 기판을 제공한다. In addition, the present invention is an SOI substrate manufactured by the bonding method, which has an SOI layer composed of only single crystal silicon, and in the interface region of the SOI layer and the buried oxide film in the SOI layer, 1 × 10 12 atoms / Provided is an SOI substrate having a capability of capturing metal impurities of cm 2 or more.

전기적 특성에 영향을 주는 금속 불순물의 농도는 1011 atoms/cm2 대(台)이상인 것이 알려져 있다. The concentration of metal impurities affecting the electrical properties is 10 11 atoms / cm 2 It is known to be more than one.

따라서, 본 발명의 SOI 기판과 같이 1×1012 atoms/cm2 이상의 게터링 능력이 SOI층과 매입 산화막과의 계면영역에 있는 것이면, 금속 오염에 의한 소자 특성의 열화를 충분히 방지할 수 있다. Therefore, as long as the gettering capability of 1 × 10 12 atoms / cm 2 or more is present in the interface region between the SOI layer and the embedded oxide film as in the SOI substrate of the present invention, deterioration of device characteristics due to metal contamination can be sufficiently prevented.

본 발명에 따르는 SOI 기판의 제조방법이면, SOI층의 금속오염에 대하여 우수한 게터링 능력을 갖는 SOI 기판을 효율적으로 저비용으로 제조할 수 있다. According to the method for producing an SOI substrate according to the present invention, an SOI substrate having excellent gettering capability against metal contamination of the SOI layer can be efficiently produced at low cost.

또한, 본 발명에 따르는 SOI 기판이면, 충분히 높은 게터링 능력을 SOI층내에 갖는 고품질이고 염가인 SOI 기판으로 할 수 있다.In addition, the SOI substrate according to the present invention can be a high quality and inexpensive SOI substrate having sufficiently high gettering capability in the SOI layer.

도 1은 접합법에 따르는 SOI 기판의 제조방법의 개략을 나타낸 플로우 시트이다.1 is a flow sheet showing the outline of a method for producing an SOI substrate according to a bonding method.

도 2는 실험예에 있어서의 SOI 기판의 SOI층측의 표면으로부터 BOX층까지의 금속 불순물의 농도분포의 일례를 나타낸 그래프이다. 2 is a graph showing an example of the concentration distribution of metal impurities from the surface on the SOI layer side of the SOI substrate to the BOX layer in the experimental example.

도 3은 본 발명의 결합열처리시의 온도의 변화 패턴의 예를 나타낸 개략도로서, (a)는 1단계째의 열처리에 있어서 특정의 온도에서 일정시간 유지하는 경우이고, (b)는 1단계째의 열처리를 서승온(徐昇溫)으로 행하는 경우이고, (c)는, 1단계째의 열처리에 있어서 950℃이상 1100℃이하의 범위에서 온도를 상하로 변화시키는 경우이고, (d)는 1단계째의 열처리 후에 웨이퍼를 일단 취출(取出)하는 경우이고, (e)는 열처리로를 변경하는 경우이다. Figure 3 is a schematic diagram showing an example of the change pattern of the temperature during the bonding heat treatment of the present invention, (a) is a case where a certain time is maintained at a specific temperature in the heat treatment of the first stage, (b) is a first stage (C) is the case where temperature is changed up and down in the range of 950 degreeC or more and 1100 degreeC or less in the 1st step heat processing, (d) is one step The wafer is once taken out after the second heat treatment, and (e) is a case where the heat treatment furnace is changed.

도 4는 실시예 2에 있어서의 SOI 기판의 게터링 능력의 평가결과를 나타내는 그래프이다.4 is a graph showing the evaluation results of the gettering capability of the SOI substrate in Example 2. FIG.

도 5는 실시예 3에 있어서의 SOI 기판의 게터링 능력의 평가결과를 나타내는 그래프이다.5 is a graph showing the evaluation results of the gettering capability of the SOI substrate in Example 3. FIG.

도 6은 비교예 2에 있어서의 SOI 기판의 게터링 능력의 평가결과를 나타내는 그래프이다.6 is a graph showing the evaluation results of the gettering capability of the SOI substrate in Comparative Example 2. FIG.

이하, 본 발명에 대하여 도면을 참조하여 보다 상세히 설명하지만, 본 발명은 이것들에 한정되는 것은 아니다. EMBODIMENT OF THE INVENTION Hereinafter, although this invention is demonstrated in detail with reference to drawings, this invention is not limited to these.

도 1은, 접합법에 의한 SOI 기판의 제조방법의 일례를 나타내는 플로우 시트이다. 본 발명이 적용되는 접합법에 의한 SOI 기판의 제조방법의 개략은 이하에서 나타낸 바와 같다. 1 is a flow sheet showing an example of a method for producing an SOI substrate by the bonding method. The outline | summary of the manufacturing method of the SOI substrate by the bonding method to which this invention is applied is as showing below.

우선, 공정(a)에서, 반도체소자 형성용의 SOI층이 되는 단결정 실리콘 기판(본드 웨이퍼)(11)과 지지기판이 되는 단결정 실리콘 기판(베이스 웨이퍼)(12)을 준비하고, 적어도 어느 한쪽의 단결정 실리콘 기판의 표면에 BOX층이 되는 실리콘 산화막(13)을 형성한다(여기에서는, 베이스 웨이퍼에 산화막(13)을 형성한다). First, in step (a), a single crystal silicon substrate (bond wafer) 11 serving as an SOI layer for forming a semiconductor element and a single crystal silicon substrate (base wafer) 12 serving as a support substrate are prepared, and at least one of A silicon oxide film 13 serving as a BOX layer is formed on the surface of the single crystal silicon substrate (here, the oxide film 13 is formed on the base wafer).

다음에, 공정(b)에서, 상기 SOI층이 되는 단결정 실리콘 기판(11)과 지지기판이 되 는 단결정 실리콘 기판(12)을 실리콘 산화막(13)을 개입시켜 밀착시켜 접합시킨다.Next, in step (b), the single crystal silicon substrate 11 serving as the SOI layer and the single crystal silicon substrate 12 serving as the support substrate are brought into close contact with each other via the silicon oxide film 13.

이와 같이 하여 접합면(14)를 갖는 접합웨이퍼(15)를 얻는다. In this way, the joining wafer 15 having the joining surface 14 is obtained.

다음에, 공정(c)에서, 결합강도를 높이기 위한 결합 열처리를 행한다. Next, in step (c), a bonding heat treatment is performed to increase the bonding strength.

다음에, 공정(d)에서, SOI층을 소망한 두께까지 박막화를 행하여 SOI층(16) 및 매입산화막(BOX층)(17)을 갖는 SOI 기판(18)을 얻는다. Next, in step (d), the SOI layer is thinned to a desired thickness to obtain an SOI substrate 18 having an SOI layer 16 and a buried oxide film (BOX layer) 17.

이 때의 박막화는, 예를 들면, 평면연삭 및 경면연마에 의한 방법을 이용할 수도 있고, 본드웨이퍼와 베이스 웨이퍼를 접합시키는 공정(b)의 전에 미리 본드 웨이퍼의 접합면에 수소이온 또는 희가스 이온을 주입하는 것에 의해 이온 주입층을 형성하여 두고, 접합시킨 후에 이온 주입층에서 본드 웨이퍼를 박리하는 것에 의해 박막화를 행하는 이온 주입 박리법이라고 하는 방법을 이용할 수도 있다. In this case, the thinning may be performed by, for example, planar grinding or mirror polishing, and hydrogen or rare gas ions may be applied to the bonding surface of the bond wafer in advance before the step (b) of bonding the bond wafer and the base wafer. An ion implantation peeling method may be used in which an ion implantation layer is formed by implantation, and a thin film is formed by peeling the bond wafer from the ion implantation layer after bonding.

또한, 이온 주입 박리법으로 박막화를 행하는 경우에는, 실온에서 접합시킨 후에, 필요에 따라 500℃정도의 저온 열처리를 행하여 박리를 행한 후, 결합강도를 높이기 위한 결합 열처리공정(c)를 행하는 공정순서가 된다. In the case where thinning is performed by ion implantation peeling, after joining at room temperature, if necessary, a low temperature heat treatment of about 500 ° C. is performed to perform peeling, followed by a bonding heat treatment step (c) for increasing bonding strength. Becomes

본 발명자들은, 이러한 접합법에 의한 SOI 기판의 제조방법에 있어서, 고농도 불순물 영역의 형성이나 다결정 실리콘 층의 형성 등의 별도 특별한 공정을 추가하는 일 없이, SOI층에 게터링 능력을 직접적으로 부가하는 방법에 대하여 예의 검토한 결과, 접합계면 자체를 게터링 사이트로서 이용하는 것을 발상하고, 이에 결합열처리 조건을 연구하는 것에 의해, 접합계면영역에 게터링 능력을 부가할 수 있는 것을 발견하였다.MEANS TO SOLVE THE PROBLEM In the manufacturing method of the SOI board | substrate by such a joining method, the present inventors add a gettering capability directly to an SOI layer, without adding another special process, such as formation of a high concentration impurity region or formation of a polycrystalline silicon layer. As a result of intensive investigations, it was found that the use of the junction interface itself as a gettering site and the study of bonding heat treatment conditions can add gettering capability to the junction interface region.

즉, 결합 열처리 시의 가열온도조건이 게터링 사이트의 생성에 관련되고 있다는 것 을 발견하고, 본 발명을 완성시켰다. That is, the present inventors have found that the heating temperature conditions at the time of joining heat treatment are related to the generation of gettering sites, thereby completing the present invention.

(실험예) Experimental Example

본 발명자들은, 결합 열처리 시의 가열온도를 최적화하면, 최종적으로 제조된 SOI 기판의 게터링 능력을 향상시킬 수 있다고 생각되어 이하와 같은 실험을 행하였다. The present inventors thought that by optimizing the heating temperature during the bonding heat treatment, the gettering capability of the finally produced SOI substrate could be improved, and the following experiments were conducted.

도 1을 참조하여 실험예를 설명한다. An experimental example will be described with reference to FIG. 1.

우선, 직경 200mm, 면방위{100}의 경면연마된 2매의 N형 단결정 실리콘 기판을 준비하였다. 지지기판이 되는 단결정 실리콘 기판(12)의 표면에, BOX층이 되는 막두께 약 1㎛의 실리콘 산화막(13)을 열 산화에 의해 형성하였다(a). First, two mirror-polished N-type single crystal silicon substrates of diameter 200 mm and surface orientation {100} were prepared. On the surface of the single crystal silicon substrate 12 serving as the support substrate, a silicon oxide film 13 having a film thickness of about 1 µm serving as a BOX layer was formed by thermal oxidation (a).

다음에, SOI층이 되는 단결정 실리콘 기판(11)과 지지기판이 되는 단결정 실리콘 기판(12)을 실리콘 산화막(13)을 사이에 오도록 하여 밀착시켜 접합시켰다(b). Next, the single crystal silicon substrate 11 serving as the SOI layer and the single crystal silicon substrate 12 serving as the support substrate were bonded to each other with the silicon oxide film 13 interposed therebetween (b).

다음에, 결합강도를 높이기 위한 결합 열처리를 이하의 조건으로 행하였다(c). 즉, 800℃로 설정한 열처리로에 접합시킨 웨이퍼를 투입하고, 최고온도 T1℃까지 10℃/분의 승온속도로 승온하여 2시간 유지한 후에, 800℃까지 강온(降溫)하고나서 웨이퍼를 열처리로 밖으로 인출하였다.Next, a bonding heat treatment for increasing the bonding strength was performed under the following conditions (c). That is, the temperature reduction (降溫), and then the wafer after the input of the wafer bonded to a setting heat treatment at 800 ℃ and held for 2 hours to a maximum temperature T was raised to 10 ℃ / min heating rate of up to 1 ℃, up to 800 ℃ The heat was taken out of the furnace.

T1℃는 1050℃, 1100℃, 1150℃, 1200℃로 하고, 승온도중에 유지하는 것 등은 특별히 하지 않았다. T 1 degreeC was set to 1050 degreeC, 1100 degreeC, 1150 degreeC, and 1200 degreeC, and it did not specifically hold | maintain in elevated temperature.

이 때, 결합 열처리 공정중의 열처리 분위기로서는, 800℃의 웨이퍼 투입시부터 승온 공정 도중의 900℃까지는 드라이 산소 분위기로 하고, 900℃로부터 T1℃까지의 승온 공정과 T1℃에서 2시간 유지한 후의 강온 공정의 도중까지는 파이로제닉 산화 (즉, 수증기를 포함하는 분위기)를 행하고, 그 후, 800℃에서 웨이퍼를 취출할 때까지는 드라이 산소 분위기로 하였다. At this time, as a heat treatment atmosphere during the bonding heat treatment step, the wafer was put at 800 ° C. to 900 ° C. during the temperature rising step, and the dry oxygen atmosphere was used, and the temperature was increased from 900 ° C. to T 1 ° C. and maintained at T 1 ° C. for 2 hours. Pyrogenic oxidation (that is, atmosphere containing water vapor) was performed to the middle of the temperature-falling process after that, and it was set as dry oxygen atmosphere until the wafer is taken out at 800 degreeC after that.

그 후, 접합웨이퍼(15)의 활성층측을, 평면연삭이나 경면연마 등에 의해, 약 12㎛의 두께가 될 때까지 박막화하여, SOI 기판(18)을 얻었다(d). Thereafter, the active layer side of the bonded wafer 15 was thinned to a thickness of about 12 µm by planar grinding or mirror polishing to obtain an SOI substrate 18 (d).

이와 같이 제작한 SOI 기판의 게터링 능력을 다음과 같이 평가하였다. The gettering capability of the SOI substrate thus produced was evaluated as follows.

우선, SOI층 표면에 Ni를 약 1×1013 atoms/cm2의 농도로 도포하고, 1000℃에서 1시간의 열처리에 의해 내부로 확산시켰다. First, Ni was applied to the surface of the SOI layer at a concentration of about 1 × 10 13 atoms / cm 2 , and diffused inside by heat treatment at 1000 ° C. for 1 hour.

다음에, 표면 산화막, SOI층, BOX층을 단계적으로 에칭하여, 그 용액 중의 Ni 농도를 ICP-MS(유도결합플라즈마질량분석법)으로 측정하는 것에 의해, Ni농도의 깊이 방향 분포를 측정하였다. Next, the surface oxide film, the SOI layer, and the BOX layer were etched in stages, and the Ni concentration in the solution was measured by ICP-MS (inductively coupled plasma mass spectrometry) to measure the depth direction distribution of the Ni concentration.

표면 산화막과 BOX층은 HF 용액에 의해 각각 1단계로, SOI층은 SOI층 표면으로부터 약 2㎛스텝으로 6 단계로 분할하여 측정하였다. The surface oxide film and the BOX layer were measured in one step by HF solution, and the SOI layer was divided into six steps in about 2 占 퐉 steps from the surface of the SOI layer.

Ni농도의 깊이 분포의 측정 결과의 예가 도 2에 나타나 있다. An example of the measurement result of the depth distribution of Ni concentration is shown in FIG.

이것을 보면, Ni오염시킨 표층과 BOX층과의 계면영역인, 10∼12㎛영역에서의 SOI층중의 Ni농도가 높다는 것을 알 수 있다. This shows that the Ni concentration in the SOI layer in the 10 to 12 µm region, which is an interface region between the Ni-contaminated surface layer and the BOX layer, is high.

즉, 도 2에서의 SOI층 10∼12㎛의 영역에서의 Ni 농도를 결합계면영역에 게터링된 Ni 농도라고 볼 수 있다. 실험예의 평가결과를 표 1에 나타나 내었다. 표 1에 있어서의 Ni 농도는 상술한 결합계면영역에 게터링된 Ni농도이다. In other words, the Ni concentration in the region of 10 to 12 mu m in the SOI layer in FIG. 2 can be regarded as the Ni concentration gettered in the bonding interface region. The evaluation results of the experimental example are shown in Table 1. Ni concentration in Table 1 is Ni concentration gettered to the above-mentioned bonding interface region.

최고온도 T1(℃)Temperature T 1 (℃) Ni농도(atoms/cm2)Ni concentration (atoms / cm 2 ) 10501050 2.6×1012 2.6 × 10 12 1100 1100 1.6×1012 1.6 × 10 12 1150 1150 3.9×1011 3.9 × 10 11 12001200 3.7×1011 3.7 × 10 11

표 1의 결과로부터, 결합 열처리의 최고 온도가 1150℃와 1200℃의 경우와 비교하여, 1050℃와 1100℃의 쪽이, 결합계면영역의 Ni농도가 높게 되어 있는 것을 알 수 있다. From the results in Table 1, it can be seen that the Ni concentration of the bonding interface region is higher at 1050 ° C and 1100 ° C than in the case where the maximum temperature of the bonding heat treatment is 1150 ° C and 1200 ° C.

즉, 결합 열처리에서 1100℃이하로 유지했을 경우에, 결합계면영역에, 보다 우수한 게터링 능력이 부가되는 것을 알 수 있다. In other words, it can be seen that when the bonding heat treatment is maintained at 1100 ° C. or lower, more excellent gettering capability is added to the bonding interface region.

이상의 결과로부터, 도 1의 공정(c)에서, 결합강도를 높이기 위한 결합 열처리를 행할 때에, 결합 열처리의 최고온도를 1100℃, 또는 그것보다 낮은 온도로 하는 것에 의해, 결합계면영역에 우수한 게터링 능력을 부가할 수 있는 것을 알 수 있었다.From the above results, in the step (c) of FIG. 1, when performing the joining heat treatment to increase the bonding strength, the gettering excellent in the joining interface region is achieved by setting the maximum temperature of the joining heat treatment to 1100 ° C or lower. I could see that I can add the ability.

또한, 최고온도에서의 유지시간은, 실험예에서는 2시간으로 하였지만, 특히 한정되는 것이 아니고, 필요에 따라 1시간부터 4시간 정도, 또는 그 이상으로 하더라도 같은 효과가 얻어진다. In addition, although the holding time at the maximum temperature was 2 hours in the experimental example, it is not particularly limited, and the same effect can be obtained even if it is about 1 hour to 4 hours or more if necessary.

상기와 같이 열처리를 저온으로 한 경우의 쪽이 결합계면영역에 게터링 능력이 부가되는 이유의 상세한 것은 분명하지 않지만, 결합계면의 결합상태, 또는 그것에 기인하여 발생한 어떠한 결함이 게터링 사이트가 되고 있는 것이라고 생각된다. 가열온도가 1100℃보다 고온의 경우는, 보다 완전성이 높은 결합이 되어, 게터링사이트가 되는 결함이 형성되지 않거나, 또는 소멸하는 것으로 생각된다. The reason why the gettering capability is added to the bonding interface region in the case where the heat treatment is lowered as mentioned above is not clear. However, the bonding state of the bonding interface or any defects caused by it become the gettering site. I think that. When the heating temperature is higher than 1100 ° C., it is considered that a defect having a higher integrity is formed and a gettering site is not formed or disappears.

실험예의 결과로부터, 1100℃이하의 온도에서 결합 열처리를 행하는 것에 의해, 결합계면영역에 우수한 게터링 능력을 부가할 수 있는 것을 알 수 있었다. From the results of the experimental example, it was found that by performing the bonding heat treatment at a temperature of 1100 ° C. or less, excellent gettering capability can be added to the bonding interface region.

그러나, 이와 같이 1100℃이하의 온도, 특히 1050℃이하의 온도에서 결합 열처리를 행한 SOI 기판은, 1100℃보다 높은 온도에서 결합 열처리를 행한 SOI 기판보다 결합강도가 약하여, 디바이스 공정에 투입했을 경우에, SOI층의 박리 등에 의해 수율의 저하를 초래할 가능성이 있다. However, SOI substrates subjected to bond heat treatment at a temperature of 1100 ° C. or lower, particularly 1050 ° C. or lower, have a weaker bond strength than SOI substrates subjected to bond heat treatment at a temperature higher than 1100 ° C. There is a possibility of causing a decrease in yield due to peeling of the SOI layer or the like.

그래서, 본 발명자들은, 상술한 결합계면영역에서의 우수한 게터링 능력을 유지한 상태로, 보다 높은 결합강도를 얻기 위한 방법을 찾아내기 위하여, 예의 조사 및 검토를 행하였다. Therefore, the present inventors conducted intensive investigation and examination in order to find a method for obtaining higher bonding strength while maintaining excellent gettering capability in the above-described bonding interface region.

그 결과, 결합 열처리를 상기와 같은 1100℃이하의 저온의 열처리를 행한 후에 보다 고온의 열처리를 행하는 것으로 강고한 결합력을 가짐과 동시에 게터링 사이트의 생성을 제어할 수 있는 것을 발견하였다.As a result, it was found that by performing the heat treatment at a low temperature of 1100 ° C. or lower as described above, the heat treatment at a higher temperature can provide a firm bonding force and control the generation of gettering sites.

구체적으로는, 도 1에 나타낸 바와 같은 SOI 기판의 제조방법에 있어서, 도 1(c)의 결합 열처리에서 이하와 같은 2 단계의 열처리를 행하면, 우수한 게터링 능력을 얻음과 함께, 보다 높은 결합강도를 얻을 수 있다. Specifically, in the method of manufacturing an SOI substrate as shown in FIG. 1, when the heat treatment in the following two steps is performed in the bonding heat treatment of FIG. 1 (c), excellent gettering capability and high bond strength are obtained. Can be obtained.

즉, 1단계째의 열처리는, 적어도 950℃에서 1100℃의 범위의 온도로 유지하는 열처리이고, 2단계째의 열처리는 1100℃보다 높고, 실리콘의 융점 미만의 범위의 온도에서의 열처리이다. That is, the heat treatment in the first stage is a heat treatment maintained at a temperature in the range of at least 950 ° C. to 1100 ° C., and the heat treatment in the second step is heat treatment at a temperature higher than 1100 ° C. and below the melting point of silicon.

1단계째의 열처리의 유지시간은 특히 한정되지 않지만, 예를 들면 1시간 이상 4시간 이하로 할 수 있다. 1시간보다 짧으면 충분한 게터링 능력을 얻을 수 없는 경우가 있다. Although the holding time of the heat processing of a 1st step is not specifically limited, For example, it can be made into 1 hour or more and 4 hours or less. If it is shorter than 1 hour, sufficient gettering capability may not be obtained.

또한, 4시간보다 길면 생산성이 저하해 버린다. 또한, 2단계째의 열처리의 유지시간도 특히 한정되지 않고, 적당히 선택하면 된다. Moreover, if it is longer than 4 hours, productivity will fall. The holding time of the second heat treatment is not particularly limited, and may be appropriately selected.

또한, 상기의 「적어도 950℃에서 1100℃의 범위의 온도로 유지한다」란, 통상은, 950℃에서 1100℃의 범위의 특정의 온도(일정 온도)에서 소정 시간 유지하는 것을 의미하지만, 본 발명에 있어서는 이것 만에 한정되지 않는다. In addition, said "keeping at the temperature of the range of at least 950 degreeC to 1100 degreeC" normally means to hold | maintain for a predetermined time at specific temperature (constant temperature) of the range of 950 degreeC to 1100 degreeC, but this invention It is not limited only to this.

즉, 950℃이상 1100℃이하의 범위를 유지하여 두면 되고, 본 발명의 효과를 얻을 수 있는 범위라면 이것들도 포함하는 것으로 한다. That is, what is necessary is just to keep the range of 950 degreeC or more and 1100 degrees C or less, and if it is the range which can acquire the effect of this invention, it shall also include these.

예를 들면 이하와 같은 패턴이며, 도 3에 개략 그래프를 나타내었다.For example, it is a following pattern and the schematic graph was shown in FIG.

즉, 상기한 950℃에서 1100℃의 범위의 특정의 온도에서 일정시간 유지하는 방법(a), 950℃에서 1100℃의 범위의 승온속도를, 웨이퍼의 투입 온도로부터 950℃까지의 승온속도(예를 들면 10℃/분 이상 30℃/분 이하)에 비하여 작은 서승온(예를 들면 10℃/분 미만)으로 하는 방법(b), 950℃이상 1100℃이하의 범위에서 온도를 상하로 변화시키는 것과 같은 방법(c) 등이나, 이것들을 조합한 방법이라도 좋다. That is, the method (a) for maintaining a constant time at a specific temperature in the range of 950 ° C to 1100 ° C, and the temperature increase rate in the range of 950 ° C to 1100 ° C from a wafer input temperature to 950 ° C (eg For example, the method (b) of using a lower sustained temperature (for example, less than 10 ° C / minute) compared to 10 ° C / minute or more and 30 ° C / minute or less), and changing the temperature up and down in the range of 950 ° C or more and 1100 ° C or less The same method (c) or the like, or a combination thereof.

다만, 생산성이나 비용을 고려하면 (a)나(b) 방법이 바람직하다. However, considering productivity and cost, the method (a) or (b) is preferable.

또한, (d)와 같이, 1단계째의 열처리 후 웨이퍼를 일단 취출하여 세정 등을 행하고, 그 후 2단계째의 열처리를 행하여도 좋고, (e)와 같이, 열처리로를 바꾸는 등의 경우에 있어서, 1단계째의 가열 후에 일단 냉각하고, 다음에 2단계째의 열처리를 다른 열처리로에서 행하여도 좋다. In addition, as shown in (d), the wafer may be taken out after the first heat treatment and then cleaned, and then the second heat treatment may be performed, and as shown in (e), the heat treatment furnace may be changed. Thus, after the first stage of heating, it may be cooled once, and then the second stage of heat treatment may be performed in another heat treatment furnace.

또한, 이 경우에 있어서, 2단계째의 열처리를 RTA(Rapid Thermal Anealing)로 행하여도 좋다. In this case, the second heat treatment may be performed by RTA (Rapid Thermal Anealing).

상기와 같은 결합 열처리를 2단계에 의해 행하는 방법에서도, 게터링 능력이 부가되는 상세한 이유는 분명하지 않지만, 1단계째의 950℃에서 1100℃의 범위의 온도에서의 유지에 의해, 결합 계면에 게터링 사이트가 되는 어떠한 결함이 형성되고, 이 범위의 온도에서의 유지에 의해 형성된 게터링 사이트이면 2단계째의 1100℃보다 높은 온도에서의 열처리에서도 이 결함이 소멸하지 않고 안정하게 유지되기 때문이라고 생각된다. Even in the method of performing the above-described bonding heat treatment in two steps, the detailed reason why the gettering capability is added is not clear, but the holding interface is maintained at a temperature in the range of 950 ° C. to 1100 ° C. in the first step to give a bonding interface. Any defect that becomes a turing site is formed, and if it is a gettering site formed by holding in this temperature range, it is thought that this defect does not disappear but remains stable even in heat treatment at the temperature higher than 1100 degreeC of a 2nd step. do.

이상과 같은 방법으로 하면, 고순도 불순물의 도입 등의 특별한 새로운 공정을 추가하는 일 없이, 높은 결합강도를 유지한 상태로 SOI 기판에 게터링층을 도입할 수가 있다. According to the above method, the gettering layer can be introduced into the SOI substrate while maintaining a high bond strength without adding a special new process such as introduction of high purity impurities.

즉, 특별한 새로운 공정이 추가되지 않기 때문에, 생산성을 저하시키지 않고, 더욱이 비용을 높게 하는 일 없이, 효율적으로 높은 게터링 능력을 갖는 SOI 기판을 제조할 수 있다. That is, since no special new process is added, an SOI substrate having a high gettering ability can be efficiently produced without lowering productivity and further increasing the cost.

더욱이, 본 발명에 의하면, 인이나 붕소 등의 불순물을 도입하여 게터링층으로 하는 방법에서 문제가 되는 인이나 붕소 등의 불순물의 열확산에 의한 소자 형성 영역에의 악영향도 없다. Moreover, according to the present invention, there is no adverse effect on the element formation region by thermal diffusion of impurities such as phosphorus and boron which are problematic in the method of introducing impurities such as phosphorus and boron to form a gettering layer.

또한, 본 발명은, SOI층의 두께가 얇아, 다결정 실리콘 층을 SOI층과 BOX층의 계면에 형성함으로써 게터링층을 도입하는 방법이 곤란한 경우에도 매우 적합하다. Moreover, this invention is suitable also when the thickness of an SOI layer is thin and it is difficult to introduce a gettering layer by forming a polycrystalline silicon layer in the interface of SOI layer and BOX layer.

상기 실시형태에 있어서는, 접합시킨 후에 본드웨이퍼를 박막화하는 공정으로서 평면연삭이나 경면연마를 행하고 있지만, 이것들 대신에, 접합시키기 전의 본드 웨이퍼의 표층부에 수소이온이나 희가스 이온을 주입하여 이온 주입층을 형성해 두고, 그 표면과 베이스 웨이퍼의 표면을 산화막을 개입시켜 접합시키고, 500℃정도의 저온에서 열처리하는 것에 의해 이온 주입층에서 박리하여 SOI층을 형성하는 이온 주입 박리법이라 불리는 방법을 이용할 수도 있다. In the above embodiment, planar grinding and mirror polishing are performed as a step of thinning the bond wafer after bonding, but instead of these, hydrogen ions or rare gas ions are injected into the surface layer of the bond wafer before bonding to form an ion implantation layer. In addition, a method called an ion implantation peeling method may be used in which the surface and the surface of the base wafer are bonded through an oxide film and heat-treated at a low temperature of about 500 ° C. to be separated from the ion implantation layer to form an SOI layer.

또한, 이때, 접합시킨 웨이퍼 표면을 플라즈마 처리하는 것에 의해, 활성화된 후에 접합시키는 것에 의해, 상기 500℃정도의 열처리를 행하는 일 없이, 기계적인 응력에 의해 상기 이온 주입층에서 박리하는 방법을 이용할 수도 있다. In this case, a method of peeling from the ion implantation layer by mechanical stress may be used without performing heat treatment at about 500 ° C. by performing plasma treatment on the bonded wafer surface and then bonding them together. have.

어느 경우도, 박리 직후의 SOI 웨이퍼의 접합계면의 결합강도는 디바이스 프로세스에 투입하기에는 불충분하기 때문에, 결합강도를 높이기 위한 열처리를 가(加)할 필요가 있다. In either case, since the bonding strength of the bonding interface of the SOI wafer immediately after peeling is insufficient to be introduced into the device process, it is necessary to add heat treatment to increase the bonding strength.

이때의 열처리로서 본 발명의 열처리를 가하는 것에 의해, 결합계면영역이 우수한 게터링 능력을 갖는 SOI 웨이퍼를 제조할 수가 있기 때문에, 본 발명은 박막화를 이온 주입 박리법에 의해 행하는 경우에 특히 적합하다. By applying the heat treatment of the present invention as the heat treatment at this time, an SOI wafer having excellent gettering ability of the bonding interface region can be produced, and therefore the present invention is particularly suitable when the thinning is performed by an ion implantation peeling method.

그런데, 본 발명에서는, 게터링층은, SOI층이 되는 단결정 실리콘 기판과 지지기판이 되는 단결정 실리콘 기판과의 접합면 부근에 형성된다. By the way, in this invention, a gettering layer is formed in the vicinity of the joining surface of the single crystal silicon substrate used as an SOI layer, and the single crystal silicon substrate used as a support substrate.

즉, 지지기판이 되는 단결정 실리콘 기판의 표면에 실리콘 산화막을 형성한 경우에는 BOX층과 SOI층과의 계면영역에, SOI층이 되는 단결정 실리콘 기판의 표면에 실리콘 산화막을 형성한 경우에는 지지기판과 BOX층과의 계면영역에 게터링층이 형성된다. In other words, when the silicon oxide film is formed on the surface of the single crystal silicon substrate serving as the support substrate, the silicon oxide film is formed on the surface of the single crystal silicon substrate serving as the SOI layer when the silicon oxide film is formed on the interface region between the BOX layer and the SOI layer. The gettering layer is formed in the interface region with the BOX layer.

이때, 접합면의 결합상태는 양자에 차이는 없기 때문에, 양자의 게터링층의 게터링 능력은 동등하다. At this time, since the bonding state of the bonding surface does not differ in both, the gettering capability of both gettering layers is equal.

그러나, 금속 불순물의 실리콘중의 확산속도와 실리콘산화물중의 확산속도의 차이에 의해, 금속 불순물은 BOX층을 통과하기 어렵다. 그 때문에, 디바이스 제작영역이 되는 SOI층의 표면에 부착한 금속 오염을 게터링하려면, 게터링층은 BOX층과 SOI층의 계면영역에 형성되는 편이 좋다. However, due to the difference between the diffusion rate in silicon and the diffusion rate in silicon oxide of metal impurities, the metal impurities are difficult to pass through the BOX layer. Therefore, in order to getter metal contamination adhered to the surface of the SOI layer serving as the device fabrication region, the gettering layer is preferably formed in the interface region between the BOX layer and the SOI layer.

즉, 지지기판이 되는 단결정 실리콘 기판의 표면에 실리콘 산화막을 형성하여, 접합을 행하는 편이 보다 좋다. In other words, it is better to form a silicon oxide film on the surface of the single crystal silicon substrate serving as the support substrate and perform bonding.

다만, SOI층이 되는 단결정 실리콘 기판의 표면에 실리콘 산화막을 형성하고, 지지기판과 BOX층의 계면영역에 게터링층이 형성된 경우라도, SOI기판의 이면에 게터링층을 도입하는 경우보다는 큰 게터링 능력이 얻어진다. However, even when the silicon oxide film is formed on the surface of the single crystal silicon substrate serving as the SOI layer, and the gettering layer is formed at the interface region between the support substrate and the BOX layer, it is larger than when the gettering layer is introduced on the backside of the SOI substrate. Turing ability is obtained.

또한, SOI 기판의 BOX층의 두께는 해마다 얇은 것이 제작되고 있다. In addition, the thickness of the BOX layer of an SOI substrate is made thin every year.

BOX층의 두께가 예를 들면 100nm이하로 얇으면, 지지기판과 BOX층의 계면영역에 형성된 게터링층이라도, SOI층중의 금속오염의 게터링에도 유효하다. If the thickness of the BOX layer is thin, for example 100 nm or less, even a gettering layer formed in the interface region between the support substrate and the BOX layer is effective for gettering of metal contamination in the SOI layer.

이상과 같이 접합법에 의한 SOI 기판의 제조방법에 의하면, 단결정 실리콘만으로 이루어지는 SOI층을 갖고, 이 SOI층중의 SOI층과 매입 산화막과의 계면영역에서, 결합계면결함에 기하여 1×1012 atoms/cm2 이상의 금속 불순물을 포획하는 능력을 갖는 SOI 기판을 제조할 수 있다. According to the manufacturing method of the SOI substrate by the bonding method as described above, it has a SOI layer composed of single crystal silicon only, and in the interface region between the SOI layer and the buried oxide film in the SOI layer, 1 × 10 12 atoms / cm SOI substrates can be produced that have the ability to capture two or more metallic impurities.

전기적 특성에 영향을 주는 금속 불순물의 농도는 1011 atoms/cm2대 이상인 것이 알려져 있다. It is known that the concentration of metal impurities affecting the electrical properties is 10 11 atoms / cm 2 or more.

따라서, 본 발명과 같이 1×1011 atoms/cm2 이상의 게터링 능력을 갖고, 특히, 1×1012 atoms/cm2 이상의 게터링 능력이 SOI층과 매입 산화막과의 계면영역에 있으면, SOI층중의 소자 형성 영역에서의 금속 오염에 의한 소자 특성의 열화를 효과적으로 막을 수가 있다. Thus, the present invention has a gettering capability of 1 × 10 11 atoms / cm 2 or more, in particular, 1 × 10 12 atoms / cm 2 If the above gettering capability is in the interface region between the SOI layer and the buried oxide film, deterioration of device characteristics due to metal contamination in the element formation region in the SOI layer can be effectively prevented.

또한, 이와 같이 단결정 실리콘만으로 이루어지는 SOI층을 갖고, 또한 SOI층중에 게터링층을 갖는 SOI 기판은, 전기 특성이 우수하고, 디바이스에도 악영향을 미치는 일 없어, SOI층과 BOX층과의 계면 근방의 SOI층 영역에 고농도 불순물층이나 다결정 실리콘층 등을 형성하는 방법에서는 얻어지지 않는다. In addition, an SOI substrate having an SOI layer composed of only single crystal silicon and having a gettering layer in the SOI layer is excellent in electrical characteristics and does not adversely affect the device, so that the SOI layer and the BOX layer are near the interface. It is not obtained by the method of forming a high concentration impurity layer, a polycrystalline silicon layer, or the like in the SOI layer region.

이하, 본 발명의 실시예를 들어 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이것들에 한정되는 것은 아니다. Hereinafter, although an Example of this invention is given and this invention is demonstrated more concretely, this invention is not limited to these.

(실시예 1) (Example 1)

도 1에 나타낸 공정에 근거하여, 이하와 같이 SOI 기판을 제작하였다. Based on the process shown in FIG. 1, the SOI substrate was produced as follows.

우선, 실험예와 같게, 직경 200mm, 면방위{100}의 경면연마된 2매의 N형 단결정 실리콘 기판을 준비하였다. First, as in the experimental example, two mirror-polished N-type single crystal silicon substrates of diameter 200 mm and surface orientation {100} were prepared.

지지기판이 되는 단결정 실리콘 기판(12)의 표면에, BOX층이 되는 막두께 약 1㎛의 실리콘 산화막(13)을 열 산화에 의해 형성하였다(a). On the surface of the single crystal silicon substrate 12 serving as the support substrate, a silicon oxide film 13 having a film thickness of about 1 µm serving as a BOX layer was formed by thermal oxidation (a).

다음에, SOI층이 되는 단결정 실리콘 기판(11)과 지지기판이 되는 단결정 실리콘 기판(12)를 실리콘 산화막(13)을 사이에 오도록 밀착시켜 접합시켰다(b). Next, the single crystal silicon substrate 11 serving as the SOI layer and the single crystal silicon substrate 12 serving as the support substrate were bonded to each other so as to sandwich the silicon oxide film 13 therebetween (b).

다음에, 결합강도를 높이기 위한 결합 열처리를 행하였다(c). Next, a bonding heat treatment was performed to increase the bonding strength (c).

800℃로 유지한 열처리로에 접합시킨 웨이퍼를 투입하고, 10℃/분의 승온속도로 유지온도인 T2℃까지 승온한 후에 T2℃에서 2시간 유지하였다. After In the bonded wafer in which a heat treatment furnace maintained at 800 ℃, and the temperature is raised to the holding temperature of T 2 ℃ to 10 ℃ / min was maintained for 2 hours at a temperature rising rate of T 2 ℃.

그 후, 최고온도인 1150℃까지 승온하여 2시간 유지한 후에, 800℃까지 강온하고 나서 웨이퍼를 로외로 인출하였다. Then, after heating up to 1150 degreeC which is the maximum temperature, and hold | maintaining for 2 hours, after temperature-falling to 800 degreeC, the wafer was taken out of the furnace.

T2℃는 950℃, 1000℃, 1100℃로 하였다. T 2 ℃ was set to 950 ℃, 1000 ℃, 1100 ℃ .

이때, 결합 열처리 공정중의 열처리 분위기로서는, 800℃의 웨이퍼 투입시부터 승온공정을 거쳐 T2℃에서 2시간 유지까지의 사이는 드라이 산소 분위기로 하고, T2℃로부터 1150℃로의 승온공정과 1150℃에서의 2시간 유지를 거쳐 강온도중까지는 파이로제닉 산화(즉, 수증기를 포함하는 분위기)를 행하고, 그 후, 800℃에서 웨이퍼를 취출할 때까지는 드라이 산소 분위기로 하였다. At this time, as the heat treatment atmosphere during the bonding heat treatment step, a temperature of the dry oxygen atmosphere is increased from T 2 ° C. to 1150 ° C. and 1150 between the wafer input at 800 ° C. and the temperature increase step from T 2 ° C. to 2 hours holding. Pyrogenic oxidation (that is, atmosphere containing water vapor) was performed until hold | maintenance at 2 degreeC after hold | maintaining at 2 degreeC, and it was made into the dry oxygen atmosphere until taking out a wafer at 800 degreeC after that.

그 후, 접합웨이퍼(15)의 활성층측을, 평면연삭이나 경면연마 등에 의해, 약 12㎛의 두께가 될 때까지 박막화하여, SOI 기판(18)을 얻었다(d). Thereafter, the active layer side of the bonded wafer 15 was thinned to a thickness of about 12 µm by planar grinding or mirror polishing to obtain an SOI substrate 18 (d).

이와 같이 제작한 SOI 기판의 게터링 능력을 실험예와 같은 방법에 의해 평가하였다 The gettering capability of the SOI substrate thus produced was evaluated by the same method as in the experimental example.

(비교예 1) (Comparative Example 1)

실시예 1의 SOI 기판의 제작순서에서, 결합 열처리의 승온과정에서의 유지온도 T2℃를 900℃, 1125℃로 했을 경우의 SOI 기판을 제작하였다. In the manufacturing procedure of the SOI substrate of Example 1, the SOI substrate was produced when the holding temperature T 2 ° C in the temperature rising process of the bonding heat treatment was 900 ° C and 1125 ° C.

또한, 그 게터링 능력을 실험예와 같은 방법에 의해 평가하였다. In addition, the gettering ability was evaluated by the same method as the experimental example.

실시예 1 및 비교예 1의 게터링 능력의 평가결과가 표 2에 나타나 있다. The evaluation results of the gettering capability of Example 1 and Comparative Example 1 are shown in Table 2.

유지온도 T2(℃)Holding temperature T 2 (℃) Ni농도(atoms/cm2)Ni concentration (atoms / cm 2 ) 900900 3.9×1011 3.9 × 10 11 950950 2.1×1012 2.1 × 10 12 10001000 3.0×1012 3.0 × 10 12 11001100 1.5×1012 1.5 × 10 12 11251125 6.8×1011 6.8 × 10 11

표 2에 나타난 바와 같이, 결합 열처리의 승온과정에서 유지온도 T2℃가 실시예 1의 950∼1100℃인 경우가, 비교예 1의 900℃, 1125℃의 경우와 비교하면, 결합계면영역의 Ni 농도가 높게 되어 있는 것을 알 수 있다. As shown in Table 2, the case where the holding temperature T 2 ° C in the temperature increase process of the bonding heat treatment is 950 to 1100 ° C of Example 1, compared to the 900 ° C, 1125 ° C of Comparative Example 1, It turns out that Ni concentration is high.

즉, 최고온도가 1150℃이상의 경우라도, 그 승온과정에서 950∼1100℃의 범위의 온도에서 유지한 경우에는, 결합계면영역에, 보다 우수한 게터링 능력이 부가된다는 것을 알 수 있다. That is, even when the maximum temperature is 1150 ° C or higher, it can be seen that when the temperature is maintained at a temperature in the range of 950 to 1100 ° C, better gettering capability is added to the bonding interface region.

더욱이, 1×1012 atoms/cm2 이상의 Ni를 게터링할 수 있는 충분한 능력을 갖고 있다. Moreover, it has sufficient ability to getter Ni of 1 * 10 <12> atoms / cm <2> or more.

또한, 실시예 1, 비교예 1에서 제작한 SOI 기판을 통상의 디바이스 공정에 투입했지만, 박리 등은 생기지 않아, 결합강도에 문제는 없었다. In addition, although the SOI board | substrate produced by Example 1 and the comparative example 1 was thrown into the normal device process, peeling etc. did not occur and there was no problem in bond strength.

이상에 의해, 본 발명에 의하면, 우수한 게터링 능력을 갖는 SOI 기판을 효율적으로 제조할 수 있는 것으로 나타났다. As mentioned above, according to this invention, it turned out that the SOI board | substrate which has the excellent gettering capability can be manufactured efficiently.

(실시예 2, 3) (Examples 2 and 3)

도 1에 나타난 공정에 근거하여, 이하와 같이 SOI 기판을 제작하였다. Based on the process shown in FIG. 1, the SOI substrate was produced as follows.

우선, 실시예 1과 같게 2매의 N형 실리콘 단결정 기판을 준비하고, 지지기판이 되는 단결정 실리콘 기판(12)의 표면에, BOX층이 되는 막두께 약 1.3㎛의 실리콘 산화막(13)을 열 산화에 의해 형성하였다(a). First, two N-type silicon single crystal substrates were prepared in the same manner as in Example 1, and a silicon oxide film 13 having a film thickness of about 1.3 mu m serving as a BOX layer was opened on the surface of the single crystal silicon substrate 12 serving as a support substrate. Formed by oxidation (a).

다음에, SOI층이 되는 단결정 실리콘 기판(11)과 지지기판이 되는 단결정 실리콘 기판(12)을, 실리콘 산화막(13)을 사이에 오도록 하여 밀착시켜 접합시켰다(b). 다음에, 800℃로 유지한 열처리로에 접합 웨이퍼를 투입하고, 10℃/분의 승온속도로 유지온도인 1000℃까지 승온하여 2시간 유지하고, 그 후, 1150℃까지 승온하여 2시간 유지한 후에, 800℃까지 강온하고 나서 웨이퍼를 로외로 인출하였다. Next, the single crystal silicon substrate 11 serving as the SOI layer and the single crystal silicon substrate 12 serving as the support substrate were bonded to each other with the silicon oxide film 13 interposed therebetween (b). Subsequently, the bonded wafer was placed in a heat treatment furnace maintained at 800 ° C., and the temperature was raised to 1000 ° C., which is a holding temperature at a temperature rising rate of 10 ° C./min, and maintained for 2 hours. Then, the temperature was raised to 1150 ° C. and maintained for 2 hours. Then, after cooling to 800 degreeC, the wafer was taken out of the furnace.

이때, 결합 열처리 공정중의 열처리 분위기로서는, 800℃의 웨이퍼 투입시부터 승온 공정도중의 900℃까지는 드라이 산소 분위기로 하고, 900℃에서 1000℃로의 승온공정, 1100℃에서 2시간 유지, 1100℃에서 1150℃로의 승온공정, 1150℃에서 2시간 유지의 각 공정을 거쳐 강온도중까지는 파이로제닉 산화(즉, 수증기를 포함하는 분위기)를 행하고, 그 후, 800℃에서 웨이퍼를 취출할 때까지는 드라이 산소 분위기로 한 것(실시예 2)와 결합 열처리 공정중의 모든 열처리 분위기를 드라이 산소 분위기로 한 것(실시예 3)의 2종류를 행하였다. At this time, as the heat treatment atmosphere during the bonding heat treatment step, the wafer was put at 800 ° C. to 900 ° C. during the temperature rising step, and the dry oxygen atmosphere was used. Pyrogenic oxidation (i.e., atmosphere containing water vapor) is carried out through the step of raising the temperature to 1150 ° C. and each step of holding at 1150 ° C. for 2 hours until the strong temperature, and then drying the wafer at 800 ° C. until the wafer is taken out. Two types were used: an oxygen atmosphere (Example 2) and all the heat treatment atmospheres in the combined heat treatment step were a dry oxygen atmosphere (Example 3).

이와 같이 제작한 SOI 기판의 게터링 능력을 실험예의 도 2와 같은 방법으로 평가 하여, 도 4(실시예 2), 도 5(실시예 3)에 나타내었다. The gettering capability of the SOI substrate thus produced was evaluated in the same manner as in FIG. 2 of the experimental example, and is shown in FIGS. 4 (Example 2) and 5 (Example 3).

(비교예 2)  (Comparative Example 2)

실시예 3의 SOI 기판의 제작 순서에 있어서, 결합 열처리로서 1000℃, 2시간의 도중 유지를 행하지 않고, 1150℃, 2시간의 열처리만을 행한 경우의 SOI 기판을 제작하여, 실시예 3과 같은 방법으로 평가하여, 도 6에 나타내었다. In the fabrication procedure of the SOI substrate of Example 3, an SOI substrate was produced in the case where only the heat treatment was performed at 1150 ° C. for 2 hours without holding at 1000 ° C. for 2 hours as the bonding heat treatment, and the same method as in Example 3 was performed. It evaluated as shown in FIG.

실시예 2, 3 및 비교예 2의 결과로부터 다음의 것을 말할 수 있다. From the result of Example 2, 3 and the comparative example 2, the following can be said.

실시예 2와 같이 수증기를 포함하는 분위기로 결합 열처리를 행하면, 실시예 3과 같이 수증기를 포함하지 않는 분위기로 열처리를 행한 경우와 비교하여, SOI층과 BOX층과의 계면 부근에 게터링 된 Ni 농도는 1자리수 이상의 높은 값을 나타내어, 보다 우수한 게터링 능력을 갖고 있는 것을 알 수 있다. When combined heat treatment is performed in an atmosphere containing water vapor as in Example 2, Ni gettered near the interface between the SOI layer and the BOX layer, as compared with the case where heat treatment is performed in an atmosphere not containing water vapor as in Example 3 The density | concentration shows the high value of 1 or more digits, and it turns out that it has the more excellent gettering ability.

이와 같이, 수증기를 포함하는 분위기로 결합 열처리를 행한 경우에 게터링 능력이 높아지는 이유는 분명하지 않지만, 산소분자에 비하여 분자 반경이 작은 물(水)분자의 존재가, 계면 부근의 결함의 형성이나 유지에 관여하고 있는 것으로 생각된다. As described above, the reason why the gettering capability is not increased when combined heat treatment is performed in an atmosphere containing water vapor is not clear. However, the presence of water molecules having a smaller molecular radius than that of oxygen molecules causes formation of defects near the interface. It seems to be involved in maintenance.

한편, 실시예 3과 같이 수증기를 포함하지 않는 분위기로 열처리를 행했을 경우라도, 본 발명의 도중유지를 따르는 열처리 방법으로 결합 열처리를 행하면, 비교예 2와 같은 도중유지를 따르지 않는 열처리 방법과 비교하면, SOI층과 BOX층과의 계면 부근에 게터링된 Ni 농도는 1자리수 정도 높은 값을 나타내어, 게터링 능력을 갖는 것을 알 수 있다.On the other hand, even when the heat treatment is performed in an atmosphere not containing water vapor as in Example 3, when the combined heat treatment is performed by the heat treatment method according to the middle holding of the present invention, compared with the heat treatment method not following the middle holding as in Comparative Example 2 In other words, the Ni concentration gettered near the interface between the SOI layer and the BOX layer shows a high order of one digit, indicating that the gettering capability is obtained.

따라서, 보다 높은 게터링 능력을 얻기 위해서는, 수증기를 포함하는 분위기로 본 발명의 결합 열처리를 행하는 것이 바람직하다. Therefore, in order to obtain higher gettering capability, it is preferable to perform the combined heat treatment of the present invention in an atmosphere containing water vapor.

그렇지만, 수증기를 포함하는 분위기는 산화속도가 빠르기 때문에, 예를 들면, 이온 주입 박리법을 이용하여 제작하는 박막 SOI 웨이퍼에 적용하면, SOI층의 막두께의 감소량이 커지게 되어, 소망한 SOI층 두께를 얻을 수 없게 되는 경우가 있다. However, since the atmosphere containing water vapor has a high oxidation rate, for example, when applied to a thin film SOI wafer fabricated using an ion implantation peeling method, the amount of reduction in the film thickness of the SOI layer becomes large, and the desired SOI layer is desired. The thickness may not be obtained.

이와 같이, 수증기를 포함하는 분위기를 사용하는 것이 곤란한 경우에는, 수증기를 포함하지 않는 분위기로 본 발명의 결합 열처리를 행하는 것이 유효하다. As described above, when it is difficult to use an atmosphere containing water vapor, it is effective to perform the combined heat treatment of the present invention in an atmosphere not containing water vapor.

한편, 본 발명은, 상기 실시형태에 한정되는 것은 아니다. 상기 실시형태는 단순한 예시이며, 본 발명의 특허청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 같은 작용효과를 나타내는 것은, 어떠한 것이라도 본 발명의 기술적 범위에 포함된다. In addition, this invention is not limited to the said embodiment. The said embodiment is a mere illustration, Comprising: It has the structure substantially the same as the technical idea described in the claim of this invention, and exhibits the same effect, any thing is contained in the technical scope of this invention.

예를 들면, 상기 실시예에 있어서는, 접합시킨 후에 본드 웨이퍼를 박막화하는 공정으로서 평면연삭이나 경면연마를 행하고 있지만, 그 대신에, 상기 이온 주입 박리법이라 불리는 방법을 이용하여 본드웨이퍼의 박막화를 행하여도 좋다. For example, in the above embodiment, the surface of the bonded wafer is subjected to planar grinding or mirror polishing as a step of thinning the bonded wafer, but instead, the bonded wafer is thinned using a method called ion implantation peeling. Also good.

또한, 결합 열처리 때의 1 단계째의 가열에 있어서 유지하는 온도는 적어도 950℃이상 1100℃이하를 유지하고 있으면, 그 온도 범위 중에서 어떠한 경시(經時) 변화를 하여도 좋다. In addition, as long as the temperature hold | maintained in the heating of the 1st step at the time of bonding heat processing is maintained at least 950 degreeC or more and 1100 degrees C or less, you may change with time over time in the temperature range.

Claims (5)

접합법에 의해 SOI 기판을 제조하는 방법에 있어서, 적어도, SOI층이 되는 단결정 실리콘 기판과 지지기판이 되는 단결정 실리콘 기판의 어느 한쪽의 표면에 실리콘 산화막을 제작하고, 이 실리콘 산화막을 개입시켜 상기 SOI층이 되는 단결정 실리콘 기판과 상기 지지기판이 되는 단결정 실리콘 기판을 접합시킨 후, 결합강도를 높이는 결합 열처리를 행하는 경우에, 적어도 950℃에서 1100℃의 범위의 온도에서 유지하는 열처리를 행한 후에, 1100℃보다 높은 온도의 열처리를 행하는 것을 특징으로 하는 SOI 기판의 제조방법.In the method for producing an SOI substrate by the bonding method, at least one silicon oxide film is formed on one surface of a single crystal silicon substrate serving as an SOI layer and a single crystal silicon substrate serving as a supporting substrate, and the SOI layer is formed through the silicon oxide film. After joining the single crystal silicon substrate to be the support substrate and the single crystal silicon substrate to be the supporting substrate, and performing a bond heat treatment to increase the bonding strength, after performing a heat treatment to be maintained at a temperature in the range of at least 950 ° C. to 1100 ° C., the temperature is 1100 ° C. A method for producing an SOI substrate, characterized by performing a higher temperature heat treatment. 제1항에 있어서, 상기 지지기판이 되는 단결정 실리콘 기판의 표면에 상기 실리콘 산화막을 형성하는 것을 특징으로 하는 SOI 기판의 제조방법. The method of manufacturing an SOI substrate according to claim 1, wherein the silicon oxide film is formed on a surface of a single crystal silicon substrate serving as the support substrate. 제1항 또는 제2항에 있어서, 상기 950℃에서 1100℃의 범위의 온도에서 유지하는 시간을 1시간 이상 4시간 이하로 하는 것을 특징으로 하는 SOI 기판의 제조방법. The method for manufacturing an SOI substrate according to claim 1 or 2, wherein the time for holding at a temperature in the range of 950 ° C to 1100 ° C is 1 hour or more and 4 hours or less. 제1항에서 제3항 중의 어느 한 항에 있어서, 상기 결합강도를 높이는 열처리는, 수증기를 포함하는 분위기에서의 열처리를 포함하는 것을 특징으로 하는 SOI 기판의 제조방법. The method for manufacturing an SOI substrate according to any one of claims 1 to 3, wherein the heat treatment to increase the bonding strength includes heat treatment in an atmosphere containing water vapor. 접합법에 의해 제조된 SOI 기판으로서, 단결정 실리콘만으로 이루어진 SOI 층을 갖고, 이 SOI 층중의 SOI층과 매입 산화막과의 계면영역에서, 결합계면결함에 기하여 1×1012 atoms/cm2 이상의 금속 불순물을 포획하는 능력을 갖는 것인 것을 특징으로 하는 SOI 기판. An SOI substrate produced by the bonding method, which has an SOI layer composed of only single crystal silicon, and at least 1 × 10 12 atoms / cm 2 or more of metal impurities in the interface region between the SOI layer and embedded oxide film in the SOI layer SOI substrate having the ability to capture.
KR1020087014754A 2005-12-19 2006-10-20 Method for Manufacturing SOI Substrate and SOI Substrate KR101356685B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00364916 2005-12-19
JP2005364916 2005-12-19
PCT/JP2006/320912 WO2007072624A1 (en) 2005-12-19 2006-10-20 Method for manufacturing soi substrate, and soi substrate

Publications (2)

Publication Number Publication Date
KR20080089350A true KR20080089350A (en) 2008-10-06
KR101356685B1 KR101356685B1 (en) 2014-02-03

Family

ID=38188407

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087014754A KR101356685B1 (en) 2005-12-19 2006-10-20 Method for Manufacturing SOI Substrate and SOI Substrate

Country Status (6)

Country Link
US (1) US7749861B2 (en)
EP (1) EP1965413B1 (en)
JP (1) JP5292810B2 (en)
KR (1) KR101356685B1 (en)
CN (1) CN101341577B (en)
WO (1) WO2007072624A1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2880184B1 (en) * 2004-12-28 2007-03-30 Commissariat Energie Atomique METHOD OF SORTING A STRUCTURE OBTAINED BY ASSEMBLING TWO PLATES
FR2953640B1 (en) * 2009-12-04 2012-02-10 S O I Tec Silicon On Insulator Tech METHOD FOR MANUFACTURING A SEMICONDUCTOR TYPE STRUCTURE ON INSULATION, WITH REDUCED ELECTRICAL LOSSES AND CORRESPONDING STRUCTURE
US8476099B2 (en) 2010-07-22 2013-07-02 International Business Machines Corporation Methods for improved adhesion of protective layers of imager microlens structures by forming an interfacial region
JP2013229356A (en) * 2012-04-24 2013-11-07 Mitsubishi Electric Corp Soi wafer and method for producing the same, and mems device
CN109183142A (en) * 2018-11-14 2019-01-11 中国工程物理研究院激光聚变研究中心 A kind of seed crystal support and preparation method thereof

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0719738B2 (en) * 1990-09-06 1995-03-06 信越半導体株式会社 Bonded wafer and manufacturing method thereof
JP2752799B2 (en) * 1991-03-27 1998-05-18 三菱マテリアル株式会社 Method for manufacturing SOI substrate
JP2908150B2 (en) 1992-11-27 1999-06-21 日本電気株式会社 SOI substrate structure and manufacturing method thereof
JPH06275525A (en) 1993-03-18 1994-09-30 Shin Etsu Handotai Co Ltd Soi substrate and manufacture thereof
JP3262190B2 (en) 1994-09-05 2002-03-04 三菱マテリアル株式会社 Method of manufacturing SOI substrate and SOI substrate manufactured by this method
JPH1032209A (en) 1996-07-17 1998-02-03 Hitachi Ltd Soi wafer, manufacture thereof and semiconductor integrated circuit device using the soi wafer
FR2777115B1 (en) 1998-04-07 2001-07-13 Commissariat Energie Atomique PROCESS FOR TREATING SEMICONDUCTOR SUBSTRATES AND STRUCTURES OBTAINED BY THIS PROCESS
JP3635200B2 (en) 1998-06-04 2005-04-06 信越半導体株式会社 Manufacturing method of SOI wafer
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP2002359247A (en) 2000-07-10 2002-12-13 Canon Inc Semiconductor member, semiconductor device and manufacturing method therefor
JP2004063730A (en) * 2002-07-29 2004-02-26 Shin Etsu Handotai Co Ltd Manufacturing method for soi wafer
JP2004087768A (en) 2002-08-27 2004-03-18 Shin Etsu Handotai Co Ltd Method of manufacturing soi wafer
JP4509488B2 (en) 2003-04-02 2010-07-21 株式会社Sumco Manufacturing method of bonded substrate
US7563697B2 (en) * 2003-09-05 2009-07-21 Sumco Corporation Method for producing SOI wafer
US7442992B2 (en) * 2004-05-19 2008-10-28 Sumco Corporation Bonded SOI substrate, and method for manufacturing the same
JP2006278893A (en) * 2005-03-30 2006-10-12 Toshiba Ceramics Co Ltd Method for manufacturing laminated wafer

Also Published As

Publication number Publication date
EP1965413A1 (en) 2008-09-03
JP5292810B2 (en) 2013-09-18
EP1965413A4 (en) 2010-09-22
US7749861B2 (en) 2010-07-06
CN101341577B (en) 2011-08-03
KR101356685B1 (en) 2014-02-03
EP1965413B1 (en) 2012-12-05
WO2007072624A1 (en) 2007-06-28
JPWO2007072624A1 (en) 2009-05-28
US20090042361A1 (en) 2009-02-12
CN101341577A (en) 2009-01-07

Similar Documents

Publication Publication Date Title
US8236667B2 (en) Silicon on insulator (SOI) wafer and process for producing same
KR101340004B1 (en) SOI Wafer Manufacturing Method
KR101340002B1 (en) SOI Wafer Manufacturing Method
US8703580B2 (en) Silicon on insulator (SOI) wafer and process for producing same
KR101356685B1 (en) Method for Manufacturing SOI Substrate and SOI Substrate
KR101380514B1 (en) Method for manufacturing semiconductor substrate
JP3033655B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2007318102A (en) Method of manufacturing soi wafer
US20090309190A1 (en) Semiconductor processing
KR102408679B1 (en) Manufacturing method of bonded SOI wafer
JP4720163B2 (en) Manufacturing method of SOI wafer
JPH1140786A (en) Semiconductor substrate and its manufacture
JPH09326396A (en) Semiconductor integrated circuit device and its manufacture
US7799660B2 (en) Method for manufacturing SOI substrate
JPH11307471A (en) Manufacture for soi substrate
JP5096780B2 (en) Manufacturing method of SOI wafer
CN110739208A (en) Preparation method of SOI wafers
JP2007227459A (en) Soi substrate manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161221

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180104

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190117

Year of fee payment: 6