KR20080088205A - Method for ion implant to use plasma doping - Google Patents
Method for ion implant to use plasma doping Download PDFInfo
- Publication number
- KR20080088205A KR20080088205A KR1020070030818A KR20070030818A KR20080088205A KR 20080088205 A KR20080088205 A KR 20080088205A KR 1020070030818 A KR1020070030818 A KR 1020070030818A KR 20070030818 A KR20070030818 A KR 20070030818A KR 20080088205 A KR20080088205 A KR 20080088205A
- Authority
- KR
- South Korea
- Prior art keywords
- ion implantation
- plasma doping
- ions
- polysilicon film
- ion
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
- H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32412—Plasma immersion ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
Abstract
Description
도 1a 및 도 1b는 빔라인 이온주입과 플라즈마 도핑을 실시하고 세정공정 후를 비교하기 위한 TEM사진,1A and 1B are TEM photographs for performing beamline ion implantation and plasma doping and comparing the cleaning processes after
도 2는 빔라인 이온주입과 플라즈마 도핑시 각각의 세정공정 진행 후 농도를 비교하기 위한 그래프,Figure 2 is a graph for comparing the concentration after each cleaning process progress in the beamline ion implantation and plasma doping,
도 3은 이온주입 원리를 도시한 결합도,3 is a coupling diagram showing the ion implantation principle,
도 4a 내지 도 4e는 본 발명의 바람직한 실시예에 따른 듀얼 폴리 게이트 제조방법을 설명하기 위한 공정 단면도.4A to 4E are cross-sectional views illustrating a method of manufacturing a dual poly gate according to a preferred embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명.* Explanation of symbols for the main parts of the drawings.
31 : 기판31: Substrate
32 : 리세스패턴32: recess pattern
33 : 게이트절연막33: gate insulating film
34B : N형 폴리실리콘전극34B: N-type polysilicon electrode
34C : P형 폴리실리콘전극34C: P-type Polysilicon Electrode
35 : 마스크패턴35: mask pattern
36 : 도펀트층36: dopant layer
본 발명은 반도체 소자 제조 기술에 관한 것으로, 특히 플라즈마 도핑을 이용한 이온주입 방법에 관한 것이다.The present invention relates to a semiconductor device manufacturing technology, and more particularly, to an ion implantation method using plasma doping.
반도체 소자의 고집적화에 따라 디바이스(Device)가 갈수록 고속(high speed)을 요구하고, 집적도가 높아짐에 따라 실리콘 기판에 정션(Juction)을 형성하기 위한 이온 주입시 고에너지와 다량의 이온을 이용한 이온 주입 기술이 필요하게 되었다.Higher integration of semiconductor devices demands higher speeds as devices increase, and as the degree of integration increases, ion implantation using high energy and large amounts of ions is required for ion implantation to form junctions in silicon substrates. Skills needed.
따라서, 최근 NMOS영역에는 N형 폴리실리콘막을 PMOS영역에는 P형 폴리실리콘막을 각각 형성하는 듀얼 폴리 게이트(Dual Poly Gate) 공정이 제안되었다. 듀얼 폴리 게이트 공정은 NMOS영역의 폴리실리콘막에는 N형 불순물을 PMOS영역의 폴리실리콘막에는 P형 불순물을 이온주입하여 각각 N형 또는 P형 폴리실리콘막을 형성함으로써 NMOS영역과 PMOS영역의 게이트의 전기적인 특성을 향상시키는 공정이다.Accordingly, a dual poly gate process has recently been proposed in which an N-type polysilicon film is formed in an NMOS region and a P-type polysilicon film is formed in a PMOS region, respectively. In the dual poly gate process, an N-type impurity is implanted into a polysilicon film in an NMOS region and a P-type impurity is implanted into a polysilicon film in a PMOS region to form an N-type or P-type polysilicon film, respectively, so that the gate of the NMOS region and the PMOS region is electrically It is a process to improve the mechanical characteristics.
한편, 최근 셀영역은 리프레시 특성을 확보하기 위해 기판의 일부를 리세스 하여 채널길이(Channel Length)를 증가시키는 리세스 게이트(Recess Gate) 공정이 도입되었다. Recently, a recess gate process for increasing a channel length by recessing a portion of a substrate in order to secure refresh characteristics has been introduced.
그러나, 리세스 게이트가 도입된 듀얼 폴리 게이트 공정의 경우 리세스 영역까지 균일하게 불순물을 도핑(Doping) 하기 어려운 문제점이 있다.However, in the case of the dual poly gate process in which the recess gate is introduced, it is difficult to uniformly doping impurities to the recess region.
따라서, 현재 N형 불순물이 도핑된 폴리실리콘막을 형성한 후 PMOS영역의 폴리실리콘막에만 선택적으로 P형 불순물을 이온주입하여 카운터 도핑(Counter Doping) 시키는 컨버티드(Converted) 공정이 실시되고 있다. Accordingly, a converted process is performed in which a polysilicon film doped with N-type impurities is formed and then counter-doped by selectively implanting P-type impurities into only the polysilicon film in the PMOS region.
그러나, 컨버티드 공정을 위해 현재 사용되는 빔라인 이온주입(Beam Line Implant) 공정은 많은 시간이 걸려서 양산성이 떨어지는 문제점이 있다.However, the beam line ion implantation process currently used for the converged process takes a lot of time and has a problem in that it is inferior in mass productivity.
따라서, 빠른 시간 내에 많은 양의 이온 주입이 가능한 플라즈마 도핑(Plasma Doping) 방법이 적용되고 있다. 플라즈마 도핑의 경우 폴리실리콘막의 표면(Surface)에 대부분의 도펀트(Dopant)가 도핑(Doping)되고 후속 열공정에 의해 표면에 도핑된 도펀트들이 폴리실리콘막 내로 확산된다.Therefore, the plasma doping method, which is capable of implanting a large amount of ions in a short time, has been applied. In the case of plasma doping, most of the dopant is doped on the surface of the polysilicon film, and the dopants doped on the surface are diffused into the polysilicon film by a subsequent thermal process.
그러나, PMOS영역을 선택적으로 이온주입하기 위해 사용된 감광막패턴을 스트립하고 세정하는 공정에서 폴리실리콘막의 표면에 도핑된 도펀트들이 손실되는 문제점이 있다.However, there is a problem in that dopants doped on the surface of the polysilicon film are lost in the process of stripping and cleaning the photoresist pattern used to selectively implant the PMOS region.
도 1a 및 도 1b는 빔라인 이온주입과 플라즈마 도핑을 실시하고 세정공정 후를 비교하기 위한 TEM사진이다.1A and 1B are TEM photographs for performing beamline ion implantation and plasma doping, and comparing the cleaning processes.
도 1a를 참조하면, 빔라인 이온주입을 실시한 후(가)와 세정공정 후(나)의 폴리실리콘막 표면을 비교할 수 있다. 빔라인 이온주입을 실시한 후의 (가)와 세정공정을 실시한 후의 (나)를 살펴보면 폴리실리콘막 표면에 형성된 도펀트 층의 손실이 없는 것을 확인할 수 있다.Referring to FIG. 1A, the surface of the polysilicon film after beamline ion implantation (a) and after the cleaning process (b) can be compared. Looking at (a) after the beamline ion implantation and (b) after the cleaning process, it can be seen that there is no loss of the dopant layer formed on the surface of the polysilicon film.
이에 반해 도 1b를 참조하면, 플라즈마 도핑을 실시한 후(가)와 세정공정 후(나)의 폴리실리콘막 표면을 비교할 수 있다. 플라즈마 도핑을 실시한 후의 (가)에서는 폴리실리콘막 표면에 두꺼운 도펀트 층이 형성되지만 세정공정을 실시한 후의 (나)에서는 도펀트 층이 반 정도의 두께로 줄어들어서 도펀트 손실이 발생한 것을 알 수 있다.In contrast, referring to FIG. 1B, the surface of the polysilicon film after plasma doping (a) and after the cleaning process (b) can be compared. In (a) after plasma doping, a thick dopant layer is formed on the surface of the polysilicon film, but in (b) after the cleaning process, the dopant layer is reduced to about half the thickness, indicating that dopant loss occurs.
도 2는 빔라인 이온주입과 플라즈마 도핑시 각각의 세정공정 진행 후 농도를 비교하기 위한 그래프이다.Figure 2 is a graph for comparing the concentration after each cleaning process progress in the beamline ion implantation and plasma doping.
도 2를 비교하면, 빔라인 이온주입시 200Å에서 보론의 농도는 7E21/㎤, 400Å에서 보론의 농도는 8E20/㎤, 플라즈마 도핑시 200Å에서 보론의 농도는 1E21/㎤, 400Å에서 보론의 농도는 5E20/㎤로 빔라인 이온주입보다 플라즈마 도핑시 도펀트 손실이 발생한 것을 알 수 있다.Comparing FIG. 2, the concentration of boron is 7E21 / cm3 at 200 μs at beamline ion implantation, the concentration of boron at 8E20 / cm3 at 400 μs, and the concentration of boron at 1E21 / cm3 at 400 μs at plasma doping and 5E20 at 400 μs. It can be seen that the dopant loss occurred in plasma doping rather than beamline ion implantation at / cm3.
위와 같이, 플라즈마 도핑시 발생하는 도펀트 손실에 의해 후속 열공정시 폴리실리콘막 내부로 확산될 도펀트의 양이 감소하게 되어 플라즈마 도핑 공정에서 필요한 양보다 더 많은 양의 이온 주입이 필요하게 되고, 이 경우 빔라인 이온주입과 동일하게 양산성이 떨어지는 문제점이 있다.As described above, due to the dopant loss generated during plasma doping, the amount of dopant to be diffused into the polysilicon film during the subsequent thermal process is reduced, so that a larger amount of ion implantation is required than in the plasma doping process. Like ion implantation, there is a problem in that mass productivity is poor.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 플라즈마 도핑시 도펀트 손실을 방지하여 양산성을 확보할 수 있는 플라즈마 도핑을 이용한 이온주입 방법을 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems of the prior art, and an object of the present invention is to provide an ion implantation method using plasma doping which can secure mass productivity by preventing dopant loss during plasma doping.
상기 목적을 달성하기 위한 본 발명의 플라즈마 도핑을 이용한 이온주입 방법은 기판 상에 게이트절연막을 형성하는 단계, 상기 게이트절연막 상에 폴리실리콘막을 형성하는 단계, 상기 폴리실리콘막에 제1이온주입을 실시하는 단계, 상기 폴리실리콘막에 상기 제1이온주입보다 원자량이 작은 원자를 사용하여 제2이온주입을 실시하는 단계를 포함하는 것을 특징으로 한다.In the ion implantation method using the plasma doping of the present invention for achieving the above object, forming a gate insulating film on a substrate, forming a polysilicon film on the gate insulating film, performing a first ion implantation into the polysilicon film And a second ion implantation into the polysilicon film using an atom having an atomic weight smaller than that of the first ion implantation.
특히, 상기 제1이온주입은 상기 제2이온주입보다 원자량이 큰 원자를 사용하여 상기 폴리실리콘막 내의 실리콘 간의 격자결합을 약화시키는 것을 특징으로 한다.In particular, the first ion implantation is characterized in that the lattice bond between the silicon in the polysilicon film is weakened by using atoms having a larger atomic weight than the second ion implantation.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the most preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention. .
도 3은 이온주입 원리를 도시한 결합도이다.3 is a coupling diagram showing the ion implantation principle.
도 3에 도시된 바와 같이, 이온(12)을 상부에서 표면으로 주입하면 이온(12)이 실리콘(11) 격자의 결합 사이에 들어가거나, 또는 실리콘(11) 원자들 간의 본딩(Bonding)과의 충돌로 일정 깊이의 격자를 약화시키거나 또는 실리콘 원자와 충돌하여 튕겨나가게 된다. As shown in FIG. 3,
이러한 방법을 반복하면서 하부로 이온이 도핑(Doping)되며 후속 열공정에 의하여 약해진 실리콘 원자 사이의 본딩과 결합하여 이온주입이 완성된다. 따라서, 이온주입은 크기가 작고 반응성이 활발한 이온을 사용하고, 본 발명의 바람직한 실시예에서는 실리콘의 격자 결합을 약하게 하기 위해 플라즈마 도핑 전에 원자량이 큰 이온으로 빔라인 이온주입 공정을 미리 실시해 준다.By repeating this method, ions are doped to the bottom and bonded with the bonding between silicon atoms weakened by subsequent thermal processes to complete ion implantation. Therefore, ion implantation uses ions of small size and active reactivity, and in a preferred embodiment of the present invention, a beamline ion implantation process is previously performed with ions having a high atomic weight before plasma doping to weaken lattice bonding of silicon.
도 4a 내지 도 4e는 본 발명의 바람직한 실시예에 따른 듀얼 폴리 게이트 제조방법을 설명하기 위한 공정 단면도이다.4A through 4E are cross-sectional views illustrating a method of manufacturing a dual poly gate according to an exemplary embodiment of the present invention.
도 4a에 도시된 바와 같이, 셀영역과 주변영역을 갖는 기판(31)의 셀영역에 리세스패턴(32)을 형성한다. 여기서, 기판(31)의 주변영역은 NMOS영역과 PMOS영역을 갖는다. 또한, 리세스패턴(32)은 채널길이(Channel Length)를 증가시켜서 리프레시(Refresh) 특성을 확보하기 위한 것으로, 기판(31) 상에 마스크패턴을 형성하고 마스크패턴을 식각배리어로 기판(31)을 일정두께 식각하여 형성할 수 있다.As shown in FIG. 4A, a recess pattern 32 is formed in the cell region of the
이어서, 리세스패턴(32)을 포함하는 기판(31) 전면에 게이트절연막(33)을 형성한다. 여기서, 게이트절연막(33)은 산화막으로 형성할 수 있고, 산화막은 열산화막 또는 플라즈마 산화막일 수 있다.Subsequently, a
이어서, 게이트절연막(33) 상에 폴리실리콘막(34)을 형성한다. 여기서, 폴리실리콘막(34)은 게이트전극으로 사용하기 위한 것으로, 리세스패턴(32)을 모두 채우고 기판(31) 상부에 일정두께 존재하도록 형성할 수 있다. 특히, 폴리실리콘막(34)은 듀얼 폴리 게이트(Dual Poly Gate)를 형성하기 위해 N형 폴리실리콘막으로 형성할 수 있다. N형 폴리실리콘막으로 직접 형성함으로써 리세스패턴(32) 내부도 기판(31) 상부의 폴리실리콘막(34)과 동일한 도펀트량을 가질 수 있다.Next, a
이하, 폴리실리콘막(34)을 'N형 폴리실리콘막(34)'이라고 한다. Hereinafter, the
도 4b에 도시된 바와 같이, 셀영역 및 주변영역 NMOS영역의 N형 폴리실리콘막(34) 상에 마스크패턴(35)을 형성한다. 마스크패턴(35)은 후속 이온주입 공정시 이온주입 배리어로 사용하기 위한 것으로, N형 폴리실리콘막(34) 상에 감광막을 코팅(Coating)하고 노광 및 현상으로 주변영역 PMOS영역의 N형 폴리실리콘막(34)이 오픈되도록 패터닝하여 형성할 수 있다.As shown in FIG. 4B, a
이어서, 오픈된 N형 폴리실리콘막(34)에 제1이온주입(100)을 실시한다. 제1이온주입(100)은 N형 폴리실리콘막(34) 내의 실리콘 간의 격자결합을 약화시키기 위한 것으로, 후속 제2이온주입보다 원자량이 큰 이온을 사용하여 빔라인 이온주입으로 실시할 수 있다.Subsequently, the first ion implantation 100 is performed on the open N-
빔라인 이온주입은 5keV∼10keV의 에너지, 0.5E4/㎠∼1.0E8/㎠의 도즈로 실시할 수 있고, 이때 사용되는 이온은 후속 제2이온주입시 사용되는 이온 즉, 보론(B) 또는 인(Ph)보다 원자량이 큰 3가 이온, 5가 이온, 3가 이온과 5가 이온의 결합물 및 보론 화합물의 그룹 중에서 선택된 어느 하나일 수 있다. 특히, 3가 이온은 알루미늄(Al), 갈륨(Ga), 인듐(In), 5가 이온은 아세닉(As), 보론 화합물은 BF2,B2F4,B3F6 또는 BH2,B2H4일 수 있다.The beamline ion implantation may be performed at an energy of 5 keV to 10 keV and a dose of 0.5E4 / cm 2 to 1.0E8 / cm 2, wherein the ions used are ions used in subsequent second ion implantation, that is, boron (B) or phosphorus ( It may be any one selected from the group of trivalent ions, pentavalent ions, combinations of trivalent and pentavalent ions, and boron compounds having an atomic weight greater than Ph). In particular, trivalent ions are aluminum (Al), gallium (Ga), indium (In), pentavalent ions are ascenic (As), boron compounds are BF 2 , B 2 F 4 , B 3 F 6 or BH 2 , B 2 H 4 may be.
위와 같이, 원자량이 큰 이온을 사용하여 제1이온주입(100)을 실시하면 이온주입시 N형 폴리실리콘막(34)에 부딪히는 충돌량이 커서 N형 폴리실리콘막(34)의 실리콘 격자에 에너지를 가하게 되고 실리콘 원자 사이의 결합을 약화시킬 수 있 다.As described above, when the first ion implantation 100 is performed using ions having a large atomic weight, the amount of collision that strikes the N-
도 4c에 도시된 바와 같이, 제2이온주입(200)을 실시한다. 제2이온주입(200)은 N형 폴리실리콘막(34)에 P형 불순물을 이온주입하여 N형 폴리실리콘막(34)을 P형 폴리실리콘막(34A)으로 카운터 도핑(Counter Doping)시키기 위한 것으로, 플라즈마 도핑(Plasma Doping)으로 실시할 수 있다. 특히, P형 불순물은 3가 이온일 수 있고, 바람직하게는 보론(B) 일 수 있다.As shown in FIG. 4C, the
제2이온주입(200)에 의해 컨버티드(Converted)된 P형 폴리실리콘막(34A) 상에 도펀트층(36)이 형성되지만, 제1이온주입(100)에 의해 실리콘 원자 사이의 결합이 약화된 N형 폴리실리콘막(34)에 제1이온주입(100)보다 원자량이 작은 이온으로 제2이온주입(200)을 실시함으로써 N형 폴리실리콘막(34) 내부로 더 많은 양의 P형 불순물이 주입되고 이에 따라 P형 폴리실리콘막(34A) 상에 형성되는 도펀트층(36)은 감소된다.Although the
따라서, 후속 세정공정이 진행되어도 P형 폴리실리콘막(34A) 표면에 형성된 도펀트층(36) 자체가 감소되었기 때문에 소실되는 도펀트의 양도 작아지게 되고, 결국 P형 폴리실리콘막(34A) 내부로 주입되는 도펀트의 양을 증가시킬 수 있다.Therefore, even after the subsequent cleaning process, the
도 4d에 도시된 바와 같이, 마스크패턴(35)을 제거한다. 마스크패턴(35)이 감광막일 때 제거는 산소스트립으로 실시할 수 있다. As shown in FIG. 4D, the
이어서, 세정공정을 실시한다. 이때, 세정공정에 의해 P형 폴리실리콘막(34A) 상에 도펀트층(36)의 일부가 소실되지만 P형 폴리실리콘막(34A) 내부에 주입된 P형 불순물의 양이 더 많아지고, 이에 따라 도펀트층(36) 자체가 감소되었기 때문에 세정공정에 의해 소실되는 도펀트의 양도 작아지게 되고, 결국 P형 폴리실리콘막(34A)에 잔류하는 도펀트의 양을 증가시킬 수 있다.Next, a washing process is performed. At this time, a part of the
이어서, N형 및 P형 폴리실리콘막(34, 34A)에 열처리를 실시한다. 여기서, 열처리는 도펀트의 활성화를 위해 실시하는 것으로, 플라즈마 도핑시 표면에 대부분 존재하는 도펀트들을 폴리실리콘막 내부로 확산시킬 수 있다.Subsequently, heat treatment is performed on the N-type and P-
열처리를 실시하기 전에 N형 폴리실리콘막(34)에 N형 불순물을 추가로 이온주입할 수 있다. 이때, N형 불순물은 인(Ph)일 수 있다.N-type impurities may be further implanted into the N-
도 4e에 도시된 바와 같이, N형 및 P형 폴리실리콘막(34, 34A)을 패터닝하여 N형 및 P형 폴리실리콘전극(34B, 34C)을 형성한다. N형 및 P형 폴리실리콘막(34, 34A)의 패터닝에 의해 P형 폴리실리콘막(34A) 상에 도펀트층(36B)도 패터닝된다.As shown in Fig. 4E, the N-type and P-
N형 및 P형 폴리실리콘막(34, 34A)을 패터닝하기 전에 N형 및 P형 폴리실리콘막(34, 34A) 상에 금속계 도전막을 형성하고, 하드마스크질화막을 형성할 수 있다.Before patterning the N-type and P-
본 발명은 플라즈마 도핑을 실시하기 전에 플라즈마 도핑시 사용되는 이온보다 원자량이 큰 이온을 사용하여 빔라인 이온주입을 먼저 실시하여 폴리실리콘막에 실리콘 원자 사이의 격자 결합을 약화시켜서 플라즈마 도핑시 폴리실리콘막 하부로 도펀트가 더 많은 양을 주입시킬 수 있는 장점이 있다.According to the present invention, before the plasma doping, beamline ion implantation is first performed using ions having a larger atomic weight than the ions used for plasma doping, thereby weakening lattice bonds between silicon atoms in the polysilicon film, thereby lowering the polysilicon film during plasma doping. The advantage is that the dopant can inject more.
또한, 폴리실리콘막 하부로 도펀트가 더 많은 양이 주입되어 폴리실리콘막 상부에 도펀트층이 감소되고 이에 따라 후속 세정공정에 의해 소실되는 도펀트 양 을 감소시킬 수 있는 장점이 있다.In addition, since a larger amount of dopant is injected into the lower portion of the polysilicon layer, the dopant layer is reduced on the upper portion of the polysilicon layer, thereby reducing the amount of dopant lost by the subsequent cleaning process.
한편, 본 발명에서는 N형 폴리실리콘막(34)을 형성한 후, P형 불순물을 이온주입하여 P형 폴리실리콘막(34A)을 형성하였지만, 소자 특성 향상을 위해 N형 폴리실리콘막(34)에 추가로 N형 불순물을 이온주입할 수 있다. 이때, N형 불순물은 5가 이온을 사용할 수 있고, 5가 이온은 인(Ph)일 수 있다.On the other hand, in the present invention, after forming the N-
이렇듯, 본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.As such, although the technical idea of the present invention has been described in detail according to the above-described preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
상술한 본 발명에 의한 플라즈마 도핑을 이용한 이온주입 방법은, 플라즈마 도핑을 통한 이온주입시 더 많은 도펀트를 폴리실리콘막 하부로 주입시킬 수 있으므로 폴리실리콘막 표면에 쌓이는 도펀트층을 감소시켜서 세정공정에 의해 폴리실리콘막 표면에서 소실되는 도펀트 양을 감소시킬 수 있다.In the ion implantation method using plasma doping according to the present invention, more dopants can be injected into the polysilicon layer during ion implantation through plasma doping, thereby reducing the dopant layer accumulated on the surface of the polysilicon layer and performing a cleaning process. The amount of dopant lost at the surface of the polysilicon film can be reduced.
Claims (12)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070030818A KR20080088205A (en) | 2007-03-29 | 2007-03-29 | Method for ion implant to use plasma doping |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070030818A KR20080088205A (en) | 2007-03-29 | 2007-03-29 | Method for ion implant to use plasma doping |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20080088205A true KR20080088205A (en) | 2008-10-02 |
Family
ID=40150521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070030818A KR20080088205A (en) | 2007-03-29 | 2007-03-29 | Method for ion implant to use plasma doping |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20080088205A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116435260A (en) * | 2023-06-12 | 2023-07-14 | 合肥晶合集成电路股份有限公司 | Method for manufacturing semiconductor device |
-
2007
- 2007-03-29 KR KR1020070030818A patent/KR20080088205A/en not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116435260A (en) * | 2023-06-12 | 2023-07-14 | 合肥晶合集成电路股份有限公司 | Method for manufacturing semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100810774B1 (en) | An amorphous etch stop for the anisotropic etching of substrates | |
KR100522758B1 (en) | Method for manufacturing semiconductor device | |
KR100843879B1 (en) | Semiconductor device and method for fabricating the same | |
KR20040026332A (en) | Method of forming contact in semiconductor device and fabrication method of pMOSFET using the same | |
US7605044B2 (en) | Method of manufacturing semiconductor device | |
KR20040006413A (en) | Method for forming an isolation layer in a semiconductor device | |
KR20080088205A (en) | Method for ion implant to use plasma doping | |
KR100783283B1 (en) | Semiconductor device and the fabricating method thereof | |
US20080020556A1 (en) | Semiconductor device and method for fabricating the same | |
KR100624697B1 (en) | Method for forming the dual poly gate of the recessed transistor | |
KR20050002035A (en) | Method for improved refresh time of semiconductor device | |
KR100798790B1 (en) | Method for forming semiconductor device | |
CN102543824B (en) | Manufacturing method of STI (shallow trench insulation) | |
KR20090044838A (en) | Method for plasma doping and method for fabricating semiconductor device using the same | |
KR20080110119A (en) | Semi-conductor device, and method thereof | |
KR20070076811A (en) | Method of manufacturing mosfet device | |
CN105140113A (en) | Method for improving ion implantation collimation | |
KR100723001B1 (en) | Method for fabricating the same of semiconductor device with dual poly gate | |
KR20010110711A (en) | Method and laminate for fabricating an integrated circuit | |
JPH03190221A (en) | Manufacture of semiconductor device | |
KR0184056B1 (en) | Method of manufacturing soi wafer | |
KR100313090B1 (en) | Method for forming source/drain junction of semiconductor device | |
KR100567076B1 (en) | Method for fabricating transistor | |
KR100379525B1 (en) | Method for forming semiconductor device] | |
KR20070088926A (en) | Method for forming dual gate of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |