KR20080086255A - 액정표시장치와 그 구동방법 - Google Patents

Abstract

본 발명은 직류화 잔상과 플리커를 예방하여 표시품질을 높이도록 한 액정표시장치와 그 구동방법에 관한 것이다.

이 액정표시장치는 다수의 데이터라인과 다수의 게이트라인이 형성되고 다수의 액정셀들을 가지는 액정표시패널; 상기 데이터라인들에 데이터를 공급하는 데이터 구동회로; 상기 게이트라인들에 스캔펄스를 공급하는 게이트 구동회로; 상기 구동회로들을 구동하기 위한 전원이 발생되는 턴-온시점부터 그 이후의 일정 기간을 포함한 에이징기간 동안 상기 액정셀의 데이터 충전양을 높이고 상기 에이징기간 이후의 정상 구동기간 동안 N(N은 양의 정수)의 배수 번째 프레임기간에서 상기 액정셀의 데이터 충전양을 상대적으로 낮추는 제1 제어부; 및 상기 정상 구동기간 동안 N-1의 배수 번째 프레임기간과 상기 N의 배수 번째 프레임기간에서 상기 액정셀에 공급되는 데이터의 극성을 동일하게 제어하고 그 이외의 프레임기간들에서 상기 액정셀에 공급되는 데이터의 극성을 1 프레임기간 단위로 반전시키는 제2 제어부를 구비한다.

Description

액정표시장치와 그 구동방법{Liquid Crystal Display and Driving Method thereof}

도 1은 액정표시장치의 액정셀을 보여 주는 등가 회로도.

도 2는 인터레이스 데이터의 일예를 보여 주는 파형도.

도 3은 인터레이스 데이터로 인한 직류화 잔상을 보여 주는 실험 결과 화면.

도 4는 스크롤 데이터로 인한 직류화 잔상을 보여 주는 실험 결과 화면.

도 5는 본 발명의 제1 실시예에 따른 액정표시장치의 구동방법의 제어수순을 단계적으로 나타내는 흐름도.

도 6은 본 발명의 제1 실시예에 따른 액정표시장치의 구동방법을 설명하기 위한 프레임 구성도.

도 7은 소스 인에이블신호에 따른 액정셀의 데이터 충전양을 나타내는 도면.

도 8은 에이징기간 동안 액정셀의 광파형을 난타내는 파형도.

도 9는 스크롤 데이터에서 직류화잔상이 나타나지 않는 원리를 설명하기 위한 도면.

도 10은 N의 배수 번째 프레임기간에서 광이 증가되는 실험결과를 나타내는 파형도.

도 11은 제2 소스 인에이블신호에 의해 제N 프레임기간에서 광이 낮아지는 실험결과를 나타내는 파형도.

도 12는 인터레이스 데이터에서 직류화잔상이 나타나지 않는 원리를 설명하기 위한 도면.

도 13은 본 발명의 제2 실시예에 따른 액정표시장치의 구동방법의 제어수순을 단계적으로 나타내는 흐름도.

도 14는 본 발명의 실시예에 따른 액정표시장치를 나타내는 블록도.

도 15는 도 14에 도시된 데이터 구동회로를 상세히 나타내는 블록도.

도 16은 도 15에 도시된 디지털/아날로그 변환기를 상세히 나타내는 회로도.

도 17은 도 14에 도시된 POL/SOE 로직회로를 상세히 나타내는 블록도.

도 18은 도 17에 도시된 로직부를 상세히 나타내는 블록도.

도 19는 도 17에 도시된 전원전압과 게이트 스타트 펄스를 나타내는 파형도.

도 20은 도 17에 도시된 POL 반전신호, 제1 및 제2 극성제어신호를 나타내는 파형도.

도 21은 본 발명의 제3 실시예에 따른 액정표시장치의 구동방법을 설명하기 위한 흐름도.

도 22는 본 발명의 다른 실시예에 따른 액정표시장치를 나타내는 블록도.

< 도면의 주요 부분에 대한 부호의 설명 >

100 : 액정표시패널 101 : 타이밍 콘트롤러

102, 162 : POL/SOE 로직회로 103 : 데이터 구동회로

104 : 게이트 구동회로 105 : 시스템

106 : 라인 메모리 111 : 쉬프트 레지스터

112 : 데이터 레지스터 113, 114 : 래치

115 : 디지털/아날로그 변환기 116 : 차지쉐어회로

117 : 출력회로 121 : P-디코더

122 : N-디코더 123, 132, 133, 146 : 멀티플렉서

131 : 로직부 141 : 프레임 카운터

142 : POL 반전부 143 : 배타적 논리합 게이트

144 : SOE 타이밍 분석부 145 : SOE 조정부

본 발명은 액정표시장치에 관한 것으로, 특히 직류화 잔상과 플리커를 예방하여 표시품질을 높이도록 한 액정표시장치와 그 구동방법에 관한 것이다.

액정표시장치는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시한다. 액티브 매트릭스(Active Matrix) 타입의 액정표시장치는 도 1과 같이 액정셀(Clc)마다 형성된 박막트랜지스터(Thin Film Transistor, TFT)를 이용하여 액정셀들에 공급되는 데이터전압을 스위칭하여 데이터를 능동적으로 제어하므로 동 화상의 표시품질을 높일 수 있다. 도 1에 있어서, 도면부호 "Cst"는 액정셀(Clc)에 충전된 데이터전압을 유지하기 위한 스토리지 커패시터(Storage Capacitor, Cst), 'DL'은 데이터전압이 공급되는 데이터라인, 그리고 'GL'은 스캔전압이 공급되는 게이트라인을 각각 의미한다.

이와 같은 액정표시장치는 직류 옵셋 성분을 감소시키고 액정의 열화를 줄이기 위하여, 이웃한 액정셀들 사이에서 극성이 반전되고 프레임기간 단위로 극성이 반전되는 인버젼 방식(Inversion)으로 구동되고 있다. 그런데 데이터전압의 두 극성 중에서 어느 한 극성이 장시간 우세적(dominant)으로 공급되면 잔상이 발생한다. 이러한 잔상을 액정셀에 동일 극성의 전압이 반복적으로 충전되므로 "직류화 잔상(DC Image sticking)"이라 한다. 이러한 예 중 하나는 액정표시장치에 인터레이스(Interlace) 방식의 데이터전압들이 공급되는 경우이다. 인터레이스 방식은 기수 프레임기간 동안 기수 수평라인의 액정셀들에 표시될 기수라인 데이터전압만을 포함하고, 우수 프레임기간 동안 우수 수평라인의 액정셀들에 표시될 데이터전압만을 포함한다.

도 2는 액정셀(Clc)에 공급되는 인터레이스방식의 데이터전압의 일예를 보여주는 파형도이다. 도 2와 같은 데이터전압이 공급되는 액정셀(Clc)은 기수 수평라인에 배치된 액정셀들 중 어느 하나이다.

도 2를 참조하면, 액정셀(Clc)에는 기수 프레임기간 동안 정극성 전압이 공급되고 우수 프레임기간 동안 부극성 전압이 공급된다. 인터레이스 방식에서, 기수 수평라인에 배치된 액정셀(Clc)에는 기수 프레임기간 동안에만 높은 정극성 데 이터전압이 공급되기 때문에, 4 개의 프레임기간 동안 박스 내의 파형과 같이 정극성 데이터전압이 부극성 데이터전압에 비하여 우세적으로 되어 직류화 잔상이 나타나게 된다. 도 3은 인터레이스 데이터로 인하여 나타나는 직류화 잔상의 실험 결과를 보여주는 이미지이다. 도 3의 좌측 이미지와 같은 원 화상을 인터레이스방식으로 액정표시패널에 일정시간 동안 공급하면 극성이 프레임기간 단위로 변하는 데이터전압이 기수 프레임과 우수 프레임에서 진폭이 달라지고, 그 결과 좌측 이미지와 같은 원 화상 후에 액정표시패널의 모든 액정셀들(Clc)에 중간계조 예를 들면 127 계조의 데이터전압을 공급하면 우측 이미지와 같이 원 화상의 패턴이 희미하게 보이는 직류화 잔상이 나타난다.

직류화 잔상의 다른 예로써, 동일한 화상을 일정한 속도로 이동 또는 스크롤(scroll)시키면 스크롤되는 그림의 크기와 스크롤 속도(이동속도)의 상관 관계에 따라 액정셀(Clc)에 동일 극성의 전압이 반복적으로 축적되어 직류화 잔상이 나타날 수 있다. 이러한 실예는 도 4와 같다. 도 4는 사선 패턴과 문자 패턴을 일정한 속도로 이동시킬 때 나타나는 직류화 잔상의 실험 결과를 보여주는 이미지이다.

액정표시장치에서는 직류화 잔상에 의해 동화상 표시품질이 떨어질뿐 아니라 육안으로 휘도차이를 주기적으로 느끼는 플리커(Flicker) 현상에 의해서도 표시품질이 떨어진다. 따라서, 액정표시장치의 표시품질을 높이기 위해서는 직류화 잔상을 해결함과 동시에 플리커 현상을 방지하여야 한다.

본 발명의 목적은 상기 종래 기술의 문제점들을 해결하고자 안출된 발명으로써 직류화 잔상과 플리커를 예방하여 표시품질을 높이도록 한 액정표시장치와 그 구동방법을 제공하는데 있다.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치는 다수의 데이터라인과 다수의 게이트라인이 형성되고 다수의 액정셀들을 가지는 액정표시패널; 상기 데이터라인들에 데이터를 공급하는 데이터 구동회로; 상기 게이트라인들에 스캔펄스를 공급하는 게이트 구동회로; 상기 구동회로들을 구동하기 위한 전원이 발생되는 턴-온시점부터 그 이후의 일정 기간을 포함한 에이징기간 동안 상기 액정셀의 데이터 충전양을 높이고 상기 에이징기간 이후의 정상 구동기간 동안 N(N은 양의 정수)의 배수 번째 프레임기간에서 상기 액정셀의 데이터 충전양을 상대적으로 낮추는 제1 제어부; 및 상기 정상 구동기간 동안 N-1의 배수 번째 프레임기간과 상기 N의 배수 번째 프레임기간에서 상기 액정셀에 공급되는 데이터의 극성을 동일하게 제어하고 그 이외의 프레임기간들에서 상기 액정셀에 공급되는 데이터의 극성을 1 프레임기간 단위로 반전시키는 제2 제어부를 구비한다.

상기 에이징기간은 상기 전원이 발생된 시점부터 3분 내지 5분 사이의 경과시점까지의 기간이다.

상기 제1 제어부는 상기 전원이 턴-온된 직후에 발생되는 전원전압의 공급기간을 카운트하여 상기 에이징기간을 판단하고, 상기 에이징기간 동안 제1 소스 출 력 인에이블신호를 발생하고, 상기 정상 구동기간에서 상기 N의 배수 번째 프레임기간 동안 상기 제1 소스 출력 인에이블신호에 비하여 넓은 펄스폭을 가지며 상기 N의 배수 번째 프레임기간 이외의 다른 프레임기간 들에서 상기 제1 소스 출력 인에이블신호와 동일한 펄스폭을 가지는 제2 소스 출력 인에이블신호를 발생한다.

상기 데이터 구동회로는 상기 제1 제어부로부터의 소스 출력 인에이블신호들에 응답하여 상기 데이터들을 출력한다.

상기 제2 제어부는 상기 에이징기간 동안 상기 액정셀에 공급되는 데이터의 극성을 1 프레임기간 단위로 반전시키기 위한 제1 극성제어신호를 발생하고, 상기 정상 구동기간 동안 상기 N-1의 배수 번째 프레임기간과 상기 N의 배수 번째 프레임기간에 동일한 극성패턴으로 발생되고 그 이외의 다른 프레임기간에 1 프레임기간 단위로 상기 극성패턴이 반전되는 제2 극성제어신호를 발생한다.

상기 제2 제어부는 상기 에이징기간 동안과 상기 정상 구동기간 동안 상기 N-1의 배수 번째 프레임기간과 상기 N의 배수 번째 프레임기간에 동일한 극성패턴으로 발생되고 그 이외의 다른 프레임기간에 1 프레임기간 단위로 상기 극성패턴이 반전되는 제2 극성제어신호를 발생한다.

상기 데이터 구동회로는 상기 제2 제어부로부터의 상기 극성제어신호들에 응답하여 상기 데이터의 극성을 반전시킨다.

본 발명의 다른 실시예에 따른 액정표시장치는 다수의 데이터라인과 다수의 게이트라인이 형성되고 다수의 액정셀들을 가지는 액정표시패널; 상기 데이터라인들에 데이터를 공급하는 데이터 구동회로; 상기 게이트라인들에 스캔펄스를 공급하 는 게이트 구동회로; 상기 데이터들을 분석하여 상기 데이터들이 인터레이스 데이터와 스크롤 데이터 중 어느 하나인가를 판단하는 영상분석회로; 상기 구동회로들을 구동하기 위한 전원이 발생되는 턴-온시점부터 그 이후의 일정 기간을 포함한 에이징기간 동안 상기 액정셀의 데이터 충전양을 높이고, 상기 영상 분석회로의 제어 하에 상기 에이징기간 이후의 정상 구동기간 동안 상기 인터레이스 데이터와 상기 스크롤 데이터 중 어느 하나가 입력될 때 N(N은 양의 정수)의 배수 번째 프레임기간에서 상기 액정셀의 데이터 충전양을 상대적으로 낮추는 제1 제어부; 및 상기 영상 분석회로의 제어 하에 상기 정상 구동기간 동안 상기 인터레이스 데이터와 상기 스크롤 데이터 중 어느 하나가 입력될 때 N-1의 배수 번째 프레임기간과 상기 N의 배수 번째 프레임기간에서 상기 액정셀에 공급되는 데이터의 극성을 동일하게 제어하고 그 이외의 프레임기간들에서 상기 액정셀에 공급되는 데이터의 극성을 1 프레임기간 단위로 반전시키는 제2 제어부를 구비한다.

상기 제1 및 제2 제어부는 후술하는 실시예들에서 타이밍 콘트롤러(101), POL/SOE 로직회로(102, 162)를 포함한다.

본 발명의 실시예에 따른 액정표시장치의 구동방법은 다수의 데이터라인과 다수의 게이트라인이 형성되고 다수의 액정셀들을 가지는 액정표시패널, 상기 데이터라인들에 데이터를 공급하는 데이터 구동회로, 상기 게이트라인들에 스캔펄스를 공급하는 게이트 구동회로를 구비한 액정표시장치의 구동방법에 있어서, 상기 구동회로들을 구동하기 위한 전원을 발생하는 단계; 상기 전원이 발생되는 턴-온시점부터 그 이후의 일정 기간을 포함한 에이징기간 동안 상기 액정셀의 데이터 충전양을 높이고 상기 에이징기간 이후의 정상 구동기간 동안 N(N은 양의 정수)의 배수 번째 프레임기간에서 상기 액정셀의 데이터 충전양을 상대적으로 낮추는 단계; 및 상기 정상 구동기간 동안 N-1의 배수 번째 프레임기간과 상기 N의 배수 번째 프레임기간에서 상기 액정셀에 공급되는 데이터의 극성을 동일하게 제어하고 그 이외의 프레임기간들에서 상기 액정셀에 공급되는 데이터의 극성을 1 프레임기간 단위로 반전시키는 단계를 포함한다.

본 발명의 다른 실시예에 따른 액정표시장치의 구동방법은 다수의 데이터라인과 다수의 게이트라인이 형성되고 다수의 액정셀들을 가지는 액정표시패널, 상기 데이터라인들에 데이터를 공급하는 데이터 구동회로, 상기 게이트라인들에 스캔펄스를 공급하는 게이트 구동회로를 구비한 액정표시장치의 구동방법에 있어서, 상기 구동회로들을 구동하기 위한 전원을 발생하는 단계; 상기 데이터들을 분석하여 상기 데이터들이 인터레이스 데이터와 스크롤 데이터 중 어느 하나인가를 판단하는 단계; 상기 전원이 발생되는 턴-온시점부터 그 이후의 일정 기간을 포함한 에이징기간 동안 상기 액정셀의 데이터 충전양을 높이고, 상기 에이징기간 이후의 정상 구동기간 동안 상기 인터레이스 데이터와 상기 스크롤 데이터 중 어느 하나가 입력될 때 N(N은 양의 정수)의 배수 번째 프레임기간에서 상기 액정셀의 데이터 충전양을 상대적으로 낮추는 단계; 및 상기 정상 구동기간 동안 상기 인터레이스 데이터와 상기 스크롤 데이터 중 어느 하나가 입력될 때 N-1의 배수 번째 프레임기간과 상기 N의 배수 번째 프레임기간에서 상기 액정셀에 공급되는 데이터의 극성을 동일하게 제어하고 그 이외의 프레임기간들에서 상기 액정셀에 공급되는 데이터의 극성 을 1 프레임기간 단위로 반전시키는 단계를 포함한다.

이하, 도 5 내지 도 22를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

이하, 도 5 내지 도 18을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 5 내지 도 7을 참조하면, 본 발명의 제1 실시예에 따른 액정표시장치의 구동방법은 전원이 입력된 직후의 에이징기간 동안 액정셀의 충전양을 증가시키고, 1 프레임기간 단위로 액정셀에 충전되는 데이터전압의 극성을 반전시킨다. 이를 위하여, 본 발명은 에이징기간 동안 데이터 구동회로에 공급되는 소스 출력 인에이블신호(Source Output Enable)의 하이논리기간 펄스폭을 도 7과 같이 좁게 제어하여 액정셀의 데이터 충전양을 높인다.(S1 및 S2) 또한, 본 발명은 에이징기간 동안 데이터 구동회로에 공급되는 극성제어신호(Polarity, POL)를 도 20과 같은 제1 극성제어신호(POL)로 발생하여 1 프레임기간 단위로 데이터전압의 극성을 반전시킨다.(S3)

에이징기간은 액정셀의 응답특성이 만족할만한 수준에 이르지 못한 기간으로써 액정표시장치에 전원이 공급된 직후부터 3~5분이 경과된 기간으로 정의된다. 이 에이징기간은 표시패널의 액정특성에 따라 달라질 수 있다.

이어서, 본 발명의 제1 실시예에 따른 액정표시장치의 구동방법은 에이징기간 후의 정상 구동기간에서 N-1의 배수 번째 프레임기간과 N의 배수 번째 프레임기간 동안 액정셀에 충전되는 데이터전압의 극성을 동일하게 제어하고 그 외 나머지 프레임기간 동안 1 프레임기간 단위로 액정셀에 충전되는 데이터전압의 극성을 반전시킨다. 또한, 본 발명의 제1 실시예에 따른 액정표시장치의 구동방법은 정상 구동기간에서 N의 배수 번째 프레임기간 동안 액정셀에 충전되는 데이터전압의 충전양을 감소시킨다. 이를 위하여, 본 발명은 에이징기간 후에 N의 배수 번째 프레임기간 이외의 기간 동안 펄스폭이 상대적으로 좁은 제1 소스 출력 인에이블신호(SOE)를 이용하여 액정셀의 데이터 충전양을 높이고 N의 배수 번째 프레임기간 동안 소스 출력 인에이블신호를 펄스폭이 상대적으로 긴 제2 소스 출력 인에이블신호(FGDSOE)로 변환하여 액정셀의 데이터 충전양을 상대적으로 줄인다.(S4) 그리고 본 발명은 에이징기간 후에 극성제어신호를 도 20과 같은 제2 극성제어신호(FGDPOL)로 변환하여 N-1의 배수 번째 프레임기간과 N의 배수 번째 프레임기간 동안 액정셀에 충전되는 데이터전압의 극성을 동일하게 제어하고 그 외 나머지 프레임기간 동안 1 프레임기간 단위로 액정셀에 충전되는 데이터전압의 극성을 반전시킨다.(S5)

소스 출력 인에이블신호(SOE, FGDSOE)는 데이터 구동회로를 제어하는 타이밍 제어신호로써 데이터 구동회로의 출력기간을 지시한다. 소스 출력 인에이블신호(SOE, FGDSOE)의 하이논리구간 동안, 데이터 구동회로는 정극성 데이터전압과 부극성 데이터전압의 중간 전압인 공통전압(Vcom)이나, 차지쉐어전압(Charge share voltage)을 발생한다. 차지쉐어전압은 소스 출력 인에이블신호(SOE, FGDSOE)의 하이논리구간에서 정극성 데이터전압이 공급되는 데이터라인과 부극성 데이터전압이 공급되는 데이터라인의 단락에 의해 정극성 데이터전압과 부극성 데이터전압의 평 균값으로 발생되는 전압이다. 소스 출력 인에이블신호(SOE, FGESOE)의 로우논리구간 동안, 데이터 구동회로는 정극성 데이터전압(+Vdata) 또는 부극성 데이터전압(-Vdata)을 발생한다.

극성제어신호(Polarity : POL)는 데이터 구동회로를 제어하는 타이밍 제어신호로써 액정셀들에 공급될 데이터전압의 극성을 지시한다.

'N'은 바람직하게는 8 이상의 정수이다. 이는 'N'을 조절하여 인터레이스 데이터와 스크롤 데이터 모두에서 직류화잔상을 확인한 실험 결과, N이 8 이상일 때 인터레이스 데이터와 스크롤 데이터 모두에서 직류화잔상이 나타나지 않기 때문이다.

도 7을 참조하면, 제1 소스 출력 인에이블 신호(SOE)의 하이논리구간과 스캔펄스(GP)는 중첩되지 않거나 매우 작은 시간 동안 중첩된다. 이 때문에 에이징기간과, 에이징기간 후 N의 배수 번째 프레임기간을 제외한 나머지 프레임기간 동안 액정셀(Clc)은 스캔펄스(GP)에 의해 TFT가 턴-온되는 기간 동안 정극성 데이터전압(+Vdata), 또는 부극성 데이터전압(-Vdata)을 충전한 후에 TFT가 턴-오프된 다음, 스토리지 커패시터(Cst)에 의해 데이터전압(+Vdata, -Vdata)을 유지한다.

에이징기간 후, N의 배수 번째 프레임기간에 제2 소스 출력 인에이블 신호(FGDSOE)의 하이논리구간과 스캔펄스(GP)는 상대적으로 긴 시간 동안 중첩된다. 이 때문에 N의 배수 번째 프레임기간 동안 액정셀(Clc)은 스캔펄스(GP)에 의해 TFT가 턴-온되는 기간 동안 공통전압(Vcom) 또는 차지쉐어전압을 충전한 후에 데이터전압(+Vdata, -Vdata)을 충전한다. 이어서, 액정셀(Clc)은 TFT가 턴-오프된 다음, 스토리지 커패시터(Cst)에 의해 데이터전압(+Vdata, -Vdata)을 유지한다.

모든 프레임기간에 동일 계조의 데이터전압(+Vdata, -Vdata)을 액정셀(Clc)에 공급한다고 가정할 때, 에이징기간 후 N의 배수 번째 프레임기간에 액정셀(Clc)이 제2 소스 출력 인에이블신호(FGDSOE)과 스캔펄스(GP)의 중첩에 의해 공통전압(Vcom) 또는 차지쉐어전압을 충전한 데이터전압(+Vdata, -Vdata)을 충전하기 때문에 N의 배수 번째 프레임기간 동안 액정셀의 충전양은 다른 프레임기간에 비하여 작아진다.

도 7에서 "VClc(SOE)"와 "VClc(FGDSOE)"는 액정셀(Clc)의 전압이다.

결국, 본 발명의 제1 실시예에 따른 액정표시장치의 구동방법은 에이징기간 동안 액정셀의 데이터 충전양을 높이고, 에이징기간 후에 N-1의 배수 번째 프레임기간과 N의 배수 번째 프레임기간 동안 액정셀에 충전되는 데이터전압의 극성을 동일하게 제어하고 그 외 나머지 프레임기간 동안 1 프레임기간 단위로 액정셀에 충전되는 데이터전압의 극성을 반전시키며, N의 배수 번째 프레임기간 동안 액정셀에 충전되는 데이터전압의 충전양을 감소시켜 직류화 잔상과 N의 배수 번째 프레임기간 동안 플리커가 나타나는 현상을 예방한다.

도 7과 같이 제1 소스 출력 인에이블신호(Source Output Enable, SOE)의 펄스폭을 "W1"이라 하고, 제2 소스 출력 인에이블신호(FGDSOE)을 "W2"라 하면, W1을 1이라 할 때, W2는 대략 1.36~1.71이다. 이는 실험 결과에 따르면, 인터레이스 데이터와 스크롤 데이터 모두에서 직류화잔상과 플리커가 나타나지 않는 W2의 최적값이기 때문이다. 이 실험은 N-1의 배수 번째 프레임기간과 N의 배수 번째 프레임기 간 동안 액정셀에 충전되는 데이터전압의 극성을 동일하게 제어하고 그 외 나머지 프레임기간 동안 1 프레임기간 단위로 액정셀에 충전되는 데이터전압의 극성을 반전시켜 액정표시장치를 구동시키면서 W1을 2.24μs로 하고 W2를 조절하면서 인터레이스 데이터와 스크롤 데이터 모두에서 직류화잔상과 플리커를 확인하였던 실험이다. 이 실험에서, 인터레이스 데이터와 스크롤 데이터 모두에서 직류화잔상과 플리커가 나타나지 않는 W2는 대략 3.04μs~3.84μs로 확인되었다. 이 실험 결과, W2가 3.04μs보다 좁으면 N의 배수 번째 프레임기간 동안 액정셀(Clc)의 충전양 감소정도가 작기 때문에 육안으로 화면에서 플리커를 느낄 수 있었고, W2가 3.84μs보다 넓으면 N의 배수 번째 프레임기간 동안 액정셀(Clc)의 충전양 감소정도가 크기 때문에 육안으로 화면의 휘도저하와 플리커를 느낄 수 있었다.

위 실험에서 에이징기간 동안 제2 극성제어신호(FGDSOE)를 이용하여 N-1의 배수 번째 프레임기간과 N의 배수 번째 프레임기간 동안 액정셀에 충전되는 데이터전압의 극성을 동일하게 제어하고 그 외 나머지 프레임기간 동안 1 프레임기간 단위로 액정셀에 충전되는 데이터전압의 극성을 반전시키고, 소스 출력 인에이블신호의 펄스폭을 'W2'와 같이 좁게 제어한 결과, 에이징기간 동안 도 8에서 언더슈트(Under shoot)로 나타나는 광파형과 같이 N의 배수 번째 프레임기간 동안 액정셀의 휘도가 현저히 낮아졌다. 이러한 현상은 에이징기간 동안 액정의 응답특성이 낮기 때문에 에이징기간 동안 N-1의 배수 번째 프레임기간과 N의 배수 번째 프레임기간 동안 액정셀에 충전되는 데이터전압의 극성을 동일하게 제어하고 그 외 나머지 프레임기간 동안 1 프레임기간 단위로 액정셀에 충전되는 데이터전압의 극성을 반전시키면 N의 배수 번째 프레임기간에서 액정셀의 충전양이 낮아지기 때문이다. 따라서, 본 발명의 제1 실시예에 따른 액정표시장치의 구동방법은 에이징기간 동안 데이터전압의 극성을 매 프레임마다 반전시키고 소스 출력 인에이블신호(SOE)의 펄스폭을 상대적으로 좁혀 액정셀의 데이터 충전양을 증가시켜 에이징기간 동안 액정셀의 응답특성과 휘도를 높인다.

도 9 내지 도 11은 에이징기간 후에 스크롤 데이터가 임의의 액정셀(Clc)에 공급될 때 직류화 잔상과 플리커 예방 효과를 설명하기 위한 도면이다.

도 9를 참조하면, 기호나 문자를 프레임당 8 픽셀(pixel)의 속도로 이동시키고 극성제어신호(Polarity, POL)를 이용하여 8 프레임기간 단위로 그 이전 프레임과 동일한 극성으로 데이터전압을 제어하면, 임의의 액정셀(Clc)은 빗금친 프레임기간들에서 기호나 문자의 데이터전압을 충전하고 그 전압들이 "++" -> "--" -> "++" -> "--"로 변한다. 따라서, 본 발명은 일정한 속도로 기호나 문자가 이동하는 스크롤 데이터에서 액정셀(Clc)에 충전되는 전압의 극성이 주기적으로 반전됨으로써 동일 극성의 전압이 누적되어 나타나는 직류화 잔상을 예방할 수 있다.

액정표시패널 위에 배치된 포토 다이오드(Photo diode)의 출력 파형인 도 10의 광파형에서 볼 수 있는 바와 같이 8 프레임기간 주기로 연속되는 2 개의 프레임기간 동안 동일한 극성의 데이터전압이 반복되므로 그 중 두 번째 프레임기간에서 액정셀에 동일 극성의 데이터전압이 누적되어 그 전압이 커지게 된다. 이러한 동일 극성의 누적 전압으로 인하여, 도 9 및 도 10과 같이 8 프레임기간 주기로 연속되는 2 개의 프레임기간 중에서 두 번째 프레임기간에 액정셀(Clc)의 휘도가 급격 히 증가하여 플리커로 보일 수 있다. 이러한 플리커 현상을 예방하기 위하여, 본 발명의 제1 실시예에 따른 액정표시장치의 구동방법은 N의 배수 번째 프레임기간에서 제2 소스 출력 인에이블신호(FGDSOE)를 이용하여 액정셀(Clc)의 충전양을 저하시켜 도 11과 같이 휘도의 급격한 변화를 방지한다.

도 12는 인터레이스 데이터가 임의의 액정셀(Clc)에 공급될 때 직류화 잔상과 플리커 예방 효과를 설명하기 위한 도면이다.

도 12를 참조하면, 임의의 액정셀(Clc)에 인터레이스 데이터가 공급되면 그 액정셀(Clc)에는 제N-1 프레임기간과 제N+1 프레임기간에만 높은 데이터전압이 공급되고, 제N 프레임기간과 제N+2 프레임기간에 상대적으로 낮은 블랙전압 혹은 평균전압이 공급된다. 그 결과, 제N-1 프레임기간에 공급되는 정극성 데이터전압과 제N+1 프레임기간에 공급되는 부극성 데이터전압이 중화되어 액정셀(Clc)에 편향된 극성의 전압이 축적되지 않는다. 따라서, 본 발명의 실시예에 따른 액정표시장치는 인터레이스 데이터가 공급될 때에도 직류화 잔상과 플리커가 나타나지 않는다.

도 13은 본 발명의 제2 실시예에 따른 액정표시장치의 구동방법의 제어수순을 단계적으로 나타내는 흐름도이다.

도 6 및 13을 참조하면, 본 발명의 제2 실시예에 따른 액정표시장치의 구동방법은 전원이 입력된 직후의 에이징기간 동안 액정셀의 충전양을 증가시키고, N-1의 배수 번째 프레임기간과 N의 배수 번째 프레임기간 동안 액정셀에 충전되는 데이터전압의 극성을 동일하게 제어하고 그 외 나머지 프레임기간 동안 1 프레임기간 단위로 액정셀에 충전되는 데이터전압의 극성을 반전시킨다. 이를 위하여, 본 발 명은 에이징기간 동안 데이터 구동회로에 공급되는 제1 소스 출력 인에이블신호(Source Output Enable, SOE)의 하이논리기간 펄스폭을 도 7과 같이 좁게 제어하여 액정셀의 데이터 충전양을 높인다.(S131 및 S132) 또한, 본 발명은 에이징기간 동안 제2 극성제어신호(FGDPOL)로 데이터 구동회로로부터 출력되는 데이터전압의 극성을 제어하여 N-1의 배수 번째 프레임기간과 N의 배수 번째 프레임기간 동안 액정셀에 충전되는 데이터전압의 극성을 동일하게 제어하고 그 외 나머지 프레임기간 동안 1 프레임기간 단위로 액정셀에 충전되는 데이터전압의 극성을 반전시킨다.(S133)

이어서, 본 발명의 제1 실시예에 따른 액정표시장치의 구동방법은 에이징기간 후에 N-1의 배수 번째 프레임기간과 N의 배수 번째 프레임기간 동안 액정셀에 충전되는 데이터전압의 극성을 동일하게 제어하고 그 외 나머지 프레임기간 동안 1 프레임기간 단위로 액정셀에 충전되는 데이터전압의 극성을 반전시키며, N의 배수 번째 프레임기간 동안 액정셀에 충전되는 데이터전압의 충전양을 감소시킨다. 이를 위하여, 본 발명은 에이징기간 후에 N의 배수 번째 프레임기간 이외의 기간 동안 펄스폭이 상대적으로 좁은 제1 소스 출력 인에이블신호(SOE)를 이용하여 액정셀의 데이터 충전양을 높이고 N의 배수 번째 프레임기간 동안 소스 출력 인에이블신호를 펄스폭이 상대적으로 긴 제2 소스 출력 인에이블신호(FGDSOE)로 변환하여 액정셀의 데이터 충전양을 상대적으로 줄인다.(S134) 그리고 본 발명은 에이징기간 후에 극성제어신호를 제2 극성제어신호(FGDPOL)로 변환하여 N-1의 배수 번째 프레임기간과 N의 배수 번째 프레임기간 동안 액정셀에 충전되는 데이터전압의 극성을 동일하게 제어하고 그 외 나머지 프레임기간 동안 1 프레임기간 단위로 액정셀에 충전되는 데이터전압의 극성을 반전시킨다.(S135)

도 14 내지 도 18은 본 발명의 실시예에 따른 액정표시장치를 나타낸다.

도 14를 참조하면, 본 발명의 실시예에 따른 액정표시장치는 액정표시패널(100), 타이밍 콘트롤러(101), POL/SOE 로직회로(102), 데이터 구동회로(103), 및 게이트 구동회로(104)를 구비한다.

액정표시패널(100)은 두 장의 유리기판 사이에 액정분자들이 형성된다. 이 액정표시패널(100)은 m 개의 데이터라인들(D1 내지 Dm)과 n 개의 게이트라인들(G1 내지 Gn)이 교차 구조에 의해 매트릭스 형태로 배치된 m×n 개의 액정셀들(Clc)을 포함한다.

액정표시패널(100)의 하부 유리기판에는 데이터라인들(D1 내지 Dm), 게이트라인들(G1 내지 Gn), TFT들, TFT에 접속된 액정셀(Clc)의 화소전극들(1), 및 스토리지 커패시터(Cst) 등이 형성된다. 액정표시패널(100)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 및 공통전극(2)이 형성된다. 한편, 공통전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극(1)과 함께 하부 유리기판 상에 형성된다. 액정표시패널(100)의 상부 유리기판과 하부 유리기판 상에는 광축이 직교하는 편광판이 부착되고 액정과 접하는 내면에 액정의 프리틸트각을 설정하기 위한 배향막이 형성된다.

타이밍 콘트롤러(101)는 수직/수평 동기신호(Vsync, Hsync), 데이터인에이블(Data Enable), 클럭신호(CLK) 등의 타이밍신호를 입력받아 데이터 구동회로(104)와 게이트 구동회로(104) 및 POL/SOE 로직회로(102)의 동작 타이밍을 제어하기 위한 제어신호들을 발생한다. 이러한 제어신호들은 게이트 스타트 펄스(Gate Start Pulse : GSP), 게이트 쉬프트 클럭신호(Gate Shift Clock : GSC), 게이트 출력 인에이블신호(Gate Output Enable : GOE), 소스 스타트 펄스(Source Start Pulse : SSP), 소스 샘플링 클럭(Source Sampling Clock : SSC), 제1 소스 출력 인에이블신호(SOE), 제1 극성제어신호(POL)를 포함한다. 게이트 스타트 펄스(GSP)는 한 화면이 표시되는 1 수직기간 중에서 스캔이 시작되는 시작 수평라인을 지시한다. 게이트 쉬프트 클럭신호(GSC)은 게이트 구동회로 내의 쉬프트 레지스터에 입력되어 게이트 스타트 펄스(GSP)를 순차적으로 쉬프트시키기 위한 타이밍 제어신호로써 TFT의 온(ON) 기간에 대응하는 펄스폭으로 발생된다. 게이트 출력 신호(GOE)는 게이트 구동회로(104)의 출력을 지시한다. 소스 스타트 펄스(SSP)는 데이터 제어신호(DDC)는 데이터가 표시될 1 수평라인에서 시작 화소를 지시한다. 소스 샘플링 클럭(SSC)은 라이징(Rising) 또는 폴링(Falling) 에지에 기준하여 데이터 구동회로(103) 내에서 데이터의 래치동작을 지시한다. 제1 소스 출력 인에이블신호(Source Output Enable : SOE)는 데이터 구동회로(103)의 출력을 지시한다. 제1 극성제어신호(Polarity : POL)는 액정표시패널(100)의 액정셀들(Clc)에 공급될 데이터전압의 극성을 지시한다. 제1 극성제어신호(POL)는 1 수평기간 주기로 논리가 반전되는 1 도트 인버젼의 극성제어신호나 2 수평기간 주기로 논리가 반전되는 2 도트 인버젼의 극성제어신호 중 어느 한 형태로 발생된다. 이러한 타이밍 콘트롤러(101)는 120Hz 또는 60Hz 프레임 주파수로 타이밍 제어신호들을 발생하여 120Hz 또는 60Hz 기준으로 POL/SOE 로직회로(102), 데이터 구동회로(103), 게이트 구동회로(104)의 동작 타이밍을 제어한다. 프레임 주파수는 수직 동기신호(Vsync)에 대응하는 주파수로써 초당 화면 수를 지시한다. 120Hz 프레임 주파수는 1초당 120 개의 화면이 액정표시패널(100)에 표시되도록 하며, 60Hz 프레임 주파수는 1초당 60 개의 화면이 액정표시패널(100)에 표시되도록 한다. 플리커는 액정표시장치가 120Hz 프레임 주파수로 구동될 때 60Hz 프레임 주파수에 비하여 거의 느껴지지 않는다.

POL/SOE 로직회로(102)는 전원전압(Vcc)의 공급시간을 게이트 스타트 펄스(GSP)로 카운트하여 에이징기간 동안 제1 소스 출력 인에이블신호(SOE)와 제1 극성제어신호(POL)(또는 제2 극성제어신호(FGDPOL)을 출력한다.

POL/SOE 로직회로(102)는 에이징기간 후에 게이트 스타트 펄스(GSP)와 제1 극성제어신호(POL)를 입력받아 잔상과 플리커를 예방하기 위하여 도 20과 같은 제2 극성제어신호(FGDPOL)를 출력한다. 제1 극성제어신호(POL)는 도 20과 같이 N의 배수 번째 프레임기간 이외의 다른 기간에서 1 수평기간 또는 2 수평기간 단위로 논리가 반전되고 또한, 프레임기간마다 데이터전압의 극성을 반전시키기 위하여 1 프레임기간 단위로 논리가 반전된다. 제2 극성제어신호(FGDPOL)는 도 20과 같이 N의 배수 번째 프레임기간에서 이전 프레임기간과 동일한 극성패턴으로 데이터전압의 극성을 제어하기 위하여 N-1의 배수번째 프레임기간과 N의 배수 번째 프레임기간에 서 동위상으로 발생되고 그 이외의 다른 기간에서 1 프레임기간 단위로 논리가 반전된다. 제2 극성제어신호(FGDPOL)는 제1 극성제어신호(POL)와 마찬가지로 1 수평기간 또는 2 수평기간 단위로 논리가 반전된다.

POL/SOE 로직회로(102)는 에이징기간 후에 제1 소스 출력 인에이블신호(SOE)와 제3 클럭신호(CLK3)를 입력받아 잔상과 플리커를 예방하기 위하여 N의 배수 번째 프레임기간에서 펄스폭이 넓게 조정된 제2 소스 출력 인에이블신호(FGDSOE)를 출력하고, N의 배수 번째 프레임기간 이외의 다른 기간에서 펄스폭이 좁은 제1 소스 출력 인에이블신호(SOE)를 출력한다. 제1 소스 출력 인에이블신호(SOE)는 모든 프레임기간에서 제1 펄스폭(W1)으로 발생된다. 제2 소스 출력 인에이블신호(SOE)는 N의 배수 프레임기간에서 제2 펄스폭(W2)으로 발생되고 N의 배수 프레임기간 이외의 다른 프레임기간들에서 제1 펄스폭(W1)으로 발생된다.

POL/SOE 로직회로(102)는 제조업체의 선택에 따라 결정되는 선택신호(SEL2)에 의해 제1 및 제2 극성제어신호(FGDPOL) 중 어느 하나와, 제1 및 제2 소스출력인에이블신호(SOE, FGDSOE)를 선택적으로 데이터 구동회로(103)에 공급할 수도 있다.

본 발명의 실시예에 따른 액정표시장치는 타이밍 콘트롤러(101)와 POL/SOE 로직회로(102) 사이에 접속되어 제3 클럭신호(CLK)를 발생하기 위한 멀티플렉서를 더 구비한다. 멀티플렉서는 타이밍 콘트롤러(101)의 내부 발진기로부터 발생되는 제1 클럭신호(CLK1) 또는 외부 발진기로부터 공급되는 제2 클럭신호(CLK2)를 자신의 제어단자에 공급되는 제어신호에 따라 선택하고, 선택된 클럭신호(CLK1 또는 CLK2)를 제3 클럭신호(CLK3)로써 POL/SOE 로직회로(102)에 공급한다. 이러한 멀티 플렉서의 제어단자는 옵션핀에 접속된다. 옵션핀은 멀티플렉서의 제어단자에 접속되고, 제조업체에 의해 기저전압원(GND) 또는 전원전압(Vcc)에 선택적으로 접속될 수 있다. 예컨대, 옵션핀이 기저전압원(GND)에 접속되면 멀티플렉서는 자신의 제어단자에 "0"의 선택 제어신호(SEL)가 공급되어 제1 클럭신호(CLK1)를 제3 클럭신호(CLK3)로써 출력하고, 옵센핀이 전원전압(Vcc)에 접속되면 멀티플렉서는 자신의 제어단자에 '1'의 선택 제어신호(SEL)가 공급되어 제2 클럭신호(CLK2)를 제3 클럭신호(CLK3)로써 출력한다.

데이터 구동회로(103)는 타이밍 콘트롤러(101)의 제어 하에 디지털 비디오 데이터(RGB)를 래치한다. 그리고 데이터 구동회로(103)는 디지털 비디오 데이터를 극성제어신호(POL/FGDPOL)에 따라 아날로그 정극성/부극성 감마보상전압으로 변환하여 정극성/부극성 아날로그 데이터전압을 발생하고 그 데이터전압을 데이터라인들(D1 내지 Dm)에 공급한다.

게이트 구동회로(104)는 쉬프트 레지스터, 쉬프트 레지스터의 출력신호를 액정셀의 TFT 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터 및 레벨 쉬프터와 게이트라인(G1 내지 Gn) 사이에 접속되는 출력 버퍼를 각각 포함하는 다수의 게이트 드라이브 집적회로들로 구성된다. 이 게이트 구동회로(104)는 대략 1 수평기간의 펄스폭을 가지는 스캔펄스들을 순차적으로 출력한다.

타이밍 콘트롤러(101)와 POL/SOE 로직회로(102)는 원칩(One Chip)으로 집적될 수 있다.

본 발명의 실시예에 따른 액정표시장치는 타이밍 콘트롤러(101)에 디지털 비 디오 데이터(RGB)와 타이밍신호들(Vsync, Hsync, DE, CLK)을 공급하는 시스템(105)을 더 구비한다.

시스템(105)은 방송신호, 외부기기 인터페이스회로, 그래픽처리회로, 라인 메모리(106) 등을 포함하여 방송신호나 외부기기로부터 입력되는 영상소스로부터 비디오 데이터를 추출하고 그 비디오 데이터를 디지털로 변환하여 타이밍 콘트롤러(101)에 공급한다. 시스템(106)에서 수신되는 인터레이스 방송신호는 라인메모리(106)에 저장된 후 출력된다. 인터레이스 방송신호의 비디오 데이터는 기수 프레임기간에 기수라인에만 존재하고 우수 프레임기간에 우수라인에만 존재한다. 따라서, 시스템(105)은 인터레이스 방송신호를 수신하면 라인 메모리(106)에 저장된 유효 데이터들의 평균값 또는 블랙 데이터값으로 기수 프레임기간의 우수라인 데이터, 그리고 우수 프레임의 기수라인 데이터를 발생한다. 이러한 시스템(105)은 디지털 비디오 데이터와 함께 타이밍신호들(Vsync, Hsync, DE, CLK)을 타이밍 콘트롤러(101)에 공급한다. 또한, 시스템(105)은 타이밍 콘트롤러(101), POL/SOE 로직회로(102), 데이터 구동회로(103), 게이트 구동회로(104), 액정표시패널의 구동전압을 발생하는 직류-직류 변환기(DC-DC convertor), 백라이트 유닛의 광원 점등을 위한 인버터 등의 회로에 전원을 공급한다.

타이밍 콘트롤러(101), POL/SOE 로직회로(102), 데이터 구동회로(103), 게이트 구동회로(104) 등의 디지털 회로들은 시스템(105)으로부터 공급되는 전원전압(Vcc)에 의해 구동하기 시작한다. 전원전압(Vcc)은 사용자가 전원 스위치를 턴-온시킬 때 발생되는 리셋신호(Reset)에 응답하여 발생된다.

도 15 및 도 16은 데이터 구동회로(103)를 상세히 나타내는 회로도이다.

도 15 및 도 16을 참조하면, 데이터 구동회로(103)는 각각 k(k는 m보다 작은 정수) 개의 데이터라인들(D1 내지 Dk)을 구동하는 다수의 소스 집적회로(Integrated Circuit, IC)를 포함한다.

소스 집적회로 각각은 쉬프트 레지스터(111), 데이터 레지스터(112), 제1 래치(113), 제2 래치(114), 디지털/아날로그 변환기(이하, "DAC"라 한다)(115), 차지쉐어회로(Charge Share Circuit)(116) 및 출력회로(117)를 포함한다.

쉬프트레지스터(111)는 타이밍 콘트롤러(101)로부터의 소스 스타트 펄스(SSP)를 소스 샘플링 클럭(SSC)에 따라 쉬프트시켜 샘플링신호를 발생하게 된다. 또한, 쉬프트 레지스터(111)는 소스 스타트 펄스(SSP)를 쉬프트시켜 다음 단 집적회로의 쉬프트 레지스터(111)에 캐리신호(CAR)를 전달하게 된다.

데이터 레지스터(112)는 타이밍 콘트롤러(101)에 의해 분리된 기수 디지털 비디오 데이터(RGBodd)와 우수 디지털 비디오 데이터(RGBeven)를 일시 저장하고 저장된 데이터들(RGBodd,RGBeven)을 제1 래치(113)에 공급한다.

제1 래치(113)는 쉬프트 레지스터(111)로부터 순차적으로 입력되는 샘플링신호에 응답하여 데이터 레지스터(112)로부터의 디지털 비디오 데이터들(RGBeven, RGBodd)을 샘프링하고, 그 데이터들(RGBeven, RGBodd)을 1 수평라인 분씩 래치한 다음, 1 수평라인 분의 데이터를 동시에 출력한다.

제2 래치(114)는 제1 래치(113)로부터 입력되는 1 수평라인분의 데이터를 래치한 다음, 소스 출력 인에이블신호(SOE, FGDSOE)의 로우논리기간 동안 다른 집적 회로들의 제2 래치(114)와 동시에 래치된 디지털 비디오 데이터들을 출력한다.

DAC(115)는 도 13과 같이 정극성 감마기준전압(GH)이 공급되는 P-디코더(PDEC)(121), 부극성 감마기준전압(GL)이 공급되는 N-디코더(NDEC)(122), 극성제어신호들(POL/POLa~POLd)에 응답하여 P-디코더(121)의 출력과 N-디코더(122)의 출력를 선택하는 멀티플렉서(123)를 포함한다. P-디코더(121)는 제2 래치(114)로부터 입력되는 디지털 비디오 데이터를 디코드하여 그 데이터의 계조값에 해당하는 정극성 감마보상전압을 출력하고, N-디코더(122)는 제2 래치(114)로부터 입력되는 디지털 비디오 데이터를 디코드하여 그 데이터의 계조값에 해당하는 부극성 감마보상전압을 출력한다. 멀티플렉서(123)는 극성제어신호(POL/FGDPOL)에 응답하여 정극성의 감마보상전압과 부극성의 감마보상전압을 선택하고 선택된 정극성/부극성 감마보상전압을 아날로그 데이터전압으로 출력한다. 차지쉐어회로(116)는 소스 출력 인에이블신호(SOE, FGDSOE)의 하이논리기간 동안 이웃한 데이터 출력채널들을 단락(short)시켜 이웃한 데이터전압들의 평균값을 차지쉐어전압으로 출력하거나, 소스 출력 인에이블신호(SOE, FGDSOE)의 하이논리기간 동안 데이터 출력채널들에 공통전압(Vcom)을 공급하여 정극성 데이터전압과 부극성 데이터전압의 급격한 변화를 줄인다. 출력회로(117)는 버퍼를 포함하여 데이터라인(D1 내지 Dk)으로 공급되는 아날로그 데이터전압의 신호감쇠를 최소화한다.

도 17 내지 도 20은 POL/SOE 로직회로(102)를 상세히 설명하기 위한 회로도들과 파형도들이다.

도 17을 참조하면, POL/SOE 로직회로(102)는 로직부(131), 제1 및 제2 멀티 플렉서(132, 133), 및 에이징 안정화회로(134)를 구비한다.

로직부(131)는 클럭신호(CLK3), 게이트 스타트 펄스(GSP), 및 제1 소스 출력 인에이블신호(SOE)를 이용하여 제2 소스 출력 인에이블신호(FGDSOE)를 발생하고, 제1 극성제어신호(POL)를 제2 극성제어신호(FGDPOL)로 변환한다.

제1 멀티플렉서(132)는 에이징 안정화회로(134)의 제어 하에 제1 극성제어신호(POL)와 제2 극성제어신호(FGDPOL) 중 어느 하나를 선택한다.

제2 멀티플렉서(133)는 에이징 안정화회로(134)의 제어 하에 제1 소스 출력 인에이블신호(SOE)와 제2 소스 출력 인에이블신호(FGDSOE) 중 어느 하나를 선택한다.

에이징 안정화회로(134)는 도 19와 같이 전원전압(Vcc)의 공급기간을 게이트 스타트 펄스(GSP)로 카운트하여 에이징기간을 판단하고 그 에이징기간 동안 제2 멀티플렉서(133)로 하여금 제1 소스출력인에이블신호(SOE)를 출력하도록 제2 멀티플렉서(133)를 제어한다. 그리고 에이징 안정화회로(134)는 에이징기간 동안 제1 멀티플렉서(133)로 하여금 제1 극성제어신호(POL)와 제2 극성제어신호(FGDPOL) 중 어느 하나를 출력하도록 제1 멀티플렉서(132)를 제어한다. 사용자가 시스템(105) 또는 액정표시장치의 전원을 턴-온시키면 도 19와 같이 시스템(105) 또는 액정표시장치로부터 리셋신호(Reset)가 발생되고, 그 리셋신호(Reset)가 발생되는 시점에 전원전압(Vcc)이 발생된다.

도 18을 참조하면, 로직부(131)는 프레임 카운터(141), POL 반전부(142), 배타적 논리합 게이트(이하, "XOR"라 함)(143), SOE 타이밍 분석부(144), 및 SOE 조 정부(145), 및 제3 멀티플렉서(146)를 구비한다.

프레임 카운터(141)는 1 프레임기간 동안 1회 발생되고 1 프레임기간의 시작과 동시에 발생되는 게이트 스타트 펄스(GSP)에 응답하여 액정표시패널(100)에 표시될 화상의 프레임 수를 지시하는 프레임 카운트 정보(Fcnt)를 출력한다. 또한, 프레임 카운터(141)는 N의 배수 번째 프레임기간을 지시하는 N 프레임 정보(Nth Frame)를 발생한다.

POL 반전부(142)는 프레임 카운터(141)로부터의 프레임 카운트 정보(Fcnt)를 입력받아 그 프레임 카운트 정보(Fcnt)를 N으로 나머지 연산하여 그 연산결과 나머지가 '0'이 되는 시점에 논리를 반전시킨 출력신호를 발생한다. 이 출력신호는 POL 반전신호(POLinv)로써 도 20과 같이 N-1 개의 프레임기간 동안 하이논리(또는 로우 논리)를 유지하고 N의 배수 번째 프레임기간의 시작시점에 로우논리(또는 하이논리)로 반전된다. 따라서, POL 반전신호(POLinv)는 N의 배수 번째 프레임기간마다 그 시작시점을 지시한다.

XOR(143)는 제1 극성제어신호(POL)와 POL 반전신호(POLinv)를 배타적 논리합 연산하여 도 20과 같이 N-1의 배수 번째 프레임기간과 N의 배수 번째 프레임기간에서 극성패턴이 동일하고 그 이외의 나머지 프레임기간에서 프레임기간 단위로 극성패턴이 반전되는 제2 극성제어신호(FGDPOL)를 발생한다.

SOE 타이밍 분석부(144)는 클럭신호(CLK3)로 제1 소스 출력 인에이블신호(SOE)를 분석하여 제1 소스 출력 인에이블신호(SOE)의 라이징에지(rising edge), 펄스폭, 폴링에지(falling edge)를 검출한다.

SOE 조정부(145)는 SOE 타이밍 분석부(144)로부터의 SOE 정보(Check_SOE)를 이용하여 제1 소스 출력 인에이블신호(SOE)에 비하여 상대적으로 펄스폭이 넓은 펄스신호를 발생한다.

제3 멀티플렉서(146)는 프레임 카운터(141)로부터의 N 프레임정보(Nth Frame)에 따라 N의 배수 번째 프레임기간에 SOE 조정부(145)의 출력을 선택하고 N의 배수 번째 프레임기간 이외의 다른 프레임기간들에서 제1 소스 출력 인에이블신호(SOE)를 선택하여 제2 소스 출력 인에이블신호(FGESOE)를 발생한다.

도 21은 본 발명의 제3 실시예에 따른 액정표시장치의 구동방법을 설명하기 위한 흐름도이다.

도 21을 참조하면, 본 발명의 제3 실시예에 따른 액정표시장치의 구동방법은 전원이 턴온된 직후 소정의 에이징기간 동안 제1 소스 출력 인에이블 신호를 이용하여 데이터 구동회로를 제어함으로써 액정셀의 데이터 충전양을 높인다. 또한, 본 발명은 에이징기간 동안 제1 극성제어신호(POL)를 이용하여 액정셀에 공급되는 데이터전압의 극성을 1 프레임기간 단위로 반전시키거나, 제2 극성제어신호(FGDPOL)를 이용하여 N-1의 배수 번째 프레임기간과 N의 배수 번째 프레임기간 동안 액정셀에 충전되는 데이터전압의 극성을 동일하게 제어하고 그 외 나머지 프레임기간 동안 1 프레임기간 단위로 액정셀에 충전되는 데이터전압의 극성을 반전시킨다.(S211, S213)

본 발명의 제3 실시예에 따른 액정표시장치의 구동방법은 에이징기간 후에 입력 데이터를 분석하여, 그 입력 데이터가 인터레이스 데이터 또는 스크롤 데이터 와 같이 직류화 잔상이 나타날 수 있는 데이터인가를 판단한다.(S213, S214)

S214 단계에서, 본 발명의 제3 실시예에 따른 액정표시장치의 구동방법은 현재 입력되는 데이터가 직류화 잔상이 나타날 수 있는 데이터로 판단되면 현재 프레임기간이 N의 배수 번째 프레임기간인가를 판단하고, 현재 프레임기간이 N의 배수 번째 프레임기간이면 제2 극성제어신호(FGDPOL)를 이용하여 액정표시패널에 표시될 데이터전압의 극성을 제어하여 와 제2 소스 출력 인에이블신호(FGDSOE)를 이용하여 액정셀의 데이터 충전양을 낮게 제어한다.(S215, S216)

S214 단계에서, 현재 입력되는 데이터가 직류화 잔상이 나타날 수 있는 데이터가 아니고 또한, 현재 프레임기간이 N의 번째 배수 프레임기간이 아니면 제1 극성제어신호(POL)를 이용하여 액정표시패널에 표시될 데이터전압의 극성을 제어하고 제1 소스 출력 인에이블신호(SOE)를 이용하여 액정셀의 데이터 충전양을 높게 제어한다.(S215)

도 22는 본 발명의 제3 실시예에 따른 액정표시장치의 구동방법으로 구동되는 액정표시장치를 나타낸다.

도 22를 참조하면, 본 발명의 다른 실시예에 따른 액정표시장치는 시스템(105), 액정표시패널(100), 영상 분석회로(161), 타이밍 콘트롤러(101), POL/SOE 로직회로(162), 데이터 구동회로(103), 및 게이트 구동회로(104)를 구비한다. 이 실시예에서 시스템(105), 액정표시패널(100), 타이밍 콘트롤러(101), 데이터 구동회로(103) 및 게이트 구동회로(104)는 전술한 제1 실시예와 실질적으로 동일하므로 동일한 도면부호를 붙이고 그에 대한 상세한 설명을 생략하기로 한다.

영상 분석회로(161)는 현재 입력되는 영상의 디지털 비디오 데이터들에 대하여 직류화 잔상이 발생 가능한 데이터인가를 판단한다. 영상 분석회로(161)는 1 프레임 영상에서 이웃하는 라인들 간의 데이터를 비교하여 그 라인들 간의 데이터가 소정의 임계치 이상으로 크면 현재 입력되는 데이터를 인터레이스 데이터로 판단한다. 또한, 영상 분석회로(161)는 프레임단위로 각 픽셀들의 데이터를 비교하여 표시영상에서 움직이는 화상과 그 화상의 이동속도를 검출하여, 미리 설정된 속도로 움직임 화상이 이동한다면 그 그 움직임 화상이 포함된 프레임 데이터를 스크롤 데이터로 판단한다. 이러한 영상 분석의 결과로, 영상 분석회로(161)는 인터레이스 데이터, 스크롤 데이터를 지시하는 선택신호(SEL3)를 발생하고 그 선택신호(SEL3)를 이용하여 POL/SOE 로직회로(162)를 제어한다.

POL/SOE 로직회로(162)는 도 17 및 도 18과 같이 전원전압의 공급기간을 카운트하여 에이징기간을 판단하고 에이징기간 동안 제1 및 제2 극성제어신호(POL, FGDPOL) 중 어느 하나를 발생하고 또한, 에이징기간 동안 제1 소스 출력 인에이블신호를 출력한다.

POL/SOE 로직회로(162)는 도 17 및 도 18과 같이 에이징기간 후에 영상 분석회로(161)로부터의 선택신호(SEL3)의 제1 논리값에 응답하여 직류화 잔상이 나타날 수 있는 데이터들이 입력될 때 제2 극성제어신호(FGDPOL)와 제2 소스 출력인에이블신호(FGESOE)를 출력한다. 반면에, POL/SOE 로직회로(162)는 에이징기간 후에 영상 분석회로(161)로부터의 선택신호(SEL3)의 제2 논리값에 응답하여 직류화 잔상이 나타날 수 있는 데이터들이 입력되지 않으면 제1 극성제어신호(POL)와 제1 소스 출 력인에이블신호(SOE)를 발생한다.

타이밍 콘트롤러(101), 영상 분석회로(161), 및 POL/SOE 로직회로(162)는 원칩으로 집적될 수 있다.

상술한 바와 같이, 본 발명의 실시예에 따른 액정표시장치와 그 구동방법은 에이징기간 동안 액정셀의 데이터전압 충전양을 높여 플리커를 예방한다. 또한, 본 발명의 실시예에 따른 액정표시장치와 그 구동방법은 N의 배수 번째 프레임기간에 그 이전 프레임기간과 동일한 극성패턴으로 데이터전압의 극성을 제어하여 직류화잔상을 예방할 수 있고, N의 배수 번째 프레임기간 동안 소스 출력 인에이블신호의 펄스폭을 넓혀 액정셀들의 충전양을 저하시킴으로써 N의 배수 번째 프레임기간에서 플리커를 예방할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (14)

1. 다수의 데이터라인과 다수의 게이트라인이 형성되고 다수의 액정셀들을 가지는 액정표시패널;

   상기 데이터라인들에 데이터를 공급하는 데이터 구동회로;

   상기 게이트라인들에 스캔펄스를 공급하는 게이트 구동회로;

   상기 구동회로들을 구동하기 위한 전원이 발생되는 턴-온시점부터 그 이후의 일정 기간을 포함한 에이징기간 동안 상기 액정셀의 데이터 충전양을 높이고 상기 에이징기간 이후의 정상 구동기간 동안 N(N은 양의 정수)의 배수 번째 프레임기간에서 상기 액정셀의 데이터 충전양을 상대적으로 낮추는 제1 제어부; 및

   상기 정상 구동기간 동안 N-1의 배수 번째 프레임기간과 상기 N의 배수 번째 프레임기간에서 상기 액정셀에 공급되는 데이터의 극성을 동일하게 제어하고 그 이외의 프레임기간들에서 상기 액정셀에 공급되는 데이터의 극성을 1 프레임기간 단위로 반전시키는 제2 제어부를 구비하는 것을 특징으로 하는 액정표시장치.
2. 제 1 항에 있어서,

   상기 에이징기간은

   상기 전원이 발생된 시점부터 3분 내지 5분 사이의 경과시점까지의 기간인 것을 특징으로 하는 액정표시장치.
3. 제 1 항에 있어서,

   상기 제1 제어부는,

   상기 전원이 턴-온된 직후에 발생되는 전원전압의 공급기간을 카운트하여 상기 에이징기간을 판단하고,

   상기 에이징기간 동안 제1 소스 출력 인에이블신호를 발생하고,

   상기 정상 구동기간에서 상기 N의 배수 번째 프레임기간 동안 상기 제1 소스 출력 인에이블신호에 비하여 넓은 펄스폭을 가지며 상기 N의 배수 번째 프레임기간 이외의 다른 프레임기간 들에서 상기 제1 소스 출력 인에이블신호와 동일한 펄스폭을 가지는 제2 소스 출력 인에이블신호를 발생하는 것을 특징으로 하는 액정표시장치.
4. 제 3 항에 있어서,

   상기 데이터 구동회로는,

   상기 제1 제어부로부터의 소스 출력 인에이블신호들에 응답하여 상기 데이터들을 출력하는 것을 특징으로 하는 액정표시장치.
5. 제 1 항에 있어서,

   상기 제2 제어부는,

   상기 에이징기간 동안 상기 액정셀에 공급되는 데이터의 극성을 1 프레임기간 단위로 반전시키기 위한 제1 극성제어신호를 발생하고,

   상기 정상 구동기간 동안 상기 N-1의 배수 번째 프레임기간과 상기 N의 배수 번째 프레임기간에 동일한 극성패턴으로 발생되고 그 이외의 다른 프레임기간에 1 프레임기간 단위로 상기 극성패턴이 반전되는 제2 극성제어신호를 발생하는 것을 특징으로 하는 액정표시장치.
6. 제 1 항에 있어서,

   상기 제2 제어부는,

   상기 에이징기간 동안과 상기 정상 구동기간 동안 상기 N-1의 배수 번째 프레임기간과 상기 N의 배수 번째 프레임기간에 동일한 극성패턴으로 발생되고 그 이외의 다른 프레임기간에 1 프레임기간 단위로 상기 극성패턴이 반전되는 제2 극성제어신호를 발생하는 것을 특징으로 하는 액정표시장치.
7. 제 5 항 또는 제 6 항에 있어서,

   상기 데이터 구동회로는,

   상기 제2 제어부로부터의 상기 극성제어신호들에 응답하여 상기 데이터의 극성을 반전시키는 것을 특징으로 하는 액정표시장치.
8. 다수의 데이터라인과 다수의 게이트라인이 형성되고 다수의 액정셀들을 가지는 액정표시패널;

   상기 데이터라인들에 데이터를 공급하는 데이터 구동회로;

   상기 게이트라인들에 스캔펄스를 공급하는 게이트 구동회로;

   상기 데이터들을 분석하여 상기 데이터들이 인터레이스 데이터와 스크롤 데이터 중 어느 하나인가를 판단하는 영상분석회로;

   상기 구동회로들을 구동하기 위한 전원이 발생되는 턴-온시점부터 그 이후의 일정 기간을 포함한 에이징기간 동안 상기 액정셀의 데이터 충전양을 높이고, 상기 영상 분석회로의 제어 하에 상기 에이징기간 이후의 정상 구동기간 동안 상기 인터레이스 데이터와 상기 스크롤 데이터 중 어느 하나가 입력될 때 N(N은 양의 정수)의 배수 번째 프레임기간에서 상기 액정셀의 데이터 충전양을 상대적으로 낮추는 제1 제어부; 및

   상기 영상 분석회로의 제어 하에 상기 정상 구동기간 동안 상기 인터레이스 데이터와 상기 스크롤 데이터 중 어느 하나가 입력될 때 N-1의 배수 번째 프레임기간과 상기 N의 배수 번째 프레임기간에서 상기 액정셀에 공급되는 데이터의 극성을 동일하게 제어하고 그 이외의 프레임기간들에서 상기 액정셀에 공급되는 데이터의 극성을 1 프레임기간 단위로 반전시키는 제2 제어부를 구비하는 것을 특징으로 하는 액정표시장치.
9. 다수의 데이터라인과 다수의 게이트라인이 형성되고 다수의 액정셀들을 가지는 액정표시패널, 상기 데이터라인들에 데이터를 공급하는 데이터 구동회로, 상기 게이트라인들에 스캔펄스를 공급하는 게이트 구동회로를 구비한 액정표시장치의 구동방법에 있어서,

   상기 구동회로들을 구동하기 위한 전원을 발생하는 단계;

   상기 전원이 발생되는 턴-온시점부터 그 이후의 일정 기간을 포함한 에이징기간 동안 상기 액정셀의 데이터 충전양을 높이고 상기 에이징기간 이후의 정상 구동기간 동안 N(N은 양의 정수)의 배수 번째 프레임기간에서 상기 액정셀의 데이터 충전양을 상대적으로 낮추는 단계; 및

   상기 정상 구동기간 동안 N-1의 배수 번째 프레임기간과 상기 N의 배수 번째 프레임기간에서 상기 액정셀에 공급되는 데이터의 극성을 동일하게 제어하고 그 이외의 프레임기간들에서 상기 액정셀에 공급되는 데이터의 극성을 1 프레임기간 단위로 반전시키는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
10. 제 9 항에 있어서,

    상기 에이징기간은

    상기 전원이 발생된 시점부터 3분 내지 5분 사이의 경과시점까지의 기간인 것을 특징으로 하는 액정표시장치의 구동방법..
11. 제 9 항에 있어서,

    상기 전원이 턴-온된 직후에 발생되는 전원전압의 공급기간을 카운트하여 상기 에이징기간을 판단하는 단계;

    상기 에이징기간 동안 상기 데이터 구동회로의 출력을 제어하는 제1 소스 출력 인에이블신호를 발생하는 단계; 및

    상기 정상 구동기간 동안 상기 데이터 구동회로의 출력을 제어하는 제2 소스 출력 인에이블신호를 발생하는 단계를 더 포함하고,

    상기 제2 소스 출력 인에이블신호는 상기 N의 배수 번째 프레임기간 동안 상기 제1 소스 출력 인에이블신호에 비하여 넓은 펄스폭을 가지며 상기 N의 배수 번째 프레임기간 이외의 다른 프레임기간 들에서 상기 제1 소스 출력 인에이블신호와 동일한 펄스폭을 가지는 것을 특징으로 하는 액정표시장치의 구동방법.
12. 제 9 항에 있어서,

    상기 에이징기간 동안 상기 액정셀에 공급되는 데이터의 극성을 제어하기 위한 제1 극성제어신호를 발생하는 단계; 및

    상기 정상 구동기간 동안 상기 액정셀에 공급되는 데이터의 극성을 제어하기 위한 제2 극성제어신호를 발생하는 단계를 더 포함하고;

    상기 제2 극성제어신호는 상기 N-1의 배수 번째 프레임기간과 상기 N의 배수 번째 프레임기간에 동일한 극성패턴으로 발생되고 그 이외의 다른 프레임기간에 1 프레임기간 단위로 상기 극성패턴이 반전되는 것을 특징으로 하는 액정표시장치의 구동방법.
13. 제 9 항에 있어서,

    상기 에이징기간 동안과 상기 정상 구동기간 동안

    상기 액정셀에 공급되는 데이터의 극성을 제어하기 위한 제2 극성제어신호를 발생하는 단계를 더 포함하고;

    상기 제2 극성제어신호는 상기 N-1의 배수 번째 프레임기간과 상기 N의 배수 번째 프레임기간에 동일한 극성패턴으로 발생되고 그 이외의 다른 프레임기간에 1 프레임기간 단위로 상기 극성패턴이 반전되는 것을 특징으로 하는 액정표시장치의 구동방법.
14. 다수의 데이터라인과 다수의 게이트라인이 형성되고 다수의 액정셀들을 가지는 액정표시패널, 상기 데이터라인들에 데이터를 공급하는 데이터 구동회로, 상기 게이트라인들에 스캔펄스를 공급하는 게이트 구동회로를 구비한 액정표시장치의 구동방법에 있어서,

    상기 구동회로들을 구동하기 위한 전원을 발생하는 단계;

    상기 데이터들을 분석하여 상기 데이터들이 인터레이스 데이터와 스크롤 데이터 중 어느 하나인가를 판단하는 단계;

    상기 전원이 발생되는 턴-온시점부터 그 이후의 일정 기간을 포함한 에이징기간 동안 상기 액정셀의 데이터 충전양을 높이고, 상기 에이징기간 이후의 정상 구동기간 동안 상기 인터레이스 데이터와 상기 스크롤 데이터 중 어느 하나가 입력될 때 N(N은 양의 정수)의 배수 번째 프레임기간에서 상기 액정셀의 데이터 충전양을 상대적으로 낮추는 단계; 및

    상기 정상 구동기간 동안 상기 인터레이스 데이터와 상기 스크롤 데이터 중 어느 하나가 입력될 때 N-1의 배수 번째 프레임기간과 상기 N의 배수 번째 프레임 기간에서 상기 액정셀에 공급되는 데이터의 극성을 동일하게 제어하고 그 이외의 프레임기간들에서 상기 액정셀에 공급되는 데이터의 극성을 1 프레임기간 단위로 반전시키는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.

Images