KR20080086178A - Method of manufacturing stack package - Google Patents

Method of manufacturing stack package Download PDF

Info

Publication number
KR20080086178A
KR20080086178A KR1020070027992A KR20070027992A KR20080086178A KR 20080086178 A KR20080086178 A KR 20080086178A KR 1020070027992 A KR1020070027992 A KR 1020070027992A KR 20070027992 A KR20070027992 A KR 20070027992A KR 20080086178 A KR20080086178 A KR 20080086178A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor chip
bump
stack package
package manufacturing
Prior art date
Application number
KR1020070027992A
Other languages
Korean (ko)
Inventor
성현호
박용규
김인회
Original Assignee
(주)아이셀론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)아이셀론 filed Critical (주)아이셀론
Priority to KR1020070027992A priority Critical patent/KR20080086178A/en
Publication of KR20080086178A publication Critical patent/KR20080086178A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Abstract

A method for manufacturing stack package is provided to reduce the working hours by preceding a supersonic wave junction process of a semiconductor chip at a room temperature. A method for manufacturing a stack package includes the steps of: mounting a first semiconductor chip on a first surface of a substrate; and mounting another first semiconductor chip on a second surface of the substrate to mount the semiconductor chip on both sides of the substrate. A pad is formed on the substrate and a bump is formed on the first semiconductor. The pad and the bump are conjugated by supersonic waves. A frequency band of the supersonic waves lies between 30KHz and 110KHz. The supersonic waves are applied horizontally at a horn of the supersonic waves and weight is applied vertically. A temperature range at the horn of the supersonic waves is 20°C to 100°C and the substrate keeps 20°C to 100°C.

Description

스택 패키지 제조 방법{Method of manufacturing stack package}Method of manufacturing stack package

도 1은 본 발명에 따른 스택 패키지 제조 방법의 일실시예를 도시한 순서도이다.1 is a flow chart illustrating one embodiment of a stack package manufacturing method according to the present invention.

도 2는 제1반도체칩을 실장한 후의 추가적인 단계를 도시한 순서도이다. 2 is a flowchart illustrating additional steps after mounting the first semiconductor chip.

도 3은 본 발명에 따른 스택 패키지 제조 방법에 따라 제조된 스택 패키지의 일실시예를 도시한 것이다.Figure 3 illustrates one embodiment of a stack package manufactured according to the stack package manufacturing method according to the present invention.

도 4는 도 3에 도시된 스택 패키지를 제조하기 위한 일부의 단계들을 도시한 것이다.FIG. 4 illustrates some of the steps for manufacturing the stack package shown in FIG. 3.

도 5는 도 3에 도시된 스택 패키지를 제조하기 위한 다른 일부의 단계들을 도시한 것이다.FIG. 5 shows some other steps for manufacturing the stack package shown in FIG. 3.

본 발명은 반도체칩의 패키지 공정에 관한 것으로, 더욱 상세하게는 초음파 실장 방법에 의하여 기판 양면에 반도체칩을 패키지하는 스택 패키지(Stack Package) 제조 방법에 관한 것이다. The present invention relates to a package process of a semiconductor chip, and more particularly, to a stack package manufacturing method for packaging a semiconductor chip on both sides of a substrate by an ultrasonic mounting method.

종래의 스택 패키지의 제조는 PCB 기판에 다이 어태치(Die Attach)의 공정을 통하여 반도체칩을 일정 위치에 안착시킨 후, 와이어 본딩(Wire bonding) 공정을 이용하여 기판과 반도체칩을 전기적으로 연결시키는 공정을 실시하고, 또다른 반도체칩을 어태치하기 위하여 더미 칩(Dummy Chip)을 어태치하고, 그 위에 상기의 또다른 반도체칩을 어태치한 후, 와이어 본딩을 실시하여 이루어졌다. 그러나 이러한 스택 패키지 구조는 패키지 시간이 길고, 바로 모듈화가 힘든 단점이 있다.In the conventional stack package manufacturing, a semiconductor chip is placed at a predetermined position through a die attach process on a PCB substrate, and then the substrate and the semiconductor chip are electrically connected using a wire bonding process. In order to carry out the process, to attach another semiconductor chip, a dummy chip is attached, the above-mentioned another semiconductor chip is attached thereto, and wire bonding is performed. However, such a stack package structure has a long package time, and it is difficult to modularize immediately.

이러한 단점을 해결하기 위하여 현재에는 반도체칩의 직접 실장 방식인 플립 칩(Flip Chip) 방식에 의하여 스택 패키지가 이루어지고 있다. 플립 칩 방식에서 기판과 반도체칩의 전기적인 접합을 위해서 주로, Au-Sn 계열의 SMT(Surface Mount Technology) 방식을 이용한 용융(eutectic) 접합이 사용되고 있다. 이러한 용융 접합을 이용한 플립 칩 방식의 경우, 패키지 시간이 종래보다 단축될 수 있고, 바로 모듈화가 가능한 장점이 있으며, 또한 제조된 패키지는 데이터 전송 속도가 향상되는 장점이 있다. In order to solve this drawback, the stack package is made by a flip chip method which is a direct mounting method of a semiconductor chip. In the flip chip method, an eutectic junction using an Au-Sn-based Surface Mount Technology (SMT) method is mainly used for electrical bonding between a substrate and a semiconductor chip. In the case of the flip chip method using the melt bonding, the package time can be shortened than the conventional, there is an advantage that can be modularized immediately, and the manufactured package has the advantage that the data transfer speed is improved.

그러나, 용융 접합을 이용한 플립 칩 방식의 경우 기판과 반도체칩의 접합을 위해서 금속의 녹는점까지 온도를 올려야 하므로, 반도체칩의 특성에 악영향을 끼칠 수 있으며, 또한, 접합을 위한 시간이 다소 길어서 생산성의 저하의 문제점을 가지고 있다.However, in the case of the flip chip method using melt bonding, the temperature must be raised to the melting point of the metal for bonding the substrate and the semiconductor chip, which may adversely affect the characteristics of the semiconductor chip. Has a problem of degradation.

본 발명이 이루고자 하는 기술적 과제는, 기판의 양면에 패드를 형성하고, 반도체칩에 범프를 형성한 후 초음파 에너지를 이용한 접합 방법을 이용하여 상온에서 접합을 실시하여, 반도체칩 특성의 저하 없이 고효율 및 고양산성의 스택 패 키지 제조 방법을 제공하는데 있다. The technical problem to be achieved by the present invention is to form pads on both sides of the substrate, and bumps on the semiconductor chip, and then bonding at room temperature using a bonding method using ultrasonic energy, thereby achieving high efficiency and The present invention provides a method for producing a high yield stack package.

상기 기술적 과제를 이루기 위한 본 발명에 따른 스택 패키지 제조 방법은 기판의 제1면에 제1반도체칩을 실장하는 제1단계 및 기판의 제2면에 다른 제1반도체칩을 실장하는 제2단계를 구비하되, 상기 제1단계 및 상기 제2단계는, 상기 기판에 패드를 형성하고, 상기 제1반도체칩에 범프를 형성하여, 상기 패드와 상기 범프를 초음파를 인가하여 접합하여 이루어진다. The stack package manufacturing method according to the present invention for achieving the technical problem is a first step of mounting the first semiconductor chip on the first surface of the substrate and a second step of mounting another first semiconductor chip on the second surface of the substrate The first and second steps may include forming pads on the substrate, forming bumps on the first semiconductor chip, and bonding the pads to the bumps by applying ultrasonic waves.

이하에서는 본 발명의 구체적인 실시예를 도면을 참조하여 상세히 설명하도록 한다. Hereinafter, specific embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 따른 스택 패키지 제조 방법의 일실시예를 도시한 순서도이다.1 is a flow chart illustrating one embodiment of a stack package manufacturing method according to the present invention.

도 1에 도시된 스택 패키지 제조 방법은 기판의 제1면에 제1반도체칩을 실장하는 제1단계(S110) 및 기판의 제2면에 다른 제1반도체칩을 실장하는 제2단계(S120)로 이루어진다. 여기서 기판의 제1면 및 제2면은 기판의 서로 반대되는 면이다.The stack package manufacturing method illustrated in FIG. 1 includes a first step (S110) of mounting a first semiconductor chip on a first surface of a substrate and a second step (S120) of mounting another first semiconductor chip on a second surface of a substrate. Is made of. Here, the first and second surfaces of the substrate are opposite surfaces of the substrate.

도 3은 본 발명에 따른 스택 패키지 제조 방법에 따라 제조된 스택 패키지의 일실시예를 도시한 것으로, 이하에서는 설명의 편의를 위하여 도 3에 기재된 도면부호를 이용하기로 한다. 3 is a view illustrating an embodiment of a stack package manufactured according to the stack package manufacturing method according to the present invention. Hereinafter, reference numerals described in FIG. 3 will be used for convenience of description.

제1단계(S110) 및 제2단계(S120) 각각에서는 기판(310)에 패드(315)를 형성하고, 제1반도체칩(320a, 320b)에 전기적 연결 및 접합을 위한 범프(325)를 형성하 여, 초음파 인가에 의하여 기판(310)에 형성되는 패드(315)와 제1반도체칩(320a, 320b)에 형성되는 범프(325)를 접합함으로써, 각각의 제1반도체칩(320a, 320b)을 기판(310)의 제1면 및 제2면에 패키지한다. 물론, 초음파 인가 전에 접합하려는 제1반도체칩(320a, 320b)을 기판(310) 상에 정렬하는 과정이 포함될 수 있다. In each of the first step S110 and the second step S120, a pad 315 is formed on the substrate 310, and bumps 325 are formed on the first semiconductor chips 320a and 320b for electrical connection and bonding. Then, by bonding the pad 315 formed on the substrate 310 and the bumps 325 formed on the first semiconductor chips 320a and 320b by ultrasonic application, the respective first semiconductor chips 320a and 320b are bonded to each other. Is packaged on the first and second surfaces of the substrate 310. Of course, a process of aligning the first semiconductor chips 320a and 320b to be bonded on the substrate 310 before applying the ultrasonic waves may be included.

인가되는 초음파 에너지는 초음파 헤드(Horn)에서 발생하는데, 초음파 헤드(미도시)에서는 수평방향으로는 초음파를 인가하고, 수직방향으로는 하중을 인가한다. 이때 수평방향으로의 초음파 인가는 너무 약하거나, 너무 강한 주파수대에 있지 않은 30KHz ~ 110KHz의 주파수대에 있는 초음파가 인가되어 진행되는 것이 바람직하다. 또한, 열에 의한 반도체칩(320a, 320b)의 특성 악화를 방지하기 위하여 초음파 헤드의 온도는 20℃ 정도의 상온에서 100℃까지의 범위 내로 유지되어 있는 것이 바람직하다. 이때, 기판(310)은 초음파 에너지에 의한 패드(315)와 범프(325)와의 접합의 용이성을 위하여, 초음파 헤드의 온도범위와 마찬가지로 20℃ ~ 100℃의 범위로 유지되어 있는 상태일 수 있다. The ultrasonic energy applied is generated in an ultrasonic head (Horn), the ultrasonic head (not shown) is applied to the ultrasonic wave in the horizontal direction, the load is applied in the vertical direction. In this case, the ultrasonic application in the horizontal direction is preferably performed by applying ultrasonic waves in a frequency band of 30 KHz to 110 KHz that are not too weak or too strong. In addition, in order to prevent deterioration of characteristics of the semiconductor chips 320a and 320b due to heat, it is preferable that the temperature of the ultrasonic head is maintained within a range from room temperature of about 20 ° C to 100 ° C. In this case, the substrate 310 may be in a state of being maintained in the range of 20 ° C. to 100 ° C., similarly to the temperature range of the ultrasonic head, for ease of bonding of the pad 315 and the bump 325 by the ultrasonic energy.

기판(310)은 PCB(Printed Circuit Board)를 이용할 수 있으며, 제1반도체칩(320a, 320b)에 형성되는 범프(325)는 표면에 금(Au) 등의 돌기가 형성된 형태의 스터드 범프(Stud Bump) 또는 표면에 금(Au) 등이 도금된 형태의 도금 범프(Plate Bump)일 수 있다. The substrate 310 may use a printed circuit board (PCB), and the bumps 325 formed on the first semiconductor chips 320a and 320b may have stud bumps having protrusions such as gold (Au) formed on their surfaces. Bump) or a plate bump in which gold or the like is plated on the surface.

제1반도체칩(320a, 320b)은 웨이퍼 단계에서 미리 범프(325)가 형성되어 있을 수 있다. 범프가 형성된 후에 제1반도체칩을 다이싱 머신 등을 사용하여 단위 칩으로 분리하면 범프(325)가 형성된 제1반도체칩(320a, 320b)이 된다. The first semiconductor chips 320a and 320b may have bumps 325 formed in advance in the wafer stage. After the bumps are formed, when the first semiconductor chips are separated into unit chips by using a dicing machine or the like, the first semiconductor chips 320a and 320b having the bumps 325 are formed.

패드(315)와 범프(325)와의 접합을 위해, 제1반도체칩(320a, 320b)에 형성되는 범프(325)의 표면에는 금(Au), 구리(Cu) 및 알루미늄(Al) 중에서 하나의 성분이 적어도 포함되어 있는 것이 바람직하며, 기판(310)에 형성되는 패드의 표면에는 금(Au), 알루미늄(Al), 구리(Cu) 및 주석(Sn) 중에서 하나의 성분이 적어도 포함되어 것이 바람직하다. 일예로 Au-Au 접합을 이루기 위하여 제1반도체칩(320a, 320b)에 형성되는 범프(325)의 표면 및 기판(310)에 형성되는 패드(315)의 표면은 각각 금(Au)으로 이루어질 수 있다. In order to bond the pad 315 and the bump 325, one of gold (Au), copper (Cu), and aluminum (Al) may be formed on a surface of the bump 325 formed on the first semiconductor chips 320a and 320b. It is preferable that at least one component is included, and at least one component of gold (Au), aluminum (Al), copper (Cu), and tin (Sn) is preferably included on the surface of the pad formed on the substrate 310. Do. For example, the surface of the bump 325 formed on the first semiconductor chips 320a and 320b and the surface of the pad 315 formed on the substrate 310 may be made of gold (Au) to form an Au-Au junction. have.

도 2는 제1반도체칩(320a, 320b)을 실장한 후의 추가적인 단계를 도시한 순서도이다. 도 2를 참조하면, 본 발명에 따른 스택 패키지 제조 방법은 제1반도체칩 실장(S110, S120) 후에, 제1충진제 도포 단계(S210), 제2반도체칩 어태치 단계(S220), 와이어 본딩 단계(S230), 에폭시 댐 형성 단계(S240) 및 제2충진제 도포 단계(S250)를 더 구비할 수 있다. 2 is a flowchart illustrating additional steps after mounting the first semiconductor chips 320a and 320b. 2, in the stack package manufacturing method according to the present invention, after the first semiconductor chip mounting (S110, S120), the first filler coating step (S210), the second semiconductor chip attach step (S220), the wire bonding step (S230), the epoxy dam forming step (S240) and the second filler application step (S250) may be further provided.

제1충진제 도포 단계(S210)에서는 제1반도체칩(320a, 320b)을 기판(310) 상에 실장(S110, S120)한 후, 실장된 제1반도체칩(320a, 320b)의 신뢰성 향상을 위하여 제1반도체칩(320a, 320b)과 기판(310) 사이에 제1충진제(330)를 도포하고 경화하여 패드(315) 및 범프(325) 부분을 밀봉한다. 이때, 제1충진제(330)는 열경화성 에폭시 수지가 이용될 수 있다. In the first filler application step (S210), after mounting the first semiconductor chip (320a, 320b) on the substrate 310 (S110, S120), in order to improve the reliability of the mounted first semiconductor chip (320a, 320b) The first filler 330 is applied between the first semiconductor chips 320a and 320b and the substrate 310 and cured to seal portions of the pad 315 and the bump 325. In this case, the first filler 330 may be a thermosetting epoxy resin.

제2반도체칩 어태치 단계(S220)에서는 제1반도체칩(320a, 320b) 상에 제2반도체칩(340a, 340b)을 어태치(Attach)한다. In the second semiconductor chip attaching step (S220), the second semiconductor chips 340a and 340b are attached to the first semiconductor chips 320a and 320b.

와이어 본딩 단계(S230)에서는 제2반도체칩(340a, 340b)의 전기적인 연결을 위하여 제2반도체칩(340a, 340b)과 기판(310)을 와이어(350)로 본딩한다. 이때, 와이어(350)는 골드와이어가 이용될 수 있다. 일예로, 제2반도체칩(340a, 340b)에 형성된 패드(345)와 기판에 형성된 패드(315)를 골드와이어로 연결함으로써, 기판(310)과 제2반도체칩(340a, 340b) 간의 전기적인 연결이 이루어질 수 있다. 물론, 설계의 필요에 따라 제2반도체칩(340a, 340b) 상에 제3반도체칩, 제4반도체칩 등을 추가로 적층하고, 제2반도체칩(340a, 340b)과 기판(310)의 전기적 연결과 마찬가지로, 각각 골드와이어 등으로 기판(310)과 전기적 연결을 할 수 있다.In the wire bonding step S230, the second semiconductor chips 340a and 340b and the substrate 310 are bonded to the wire 350 to electrically connect the second semiconductor chips 340a and 340b. In this case, gold wire may be used as the wire 350. For example, by connecting the pads 345 formed on the second semiconductor chips 340a and 340b and the pads 315 formed on the substrate with gold wires, an electrical connection between the substrate 310 and the second semiconductor chips 340a and 340b is performed. The connection can be made. Of course, a third semiconductor chip, a fourth semiconductor chip, and the like are further stacked on the second semiconductor chips 340a and 340b according to the design needs, and the second semiconductor chips 340a and 340b and the substrate 310 are electrically stacked. Like the connection, each of the gold wire and the like may be electrically connected to the substrate 310.

에폭시 댐 형성 단계(S240)에서는 제1반도체칩(320a, 320b), 제2반도체칩(340a, 340b) 및 와이어(350)가 포함되도록 기판(310) 상에 에폭시 댐(370)을 형성한다. 에폭시 댐(370)은 후술할 제2충진제 도포 단계(S250) 후에는 제거된다.In the epoxy dam forming step (S240), an epoxy dam 370 is formed on the substrate 310 to include the first semiconductor chips 320a and 320b, the second semiconductor chips 340a and 340b, and the wire 350. Epoxy dam 370 is removed after the second filler application step (S250) to be described later.

제2충진제 도포 단계(S250)에서는 에폭시 댐(370) 내부에 제2충진제(360)를 도포 및 몰딩하고 경화시킨다. 이때, 제2충진제(360)는 에폭시를 포함하는 컴파운드(Compound)일 수 있다. 제2충진제 도포 단계(S250)는 일예로, 에폭시 댐(370) 내에서 메탈 마스크 또는 스텐실 마스크를 사용하여, 각 마스크에 형성된 미리 정해진 패턴의 개구부 등을 통하여 제2충진제(360)를 도포함으로써 이루어질 수 있다.In the second filler application step (S250), the second filler 360 is applied, molded, and cured in the epoxy dam 370. In this case, the second filler 360 may be a compound including epoxy. For example, the second filler application step S250 may be performed by applying the second filler 360 through an opening of a predetermined pattern formed in each mask using a metal mask or a stencil mask in the epoxy dam 370. Can be.

지금까지는 기판(310)에 패드(315)를, 제1반도체칩(320a, 320b)에 범프(325)를 미리 형성하고, 초음파 인가에 의하여 제1반도체칩(320a, 320b)을 실장하는 것을 설명하였지만, 제1반도체칩(320a, 320b)에 미리 범프(325)를 형성하지 않고, 제1반도체칩(320a, 320b)를 실장할 수 있다. Up to now, the pad 315 is formed on the substrate 310 and the bumps 325 are formed on the first semiconductor chips 320a and 320b in advance, and the first semiconductor chips 320a and 320b are mounted by ultrasonic application. However, the first semiconductor chips 320a and 320b may be mounted without forming the bumps 325 on the first semiconductor chips 320a and 320b in advance.

첫번째 방법은 기판(310)에 전기적 연결을 위한 스터드 범프(Stud Bump)를 형성하여, 제1반도체칩(320a,320b)을 기판(310) 상에 정렬한 후에, 초음파 인가에 의하여 스터드 범프 상에 제1반도체칩(320a,320b)을 직접 실장하는 것이다. The first method forms a stud bump for electrical connection to the substrate 310 to align the first semiconductor chips 320a and 320b on the substrate 310 and then onto the stud bumps by ultrasonic application. The first semiconductor chips 320a and 320b are directly mounted.

두 번째 방법은 기판(310)에 스크린 프린팅 또는 박막 형성에 의하여 범프의 역할을 할 수 있는 범프 형상의 도전성 물질 또는 Au 스터드 범프를 형성하여, 제1반도체칩(320a,320b)을 기판(310) 상에 정렬한 후에, 초음파 인가에 의하여, 범프 형상의 도전성 물질 또는 Au 스터드 범프 상에 제1반도체칩(320a,320b)을 직접 실장하는 것이다.The second method forms a bump-shaped conductive material or Au stud bump, which may serve as a bump by screen printing or thin film formation on the substrate 310, thereby forming the first semiconductor chips 320a and 320b. After the phases are aligned, the first semiconductor chips 320a and 320b are directly mounted on the bump-shaped conductive material or the Au stud bumps by ultrasonic application.

도 4는 도 3에 도시된 스택 패키지를 제조하기 위한 일부의 단계들을 도시한 것이고, 도 5는 다른 일부의 단계들을 도시한 것이다.4 shows some steps for manufacturing the stack package shown in FIG. 3, and FIG. 5 shows some other steps.

도 4 및 도 5를 참조하면, 기판의 제1면에 패키지하는 과정(도 4)과 기판의 제2면에 패키지하는 과정(도 5)를 알 수 있다. 기판의 제2면에 패키지하는 과정(도 5)는 기판의 제1면에 패키지하는 과정과 거의 유사하므로, 기판의 제1면에 패키지하는 과정(도 4)을 위주로, 본 발명에 따른 스택 패키지 제조 방법의 일실시예를 간단히 요약하여 설명하도록 한다. 4 and 5, the process of packaging on the first surface of the substrate (FIG. 4) and the process of packaging on the second surface of the substrate (FIG. 5) can be seen. Since the process of packaging on the second side of the substrate (FIG. 5) is almost similar to the process of packaging on the first side of the substrate, the stack package according to the present invention mainly on the process of packaging on the first side of the substrate (FIG. 4). An embodiment of the manufacturing method will be briefly described.

기판(310)의 제1면에 반도체칩(320a)을 패키지하기 위하여, 우선, 하나의 제1반도체칩(320a)에 열과 압력을 가하고 초음파를 인가하여 기판(310)의 패드(315)와 제1반도체칩(320a)에 형성된 범프(325)를 본딩한 후, 제1충진제(330)를 제1반도체칩(320a) 주위에 도포하고 경화한다. 그 후, 제2반도체칩(340a)를 제1반도체칩(320a)상에 어태치(attach)하고, 제2반도체칩(340a)에 형성된 패드(345)와 기판(310)의 패드(315)를 와이어(350)로 연결한다. 그 후, 기판(310) 주변에 에폭시 댐(370)을 형성하고, 제2충진제를 도포하고 경화시킨다. 이상으로 기판의 제1면에의 패키지 공정은 종료된다. In order to package the semiconductor chip 320a on the first surface of the substrate 310, first, heat and pressure are applied to one first semiconductor chip 320a and ultrasonic waves are applied to the pad 315 and the substrate of the substrate 310. After bonding the bumps 325 formed on the first semiconductor chip 320a, the first filler 330 is applied around the first semiconductor chip 320a and cured. Thereafter, the second semiconductor chip 340a is attached onto the first semiconductor chip 320a, and the pad 345 formed on the second semiconductor chip 340a and the pad 315 of the substrate 310 are attached. To the wire 350. Thereafter, an epoxy dam 370 is formed around the substrate 310, and a second filler is applied and cured. The package process to the 1st surface of a board | substrate is complete | finished as mentioned above.

이상에서 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.The technical spirit of the present invention has been described above with reference to the accompanying drawings. However, the present invention has been described by way of example only, and is not intended to limit the present invention. In addition, it is apparent that any person having ordinary knowledge in the technical field to which the present invention belongs may make various modifications and imitations without departing from the scope of the technical idea of the present invention.

상술한 바와 같이, 본 발명에 따른 스택 패키지 제조 방법은 플립 칩 공정에 있어서 초음파 접합 공정을 함으로써 상온에서 반도체칩의 접합 공정을 신속히 처리할 수 있으며, 또한, 종래의 금속의 용융점보다 훨씬 낮은 저온에서 패키지 공정을 진행함으로써 반도체칩에 가해지는 스트레스를 줄일 수 있다. As described above, the stack package manufacturing method according to the present invention can rapidly process the bonding process of the semiconductor chip at room temperature by performing the ultrasonic bonding process in the flip chip process, and also at a low temperature much lower than the melting point of the conventional metal. By carrying out the packaging process, the stress on the semiconductor chip can be reduced.

또한, 본 발명에 따른 스택 패키지 제조 방법은 공정의 간소화로 인하여 공정시간을 단축시킬 수 있으며, 제조된 패키지의 사이즈를 슬림화할 수 있다. In addition, the stack package manufacturing method according to the present invention can shorten the process time due to the simplification of the process, and can reduce the size of the manufactured package.

Claims (11)

기판 양면에 반도체칩을 실장하는 스택 패키지 제조 방법에 있어서,In the stack package manufacturing method for mounting a semiconductor chip on both sides of the substrate, 기판의 제1면에 제1반도체칩을 실장하는 제1단계; 및A first step of mounting the first semiconductor chip on the first surface of the substrate; And 상기 기판의 제2면에 다른 제1반도체칩을 실장하는 제2단계를 구비하되,And a second step of mounting another first semiconductor chip on the second surface of the substrate, 상기 제1단계 및 상기 제2단계는,The first step and the second step, 상기 기판에 패드를 형성하고, 상기 제1반도체칩에 범프를 형성하여, 상기 패드와 상기 범프를 초음파를 인가하여 접합하는 것을 특징으로 하는 스택 패키지 제조 방법. Forming a pad on the substrate, forming a bump on the first semiconductor chip, and bonding the pad and the bump by applying ultrasonic waves. 제1항에 있어서, 상기 제1단계 및 상기 제2단계 각각은,The method of claim 1, wherein each of the first step and the second step, 초음파 헤드(Horn)에서 수평방향으로 30KHz~110KHz의 주파수대에 있는 초음파를 인가하고, 수직방향으로 하중을 인가하는 것을 특징으로 하는 스택 패키지 제조 방법.The ultrasonic package (Horn) is applied to the ultrasonic wave in the frequency band of 30KHz ~ 110KHz in the horizontal direction, the stack package manufacturing method characterized in that the load is applied in the vertical direction. 제1항에 있어서,The method of claim 1, 상기 초음파 헤드는, 20℃ ~ 100℃의 범위 내의 온도로 유지되고, The ultrasonic head is maintained at a temperature within the range of 20 ℃ to 100 ℃, 상기 기판은, 20℃ ~ 100℃의 범위 내의 온도로 유지되는 것을 특징으로 하는 스택 패키지 제조 방법.The substrate is maintained at a temperature within the range of 20 ℃ to 100 ℃ stack package manufacturing method, characterized in that. 제1항에 있어서, 상기 제1단계 및 상기 제2단계 각각은,The method of claim 1, wherein each of the first step and the second step, 상기 제1반도체칩 실장 후, 상기 제1반도체칩과 상기 기판 사이에 제1충진제를 도포하는 단계;After mounting the first semiconductor chip, applying a first filler between the first semiconductor chip and the substrate; 상기 제1반도체칩 상에 제2반도체칩을 어태치하는 단계;Attaching a second semiconductor chip onto the first semiconductor chip; 상기 제2반도체칩과 상기 기판을 와이어로 본딩하는 단계; Bonding the second semiconductor chip and the substrate to a wire; 상기 제1반도체칩, 상기 제2반도체칩 및 상기 와이어가 포함되도록 상기 기판 상에 에폭시 댐을 형성하는 단계; 및 Forming an epoxy dam on the substrate to include the first semiconductor chip, the second semiconductor chip and the wire; And 상기 에폭시 댐 내부에 제2충진제를 도포하는 단계를 더 구비하는 것을 특징으로 하는 스택 패키지 제조 방법.The method of claim 1 further comprising the step of applying a second filler in the epoxy dam. 제4항에 있어서, The method of claim 4, wherein 상기 제1충진제는 열경화성 에폭시 수지이고,The first filler is a thermosetting epoxy resin, 상기 제2충진제는 에폭시를 포함하는 화합물인 것을 특징으로 하는 스택 패키지 제조 방법.The second filler is a stack package manufacturing method, characterized in that the compound containing an epoxy. 제4항에 있어서, 상기 제2충진제는,The method of claim 4, wherein the second filler, 메탈 마스크 또는 스텐실 마스크를 사용하여 상기 에폭시 댐 내부로 도포되는 것을 특징으로 하는 스택 패키지 제조 방법.A stack package manufacturing method, characterized in that it is applied into the epoxy dam using a metal mask or a stencil mask. 제1항 내지 제6항 중 어느 하나의 항에 있어서, 상기 기판은, The substrate according to any one of claims 1 to 6, wherein the substrate, PCB(Printed Circuit Board)인 것을 특징으로 하는 스택 패키지 제조 방법.Stacked package manufacturing method characterized in that the PCB (Printed Circuit Board). 제1항 내지 제6항 중 어느 하나의 항에 있어서, 상기 범프는7. The bump of claim 1, wherein the bump is 스터드 범프(Stud Bump) 또는 도금 범프(Plate Bump) 형태인 것을 특징으로 하는 스택 패키지 제조 방법.Stack package manufacturing method characterized in that the stud bump (Stud Bump) or plated bump (Plate Bump) form. 제1항 내지 제6항 중 어느 하나의 항에 있어서, The method according to any one of claims 1 to 6, 상기 범프의 표면에는, 금(Au), 구리(Cu) 및 알루미늄(Al) 중에서 하나의 성분이 적어도 포함되어 있으며, At least one component of gold (Au), copper (Cu), and aluminum (Al) is included on the surface of the bump, 상기 패드의 표면에는, 금(Au), 알루미늄(Al),구리(Cu) 및 주석(Sn) 중에서 하나의 성분이 적어도 포함되어 것을 특징으로 하는 스택 패키지 제조 방법.The surface of the pad, at least one component of gold (Au), aluminum (Al), copper (Cu) and tin (Sn) at least includes a stack package manufacturing method. 제1항에 있어서, 상기 제1단계 및 상기 제2단계는,The method of claim 1, wherein the first step and the second step, 상기 기판에 패드를 형성하고, 상기 제1반도체칩에 범프를 형성하는 대신에,Instead of forming pads on the substrate and bumps on the first semiconductor chip, 상기 기판에 스터드 범프(Stud Bump)를 형성하여, By forming a stud bump on the substrate, 초음파 인가에 의하여 상기 스터드 범프 상에 상기 제1반도체칩을 직접 실장하는 것을 특징으로 하는 스택 패키지 제조 방법.The method of claim 1, wherein the first semiconductor chip is directly mounted on the stud bump by application of ultrasonic waves. 제1항에 있어서, 상기 제1단계 및 상기 제2단계는,The method of claim 1, wherein the first step and the second step, 상기 기판에 패드를 형성하고, 상기 제1반도체칩에 범프를 형성하는 대신에,Instead of forming pads on the substrate and bumps on the first semiconductor chip, 스크린 프린팅 또는 박막 형성에 의하여 상기 기판에 범프 형상의 도전성 물질 또는 Au 스터드 범프를 형성하여, 초음파 인가에 의하여, 상기 범프 형상의 도전성 물질 또는 Au 스터드 범프 상에 상기 제1반도체칩을 직접 실장하는 것을 특징으로 하는 스택 패키지 제조 방법. Forming a bump-shaped conductive material or Au stud bump on the substrate by screen printing or thin film formation, and directly mounting the first semiconductor chip on the bump-shaped conductive material or Au stud bump by ultrasonic application. A stack package manufacturing method characterized by the above-mentioned.
KR1020070027992A 2007-03-22 2007-03-22 Method of manufacturing stack package KR20080086178A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070027992A KR20080086178A (en) 2007-03-22 2007-03-22 Method of manufacturing stack package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070027992A KR20080086178A (en) 2007-03-22 2007-03-22 Method of manufacturing stack package

Publications (1)

Publication Number Publication Date
KR20080086178A true KR20080086178A (en) 2008-09-25

Family

ID=40025587

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070027992A KR20080086178A (en) 2007-03-22 2007-03-22 Method of manufacturing stack package

Country Status (1)

Country Link
KR (1) KR20080086178A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8245902B2 (en) 2010-11-05 2012-08-21 Samsung Electronics Co., Ltd. Wire bonding apparatus and method using the same
CN103715107A (en) * 2012-10-09 2014-04-09 矽品精密工业股份有限公司 Method for manufacturing package stack structure
CN106187653A (en) * 2016-08-30 2016-12-07 中国工程物理研究院化工材料研究所 A kind of Slapper detonator encapsulating structure and method for packing
KR20190078096A (en) * 2017-12-26 2019-07-04 엘지이노텍 주식회사 Semiconductor device package

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8245902B2 (en) 2010-11-05 2012-08-21 Samsung Electronics Co., Ltd. Wire bonding apparatus and method using the same
CN103715107A (en) * 2012-10-09 2014-04-09 矽品精密工业股份有限公司 Method for manufacturing package stack structure
CN103715107B (en) * 2012-10-09 2017-04-19 矽品精密工业股份有限公司 Method for manufacturing package stack structure
CN106187653A (en) * 2016-08-30 2016-12-07 中国工程物理研究院化工材料研究所 A kind of Slapper detonator encapsulating structure and method for packing
KR20190078096A (en) * 2017-12-26 2019-07-04 엘지이노텍 주식회사 Semiconductor device package

Similar Documents

Publication Publication Date Title
KR100344927B1 (en) Stack package and method for manufacturing the same
TW501208B (en) Semiconductor device and manufacturing method of the same
US5786271A (en) Production of semiconductor package having semiconductor chip mounted with its face down on substrate with protruded electrodes therebetween and semiconductor package
US6214642B1 (en) Area array stud bump flip chip device and assembly process
KR100352865B1 (en) Semiconductor device and method for manufacturing the same
JP2004031607A (en) Semiconductor device and method of manufacturing the same
KR20010069223A (en) The semiconducutor device and the method of manufacturing the same
JP2002190551A (en) Wiring board, semiconductor device and method of manufacturing for wiring board
JP2017045993A (en) Method for manufacturing electronic component device and electronic component device
JP2002208668A5 (en)
KR20060101385A (en) A semiconductor device and a manufacturing method of the same
US20080150107A1 (en) Flip chip in package using flexible and removable leadframe
KR100800475B1 (en) Package on package and method for a manufacturing the same
KR20080086178A (en) Method of manufacturing stack package
US20200043821A1 (en) Electronic assembly and a method of forming thereof
JP3686047B2 (en) Manufacturing method of semiconductor device
JP2001345418A (en) Double-sided packaging structure body and manufacturing method thereof
KR100864004B1 (en) Method of Flip-chip packaging of LED using the ultrasonic wave
KR100499328B1 (en) Flip Chip Packaging Method using Dam
KR100520443B1 (en) Chip scale package and its manufacturing method
JP4175339B2 (en) Manufacturing method of semiconductor device
JPH11260950A (en) Semiconductor device and manufacture thereof
US20030214019A1 (en) Packaging system for semiconductor devices
JPH02181956A (en) Semiconductor device
JP5271402B2 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application