KR20080084663A - 표시 패널, 전자 기기 및 표시 패널의 제조 방법 - Google Patents

표시 패널, 전자 기기 및 표시 패널의 제조 방법 Download PDF

Info

Publication number
KR20080084663A
KR20080084663A KR1020080023210A KR20080023210A KR20080084663A KR 20080084663 A KR20080084663 A KR 20080084663A KR 1020080023210 A KR1020080023210 A KR 1020080023210A KR 20080023210 A KR20080023210 A KR 20080023210A KR 20080084663 A KR20080084663 A KR 20080084663A
Authority
KR
South Korea
Prior art keywords
common electrode
display
electrode
power supply
display panel
Prior art date
Application number
KR1020080023210A
Other languages
English (en)
Other versions
KR101494345B1 (ko
Inventor
가즈오 나카무라
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20080084663A publication Critical patent/KR20080084663A/ko
Application granted granted Critical
Publication of KR101494345B1 publication Critical patent/KR101494345B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 화소가 매트릭스 어레이로 형성된 표시 영역을 가지는 표시 패널에 대해 개시한다. 표시 패널은 표시 영역의 전체를 덮도록 형성된 전극, 및 이 전극과 전기적으로 접속된 공통 전극을 포함한다. 공통 전극은 표시 영역의 외주를 따라 프레임형으로 형성되어 있다. 공통 전극은 이 공통 전극이 인가되는 전위와는 상이한 전위가 인가되는 전원 인출 패턴과의 대향 부분에 노치부를 형성한다.

Description

표시 패널, 전자 기기 및 표시 패널의 제조 방법{DISPALY PANEL, ELECTRONIC DEVICE, AND METHOD OF MAKING DISPLAY PANEL}
본 발명은, 표시 소자가 매트릭스 어레이로 배치된 표시 영역을 가지는 표시 패널에서, 전원(power supply)들 사이의 단락 현상의 발생 확률을 감소시키는 기술에 관한 것이다.
본 발명은 표시 패널, 전자 기기 및 표시 패널의 제조 방법에 관한 것이다.
최근, 플랫 패널 디스플레이(FPD)의 보급이 눈부시다. FPD의 폭넓은 보급에 따라 다양한 방식의 디스플레이가 제안되어 있다. 현재, FPD의 분야에서는, 액정 디스플레이(LCD)가 주로 사용되고 있다.
자발광 디바이스(self-light-emitting divice)가 아닌 LCD는, 백라이트, 편광판과 같은 추가의 부재를 필요로 한다. 그러므로 액정 디스플레이에는, 두께를 줄이는 것이 어렵고 휘도가 저하되기 쉽다는 단점이 있다.
이에 대하여, 자발광 디바이스인 유기 전계 발광(EL) 디스플레이에서는, 백라이트와 같은 추가의 부재가 원리적으로 불필요하다. 또, 유기 EL 디스플레이의 박형화나 고휘도화가 LCD에 비하여 용이하다.
특히, 개개의 표시 화소에 대하여 구동 회로(스위칭 소자)를 제공하는 액티브 매트릭스 유기 EL 디스플레이는 각 표시 화소를 홀드 점등(hold emission)할 수 있으므로, 소비 전류를 낮출 수 있다는 이점이 있다.
또한, 액티브 매트릭스 유기 EL 디스플레이에서는, 대화면 및 고선명 화면을 갖는 디스플레이가 비교적 용이하게 실현되는 이점이 있다. 그러므로 액티브 매트릭스 유기 EL 디스플레이는, 차세대 FPD의 대세(mainstream)로서 기대되고 있다.
도 1은 유기 EL 디스플레이의 패널 구조예를 도시하고 있다.
도면 부호 1로 표시된 유기 EL 디스플레이는 유리 기판(3)을 기체(base substrate)로서 포함한다. 유리 기판(3)의 상면에는, 표시 화소가 매트릭스 어레이로 배치된 표시 영역(5)이 형성된다. 표시 화소는 액티브 매트릭스 구동에 의해 구동된다.
표시 영역(5)에는 표시 영역(5)을 에워싸도록, 주사 신호 공급 TAB(7), 영상 신호 공급 TAB(9) 및 전원 공급 TCP(11)이 접속된다. 주사 신호 공급 TAB(7)은, 표시 화소에 대한 영상 신호의 기록 동작 및 발광 동작을 제어하는 신호를 공급하는 데 사용된다.
영상 신호 공급 TAB(9)는 표시 화소에 영상 신호를 공급하는 데 사용된다. 전원 공급 TCP(11)는 구동 전원을 공급하는 데 사용된다.
이 외에, 표시 영역(5)의 상부 표면(upper surface)에는, 표시 영역(5)(또는 유기막 증착 영역(13))의 전체면을 덮도록 캐소드 층(cathode layer)이 증착된다. 유기막 증착 영역(13)은, 발광층을 형성하는 유기 재료의 증착 범위로서 기능하며, 표시 영역(5)보다 조금 넓다.
캐소드 층의 형성에 최대의 영역을 제공하는 캐소드 층 증착 영역(15)은, 양쪽에서 유기막 증착 영역(13)보다 약 1mm ~ 2mm 넓다. 이 캐소드 층은 도 1의 해치된 부분으로 표시된 캐소드 공통 전극(17)에 의해 0 V로 유지되며, 캐소드 공통 전극(17)은 캐소드 층 증착 영역(15)의 외주부에서 캐소드 층에 전기적으로 접속되어 있다.
이들 증착 층을 밀봉제(sealing compound)(도시되지 않음)로 도포하고 나서 이 밀봉제 위에 밀봉 유리(sealing glass)를 장착하여, 유기 EL 디스플레이(1)를 구성한다.
도 2는 유기 EL 디스플레이(1)의 전원 공급 TCP 부근에 종래 사용되고 있는 구조의 확대도를 나타낸다. 캐소드 전원 패드는 캐소드 전원 인출 패턴(cathode power supply lead pattern)(21)에 캐소드 전원을 공급한다.
캐소드 전원 인출 패턴(21)은, 컨택트부(23)를 통하여 캐소드 공통 전극(17)에 접속된다. 캐소드 공통 전극(17)은, 표시 영역(5)의 외주를 따라 배치되도록 프레임형으로 되어 있고, 캐소드-층 증착 영역(15)에 증착된 캐소드 층과 전기적으로 접속된다.
애노드 전원 인출 패턴(25)은 애노드 전원 패드에 접속된다. 애노드 전원 인출 패턴(25)은, 캐소드 공통 전극(17)의 하층에 형성되는 금속 배선이며, 표시 영역 내의 표시 화소에 접속된다.
도 3에, 캐소드 공통 전극(17)이 애노드 전원 인출 패턴(25) 위에 중첩되는 부분의 단면 구조를 나타낸다. 환언하면, 도 3은 도 2의 A－A 라인을 절취한 단면 구조를 나타낸다.
애노드 전원 인출 패턴(25)은 유리 기판(3)의 상면에 형성되고, 보호층(31)으로 덮여 있다.
또한, 보호층(31)의 상면에는 평탄화 층(33)이 적층되고, 이 평탄화 층(33)은 캐소드 공통 전극(17)으로 덮여 있다.
캐소드 공통 전극(17)은 밀봉제(sealing compound)(35)가 도포된다. 밀봉제(35)는 도면 부호 37로 표시된 밀봉 유리로 덮여 있다. 전술한 적층 구조는 일반적인 타입이다.
종래의 유기 EL 표시는 일본 특개 2005-164679호 공보, 일본 특개 2005-19151호 공보, 및 일본 특개 2003-100447호 공보에 개시되어 있다.
그런데 종래의 층 구조에는 이하의 문제가 있다: 통상, 캐소드 공통 전극(17)의 하층에 설치되는 애노드 전원 인출 패턴(25)은, 구동 시의 전위 저하를 완화시키기 위해 충분히 넓은 폭(예를 들면 3 ~ 5mm 정도)을 필요로 한다.
이에 따라 캐소드 공통 전극(17)과 애노드 전원 인출 패턴(25) 사이의 교차 면적이 커져 버린다.
불행하게도, 중첩 면적이 큰 것은, 캐소드 공통 전극(17)과 애노드 전원 인출 패턴(25) 사이에 있는 보호층(31) 또는 평탄화 층(33)에 더스트(dust)에 의해 형성된 핀 홀(pin hole)에 의해 야기될 수 있는 내압(resistance to pressure) 부족에 의한 전원 간 단락이 발생할 가능성이 커진다는 것을 의미한다.
이 현상은 특히 대형 패널에서 발생하기 쉽고, 제품상 중요한 문제가 되고 있다. 많은 경우, 대형 패널에서는, 구동 소자로서 비정질 규소 트랜지스터를 사용한다. 비정질 규소 트랜지스터의 사용도 전술한 현상에 기여한다.
비정질 규소 트랜지스터는, 다결정 규소 트랜지스터보다 더 쉽게 제조할 수 있고, 기판 내 불균일이 비교적 적다는 이점이 있다. 불행하게도, 비정질 규소 트랜지스터는 구동 능력이 작다는 단점이 있다. 이 작은 구동 능력을 보충하기 위해, 애노드와 캐소드 간에 인가되는 전압으로서는 약 25V의 비교적 큰 전압을 필요로 한다.
또, 유기 EL 소자는 전류를 흐르게 함으로써 발광하는 전류 구동형의 발광 소자(current-driven type luminescent element)이므로, 애노드 전원 및 캐소드 전원의 용량은 화소 수 및 패널 사이즈의 확대에 따라 커져야 한다.
그러므로 전원 간 단락의 발생은 치명적인 결함이 될 가능성이 있다. 이와 같은 전원 간 단락의 가능성 감소에는, 층간 절연막의 두께를 두껍게 하는 것이 효과적이다. 그러나 이러한 방식은, 표시 패널의 제조 프로세스의 변경을 수반하기 때문에 현실적이지 않다.
표시 패널의 제조 프로세스를 변경함이 없이, 전원 간 단락의 가능성을 감소시킬 수 있는 표시 패널 및 이 표시 패널의 제조 방법을 제안하는 것이 바람직하다.
본 발명의 실시예는, 표시 화소의 매트릭스 어레이로 형성된 표시 영역을 가지는 표시 패널을 제공하며, 이 표시 패널은 특정 부분에 배치된 노치를 가지는 공통 전극을 포함한다.
본 실시예에서, 공통 전극은 표시 영역의 전체를 덮도록 형성된 전극에 전기적으로 접속된다. 공통 전극은 표시 영역의 외주를 따라 프레임형으로 형성된다.
공통 전극에는, 이 공통 전극에 인가되는 전위와는 상이한 전위가 인가되는 전원 인출 패턴에 노치가 형성된다.
본 발명의 이 실시예에 따르면, 공통 전극에 인가된 전위와는 상이한 전위가 인가되는 전원 인출 패턴과 공통 전극 사이의 중첩 면적을 작게 하는 것이 가능하 게 된다.
이와 같이 중첩 면적을 작게 하면, 더스트에 의해 야기되는 핀 홀이 발생해도 내압을 확보할 수 있고, 이에 따라 전원 간 단락의 발생 확률을 작게 할 수 있다. 노치부의 면적이 커질수록(즉, 중첩 면적이 작아질수록), 전원 간 단락은 일반적으로 발생하기 어려워진다. 이롭게도, 발생 확률의 감소만큼 표시 패널의 수율을 향상시킬 수 있다.
발명의 실시예에 따른 표시 패널을 후술한다.
이하의 설명에서, 본 명세서에 도시되지 않거나 또는 기재되지 않는 구성요소는 기술 분야의 주지 또는 공지 기술을 적용한 구성요소이다. 또 이하에 설명하는 실시예는 본 발명의 형태 예이다. 본 발명은 실시예에 한정되는 것은 아니다.
(A) 유기 EL 디스플레이(Organic EL Display)
(A-1) 패널 구조(Panel Structure)
본 발명에 따른 유기 EL 디스플레이의 기본적인 구조는, 전원 공급 TCP(11) 부근의 장착 부분 구조(arrangement)를 제외하고 도 1에 나타내는 평면 구조와 같다. 그래서, 이하에서는 차이에 대하여 설명한다.
도 4는 본 발명에 대한 특유의 구조에 대응하는 평면도를 나타낸다. 도 4에서, 도 2와의 대응 부분에 대해서는 동일 부호를 부여하여 나타낸다.
본 실시예에서, 캐소드 공통 전극(17)은 애노드 인출 패턴(25)에 대향하는 부분에 직사각형 형상의 노치부(41)를 형성한다.
여기서의 노치부(41)의 폭은 애노드 인출 패턴(25)의 폭보다 넓다. 노치부(41)의 깊이는, 노치부(41)의 하부가 캐소드-층 증착 영역(15)의 외주에 도달하도록 설정되어 있다. 그러므로 노치부에서의 캐소드 공통 전극(17)의 폭은, 캐소드 공통 전극(17)과 캐소드 층 사이의 중첩 면적의 폭과 실질적으로 동일하다.
도 5는 캐소드 공통 전극(17)과 애노드 전원 인출 패턴(25)이 교차하는 영역의 단면 구조를 나타낸다. 환언하면, 도 5는 도 4의 라인 C－C를 절취한 단면도이다. 도 5에서, 도 3과의 대응 부분에는 동일 부호를 부여하여 나타낸다.
도 5를 참조하면, 노치부(41)가 형성되어 있는 부분에는, 애노드 전원 인출 패턴(25)의 상층에 캐소드 공통 전극(17)이 존재하지 않는다. 이 영역의 단면은, 애노드 전원 인출 패턴(25)이 캐소드-층 증착 영역(15)의 부근에 형성되는 다른 부분에 대하여 공통된다.
본 실시예에서, 그러므로 애노드 전원 인출 패턴(25)과 캐소드 공통 전극(17) 사이에 층간 절연막을 협지하여, 애노드 전원 인출 패턴(25)과 캐소드 공통 전극(17) 사이의 중첩 면적을 대폭 감소시킬 수 있다.
이롭게도, 층간막에 핀 홀이 발생하면, 전원 간 단락을 대폭 감소시킬 수 있다.
(A-2) 디스플레이 패널의 제조 방법(Method of Making Display Panel)
이하에, 도 6a ~ 도 11을 참조하여, 전술한 표시 패널의 제조 방법을 설명한다. 도 6a ~ 도 11은 캐소드 전원 인출 패턴(21)의 형성 영역(도 4의 B－B를 절취)과 애노드 인출 패턴(25)의 형성 영역(도 4의 C－C를 절취)의 단면을 나타낸다.
먼저, 유리 기판(3)의 상면에 인출 패턴용의 금속층(51)이 형성된다(도 6a).
다음에, 금속층(51)을 레지스트(53)로 도포하고, 이 레지스트(53)를 인출 패턴의 형성을 위해 패터닝한다(도 6b).
이후, 에칭 처리가 실행되어 레지스트(53) 및 금속층(51)의 영역이 제거된다. 이 결과, 레지스트(53)의 하부에 위치하는 금속층(51)만이 유리 기판(3)에 남고, 따라서 캐소드 전원 인출 패턴(21)과 애노드 전원 인출 패턴(25)이 형성된다(도 6c).
다음에, 인출 패턴과 유리 기판(30)을 덮도록 보호층(31)이 형성된다(도 7a).
그 후, 보호층(31)을 레지스트(53)로 도포하고, 그런 다음 이 레지스트(53)를 컨택트부(23)의 형성을 위해 패터닝한다(도 7b). 컨택트부(23)는, 캐소드 전원 인출 패턴(21)에 대하여 형성하므로, 도 4의 라인 B－B를 포함하는 영역에만 개구부(55)가 형성된다.
이후, 에칭 처리가 실행되어, 레지스트(53) 및 보호층(31)의 일부가 제거된다. 이 결과, 개구부(55)의 하부의 보호층(31)만이 제거되어, 컨택트부(23)용의 개구부(57)가 형성된다(도 7c).
이후, 보호층(31)과 캐소드 전원 인출 패턴(21)을 덮도록, 평탄화 층(33)이 형성된다(도 8a).
그 후, 평탄화 층(33)을 레지스트(53)로 도포하고, 이 레지스트(53)를 컨택트부(23)의 형성을 위해 패터닝한다(도 8b). 컨택트부(23)는, 캐소드 전원 인출 패턴(21)에 대하여 제공되므로, 도 4의 라인 B－B를 포함하는 영역에 개구부(59)가 형성된다.
그 후, 에칭 처리가 실행되어, 개구부(59) 하부의 평탄화 층(33) 및 보호층(31)이 제거된다. 이 결과, 캐소드 전원 인출 패턴(21)에 도달하는 홀(hole)(61)이, 개구부(59)로부터 아래로 연장하도록 형성된다(도 9a).
이후, 캐소드 공통 전극(17)이 진공 증착에 의해 증착된다(도 9b). 캐소드 공통 전극(17)은, 표시 영역(5)의 외주에 프레임형으로 형성된다. 캐소드 공통 전극(17)은, 홀(61)의 측벽을 포함하는 표면상에 균일하게 형성된다. 이 홀(61)은 컨택트부(23)에 대응한다.
그 후, 캐소드 공통 전극(17)을 레지스트(53)로 도포하고, 이 레지스트(53)를 노치부(41)의 형성을 위해 패터닝한다(도 10(11). 노치부(41)는 애노드 전원 인출 패턴(25)의 위에만 형성되므로, 도 4의 라인 C－C를 포함하는 영역에만 개구부(63)가 형성된다.
그 후, 에칭 처리가 실행되어, 개구부(63) 하부의 캐소드 공통 전극(17)이 제거된다. 이 결과, 노치부(41)가 개구부(63)로부터 아래로 연장하도록 형성된다(도 11).
(A-3) 이점(Advantages)
캐소드 공통 전원(17)과 애노드 전원 인출 패턴(25)이 중첩하는 부분의 캐소드 공통 전원(17)에 노치부(41)를 형성함으로써, 핀 홀의 발생 시에도 치명적인 결함인 전원 간 단락의 발생 확률을 감소시킬 수 있다. 이롭게도, 유기 EL 디스플레 이의 수율을 향상시킬 수 있어, 생산 비용을 낮출 수 있다.
유기 EL 디스플레이의 형성 프로세스와 관련해서, 기본적인 제조 프로세스를 변경할 필요가 없다. 이 기본적인 제조 프로세스에 노치부(41)의 형성 공정을 추가할 수 있다. 이롭게도, 제조 프로세스의 관점으로부터도 유기 EL 디스플레이의 효율적인 제조가 가능하게 된다.
(B) 다른 형태 예(Modifications)
(B-1) 노치부의 형상(Shape of Notch)
전술한 실시예는, 직사각형 형상의 노치부(41)를 형성하는 경우에 대하여 설명하였다.
그러나 노치부(41)의 형상은 반드시 직사각형 형상에 한정되지 않는다.
예를 들면, 도 12에 나타낸 바와 같이, 노치부(41)를 둥글게 형성해도 된다. 도 12에서, 노치부(41) 하부의 모서리가 둥글게 되어 있다. 개방 단부의 캐소드 공통 전극(17)의 모서리를 둥글게 할 수 있다. 대안적으로, 모든 모서리를 둥글게 형성해도 된다.
예를 들면, 도 13에 나타낸 바와 같이, 노치부(41)를 V자 형상으로 형성해도 된다. 이 경우는, 캐소드 공통 전극(17)과 애노드 전원 인출 패턴(25) 사이의 중첩 영역이 도 4의 중첩 영역 또는 도 12의 중첩 영역보다 크지만, 도 2의 중첩 영역보다는 확실하게 작다. 그러므로 전원 간 단락의 발생 확률은 전술한 실시예에서의 발생 확률보다 증가하지만, 종래 구성에 비하면 그 발생 확률을 작게 할 수 있다.
도 14에 나타낸 바와 같이, 캐소드 공통 전극(17)의 일부를 잘라내어, 노치부(41) 대신 도면부호 41로 표시된 홀을 형성해도 된다. 이 경우, 캐소드 공통 전극(17)과 애노드 전원 인출 패턴(25) 사이의 중첩 영역은 도 4의 중첩 영역 또는 도 12의 중첩 영역보다 크지만 도 2의 중첩 영역보다는 확실하게 작다. 전원 간 단락의 발생 확률은 전술한 실시예에서의 발생 확률보다 증가하지만, 종래 구성에 비하면 그 발생 확률을 작게 할 수 있다.
도 15에 나타낸 바와 같이, 캐소드-층 증착 영역(15)까지 도달하지 않도록 노치부(41)를 형성할 수 있다. 이 경우에, 캐소드 공통 전극(17)과 애노드 전원 인출 패턴(25) 사이의 중첩 영역은 도 4의 중첩 영역 또는 도 12의 중첩 영역보다 크지만 도 2의 중첩 영역보다는 확실하게 작다. 전원 간 단락의 발생 확률은 전술한 실시예에서의 발생 확률보다 증가하지만, 종래 구성에 비하면 그 발생 확률을 작게 할 수 있다.
도 16에 나타낸 바와 같이, 노치부(41)의 폭을 애노드 전원 인출 패턴(25)의 폭보다 좁게 형성할 수 있다. 이 경우에, 캐소드 공통 전극(17)과 애노드 전원 인출 패턴(25) 사이의 중첩 영역은 도 4의 중첩 영역 또는 도 12의 중첩 영역보다 크지만 도 2의 중첩 영역보다는 확실하게 작다. 전원 간 단락의 발생 확률은 전술한 실시예에서의 발생 확률보다 증가하지만, 종래 구성에 비하면 그 발생 확률을 작게 할 수 있다.
(B-2) 노치부의 형성 위치(Position for formation of Notch)
전술한 실시예에 있어서는, 애노드 전위가 인가되는 애노드 인출 패턴(25)과 캐소드 공통 전극(17)이 중첩되는 각각의 부분에 노치부(41)를 형성한다.
캐소드 공통 전극(17)에 인가되는 전위와는 상이한 전위가 인가되는 다른 전원 인출 패턴과 캐소드 공통 전극(17)이 중첩되는 영역에 노치부(41)를 형성해도 된다.
(B-3) 공통 전극의 계층(Position of Layer for Common Electrode)
전술한 실시예에 있어서는, 캐소드 공통 전극(17)이 캐소드 층의 위에 형성된다.
본 발명은 캐소드 공통 전극(17)이 캐소드 층의 아래에 배치되는 경우에도 적용할 수 있다.
(B-4) 공통 전극의 종류(Type of Common Electrode)
전술한 실시예에 있어서는, 공통 전극이 캐소드 공통 전극이다.
본 발명은 공통 전극이 다른 전위의 인가에 사용되는 경우에도 적용할 수 있다.
(B-5) 제품예(Applications)
전술한 실시예는 표시 패널 모듈로서 기능하는 유기 EL 디스플레이에 관한 것이다.
유기 EL 디스플레이는 전자 기기에 실장될 수 있고 다른 상품 형태로 유통된다.
도 17은 전자 기기(71)의 개념적 구성예를 나타낸다. 전자 기기(71)는, 전술한 패널 구조를 가지는 유기 EL 디스플레이(73)와 시스템 제어기(75)로 구성된 다. 시스템 제어기(75)로 실행되는 처리 내용은, 전자 기기(71)의 상품 형태에 따라 다르다.
전자 기기(71)는, 기기 내에서 생성되는 또는 외부로부터 제공되는 화상이나 영상을 표시하는 기능을 탑재하고 있으며, 특정한 분야의 기기에 한정되지 않는다.
이러한 종류의 전자 기기(71)로는 예를 들면 텔레비전 수상기를 들 수 있다. 도 18은 텔레비전 수상기(81)의 외관을 나타낸다.
텔레비전 수상기(81)의 하우징 정면에는, 프론트 패널(83) 및 필터 유리(85)로 구성되는 표시 화면(87)이 배치된다. 표시 화면(87)은 전술한 유기 EL 디스플레이에 대응한다.
이러한 종류의 전자 기기(71)는 예를 들면 디지털 카메라를 들 수 있다. 도 19a 및 도 19b는 디지털 카메라(91)의 외관을 나타낸다. 도 19a는 정면 측(즉, 피사체 측)에서 본 디지털 카메라(91)의 외관이다. 도 19b는 배면 측(즉, 사용자 또는 촬영자 측)에서 본 디지털 카메라(91)의 외관이다.
디지털 카메라(91)는 촬상 렌즈(도 19a에서는 보호 커버(93)가 닫힌 상태이므로, 보호 커버(93)의 배면 측에 배치됨), 플래시용 발광부(95), 표시 화면(97), 컨트롤 스위치(99) 및 셔터 버튼(101)으로 구성된다. 표시 화면(97)은 전술한 유기 EL 디스플레이에 대응한다.
이러한 종류의 전자 기기(71)로는 예를 들면 비디오 카메라를 들 수 있다. 도 20은 비디오 카메라(111)의 외관을 나타낸다.
비디오 카메라(111)는, 본체(113), 본체(113)의 전방에 배치되어 피사체의 화상을 촬상하는 촬상 렌즈(115), 스타트/스톱 스위치(117) 및 표시 화면(119)으로 구성된다. 표시 화면(119)은 전술한 유기 EL 디스플레이에 대응한다.
이러한 종류의 전자 기기(71)로는 예를 들면 휴대 단말기 장치를 들 수 있다. 도 21a 및 도 21b는 휴대 단말기로서의 폴더형 휴대 전화기(121)의 외관을 나타낸다. 도 21a는 접혀 있지 않은 상태의 휴대 전화기(121)를 도시한다. 도 21b는 접혀 있는 상태의 휴대 전화기(121)를 도시한다.
휴대 전화기(121)는 상부 하우징(123), 하부 하우징(125), 연결부(이 예에서는 경첩부)(127), 표시 화면(129), 보조 표시 화면(131), 픽처 라이트(133) 및 촬상 렌즈(135)로 구성된다. 표시 화면(129) 및 보조 표시 화면(131) 각각은 전술한 유기 EL 디스플레이에 대응한다.
이러한 종류의 전자 기기(71)로는 예를 들면 컴퓨터를 들 수 있다. 도 22는 노트북형 컴퓨터(141)의 외관을 나타낸다.
노트북형 컴퓨터(141)는 상부 하우징(143), 하부 하우징(145), 키보드(147) 및 표시 화면(149)으로 구성된다. 표시 화면(149)은 전술한 유기 EL 디스플레이에 대응한다.
다른 형태의 전자 기기(71)로는, 오디오 재생 장치, 게임기, 전자 북, 전자 사전을 들 수 있다.
(B-6) 다른 디스플레이(Other Display)
전술한 실시예에서는, 표시 디바이스가 유기 EL 디스플레이인 경우에 대하여 설명하였다.
본 발명은 무기 EL 디스플레이 및 LED 디스플레이와 같은 자발광 디스플레이에도 적용할 수 있다.
첨부된 청구의 범위 및 그에 상응하는 대응물의 범주 내에서 다양한 변형, 조합, 하부조합 및 응용이 설계 요건 및 다른 요인에 따라 실시될 수 있음은 당업자에게 자명하다.
도 1은 유기 EL 디스플레이의 일반적인 패널 구조를 나타낸 도면이다.
도 2는 전원 공급 패드 부근의 종래의 평면 구조예를 나타낸 도면이다.
도 3은 종래 기술에 있어서, 캐소드 공통 전극과 애노드 전원 인출 패턴이 중첩하는 영역의 단면 구조를 나타낸 도면이다.
도 4는 본 발명의 실시예에 따른 전원 공급 패드 부근의 형태에 관한 평면 구조예를 나타낸 도면이다.
도 5는 본 발명의 실시예에 있어서, 캐소드 공통 전극과 애노드 전원 인출 패턴이 교차하는 영역의 단면 구조를 나타낸 도면이다.
도 6a 내지 도 6c는 전원 공급 패드 부근의 영역의 단면에 주목하여, 표시 패널의 제조 공정을 나타낸 도면이다.
도 7a 내지 도 7c는 전원 공급 패드 부근의 영역의 단면에 주목하여, 표시 패널의 제조 공정을 나타낸 도면이다.
도 8a 및 도 8b는 전원 공급 패드 부근의 영역의 단면에 주목하여, 표시 패널의 제조 공정을 나타낸 도면이다.
도 9a 및 도 9b는 전원 공급 패드 부근의 영역의 단면에 주목하여, 표시 패널의 제조 공정을 나타낸 도면이다.
도 10은 전원 공급 패드 부근의 영역에 주목하여, 표시 패널의 제조 공정을 나타낸 도면이다.
도 11은 전원 공급 패드 부근에 주목하여, 표시 패널의 제조 공정을 나타낸 도면이다.
도 12는 전원 공급 패드 부근의 다른 평면 구조예를 나타낸 도면이다.
도 13은 전원 공급 패드 부근의 다른 평면 구조예를 나타낸 도면이다.
도 14는 전원 공급 패드 부근의 다른 평면 구조예를 나타낸 도면이다.
도 15는 전원 공급 패드 부근의 다른 평면 구조예를 나타낸 도면이다.
도 16은 전원 공급 패드 부근의 다른 평면 구조예를 나타낸 도면이다.
도 17은 전자 기기의 개념적 구성예를 나타낸 도면이다.
도 18은 텔레비전 수상기의 사시도를 나타낸 도면이다.
도 19a 및 도 19b는 디지털 카메라의 사시도를 나타낸 도면이다.
도 20은 비디오 카메라의 사시도를 나타낸 도면이다.
도 21a 및 도 21b는 휴대 전화기의 외관도를 나타낸 도면이다.
도 22는 컴퓨터의 사시도를 나타낸 도면이다.

Claims (10)

  1. 표시 화소의 매트릭스 어레이로 형성된 표시 영역을 가지는 표시 패널에 있어서,
    상기 표시 영역의 전체를 덮도록 형성된 전극; 및
    상기 전극에 전기적으로 접속되며, 상기 표시 영역의 외주를 따라 프레임형으로 형성된 공통 전극
    을 포함하며,
    상기 공통 전극에는, 상기 공통 전극에 인가되는 전위와는 상이한 전위가 인가되는 전원 인출 패턴에 대향하는 노치부가 위치하는, 표시 패널.
  2. 제1항에 있어서,
    상기 노치부는, 상기 표시 영역의 전체를 덮는 상기 전극의 형성을 위한 최대 영역에 도달하도록 형성되는, 표시 패널.
  3. 제1항에 있어서,
    상기 노치부는 직사각형 형상을 가지는, 표시 패널.
  4. 제3항에 있어서,
    상기 노치부는 둥글게 되어 있는, 표시 패널.
  5. 제1항에 있어서,
    상기 노치부는 V자형인, 표시 패널.
  6. 제1항에 있어서,
    상기 공통 전극은, 상기 노치부 대신 상기 공통 전극의 일부를 잘라내어 형성된 홀을 가지는, 표시 패널.
  7. 제1항에 있어서,
    상기 공통 전극은 캐소드 공통 전극이며,
    상기 공통 전극에 인가되는 전위와는 상이한 전위가 인가되는 상기 전원 인출 패턴은 애노드 전원 인출 패턴인, 표시 패널.
  8. 제1항에 있어서,
    상기 표시 화소 각각은 유기 EL 소자를 포함하는 발광 화소와 구동 회로를 포함하는, 표시 패널.
  9. 표시 화소의 매트릭스 어레이로 형성된 표시 영역을 가지는 표시 패널과 시스템 제어기를 포함하는 전자 기기에 있어서,
    상기 표시 패널은,
    상기 표시 영역의 전체를 덮도록 형성된 전극, 및
    상기 전극에 전기적으로 접속되고, 상기 표시 영역의 외주를 따라 프레임형으로 형성되는 공통 전극
    을 포함하며,
    상기 공통 전극에는, 상기 공통 전극에 인가되는 전위와는 상이한 전위가 인가되는 전원 인출 패턴에 대향하는 노치부가 위치하는, 전자 기기.
  10. 표시 화소의 매트릭스 어레이로 형성된 표시 영역을 가지는 표시 패널의 제조 방법에 있어서,
    상기 표시 영역의 전체를 덮도록 전극을 형성하는 단계; 및
    상기 전극에 전기적으로 접속되며, 상기 표시 영역의 외주를 따라 프레임형으로 형성되도록 공통 전극을 형성하는 단계
    를 포함하며,
    상기 공통 전극에는, 상기 공통 전극에 인가되는 전위와는 상이한 전위가 인가되는 전원 인출 패턴에 대향하는 노치부가 위치하는, 표시 패널의 제조 방법.
KR20080023210A 2007-03-14 2008-03-13 표시 패널 및 전자 기기 KR101494345B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00064417 2007-03-14
JP2007064417A JP4403430B2 (ja) 2007-03-14 2007-03-14 表示パネル及び電子機器

Publications (2)

Publication Number Publication Date
KR20080084663A true KR20080084663A (ko) 2008-09-19
KR101494345B1 KR101494345B1 (ko) 2015-02-17

Family

ID=39845044

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080023210A KR101494345B1 (ko) 2007-03-14 2008-03-13 표시 패널 및 전자 기기

Country Status (5)

Country Link
US (1) US7956532B2 (ko)
JP (1) JP4403430B2 (ko)
KR (1) KR101494345B1 (ko)
CN (1) CN101266735B (ko)
TW (1) TWI373984B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140137713A (ko) * 2013-05-23 2014-12-03 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
CN107240596A (zh) * 2016-03-29 2017-10-10 三星显示有限公司 显示设备
CN110718201A (zh) * 2019-10-24 2020-01-21 厦门飞盈海科技有限公司 一种减少管脚数量的液晶驱动芯片
KR20200058882A (ko) * 2018-11-20 2020-05-28 엘지디스플레이 주식회사 전계발광 표시장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4950059B2 (ja) 2004-11-16 2012-06-13 トムソン ライセンシング 映像システムにおけるビットアキュレートシミュレーションのためのフィルムグレインｓｅｉメッセージ挿入
JP5541872B2 (ja) * 2009-02-26 2014-07-09 パナソニック株式会社 面状発光装置および照明器具
CN102130300B (zh) * 2010-09-16 2012-07-04 昆山维信诺显示技术有限公司 一种有机电致发光器件,显示器及其应用
FR3005754B1 (fr) * 2013-05-17 2019-04-05 Thales Dispositif electrooptique a matrice de pixels de grande dimension
CN114115600A (zh) * 2021-11-24 2022-03-01 福建华佳彩有限公司 一种减少面板内层触控线路不良的设计方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG111923A1 (en) * 2000-12-21 2005-06-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
JP4067819B2 (ja) 2000-12-21 2008-03-26 株式会社半導体エネルギー研究所 発光装置
JP2003100447A (ja) 2001-09-25 2003-04-04 Sanyo Electric Co Ltd 有機エレクトロルミネッセンス装置
JP3605060B2 (ja) * 2001-09-28 2004-12-22 三洋電機株式会社 表示装置
JP4593179B2 (ja) * 2003-06-17 2010-12-08 株式会社半導体エネルギー研究所 表示装置
US7224118B2 (en) * 2003-06-17 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus having a wiring connected to a counter electrode via an opening portion in an insulating layer that surrounds a pixel electrode
JP2005019151A (ja) 2003-06-25 2005-01-20 Tohoku Pioneer Corp 有機ｅｌパネル及びその製造方法
JP4480989B2 (ja) * 2003-11-28 2010-06-16 オプトレックス株式会社 有機ｅｌ表示装置
KR100710170B1 (ko) * 2003-12-30 2007-04-20 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
KR100581903B1 (ko) 2004-03-09 2006-05-22 삼성에스디아이 주식회사 전계 발광 디스플레이 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140137713A (ko) * 2013-05-23 2014-12-03 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
CN107240596A (zh) * 2016-03-29 2017-10-10 三星显示有限公司 显示设备
KR20200058882A (ko) * 2018-11-20 2020-05-28 엘지디스플레이 주식회사 전계발광 표시장치
CN110718201A (zh) * 2019-10-24 2020-01-21 厦门飞盈海科技有限公司 一种减少管脚数量的液晶驱动芯片

Also Published As

Publication number Publication date
TW200847844A (en) 2008-12-01
US7956532B2 (en) 2011-06-07
TWI373984B (en) 2012-10-01
US20080265783A1 (en) 2008-10-30
KR101494345B1 (ko) 2015-02-17
CN101266735B (zh) 2010-06-02
CN101266735A (zh) 2008-09-17
JP2008226679A (ja) 2008-09-25
JP4403430B2 (ja) 2010-01-27

Similar Documents

Publication Publication Date Title
US10388711B2 (en) Light emitting element display device
KR101494345B1 (ko) 표시 패널 및 전자 기기
US7985968B2 (en) Display device
US8618545B2 (en) Thin film transistor and display
TWI244877B (en) Light-emitting device and electronic apparatus
CN102569675B (zh) 有机发光二极管显示装置及其制造方法
EP2280435B1 (en) Organic light emitting diode display device
CN110416226B (zh) 一种显示面板及其制作方法和显示装置
EP2416363B1 (en) Organic electroluminescent device
KR20030057018A (ko) 능동행렬 유기전기발광소자
US7935544B2 (en) Method of manufacturing organic light-emitting device
KR101860507B1 (ko) 유기 발광 표시 장치
US8390751B2 (en) Display device and method of manufacturing the same
US7745992B2 (en) Organic electroluminescence device having electrode separator and light shielding pattern
KR101504595B1 (ko) 표시 패널, 표시 패널 모듈 및 전자기기
JP4639588B2 (ja) 電気光学装置、電気光学装置の製造方法
JP2007286212A (ja) 有機ｅｌ表示装置
US11387304B2 (en) Light emitting element display device
WO2022137014A1 (ja) 表示装置
JP2009176457A (ja) 表示装置
KR20070067502A (ko) 유기 전계 발광 표시소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180202

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190201

Year of fee payment: 5