KR20080083516A - Liquid crystal display and fabrication process thereof - Google Patents

Liquid crystal display and fabrication process thereof Download PDF

Info

Publication number
KR20080083516A
KR20080083516A KR1020070024186A KR20070024186A KR20080083516A KR 20080083516 A KR20080083516 A KR 20080083516A KR 1020070024186 A KR1020070024186 A KR 1020070024186A KR 20070024186 A KR20070024186 A KR 20070024186A KR 20080083516 A KR20080083516 A KR 20080083516A
Authority
KR
South Korea
Prior art keywords
gate
film
electrode
liquid crystal
substrate
Prior art date
Application number
KR1020070024186A
Other languages
Korean (ko)
Inventor
오재영
오금미
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070024186A priority Critical patent/KR20080083516A/en
Publication of KR20080083516A publication Critical patent/KR20080083516A/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13458Terminal pads
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

An LCD(Liquid Crystal Display) device and a manufacturing method thereof are provided to form a transparent conductive film on a passivation layer and form an opening by exposing and developing the passivation layer by using transmissive properties of the transparent conductive film, thereby simplifying a process. In a substrate, plural pixel areas are defined. A gate line(203) and a common line(205) are formed on the substrate. The gate line includes a gate pad(203P) and a gate electrode(203G). The common line is spaced from the gate line as much as a predetermined interval, and includes a common electrode(205C). A gate insulating layer(207) is formed on the substrate having the common line. A data line(209) is formed on the gate insulating layer as crossing the gate line, and has a data pad(209P) and source/drain electrodes(209S,209D). A storage electrode is formed on the gate insulating layer to be overlapped with the common line. A passivation layer is formed on the substrate having the storage electrode, and comprises a photo acryl film for exposing the gate pad, the data pad and the storage electrode. A pixel electrode(217) is formed on the passivation layer, and connected with transparent conductive film patterns connected with the gate and data pads and the storage electrode. The transparent conductive film pattern is interposed between the passivation layer and the pixel electrode.

Description

액정표시소자 및 그 제조방법{LIQUID CRYSTAL DISPLAY AND FABRICATION PROCESS THEREOF}Liquid crystal display device and its manufacturing method {LIQUID CRYSTAL DISPLAY AND FABRICATION PROCESS THEREOF}

도 1은 종래 기술에 따른 횡전계방식 액정표시소자의 단면도.1 is a cross-sectional view of a transverse electric field type liquid crystal display device according to the prior art.

도 2는 본 발명에 따른 횡전계방식 액정표시소자의 평면도.2 is a plan view of a transverse electric field type liquid crystal display device according to the present invention.

도 3a 내지 도 3d는 도 2의 A-A`선, B-B`선, C-C`선 및 D-D`선의 절단면을 보인 공정별 단면도. 3A to 3D are cross-sectional views showing processes taken along lines A-A ', B-B', C-C ', and D-D' of FIG. 2.

본 발명은 액정표시소자 및 그 제조방법에 관한 것으로서, 보다 구체적으로는 마스크 수를 절감할 수 있는 횡전계방식 액정표시소자 및 그 제조방법에 관한 것이다.The present invention relates to a liquid crystal display device and a method for manufacturing the same, and more particularly to a transverse electric field type liquid crystal display device and a method for manufacturing the same that can reduce the number of masks.

일반적으로 알려진 바와 같이, 오늘날에는 전자산업의 발달과 함께 TV 브라운관 등에 제한적으로 사용되었던 디스플레이 장치가 개인용 컴퓨터, 노트북, 무선 단말기, 자동차 계기판, 전광판 등에 까지 확대 사용되고, 정보통신 기술의 발달과 함께 대용량의 화상정보를 전송할 수 있게 됨에 따라 이를 처리하여 구현할 수 있는 차세대 디스플레이 장치의 중요성이 커지고 있다. As is generally known, with the development of the electronics industry, display devices, which have been limitedly used in TV CRTs, are widely used in personal computers, laptops, wireless terminals, automobile dashboards, electronic displays, and the like. As image information can be transmitted, the importance of next-generation display devices that can process and implement them is increasing.

이와 같은 차세대 디스플레이 장치는 경박단소, 고휘도, 대화면, 저소비전력및 저가격화를 실현할 수 있어야 하는데, 그 중 하나로 최근에 액정표시장치가 주목을 받고 있다. Such next-generation display devices should be able to realize light and small, high brightness, large screen, low power consumption, and low cost, and one of them has recently attracted attention.

상기 액정표시장치(LCD:Liquid Crystal Display)는 표시 해상도가 다른 평판 표시 장치보다 뛰어나고, 동화상을 구현할 때 그 품질이 브라운관에 비할 만큼 응답 속도가 빠른 특성을 나타내고 있다. The liquid crystal display (LCD) has excellent display resolution than other flat panel display devices and exhibits a response speed that is higher than that of a CRT when a moving image is realized.

현재 주로 사용되고 있는 액정표시소자 중 하나로 트위스트 네마틱(TN : twisted nematic) 방식의 액정표시소자를 들 수 있다. 상기 트위스트 네마틱 방식은 두 기판에 각각 전극을 설치하고 액정 방향자가 90°트위스트 되도록 배열한 다음 전극에 전압을 가하여 액정 방향자를 구동하는 방식이다. 그러나, 상기 TN방식(twisted nematic mode) 액정표시소자는 시야각이 좁다는 큰 단점이 있다. One of the liquid crystal display devices currently used is a twisted nematic (TN) type liquid crystal display device. The twisted nematic method is a method of driving the liquid crystal director by installing electrodes on two substrates, arranging the liquid crystal directors to be twisted by 90 °, and then applying a voltage to the electrodes. However, the TN (twisted nematic mode) liquid crystal display device has a big disadvantage that the viewing angle is narrow.

그래서, 최근에 상기 협소한 시야각 문제를 해결하기 위하여 여러 가지 새로운 방식을 채용한 액정표시소자에 대한 연구가 활발하게 진행되고 있는데, 상기 방식으로 횡전계방식(IPS:in-plane switching mode) 또는 OCB방식(optically compensated birefrigence mode) 등이 있다. 이 가운데 상기 횡전계방식 액정표시소자는 액정 분자를 기판에 대해서 수평을 유지한 상태로 구동시키기 위하여 2개의 전극을 동일한 기판 상에 형성하고, 상기 2개의 전극 사이에 전압을 인가하여 기판에 대해서 수평방향으로 전계를 발생시킨다. 즉, 액정 분자의 장축이 기판에 대하여 일어서지 않게 된다. 이 때문에, 시각방향에 대한 액정의 복굴절율의 변화가 작아 종래의 TN방식 액정표시소자에 비해 시야각 특성이 월등하게 우수하다. Recently, researches on liquid crystal display devices employing various new methods have been actively conducted to solve the narrow viewing angle problem. In this method, an in-plane switching mode (IPS) or an OCB is used. Optically compensated birefrigence mode. Among these, the transverse electric field type liquid crystal display device forms two electrodes on the same substrate in order to drive the liquid crystal molecules in a horizontal state with respect to the substrate, and applies a voltage between the two electrodes to apply the voltage to the substrate. Generate an electric field in the direction. In other words, the long axis of the liquid crystal molecules does not stand on the substrate. For this reason, the change of the birefringence of the liquid crystal with respect to the visual direction is small, and the viewing angle characteristic is much superior to the conventional TN type liquid crystal display device.

이하, 첨부된 도면을 참조로 하여 종래 기술에 따른 횡전계방식 액정표시소자의 구조 및 제조방법을 구체적으로 설명한다. Hereinafter, a structure and a manufacturing method of a transverse electric field type liquid crystal display device according to the related art will be described in detail with reference to the accompanying drawings.

도 1은 종래 기술에 따른 횡전계방식 액정표시소자의 단면도이다. 이하, 도 1을 참고로 하여 종래 기술에 따른 횡전계방식 액정표시소자의 제조방법에 대해 간단하게 알아보기로 한다.1 is a cross-sectional view of a transverse electric field type liquid crystal display device according to the prior art. Hereinafter, a method of manufacturing a transverse electric field type liquid crystal display device according to the related art will be briefly described with reference to FIG. 1.

도 1에 도시된 바와 같이, 먼저, 기판(118) 상에 금속을 증착한 후 패터닝하여 게이트 배선(미도시) 및 공통배선(미도시)을 형성한다. 이때, 상기 게이트 배선은 게이트 패드(109P) 및 상기 게이트 배선에서 분기된 게이트 전극(109G)를 구비한다. 또한, 상기 공통배선은 공통전극(109C)을 구비한다. (제 1포토 마스크 공정)As shown in FIG. 1, first, a metal is deposited on a substrate 118 and then patterned to form a gate wiring (not shown) and a common wiring (not shown). In this case, the gate line includes a gate pad 109P and a gate electrode 109G branched from the gate line. In addition, the common wiring includes a common electrode 109C. (1st photo mask process)

그리고, 상기 게이트 전극(109G)을 포함한 기판 전면에 게이트 절연막(121)을 개재시켜 액티브층(123a)과 오믹콘택층(123b)으로 구성된 반도체층(123) 및 상기 게이트 배선과 매트릭스 구조를 이루도록 데이터 배선(미도시)을 형성한다. 이때, 상기 데이터배선은 박막 트랜지스터의 소스전극(125S) 및 드레인 전극(125D) 및 데이터 패드(125P)를 구비한다. 상기 소스전극(125S) 및 드레인 전극(125D) 사이의 액티브층(123a)은 채널영역에 해당된다. (제 2포토 마스크 공정) The semiconductor layer 123 including the active layer 123a and the ohmic contact layer 123b is interposed between the substrate including the gate electrode 109G to form a matrix structure. Wiring (not shown) is formed. In this case, the data line includes a source electrode 125S, a drain electrode 125D, and a data pad 125P of the thin film transistor. The active layer 123a between the source electrode 125S and the drain electrode 125D corresponds to a channel region. (2nd photo mask process)

이후, 상기 소스전극(125S) 및 드레인 전극(125D)을 가진 기판 상에 보호막(129)을 형성한다. 이때, 상기 보호막(129)으로 포토 아크릴막을 적용할 경우, 데이터라인과 화소전극 간의 기생 전압을 감소시켜 고개구율을 통한 고휘도를 실현할 수 있으며, 소지전력을 감소시킬 수 있는 이점이 있다. 그러나, 포토 아크릴막인 보호막이 박막 트랜지스터의 채널영역에 직접 접촉하게 되면 소자 특성이 저하 되므로, 상기 포토 아크릴막 하부에 제 1실리콘 질화막(127)을 형성한다. 즉, 상기 제 1실리콘 질화막(127)은 채널보호막으로서, 박막 트랜지스터의 채널영역과 상기 포토 아크릴막(129) 간의 직접 접촉을 방지하여 채널영역의 소자특성을 향상시킬 수 있다. Thereafter, a passivation layer 129 is formed on the substrate having the source electrode 125S and the drain electrode 125D. In this case, when the photoacryl film is applied as the passivation layer 129, the parasitic voltage between the data line and the pixel electrode may be reduced to realize high brightness through a high aperture ratio, and the holding power may be reduced. However, when the protective film, which is a photoacryl film, is in direct contact with the channel region of the thin film transistor, the device characteristics are deteriorated. Thus, the first silicon nitride film 127 is formed under the photoacrylic film. That is, the first silicon nitride layer 127 is a channel protection layer, and may prevent direct contact between the channel region of the thin film transistor and the photoacrylic layer 129, thereby improving device characteristics of the channel region.

이어, 상기 포토 아크릴막 및 제 1실리콘 질화막을 선택적으로 패터닝하여 상기 드레인전극(125D)과 연결되는 제 1개구부(H1)를 형성한다. 이때, 상기 제 1개구부 를 형성하는 동안 상기 게이트 패드(109P) 및 데이터 패드(109C)도 함께 노출된다. (제 3포토 마스크 공정)Subsequently, the photoacryl film and the first silicon nitride film are selectively patterned to form a first opening H1 connected to the drain electrode 125D. At this time, the gate pad 109P and the data pad 109C are also exposed while forming the first opening. (3rd photo mask process)

그 다음, 상기 제 1개구부(H1)를 가진 기판 위에 제 2실리콘 질화막(131)을 형성한다. 이때, 상기 제 2실리콘 질화막(131)은 이후의 공정에서 액정이 포토 아크릴막에 직접 접촉함에 따라 발생되는 액정의 미퍼짐 현상을 방지하기 위한 것이다. 이와 같이, 포토 아크릴막 및 포토아크릴막의 상부 및 하부에 각각 배치된 제 1, 제 2실리콘 질화막으로 이루어진 보호막 구조를 가짐으로써, 상기 보호막을 패터닝하기 위해서는 2회의 포토마스크 공정이 수반된다. Next, a second silicon nitride film 131 is formed on the substrate having the first opening H1. In this case, the second silicon nitride film 131 is to prevent the liquid crystal from being deviated when the liquid crystal is in direct contact with the photo acrylic film in a subsequent process. As described above, by having a protective film structure composed of a first acrylic film and a second silicon nitride film disposed on the upper and lower portions of the photoacryl film and the photoacryl film, two photomask processes are involved in patterning the protective film.

이후, 상기 제 2실리콘 질화막을 패터닝하여 상기 게이트 패드, 데이터 패드, 스토리지전극 및 드레인전극(125D)을 각각의 개구부들을 형성한다. (제 4포토 마스크 공정)Thereafter, the second silicon nitride layer is patterned to form openings in the gate pad, the data pad, the storage electrode, and the drain electrode 125D. (4th photo mask process)

이어, 상기 개구부드을 가진 기판 위에 투명도전막을 형성한다. 그 다음, 상기 투명도전막을 패터닝하여 상기 게이트 패드 및 데이터 패드와 연결되는 투명도전막 패턴(133P1)(133P2)과, 상기 스토리지전극(109C) 및 상기 드레인전극(125D) 과 전기적으로 연결되는 화소전극(133)을 형성한다.(제 5포토 마스크 공정)Subsequently, a transparent conductive film is formed on the substrate having the opening. Next, the transparent conductive layer is patterned to form a transparent conductive layer pattern 133P1 and 133P2 connected to the gate pad and the data pad, and a pixel electrode electrically connected to the storage electrode 109C and the drain electrode 125D. 133. (Fifth photo mask process)

이후, 상기 화소전극(133)을 가진 기판 전면에 제 1 배향막(미도시)을 형성하여 기판인 어레이기판 제조를 완료한다.  Thereafter, a first alignment layer (not shown) is formed on the entire surface of the substrate having the pixel electrode 133 to complete the manufacture of the array substrate.

상술한 바와 같이, 횡전계방식 액정표시소자의 어레이기판 제조에서 마스크 수는 5장(게이트배선 형성, 데이터배선 형성, 보호막 제 1개구부 형성, 보호막 제 2개구부 형성 및 화소전극 형성)이 사용되고 있으며, 여기서 마스크의 수가 어레이 기판을 제조하는 공정 수를 나타낸다. 이때, 상기 사진 식각 공정에는 세정과 포토 레지스트막의 도포, 노광 및 현상, 식각 등 여러 공정이 수반된다. 따라서, 사진 식각 공정을 1회만 단축해도 제조 시간이 상당히 많이 줄어들고, 제조 비용을 감소시킬 수 있으며 불량 발생율이 적어지므로, 마스크 수를 줄여 어레이 기판을 제조하는 방안이 연구되어야 한다.As described above, five masks (gate wiring, data wiring, protective film first opening, protective film second opening, and pixel electrode formation) are used for array substrate fabrication of a transverse electric field type liquid crystal display device. The number of masks here represents the number of processes for manufacturing the array substrate. In this case, the photolithography process involves various processes such as cleaning, coating of the photoresist film, exposure and development, and etching. Therefore, even if a single photo-etching process is shortened significantly, manufacturing time can be significantly reduced, manufacturing cost can be reduced, and a defect rate is reduced. Therefore, a method of manufacturing an array substrate by reducing the number of masks should be studied.

따라서, 상기 문제점을 해결하고자, 본 발명의 목적은 포토 마스크 수를 절감하여 공정을 단순화할 수 있는 액정표시소자 및 그 제조방법을 제공하려는 것이다. Accordingly, an object of the present invention is to provide a liquid crystal display device and a method of manufacturing the same that can simplify the process by reducing the number of photo mask.

상기 목적을 달성하기 위해, 본 발명에 따른 액정표시소자는 다수의 화소영역이 정의된 기판과; 상기 기판 상에 형성되며, 게이트 패드 및 게이트전극이 구비된 게이트배선 및 상기 게이트배선과 소정 간격으로 이격 배치되며, 공통전극이 구비된 공통배선과; 상기 공통배선을 가진 기판 상에 형성된 게이트 절연막과; 상기 게이트 절연막 상에 상기 게이트 배선과 교차하여 형성되며, 데이터 패드 및 소오스전극/드레인전극이 구비된 데이터배선과; 상기 게이트 절연막 상에 상기 공통배선과 오버랩되도록 형성된 상기 스토리지전극과; 상기 스토리지전극을 가진 기판 상에 형성되며, 상기 게이트 패드, 데이터 패드 및 스토리지전극을 노출하는 포토 아크릴막으로 이루어진 보호막과; 상기 보호막 상에 형성되며, 상기 게이트 패드 및 데이터 패드와 연결되는 투명도전막 패턴들 및 상기 스토리지전극과 연결되는 화소전극과; 상기 보호막과 상기 화소전극 사이에 개재된 투명도전막 패턴을 포함한다. In order to achieve the above object, the liquid crystal display device according to the present invention comprises a substrate in which a plurality of pixel areas are defined; A gate wiring formed on the substrate, spaced apart from the gate wiring at a predetermined interval, and provided with a gate pad and a gate electrode; A gate insulating film formed on the substrate having the common wiring; A data wiring formed on the gate insulating film to intersect the gate wiring and including a data pad and a source electrode and a drain electrode; The storage electrode formed on the gate insulating layer to overlap the common wiring; A protective film formed on a substrate having the storage electrode and comprising a photo acrylic film exposing the gate pad, the data pad, and the storage electrode; A pixel electrode formed on the passivation layer, the transparent conductive film patterns connected to the gate pad and the data pad, and the pixel electrode connected to the storage electrode; It includes a transparent conductive film pattern interposed between the protective film and the pixel electrode.

상기 게이트배선과 상기 공통배선은 동일막으로 형성되며, Al, Cu, Ta, Ti, Mo, Mo합금 및 Al합금 중 적어도 어느 하나의 막으로 형성된 것이 바람직하다.The gate wiring and the common wiring are formed of the same film, and preferably formed of at least one of Al, Cu, Ta, Ti, Mo, Mo alloy, and Al alloy.

상기 데이터배선과 상기 스토리지전극은 동일막으로 형성되며, Al, Cu, Ta, Ti, Mo, Mo합금 및 Al합금 중 적어도 어느 하나의 막으로 형성된 것이 바람직하다.The data line and the storage electrode may be formed of the same layer, and may be formed of at least one of Al, Cu, Ta, Ti, Mo, Mo alloy, and Al alloy.

상기 게이트 절연막과 상기 보호막 사이에 개재된 채널보호막을 더 포함한다. 이때, 상기 채널보호막은 실리콘 질화막인 것을 특징으로 하는 액정표시소자.And a channel passivation layer interposed between the gate insulating layer and the passivation layer. In this case, the channel protective film is a liquid crystal display device, characterized in that the silicon nitride film.

상기 도전막패턴들을 포함한 화소전극 및 상기 보호막 사이에 개재된 투명도전막 패턴을 더 포함한다. The semiconductor device may further include a transparent conductive film pattern interposed between the pixel electrode including the conductive film patterns and the passivation layer.

상기 도전막 패턴들 및 화소전극은 Ti, Mo 및 Mo-Ti 합금 중 적어도 어느 하나로 형성된 것이 바람직하다. The conductive layer patterns and the pixel electrode may be formed of at least one of Ti, Mo, and Mo-Ti alloys.

본 발명에 따른 액정표시소자의 제조방법은 기판 상에 게이트전극, 및 게이 트 패드가 구비된 게이트배선 및 공통전극이 구비된 공통배선을 형성하는 단계와, 상기 공통배선을 가진 기판 상에 게이트절연막을 형성하는 단계와. 상기 게이트 절연막 상에 상기 게이트배선과 교차하는 데이터배선 및 상기 공통배선과 오버랩되는 스토리지전극을 형성하되 상기 데이터배선은 소오스전극, 드레인전극 및 데이터 패드를 구비하는 단계와, 상기 데이터 배선을 가진 기판 상에 포토 아크릴막으로 이루어진 보호막 및 투명도전막을 차례로 형성하는 단계와, 상기 투명도전막 및 보호막을 패터닝하여 상기 게이트 패드, 상기 데이터 패드 및 상기 스토리지전극을 노출하는 각각의 제 1, 제2 및 제 3개구부를 형성하는 단계와, 상기 제 1, 제2 및 제 3개구부를 가진 기판 위에 도전막을 형성하는 단계와, 상기 도전막 및 상기 잔류된 투명도전막을 패터닝하여 상기 게이트 패드 및 데이터 패드와 연결되는 도전막 패턴들 및 상기 스토리지전극과 연결되는 화소전극을 형성하는 단계를 포함한다.A method of manufacturing a liquid crystal display device according to the present invention includes forming a gate electrode, a gate wiring with a gate pad, and a common wiring with a common electrode on a substrate, and a gate insulating film on the substrate with the common wiring. Forming a step. Forming a data electrode crossing the gate line and a storage electrode overlapping the common line on the gate insulating layer, wherein the data line includes a source electrode, a drain electrode, and a data pad, and on the substrate having the data line. Sequentially forming a protective film and a transparent conductive film formed of a photo acrylic film on the substrate, and patterning the transparent conductive film and the protective film to expose the gate pad, the data pad, and the storage electrode, respectively. Forming a conductive film, forming a conductive film on the substrate having the first, second and third openings, and patterning the conductive film and the remaining transparent conductive film to connect the gate pad and the data pad. Forming a pixel electrode connected to the patterns and the storage electrode.

상기 게이트배선 및 상기 공통배선은 동일막으로 형성하며, Al, Cu, Ta, Ti, Mo, Mo합금 및 Al합금 중 적어도 어느 하나의 막으로 형성하는 것이 바람직하다.The gate wiring and the common wiring are formed of the same film, and preferably formed of at least one of Al, Cu, Ta, Ti, Mo, Mo alloy, and Al alloy.

상기 데이터배선과 상기 스토리지전극은 동일막으로 형성하며, Al, Cu, Ta, Ti, Mo, Mo합금 및 Al합금 중 적어도 어느 하나의 막으로 형성하는 것이 바람직하다.The data line and the storage electrode may be formed of the same layer, and may be formed of at least one of Al, Cu, Ta, Ti, Mo, Mo alloy, and Al alloy.

상기 게이트 절연막과 상기 보호막 사이에 채널보호막을 형성하는 단계를 더 포함한다. 이때, 상기 채널보호막은 실리콘 질화막으로 형성하는 것이 바람직하다.The method may further include forming a channel passivation layer between the gate insulating layer and the passivation layer. In this case, the channel protective film is preferably formed of a silicon nitride film.

상기 보호막은 스핀 코팅 공정으로 형성하는 것이 바람직하다.The protective film is preferably formed by a spin coating process.

상기 투명도전막을 형성하기 전에, 상기 보호막을 소프트 베이킹하는 단계를 더 포함한다. Before forming the transparent conductive film, the method further comprises the step of soft baking the protective film.

상기 제 1, 제2 및 제 3개구부 형성은 상기 투명도전막 및 소프트 베이킹이 완료된 보호막을 선택적으로 노광 및 현상하는 단계와; 상기 현상이 완료된 보호막을 하드 베이킹하는 단계를 더 포함한다. Forming the first, second and third openings by selectively exposing and developing the transparent conductive film and the protective film on which the soft baking is completed; The method may further include hard baking the protective film on which the development is completed.

상기 투명도전막은 ITO막으로 형성하는 것이 바람직하다.The transparent conductive film is preferably formed of an ITO film.

상기 도전막 패턴들 및 화소전극은 동일막으로 형성하며, Ti, Mo 및 Mo-Ti 합금 중 적어도 어느 하나로 형성하는 것이 바람직하다.The conductive layer patterns and the pixel electrode may be formed of the same layer, and at least one of Ti, Mo, and Mo-Ti alloys.

(실시예)(Example)

이하, 첨부된 도면을 참고로 하여 본 발명에 따른 실시예에 대해 설명하기로 한다. Hereinafter, with reference to the accompanying drawings will be described an embodiment according to the present invention.

도 2는 본 발명에 따른 횡전계방식 액정 표시소자의 평면도이다. 또한, 도 3은 도 2의 Ι-Ι`선의 절단면을 보인 공정별 단면도이다. 이하, 도 2 및 도 3a 내지 도 3d를 참고로 하여 본 발명에 따른 횡전계방식 액정 표시소자의 제조방법을 설명하기로 한다. 2 is a plan view of a transverse electric field type liquid crystal display device according to the present invention. 3 is a cross-sectional view for each process showing the cut surface of the line II of FIG. 2. Hereinafter, a method of manufacturing a transverse electric field type liquid crystal display device according to the present invention will be described with reference to FIGS. 2 and 3A to 3D.

도 2 및 도 3a에 도시된 바와 같이, 기판(201) 상에 제 1금속막을 형성한다. 상기 제 1금속막은 Al, Cu, Ta, Ti, Mo, Mo합금 및 Al합금 중 적어도 어느 하나를 이용한다. 이어, 상기 제 1금속막을 패터닝하여 게이트 배선(203) 및 공통배선(205)을 형성한다. 이때, 상기 게이트 배선은 게이트 패드(203P) 및 상기 게이트 배선(203)에서 분기된 게이트 전극(203G)를 구비한다. 또한, 상기 공통배선(205)은 상기 공통배선으로부터 수직인 방향으로 일정 간격 이격되도록 배열된 공통전극(205C)들을 구비한다. 이때, 상기 게이트 배선(203) 및 공통배선(205)은 레지스트 패턴을 이용한 포토리쏘그라피 공정에 의해 형성될 수 있다. (제 1포토 마스크 공정) As shown in FIGS. 2 and 3A, a first metal film is formed on the substrate 201. The first metal film uses at least one of Al, Cu, Ta, Ti, Mo, Mo alloy and Al alloy. Subsequently, the first metal film is patterned to form a gate wiring 203 and a common wiring 205. In this case, the gate line includes a gate pad 203P and a gate electrode 203G branched from the gate line 203. In addition, the common wiring 205 includes common electrodes 205C arranged to be spaced apart at regular intervals in a direction perpendicular to the common wiring. In this case, the gate wiring 203 and the common wiring 205 may be formed by a photolithography process using a resist pattern. (1st photo mask process)

그 다음, 도 3b에 도시된 바와 같이, 상기 공통배선(205)을 가진 기판 상에 게이트 절연막(207)을 형성한다. 이때, 상기 게이트 절연막(207)은 실리콘 산화막 또는 실리콘 질화막일 수 있다. 이후, 상기 게이트 절연막(207) 상에 비정질실리콘층 및 불순물이 도핑된 실리콘층 및 제 2금속막을 차례로 형성한다. 상기 제 2금속막은 데이터 배선을 형성하기 위한 것으로서, 상기 제 1금속막과 동일한 재질을 사용하여도 무방하다. Next, as shown in FIG. 3B, a gate insulating film 207 is formed on the substrate having the common wiring 205. In this case, the gate insulating film 207 may be a silicon oxide film or a silicon nitride film. Thereafter, an amorphous silicon layer, a silicon layer doped with impurities, and a second metal layer are sequentially formed on the gate insulating layer 207. The second metal film is for forming a data line, and may be made of the same material as the first metal film.

이어, 상기 제 2금속막, 불순물이 도핑된 실리콘층 및 비정질실리콘층을 패터닝하여 액티브층(207a)과 오믹콘택층(207b)으로 구성된 반도체층(207) 및 상기 게이트 배선과 매트릭스 구조를 이루도록 데이터 배선(209)을 형성한다. 이때, 상기 데이터배선(209)은 박막 트랜지스터의 소스전극(209S), 드레인 전극(209D), 스토리지전극(209S) 및 데이터 패드(209P)를 구비한다. 한편, 상기 소스전극(209S) 및 드레인 전극(209D) 사이의 액티브층(209a)은 박막 트랜지스터의 채널영역에 해당된다. 이때, 상기 반도체층(207) 및 데이터 배선(209)은 레지스트 패턴을 이용한 포토리쏘그라피공정에 의해 형성될 수 있다. (제 2포토 마스크 공정)Next, the second metal layer, the silicon layer doped with an impurity, and the amorphous silicon layer are patterned to form a matrix structure with the semiconductor layer 207 including the active layer 207a and the ohmic contact layer 207b and the gate wiring. The wiring 209 is formed. In this case, the data line 209 includes a source electrode 209S, a drain electrode 209D, a storage electrode 209S, and a data pad 209P of the thin film transistor. Meanwhile, the active layer 209a between the source electrode 209S and the drain electrode 209D corresponds to the channel region of the thin film transistor. In this case, the semiconductor layer 207 and the data line 209 may be formed by a photolithography process using a resist pattern. (2nd photo mask process)

그 다음, 도 3c에 도시된 바와 같이, 상기 데이터배선(209)을 가진 기판 상에 보호막(213)을 형성한다. 이때, 상기 보호막(213)은 포토 아크릴막이 이용된다. 이때, 상기 보호막(213)으로 포토 아크릴막을 적용할 경우, 데이터배선과 화소전극 간의 기생 전압을 감소시켜 고개구율을 통한 고휘도를 실현할 수 있으며, 소비전력을 감소시킬 수 있는 이점이 있다. 그러나, 포토 아크릴막인 보호막(213)이 박막 트랜지스터의 채널영역에 직접 접촉하게 되면 소자 특성이 저하된다. 따라서, 박막 트랜지스터의 채널영역을 보호하기 위해 보호막(213) 하부에 채널보호막인 실리콘 질화막(211)을 형성한다. 여기서, 상기 포토 아크릴막은 필링(peeling) 등의 막특성으로 인해 화학기상증착 챔버 내에서 막 증착이 불가능하기 때문에 스핀 코팅(spin coating) 법으로 형성한다. 또한, 상기 포토 아크릴막은 스퍼터링을 실시하여 형성한 후, 90℃온도에서 소프트 베이킹을 실시한다. Next, as shown in FIG. 3C, a protective film 213 is formed on the substrate having the data line 209. At this time, the protective film 213 is a photo acrylic film is used. In this case, when the photoacrylic film is applied as the passivation layer 213, the parasitic voltage between the data line and the pixel electrode may be reduced to realize high brightness through a high aperture ratio and may reduce power consumption. However, when the protective film 213, which is a photoacrylic film, is in direct contact with the channel region of the thin film transistor, the device characteristics are degraded. Therefore, in order to protect the channel region of the thin film transistor, a silicon nitride film 211 that is a channel protective film is formed under the protective film 213. Here, the photo acrylic film is formed by spin coating because it is impossible to deposit the film in the chemical vapor deposition chamber due to film characteristics such as peeling. In addition, the photoacryl film is formed by sputtering, and then soft-baked at 90 ° C.

계속하여, 상기 보호막(213) 위에 투명도전막을 형성한다. 이때, 상기 투명도전막은 ITO(Indium Tin Oxide)일 수 있다. 이후, 상기 투명도전막을 선택적으로 습식 식각하여 상기 게이트 패드(203P), 데이터 패드(209P) 및 스토리지전극(205C)과 대응된 부위를 노출하는 투명도전막 패턴(215)을 형성한다. 이때, 상기 투명도전막을 선택적으로 습식 식각 공정은 별도의 포토 레지스트 패턴을 이용하여 진행할 수 있다. 그리고 나서, 상기 투명도전막 패턴(215)에 의해 노출된 보호막(213)을 현상처리하여 제거한다. 이어, 상기 잔류된 보호막(213)에 의해 노출된 실리콘 질화막(211)을 건식 식각하여 제거한다. 그 결과, 상기 투명도전막 패턴(215), 보호막(213) 및 실리콘 질화막(211)에 게이트 패드(203P), 데이터 패드(209P) 및 스토리지전극(205C)을 노출하는 각각의 제 1, 제 2 및 제 3개구부(216H1)(216H2)(216H3)가 형성된다. 즉, 상기 제 1, 제 2 및 제 3개구 부(216H1)(216H2)(216H3)는 레지스트 패턴을 이용한 포토 공정에 의해 형성될 수 있다.(제 3포토 마스크 공정) Subsequently, a transparent conductive film is formed on the protective film 213. In this case, the transparent conductive film may be indium tin oxide (ITO). Thereafter, the transparent conductive film is selectively wet-etched to form a transparent conductive film pattern 215 exposing portions corresponding to the gate pad 203P, the data pad 209P, and the storage electrode 205C. In this case, the wet etching process of the transparent conductive film may be selectively performed using a separate photoresist pattern. Then, the protective film 213 exposed by the transparent conductive film pattern 215 is developed and removed. Subsequently, the silicon nitride film 211 exposed by the remaining protective film 213 is removed by dry etching. As a result, the first, second, and respective exposures of the gate pad 203P, the data pad 209P, and the storage electrode 205C to the transparent conductive film pattern 215, the protective film 213, and the silicon nitride film 211 are exposed. Third openings 216H1, 216H2, and 216H3 are formed. That is, the first, second and third openings 216H1, 216H2, and 216H3 may be formed by a photo process using a resist pattern.

상술한 바와 같이, 포토 공정을 진행할 경우, 상기 투명도전막은 빛 투과율이 90%이상되므로, 노광량 및 노광 세기를 조절하면 포토 아크릴막을 현상할 수 있다. 상기 포토 아크릴막을 현상한 후, 상기 현상된 포토 아크릴막에는 별도의 하드 베이크 공정이 수반된다.As described above, when the photo process is performed, the transparent conductive film has a light transmittance of 90% or more, so that the photoacryl film may be developed by adjusting the exposure amount and the exposure intensity. After developing the photo acrylic film, the developed photo acrylic film is accompanied by a separate hard bake process.

계속하여, 도 3d에 도시된 바와 같이, 상기 제 1, 제 2 및 제 3개구부(216H1)(216H2)(216H3)를 가진 기판 상에 도전막을 형성한다. 상기 도전막은 Ti, Mo 및 Mo-Ti 합금 중 적어도 어느 하나를 이용하여 형성할 수 있다. 이어, 상기 도전막을 패터닝하여 도전막 패턴들(217P1)(217P2) 및 화소전극(217)을 형성한다. 이때, 상기 제 도전막 패턴들(217P1)(217P2)은 각각 게이트 패드(203P) 및 데이터 패드(209P)를 각각 덮도록 패터닝된다. Subsequently, as shown in FIG. 3D, a conductive film is formed on the substrate having the first, second and third openings 216H1, 216H2, and 216H3. The conductive film may be formed using at least one of Ti, Mo, and Mo-Ti alloys. Subsequently, the conductive layer is patterned to form conductive layer patterns 217P1 and 217P2 and the pixel electrode 217. In this case, the conductive layer patterns 217P1 and 217P2 are patterned to cover the gate pad 203P and the data pad 209P, respectively.

또한, 상기 화소전극(217)은, 도 2에 도시된 바와 같이, 다수의 수직부(217a) 및 상기 수직부(217a)를 하나로 연결하는 수평부(217b)로 구성된다. 상기 화소전극(217)의 수평부(217b)는 상기 제 3개구부(216H3)를 통해 상기 스토리지전극(209D)과 연결되도록 형성되며, 상기 화소전극(217)의 수직부(217b)는 상기 공통전극(205C)과 교번하여 형성된다. In addition, as illustrated in FIG. 2, the pixel electrode 217 includes a plurality of vertical portions 217a and a horizontal portion 217b connecting the vertical portions 217a to one. The horizontal portion 217b of the pixel electrode 217 is formed to be connected to the storage electrode 209D through the third opening 216H3, and the vertical portion 217b of the pixel electrode 217 is the common electrode. It is formed alternately with 205C.

한편, 상기 도전막 패턴들(217P1)(217P2) 및 화소전극(217)은 레지스트 패턴을 이용한 포토리쏘그라피 공정에 의해 형성될 수 있다.(제 4포토 마스크 공정)The conductive layer patterns 217P1, 217P2 and the pixel electrode 217 may be formed by a photolithography process using a resist pattern.

상기 공정에 의해 형성된 본 발명에 따른 액정표시소자는, 도 2 및 도 3d에 도시된 바와 같이, 다수의 화소영역이 정의된 기판(201) 상에 게이트 패드(203P) 및 게이트전극(203G)이 구비된 게이트배선(203)과, 상기 게이트배선(203)과 소정 간격으로 이격 배치되며, 공통전극(205C)이 구비된 공통배선(205)이 형성된다. 이때, 상기 게이트배선(203)과 상기 공통배선(205)은 동일막으로 패터닝된다. 구체적으로, 상기 게이트배선(203)과 상기 공통배선(205)은 Al, Cu, Ta, Ti, Mo, Mo합금 및 Al합금 중 적어도 어느 하나의 막으로 형성될 수 있다. In the liquid crystal display device according to the present invention formed by the above process, as shown in FIGS. 2 and 3D, the gate pad 203P and the gate electrode 203G are formed on the substrate 201 in which a plurality of pixel regions are defined. The gate wiring 203 is provided and the common wiring 205 is spaced apart from the gate wiring 203 at predetermined intervals and provided with the common electrode 205C. In this case, the gate wiring 203 and the common wiring 205 are patterned with the same film. In detail, the gate wiring 203 and the common wiring 205 may be formed of at least one of Al, Cu, Ta, Ti, Mo, Mo alloys, and Al alloys.

상기 공통배선(205)을 가진 기판 상에는 게이트 절연막(205)이 형성된다.A gate insulating film 205 is formed on the substrate having the common wiring 205.

상기 게이트 절연막(205) 상에는 상기 게이트 배선(203)과 교차하여 형성되며, 데이터 패드(209P) 및 소오스전극/드레인전극(209S)(209D)이 구비된 데이터배선 (209) 및 상기 공통배선(205)과 오버랩되도록 형성된 상기 스토리지전극(209S)이 각각 형성된다. 이때, 상기 데이터배선(209)과 상기 스토리지전극(209S)은 동일막으로 형성된다. 구체적으로, 상기 데이터배선(209)과 상기 스토리지전극(209S)은 Al, Cu, Ta, Ti, Mo, Mo합금 및 Al합금 중 적어도 어느 하나의 막으로 형성될 수 있다. The data line 209 and the common line 205 formed on the gate insulating layer 205 to cross the gate line 203 and provided with a data pad 209P and a source electrode / drain electrode 209S and 209D. Are formed to overlap each of the storage electrodes 209S. In this case, the data line 209 and the storage electrode 209S are formed of the same film. In detail, the data line 209 and the storage electrode 209S may be formed of at least one of Al, Cu, Ta, Ti, Mo, Mo alloys, and Al alloys.

또한, 상기 스토리지전극(209S)을 가진 기판 상에는 상기 게이트 패드(203P), 데이터 패드(209P) 및 스토리지전극(209S)을 노출하는 포토 아크릴막으로 이루어진 보호막(213)이 형성되어 있다. 이때, 상기 게이트 절연막(205)과 상기 보호막(213) 사이에는 채널보호막(211)이 개재된다. 상기 채널보호막(211)은 실리콘 질화막이 이용된다. Further, a protective film 213 made of a photo acrylic film exposing the gate pad 203P, the data pad 209P and the storage electrode 209S is formed on the substrate having the storage electrode 209S. In this case, a channel passivation layer 211 is interposed between the gate insulating layer 205 and the passivation layer 213. As the channel protective film 211, a silicon nitride film is used.

한편, 상기 보호막(213) 상에는 상기 게이트 패드(203P) 및 데이터 패 드(2109P)와 연결되는 도전막 패턴들(217P1)(217P2) 및 상기 스토리지 전극(209S)과 연결되는 화소전극(217)이 각각 배치된다. 또한, 상기 보호막(213)과 상기 화소전극(217) 사이에 투명도전막 패턴(215)이 개재된다. 이때, 상기 도전막 패턴들(217P1)(217P2) 및 화소전극(217)은 동일막으로 형성된다. 구체적으로, 상기 도전막 패턴들(217P1)(217P2) 및 화소전극(217)은 Ti, Mo 및 Mo-Ti 합금 중 적어도 어느 하나를 이용하여 형성할 수 있다. The conductive layer patterns 217P1 and 217P2 connected to the gate pad 203P and the data pad 2109P and the pixel electrode 217 connected to the storage electrode 209S are formed on the passivation layer 213. Each is arranged. In addition, a transparent conductive layer pattern 215 is interposed between the passivation layer 213 and the pixel electrode 217. In this case, the conductive layer patterns 217P1 and 217P2 and the pixel electrode 217 are formed of the same layer. In detail, the conductive layer patterns 217P1 and 217P2 and the pixel electrode 217 may be formed using at least one of Ti, Mo, and Mo-Ti alloys.

본 발명에 따른 횡전계방식 액정표시소자의 어레이기판 제조에서 마스크 수는 4장(게이트배선 형성, 데이터배선 형성, 보호막 개구부 형성 및 화소전극 형성)이 사용된다.(여기서 마스크의 수가 어레이 기판을 제조하는 공정 수를 나타낸다) 따라서, 본 발명에서는 기존의 2회 포토 마스크 공정으로 진행되던 보호막 개구부 형성 공정을 1회로 감소시킬 수 있다. In the fabrication of an array substrate of a transverse electric field type liquid crystal display device according to the present invention, four masks (gate wiring formation, data wiring formation, protective film opening formation, and pixel electrode formation) are used. Therefore, in the present invention, the protective film opening forming process, which has been performed by the conventional two-time photo mask process, can be reduced by one time.

즉, 본 발명에서는 포토 아크릴막인 보호막 위에 기존의 실리콘 질화막 대신 투명도전막을 형성하고, 상기 투명도전막의 광투과 성질을 적절히 이용하여 상기 포토 아크릴막을 현상 및 제거하여 개구부를 형성한다. 따라서, 본 발명은 보호막에 개구부를 형성하는 공정에 있어서, 기존의 2회 포토 마스크 공정을 1회로 감소시켜 공정을 단순화할 수 있다. That is, in the present invention, a transparent conductive film is formed on the passivation film, which is a photo acrylic film, instead of the conventional silicon nitride film, and an opening is formed by developing and removing the photo acrylic film by appropriately utilizing the light transmitting property of the transparent conductive film. Therefore, in the process of forming an opening in the protective film, the present invention can simplify the process by reducing the existing two-time photo mask process once.

본 발명에 따르면, 포토 아크릴막으로 이루어진 보호막 위에 투명도전막을 형성하고, 투명도전막의 투과 성질을 이용하여 상기 보호막을 노광 및 현상하여 개구부를 형성한다. 따라서, 기존의 2회 포토 마스크 공정으로 진행되던 보호막 개구 부 형성 공정을 1회로 감소시켜 공정을 단순화화 이점이 있다. According to the present invention, a transparent conductive film is formed on the protective film made of the photo acrylic film, and the opening is formed by exposing and developing the protective film by using the transparent property of the transparent conductive film. Therefore, there is an advantage of simplifying the process by reducing the protective film opening portion forming process, which has been performed in the conventional two-time photo mask process, by one time.

Claims (22)

다수의 화소영역이 정의된 기판과;A substrate in which a plurality of pixel regions are defined; 상기 기판 상에 형성되며, 게이트 패드 및 게이트전극이 구비된 게이트배선 및 상기 게이트배선과 소정 간격으로 이격 배치되며, 공통전극이 구비된 공통배선과;A gate wiring formed on the substrate, spaced apart from the gate wiring at a predetermined interval, and provided with a gate pad and a gate electrode; 상기 공통배선을 가진 기판 상에 형성된 게이트 절연막과;A gate insulating film formed on the substrate having the common wiring; 상기 게이트 절연막 상에 상기 게이트 배선과 교차하여 형성되며, 데이터 패드 및 소오스전극/드레인전극이 구비된 데이터배선과;A data wiring formed on the gate insulating film to intersect the gate wiring and including a data pad and a source electrode and a drain electrode; 상기 게이트 절연막 상에 상기 공통배선과 오버랩되도록 형성된 상기 스토리지전극과;The storage electrode formed on the gate insulating layer to overlap the common wiring; 상기 스토리지전극을 가진 기판 상에 형성되며, 상기 게이트 패드, 데이터 패드 및 스토리지전극을 노출하는 포토 아크릴막으로 이루어진 보호막과;A protective film formed on a substrate having the storage electrode and comprising a photo acrylic film exposing the gate pad, the data pad, and the storage electrode; 상기 보호막 상에 형성되며, 상기 게이트 패드 및 데이터 패드와 연결되는 투명도전막 패턴들 및 상기 스토리지전극과 연결되는 화소전극과;A pixel electrode formed on the passivation layer, the transparent conductive film patterns connected to the gate pad and the data pad, and the pixel electrode connected to the storage electrode; 상기 보호막과 상기 화소전극 사이에 개재된 투명도전막 패턴을 포함하는 액정표시소자.And a transparent conductive film pattern interposed between the protective film and the pixel electrode. 제 1항에 있어서, 상기 게이트배선과 상기 공통배선은 동일막으로 패터닝 것을 특징으로 하는 액정표시소자.The liquid crystal display device of claim 1, wherein the gate line and the common line are patterned on the same layer. 제 2항에 있어서, 상기 게이트배선과 상기 공통배선은 Al, Cu, Ta, Ti, Mo, Mo합금 및 Al합금 중 적어도 어느 하나의 막으로 형성된 것을 특징으로 하는 액정표시소자.The liquid crystal display device according to claim 2, wherein the gate wiring and the common wiring are formed of at least one of Al, Cu, Ta, Ti, Mo, Mo alloy, and Al alloy. 제 1항에 있어서, 상기 데이터배선과 상기 스토리지전극은 동일막으로 형성된 것을 특징으로 하는 액정표시소자.The liquid crystal display device of claim 1, wherein the data line and the storage electrode are formed of the same layer. 제 4항에 있어서, 상기 데이터배선과 상기 스토리지전극은 Al, Cu, Ta, Ti, Mo, Mo합금 및 Al합금 중 적어도 어느 하나의 막으로 형성된 것을 특징으로 하는 액정표시소자.The liquid crystal display device of claim 4, wherein the data line and the storage electrode are formed of at least one of Al, Cu, Ta, Ti, Mo, Mo alloys, and Al alloys. 제 1항에 있어서, 상기 게이트 절연막과 상기 보호막 사이에 개재된 채널보호막을 더 포함하는 액정표시소자.The liquid crystal display device of claim 1, further comprising a channel passivation layer interposed between the gate insulating layer and the passivation layer. 제 6항에 있어서, 상기 채널보호막은 실리콘 질화막인 것을 특징으로 하는 액정표시소자.7. The liquid crystal display device according to claim 6, wherein the channel protective film is a silicon nitride film. 제 1항에 있어서, 상기 도전막패턴들을 포함한 화소전극 및 상기 보호막 사이에 개재된 투명도전막 패턴을 더 포함하는 액정표시소자. The liquid crystal display device of claim 1, further comprising a transparent conductive layer pattern interposed between the pixel electrode including the conductive layer patterns and the passivation layer. 제 1항에 있어서, 상기 도전막 패턴들 및 화소전극은 Ti, Mo 및 Mo-Ti 합금 중 적어도 어느 하나로 형성된 것을 특징으로 하는 액정표시소자.The liquid crystal display device of claim 1, wherein the conductive layer patterns and the pixel electrode are formed of at least one of Ti, Mo, and Mo-Ti alloys. 기판 상에 게이트전극, 및 게이트 패드가 구비된 게이트배선 및 공통전극이 구비된 공통배선을 형성하는 단계와, Forming a gate wiring with a gate electrode, a gate pad, and a common wiring with a common electrode on the substrate; 상기 공통배선을 가진 기판 상에 게이트절연막을 형성하는 단계와.Forming a gate insulating film on the substrate having the common wiring; 상기 게이트 절연막 상에 상기 게이트배선과 교차하는 데이터배선 및 상기 공통배선과 오버랩되는 스토리지전극을 형성하되, 상기 데이터배선은 소오스전극, 드레인전극 및 데이터 패드를 구비하는 단계와,Forming a data electrode crossing the gate line and a storage electrode overlapping the common line, wherein the data line comprises a source electrode, a drain electrode, and a data pad; 상기 데이터 배선을 가진 기판 상에 포토 아크릴막으로 이루어진 보호막 및 투명도전막을 차례로 형성하는 단계와,Sequentially forming a protective film made of a photo acrylic film and a transparent conductive film on the substrate having the data wirings; 상기 투명도전막 및 보호막을 패터닝하여 상기 게이트 패드, 상기 데이터 패드 및 상기 스토리지전극을 노출하는 각각의 제 1, 제2 및 제 3개구부를 형성하는 단계와,Patterning the transparent conductive layer and the passivation layer to form respective first, second, and third openings exposing the gate pad, the data pad, and the storage electrode; 상기 제 1, 제2 및 제 3개구부를 가진 기판 위에 도전막을 형성하는 단계와,Forming a conductive film on the substrate having the first, second and third openings; 상기 도전막 및 상기 잔류된 투명도전막을 패터닝하여 상기 게이트 패드 및 데이터 패드와 연결되는 도전막 패턴들 및 상기 스토리지전극과 연결되는 화소전극을 형성하는 단계를 포함하는 액정표시소자의 제조방법. Patterning the conductive layer and the remaining transparent conductive layer to form conductive layer patterns connected to the gate pad and the data pad and a pixel electrode connected to the storage electrode. 제 10항에 있어서, 상기 게이트배선 및 상기 공통배선은 동일막으로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법. The method of claim 10, wherein the gate wiring and the common wiring are formed of the same film. 제 11항에 있어서, 상기 게이트배선과 상기 공통배선은 Al, Cu, Ta, Ti, Mo, Mo합금 및 Al합금 중 적어도 어느 하나의 막으로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.The method of claim 11, wherein the gate wiring and the common wiring are formed of at least one of Al, Cu, Ta, Ti, Mo, Mo alloy, and Al alloy. 제 11항에 있어서, 상기 데이터배선과 상기 스토리지전극은 동일막으로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.12. The method of claim 11, wherein the data line and the storage electrode are formed in the same layer. 제 13항에 있어서, 상기 데이터배선과 상기 스토리지전극은 Al, Cu, Ta, Ti, Mo, Mo합금 및 Al합금 중 적어도 어느 하나의 막으로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.The method of claim 13, wherein the data line and the storage electrode are formed of at least one of Al, Cu, Ta, Ti, Mo, Mo alloys, and Al alloys. 제 10항에 있어서, 상기 게이트 절연막과 상기 보호막 사이에 채널보호막을 형성하는 단계를 더 포함하는 액정표시소자의 제조방법.The method of claim 10, further comprising forming a channel passivation layer between the gate insulating layer and the passivation layer. 제 15항에 있어서, 상기 채널보호막은 실리콘 질화막으로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.16. The method of claim 15, wherein the channel protective film is formed of a silicon nitride film. 제 10항에 있어서, 상기 보호막은 스핀 코팅 공정으로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.The method of claim 10, wherein the passivation layer is formed by a spin coating process. 제 10항에 있어서, 상기 투명도전막을 형성하기 전에, The method of claim 10, wherein before forming the transparent conductive film, 상기 보호막을 소프트 베이킹하는 단계를 더 포함하는 액정표시소자의 제조방법.Soft-baking the protective film manufacturing method of a liquid crystal display device. 제 18항에 있어서, 상기 제 1, 제2 및 제 3개구부 형성은19. The method of claim 18, wherein the first, second and third openings are formed 상기 투명도전막 및 소프트 베이킹이 완료된 보호막을 선택적으로 노광 및 현상하는 단계와;Selectively exposing and developing the transparent conductive film and the protective film on which the soft baking is completed; 상기 현상이 완료된 보호막을 하드 베이킹하는 단계를 더 포함하는 액정표시소자의 제조방법.And hard-baking the protective film on which the development is completed. 제 10항에 있어서, 상기 투명도전막은 ITO막으로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.The method of claim 10, wherein the transparent conductive film is formed of an ITO film. 제 10항에 있어서, 상기 도전막 패턴들 및 화소전극은 동일막으로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.The method of claim 10, wherein the conductive layer patterns and the pixel electrode are formed of the same layer. 제 21항에 있어서, 상기 도전막 패턴들 및 화소전극은 Ti, Mo 및 Mo-Ti 합 금 중 적어도 어느 하나로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.The method of claim 21, wherein the conductive layer patterns and the pixel electrode are formed of at least one of Ti, Mo, and Mo-Ti alloys.
KR1020070024186A 2007-03-12 2007-03-12 Liquid crystal display and fabrication process thereof KR20080083516A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070024186A KR20080083516A (en) 2007-03-12 2007-03-12 Liquid crystal display and fabrication process thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070024186A KR20080083516A (en) 2007-03-12 2007-03-12 Liquid crystal display and fabrication process thereof

Publications (1)

Publication Number Publication Date
KR20080083516A true KR20080083516A (en) 2008-09-18

Family

ID=40024172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070024186A KR20080083516A (en) 2007-03-12 2007-03-12 Liquid crystal display and fabrication process thereof

Country Status (1)

Country Link
KR (1) KR20080083516A (en)

Similar Documents

Publication Publication Date Title
US10061162B2 (en) Method for fabricating the liquid crystal display device having a seal insertion groove and a plurality of anti-spreading grooves
KR101905757B1 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
JP5351388B2 (en) Display device
US20050250260A1 (en) Method of fabricating liquid crystal display device
US10761390B2 (en) Liquid crystal display device and method for fabricating the same
KR20100040571A (en) Liquid crystal display and method of fabricating the same
KR101969568B1 (en) Thin Film Transistor Substrate Having Oxide Semiconductor and Manufacturing Method Thereof
US6717631B2 (en) Array substrate for use in LCD device
US7880700B2 (en) Liquid crystal display panel of horizontal electronic field applying type and fabricating method thereof
KR101955992B1 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
KR20080050679A (en) Method of manufacturing thin film transistor substrate
KR101320651B1 (en) Method of Fabricating Liquid Crystal Display Panel Of Horizontal Electronic Fileld Applying Type
KR101423909B1 (en) Display substrate and liquid crystal display device having the same
US8294862B2 (en) Liquid crystal display device and method of fabricating the same
US20010024247A1 (en) Active matrix substrate and manufacturing method thereof
KR101172048B1 (en) Liquid Crystal Display And Method For Fabricating The Same
KR20070068037A (en) Thin film transistor substrate of horizontal electronic fileld and method of fabricating the same
KR100922792B1 (en) Method for manufacturing array substrate of the liquid crystal display device
KR101147267B1 (en) Thin Film Transistor Substrate of Horizontal Electronic Fileld and Method of Fabricating the same
KR101123452B1 (en) In Plane Switching Mode Liquid Crystal Display device and the fabrication method
KR20080083516A (en) Liquid crystal display and fabrication process thereof
KR20050065703A (en) An array substrate for in-plane-switching mode lcd and the fabrication method thereof
KR101136207B1 (en) Thin film transistor array substrate and fabricating method thereof
KR101399154B1 (en) Liquid crystal display device and method of manufacturing the same
KR102545697B1 (en) Liquid crystal display device and method for fabricating the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination