KR20080082705A - Ｐｃ를 이용하여 ｄｕｔ를 검사하는 테스트 장치를검증하는 방법 및 이를 수행하는 장치 - Google Patents

Ｐｃ를 이용하여 ｄｕｔ를 검사하는 테스트 장치를검증하는 방법 및 이를 수행하는 장치 Download PDF

Info

Publication number
KR20080082705A
KR20080082705A KR1020070023295A KR20070023295A KR20080082705A KR 20080082705 A KR20080082705 A KR 20080082705A KR 1020070023295 A KR1020070023295 A KR 1020070023295A KR 20070023295 A KR20070023295 A KR 20070023295A KR 20080082705 A KR20080082705 A KR 20080082705A
Authority
KR
South Korea
Prior art keywords
interface board
control signals
data
bits
leds
Prior art date
Application number
KR1020070023295A
Other languages
English (en)
Inventor
오성혁
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070023295A priority Critical patent/KR20080082705A/ko
Publication of KR20080082705A publication Critical patent/KR20080082705A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
    • G06F11/324—Display of status information
    • G06F11/325—Display of status information by lamps or LED's
    • G06F11/326—Display of status information by lamps or LED's for error or online/offline status

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

PC를 이용하여 DUT를 검사하는 테스트 장치의 검증 방법 및 이를 수행하는 장치가 개시된다. 상기 검증 방법은 상기 PC로부터 인터페이스 보드를 통하여 출력된 복수 비트의 제1 데이타와 복수의 제1 제어신호들 각각을 수신하고, 복수의 LED들 각각이 상기 PC와 상기 인터페이스 보드의 동작을 검증하는 단계를 구비한다. 상기 테스터가 데이타 및 제어신호를 수신하는 단계는 상기 인터페이스 보드가 상기 PC로부터 출력된 복수 비트의 제2 데이타와 복수의 제2 제어신호들 각각을 수신하여 래치하고, 상기 인터페이스 보드가 상기 복수의 제2 제어신호들 중에서 적어도 어느 하나에 기초하여 출력한 상기 복수 비트의 제1 데이타와 상기 복수의 제2 제어신호들 각각을 수신한다. 상기 테스터의 복수의 LED들 각각은 상기 복수 비트의 제2 데이타 및 상기 제2 제어신호들 각각의 전압 레벨에 기초하여 온 또는 오프한다.
LED

Description

ＰＣ를 이용하여 ＤＵＴ를 검사하는 테스트 장치를 검증하는 방법 및 이를 수행하는 장치{Method and Apparatus for verifying test device to perform on testing DUT using PC}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 PC를 이용한 DUT를 검증하는 일반적인 시스템의 구성도를 나타낸다.
도 2는 본 발명의 실시 예에 따른 PC를 이용하여 DUT를 검증하는 시스템의 구성도를 나타낸다.
도 3은 도 2에 도시된 시스템에서 PC를 이용하여 DUT를 검증하는 검증 장치의 블록도를 나타낸다.
도 4는 8비트 데이타와 6비트의 제어 신호를 사용하는 검증 장치의 회로도를 나타낸다.
본 발명은 PC를 이용하여 DUT(Device Under Test; DUT)를 검증하는 방법 및 그 장치에 관한 것으로, 특히 PC와 인터페이스 보드, 및 상기 PC와 상기 인터페이 스 보드 사이에 접속된 케이블의 정상 동작 특성을 검증하는 방법에 관한 것이다.
도 1은 PC를 이용하여 DUT를 검증하는 일반적인 시스템(100)의 구성도를 나타낸다. 도 1을 참조하면, 상기 시스템(100)은 PC(10)와 같은 테스트 마스터, 제1 케이블(15), 인터페이스 보드(20), 제2 케이블(25), 및 DUT(device under test, 30)를 구비한다.
상기 PC(10)는 상기 제1 케이블(15)을 통하여 상기 인터페이스 보드(20)와 연결되고, 상기 인터페이스 보드(20)는 상기 제2 케이블(25)을 통하여 상기 DUT(30)와 연결된다.
일반적으로 상기 PC(10)는 상기 DUT(30)를 테스트하기 위하여 데이타와 제어 신호들을 상기 제1 케이블(15)을 통하여 상기 인터페이스 보드(20)로 전송한다. 상기 인터페이스 보드(20)는 전송된 데이타 및 제어 신호들을 상기 제2 케이블(25)을 통하여 상기 DUT(30)로 전송한다. 여기서 상기 제어 신호들은 상기 PC(10)에 저장된 테스트 프로그램에 기초하여 생성될 수 있다.
상기 DUT(30)는 상기 인터페이스 보드(20)로부터 전송된 상기 데이타 및 제어 신호들에 기초하여 일정한 동작(예컨대, 읽기 동작 또는 쓰기 동작)을 수행한다.
도 1에 도시된 테스트 시스템(100)에서, 상기 DUT(30, 예컨대, 디스플레이 드라이버 IC(Display Driver IC: DDI))는 인터페이스 보드(20)를 통하여 전송된 데이타 및 제어 신호들에 응답하여 정상적인 동작을 하더라도 적합한 테스트 장치(예컨대, PC(10), 인터페이스 보드(20), 및 상기 PC(10)와 상기 인터페이스 보드(20) 사이에 접속된 케이블을 테스트하기 위한 장치)가 확보되지 않는다면 상기 DUT(30, 예컨대, DDI)의 정확한 동작을 평가하기 어렵다.
따라서, 상기 DUT(30)를 테스트하기 전에 상기 DUT(10)를 테스트하기 위한 상기 PC(10), 상기 제1 케이블(15), 상기 인터페이스 보드(20), 및 상기 제2케이블(25)을 포함하는 테스트 장치의 동작을 검증할 필요가 있다.
도 1에 도시된 시스템(100)에서 상기 DUT(30)를 테스트하기 위하여 오실로스코프(oscilloscope, 미도시)가 사용된다. 상기 오실로스코프에 의해 상기 인터페이스 보드(20)에 포함된 복수의 출력 단자들 각각에서 측정된 전압 신호 파형들에 의해 상기 테스트 장치의 동작을 검증할 수 있다.
그러나, 상기 오실로스코프는 동시에 측정할 수 있는 출력 단자들의 수, 다시 말하여 동시에 측정 가능한 채널들의 수(예컨대, 2채널 또는 4채널)가 한정된다. 또한, 상기 인터페이스 보드(20)에 포함된 출력 단자들의 수는 상기 DUT(30)가 사용하는 데이타의 비트 수(예컨대, 8비트 또는 16비트)에 따라 증가할 수 있다.
따라서, 도 1에 도시된 상기 테스트 장치(10, 15, 20, 및 25를 포함)는 상기 복수의 출력 단자들로부터 출력되는 전압 신호들을 모두 측정하기 위하여 복수의 측정 과정들이 필요하다.
따라서, 도 1에 도시된 시스템(100)에서 상기 테스트 장치(10, 15, 20, 및 25)의 정상동작 여부를 검증하기 위해서는 많은 노력과 시간이 필요하다. 또한, 상기 오실로스코프는 상기 출력 단자들 각각으로부터 출력되는 전압 신호 파형들을 단시간 동안 측정할 수 있으므로, 상기 측정 결과를 일정한 시간이 지난 뒤에 상기 출력 단자들 각각에 대하여 다시 적용하기는 어렵다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 PC를 이용하여 DUT를 검사하는 테스트 장치의 동작을 검증하는 시간과 노력을 줄일 수 있는 방법 및 이를 수행하는 장치를 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 PC와 인터페이스 보드, 및 케이블을 검증하는 테스트 방법은 테스터가 상기 PC로부터 상기 케이블을 통하여 인터페이스 보드로 출력된 복수 비트의 제1 데이타와 복수의 제1 제어신호들 각각을 수신하는 단계; 및 복수의 LED들 각각이 수신된 상기 복수 비트의 제1 데이타와 상기 복수의 제1 제어신호들 각각에 응답하여 상기 PC와 상기 인터페이스 보드, 및 케이블의 동작을 검증하는 단계를 구비한다.
상기 수신하는 단계는, 상기 인터페이스 보드가 상기 PC로부터 출력된 복수 비트의 제2 데이타와 복수의 제2 제어신호들 각각을 수신하여 래치하는 단계; 및 상기 인터페이스 보드가 상기 제2 제어 신호들의 중에서 적어도 어느 하나에 기초하여 래치된 상기 복수 비트의 제2 데이타를 상기 복수 비트의 제1 데이타로 변환하며 래치된 상기 복수의 제2 제어신호들 각각을 상기 복수의 제1 제어신호들 각각으로 변환하여 상기 테스터로 출력하는 단계를 구비한다.
상기 테스터의 복수의 LED들 각각은 접지 전압과 상기 복수 비트의 제1 데이타 및 상기 복수의 제1 제어신호들 각각에 접속되고, 상기 복수 비트의 제1 데이타 와 상기 복수의 제1 제어신호들 각각의 전압 레벨에 기초하여 온 또는 오프한다.
상기 PC와 상기 인터페이스 보드를 검증하는 테스트 장치는 데이타와 테스트 프로그램을 저장하고 있는 PC; 상기 PC와 인터페이스 보드 사이에 접속하여, 복수 비트의 제2 데이타를 전송하는 제1 버스; 상기 PC와 상기 인터페이스 보드 사이에 접속하여, 복수의 제2 제어신호들을 전송하는 제2 버스; 상기 인터페이스 보드와 복수의 LED들을 포함하는 테스터 사이에 접속하여, 복수 비트의 제1 데이타를 전송하는 제3 버스; 및 상기 인터페이스 보드와 상기 테스터 사이에 접속하여, 복수의 제1 제어신호들을 전송하는 제4 버스를 포함하며, 상기 복수의 LED들 각각은 상기 복수 비트의 제1 데이타 및 상기 제1 제어신호들 각각의 전압 레벨에 기초하여 온 또는 오프한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 실시 예에 따른 PC를 이용하여 DUT를 검증하는 시스템(200)의 구성도를 나타낸다. 도 2를 참조하면, 상기 시스템(200)은 PC(10), 제1 케이블(15), 인터페이스 보드(20), 제3 케이블(205), 테스터(tester, 210), 제4 케이블(215), 및 DUT(30)를 포함한다.
상기 테스터(210)는 상기 제3 케이블(205)을 통하여 상기 인터페이스 보드(20)에 연결되고, 상기 테스터(210)는 상기 제 4케이블(215)을 통하여 상기 DUT(30)에 연결된다.
상기 테스터(210)는 상기 제3 케이블(205)을 통하여 상기 인터페이스 보드(20)로부터 출력된 복수 비트의 데이타와 복수의 제어 신호들을 테스트한다. 상기 테스터(210)로부터 출력된 상기 복수의 비트의 데이타와 복수의 제어 신호들은 상기 DUT(30)로 전송된다.
도 3은 도 2에 도시된 시스템에서 PC를 이용하여 DUT를 검증하는 검증 장치(300)의 블록도이다. 도 2 및 도 3을 참조하면, 상기 검증 장치(300)는 PC(10), 제1 버스(310)와 제2 버스(320)를 포함하는 제1 케이블(15), 인터페이스 보드(20), 제3 버스(340)와 제4 버스(350)를 포함하는 제3 케이블(205), 및 테스터(210)를 구비한다. 상기 검증 장치(300)는 상기 테스터(210)와 상기 DUT(30)를 연결하기 위한 제4케이블(215)을 더 구비할 수 있다.
상기 PC(10)는 상기 DUT(30)를 테스트하기 위한 데이타와 테스트 프로그램을 저장하고 있다.
상기 PC(10)는 상기 DUT(30)를 테스트하기 위한 복수 비트의 제1 데이타를 상기 제1 버스(310)를 통하여 상기 인터페이스 보드(20)로 전송한다. 상기 PC(10)는 상기 DUT(30)를 테스트하기 위한 상기 테스트 프로그램에 기초하여 생성된 복수의 제1 제어 신호들을 상기 제2 버스(320)를 통하여 상기 인터페이스 보드(20)로 전송한다.
상기 인터페이스 보드(20)는 상기 PC(10)와 상기 DUT(30)가 데이타 및 제어 신호들을 통신하거나 함께 작동될 수 있도록 상기 PC(10)와 상기 DUT(30) 사이에서 물리적으로 또는 소프트웨어적으로 연결을 해준다.
상기 인터페이스 보드(20)는 상기 제1 버스(310)를 통하여 수신된 복수 비트의 제1 데이타를 복수 비트의 제2 데이타로 변환하고, 상기 제2 버스(320)를 통하여 수신된 제1 제어 신호들을 제2 제어 신호들로 변환한다. 또한, 상기 인터페이스 보드(20)는 상기 복수 비트의 제2 데이타 및 제2 제어 신호들을 래치할 수 있다.
상기 인터페이스 보드(20)는 상기 제1 제어 신호들 중에서 적어도 하나의 제어 신호에 응답하여, 상기 래치된 복수 비트의 제2 데이타를 상기 제3 버스(330)를 통하여 상기 테스터(210)로 전송하고 상기 래치된 제2 제어 신호들을 상기 제4 버스(340)를 통하여 상기 테스터(210)로 전송한다.
상기 복수의 비트는 상기 PC(10)와 상기 DUT(30) 사이에 인터페이스되는 데이타 비트 수(예컨대, 8비트, 또는 16비트)에 따라 달라질 수 있으며, 상기 데이타의 비트 수가 증가함에 따라 상기 DUT(30)의 데이타 처리 속도가 빨라진다.
상기 제1 제어 신호들은 /WR신호(Write enable signal), /RD신호(Read enable signal), RS(Register Select)신호, /CS1(Chip Select 1)신호, /CS2(Chip Select 2)신호, 및 CE(Chip Enable)신호를 포함할 수 있다.
상기 PC(10)는 상기 다수의 제어 신호들 중 적어도 하나의 제어 신호에 응답하여 상기 테스트 장치(300)의 동작 및 상기 DUT(30)의 동작을 제어할 수 있다.
상기 테스터(210)는 상기 인터페이스 보드(20)로부터 상기 복수 비트의 제2 데이타와 상기 제2 제어 신호들 각각을 순서대로 수신한다.
상기 테스터(210)는 다수의 LED들과 같은 발광 소자를 이용하여 상기 PC(10)와 상기 인터페이스 보드(20), 및 케이블의 각각의 동작(예컨대, 접속 상태, 등)을 검증한다.
도 4는 도 3에 도시된 테스터(210)의 일 실시 예를 나타내는 회로도이다. 도 3 및 도 4를 참조하면, 상기 테스터(210)는 다수의 LED들(411 내지 41M, 및 421 내지 42N, 여기서 M과 N은 자연수)을 포함한다. 도 4의 테스터(210)는 M 비트의 데이타(d1 내지 dM)와 N 비트의 제어 신호들(S1 내지 SN)을 테스트할 수 있도록 (M+N)개의 LED들(411 내지 41M, 및 411 내지 42N)로 구현되었으나 본 발명의 실시 예는 이에 한정되지 않는다.
상기 M은 데이타의 비트 수를 나타내며, 상기 M은 자연수(예컨대, M=8)이다. 상기 N은 제어 신호들의 수를 나타내며, 상기 N은 자연수(예컨대, N=6)이다.
상기 다수의 LED들(411 내지 41M, 및 411 내지 42N)은 상기 복수 비트의 데이타(d1 내지 dM)를 테스트하기 위한 제1 LED들(411 내지 41M) 및 상기 제어 신호들(S1 내지 SN)을 테스트하기 위한 제2 LED들(421 내지 42N)을 포함한다.
상기 제1 LED들(411 내지 41M) 각각은 상기 제3 버스(330)의 전송 라인들 중 대응하는 전송 라인과 접지 전압(Vs) 사이에 연결될 수 있다.
상기 제2 LED들(421 내지 42N) 각각은 상기 제4 버스(340)의 전송 라인들 중 대응하는 전송 라인과 상기 접지 전압(Vs) 사이에 연결될 수 있다.
구체적으로 예컨대, 상기 제1 LED들(411 내지 41M) 각각의 캐소드(-)는 상기 접지 전압에 접속되고, 각각의 애노드(+)는 상기 상기 제3 버스(340)의 전송 라인들 중 대응하는 전송 라인에 접속될 수 있다.
또한 상기 제2 LED들(421 내지 42N) 각각의 캐소드(-)는 상기 접지 전압에 접속되고, 각각의 애노드(+)는 상기 상기 제4 버스(340)의 전송 라인들 중 대응하는 전송 라인에 접속될 수 있다.
상기 테스터(210)는 상기 검증 장치(300)가 정상적으로 동작하여 출력하는 상기 복수 비트의 제2 데이타(d1 내지 dM)와 복수의 제2 제어 신호들(S1 내지 SN)각각의 전압 레벨은 LED의 구동 전압보다 높다.
상기 테스터(210)는 상기 LED들(411 내지 41M 및 421 내지 42N) 각각에 수신된 신호 라인들 중 전압 레벨이 상기 LED의 구동 전압보다 큰 어느 하나의 신호에 대응하는 어느 하나의 LED를 발광하여 상기 검증 장치(300)가 정상적으로 동작함을 나타낸다.
또한 상기 테스터(210)는 상기 LED들(411 내지 41M 및 421 내지 42N) 각각에 수신된 신호 라인 중 전압 레벨이 상기 LED의 구동 전압보다 작은 어느 하나의 신호에 대응하는 어느 하나의 LED를 발광하지 않아 검증 장치(300)가 정상적으로 동작하지 않음을 나타낸다.
상기 제1 LED들(411 내지 41M) 각각은 상기 출력된 복수 비트의 제2 데이타들(d1 내지 dM) 각각을 수신한다. 상기 제1 LED들(411 내지 41M)는 상기 LED의 구동 전압과 상기 복수의 제2 데이타 각각(d1 내지 dM)의 전압 레벨과 비교한다. 상기 제1 LED들(411 내지 41M)은 상기 복수 비트의 제2 데이타(d1 내지 dM) 중 어느 하나의 비트의 전압 레벨이 LED 구동 전압보다 클 때, 상기 제1 LED들(411 내지 41M) 중 대응하는 어느 하나의 LED는 발광한다.
반면에, 상기 제1 LED들(411 내지 41M)은 상기 복수 비트의 제2 데이타(d1 내지 dM) 중 어느 하나의 비트의 전압 레벨이 LED 구동 전압보다 작을 때, 상기 제1 LED들(411 내지 41M) 중 대응하는 어느 하나의 LED는 발광하지 않는다.
또한, 상기 제2 LED들(421 내지 42N) 각각은 상기 출력된 제2 제어신호들 각각을 수신한다. 상기 제2 LED들(421 내지 42N)은 상기 LED의 구동 전압과 상기 제2 제어신호들(S1 내지 SN) 각각의 전압 레벨을 비교한다. 상기 제2 LED들(421 내지 42N)은 상기 제2 제어신호들(S1 내지 SN) 중 어느 하나의 비트의 전압 레벨이 LED 구동 전압보다 클 때, 상기 제2 LED들(421 내지 42N) 중 대응하는 어느 하나의 LED는 발광한다.
반면에, 상기 제2 LED들(421 내지 42N)은 상기 제2 제어신호들(S1 내지 SN) 중 어느 하나의 비트의 전압 레벨이 LED 구동 전압보다 작을 때, 상기 제2 LED들 중 대응하는 어느 하나의 LED는 발광하지 않는다.
즉, 상기 검증 방법은 상기 복수의 제2 데이타(d1 내지 dM) 와 상기 제2 제어신호들(S1 내지 SN) 각각의 전압 레벨에 기초하여 온(발광) 또는 오프(발광하지 않음)하여 상기 PC(10)와 상기 인터페이스 보드(20), 및 케이블(15, 205)을 검증한다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이, 본 발명에 따른 검증 장치는 PC로부터 인터페이스 보드를 통하여 출력된 복수의 비트의 데이타 및 제어 신호들 각각에 대응하는 LED를 연결함으로써, PC와 인터페이스 보드 및 케이블의 정상 동작 특성을 간단히 테스트하는 효과가 있다.

Claims (4)

  1. PC로부터 인터페이스 보드를 통하여 출력된 복수 비트의 제1 데이타와 복수의 제1 제어신호들 각각을 수신하는 단계; 및
    복수의 LED들 각각이 수신된 상기 복수 비트의 제1 데이타 신호와 상기 복수의 제1 제어신호들 각각에 응답하여 상기 PC와 상기 인터페이스 보드의 동작을 검증하는 단계를 포함하는 상기 PC와 상기 인터페이스 보드를 검증하는 검증 방법.
  2. 제1항에 있어서, 상기 수신하는 단계는,
    상기 인터페이스 보드가 상기 PC로부터 출력된 복수 비트의 제2 데이타와 복수의 제2 제어신호들 각각을 수신하여 래치하는 단계; 및
    상기 인터페이스 보드가 상기 제2 제어신호들 중에서 적어도 어느 하나에 기초하여 래치된 상기 복수 비트의 제2 데이타를 상기 복수 비트의 제1 데이타로 변환하며 래치된 상기 복수의 제2 제어신호들 각각을 상기 복수의 제1 제어신호들 각각으로 변환하여 상기 테스터로 출력하는 단계를 포함하는 PC와 인터페이스 보드를 검증하는 검증 방법.
  3. 제1항에 있어서, 상기 복수의 LED들 각각은
    접지 전압과 상기 복수 비트의 제1 데이타 및 상기 복수의 제1 제어신호들 각각에 접속되고,
    상기 복수 비트의 제1 데이타와 상기 복수의 제1 제어신호들 각각의 전압 레벨에 기초하여 온(on) 또는 오프(off)하여 PC와 인터페이스 보드를 검증하는 검증 방법.
  4. 데이타와 테스트 프로그램을 저장하고 있는 PC;
    상기 PC와 인터페이스 보드 사이에 접속하여, 복수 비트의 제2 데이타를 전송하는 제1 버스;
    상기 PC와 상기 인터페이스 보드 사이에 접속하여, 복수의 제2 제어신호들을 전송하는 제2 버스;
    상기 인터페이스 보드와 복수의 LED들을 포함하는 테스터 사이에 접속하여, 복수 비트의 제1 데이타를 전송하는 제3 버스; 및
    상기 인터페이스 보드와 상기 테스터 사이에 접속하여, 복수의 제1 제어신호들을 전송하는 제4 버스를 포함하며,
    상기 복수의 LED들 각각은 상기 복수 비트의 제1 데이타 및 상기 제1 제어신호들 각각의 전압 레벨에 기초하여 온 또는 오프하는 상기 PC와 상기 인터페이스 보드를 검증하는 검증 장치.
KR1020070023295A 2007-03-09 2007-03-09 Ｐｃ를 이용하여 ｄｕｔ를 검사하는 테스트 장치를검증하는 방법 및 이를 수행하는 장치 KR20080082705A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070023295A KR20080082705A (ko) 2007-03-09 2007-03-09 Ｐｃ를 이용하여 ｄｕｔ를 검사하는 테스트 장치를검증하는 방법 및 이를 수행하는 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070023295A KR20080082705A (ko) 2007-03-09 2007-03-09 Ｐｃ를 이용하여 ｄｕｔ를 검사하는 테스트 장치를검증하는 방법 및 이를 수행하는 장치

Publications (1)

Publication Number Publication Date
KR20080082705A true KR20080082705A (ko) 2008-09-12

Family

ID=40021866

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070023295A KR20080082705A (ko) 2007-03-09 2007-03-09 Ｐｃ를 이용하여 ｄｕｔ를 검사하는 테스트 장치를검증하는 방법 및 이를 수행하는 장치

Country Status (1)

Country Link
KR (1) KR20080082705A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180080568A (ko) * 2017-01-04 2018-07-12 한국수력원자력 주식회사 원자로보호계통 전자기판 종합 성능 진단 장비 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180080568A (ko) * 2017-01-04 2018-07-12 한국수력원자력 주식회사 원자로보호계통 전자기판 종합 성능 진단 장비 및 방법

Similar Documents

Publication Publication Date Title
US7528623B2 (en) Distributing data among test boards to determine test parameters
TWI488188B (zh) 測試模擬電路
US20080133165A1 (en) Test apparatus and device interface
CN101634962B (zh) Pci 接口测试卡
US8446164B2 (en) Semiconductor device test system having high fidelity tester access fixture (HIFIX) board
CN108572310B (zh) 电路测试方法
US20100204949A1 (en) Semiconductor test system with self-inspection of electrical channel
US7523007B2 (en) Calibration device
US7979232B2 (en) Apparatuses and methods for determining configuration of SAS and SATA cables
JPH05256897A (ja) Ｉｃテストシステム
US7023366B1 (en) Using a parametric measurement unit for converter testing
US7148676B2 (en) Ancillary equipment for testing semiconductor integrated circuit
KR20080082705A (ko) Ｐｃ를 이용하여 ｄｕｔ를 검사하는 테스트 장치를검증하는 방법 및 이를 수행하는 장치
US10156606B2 (en) Multi-chassis test device and test signal transmission apparatus of the same
US6542082B1 (en) Remote and non-visual detection of illumination device operation
KR20080043430A (ko) 케이블 오류 검사 장치 및 방법
CA2356318A1 (en) Device for testing cables that are provided with plug connectors
CN113268390A (zh) 一种mSATA接口的测试治具、系统以及方法
KR20030017053A (ko) 피씨 마더보드를 이용한 반도체 테스트 장치
KR20210074351A (ko) 피시험 디바이스를 테스트하는 장치 및 방법
KR102065667B1 (ko) 디스플레이 구동회로 및 이를 포함하는 디스플레이 장치
KR101003783B1 (ko) 통합항해 시스템의 항해 디지털 입력장치 검사방법
US20220163586A1 (en) Self-diagnosing measurement system and self-diagnosis method
US20220137120A1 (en) System and method for testing optical receivers
US10935594B1 (en) Curve trace analysis testing apparatus controller

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application