KR20080082364A - 감광성 접착제를 사용한 반도체 패키지의 형성방법 - Google Patents

감광성 접착제를 사용한 반도체 패키지의 형성방법 Download PDF

Info

Publication number
KR20080082364A
KR20080082364A KR1020070023144A KR20070023144A KR20080082364A KR 20080082364 A KR20080082364 A KR 20080082364A KR 1020070023144 A KR1020070023144 A KR 1020070023144A KR 20070023144 A KR20070023144 A KR 20070023144A KR 20080082364 A KR20080082364 A KR 20080082364A
Authority
KR
South Korea
Prior art keywords
bonding
pcb substrate
bonding pad
photosensitive adhesive
adhesive
Prior art date
Application number
KR1020070023144A
Other languages
English (en)
Inventor
고준영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070023144A priority Critical patent/KR20080082364A/ko
Publication of KR20080082364A publication Critical patent/KR20080082364A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

반도체 패키지를 형성하는 방법을 개시한다. 본 발명에 의한 반도체 패키지를 형성하는 방법은 반도체 칩에 PCB 기판을 접착할 때 감광성 접착제를 사용함으로써 PCB 기판의 슬롯에 의하여 노출되는 반도체 칩의 본딩 패드 위의 접착제가 UV 조사 및 식각에 의하여 제거될 수 있도록 한다.
반도체 패키지, 감광성 접착제

Description

감광성 접착제를 사용한 반도체 패키지의 형성방법{Method for formation of semiconductor package using photo sensitive adhesive}
도 1은 BOC 구조를 갖는 일반적인 칩스케일 패키지의 단면도이다.
도 2a 내지 도 2f는 본 발명의 일 실시예에 따른 BOC 반도체 패키지를 형성하는 방법을 순서대로 도시한 공정 단면도들이다.
* 도면의 주요 부분에 대한 부호의 설명
110: 반도체 칩 112: 본딩 패드
114: 감광성 접착제 120: PCB 기판
121: PCB 코어 122: PCB 회로 패턴
123: 보호막 패턴 124: 슬롯
125: 본딩 와이어 126: 봉지제
127: 솔더볼
본 발명은 칩스케일 반도체 패키지의 제조방법에 관한 것이며, 특히 PCB 기판과 반도체 칩의 접착방법에 관한 것이다.
최근 개인용컴퓨터, 휴대폰, 개인정보단말기 등과 같은 각종 휴대용 정보통신기기를 비롯한 대부분의 전자제품들이 데이터 처리용량이 크게 증가면서 고기능화하는 한편, 소형화, 경량화되고 있다. 이와 같은 추세에 따라 반도체 패키지도 소형화, 경량화하고 있으며 반도체 패키지의 크기를 반도체 칩의 크기에 맞춘 칩스케일 패키지가 크게 각광받고 있다.
도 1은 BOC(board on chip) 구조를 갖는 일반적인 칩스케일 패키지(CSP: chip scale packge)의 단면도이다. 도 1의 BOC 패키지(30)에서 중심부에 슬롯(22)을 갖는 PCB 기판(20)이 반도체 칩(10) 위에 부착되어 있다. 반도체 칩(10)은 본딩 패드(12)가 활성면의 중앙에 배열되어 있으며, PCB 기판(20)의 슬롯(22)을 통하여 노출된다. 슬롯(22)을 통하여 노출된 본딩 패드(12)와 PCB 기판(20)은 본딩 와이어(26)에 의해 전기적으로 연결된다. 도 1에는 도시하지 않았으나 반도체 칩(10)과 본딩 와이어(26)의 보호를 위한 수지 봉지부가 형성된다. PCB 기판(20)의 위에는 솔더볼(28)이 형성된다. 참조번호 24는 접착제를 가리킨다.
PCB 기판(20)을 부착하기 위하여 반도체 칩(10)에 접착제(24)를 형성하는 과정에서 슬롯(22)에 의하여 노출되는 본딩 패드(12) 위에는 접착제가 형성되지 않도록 하여야 한다. 그런데 슬롯(22)에 의해 노출되는 부분에만 접착제를 형성하지 않는 것은 매우 까다로와서 접착제 형성시 본딩 패드(12)가 오염될 수 있다. 접착제에 의한 본딩 패드(12)의 오염을 막기 위하여 PCB 기판(20)의 슬롯(22)의 크기를 줄이기 어려우며, 이는 반도체 칩(10)에서 본딩 패드(12) 영역의 면적도 줄이기 어렵게 한다. 따라서 반도체 칩(10)의 크기를 작게 하는데 문제가 된다.
본 발명의 목적은 반도체 칩에 PCB 기판을 접착하는 경우 접착제에 의한 본딩 패드의 오염을 방지할 수 있고, 패키지 공정을 단순화할 수 있고, 반도체 칩의 본딩 패드 오픈 영역을 작게할 수 있는 반도체 패키지의 제조방법을 제공하는 데 있다.
본 발명의 목적을 달성하기 위한 반도체 패키지의 제조방법은 본딩 패드를 포함하는 반도체 칩의 상면에 감광성 접착제를 형성하는 단계; 상기 감광성 접착제 위로 PCB 기판을 접착하되, 상기 PCB 기판에 형성된 슬롯(124)에 상기 본딩 패드가 오버랩되도록 접착하는 단계; 상기 슬롯에 의해 노출된 상기 감광성 접착제에 자외선을 조사하는 단계; 상기 자외선이 조사된 상기 감광성 접착제를 제거하여 상기 본딩 패드를 노출시키는 단계; 및 노출된 상기 본딩 패드와 상기 PCB 기판을 본딩 와이어에 의해 와이어 본딩하는 단계;를 포함한다.
상기 본딩 와이어를 감싸도록 봉지제를 형성하는 단계를 더 포함할 수 있다. 상기 봉지제는 상기 반도체 칩의 이면도 감싸도록 형성할 수 있다.
상기 PCB 기판에서 노출된 접속 패드 위로 접속 전극을 형성하는 단계를 더 포함할 수 있다.
상기 PCB 기판은 상기 본딩 패드와 상기 와이어 본딩에 의해 연결되는 재배선 패턴을 포함할 수 있다.
상기 감광성 접착제는 감광성 폴리머를 사용할 수 있다.
상기 감광성 접착제를 형성하는 단계는 감광성 폴리머를 스핀 코팅에 의하여 도포할 수 있다.
상기 감광성 접착제를 식각 공정에 의하여 제거할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하여 위하여 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 2a 내지 도 2f는 본 발명의 일 실시예에 따른 BOC 반도체 패키지(100)를 형성하는 방법을 순서대로 도시한 공정 단면도들이다.
도 2a를 참조하면, 활성면의 중앙에 본딩 패드(112)가 배열되어 있는 반도체 칩(110)의 활성면에 감광성 접착제(114)를 도포한다. 감광성 접착제(114)로 예를 들면, PSR(photo solder resist)을 사용할 수 있다. 본딩 패드(112)의 배치는 반도체 칩(110)의 중앙으로부터 벗어날 수도 있다.
도 2b를 참조하면, 감광성 접착제(114) 위로 PCB 기판(120)을 접착한다. PCB 기판(120)에는 반도체 칩(110)의 본딩 패드(112)를 노출시키기 위한 슬롯(124)이 형성되어 있다. 도 2b에서 참조번호 121은 PCB 코어, 참조번호 122는 PCB 회로 패턴, 참조번호 123은 보호막 패턴이다.
도 2c 및 도 2d를 참조하면, 슬롯(124)에 의해 노출된 감광성 접착제(114)에 자외선을 조사한다. 그리고 식각 공정에 의하여 감광성 접착제(114)에서 자외선이 조사된 부분을 제거한다. 감광성 접착제(114)가 제거되어 본딩 패드(112)가 노출된다.
도 2e를 참조하면, 본딩 패드(112)와 PCB 기판(120)을 본딩 와이어(125)에 의하여 본딩하고, 본딩 와이어(125)를 보호하는 봉지제(126)를 형성한다. 이때 봉지제(126)는 반도체 칩(110)의 뒷면도 감싸도록 형성할 수 있다.
도 2f를 참조하면, 보호막(123)에 의해 노출된 PCB 회로 패턴(122)에 솔더볼(127)을 부착한다. 이와 같이 하여 형성된 칩 스케일의 반도체 패캐지(100)에서 PCB 기판(120)은 반도체 칩(110)의 배선을 솔더볼(127)에 전기적으로 연결하기 위하여 재배선하는 역할을 포함할 수 있다.
상기 실시예에서 BOC 방식의 반도체 패키지를 형성하는 방법에 대하여 설명하였으나, PCB 기판의 슬롯 또는 홀과 같은 개구부에 의하여 본딩 패드를 포함한 반도체 칩의 일부를 노출하는 것을 포함하는 다른 방식의 반도체 패키지를 형성하는 방법에 대하여도 본 발명이 적용될 수 있다.
이상에서 본 발명의 실시예에 대하여 상세히 설명하였지만, 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에 의하면, 반도체 칩에 PCB 기판을 접착할 때 감광성 접착제를 사용함으로써 PCB 기판의 슬롯에 의하여 노출되는 반도체 칩의 본딩 패드 위의 접착제가 UV 조사 및 식각에 의하여 제거될 수 있도록 한다. 본딩 패드 위에 접착제가 제거되므로 본딩 패드가 접착제에 의하여 오염되는 것을 방지할 수 있다. 한편, 본딩 패드가 오염될 염려가 없어지므로 접착제를 형성하는 공정이 단순해질 수 있다. 또한, 본딩 패드 영역의 오염을 막기 위하여 본딩 패드 영역을 크게 확보할 필요가 없어져서 본딩 패드 영역의 축소가 가능하여 결과적으로 반도체 칩의 크기를 줄이는데 기여할 수 있다.

Claims (8)

  1. 본딩 패드를 포함하는 반도체 칩의 상면에 감광성 접착제를 형성하는 단계;
    상기 감광성 접착제 위로 PCB 기판을 접착하되, 상기 PCB 기판에 형성된 슬롯(124)에 상기 본딩 패드가 오버랩되도록 접착하는 단계;
    상기 슬롯에 의해 노출된 상기 감광성 접착제에 자외선을 조사하는 단계;
    상기 자외선이 조사된 상기 감광성 접착제를 제거하여 상기 본딩 패드를 노출시키는 단 계; 및
    노출된 상기 본딩 패드와 상기 PCB 기판을 본딩 와이어에 의해 와이어 본딩하는 단계;를 포함하는 반도체 패키지의 제조방법.
  2. 제1 항에 있어서, 상기 본딩 와이어를 감싸도록 봉지제를 형성하는 단계를 더 포함하는 반도체 패키지의 제조방법.
  3. 제2 항에 있어서, 상기 봉지제는 상기 반도체 칩의 이면도 감싸도록 형성하는 반도체 패키지의 제조방법.
  4. 제1 항에 있어서, 상기 PCB 기판에서 노출된 접속 패드 위로 접속 전극을 형성하는 단계를 더 포함하는 반도체 패키지의 제조방법.
  5. 제1 항에 있어서, 상기 PCB 기판은 상기 본딩 패드와 상기 와이어 본딩에 의해 연결되는 재배선 패턴을 포함하는 반도체 패키지의 제조방법.
  6. 제1 항에 있어서, 상기 감광성 접착제는 감광성 폴리머인 반도체 패키지의 제조방법.
  7. 제1 항에 있어서, 상기 감광성 접착제를 형성하는 단계는 감광성 폴리머를 스핀 코팅에 의하여 도포하는 반도체 패키지의 제조방법.
  8. 제1 항에 있어서, 상기 감광성 접착제를 제거하는 단계는 식각 공정에 의하여 제거하는 반도체 패키지의 제조방법.
KR1020070023144A 2007-03-08 2007-03-08 감광성 접착제를 사용한 반도체 패키지의 형성방법 KR20080082364A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070023144A KR20080082364A (ko) 2007-03-08 2007-03-08 감광성 접착제를 사용한 반도체 패키지의 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070023144A KR20080082364A (ko) 2007-03-08 2007-03-08 감광성 접착제를 사용한 반도체 패키지의 형성방법

Publications (1)

Publication Number Publication Date
KR20080082364A true KR20080082364A (ko) 2008-09-11

Family

ID=40021748

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070023144A KR20080082364A (ko) 2007-03-08 2007-03-08 감광성 접착제를 사용한 반도체 패키지의 형성방법

Country Status (1)

Country Link
KR (1) KR20080082364A (ko)

Similar Documents

Publication Publication Date Title
TWI543307B (zh) 封裝載板與晶片封裝結構
KR102196173B1 (ko) 반도체 패키지 및 제조 방법
US7563652B2 (en) Method for encapsulating sensor chips
US7235426B2 (en) Method of backside grinding a bumped wafer
KR20170009674A (ko) 반도체 디바이스 및 제조 방법
JPH10321672A (ja) 半導体装置及びその製造方法
JP2003051580A (ja) 半導体装置及びその製造方法
KR101858954B1 (ko) 반도체 패키지 및 이의 제조 방법
KR100679684B1 (ko) 외곽에 보호층이 형성된 웨이퍼 레벨 반도체 소자 제조방법
US20120013006A1 (en) Chip scale package and fabrication method thereof
KR20090056564A (ko) 플립 칩 패키지 및 이의 제조 방법
CN112352305B (zh) 芯片封装结构及芯片封装方法
JP3413120B2 (ja) チップ・オン・チップ構造の半導体装置
KR100660882B1 (ko) 보드 온 칩 패키지 및 그 제조 방법
KR20170138605A (ko) 반도체 패키지, 이의 제조 방법 및 시스템 인 패키지
US6388199B1 (en) Selectively adjusting surface tension of soldermask material
US9281243B2 (en) Chip scale package structure and manufacturing method thereof
KR20080082364A (ko) 감광성 접착제를 사용한 반도체 패키지의 형성방법
KR20100027934A (ko) 접착 보호층을 구비한 반도체 웨이퍼
JP4343727B2 (ja) 半導体装置
CN111952197B (zh) 一种半导体装置及其封装方法
US20060024944A1 (en) Metal pad of semiconductor device and method for bonding the metal pad
JP4978244B2 (ja) 半導体装置及びその製造方法
KR101870421B1 (ko) Ems 안테나 모듈 및 그 제조방법과 이를 포함하는 반도체 패키지
CN116741649A (zh) 半导体封装方法及封装结构

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid