KR20080076084A - 광대역 전력 분배기 - Google Patents

광대역 전력 분배기 Download PDF

Info

Publication number
KR20080076084A
KR20080076084A KR1020070015545A KR20070015545A KR20080076084A KR 20080076084 A KR20080076084 A KR 20080076084A KR 1020070015545 A KR1020070015545 A KR 1020070015545A KR 20070015545 A KR20070015545 A KR 20070015545A KR 20080076084 A KR20080076084 A KR 20080076084A
Authority
KR
South Korea
Prior art keywords
impedance matching
power divider
matching circuit
auxiliary
input terminal
Prior art date
Application number
KR1020070015545A
Other languages
English (en)
Other versions
KR100866564B1 (ko
Inventor
배기형
겐나디 엡츄시킨
Original Assignee
삼성탈레스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성탈레스 주식회사 filed Critical 삼성탈레스 주식회사
Priority to KR1020070015545A priority Critical patent/KR100866564B1/ko
Publication of KR20080076084A publication Critical patent/KR20080076084A/ko
Application granted granted Critical
Publication of KR100866564B1 publication Critical patent/KR100866564B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/04—Coupling devices of the waveguide type with variable factor of coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P9/00—Delay lines of the waveguide type
    • H01P9/02—Helical lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks

Landscapes

  • Transmitters (AREA)

Abstract

보조 매칭 회로를 이용하여 종래에 비해 광대역이며 소형화된 전력 분배기를 개시한다. 입력 단자와 출력 단자 사이에 다단의 임피던스 매칭 회로를 구비하는 본 발명의 한 유형에 따른 전력 분배기는, 인접하는 두 임피던스 매칭 회로 사이 또는 인접하는 출력 단자와 임피던스 매칭 회로 사이에 삽입되는 것으로, 캐패시터와 인덕터로 이루어진 보조 매칭 회로를 더 구비하는 것을 특징으로 한다.

Description

광대역 전력 분배기{Broad band power divider}
도 1은 일반적인 협대역 전력 분배기의 개략적인 구성도이다.
도 2는 도 1에 도시된 협대역 전력 분배기의 반사 손실 특성을 나타내는 그래프이다.
도 3은 2단 임피던스 매칭 회로를 이용한 종래의 광대역 전력 분배기의 개략적인 구성도이다.
도 4는 도 3에 도시된 종래의 광대역 전력 분배기의 반사 손실 특성을 나타내는 그래프이다.
도 5는 본 발명에 따른 광대역 전력 분배기의 개략적인 구성도이다.
도 6a 및 도 6b는 도 5에 도시된 보조 매칭 회로를 보다 상세하게 도시한다.
도 7은 본 발명에 따른 광대역 전력 분배기의 등가회로를 도시한다.
도 8은 본 발명에 따른 광대역 전력 분배기에서 임피던스 매칭 과정을 나타내는 스미스 차트이다.
도 9는 본 발명에 따른 광대역 전력 분배기에서 임피던스 매칭 후의 특성을 나타내는 스미스 차트이다.
도 10은 본 발명에 따른 광대역 전력 분배기의 반사 손실 특성을 나타내는 그래프이다.
※ 도면의 주요 부분에 대한 부호의 설명 ※
30.....광대역 전력 분배기 31,34,37.....단자
32,33,35,36.....임피던스 매칭 회로 38,39.....보조 매칭 회로
본 발명은 광대역 전력 분배기에 관한 것으로, 보다 상세하게는, 보조 매칭 회로를 이용하여 종래에 비해 광대역이며 소형화된 전력 분배기에 관한 것이다.
전력 분배기는 무선 송신기로부터 오는 RF 신호를 2개 이상의 안테나 또는 그 밖의 무선회로에 일정한 비율로 분배하거나, 또는 2개 이상의 RF 신호를 혼합하여 하나의 안테나 또는 그 밖의 무선회로에 제공하는 장치이다.
도 1은 일반적인 협대역 전력 분배기(10)의 예시적인 구성을 개념적으로 도시하고 있다. 도 1을 참조하면, 상기 전력 분배기(10)는 하나의 입력 단자(11)와 두 개의 출력 단자(13, 15)를 포함하고 있다. 그리고, 입력 단자(11)와 제 1 출력 단자(13) 사이 및 입력 단자(11)와 제 2 출력 단자(15) 사이의 임피던스 매칭을 위해, 상기 입력 단자(11)와 제 1 출력 단자(13) 사이 및 입력 단자(11)와 제 2 출력 단자(15) 사이에 각각 제 1 및 제 2 임피던스 매칭 회로(12, 14)가 연결된다. 그러면, 입력 단자(11)로 인가된 RF 신호는 두 개의 출력 단자(13, 15)로 분기되며, 역으로 두 개의 출력 단자(13, 15)에 각각 인가된 RF 신호는 하나의 RF 신호로 합성 되어 입력 단자(11)를 통해 출력된다. 여기서, ZIN, ZO2, ZO3, Za 및 Zb 는 각각 입력 단자(11), 제 1 출력 단자(13), 제 2 출력 단자(15), 제 1 임피던스 매칭 회로(12), 및 제 2 임피던스 매칭 회로(14)의 임피던스를 나타낸다. 이러한 구성의 전력 분배기(10)는 도 2의 그래프와 같이 협대역의 반사 손실 특성을 갖게 된다.
보다 광대역의 전력 분배기를 구현하기 위해서는, 다단 임피던스 매칭 회로를 사용하는 것이 일반적이다. 도 3은 이러한 종래의 광대역 전력 분배기(20)의 예시적인 구성을 개념적으로 도시하고 있다. 도 3을 참조하면, 종래의 광대역 전력 분배기(20)의 경우, 입력 단자(21)와 제 1 출력 단자(24) 사이 및 입력 단자(21)와 제 2 출력 단자(27) 사이의 임피던스 매칭을 위해, 임피던스 매칭 회로를 2단으로 배치하고 있다. 즉, 입력 단자(21)와 제 1 출력 단자(24) 사이에 제 1 및 제 2 임피던스 매칭 회로(22, 23)가 직렬로 연결되어 있으며, 입력 단자(21)와 제 2 출력 단자(27) 사이에 각각 제 3 및 제 4 임피던스 매칭 회로(25, 26)가 직렬로 연결되어 있다. 여기서, Za1, Za2, Zb1, Zb2 는 각각 상기 제 1 내지 제 4 임피던스 매칭 회로(22, 23, 25, 26)의 임피던스를 나타낸다. 이러한 구성의 전력 분배기(20)의 경우, 도 4에 도시된 그래프와 같이 광대역의 반사 손실 특성을 갖게 된다.
그런데, 일반적으로 전력 분배기의 하나의 임피던스 매칭 회로의 길이는 중심 주파수의 1/4 정도(즉, λ/4)가 되어야 한다. 따라서, 상술한 방법으로 다단의 임피던스 매칭 회로를 사용하여 전력 분배기를 광대역화 하는 경우, 전력 분배기의 크기가 지나치게 커지게 되는 문제점이 있다. 예컨대, 1단의 임피던스 매칭 회로로 구성되는 도 1의 협대역 전력 분배기(10)의 경우, 크기가 가로 약 128.4mm, 세로 약 34mm 정도가 되는 것이 보통이다. 또한, 2단의 임피던스 매칭 회로를 사용하는 도 2의 전력 분배기(20)의 경우, 전체적인 크기가 가로 약 264mm, 세로 약 34mm 정도가 된다. 광대역 성능을 더욱 보완하기 위해 3단 임피던스 매칭 회로를 사용할 경우에는, 전체적인 크기가 가로 약 353mm, 세로 약 34mm 정도가 되므로, 협대역 전력 분배기에 비해 가로 방향으로 약 3배 정도 커지게 된다. 그 결과, 실용적인 크기의 광대역 전력 분배기를 제조하기가 어렵게 되고, 광대역 정재파 매칭을 하는 경우 발생할 수도 있는 임피던스 부정합을 해결하는데 기술적인 한계가 존재하게 된다.
본 발명은 상기와 같은 종래의 문제점을 개선하기 위한 것으로, 본 발명의 목적은 종래에 비하여 임피던스 매칭이 용이하고 광대역화 및 소형화된 전력 분배기를 제공하는 것이다.
상술한 목적을 달성하기 위한 본 발명의 한 유형에 따른 전력 분배기는, 입력 단자와 출력 단자 사이에 다단의 임피던스 매칭 회로를 구비하며, 인접하는 두 임피던스 매칭 회로 사이 또는 인접하는 출력 단자와 임피던스 매칭 회로 사이에 삽입되는 것으로, 캐패시터와 인덕터로 이루어진 보조 매칭 회로를 더 구비하는 것을 특징으로 한다.
예컨대, 인접하는 두 임피던스 매칭 회로 사이에 상기 보조 매칭 회로가 배 치되는 경우, 상기 캐패시터는 상기 인접하는 두 임피던스 매칭 회로 사이를 직접 직렬로 연결하며, 상기 인덕터는 상기 인접하는 두 임피던스 매칭 회로 중에서 출력 단자에 가까운 임피던스 매칭 회로의 입력측과 접지 사이를 연결한다.
또는, 출력 단자와 임피던스 매칭 회로 사이에 상기 보조 매칭 회로가 배치되는 경우, 상기 캐패시터는 상기 출력 단자와 임피던스 매칭 회로 사이를 직접 직렬로 연결하며, 상기 인덕터는 상기 출력 단자의 입력측과 접지 사이를 연결한다.
상기 캐패시터로는, 예컨대, 칩 캐패시터를 사용할 수 있다.
또한, 상기 인덕터로는, 예컨대, 마이크로스트립 선로로 구성된 인덕턴스 회로를 사용할 수 있다.
상기 마이크로스트립 선로는, 예컨대, 나선형의 형상을 가질 수 있다.
한편, 본 발명의 다른 유형에 따른 전력 분배기는, 입력 단자; 출력 단자; 상기 입력 단자와 출력 단자 사이에 연결되는 것으로, 입력 단자와 출력 단자 사이의 임피던스 매칭을 위한 임피던스 매칭 회로; 및 상기 출력 단자와 임피던스 매칭 회로 사이에 삽입되는 것으로, 캐패시터와 인덕터로 이루어진 보조 매칭 회로;를 구비하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여, 본 발명의 바람직한 실시예에 따른 광대역 전력 분배기의 구성 및 동작에 대해 상세하게 설명한다.
도 5는 본 발명의 바람직한 실시예에 따른 광대역 전력 분배기(30)의 예시적인 구성을 개념적으로 도시하고 있다. 도 5를 참조하면, 상기 광대역 전력 분배기(30)는 입력 단자(31), 제 1 및 제 2 출력 단자(34, 37), 상기 입력 단자(31)와 상기 제 1 및 제 2 출력 단자(34, 37) 사이에 각각 배치된 다단의 임피던스 매칭 회로(32, 33; 35, 36) 및 상기 임피던스 매칭 회로(32, 33; 35, 36) 사이에 삽입된 보조 매칭 회로(38, 39)를 구비한다. 즉, 본 발명에 따른 광대역 전력 분배기(30)는, 도 3에 도시된 종래의 광대역 전력 분개기의 구성에서 다단 임피던스 매칭 회로 사이에 보조 매칭 회로를 추가적으로 삽입한 것이다.
도 5에는 입력 단자(31)와 제 1 및 제 2 출력 단자(34, 37) 사이에 각각 2단 임피던스 매칭 회로(32, 33, 35, 36)가 배치된 것으로 도시되어 있지만, 이는 단순한 예로서 반드시 이에 한정되는 것은 아니다. 예컨대, 도 1과 같이 하나의 임피던스 매칭 회로만이 배치될 수도 있으며, 또는 3단 이상으로 임피던스 매칭 회로를 배치하는 것도 가능하다. 또한, 도 5에는 인접하는 두 임피던스 매칭 회로(32, 33; 35, 36) 사이에 보조 매칭 회로(38, 39)가 삽입된 것으로 도시되어 있지만, 출력 단자(34, 37)와 상기 출력 단자(34, 37)에 인접한 임피던스 매칭 회로(33, 36) 사이에 삽입될 수도 있다. 더욱이, 필요한 경우 다수 개의 보조 매칭 회로를 사용하는 것도 가능하다. 예컨대, 인접한 두 임피던스 매칭 회로 사이와, 출력 단자와 그에 인접한 임피던스 매칭 회로 사이에 보조 매칭 회로를 모두 배치할 수 있다. 만약 3단 이상의 임피던스 매칭 회로를 사용하는 경우, 각각인 임피던스 매칭 회로 사이마다 보조 매칭 회로를 삽입할 수도 있다. 그러나, 이하에서는 설명의 편의상, 도 5와 같이 2단 임피던스 매칭 회로의 인접한 두 임피던스 매칭 회로 사이에 보조 매칭 회로가 삽입되는 경우에 대해서 설명한다.
다시 도 5를 참조하면, 입력 단자(31)와 제 1 출력 단자(34) 사이의 임피던 스 매칭을 위하여, 상기 입력 단자(31)와 제 1 출력 단자(34) 사이에 2단으로 구성된 제 1 및 제 2 임피던스 매칭 회로(32, 33)가 연결된다. 그리고, 상기 제 1 및 제 2 임피던스 매칭 회로(32, 33)의 임피던스 매칭을 보조하는 동시에, 전력 분배기(30)를 소형화하기 위한 제 1 보조 매칭 회로(38)가 상기 제 1 및 제 2 임피던스 매칭 회로(32, 33) 사이에 삽입된다. 본 발명의 바람직한 실시예에 따르면, 상기 제 1 보조 매칭 회로(38)는 제 1 및 제 2 임피던스 매칭 회로(32, 33) 사이를 직접 직렬로 연결하는 캐패시터(38C)와 제 1 및 제 2 임피던스 매칭 회로(32, 33) 중에서 출력 단자(34)에 가까운 제 2 임피던스 매칭 회로(33)의 입력측에 연결된 인덕터(38L)로 구성된다. 도 6a에는 본 발명에 따른 제 1 보조 매칭 회로(38)가 확대되어 도시되어 있다. 상기 캐패시터(38C)로는, 예컨대, 크기가 작은 칩 캐패시터를 사용할 수 있다. 또한, 인덕터(38L)로는, 예컨대, 마이크로스트립 선로로 구성되는 인덕턴스 회로를 사용할 수 있다. 도 6a에 도시된 바와 같이, 상기 인덕터(38L)를 구성하는 마이크로스트립 선로는 나선형의 형태를 가질 수 있다.
여기서, ZIN, Z'a1, Z'a2, ZO2 를 각각 입력 단자(31), 제 1 임피던스 매칭 회로(32), 제 2 임피던스 매칭 회로(33), 및 제 1 출력 단자(34)의 임피던스라고 하고, 캐패시터(38C)의 캐패시턴스를 C, 인덕터(38L)의 인덕턴스를 L 이라 할 때, L과 C의 값은 광대역 전력 분배기를 Method of moment와 같은 전자장 수치해석 기법을 이용한 회로 시뮬레이션을 통해서 쉽게 계산할 수 있다.
그리고, 입력 단자(31)와 제 2 출력 단자(37) 사이에도 2단으로 구성된 제 3 및 제 4 임피던스 매칭 회로(35, 36)가 연결되어 있다. 또한, 상기 제 3 및 제 4 임피던스 매칭 회로(35, 36) 사이에 제 2 보조 매칭 회로(39)가 삽입되어 있다. 제 1 보조 매칭 회로(38)와 마찬가지로, 상기 제 2 보조 매칭 회로(39)는 캐패시터(39C)와 인덕터(39L)로 구성된다. 캐패시터(39C)는 제 3 및 제 4 임피던스 매칭 회로(35, 36) 사이에 직접 직렬로 연결되며, 인덕터(39L)는 상기 제 3 및 제 4 임피던스 매칭 회로(35, 36) 중에서 출력 단자(37)에 가까운 제 4 임피던스 매칭 회로(36)의 입력측에 연결된다. 도 6b에는 본 발명에 따른 제 2 보조 매칭 회로(39)가 확대되어 도시되어 있다. 예컨대, 상기 캐패시터(39C)로는 크기가 작은 칩 캐패시터를 사용할 수 있으며, 인덕터(39L)로는 마이크로스트립 선로로 구성되는 인덕턴스 회로를 사용할 수 있다. 도 6b에 도시된 바와 같이, 상기 인덕터(39L)를 구성하는 마이크로스트립 선로는 나선형의 형태를 가질 수 있다.
여기서, ZIN, Z'b1, Z'b2, ZO3 을 각각 입력 단자(31), 제 3 임피던스 매칭 회로(35), 제 4 임피던스 매칭 회로(36), 및 제 2 출력 단자(37)의 임피던스라고 하고, 캐패시터(39C)의 캐패시턴스를 C, 인덕터(39L)의 인덕턴스를 L 이라 할 때, L과 C는 광대역 전력 분배기를 Method of moment와 같은 전자장 수치해석 기법을 이용한 회로 시뮬레이션을 통해서 계산된 값을 사용한다.
도 7은 이러한 본 발명에 따른 광대역 전력 분배기(30)의 등가 회로를 개략적으로 도시하고 있다. 도 7에 도시된 바와 같이, 캐패시터는 전체 회로 사이에 직렬로 연결되며, 인덕터의 한 쪽은 임피던스 매칭 회로에 연결되고 다른 한 쪽은 접 지로 연결된다. 이러한 등가 회로를 갖는 본 발명의 전력 분배기(30)에서의 임피던스 매칭 과정이 도 8에 스미스 차트로 도시되어 있다. 도 8의 스미스 차트에서 중심 부분은, 예컨대, 50Ω의 임피던스를 나타낸다. 도 8의 스미스 차트에 도시된 바와 같이, 입력 단자측으로부터 캐패시터에 의한 임피던스 변화(I)와 인덕터에 의한 임피던스 변화(Ⅱ) 및 최종적으로 출력 단자 직전의 임피던스 매칭 회로에 의한 임피던스 변화(Ⅲ)를 통해 출력 단자측에서 50Ω으로 임피던스 매칭된다. 도 9는 상기 과정을 통한 결과적인 스미스 차트를 도시한다. 도 9의 스미스 차트에 나타난 바와 같이, 본 발명에 따른 전력 분배기(30)는 광대역 특성을 갖게 된다. 도 10은 본 발명에 따른 전력 분배기(30)의 반사 손실 특성을 나타내는 그래프이다. 도 10의 그래프와 도 2 및 도 4의 그래프를 비교할 때, 본 발명에 다른 전력 분배기(30)가 종래에 비해 더욱 개선된 광대역 특성을 가짐을 알 수 있다.
한편, 보조 매칭 회로(38,39)를 갖는 본 발명에 따른 전력 분배기(30)의 경우, 중심 주파수 대역의 1/4 파장의 길이를 갖는 임피던스 매칭 회로를 사용하지 않아도 임피던스 매칭이 가능하기 때문에, 종래에 비해 크기를 작게 할 수 있다. 즉, 본 발명에 따른 보조 매칭 회로를 사용할 경우, 상기 보조 매칭 회로가 임피던스 매칭에 기여를 하기 때문에, 보조 매칭 회로의 양측에 연결된 임피던스 매칭 회로의 길이는 가장 높은 주파수 대역의 1/4 파장 정도로 감소될 수 있다. 예컨대, 2단 임피던스 매칭 회로를 사용하는 경우, 본 발명에 따른 광대역 전력 분배기(30)의 전체 크기는 가로 약 125.3mm, 세로 약 12.45mm 정도의 소형으로 구현될 수 있다. 이는, 도 1에 도시된 협대역 전력 분배기(10)의 크기인 가로 약 128.4mm, 세로 약 34mm 보다 더 작은 것이다. 따라서, 본 발명에 따른 전력 분배기(30)는 종래의 광대역 전력 분배기에 비해 크게 소형될 수 있음을 알 수 있다.
더욱이, 도 1에 도시된 것과 같은 협대역 전력 분배기(10)에서도, 출력 단자와 임피던스 매칭 회로 사이에 보조 매칭 회로를 삽입함으로써, 협대역 전력 분배기의 전체적인 크기를 감소시키는 것이 가능하다.
지금까지 설명한 바와 같이, 본 발명에 따르면, 종래에 비하여 개선된 광대역 특성을 갖는 전력 분배기를 구현할 수 있다. 또한, 본 발명에 따르면, 종래의 전력 분배기에 비하여 훨씬 소형화된 전력 분배기를 구성하는 것이 가능하다.
지금까지, 본원 발명의 이해를 돕기 위하여 모범적인 실시예가 설명되고 첨부된 도면에 도시되었다. 그러나, 이러한 실시예는 단지 본 발명을 예시하기 위한 것이고 이를 제한하지 않는다는 점이 이해되어야 할 것이다. 그리고 본 발명은 도시되고 설명된 설명에 국한되지 않는다는 점이 이해되어야 할 것이다. 이는 다양한 다른 변형이 본 기술분야에서 통상의 지식을 가진 자에게 일어날 수 있기 때문이다.

Claims (4)

  1. 입력 단자와 출력 단자 사이에 임피던스 매칭 회로를 구비하는 전력 분배기에 있어서,
    인접하는 임피던스 매칭 회로 사이 또는 인접하는 출력 단자와 임피던스 매칭 회로 사이에 삽입되는 보조 매칭 회로를 더 구비하는 것을 특징으로 하는 광대역 전력 분배기.
  2. 제 1 항에 있어서,
    상기 보조 매칭 회로는 캐패시터와 인덕터로 이루어지며,
    인접하는 임피던스 매칭 회로 사이에 상기 보조 매칭 회로가 배치되는 경우, 상기 캐패시터는 상기 인접하는 임피던스 매칭 회로 사이를 직접 직렬로 연결하며, 상기 인덕터는 상기 인접하는 임피던스 매칭 회로 중에서 출력 단자에 가까운 임피던스 매칭 회로의 입력측과 접지 사이를 연결하는 것을 특징으로 하는 광대역 전력 분배기.
  3. 제 1 항에 있어서,
    상기 보조 매칭 회로는 캐패시터와 인덕터로 이루어지며,
    상기 인덕터로는 마이크로스트립 선로로 구성된 인덕턴스 회로를 사용하는 것을 특징으로 하는 광대역 전력 분배기.
  4. 제 3 항에 있어서,
    상기 마이크로스트립 선로는 나선형의 형상을 갖는 것을 특징으로 하는 광대역 전력 분배기.
KR1020070015545A 2007-02-14 2007-02-14 광대역 전력 분배기 KR100866564B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070015545A KR100866564B1 (ko) 2007-02-14 2007-02-14 광대역 전력 분배기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070015545A KR100866564B1 (ko) 2007-02-14 2007-02-14 광대역 전력 분배기

Publications (2)

Publication Number Publication Date
KR20080076084A true KR20080076084A (ko) 2008-08-20
KR100866564B1 KR100866564B1 (ko) 2008-11-03

Family

ID=39879402

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070015545A KR100866564B1 (ko) 2007-02-14 2007-02-14 광대역 전력 분배기

Country Status (1)

Country Link
KR (1) KR100866564B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100897864B1 (ko) * 2008-12-15 2009-05-18 주식회사 이공 커플링을 이용한 전력 분배기

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4373954B2 (ja) * 2005-04-11 2009-11-25 株式会社エヌ・ティ・ティ・ドコモ ９０度ハイブリッド回路

Also Published As

Publication number Publication date
KR100866564B1 (ko) 2008-11-03

Similar Documents

Publication Publication Date Title
US8384484B2 (en) Power amplifier with improved bandwidth
KR100748040B1 (ko) 정합 회로
US10491178B2 (en) Parametric amplifier system
US10284165B2 (en) Variable phase shifter, variable phase shift circuit, RF front-end circuit, and communication apparatus
WO2017008512A1 (zh) Doherty功放电路
KR100414252B1 (ko) 다단 증폭기
EP2426817A1 (en) Wide band power amplifier
KR20120018082A (ko) 멀티 밴드 정합 회로
CN106129571A (zh) 一种双频分支线耦合器
US20020186088A1 (en) High-frequency amplifier and radio transmission device with circuit scale and current consumption reduced to achieve high efficiency
CN115913142A (zh) 射频推挽功率放大器芯片及射频前端模组
WO2005048448A1 (ja) 高周波増幅器
CN113541615B (zh) 一种可降低成本的多级低噪声放大器
KR100866564B1 (ko) 광대역 전력 분배기
CN112511114A (zh) 一种具有功率分配功能的低噪声放大器
US20240106396A1 (en) Push-Pull Amplifying Unit and Doherty Amplifier Comprising the Same
US10236846B2 (en) Power amplifier using equivalent transformer
JP2005101946A (ja) 電力分配合成器
CN111384908A (zh) 功分器电路、功分器及功分器电路的设计方法
KR100480735B1 (ko) 이동통신용 다단 전력증폭기의 단간 정합회로
CN110545080A (zh) 一种基于微带的微波宽带功率均衡器
KR102706959B1 (ko) 전력분배기
CN108281743B (zh) 一种片上集成紧凑型宽带功分器
JPH11177356A (ja) 広帯域増幅器
CN211063582U (zh) 功分器电路及功分器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121011

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140929

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160929

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170928

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 12