KR20080073937A - 박막 트랜지스터, 이를 포함하는 평판표시장치 및 그의제조방법 - Google Patents

박막 트랜지스터, 이를 포함하는 평판표시장치 및 그의제조방법 Download PDF

Info

Publication number
KR20080073937A
KR20080073937A KR1020070012804A KR20070012804A KR20080073937A KR 20080073937 A KR20080073937 A KR 20080073937A KR 1020070012804 A KR1020070012804 A KR 1020070012804A KR 20070012804 A KR20070012804 A KR 20070012804A KR 20080073937 A KR20080073937 A KR 20080073937A
Authority
KR
South Korea
Prior art keywords
electrode
layer
semiconductor layer
gate insulating
gate
Prior art date
Application number
KR1020070012804A
Other languages
English (en)
Inventor
김선영
이성은
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020070012804A priority Critical patent/KR20080073937A/ko
Publication of KR20080073937A publication Critical patent/KR20080073937A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/88Passivation; Containers; Encapsulations

Landscapes

  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막 트랜지스터, 이를 포함하는 평판표시장치 및 그의 제조방법에 관한 것이다. 본 발명의 일 실시예에 따른 박막 트랜지스터는 기판, 기판상에 위치하는 게이트 전극, 게이트 전극을 덮으며, 불소계열의 고분자 물질을 포함하는 게이트 절연층, 게이트 전극과 일정 영역이 대응되도록 게이트 절연층 상에 위치하는 반도체층 및 반도체층의 일정 영역과 접속되는 소오스 전극 및 드레인 전극을 포함한다.

Description

박막 트랜지스터, 이를 포함하는 평판표시장치 및 그의 제조방법{Thin Film Transistor, Flat panel display and Method of Manufacturing the same}
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터의 구조를 도시한 단면도이다.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조방법을 설명하기 위한 도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 기판 110: 게이트 전극
120: 게이트 절연층 130: 반도체층
140a, b: 소오스 전극 및 드레인 전극
150: 보호층 170: 제 2 절연층
본 발명은 박막 트랜지스터, 이를 포함하는 평판표시장치 및 그의 제조방법에 관한 것이다.
평판표시장치(FPD: Flat Panel Display)는 멀티미디어의 발달과 함께 그 중 요성이 증대되고 있다. 이에 부응하여 액정표시장치(Liquid Crystal Display : LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 전계방출표시장치(Field Emission Display: FED), 전계발광표시장치(Light Emitting Device) 등과 같은 여러 가지의 평면형 디스플레이가 실용화되고 있다.
소정의 영상 이미지를 구현하기 위한 평판표시장치의 구동 방식에는 수동 매트릭스(passive matrix) 방식과 박막 트랜지스터(thin film transistor)를 이용한 능동 매트릭스(active matrix) 방식이 있다. 수동 매트릭스 방식은 양극과 음극을 직교하도록 형성하고 라인을 선택하여 구동하는데 비해, 능동 매트릭스 방식은 박막 트랜지스터를 각 화소 전극에 연결하고 박막 트랜지스터의 게이트 전극에 연결된 커패시터 용량에 의해 유지된 전압에 따라 구동하는 방식이다.
능동 매트릭스 방식에서 사용되는 박막 트랜지스터는 게이트 전극, 게이트 절연막, 반도체층, 소오스 전극 및 드레인 전극을 포함한다. 특히, 최근 차세대 디스플레이로 각광받고 있는 플렉시블 디스플레이를 구현하기 위하여 플라스틱으로 이루어진 기판 상에 박막 트랜지스터를 형성하는 경우, 박막 트랜지스터의 반도체 층은 유기물을 사용하게 되고, 절연특성, 플렉시블한 특성 및 유기 반도체층과의 접착성 등을 충족 시키기 위한 절연막, 보호막으로 다양한 유기물질들을 채택해왔다.
그러나, 종래의 절연막 및 보호막 등으로 사용된 유기물질들은 본질적으로 안정성이 떨어지고 각종 용매에 열화가 잘 되며, 절연막 및 보호막을 형성하는 과정에서 용매나 열의 조건등으로 인해 유기 반도체층에 열화를 일으키는 문제점이 있다
본 발명은 절연특성 및 열적 특성 등을 향상시킬 수 있는 박막 트랜지스터, 이를 포함하는 평판표시장치 및 그의 제조방법을 제공하는데 그 목적이 있다.
본 발명의 기술적 과제는 이상에서 언급한 것에 제한되지 않으며, 본 발명이 이루고자 하는 또 다른 기술적 과제들은 이하 발명의 구성에서 나타나는 효과에 의해 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터는 기판, 상기 기판상에 위치하는 게이트 전극, 상기 게이트 전극을 덮으며, 불소계열의 고분자 물질을 포함하는 게이트 절연층, 상기 게이트 전극과 일정 영역이 대응 되도록 상기 게이트 절연층 상에 위치하는 반도체층 및 상기 반도체층의 일정 영역과 접속되는 소오스 전극 및 드레인 전극을 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 평판표시장치는 기판, 기판상에 위치하는 게이트 전극, 게이트 전극을 덮도록 기판상에 위치하는 게이트 절연층, 게이트 전극과 일정 영역이 대응 되도록 게이트 절연층 상에 위치하는 반도체층, 반도체층의 일정 영역과 접속되는 소오스 전극 및 드레인 전극; 및 반도체층, 소오스 전극 및 드레인 전극을 덮도록 위치하는 보호층을 포함하며, 게이트 절연층 및 보호층 중 적어도 어느 하나는 불소계열의 고분자 물질을 포함할 수 있다.
불소계열의 고분자 물질은 테프론 고분자일 수 있다.
게이트 절연층 또는 보호층은 펄스 레이저를 조사하여 증착할 수 있다.
반도체층은 유기 반도체 층일 수 있다.
유기 반도체층은 펜타센 물질을 포함할 수 있다.
기판은 플라스틱 물질을 포함할 수 있다.
소오스 전극 및 드레인 전극은 게이트 절연층과 반도체층 사이 또는 상기 반도체층 상에 형성될 수 있다.
상기 또다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 평판표시장치의 제조방법은 기판 상에 게이트 전극을 형성하는 단계, 게이트 전극을 덮도록 상기 기판 상에 게이트 절연층을 형성하는 단계, 게이트 전극과 일정 영역이 대응 되도록 상기 게이트 절연층 상에 반도체층을 형성하는 단계, 반도체층의 일정 영역과 접속되도록 소오스 전극 및 드레인 전극을 형성하는 단계 및 반도체층, 소오스 전극 및 드레인 전극을 덮도록 보호층을 형성하는 단계를 포함하며, 게이트 절연층 및 보호층 중 적어도 어느 하나는 불소계열의 고분자 물질을 포함할 수 있다.
게이트 절연층 또는 보호층은 펄스 레이저를 조사하여 증착할 수 있다.
불소계열의 고분자 물질은 테프론 고분자일 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 명세서 전체 에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
이하, 도 1 내지 도 2를 참조하여 본 발명의 일 실시예에 따른 박막 트랜지스터 및 그의 제조방법에 대해서 설명한다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터의 구조를 도시한 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 박막 트랜지스터는 기판(100), 게이트 전극(110), 게이트 절연층(120), 반도체층(130), 소오스 전극(140a), 드레인 전극(140b) 및 보호층(150)을 포함한다.
기판(100)은 마이크로 글라스(micro glass) 또는 플라스틱(plastic) 또는 메탈 포일(metal foil)이 사용될 수 있으나, 이에 한정되는 것은 아니다. 플라스틱은 폴리에틸렌나프탈레이트(Polyethylenenaphthalate:PEN), 폴리에틸렌테레프탈레이트(Polyethyleneterephthalate:PET), 폴리카보네이트(Polycarbornate), 폴리비닐알코올(Polyvinylalcohol), 폴리아크릴레이트(Polyacrylate), 폴리이미드(Polyimide), 폴리노르보넨(Polynorbornene) 등이 사용될 수 있으나, 이에 한정되는 것은 아니다.
게이트 전극(110)은 금, 은, 구리, 알루미늄, 니켈, 인듐주석산화물(Indium Tin Oxide:ITO), 크롬 등과 같은 통상적인 금속일 수 있으며, 기판(100) 상에 형성된다.
게이트 절연층(120)은 불소계열의 고분자 물질을 포함하며, 게이트 전 극(110)을 덮도록 기판(100) 상에 형성된다. 여기서, 불소계열의 고분자 물질은 PTFE(Poly Tetra Fluore Ethylene), PFA(Per Fluore Alkoxy), ETFE(Ethylene+Tetrafluoroethylene) 등의 여러 형태의 테프론 고분자 물질일 수 있으며, 어느 종류의 것도 무방하다.
테프론 고분자는 내열성, 내약품성, 내저온성, 절연성, 비점착성 또는 저마찰성 등의 뛰어난 물성 때문에 기계, 화학, 도금, 반도체 등의 각종의 산업분야에서 널리 사용되는데, 이러한 좋은 특성에도 불구하고 쉽게 증착하기 어려워서 종래에는 박막 트랜지스터의 절연층 또는 보호층으로서 사용하기 어려웠다.
그러나, 본 발명의 일 실시예에 따른 박막 트랜지스터는 펄스 레이저를 이용한 레이저 기상 증착(Laser Vapor Deposition)법을 통해 테프론 고분자를 증착하여 상술한 불소계열의 고분자 물질, 예를 들어 테프론 고분자 물질의 뛰어난 물성 등을 이용한다.
즉, 테프론 고분자 물질은 표면에너지가 매우 낮아 물에 대해 약 110도 가까운 발수성을 보이므로 수분 및 각종 용매로부터의 스톱퍼(Stopper) 역할을 할 수 있고, 게이트 절연층(120)의 절연특성 및 열적특성 등을 향상시킬 수 있으며, 공정상에 발생하는 손상을 최소화할 수 있다.
여기서, 후술할 보호막(150)에서만 불소계열의 고분자 물질을 사용하는 경우에는 게이트 절연층(120)은 통상적인 절연막 물질을 사용할 수도 있다.
반도체층(130)은 유기물질을 포함하는 유기 반도체층으로 형성될 수 있다. 유기 반도체층은 P-형 반도체층일 수 있으며, 펜타센(pentacene), 안트라디티오 펜(antradithiophene), 벤조디티오펜(benzodithiophene), 폴리티오펜(polythiophenes), 티오펜 올리고머(thiophene oligomer), 티오펜 올리고머의 하위단위 혼합물 (mixed-subunitthiophene oligomer), 산소-기능기가 결합된 티오펜 올리고머 (oxy-functionalized thiophene oligomers) 등을 포함할 수 있다.
또한, 유기 반도체층은 N-형 유기 반도체층일 수 있으며, 플루오르화 메탈로프탈로시아닌(fluorinated metallophthalocyanines), 퍼플루오로아린-변형된 폴리티오펜(perfluoroarene-modified polythiophene) 등을 포함할 수 있다.
소오스 전극(140a) 및 드레인 전극(140b)은 반도체층(130)의 일정 영역과 접속되도록 형성된다. 이러한 소오스 전극(140a) 및 드레인 전극(140b)은 도 1과 같이 반도체층(130) 상에 형성되어 반도체층(130)과 접속될 수 있다.
또한, 소오스 전극(140a) 및 드레인 전극(140b)은 게이트 절연층(120)과 반도체층(130) 사이에 형성되어 반도체층(130)과 접속될 수 있다.
여기서, 소오스 전극(140a) 및 드레인 전극(140b)은 금, 은, 구리, 알루미늄, 니켈, 인듐주석산화물(Indium Tin Oxide:ITO), 크롬 등과 같은 통상적인 금속일 수 있다.
보호층(150)은 반도체층(130), 소오스 전극(140a) 및 드레인 전극(140b)을 덮도록 형성된다. 이러한 보호층(150)은 게이트 절연층(120)과 동일하게 불소계열의 고분자 물질을 포함할 수 있다.
여기서, 불소계열의 고분자 물질은 PTFE(Poly Tetra Fluore Ethylene), PFA(Per Fluore Alkoxy), ETFE(Ethylene+Tetrafluoroethylene) 등의 여러 형태의 테프론 고분자 물질일 수 있으며, 어느 종류의 것도 무방하다.
본 발명의 일 실시예에 따른 박막 트랜지스터는 펄스 레이저를 이용한 레이저 기상 증착(Laser Vapor Deposition)법을 통해 테프론 고분자를 증착하여 상술한 불소계열의 고분자 물질, 예를 들어 테프론 고분자 물질의 뛰어난 물성 등을 이용한다.
즉, 테프론 고분자 물질은 표면에너지가 매우 낮아 물에 대해 약 110도 가까운 발수성을 보이므로 수분 및 각종 용매로부터의 스톱퍼(Stopper) 역할을 할 수 있으므로, 보호층(150)의 절연특성 및 열적특성 등을 향상시킬 수 있으며, 공정상에 발생하는 손상을 최소화할 수 있다.
여기서, 보호층(150)으로 사용되는 불소계열의 고분자 물질만으로 산소 같은 환경으로부터 보호가 쉽지 않은 경우에는 보호층(150) 상에 통상의 보호막 물질을 사용하는 다른 보호막을 사용할 수도 있다.
여기서, 전술한 게이트 절연층(120)에서만 불소계열의 고분자 물질을 사용하는 경우에는 보호층(150)은 통상적인 보호막 물질을 사용할 수도 있다.
이하에서는 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조 방법에 대해서 자세히 설명하기로 한다.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조방법을 설명하기 위한 도이다.
도 2a를 참조하면, 기판(100), 기판(100) 상에 형성된 게이트전극(110) 을 형성한다.
이후, 기판(100), 기판(100) 상에 형성된 게이트 전극(110)을 덮도록 형성되는 게이트 절연층(120)을 형성한다. 여기서, 게이트 절연층(120)은 불소계열의 고분자 물질, 예를 들어 PTFE(Poly Tetra Fluore Ethylene), PFA(Per Fluore Alkoxy), ETFE(Ethylene+Tetrafluoroethylene) 등의 여러 형태의 테프론 고분자 물질일 수 있다.
상술한 게이트 절연층(120)을 증착하기 위하여 펄스 레이저를 이용한 레이저 기상 증착(Laser Vapor Deposition)법을 통해 테프론 고분자를 증착한다.
즉, 시료 증발원인 테프론 고분자 소스를 성형, 소결하여 만든 증착시료에 펄스 폭이 짧은 레이저 펄스(Short-Pulse Laser)를 조사하면, 높은 에너지 밀도의 레이저 피크 파워로 인해 레이저 펄스 폭만큼 짧은 시간에 기화되어 게이트 절연층(120)이 증착되게 된다.
이 과정에서 레이저 에너지에 의해 테프론 고분자의 본드(bond)가 다 끊어 지는 것이 아니라 CF2 상태에서 증착되는 것이므로 벌크(bulk)와 같이 결정성을 유지하면서 얇은 막을 형성할 수 있는 것이다.
또한, 드라이 프로세스(dry-process)로 증착시 온도는 상온이므로 열 및 각종 손상 조건으로부터 최소화될 수 있으며, 증착속도(deposition rate)를 수 nm로 상당히 빠르게 하여, 막의 균일도를 상당히 높일 수 있다.
이 후, 도 2b, 2c와 같이 게이트 절연층(120) 상에 형성되는 반도체층(130), 반도체층(130)의 일정 영역과 접속되도록 형성되는 소오스 전극(140a) 및 드레인 전극(140b)을 순서대로 형성한다.
이 후, 도 2d와 같이 반도체층(130), 소오스 전극(140a) 및 드레인 전극(140b)을 덮도록 보호막(150)을 형성한다. 여기서, 보호막(150)은 불소계열의 고분자 물질, 예를 들어 PTFE(Poly Tetra Fluore Ethylene), PFA(Per Fluore Alkoxy), ETFE(Ethylene+Tetrafluoroethylene) 등의 여러 형태의 테프론 고분자 물질일 수 있다.
이 후, 보호막(150)을 증착하기 위하여 펄스 레이저를 이용한 레이저 기상 증착(Laser Vapor Deposition)법을 통해 테프론 고분자를 증착한다.
즉, 시료 증발원인 테프론 고분자 소스를 성형, 소결하여 만든 증착시료에 펄스 폭이 짧은 레이저 펄스(Short-Pulse Laser)를 조사하면, 높은 에너지 밀도의 레이저 피크 파워로 인해 레이저 펄스 폭만큼 짧은 시간에 기화되어 증착되게 된다.
이 과정에서 레이저 에너지에 의해 테프론 고분자의 본드(bond)가 다 끊어 지는 것이 아니라 CF2 상태에서 증착되는 것이며, 그러므로 벌크(bulk)와 같이 결정성을 유지하면서 얇은 막을 형성할 수 있는 것이다.
또한, 드라이 프로세스(dry-process)에다가 증착시 온도는 상온이므로 열 및 각종 손상 조건으로부터 최소화될 수 있으며, 증착속도(deposition rate)를 수 nm로 상당히 빠르게 하여, 막의 균일도를 상당히 높일 수 있다.
이와 같이, 보호층(150)을 형성함으로써, 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조가 완성된다.
이와 같이, 본 발명의 일 실시예에 따른 박막 트랜지스터 및 그의 제조방법은 박막 트랜지스터의 소자 보호 효과를 최대화하고 제조 비용을 절감할 수 있다.
여기서, 도시하지는 않았지만, 박막 트랜지스터의 보호막 상에는 보호박을 관통하여 박막 트랜지스터의 소오스 또는 드레인 전극과 연결되는 제1전극, 제1전극과 대응하는 제2전극 및 제1전극과 제2전극 사이에 위치하는 액정층, 또는 유기발광층을 포함하는 발광부를 형성함으로써, 본 발명의 일 실시예에 따른 박막 트랜지스터를 포함하는 액정표시장치 또는 유기전계발광표시장치를 제작할 수 있다.
이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다 는 후술하는 특허청구범위에 의하여 나타나며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명의 박막 트랜지스터 및 그의 제조방법은 공정상에서 소자의 손상을 최소화하고, 소자의 제조 수율 및 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (16)

  1. 기판;
    상기 기판상에 위치하는 게이트 전극;
    상기 게이트 전극을 덮도록 상기 기판상에 위치하는 게이트 절연층;
    상기 게이트 전극과 일정 영역이 대응 되도록 상기 게이트 절연층 상에 위치하는 반도체층;
    상기 반도체층의 일정 영역과 접속되는 소오스 전극 및 드레인 전극; 및
    상기 반도체층, 상기 소오스 전극 및 상기 드레인 전극을 덮도록 위치하는 보호층을 포함하며,
    상기 게이트 절연층 및 상기 보호층 중 적어도 어느 하나는 불소계열의 고분자 물질을 포함하는 것을 특징으로 하는 평판표시장치.
  2. 제 1 항에 있어서,
    상기 불소계열의 고분자 물질은 테프론 고분자인 것을 특징으로 하는 평판표시장치.
  3. 제 1 항에 있어서,
    상기 게이트 절연층 또는 상기 보호층은 펄스 레이저를 조사하여 증착하는 것을 특징으로 평판표시장치.
  4. 제 1 항에 있어서,
    상기 반도체층은 유기 반도체 층인 것을 특징으로 하는 평판표시장치.
  5. 제 1 항에 있어서,
    상기 기판은 플라스틱 물질을 포함하는 것을 특징으로 하는 평판표시장치.
  6. 제 1 항에 있어서,
    상기 소오스 전극 및 상기 드레인 전극은 상기 게이트 절연층과 상기 반도체층 사이 또는 상기 반도체층 상에 형성되는 것을 특징으로 하는 평판표시장치.
  7. 제 1 항에 있어서,
    상기 보호막 상에 상기 보호막을 관통하여 상기 소오스 전극 또는 드레인 전극과 전기적으로 연결되는 제1전극, 상기 제1전극과 대향하는 제2전극 및 상기 제1전극 및 제2전극 사이에 위치하는 액정층 또는 유기발광층을 포함하는 평판표시장치.
  8. 기판 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 덮도록 상기 기판 상에 게이트 절연층을 형성하는 단계;
    상기 게이트 전극과 일정 영역이 대응 되도록 상기 게이트 절연층 상에 반도 체층을 형성하는 단계;
    상기 반도체층의 일정 영역과 접속되도록 소오스 전극 및 드레인 전극을 형성하는 단계; 및
    상기 반도체층, 상기 소오스 전극 및 상기 드레인 전극을 덮도록 보호층을 형성하는 단계를 포함하며,
    상기 게이트 절연층 및 상기 보호층 중 적어도 어느 하나는 불소계열의 고분자 물질을 포함하는 것을 특징으로 하는 평판표시장치의 제조방법.
  9. 제 8 항에 있어서,
    상기 게이트 절연층 또는 상기 보호층은 펄스 레이저를 조사하여 증착하는 것을 특징으로 하는 평판표시장치의 제조 방법.
  10. 제 8 항에 있어서,
    상기 불소계열의 고분자 물질은 테프론 고분자인 것을 특징으로 평판표시장치의 제조방법.
  11. 제 8 항에 있어서,
    상기 보호막 상에 상기 보호막을 관통하여 상기 소오스 전극 또는 드레인 전극과 연결되는 제1전극을 형성하는 단계;
    상기 제1전극과 대향하는 제2전극을 형성하는 단계; 및
    상기 제1전극과 상기 제2전극 사이에 액정층 또는 유기발광층을 형성하는 단계를 포함하는 평판표시장치의 제조방법.
  12. 기판;
    상기 기판상에 위치하는 게이트 전극;
    상기 게이트 전극을 덮으며, 불소계열의 고분자 물질을 포함하는 게이트 절연층;
    상기 게이트 전극과 일정 영역이 대응 되도록 상기 게이트 절연층 상에 위치하는 반도체층; 및
    상기 반도체층의 일정 영역과 접속되는 소오스 전극 및 드레인 전극을 포함하는 박막 트랜지스터.
  13. 제 12 항에 있어서,
    상기 불소계열의 고분자 물질은 테프론 고분자인 것을 특징으로 하는 박막 트랜지스터.
  14. 제 12 항에 있어서,
    상기 게이트 절연층은 레이저를 조사하여 형성하는 것을 특징으로 박막 트랜지스터.
  15. 제 12 항에 있어서,
    상기 기판은 플라스틱 물질을 포함하는 것을 특징으로 하는 박막 트랜지스터.
  16. 제 12 항에 있어서,
    상기 소오스 전극 및 상기 드레인 전극은 상기 게이트 절연층과 상기 반도체층 사이 또는 상기 반도체층 상에 형성되는 것을 특징으로 하는 박막 트랜지스터.
KR1020070012804A 2007-02-07 2007-02-07 박막 트랜지스터, 이를 포함하는 평판표시장치 및 그의제조방법 KR20080073937A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070012804A KR20080073937A (ko) 2007-02-07 2007-02-07 박막 트랜지스터, 이를 포함하는 평판표시장치 및 그의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070012804A KR20080073937A (ko) 2007-02-07 2007-02-07 박막 트랜지스터, 이를 포함하는 평판표시장치 및 그의제조방법

Publications (1)

Publication Number Publication Date
KR20080073937A true KR20080073937A (ko) 2008-08-12

Family

ID=39883498

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070012804A KR20080073937A (ko) 2007-02-07 2007-02-07 박막 트랜지스터, 이를 포함하는 평판표시장치 및 그의제조방법

Country Status (1)

Country Link
KR (1) KR20080073937A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8461597B2 (en) 2010-01-15 2013-06-11 Samsung Electronics Co., Ltd. Transistors, methods of manufacturing a transistor, and electronic devices including a transistor
KR20220020507A (ko) * 2020-08-12 2022-02-21 김성진 패시베이션층을 구비하는 박막 트랜지스터 및 그 제조 방법
KR20220070601A (ko) * 2020-11-23 2022-05-31 김성진 패시베이션막을 구비하는 박막 트랜지스터

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8461597B2 (en) 2010-01-15 2013-06-11 Samsung Electronics Co., Ltd. Transistors, methods of manufacturing a transistor, and electronic devices including a transistor
KR20220020507A (ko) * 2020-08-12 2022-02-21 김성진 패시베이션층을 구비하는 박막 트랜지스터 및 그 제조 방법
KR20220070601A (ko) * 2020-11-23 2022-05-31 김성진 패시베이션막을 구비하는 박막 트랜지스터

Similar Documents

Publication Publication Date Title
US10424750B2 (en) Stretchable display panel, manufacturing method thereof, and stretchable display apparatus
TWI231153B (en) Organic electroluminescence display device and its fabrication method
KR102283589B1 (ko) 표시장치 및 그 제조방법
KR102545553B1 (ko) 플렉서블 유기전계발광표시 장치
KR102481737B1 (ko) 유기전계발광표시 장치
TWI566405B (zh) 有機無機混合型電晶體
US11522153B2 (en) Organic light-emitting diode display device with bonding terminal on non-light-emitting surface and method for manufacturing OLED display device with bonding terminal on non-light-emitting surface
CN109360901B (zh) 一种显示装置、柔性oled显示面板及其制作方法
US10312375B2 (en) Thin-film transistor, method for producing thin-film transistor and image display apparatus using thin-film transistor
KR20080102109A (ko) 히드록시기 포함 폴리머를 포함하는 유기 절연체 조성물 및이를 이용한 절연막 및 유기박막 트랜지스터
US10504731B2 (en) TFT substrate and manufacturing method thereof
CN1893108B (zh) 平板显示装置及其制造方法
JP5396734B2 (ja) 有機半導体素子、有機半導体素子の製造方法、および表示装置
US20170222168A1 (en) Thin-film transistor and method of fabricating the same
TWI592844B (zh) 製造顯示設備之方法
KR20170041064A (ko) 박막 트랜지스터, 그 제조 방법, 그리고 상기 박막 트랜지스터를 포함하는 전자 장치
KR20080073937A (ko) 박막 트랜지스터, 이를 포함하는 평판표시장치 및 그의제조방법
KR20180126108A (ko) 플렉서블 표시 장치 및 이의 제조 방법
KR100846599B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR100996503B1 (ko) 전도성 고분자 투명전극을 이용한 oled 및 그 제조방법
US7897216B2 (en) Method for manufacturing organic device and electronic apparatus
KR20080014328A (ko) 유기 발광 표시 장치 및 그 제조 방법
US9887374B2 (en) Organic thin film transistor and a manufacturing method of the same
KR102396457B1 (ko) 플렉서블 기판, 이를 이용한 플렉서블 표시 장치 및 이의 제조 방법
KR100730181B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid