KR20080072412A - 프로세서간 커맨드를 직접 전달하는 듀얼 포트 메모리 및이를 수행하기 위한 방법 - Google Patents

프로세서간 커맨드를 직접 전달하는 듀얼 포트 메모리 및이를 수행하기 위한 방법 Download PDF

Info

Publication number
KR20080072412A
KR20080072412A KR1020070011144A KR20070011144A KR20080072412A KR 20080072412 A KR20080072412 A KR 20080072412A KR 1020070011144 A KR1020070011144 A KR 1020070011144A KR 20070011144 A KR20070011144 A KR 20070011144A KR 20080072412 A KR20080072412 A KR 20080072412A
Authority
KR
South Korea
Prior art keywords
processor
command
memory
address
transfer
Prior art date
Application number
KR1020070011144A
Other languages
English (en)
Other versions
KR100874169B1 (ko
Inventor
임영훈
하지태
Original Assignee
엠텍비젼 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠텍비젼 주식회사 filed Critical 엠텍비젼 주식회사
Priority to KR1020070011144A priority Critical patent/KR100874169B1/ko
Publication of KR20080072412A publication Critical patent/KR20080072412A/ko
Application granted granted Critical
Publication of KR100874169B1 publication Critical patent/KR100874169B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1663—Access to shared memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Multi Processors (AREA)

Abstract

프로세서간 커맨드를 직접 전달하는 듀얼 포트 메모리 및 이를 수행하기 위한 방법에 관한 것이다. 본 발명은 공유 메모리 영역을 가지는 메모리 어레이; 제1 프로세서로부터 제1 포트를 통해 제공된 어드레스 및 제어신호에 기초하여 상기 공유 메모리 영역에 대해 기입 또는 독출 동작을 수행하는 제1 메모리 인터페이스; 제2 프로세서로부터 제2 포트를 통해 제공된 어드레스 및 제어신호에 기초하여 상기 공유 메모리 영역에 기입 또는 독출 동작을 수행하는 제2 메모리 인터페이스; 및 상기 제1 프로세서 및 상기 제2 프로세서 중 어느 하나의 프로세서가 상기 제1 메모리 인터페이스 및 제2 메모리 인터페이스 중 어느 하나를 통해 출력하는 커맨드를 상대 프로세서로 직접 전달하는 커맨드 전달 처리부를 포함할 수 있다. 본 발명에 따르면, 듀얼 포트 메모리 시스템에서 프로세서 사이에 권한 획득 없이 커맨드를 전달할 수 있는 장점이 있다.
듀얼 포트, 메모리, SDRAM, 커맨드, 직접 전달, 액세스, 권한, 획득

Description

프로세서간 커맨드를 직접 전달하는 듀얼 포트 메모리 및 이를 수행하기 위한 방법{Dual Port Memory for directly transferring command between processors and Method of Performing the Same}
도 1은 종래기술에 따른 듀얼 포트 메모리 시스템의 블록도.
도 2는 일반적인 세마포 처리부의 블록도.
도 3은 종래기술에 따른 제1 프로세서에서 제2 프로세서로의 커맨드 전달 과정을 도시한 순서도.
도 4는 본 발명의 바람직한 일 실시예에 따른 듀얼 포트 메모리 시스템의 블록도.
도 5는 본 발명의 바람직한 일 실시예에 따른 커맨드 전달 처리부의 상세 구성을 도시한 블록도.
도 6은 본 발명에 따른 프로세서의 커맨드 전달 과정을 도시한 순서도.
도 7은 본 발명에 따른 커맨드 전달 처리부의 커맨드 전달 및 프로세서의 커맨드 실행 과정의 순서도.
본 발명은 프로세서간 커맨드를 직접 전달하는 듀얼 포트 메모리 및 이를 수행하기 위한 방법에 관한 것으로서, 보다 상세하게는 각 프로세서가 공유 메모리 영역을 사용하기 위한 권한 획득 없이 서로 커맨드를 전달할 수 있는 듀얼 포트 메모리 및 시스템에 관한 것이다.
최근 들어 휴대폰 및 PDA(Personal Digital Assistant) 등과 같은 휴대용 단말기는 음성통화와 같은 이동통신 기능 이외에도 디지털 카메라, 화상전화, 멀티미디어 데이터의 재생 등과 같은 다양한 부가기능을 포함하고 있다.
휴대용 단말기는 상기와 같은 이동 통신 본래의 기능을 처리하는 모뎀 프로세서와 다양한 응용프로그램을 처리하기 위한 응용 프로세서가 구비된다.
또한, 일반적으로 두 개의 프로세서를 가지는 휴대용 단말기에서는 두 개의 프로세서간의 데이터 송수신을 고속으로 수행함으로써 시스템의 처리 성능을 향상시키고, 메모리의 실장 면적을 줄이기 위해 듀얼 포트 메모리(dual port memory, 특히 듀얼 포트 SDRAM)가 사용된다.
즉, 두 개의 프로세서가 듀얼 포트 메모리를 사용하게 되면 각각의 프로세서가 자신의 포트를 사용하여 공유 메모리 영역에 액세스하여 데이터를 읽고 쓸 수 있기 때문에 두 개의 프로세서가 각각 서로 다른 메모리에 연결되어 호스트 프로세서간 인터페이스(Host Porcessor Interface: HPI)를 통해 처리 데이터를 송수신 하는 경우보다 데이터의 전송 및 처리 속도가 더 빠르고 이로 인해 시스템의 전체적인 성능이 향상된다.
도 1은 종래기술에 따른 듀얼 포트 메모리 시스템의 블록도를 도시한 도면이 다.
도 1을 참조하면, 각 프로세서(100,104)는 각 외부 버스 인터페이스(102,106)를 통해 듀얼 포트 메모리(듀얼 포트 SDRAM: Dual Port Synchronous Dynamic Random Access Memory, 108)에 연결된다.
듀얼 포트 SDRAM(108)은 두 개의 프로세서가 공동으로 액세스(access)하여 기입 또는 독출 작업을 수행하는 공유 메모리 영역을 포함한다.
각 프로세서(100,104)는 공유 메모리 영역에 액세스하고자 하는 경우, 듀얼 포트 SDRAM(108)로부터 권한을 획득한 후에 공유 메모리 영역에 액세스한다.
듀얼 포트 SDRAM(108)는 공유 메모리 영역에 대한 각 프로세서의 상호 배타적(mutual exclusive) 액세스를 보장하고 각 프로세서간의 동기화된 작업을 보장하기 위해 세마포 처리부(semaphore, 110)를 이용한다.
도 2는 일반적인 세마포 처리부의 블록도로서, 도 2에 도시된 바와 같이, 일반적인 세마포 처리부(110)는 제1 세마포 요청 레지스터(200), 제2 세마포 요청 레지스터(202), 상태 제어부(204), 제1 세마포 레지스터(206) 및 제2 세마포 레지스터(208)로 구성된다.
제1 세마포 요청 레지스터(200)에는 제1 프로세서(100)의 액세스 권한 요청이 있는 경우에 권한 요청을 위한 데이터(DQ1, 예를 들어, 논리값 '0')가 기입되며, 제2 세마포 요청 레지스터(202)에는 제2 프로세서(104)의 권한 요청에 따른 데이터(DQ2)가 기입된다.
상태 제어부(204)는 상기와 같이 각 프로세서(100,104)로부터 액세스 권한 요청이 있는 경우, 요청된 공유 메모리 영역의 상태를 판단하며, 판단된 상태에 따른 데이터를 각 프로세서에 상응하는 제1 세마포 레지스터(206) 또는 제2 세마포 레지스터(208)에 제공한다.
예를 들어, 제1 프로세서(100)의 권한 요청 시 공유 메모리 영역의 사용이 가능한 경우에는 상태 제어부(204)는 제1 세마포 레지스터(206)에 논리값 '0'이 기입되도록 하며, 사용이 불가능한 경우에는 논리값 '1'이 기입되도록 한다.
제1 프로세서(100)는 제1 세마포 레지스터(206)에서 기입된 데이터를 독출하여 권한이 획득되었는지를 확인하며, 제2 프로세서(104)는 제2 세마포 레지스터(208)로부터 독출된 데이터를 통해 권한 획득 여부를 확인하게 된다.
이처럼 세마포 처리부(110)는 소정의 공유 메모리 영역에 대한 액세스 가능 여부(권한 획득 여부)를 소정의 공유 메모리 영역의 현재의 상태에 따라 이진 논리값(예를 들면, '0' 또는 '1')을 이용하여 각 프로세서(100,104)에게 상호 배타적으로 제공함으로써 소정의 공유 메모리 영역에 각각의 프로세서가 상호 배타적으로 액세스하도록 한다.
그러나 종래에는 제1 프로세서(100)와 제2 프로세서(104)가 듀얼 포트 메모리(108)를 통해 연결되기 때문에 각 프로세서(100,104) 사이에 커맨드를 전달하는 경우에도 액세스 권한을 획득해야 하는 문제점이 있었다.
도 3은 종래기술에 따른 커맨드 전달 과정을 도시한 도면으로서, 제1 프로세서(100)가 제2 프로세서(104)로 커맨드를 전달하는 과정을 도시한 도면이다.
도 3을 참조하면, 제1 프로세서(100)가 제2 프로세서(104)로 커맨드를 전달 하고자 하는 경우, 제1 프로세서(100)는 세마포 처리부(110)의 제1 세마포 요청 레지스터(200)에 권한 획득을 위한 데이터를 기입한다(단계 300).
이후, 제1 프로세서(100)는 상태 제어부(204)의 제어에 따라 제1 세마포 레지스터(206)에 제공된 데이터를 독출한다(단계 302).
독출된 데이터를 통해 권한이 획득되었는지 여부를 판단하며(단계 304), 권한이 획득된 경우에 제1 프로세서(100)는 듀얼 포트 메모리(108)의 공유 메모리 영역에 제2 프로세서(104)에 전달할 제1 커맨드를 기입한다(단계 306).
커맨드가 기입된 후 제2 프로세서(104)는 단계 200 내지 204와 같은 권한 획득 과정을 수행하며(단계 308), 공유 메모리 영역으로의 액세스 권한이 획득된 후에 공유 메모리 영역에서 제1 커맨드를 독출한다(단계 310).
상기와 같이, 종래기술에 따른 듀얼 포트 메모리 시스템은 각 프로세서(100,104)가 필요한 명령을 실행하기 위한 경우뿐만 아니라 상대 프로세서에 커맨드를 전달하는 경우에도 권한 획득을 요구하기 때문에 커맨드 전달이 지연되며, 커맨드 전달 시간동안 다른 프로세서가 공유 메모리 영역을 사용하지 못하는 문제점이 있었다.
본 발명에서는 상기한 바와 같은 종래기술의 문제점을 해결하기 위해, 듀얼 포트 메모리 시스템에서 각 프로세서 사이에 세마포 처리부로부터 권한 획득없이 직접적으로 커맨드를 전달할 수 있는 프로세서간 커맨드를 직접 전달하는 듀얼 포트 메모리 및 이를 수행하기 위한 방법에 관한 것이다.
상기한 바와 같은 목적을 달성하기 위해, 본 발명의 바람직한 일 실시예에 따르면, 공유 메모리 영역을 가지는 메모리 어레이; 제1 프로세서로부터 제1 포트를 통해 제공된 어드레스 및 제어신호에 기초하여 상기 공유 메모리 영역에 대해 기입 또는 독출 동작을 수행하는 제1 메모리 인터페이스; 제2 프로세서로부터 제2 포트를 통해 제공된 어드레스 및 제어신호에 기초하여 상기 공유 메모리 영역에 기입 또는 독출 동작을 수행하는 제2 메모리 인터페이스; 및 상기 제1 프로세서 및 상기 제2 프로세서 중 어느 하나의 프로세서가 상기 제1 메모리 인터페이스 및 제2 메모리 인터페이스 중 어느 하나를 통해 출력하는 커맨드를 상대 프로세서로 직접 전달하는 커맨드 전달 처리부를 포함하는 것을 특징으로 하는 듀얼 포트 메모리가 제공된다.
본 발명의 다른 측면에 따르면, 제1 프로세서; 제2 프로세서; 및 공유 메모리 영역을 가지는 메모리 어레이와, 제1 프로세서로부터 제1 포트를 통해 제공된 어드레스 및 제어신호에 기초하여 상기 공유 메모리 영역에 대해 기입 또는 독출 동작을 수행하는 제1 메모리 인터페이스와, 제2 프로세서로부터 제2 포트를 통해 제공된 어드레스 및 제어신호에 기초하여 상기 공유 메모리 영역에 기입 또는 독출 동작을 수행하는 제2 메모리 인터페이스와, 상기 제1 프로세서 및 상기 제2 프로세서 중 어느 하나의 프로세서에서 상기 제1 메모리 인터페이스 및 제2 메모리 인터페이스 중 어느 하나를 통해 출력하는 커맨드를 상대 프로세서로 직접 전달하는 커맨드 전달 처리부를 포함하는 것을 특징으로 하는 듀얼 포트 메모리 시스템이 제공 된다.
본 발명의 다른 측면에 따르면, 제1 외부 버스 인터페이스를 통해 제1 프로세서와 연결되며, 제2 외부 버스 인터페이스를 통해 제2 프로세서에 연결되는 듀얼 포트 메모리에서 커맨드 전달을 처리하는 방법으로서, (a) 상기 제1 프로세서로부터 커맨드 직접 전달을 위한 어드레스, 제어신호 및 커맨드 데이터를 수신하는 단계-상기 어드레스는 커맨드 직접 전달을 위한 커맨드 전달 처리부에 상응하는 어드레스임-; (b) 상기 어드레스 및 제어신호를 디코딩하여 상기 커맨드 데이터를 상기 커맨드 전달 처리부에 기입하는 단계; (c) 상기 커맨드 데이터의 기입에 따른 인터럽트 신호를 상기 제2 프로세서로 출력하는 단계; 및 (d) 상기 인터럽트 신호를 수신한 제2 프로세서로부터 수신된 상기 커맨드 전달 처리부 어드레스 및 제어신호에 따라 상기 커맨드 데이터를 상기 제2 프로세서로 출력하는 단계를 포함하는 것을 특징으로 하는 커맨드 전달 처리 방법이 제공된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2, A, B 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면들을 참조하여 상세히 설명하기로 한다. 본 발명을 설명함에 있어 전체적인 이해를 용이하게 하기 위하여 도면 번호에 상관없이 동일한 수단에 대해서는 동일한 참조 번호를 사용하기로 한다.
도 4는 본 발명의 바람직한 일 실시예에 따른 듀얼 포트 메모리 시스템의 블록도이다.
도 4에 도시된 바와 같이, 본 발명에 따른 듀얼 포트 메모리 시스템은 제1 프로세서(400), 제1 외부 버스 인터페이스(402, External Bus Interface: EBI), 제2 프로세서(404), 제2 외부 버스 인터페이스(406) 및 듀얼 포트 메모리(408)를 포함할 수 있다.
제1 및 제2 프로세서(400,404)는 명령을 해독하고 실행하는 단위로서, 제1 프로세서(400)는 핸드폰과 같은 휴대용 단말기에 사용되는 모뎀 프로세서가 될 수 있고, 제2 프로세서(404)는 휴대용 단말기에서 사용되는 비디오 프로세서, 멀티미디어 프로세서 등과 같은 응용프로그램을 수행하기 위한 응용 프로세서가 될 수 있다.
제1 외부 버스 인터페이스(402) 및 제2 외부 버스 인터페이스(406)는 일종의 메모리 컨트롤러(memory controller) 역할을 수행한다. 본 발명에 따른 듀얼 포트 메모리(408)는 SDRAM으로 구성될 수 있으며, 이에 따라 제1 및 제2 외부 버스 인터페이스(402,406)는 SDRAM(Synchronous DRAM)의 외부 버스 인터페이스가 사용될 수 있다.
이하 본 발명의 일 실시예에서는 제1 외부 버스 인터페이스(402) 및 제2 외부 버스 인터페이스(406)는 SDRAM 외부 버스 인터페이스인 것으로 설명하나 반드시 이에 한정되는 것은 아니다.
듀얼 포트 메모리(408)는 제1 포트(410)를 통해 제1 외부 버스 인터페이스(402)를 가지는 제1 프로세서(400)와 연결되고, 제2 포트(412)를 통해 제2 외부 버스 인터페이스(406)를 가지는 제2 프로세서(404)와 연결된다.
도 4에 도시된 바와 같이, 본 발명에 따른 듀얼 포트 메모리(408)는 제1 메모리 인터페이스(414), 제2 메모리 인터페이스(416), 메모리 어레이(418), 세마포 처리부(420) 및 커맨드 전달 처리부(422)를 포함할 수 있다.
제1 메모리 인터페이스(414)는 SDRAM 메모리 인터페이스로 구성될 수 있다. 제1 메모리 인터페이스(414)는 제1 포트(410)를 통하여 제1 프로세서(400)로부터 어드레스 제어신호(CTR1) 및 데이터(DQ1)를 입력 받고, 어드레스(ADD1)를 로우 어드레스와 컬럼 어드레스로 디코딩한 후 디코딩된 어드레스에 기초하여 소정의 동작 타이밍에 따라 데이터(DQ1)를 메모리 어레이(210)로부터 독출(read)하거나 메모리 어레이(210)에 기입(write)한다.
상기 기입 및 독출은 제1 프로세서(400)에서 제공하는 클럭 신호에 동기되어 이루어질 수 있다.
이를 위해 제1 메모리 인터페이스(414)는 일반적인 SDRAM 인터페이스에서 사용되는 제어신호 디코더(미도시), 로우 디코더(Row decoder) (미도시), 컬럼 디코더(Column decoder)(미도시) 및 입출력 버퍼(미도시) 등을 포함할 수 있다.
제2 메모리 인터페이스(416)는 SDRAM 메모리 인터페이스로 구성될 수 있다. 제2 포트(412)를 통하여 제2 프로세서(404)로부터 어드레스(ADD2), 제어신호(CTR2) 및 데이터(DQ2)를 입력 받고, 어드레스(ADD2)를 로우 어드레스와 컬럼 어드레스로 디코딩한 후 동작 타이밍에 따라 데이터(DQ2)를 메모리 어레이(418)로부터 독출하거나 메모리 어레이(418)에 기입한다.
제2 메모리 인터페이스(416)는 수신된 어드레스 및 제어신호에 상응하는 제어신호 디코더(미도시), 로우 디코더(미도시), 컬럼 디코더(미도시) 및 입출력 버퍼(미도시) 등이 포함할 수 있다.
메모리 어레이(418)는 DRAM의 단위 메모리 셀 구조를 가지고 제1 프로세서(400)가 전용하는 제1 메모리 영역(424), 각 프로세서가 공유하는 공유 메모리 영역(426) 및 제2 프로세서(404)가 전용하는 제2 메모리 영역(428)를 포함할 수 있다. 각 메모리 영역(424 내지 428) 각각은 소정 크기를 가지는 뱅크(bank) 단위로 형성될 수 있다. 또한 하나의 뱅크 내에서 소정 크기를 가지는 블록(block) 단위로 각각의 공유 메모리 영역이 구성될 수도 있다.
도 4에서는 듀얼 포트 메모리 시스템에서는 하나의 공유 메모리 영역(426)이 존재하는 것으로 도시하였으나, 이에 한정되지 않으며, 더 많은 수의 공유 메모리 영역이 마련될 수도 있다는 점은 당업자에게 있어 자명할 것이다.
또한, 상기에서는 본 발명에 따른 듀얼 포트 메모리에 2개의 프로세서가 연결되는 것으로 설명하였으나, 이에 한정되지 않으며 그 이상의 프로세서가 연결되는 경우에도 본 발명에 적용될 수 있을 것이다.
세마포 처리부(420)는 공유 메모리 영역(426)에 대한 상호 배타적 액세스를 제어한다.
세마포 처리부(420)는 각 프로세서에 대응하며, 권한 요청에 관한 데이터를 저장하는 세마포 요청 레지스터를 구비하고 있어 권한 획득을 위한 데이터(예를 들어, 논리값 '0)를 각 프로세서(400,404)에 상응하는 세마포 요청 레지스터에 저장한다.
세마포 처리부(420)는 권한 획득을 위한 데이터가 세마포 요청 레지스터에 저장된 경우, 제1 프로세서가 요청한 공유 메모리 영역의 사용 여부에 관한 정보를 세마포 레지스터에 기입한다.
여기서, 공유 메모리 영역(426)에 액세스가 가능한 경우에는 세마포 레지스터에 논리값 '0'이 액세스가 불가능한 경우에는 논리값 '1'이 저장될 수 있다.
본 발명의 바람직한 일 실시예에 따르면, 개별 포트(410,412)에 연결되는 제1 프로세서(400) 및 제2 프로세서(404) 각각은 커맨드 전달 처리부(422)를 통해 세마포 처리부(420)로부터의 권한 획득 여부에 관계 없이 상대 프로세서에 커맨드를 전달할 수 있다.
여기서 커맨드는 듀얼 포트 메모리(408)에 연결된 프로세서 중 하나가 공유 메모리 영역(426)에 액세스 하여 소정 작업을 실행하도록 하는 작업 실행 정보일 수 있다.
예를 들어, 제1 프로세서(400)가 메인 프로세서이고, 제2 프로세서(404)가 멀티미디어 프로세서인 경우, 제1 프로세서(400)가 제2 프로세서(404)로 전달하는 커맨드는 사용자의 요청 또는 미리 설정된 알고리즘에 따른 '음원 재생 실행 정보' 일 수 있다.
본 발명에 따르면, 제1 또는 제2 프로세서(400,404)가 상대 프로세서로 소정의 커맨드를 전달하는 경우, 커맨드를 전달하고자 하는 프로세서는 커맨드 직접 전달을 위한 어드레스(ADD1,ADD2), 제어신호(CTR1,CTR2) 및 커맨드 데이터(DQ1,DQ2)를 출력한다.
도 4에서 전달될 커맨드는 각각 제1 커맨드(Command1) 및 제2 커맨드(Command2)로 표시하며, 제1 커맨드는 제1 프로세서의 데이터 전달 라인에 해당하는 제1 데이터 버스, 제2 커맨드는 제2 프로세서의 데이터 전달 라인에 해당하는 제2 데이터 버스를 통해 상대 프로세서로 전달될 수 있다.
이때, 각 프로세서가 전달하는 커맨드는 커맨드 전달 처리부의 미리 설정된 레지스터에 저장될 수 있다.
여기서 커맨드 직접 전달을 위한 어드레스는 커맨드 전달 처리부(422)의 어드레스(미리 설정된 레지스터에 상응하는 어드레스)이다. 일반적으로 공유 메모리 영역(426) 최상위 로우 어드레스가 세마포 처리부(420)의 어드레스로 할당된다는 점에서 커맨드 전달 처리부(422)의 어드레스는 공유 메모리 영역(426)에 대한 상위 로우 어드레스(예를 들어, 최상위 로우 어드레스의 다음 비트)로 할당될 수 있다..
그러나 반드시 이에 한정되지 않으며 듀얼 포트 메모리(408)가 구분할 수 있다면 커맨드 전달 처리부(422)의 어드레스는 다양하게 할당될 수 있을 것이다.
한편, 커맨드 직접 전달을 위한 제어신호는 커맨드 전달 처리부(422)를 활성화하고 출력된 커맨드 데이터(Command1,CMD)를 커맨드 전달 처리부(422)에 기입하기 위한 제어신호(예를 들어, 쓰기 제어 신호, /WE)일 수 있다.
예를 들어, 제1 프로세서(400)가 제2 프로세서(404)로 소정 커맨드(제1 커맨드)를 전달하는 경우, 제1 메모리 인터페이스(414)는 수신된 어드레스 및 제어신호를 디코딩한 후에 커맨드 전달 처리부(422)에 인에이블 신호를 출력하여 수신된 제1 커맨드가 커맨드 전달 처리부(422)에 기입되도록 한다.
이때, 제1 메모리 인터페이스(414)는 디코딩된 어드레스가 커맨드 전달 처리부(422)의 어드레스이므로 세마포 처리부(420)에 의한 권한 획득 과정이 이루어지지 않도록 한다.
한편, 커맨드 전달 처리부(422)에 제1 커맨드를 기입하기 위한 인에이블 신호가 수신되는 경우, 커맨드 전달 처리부(422)는 인터럽트 신호(제1 인터럽트 신호)를 출력할 수 있다.
제2 프로세서(404)는 제1 인터럽트 신호가 수신되는 경우, 제1 프로세서(400)로부터 커맨드 전달이 있음을 인지하고, 제2 외부 버스 인터페이스(406)를 통해 커맨드 전달 처리부(422)의 어드레스 및 제1 커맨드 독출을 위한 제어신호를 출력한다.
이에 따라 제2 프로세서(404)는 커맨드 전달 처리부(422)로부터 제1 커맨드 를 독출하여 제1 커맨드에 상응하는 작업을 실행하게 된다.
이와 같은 과정은 제2 프로세서(404)에서 제1 프로세서(400)로 커맨드를 전달하는 경우에도 동일하게 적용될 수 있다.
본 발명에 따르면, 제1 프로세서(400) 및 제2 프로세서(404) 사이에 커맨드를 전달하는 동안 각 프로세서(400,404)가 듀얼 포트 메모리(408)로부터 권한을 획득하지 않아도 되므로 커맨드 전달을 효율적으로 수행할 수 있도록 한다.
하기에서는 도 5를 참조하여 본 발명에 따른 커맨드 전달 처리부(422)에 대해 상세하게 살펴본다.
도 5는 본 발명의 바람직한 일 실시예에 따른 커맨드 전달 처리부의 상세 구성을 도시한 블록도이다.
도 5에 도시된 바와 같이, 본 발명에 따른 커맨드 전달 처리부는 제1 커맨드 레지스터(500), 제2 커맨드 레지스터(502), 제1 버퍼(504), 제2 버퍼(506), 제3 버퍼(508) 및 제4 버퍼(510)를 포함할 수 있다.
제1 커맨드 레지스터(500)에는 제1 프로세서(400)에서 출력한 제1 커맨드가 기입된다.
제1 메모리 인터페이스(414)가 수신하는 제어신호(CTR1)에 의해 제1 커맨드 레지스터(500)에 인에이블 신호가 입력되며, 이를 통해 제1 커맨드가 제1 커맨드 레지스터(500)에 기입된다.
한편, 인에이블 신호에 따라 제1 인터럽트 신호(Interrup1)가 생성되어 제2 프로세서(404)측으로 출력될 수 있다.
제1 커맨드 레지스터(500)에 기입된 제1 커맨드는 제2 프로세서(404)에 대응하는 제1 버퍼(504)에 임시 저장된다.
제2 프로세서(404)는 제1 커맨드 레지스터(500)에 제1 커맨드가 기입되는 경우에 제1 인터럽트 신호를 수신하며, 제1 인터럽트 신호에 따라 커맨드 전달 처리부(422)의 어드레스 및 제어신호를 생성하여 제1 버퍼(504)에 임시 저장된 제1 커맨드를 독출할 수 있다.
제2 커맨드 레지스터(502)에는 제2 프로세서(404)에서 출력한 제2 커맨드가 기입된다.
상기한 바와 같이, 제2 커맨드의 저장은 인에이블 신호에 따라 이루어질 수 있으며, 제2 커맨드가 제2 커맨드 레지스터(502)에 기입되는 경우 제1 프로세서(400)측으로 커맨드 전달에 따른 제2 인터럽트 신호(Interrupt2)가 출력된다.
제2 커맨드는 제1 프로세서(400)에 대응하는 제2 버퍼(506)에 임시 저장된다. 제1 프로세서(400)는 상기한 제2 인터럽트 신호를 통해 제2 버퍼(506)에 임시 저장된 데이터를 독출할 수 있다.
제2 커맨드가 독출된 후에 제1 프로세서(400)는 독출된 제2 커맨드의 실행을 위해, 듀얼 포트 메모리(408)로부터 액세스 권한을 요청하며, 액세스 권한이 획득된 경우에 어드레스 및 제어신호를 듀얼 포트 메모리(408)로 출력하게 된다.
한편, 제2 프로세서(404)는 제1 버퍼(504)에 임시 저장된 제1 커맨드를 독출한 후에 상기한 제1 프로세서(400)와 동일한 과정을 수행한다.
본 발명에 따르면, 제1 프로세서(400)의 제1 커맨드, 제2 프로세서(404)의 제2 커맨드를 상대 프로세서에 전달함에 있어 듀얼 포트 메모리(408)로부터 권한 획득이 필요없기 때문에 커맨드 전달을 신속하게 수행할 수 있다.
한편, 본 발명의 바람직한 일 실시예에 따르면, 커맨드 전달 처리부(422)는 제1 커맨드 레지스터(500)에 연결되는 제3 버퍼(508) 및 제2 커맨드 레지스터(502)에 연결되는 제4 버퍼(510)를 포함할 수 있다.
인에이블 신호에 의해 제1 커맨드 레지스터(500)에 제1 커맨드가 기입되는 경우, 제1 커맨드는 제3 버퍼(508)에 임시 저장된다.
제1 프로세서(400)는 상기한 제1 인터럽트 신호가 수신되는 경우, 제3 버퍼(508)로부터 제1 커맨드를 독출하게 된다.
한편, 인에이블 신호에 의해 제2 커맨드 레지스터(502)에 제2 커맨드가 기입되는 경우, 제2 커맨드는 제4 버퍼(510)에 임시 저장된다.
제2 프로세서(404)는 상기한 제2 인터럽트 신호가 수신되는 경우, 제4 버퍼(510)로부터 제2 커맨드를 독출하게 된다.
듀얼 포트 메모리(408)에 연결된 프로세서 중 하나가 복수의 태스크가 실행되는 멀티 태스크 환경에서 소정 작업을 실행하는 경우, 각 태스크에서 처리되는 작업을 확인해야 할 필요가 있다.
이는 제1 태스크가 제2 프로세서(404)로 소정의 커맨드를 전달하고, 이에 따라 공유 메모리 영역에 커맨드에 상응하는 데이터가 기입 또는 독출되었는데, 제2 태스크가 제1 태스크의 커맨드 전달을 인지하지 못하는 경우 제2 태스크가 동일한 공유 메모리 영역에 동일한 작업을 수행함으로써 오류가 발생할 수 있기 때문이다.
본 발명에 따르면, 커맨드 전달 처리부(422)가 상대 프로세서의 커맨드뿐만 아니라 자신의 커맨드까지 다시 전달하기 때문에 각 프로세서(400,404)의 작업 오류를 방지할 수 있다.
도 6은 본 발명에 따른 프로세서의 커맨드 전달 과정을 도시한 순서도이다.
도 6은 제1 프로세서(400)가 제2 프로세서(404)로 커맨드를 전달하고, 제2 프로세서(404)로부터 커맨드를 수신하여 소정 작업을 실행하는 과정을 도시한 것이다.
도 6을 참조하면, 제1 프로세서에 이벤트가 발생하는 경우(단계 600), 해당 이벤트에 상응하는 커맨드(제1 커맨드)가 제2 프로세서(404)로 전달해야 하는 커맨드인지 여부를 판단한다.
여기서, 이벤트는 사용자의 요청 또는 미리 설정된 알고리즘에 따른 특정 작업 실행을 위한 이벤트일 수 있으며, 예를 들어, 음원 재생 요청 신호일 수 있다. 또한, 이벤트에 상응하는 커맨드는 해당 작업 실행 정보로서, 예를 들어, 음원 재생을 위한 음원 재생 작업 정보일 수 있다.
제1 프로세서(400)는 제1 커맨드가 제2 프로세서(404)로 전달해야 하는 커맨드인지 여부를 판단한다(단계 602).
제2 프로세서(404)로 전달해야 하는 커맨드인 경우, 제1 프로세서(400)는 커맨드 전달 처리부의 어드레스를 추출하고(단계 604), 제1 커맨드 전달을 위한 어드레스, 제어신호 및 데이터를 출력한다(단계 606).
상기한 바와 같이, 어드레스는 커맨드 전달 처리부(422)의 어드레스이며, 제 어신호는 커맨드 전달 처리부(422)에 제1 커맨드를 기입하기 위한 신호이며, 데이터는 제1 커맨드일 수 있다.
단계 606에서 생성된 어드레스 및 제어신호를 통해 제1 커맨드가 제2 프로세서(404)로 직접 전달될 수 있다.
한편, 제1 프로세서(400)가 제2 프로세서(404)로부터 제2 커맨드 전달에 따른 인터럽트 신호를 수신하는 경우(단계 608), 제1 프로세서(400)는 이전 작업을 중지하고(단계 610), 제2 커맨드에 상응하는 작업을 실행하게 된다(단계 612).
도 7은 본 발명에 따른 커맨드 전달 처리부의 커맨드 전달 및 프로세서의 커맨드 실행 과정의 순서도로서, 제1 프로세서(400)가 제1 커맨드를 전달하는 과정을 도시한 것이다.
도 7을 참조하면, 제1 프로세서(400)가 제1 커맨드 전달을 위한 어드레스, 제어신호 및 데이터를 출력하는 경우, 커맨드 전달 처리부(422)는 제1 메모리 인터페이스(414)로부터 인에이블 신호를 수신한다(단계 700).
인에이블 신호 수신 시 커맨드 전달 처리부(422)는 제2 프로세서(404) 측으로 인터럽트 신호를 출력한다(단계 702).
한편, 상기한 인에이블 신호에 따라 제1 커맨드 레지스터(500)에는 제1 커맨드가 기입된다(단계 704).
본 발명에 따르면, 제1 커맨드 레지스터(500)에 기입된 제1 커맨드는 제2 프로세서(404)에 대응하는 제2 버퍼(506)에 임시 저장되며(단계 706), 이와 동시에 제1 프로세서(400)에 대응하는 제3 버퍼(508)에 입력된다(단계 708).
한편, 단계 710 내지 단계 716은 제2 프로세서(404)에서 수행되는 과정으로서, 제2 프로세서(404)는 상기한 인터럽트 신호를 수신하는 경우, 제2 버퍼(504)에 입력된 제1 커맨드를 독출하기 위한 어드레스 및 제어신호를 출력한다(단계 710).
여기서 제1 커맨드 독출을 위한 어드레스는 커맨드 전달 처리부(422)의 어드레스일 수 있으며, 제어신호는 제2 버퍼(504)에 입력된 제1 커맨드를 독출하기 위한 제어신호이다.
제1 커맨드를 수신하는 경우, 제2 프로세서(404)는 제1 커맨드 실행을 위해 듀얼 포트 메모리(408) 측으로 권한 획득을 위한 어드레스, 제어신호 및 데이터를 출력한다(단계 712).
여기서 어드레스는 공유 메모리 영역 액세스를 위한 세마포 처리부(420)에 상응하는 어드레스이며, 제어신호는 세마포 처리부(420)의 세마포 요청 레지스터에 권한 획득을 위한 데이터를 기입 또는 독출하기 위한 신호에 해당한다.
제2 프로세서(404)는 세마포 처리부(420)의 세마포 레지스터로부터 독출된 정보를 통해 권한이 획득되었는지 여부를 판단하며(단계 714), 권한이 획득되는 경우 공유 메모리 영역에 액세스하여 제1 커맨드를 실행하게 된다(단계 716)
상기한 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이고, 본 발명에 대해 통상의 지식을 가진 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가가 가능할 것이며, 이러한 수정, 변경 및 부가는 하기의 특허청구범위에 속하는 것으로 보아야 할 것이다.
이상에서 설명한 바와 같이, 본 발명에 따르면 듀얼 포트 메모리에 연결되는 프로세서 사이에 권한 획득 없이 커맨드를 전달할 수 있어 프로세서의 듀얼 포트 메모리 점유 시간을 감소시킬 수 있는 장점이 있다.
또한 본 발명에 따르면, 각 프로세서가 상대 프로세서에 전달한 커맨드를 다시 확인함으로써 작업 실행의 오류를 방지할 수 있는 장점이 있다.

Claims (18)

  1. 공유 메모리 영역을 가지는 메모리 어레이;
    제1 프로세서로부터 제1 포트를 통해 제공된 어드레스 및 제어신호에 기초하여 상기 공유 메모리 영역에 대해 기입 또는 독출 동작을 수행하는 제1 메모리 인터페이스;
    제2 프로세서로부터 제2 포트를 통해 제공된 어드레스 및 제어신호에 기초하여 상기 공유 메모리 영역에 기입 또는 독출 동작을 수행하는 제2 메모리 인터페이스; 및
    상기 제1 프로세서 및 상기 제2 프로세서 중 어느 하나의 프로세서가 상기 제1 메모리 인터페이스 및 제2 메모리 인터페이스 중 어느 하나를 통해 출력하는 커맨드를 상대 프로세서로 직접 전달하는 커맨드 전달 처리부를 포함하는 것을 특징으로 하는 듀얼 포트 메모리.
  2. 제1항에 있어서,
    상기 커맨드 전달 처리부는 상기 제1 프로세서 및 상기 제2 프로세서 중 어느 하나 프로세서의 제1 데이터 버스를 통해 전달한 커맨드를 상기 상대 프로세서의 제2 데이터 버스를 통해 직접 전달하는 것을 특징으로 하는 듀얼 포트 메모리.
  3. 제1항에 있어서,
    상기 커맨드는 상기 상대 프로세서가 상기 공유 메모리 영역에 액세스하여 소정 작업을 실행하도록 하는 작업 실행 정보인 것을 특징으로 하는 듀얼 포트 메모리.
  4. 제1항에 있어서,
    상기 커맨드 전달 처리부의 어드레스는 상기 공유 메모리 영역에 대한 상위 로우 어드레스로 할당되는 것을 특징으로 하는 것을 특징으로 하는 듀얼 포트 메모리.
  5. 제1항에 있어서,
    상기 커맨드 전달 처리부는,
    상기 프로세서에서 전달하는 커맨드가 기입되는 하나 이상의 커맨드 레지스터; 및
    상기 커맨드를 상기 상대 프로세서가 독출할 수 있도록 임시 저장하는 버퍼를 포함하는 것을 특징으로 하는 듀얼 포트 메모리.
  6. 제5항에 있어서,
    상기 커맨드 레지스터는 상기 제1 프로세서에서 출력하는 커맨드가 기입되는 제1 커맨드 레지스터; 및
    상기 제2 프로세서에서 출력하는 커맨드가 기입되는 제2 커맨드 레지스터를 포함하는 것을 특징으로 하는 듀얼 포트 메모리.
  7. 제5항에 있어서,
    상기 커맨드는 상기 프로세서에 상응하는 제1 또는 제2 메모리 인터페이스의 어느 하나로부터 출력되는 인에이블 신호에 상응하여 상기 커맨드 레지스터에 기입되는 것을 특징으로 하는 듀얼 포트 메모리.
  8. 제7항에 있어서,
    상기 커맨드 전달 처리부는 상기 인에이블 신호가 수신되는 경우에 상기 상대 프로세서 측으로 인터럽트 신호를 출력하는 것을 특징으로 하는 듀얼 포트 메모리.
  9. 제8항에 있어서,
    상기 상대 프로세서는 상기 인터럽트 신호가 수신되는 경우에 상기 커맨드 전달 처리부에 저장된 커맨드를 독출하는 것을 특징으로 듀얼 포트 메모리.
  10. 제5항에 있어서,
    상기 커맨드 전달 처리부는,
    상기 프로세서가 상기 상대 프로세서에 전달한 커맨드를 독출할 수 있도록 상기 커맨드를 임시 저장하는 버퍼를 더 포함하는 것을 특징으로 하는 듀얼 포트 메모리.
  11. 제1항에 있어서,
    상기 커맨드를 전달하는 프로세서는 이벤트 발생 시 상기 이벤트 발생에 상응하는 커맨드가 상기 상대 프로세서에 전달해야 하는 커맨드인지 여부를 판단하는 것을 특징으로 하는 듀얼 포트 메모리.
  12. 제11항에 있어서,
    상기 커맨드를 전달하는 프로세서는 상응하는 제1 또는 제2 메모리 인터페이스로 상기 커맨드 전달 처리부의 어드레스 및 상기 커맨드 전달 처리부에 상기 커맨드를 기입하기 위한 제어신호를 출력하는 것을 특징으로 하는 듀얼 포트 메모리.
  13. 제1항에 있어서,
    상기 커맨드를 전달 받은 상기 상대 프로세서의 상기 공유 메모리 영역에 대한 액세스 권한을 제어하는 세마포 처리부를 더 포함하는 것을 특징으로 하는 듀얼 포트 메모리.
  14. 제1 프로세서;
    제2 프로세서; 및
    공유 메모리 영역을 가지는 메모리 어레이와, 제1 프로세서로부터 제1 포트 를 통해 제공된 어드레스 및 제어신호에 기초하여 상기 공유 메모리 영역에 대해 기입 또는 독출 동작을 수행하는 제1 메모리 인터페이스와, 제2 프로세서로부터 제2 포트를 통해 제공된 어드레스 및 제어신호에 기초하여 상기 공유 메모리 영역에 기입 또는 독출 동작을 수행하는 제2 메모리 인터페이스와, 상기 제1 프로세서 및 상기 제2 프로세서 중 어느 하나의 프로세서에서 상기 제1 메모리 인터페이스 및 제2 메모리 인터페이스 중 어느 하나를 통해 출력하는 커맨드를 상대 프로세서로 직접 전달하는 커맨드 전달 처리부를 포함하는 것을 특징으로 하는 듀얼 포트 메모리 시스템.
  15. 듀얼 포트 메모리에서 제1 프로세서 및 제2 프로세서간에 커맨드 전달을 처리하는 방법에 있어서,
    (a) 상기 제1 프로세서로부터 커맨드 직접 전달을 위한 제1 제어신호 및 커맨드 데이터를 수신하는 단계;
    (b) 상기 제1 제어신호를 디코딩하여 상기 커맨드 데이터를 상기 듀얼 포트 메모리내의 미리 설정된 레지스터에 기입하는 단계;
    (c) 상기 커맨드 데이터의 기입에 따른 인터럽트 신호를 상기 제2 프로세서로 출력하는 단계; 및
    (d) 상기 인터럽트 신호를 수신한 제2 프로세서의 제2 제어신호에 따라 상기 커맨드 데이터를 상기 제2 프로세서로 전달하는 단계를 포함하는 것을 특징으로 하는 커맨드 전달 처리 방법.
  16. 제15항에 있어서,
    상기 (a) 단계는 상기 제1 프로세서로부터 상기 미리 설정된 레지스터에 상응하는 어드레스를 수신하는 것을 특징으로 하는 커맨드 전달 처리 방법.
  17. 제15항에 있어서,
    상기 미리 설정된 레지스터에 저장된 커맨드를 상기 제2 프로세서에 대응하는 버퍼에 임시 저장하는 단계를 더 포함하는 것을 특징으로 하는 커맨드 전달 처리 방법.
  18. 제15항에 있어서,
    상기 미리 설정된 레지스터에 저장된 커맨드를 상기 제1 프로세서에 대응하는 버퍼에 임시 저장하는 단계; 및
    제1 프로세서의 제3 제어신호에 따라 상기 커맨드 데이터를 상기 제1 프로세서로 전달하는 단계를 더 포함하는 것을 특징으로 하는 커맨드 전달 처리 방법.
KR1020070011144A 2007-02-02 2007-02-02 프로세서간 커맨드를 직접 전달하는 듀얼 포트 메모리 및이를 수행하기 위한 방법 KR100874169B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070011144A KR100874169B1 (ko) 2007-02-02 2007-02-02 프로세서간 커맨드를 직접 전달하는 듀얼 포트 메모리 및이를 수행하기 위한 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070011144A KR100874169B1 (ko) 2007-02-02 2007-02-02 프로세서간 커맨드를 직접 전달하는 듀얼 포트 메모리 및이를 수행하기 위한 방법

Publications (2)

Publication Number Publication Date
KR20080072412A true KR20080072412A (ko) 2008-08-06
KR100874169B1 KR100874169B1 (ko) 2008-12-15

Family

ID=39882748

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070011144A KR100874169B1 (ko) 2007-02-02 2007-02-02 프로세서간 커맨드를 직접 전달하는 듀얼 포트 메모리 및이를 수행하기 위한 방법

Country Status (1)

Country Link
KR (1) KR100874169B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101110550B1 (ko) * 2009-04-08 2012-02-08 한양대학교 산학협력단 프로세서 장치, 멀티 프로세서 시스템 및 멀티 프로세서 시스템의 공유메모리 접근 방법
KR101137297B1 (ko) * 2010-04-09 2012-04-19 삼성전자주식회사 모바일 스토리지 제어 방법
KR101329930B1 (ko) * 2010-11-16 2013-11-14 마이크론 테크놀로지, 인크. 내장형 채널 선택을 갖는 다중 채널 메모리

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7827386B2 (en) 2003-06-30 2010-11-02 Intel Corporation Controlling memory access devices in a data driven architecture mesh array
JP2006350622A (ja) 2005-06-15 2006-12-28 Seiko Epson Corp マルチプロセッサシステム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101110550B1 (ko) * 2009-04-08 2012-02-08 한양대학교 산학협력단 프로세서 장치, 멀티 프로세서 시스템 및 멀티 프로세서 시스템의 공유메모리 접근 방법
KR101137297B1 (ko) * 2010-04-09 2012-04-19 삼성전자주식회사 모바일 스토리지 제어 방법
KR101329930B1 (ko) * 2010-11-16 2013-11-14 마이크론 테크놀로지, 인크. 내장형 채널 선택을 갖는 다중 채널 메모리
US8918594B2 (en) 2010-11-16 2014-12-23 Micron Technology, Inc. Multi-interface memory with access control
US9405475B2 (en) 2010-11-16 2016-08-02 Micron Technology, Inc. Multi-interface memory with access control

Also Published As

Publication number Publication date
KR100874169B1 (ko) 2008-12-15

Similar Documents

Publication Publication Date Title
US20060004976A1 (en) Shared memory architecture
JP2003076654A (ja) Ｄｓｐメモリ間データ転送方式
EP3082048B1 (en) Memory configured to provide simultaneous read/write access to multiple banks
KR20080013138A (ko) 컴퓨팅 시스템, 전자 통신 디바이스, 컴퓨팅 시스템 운영 방법 및 정보 처리 방법
US20080189479A1 (en) Device, system and method for controlling memory operations
JP4560498B2 (ja) 共有メモリ装置のための仲裁スキーム
KR100874169B1 (ko) 프로세서간 커맨드를 직접 전달하는 듀얼 포트 메모리 및이를 수행하기 위한 방법
US5537609A (en) Mini cache operational module for enhancement to general cache
KR101110550B1 (ko) 프로세서 장치, 멀티 프로세서 시스템 및 멀티 프로세서 시스템의 공유메모리 접근 방법
KR20110037492A (ko) 멀티 포트 메모리 및 그 억세스 제어 방법
KR100886179B1 (ko) 듀얼 포트 메모리로의 액세스 권한 획득 처리 방법 및 이를위한 장치
KR100877972B1 (ko) 프로세서 사이에 데이터를 직접 전달하는 듀얼 포트 메모리및 데이터 직접 전달 방법
KR20080046065A (ko) 공유 메모리 접근 제어 장치를 가지는 듀얼 포트 메모리,공유 메모리 접근 제어 장치를 가지는 멀티 프로세서시스템 및 멀티 프로세서 시스템의 공유 메모리 접근 제어방법
KR100872196B1 (ko) 메모리 시스템 및 듀얼 포트 메모리의 접근 제어 방법
KR100863541B1 (ko) 동기 제어 장치를 가지는 듀얼 포트 메모리, 동기 제어장치를 가지는 듀얼 포트 메모리 시스템 및 듀얼 포트메모리 시스템의 동기 제어 방법
US20050135402A1 (en) Data transfer apparatus
KR20040045446A (ko) 버스트 모드를 지원하는 외부 메모리가 있는 인터페이싱프로세서
KR100867603B1 (ko) 공통 신호 라인을 갖는 듀얼 포트 메모리 시스템
KR100827720B1 (ko) 접근 제어 장치를 가지는 듀얼 포트 메모리, 듀얼 포트메모리를 가지는 메모리 시스템 및 듀얼 포트 메모리의접근 제어 방법
US20040034748A1 (en) Memory device containing arbiter performing arbitration for bus access right
KR100816038B1 (ko) 멀티 프로세서 시스템의 공유 메모리 접근 방법
CN107025190B (zh) 系统及其操作方法
KR100879567B1 (ko) Ｆｉｆｏ를 이용하여 프로세서 사이에 데이터를 직접 전달하는 듀얼 포트 메모리 및 메모리 시스템
KR100813133B1 (ko) 듀얼 포트 메모리 장치, 이를 가지는 메모리 시스템 및듀얼 포트 메모리 장치의 공유 메모리 영역의 적응적사용방법
KR100816009B1 (ko) 듀얼 포트 메모리 시스템의 공유 메모리 접근 제어 방법 및듀얼 포트 메모리 시스템의 공유 메모리 접근 제어 방법을수행하는 기록매체

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121011

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131127

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151127

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171128

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191125

Year of fee payment: 12