KR20080071049A - 액정표시장치와 그 구동 방법 - Google Patents

액정표시장치와 그 구동 방법 Download PDF

Info

Publication number
KR20080071049A
KR20080071049A KR1020070053959A KR20070053959A KR20080071049A KR 20080071049 A KR20080071049 A KR 20080071049A KR 1020070053959 A KR1020070053959 A KR 1020070053959A KR 20070053959 A KR20070053959 A KR 20070053959A KR 20080071049 A KR20080071049 A KR 20080071049A
Authority
KR
South Korea
Prior art keywords
liquid crystal
control signal
polarity control
crystal cell
horizontal
Prior art date
Application number
KR1020070053959A
Other languages
English (en)
Other versions
KR100874641B1 (ko
Inventor
장수혁
송홍성
민웅기
이주영
최선영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to US12/003,666 priority Critical patent/US8111229B2/en
Priority to JP2007339452A priority patent/JP2008170993A/ja
Priority to CN2007101800822A priority patent/CN101226722B/zh
Priority to CN 201010120426 priority patent/CN101819737B/zh
Publication of KR20080071049A publication Critical patent/KR20080071049A/ko
Application granted granted Critical
Publication of KR100874641B1 publication Critical patent/KR100874641B1/ko
Priority to JP2011257595A priority patent/JP5727355B2/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 직류화 잔상과 플리커를 예방하여 표시품질을 높이도록 한 액정표시장치와 그 구동방법에 관한 것이다.
이 액정표시장치는 데이터전압이 공급되는 다수의 데이터라인과 스캔펄스가 공급되는 다수의 게이트라인이 형성되고 다수의 액정셀들을 가지는 액정표시패널; 극성제어신호에 응답하여 상기 데이터라인들에 상기 데이터전압을 공급하는 데이터 구동회로; 상기 스캔펄스를 상기 게이트라인들에 공급하는 게이트 구동회로; 및 상기 극성제어신호를 프레임기간 단위로 다르게 발생하는 콘트롤러를 구비하고, 상기 액정표시패널은 2 프레임기간 내에서 데이터 구동 주파수가 다른 제1 및 제2 액정셀군을 포함하고, 상기 제1 액정셀군과 상기 제2 액정셀군은 수직 및 수평방향에서 교번하고 1 프레임기간 단위로 서로의 위치가 바뀐다.

Description

액정표시장치와 그 구동 방법{Liquid Crystal Display and Driving Method thereof}
도 1은 액정표시장치의 액정셀을 보여 주는 등가 회로도.
도 2는 인터레이스 데이터의 일예를 보여 주는 파형도.
도 3은 인터레이스 데이터로 인한 직류화 잔상을 보여 주는 실험 결과 화면.
도 4는 스크롤 데이터로 인한 직류화 잔상을 보여 주는 실험 결과 화면.
도 5는 본 발명의 실시예에 따른 액정표시장치의 구동방법을 설명하기 위한 도면.
도 6은 도 5에 도시된 제1 액정셀군으로 인한 직류화 잔상 예방효과를 보여 주는 파형도.
도 7a 내지 도 10b는 본 발명의 다양한 실시예들에 따른 데이터전압의 극성패턴들을 보여 주는 도면들.
도 11은 도 7a 내지 도 10b와 같은 데이터전압들이 공급되는 액정표시패널에서 측정되는 데이터전압의 교류 값과 직류옵셋 값을 보여 주는 파형도.
도 12는 도 7a 내지 도 10b와 같은 데이터전압들이 공급되는 액정표시패널에서 측정되는 광파형을 보여 주는 파형도.
도 13은 본 발명의 제1 실시예에 따른 액정표시장치를 나타내는 블록도.
도 14는 도 13에 도시된 POL 로직회로를 상세히 나타내는 블록도.
도 15는 도 14에 도시된 POL 발생회로를 상세히 나타내는 블록도.
도 16은 본 발명의 제2 실시예에 따른 액정표시장치를 나타내는 블록도.
도 17은 도 16에 도시된 POL 로직회로를 상세히 나타내는 블록도.
도 18은 도 17에 도시된 POL 발생회로를 상세히 나타내는 블록도.
도 19는 도 16에 도시된 데이터 구동회로를 상세히 나타내는 블록도.
도 20은 도 19에 도시된 디지털/아날로그 변환기의 제1 실시예를 상세히 나타내는 회로도.
도 21은 도 19에 도시된 디지털/아날로그 변환기의 제1 실시예를 상세히 나타내는 회로도.
도 22는 도 7a 및 도 7b에 도시된 데이터전압의 극성패턴을 얻기 위한 극성제어신호와 수평출력 반전신호를 보여 주는 파형도.
도 23은 도 8a 및 도 8b에 도시된 데이터전압의 극성패턴을 얻기 위한 극성제어신호와 수평출력 반전신호를 보여 주는 파형도.
도 24는 도 9a 및 도 9b에 도시된 데이터전압의 극성패턴을 얻기 위한 극성제어신호와 수평출력 반전신호를 보여 주는 파형도.
도 25는 도 10a 및 도 10b에 도시된 데이터전압의 극성패턴을 얻기 위한 극성제어신호와 수평출력 반전신호를 보여 주는 파형도.
도 26은 본 발명의 다른 실시예에 따른 액정표시장치의 구동방법을 설명하기 위한 흐름도.
도 27은 본 발명의 제3 실시예에 따른 액정표시장치를 나타내는 블록도.
< 도면의 주요 부분에 대한 부호의 설명 >
100 : 액정표시패널 101 : 타이밍 콘트롤러
102, 132, 202 : POL 로직회로 103, 133, 183 : 데이터 구동회로
104 : 게이트 구동회로 105 : 시스템
106 : 라인 메모리 111 : 프레임 카운터
112 : 라인 카운터 161 : 쉬프트 레지스터
162 : 데이터 레지스터 163, 164 : 래치
165 : 디지털/아날로그 변환기 166 : 차지쉐어회로
167 : 출력회로 171 : P-디코더
172 : N-디코더 180, 190 : 수평출력 반전회로
201 : 영상 분석회로 S1, S2 : 스위치소자
113, 121, 122, 143, 151, 152 : POL 발생회로
114, 135, 134, 155, 173a~173d : 멀티플렉서
123, 124, 153, 154, 174, 194 : 인버터
본 발명은 액정표시장치에 관한 것으로, 특히 직류화 잔상과 플리커를 예방하여 표시품질을 높이도록 한 액정표시장치와 그 구동방법에 관한 것이다.
액정표시장치는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시한다. 액티브 매트릭스(Active Matrix) 타입의 액정표시장치는 도 1과 같이 액정셀(Clc)마다 형성된 박막트랜지스터(Thin Film Transistor, TFT)를 이용하여 액정셀들에 공급되는 데이터전압을 스위칭하여 데이터를 능동적으로 제어하므로 동화상의 표시품질을 높일 수 있다. 도 1에 있어서, 도면부호 "Cst"는 액정셀(Clc)에 충전된 데이터전압을 유지하기 위한 스토리지 커패시터(Storage Capacitor, Cst), 'D1'은 데이터전압이 공급되는 데이터라인, 그리고 'G1'은 스캔전압이 공급되는 게이트라인을 각각 의미한다.
이와 같은 액정표시장치는 직류 옵셋 성분을 감소시키고 액정의 열화를 줄이기 위하여, 이웃한 액정셀들 사이에서 극성이 반전되고 프레임기간 단위로 극성이 반전되는 인버젼 방식(Inversion)으로 구동되고 있다. 그런데 데이터전압의 두 극성 중에서 어느 한 극성이 장시간 우세적(dominant)으로 공급되면 잔상이 발생한다. 이러한 잔상을 액정셀에 동일 극성의 전압이 반복적으로 충전되므로 "직류화 잔상(DC Image sticking)"이라 한다. 이러한 예 중 하나는 액정표시장치에 인터레이스(Interlace) 방식의 데이터전압들이 공급되는 경우이다. 인터레이스 방식의 데이터(이하, "인터레이스 데이터"라 함)은 기수 프레임기간에 기수 수평라인의 액정셀들에 표시될 기수라인 데이터전압만을 포함하고, 우수 프레임기간에 우수 수평 라인의 액정셀들에 표시될 데이터전압만을 포함한다.
도 2는 액정셀(Clc)에 공급되는 인터레이스 데이터의 일예를 보여주는 파형도이다. 도 2와 같은 데이터전압이 공급되는 액정셀(Clc)은 기수 수평라인에 배치된 액정셀들 중 어느 하나로 가정한다.
도 2를 참조하면, 액정셀(Clc)에는 기수 프레임기간 동안 정극성 전압이 공급되고 우수 프레임기간 동안 부극성 전압이 공급된다. 인터레이스 방식에서, 기수 수평라인에 배치된 액정셀(Clc)에 기수 프레임기간 동안에만 높은 정극성 데이터전압이 공급된다. 이 때문에, 4 개의 프레임기간 동안 박스 내의 파형과 같이 정극성 데이터전압이 부극성 데이터전압에 비하여 우세적으로 되어 직류화 잔상이 나타나게 된다. 도 3은 인터레이스 데이터로 인하여 나타나는 직류화 잔상의 실험 결과를 보여주는 이미지이다. 도 3의 좌측 이미지와 같은 원 화상을 인터레이스방식으로 액정표시패널에 일정시간 동안 공급하면 극성이 프레임기간 단위로 변하는 데이터전압이 기수 프레임과 우수 프레임에서 진폭이 달라진다. 그 결과, 좌측 이미지와 같은 원 화상(Original image) 후에 액정표시패널의 모든 액정셀들(Clc)에 중간계조 즉, 127 계조의 데이터전압을 공급하면 우측 이미지와 같이 원 화상의 패턴이 희미하게 보이는 직류화 잔상이 나타난다.
직류화 잔상의 다른 예로써, 동일한 화상을 일정한 속도로 이동 또는 스크롤(scroll)시키면 스크롤되는 그림의 크기와 스크롤 속도(이동속도)의 상관 관계에 따라 액정셀(Clc)에 동일 극성의 전압이 반복적으로 축적되어 직류화 잔상이 나타날 수 있다. 이러한 실예는 도 4와 같다. 도 4는 사선 패턴과 문자 패턴을 일정 한 속도로 이동시킬 때 나타나는 직류화 잔상의 실험 결과를 보여주는 이미지이다.
액정표시장치에서는 직류화 잔상에 의해 동화상 표시품질이 떨어질 뿐 아니라 육안으로 휘도차이를 주기적으로 느끼는 플리커(Flicker) 현상에 의해서도 표시품질이 떨어진다. 따라서, 액정표시장치의 표시품질을 높이기 위해서는 직류화 잔상과 함께 플리커 현상을 방지하여야 한다.
본 발명의 목적은 상기 종래 기술의 문제점들을 해결하고자 안출된 발명으로써 직류화 잔상과 플리커를 예방하여 표시품질을 높이도록 한 액정표시장치와 그 구동방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치는 데이터전압이 공급되는 다수의 데이터라인과 스캔펄스가 공급되는 다수의 게이트라인이 형성되고 다수의 액정셀들을 가지는 액정표시패널; 극성제어신호에 응답하여 상기 데이터라인들에 상기 데이터전압을 공급하는 데이터 구동회로; 상기 스캔펄스를 상기 게이트라인들에 공급하는 게이트 구동회로; 및 상기 극성제어신호를 프레임기간 단위로 다르게 발생하는 콘트롤러를 구비하고, 상기 액정표시패널은 2 프레임기간 내에서 데이터 구동 주파수가 다른 제1 및 제2 액정셀군을 포함하고, 상기 제1 액정셀군과 상기 제2 액정셀군은 수직 및 수평방향에서 교번하고 1 프레임기간 단 위로 서로의 위치가 바뀐다.
상기 제1 및 제2 액정셀군 각각은 2×2 액정셀들 이내의 크기를 가진다.
상기 제1 액정셀군의 데이터 구동 주파수는 상기 제2 액정셀군의 데이터 구동주파수에 비하여 낮다.
상기 콘트롤러는 1 프레임기간 단위로 논리가 반전되어 상기 데이터 구동회로로부터 출력되는 데이터전압들 중에서 일부 데이터전압들의 극성을 반전시키기 위한 수평출력 반전신호를 더 발생한다.
상기 데이터 구동회로는 디지털 비디오 데이터를 정극성 감마보상전압으로 변환하는 다수의 제1 디코더; 디지털 비디오 데이터를 부극성 감마보상전압으로 변환하는 다수의 제2 디코더; 상기 극성제어신호에 응답하여 상기 제1 디코더 및 상기 제2 디코더의 출력을 교대로 선택하는 다수의 멀티플렉서; 및 상기 멀티플렉서들 중에서 일부 멀티플렉서의 제어단자들에 접속되어 상기 수평출력 반전신호에 응답하여 상기 제어단자들에 공급되는 제어신호를 1 프레임기간 단위로 반전시키는 수평출력 반전회로를 구비한다.
상기 극성제어신호는 제4i+1 프레임기간에 발생되고 2 수평기간 주기로 논리가 반전되는 제1 극성제어신호; 제4i+2 프레임기간에 발생되고 1 수평기간 주기로 논리가 반전되는 제2 극성제어신호; 제4i+3 프레임기간에 발생되고 상기 제1 극성제어신호에 대하여 역위상으로 발생되는 제3 극성제어신호; 및 제4i+4 프레임기간에 발생되고 상기 제2 극성제어신호에 대하여 역위상으로 발생되는 제4 극성제어신호를 포함한다. 제4i+1(i는 0 이상의 정수) 프레임기간 동안, 상기 제1 액정셀군 은 제4i+2 및 제4i+3 수평라인에서 제4i+1 및 제4i+2 수직라인에 배치된 액정셀들과, 제4i+1 및 제4i+4 수평라인에서 제4i+3 및 제4i+4 수직라인에 배치된 액정셀들(Clc)을 포함하고, 상기 제2 액정셀군은 수직 및 수평방향에서 제1 액정셀군을 사이에 두고 배치되며, 제4i+2 프레임기간 동안, 상기 제1 액정셀군은 제4i+2 및 제4i+3 수평라인에서 상기 제4i+3 및 제4i+4 수직라인에 배치된 액정셀들과, 상기 제4i+1 및 제4i+4 수평라인에서 상기 제4i+1 및 제4i+2 수직라인에 배치된 액정셀들을 포함하고, 상기 제2 액정셀군은 수직 및 수평방향에서 제1 액정셀군을 사이에 두고 배치되며, 제4i+3 프레임기간 동안, 상기 제1 액정셀군은 상기 제4i+2 및 제4i+3 수평라인에서 상기 제4i+1 및 제4i+2 수직라인에 배치된 액정셀들과, 상기 제4i+1 및 제4i+4 수평라인에서 상기 제4i+3 및 제4i+4 수직라인에 배치된 액정셀들을 포함하고, 상기 제2 액정셀군은 수직 및 수평방향에서 제1 액정셀군을 사이에 두고 배치되며, 제4i+4 프레임기간 동안, 상기 제1 액정셀군은 상기 제4i+2 및 제4i+3 수평라인에서 상기 제4i+3 및 제4i+4 수직라인에 배치된 액정셀들과, 상기 제4i+1 및 제4i+4 수평라인에서 상기 제4i+1 및 제4i+2 수직라인에 배치된 액정셀들을 포함하고, 상기 제2 액정셀군은 수직 및 수평방향에서 제1 액정셀군을 사이에 두고 배치된다.
상기 극성제어신호는 제4i+1 프레임기간에 발생되고 1 수평기간 주기로 논리가 반전되는 제1 극성제어신호; 제4i+2 프레임기간에 발생되고 2 수평기간 주기로 논리가 반전되는 제2 극성제어신호; 제4i+3 프레임기간에 발생되고 상기 제1 극성제어신호에 대하여 역위상으로 발생되는 제3 극성제어신호; 및 제4i+4 프레임기간 에 발생되고 상기 제2 극성제어신호에 대하여 역위상으로 발생되는 제4 극성제어신호를 포함한다. 제4i+1 프레임기간 동안, 상기 제1 액정셀군은 제4i+2 및 제4i+3 수평라인에서 제4i+3 및 제4i+4 수직라인에 배치된 액정셀들과, 제4i+1 및 제4i+4 수평라인에서 제4i+1 및 제4i+2 수직라인에 배치된 액정셀들을 포함하고, 상기 제2 액정셀군은 수직 및 수평방향에서 제1 액정셀군을 사이에 두고 배치되며, 제4i+2 프레임기간 동안, 상기 제1 액정셀군은 상기 제4i+2 및 제4i+3 수평라인에서 상기 제4i+1 및 제4i+2 수직라인에 배치된 액정셀들과, 상기 제4i+1 및 제4i+4 수평라인에서 상기 제4i+3 및 제4i+4 수직라인에 배치된 액정셀들을 포함하고, 상기 제2 액정셀군은 수직 및 수평방향에서 제1 액정셀군을 사이에 두고 배치되며, 제4i+3 프레임기간 동안, 상기 제1 액정셀군은 상기 제4i+2 및 제4i+3 수평라인에서 상기 제4i+3 및 제4i+4 수직라인에 배치된 액정셀들과, 상기 제4i+1 및 제4i+4 수평라인에서 상기 제4i+1 및 제4i+2 수직라인에 배치된 액정셀들을 포함하고, 상기 제2 액정셀군은 수직 및 수평방향에서 제1 액정셀군을 사이에 두고 배치되며, 제4i+4 프레임기간 동안, 상기 제1 액정셀군은 상기 제4i+2 및 제4i+3 수평라인에서 상기 제4i+1 및 제4i+2 수직라인에 배치된 액정셀들과, 상기 제4i+1 및 제4i+4 수평라인에서 상기 제4i+3 및 제4i+4 수직라인에 배치된 액정셀들을 포함하고, 상기 제2 액정셀군은 수직 및 수평방향에서 제1 액정셀군을 사이에 두고 배치된다.
상기 극성제어신호는 제4i+1 프레임기간에 발생되고 2 수평기간 주기로 논리가 반전되는 제1 극성제어신호; 제4i+2 프레임기간에 발생되고 상기 2 수평기간 주기로 논리가 반전되며, 상기 제1 극성제어신호에 대하여 1 수평기간만큼 위상차를 가지는 제2 극성제어신호; 제4i+3 프레임기간에 발생되고 상기 제1 극성제어신호에 대하여 역위상으로 발생되는 제3 극성제어신호; 및 제4i+4 프레임기간에 발생되고 상기 제2 극성제어신호에 대하여 역위상으로 발생되는 제4 극성제어신호를 포함한다. 제4i+1 프레임기간 동안, 상기 제1 액정셀군은 제4i+1 및 제4i+3 수평라인에서 제4i+1 및 제4i+2 수직라인에 배치된 액정셀들과, 제4i+2 및 제4i+4 수평라인에서 제4i+3 및 제4i+4 수직라인에 배치된 액정셀들을 포함하고, 상기 제2 액정셀군은 수직 및 수평방향에서 제1 액정셀군을 사이에 두고 배치되며, 제4i+2 프레임기간 동안, 상기 제1 액정셀군은 상기 제4i+1 및 제4i+3 수평라인에서 상기 제4i+3 및 제4i+4 수직라인에 배치된 액정셀들과, 상기 제4i+2 및 제4i+4 수평라인에서 상기 제4i+1 및 제4i+2 수직라인에 배치된 액정셀들을 포함하고, 상기 제2 액정셀군은 상기 수직 및 수평방향에서 상기 제1 액정셀군을 사이에 두고 배치되며, 제4i+3 프레임기간 동안, 상기 제1 액정셀군은 상기 제4i+1 및 제4i+3 수평라인에서 상기 제4i+1 및 제4i+2 수직라인에 배치된 액정셀들과, 상기 제4i+2 및 제4i+4 수평라인에서 상기 제4i+3 및 제4i+4 수직라인에 배치된 액정셀들을 포함하고, 상기 제2 액정셀군은 상기 수직 및 수평방향에서 상기 제1 액정셀군을 사이에 두고 배치되며, 제4i+4 프레임기간 동안, 상기 제1 액정셀군은 상기 제4i+1 및 제4i+3 수평라인에서 상기 제4i+3 및 제4i+4 수직라인에 배치된 액정셀들과, 상기 제4i+2 및 제4i+4 수평라인에서 상기 제4i+1 및 제4i+2 수직라인에 배치된 액정셀들을 포함하고, 상기 제2 액정셀군은 상기 수직 및 수평방향에서 상기 제1 액정셀군을 사이에 두고 배치된다.
상기 극성제어신호는 제4i+1 프레임기간과 제4i+2 프레임기간 동안 발생되고 2 수평기간 주기로 논리가 반전되는 제1 극성제어신호; 및 제4i+3 프레임기간과 제4i+4 프레임기간 동안 발생되고 상기 2 수평기간 주기로 논리가 반전되며, 상기 제1 극성제어신호에 대하여 역위상으로 발생되는 제2 극성제어신호를 포함한다. 제4i+1 프레임기간 동안, 상기 제1 액정셀군은 제4i+3 및 제4i+4 수직라인에 배치된 액정셀들을 포함하고, 상기 제2 액정셀군은 제4i+1 및 제4i+2 수직라인에 배치된 액정셀들을 포함하며, 제4i+2 프레임기간 동안, 상기 제1 액정셀군은 상기 제4i+1 및 제4i+2 수직라인에 배치된 액정셀들을 포함하고, 상기 제2 액정셀군은 상기 제4i+3 및 제4i+4 수직라인에 배치된 액정셀들을 포함하며, 제4i+3 프레임기간 동안, 상기 제1 액정셀군은 제4i+3 및 제4i+4 수직라인에 배치된 액정셀들을 포함하고, 상기 제2 액정셀군은 상기 제4i+1 및 제4i+2 수직라인에 배치된 액정셀들을 포함하며, 제4i+4 프레임기간 동안, 상기 제1 액정셀군은 상기 제4i+1 및 제4i+2 수직라인에 배치된 액정셀들을 포함하고, 상기 제2 액정셀군은 상기 제4i+3 및 제4i+4 수직라인에 배치된 액정셀들을 포함한다.
상기 콘트롤러는 게이트 스타트 펄스를 계수하여 프레임 수를 지시하는 프레임 카운트 정보를 발생하는 프레임 카운터; 소스 출력 인에이블 신호를 계수하여 상기 액정표시패널의 수평라인 수를 지시하는 라인 카운트 정보를 발생하는 라인 카운터; 상기 프레임 카운트 정보와 상기 라인 카운트 정보에 기초하여 프레임기간 단위로 서로 다른 극성제어신호를 발생하는 극성제어신호 발생회로; 및 상기 프레임 카운트 정보에 응답하여 상기 극성제어신호들을 선택하는 멀티플렉서를 구비한 다.
상기 액정표시장치는 상기 극성제어신호 발생회로와 상기 멀티플렉서 사이에 접속되어 제4i+1 프레임기간 동안 상기 극성제어신호 발생회로로부터 발생되는 제1 극성제어신호를 반전시켜 제4i+3 프레임기간 동안 제3 극성제어신호를 발생하는 제1 인버터; 및 상기 극성제어신호 발생회로와 상기 멀티플렉서 사이에 접속되어 제4i+2 프레임기간 동안 상기 극성제어신호 발생회로로부터 발생되는 제2 극성제어신호를 반전시켜 제4i+4 프레임기간 동안 제4 극성제어신호를 발생하는 제2 인버터를 더 구비한다.
상기 액정표시장치는 상기 극성제어신호 발생회로와 상기 멀티플렉서 사이에 접속되어 제4i+1 프레임기간과 제4i+2 프레임기간 동안 상기 극성제어신호 발생회로로부터 발생되는 제1 극성제어신호를 반전시켜 제4i+3 프레임기간과 제4i+4 프레임기간 동안 제2 극성제어신호를 발생하는 인버터를 더 구비한다.
상기 액정표시장치는 입력 영상의 디지털 비디오 데이터를 분석하여 그 분석 결과에 따라 상기 콘트롤러로부터 발생되는 상기 극성제어신호와 상기 수평출력 반전신호를 제어하는 영상분석회로를 더 구비한다.
본 발명의 실시예에 따른 액정표시장치의 구동방법은 극성제어신호에 응답하여 상기 데이터라인들에 상기 데이터전압을 공급하는 단계; 상기 스캔펄스를 상기 게이트라인들에 공급하는 단계; 및 상기 극성제어신호를 프레임기간 단위로 다르게 발생하는 단계를 포함하고, 상기 액정표시패널은 2 프레임기간 내에서 데이터 구동 주파수가 다른 제1 및 제2 액정셀군을 포함하고, 상기 제1 액정셀군과 상기 제2 액 정셀군은 수직 및 수평방향에서 교번하고 1 프레임기간 단위로 서로의 위치가 바뀐다.
이하, 도 5 내지 도 27을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
본 발명의 실시예에 따른 액정표시장치의 구동방법은 2 프레임기간 내에서 제1 액정셀군과 제2 액정셀군의 구동 주파수를 다르게 한다. 제1 액정셀군은 직류화 잔상을 예방하기 위하여 낮은 구동 주파수로 구동된다. 이에 비하여, 제2 액정셀군은 제1 액정셀군에 의해 나타날 수 있는 플리커를 예방하기 위하여 상대적으로 높은 구동 주파수로 구동된다. 제1 액정셀군에 충전되는 데이터전압의 극성패턴 변화는 제1 액정셀군의 구동 주파수에 대응하고, 제2 액정셀군에 충전되는 데이터전압의 극성패턴 변화는 제2 액정셀군의 구동 주파수에 대응한다.
도 5를 참조하면, 본 발명의 실시예에 따른 액정표시장치의 구동방법은 2 프레임기간 내에서 제1 액정셀군을 제2 액정셀군에 비하여 1/2 낮은 주파수로 구동하기 위하여, 2 프레임기간 단위로 액정셀에 충전되는 데이터전압의 극성을 반전시킴과 아울러, 수평방향으로 액정셀들에 공급되는 데이터전압들의 극성 반전 주기를 서로 어긋나게 제어한다. 제1 액정셀군과 제2 액정셀군은 수직방향과 수평방향에서 교대로 배치된다. 제1 액정셀군과 제2 액정셀군의 위치는 1 프레임기간마다 서로 바뀐다.
제1 액정셀군으로 인한 직류화 잔상의 예방효과를 도 6을 결부하여 설명하면 다음과 같다.
도 6을 참조하면, 제1 액정셀군에 포함된 임의의 액정셀(Clc)에 기수 프레임기간 동안 높은 데이터전압이 공급되고 우수 프레임기간 동안 상대적으로 낮은 데이터전압이 공급되고, 그 데이터전압들이 2 프레임기간 주기로 극성이 변한다. 그러면, 제1 및 제2 프레임기간 동안 박스 내의 파형과 같이 제1 액정셀군의 액정셀(Clc)에 공급되는 정극성 데이터전압들과 제3 및 제4 프레임기간 동안 제1 액정셀군의 액정셀(Clc)에 공급되는 부극성 데이터전압들이 중화되어 액정셀(Clc)에 편향된 극성의 전압이 축적되지 않는다. 따라서, 본 발명의 액정표시장치는 제1 액정셀군에 의해 기수 프레임과 우수 프레임 중 어느 하나에서 우세한 극성의 높은 전압이 인가되는 데이터전압 예컨대, 인터레이스 화상의 데이터전압에서도 직류화 잔상이 나타나지 않는다.
제1 액정셀군은 직류화잔상을 예방할 수 있지만 동일 극성의 데이터전압들이 2 프레임기간 주기로 액정셀(Clc)에 공급되므로 플리커가 나타날 수 있다. 제2 액정셀군에 충전되는 데이터전압의 극성은 육안으로 플리커가 거의 느껴지지 않는 1 프레임기간 주기로 반전된다. 이 제2 액정셀군에 의해 육안으로 느끼는 표시화면의 구동 주파수는 제2 액정셀군의 빠른 구동 주파수로 인식된다.
도 7a 내지 도 10b는 제1 및 제2 액정셀군에 공급되는 데이터전압의 극성패턴의 다양한 실시예들이다.
제1 실시예
도 7a 및 도 7b를 참조하면, 제4i+1(i는 0 이상의 정수) 프레임기간 동안, 제1 액정셀군은 제4i+2 및 제4i+3 수평라인(L2, L3, L6, L7)에서 제4i+1 및 제4i+2 수직라인(C1, C2, C5, C6)에 배치된 액정셀들(Clc)을 포함하고, 제4i+1 및 제4i+4 수평라인(L1, L4, L5)에서 제4i+3 및 제4i+4 수직라인(C3, C4, C7, C8)에 배치된 액정셀들(Clc)을 포함한다. 제2 액정셀군은 수직 및 수평방향에서 제1 액정셀군을 사이에 두고 배치되며, 제4i+2 및 제4i+3 수평라인(L2, L3, L6, L7)에서 제4i+3 및 제4i+4 수직라인(C3, C4, C7, C8)에 배치된 액정셀들(Clc)을 포함하고, 제4i+1 및 제4i+4 수평라인(L1, L4, L5)에서 제4i+1 및 제4i+2 수직라인(C1, C2, C5, C6)에 배치된 액정셀들(Clc)을 포함한다. 제1 및 제2 액정셀군 각각은 수직 및 수평방향에서 이웃하는 2×2 액정셀들 단위로 배치된다. 이러한 2×2 액정셀들 내에서 이웃하는 액정셀들의 극성은 상반된다. 그리고 제1 액정셀군의 액정셀과 그와 이웃하는 제2 액정셀군의 액정셀은 동일한 극성의 데이터전압들을 충전한다. 이를 위하여, 제4i+1 프레임기간 동안 발생되는 제1 극성제어신호(POLa)는 2 수평동기신호에 대응하는 2 수평기간 단위로 극성이 반전된다. 데이터 구동회로는 제4i+1 프레임기간 동안 수평으로 이웃하는 2 개의 액정셀들에 동일한 극성의 데이터전압을 공급하기 위하여, 제1 극성제어신호(POLa)에 응답하여 이웃하는 두 개의 출력채널들을 통해 동일한 극성의 데이터전압들을 출력하고 두 개의 출력채널 단위로 데이터전압들의 극성을 반전시킨다. 또한, 데이터 구동회로는 제4i+1 프레임기간 동안 2 수평기간 단위로 데이터전압들의 극성을 반전시키기 위하여, 제1 극성제어신호(POLa)에 응답하여 2 수평기간 단위로 데이터전압들의 극성을 반전시킨다. 제4i+1 프레임기간 동안, 제1 및 제2 액정셀군은 수평 2 도트 인버젼(H2D) 및 수직 2 도트 인버젼(V2D) 방식으로 구동된다.
제4i+2 프레임기간 동안, 제1 액정셀군은 제4i+2 및 제4i+3 수평라인(L2, L3, L6, L7)에서 제4i+3 및 제4i+4 수직라인(C3, C4, C7, C8)에 배치된 액정셀들(Clc)을 포함하고, 제4i+1 및 제4i+4 수평라인(L1, L4, L5)에서 제4i+1 및 제4i+2 수직라인(C1, C2, C5, C6)에 배치된 액정셀들(Clc)을 포함한다. 제2 액정셀군은 수직 및 수평방향에서 제1 액정셀군을 사이에 두고 배치된다. 제2 액정셀군은 제4i+2 및 제4i+3 수평라인(L2, L3, L6, L7)에서 제4i+1 및 제4i+2 수직라인(C1, C2, C5, C6)에 배치된 액정셀들(Clc)을 포함하고, 제4i+1 및 제4i+4 수평라인(L1, L4, L5)에서 제4i+3 및 제4i+4 수직라인(C3, C4, C7, C8)에 배치된 액정셀들(Clc)을 포함한다. 제1 및 제2 액정셀군 각각은 수직 및 수평방향에서 이웃하는 2×2 액정셀들 단위로 배치된다. 이러한 2×2 액정셀들 내에서 이웃하는 액정셀들의 극성은 상반된다. 그리고 제1 액정셀군의 액정셀과 그와 이웃하는 제2 액정셀군의 액정셀은 서로 다른 극성의 데이터전압들을 충전한다. 이를 위하여, 제4i+2 프레임기간 동안 발생되는 제2 극성제어신호(POLb)는 1 수평기간 단위로 극성이 반전된다. 데이터 구동회로는 제4i+2 프레임기간 동안 수직 및 수평방향 각각에서 1 개의 액정셀 단위로 데이터전압의 극성을 반전시키기 위하여, 제2 극성제어신호(POLb)에 응답하여 이웃하는 출력채널들에서 서로 극성이 다른 데이터전압들을 출력하고 1 수평기간 단위로 데이터전압들의 극성을 반전시킨다. 제4i+2 프레임기간 동안, 제1 및 제2 액정셀군은 수평 1 도트 인버젼(H1D) 및 수직 1 도트 인버젼(V1D) 방식으로 구동된다.
제4i+3 프레임기간 동안, 제1 액정셀군은 제4i+2 및 제4i+3 수평라인(L2, L3, L6, L7)에서 제4i+1 및 제4i+2 수직라인(C1, C2, C5, C6)에 배치된 액정셀들(Clc)을 포함하고, 제4i+1 및 제4i+4 수평라인(L1, L4, L5)에서 제4i+3 및 제4i+4 수직라인(C3, C4, C7, C8)에 배치된 액정셀들(Clc)을 포함한다. 제2 액정셀군은 수직 및 수평방향에서 제1 액정셀군을 사이에 두고 배치된다. 제2 액정셀군은 제4i+2 및 제4i+3 수평라인(L2, L3, L6, L7)에서 제4i+3 및 제4i+4 수직라인(C3, C4, C7, C8)에 배치된 액정셀들(Clc)을 포함하고, 제4i+1 및 제4i+4 수평라인(L1, L4, L5)에서 제4i+1 및 제4i+2 수직라인(C1, C2, C5, C6)에 배치된 액정셀들(Clc)을 포함한다. 제1 및 제2 액정셀군 각각은 수직 및 수평방향에서 이웃하는 2×2 액정셀들 단위로 배치된다. 2×2 액정셀들 내에서 이웃하는 액정셀들의 극성은 상반된다. 제1 액정셀군의 액정셀과 그와 이웃하는 제2 액정셀군의 액정셀은 동일한 극성의 데이터전압들을 충전한다. 제4i+3 프레임기간 동안 제1 및 제2 액정셀군의 액정셀들 각각에 공급되는 데이터전압들의 극성은 제4i+1 프레임기간 동안 발생되는 데이터전압들의 극성과 상반된다. 이를 위하여, 제4i+3 프레임기간 동안 발생되는 제3 극성제어신호(POLc)는 2 수평기간 단위로 극성이 반전되고, 제1 극성제어신호(POLa)에 대하여 위상이 반전된다. 데이터 구동회로는 제4i+3 프레임기간 동안 수평으로 이웃하는 2 개의 액정셀들에 동일한 극성의 데이터전압을 공급하기 위하여, 제3 극성제어신호(POLc)에 응답하여 이웃하는 두 개의 출력채널들을 통해 동일한 극성의 데이터전압들을 출력하고 두 개의 출력채널 단위로 데이터전압들의 극성을 반전시킨다. 또한, 데이터 구동회로는 제4i+3 프레임기간 동안 2 수 평기간 단위로 데이터전압들의 극성을 반전시키기 위하여, 제3 극성제어신호(POLc)에 응답하여 2 수평기간 단위로 데이터전압들의 극성을 반전시킨다. 제4i+3 프레임기간 동안, 제1 및 제2 액정셀군은 수평 2 도트 인버젼(H2D) 및 수직 2 도트 인버젼(V2D) 방식으로 구동된다.
제4i+4 프레임기간 동안, 제1 액정셀군은 제4i+2 및 제4i+3 수평라인(L2, L3, L6, L7)에서 제4i+3 및 제4i+4 수직라인(C3, C4, C7, C8)에 배치된 액정셀들(Clc)을 포함하고, 제4i+1 및 제4i+4 수평라인(L1, L4, L5)에서 제4i+1 및 제4i+2 수직라인(C1, C2, C5, C6)에 배치된 액정셀들(Clc)을 포함한다. 제2 액정셀군은 수직 및 수평방향에서 제1 액정셀군을 사이에 두고 배치된다. 제2 액정셀군은 제4i+2 및 제4i+3 수평라인(L2, L3, L6, L7)에서 제4i+1 및 제4i+2 수직라인(C1, C2, C5, C6)에 배치된 액정셀들(Clc)을 포함하고, 제4i+1 및 제4i+4 수평라인(L1, L4, L5)에서 제4i+3 및 제4i+4 수직라인(C3, C4, C7, C8)에 배치된 액정셀들(Clc)을 포함한다. 제1 및 제2 액정셀군 각각은 수직 및 수평방향에서 이웃하는 2×2 액정셀들 단위로 배치된다. 2×2 액정셀들 내에서 이웃하는 액정셀들의 극성은 상반된다. 제1 액정셀군의 액정셀과 그와 이웃하는 제2 액정셀군의 액정셀은 서로 다른 극성의 데이터전압들을 충전한다. 제4i+4 프레임기간 동안 제1 및 제2 액정셀군의 액정셀들 각각에 공급되는 데이터전압들의 극성은 제4i+2 프레임기간 동안 발생되는 데이터전압들의 극성과 상반된다. 이를 위하여, 제4i+4 프레임기간 동안 발생되는 제4 극성제어신호(POLd)는 1 수평기간 단위로 극성이 반전되고, 제2 극성제어신호(POLb)에 대하여 위상이 반전된다. 데이터 구동회로는 제4i+4 프레임 기간 동안 수직 및 수평방향 각각에서 1 개의 액정셀 단위로 데이터전압의 극성을 반전시키기 위하여, 제4 극성제어신호(POLd)에 응답하여 이웃하는 출력채널들에서 서로 극성이 다른 데이터전압들을 출력하고 1 수평기간 단위로 데이터전압들의 극성을 반전시킨다. 제4i+4 프레임기간 동안, 제1 및 제2 액정셀군은 수평 1 도트 인버젼(H1D) 및 수직 1 도트 인버젼(V1D) 방식으로 구동된다.
제2 실시예
도 8a 및 도 8b를 참조하면, 제4i+1 프레임기간 동안, 제1 액정셀군은 제4i+2 및 제4i+3 수평라인(L2, L3, L6, L7)에서 제4i+3 및 제4i+4 수직라인(C3, C4, C7, C8)에 배치된 액정셀들(Clc)을 포함하고, 제4i+1 및 제4i+4 수평라인(L1, L4, L5)에 서 제4i+1 및 제4i+2 수직라인(C1, C2, C5, C6)에 배치된 액정셀들(Clc)을 포함한다. 제2 액정셀군은 수직 및 수평방향에서 제1 액정셀군을 사이에 두고 배치된다. 제2 액정셀군은 제4i+2 및 제4i+3 수평라인(L2, L3, L6, L7)에서 제4i+1 및 제4i+2 수직라인(C1, C2, C5, C6)에 배치된 액정셀들(Clc)을 포함하고, 제4i+1 및 제4i+4 수평라인(L1, L4, L5)에서 제4i+3 및 제4i+4 수직라인(C3, C4, C7, C8)에 배치된 액정셀들(Clc)을 포함한다. 제1 및 제2 액정셀군 각각은 수직 및 수평방향에서 이웃하는 2×2 액정셀들 단위로 배치된다. 2×2 액정셀들 내에서 이웃하는 액정셀들의 극성은 상반된다. 제1 액정셀군의 액정셀과 그와 이웃하는 제2 액정셀군의 액정셀은 서로 다른 극성의 데이터전압들을 충전한다. 이를 위하여, 제4i+1 프레임기간 동안 발생되는 제1 극성제어신호(POLa)는 1 수평기간 단위로 극성 이 반전된다. 데이터 구동회로는 제4i+1 프레임기간 동안 수직 및 수평방향 각각에서 1 개의 액정셀 단위로 데이터전압의 극성을 반전시키기 위하여, 제1 극성제어신호(POLa)에 응답하여 이웃하는 출력채널들에서 서로 극성이 다른 데이터전압들을 출력하고 1 수평기간 단위로 데이터전압들의 극성을 반전시킨다. 제4i+1 프레임기간 동안, 제1 및 제2 액정셀군은 수평 1 도트 인버젼(H1D) 및 수직 1 도트 인버젼(V1D) 방식으로 구동된다.
제4i+2 프레임기간 동안, 제1 액정셀군은 제4i+2 및 제4i+3 수평라인(L2, L3, L6, L7)에서 제4i+1 및 제4i+2 수직라인(C1, C2, C5, C6)에 배치된 액정셀들(Clc)을 포함하고, 제4i+1 및 제4i+4 수평라인(L1, L4, L5)에서 제4i+3 및 제4i+4 수직라인(C3, C4, C7, C8)에 배치된 액정셀들(Clc)을 포함한다. 제2 액정셀군은 수직 및 수평방향에서 제1 액정셀군을 사이에 두고 배치된다. 제2 액정셀군은 제4i+2 및 제4i+3 수평라인(L2, L3, L6, L7)에서 제4i+3 및 제4i+4 수직라인(C3, C4, C7, C8)에 배치된 액정셀들(Clc)을 포함하고, 제4i+1 및 제4i+4 수평라인(L1, L4, L5)에서 제4i+1 및 제4i+2 수직라인(C1, C2, C5, C6)에 배치된 액정셀들(Clc)을 포함한다. 제1 및 제2 액정셀군 각각은 수직 및 수평방향에서 이웃하는 2×2 액정셀들 단위로 배치된다. 이러한 2×2 액정셀들 내에서 이웃하는 액정셀들의 극성은 상반된다. 그리고 제1 액정셀군의 액정셀과 그와 이웃하는 제2 액정셀군의 액정셀은 동일한 극성의 데이터전압들을 충전한다. 이를 위하여, 제4i+2 프레임기간 동안 발생되는 제2 극성제어신호(POLb)는 2 수평기간 단위로 극성이 반전된다. 데이터 구동회로는 제4i+2 프레임기간 동안 수평으로 이웃하는 2 개의 액정 셀들에 동일한 극성의 데이터전압을 공급하기 위하여, 제2 극성제어신호(POLb)에 응답하여 이웃하는 두 개의 출력채널들을 통해 동일한 극성의 데이터전압들을 출력하고 두 개의 출력채널 단위로 데이터전압들의 극성을 반전시킨다. 또한, 데이터 구동회로는 제4i+2 프레임기간 동안 2 수평기간 단위로 데이터전압들의 극성을 반전시키기 위하여, 제2 극성제어신호(POLb)에 응답하여 2 수평기간 단위로 데이터전압들의 극성을 반전시킨다. 제4i+2 프레임기간 동안, 제1 및 제2 액정셀군은 수평 2 도트 인버젼(H2D) 및 수직 2 도트 인버젼(V2D) 방식으로 구동된다.
제4i+3 프레임기간 동안, 제1 액정셀군은 제4i+2 및 제4i+3 수평라인(L2, L3, L6, L7)에서 제4i+3 및 제4i+4 수직라인(C3, C4, C7, C8)에 배치된 액정셀들(Clc)을 포함하고, 제4i+1 및 제4i+4 수평라인(L1, L4, L5)에서 제4i+1 및 제4i+2 수직라인(C1, C2, C5, C6)에 배치된 액정셀들(Clc)을 포함한다. 제2 액정셀군은 수직 및 수평방향에서 제1 액정셀군을 사이에 두고 배치된다. 제2 액정셀군은 제4i+2 및 제4i+3 수평라인(L2, L3, L6, L7)에서 제4i+1 및 제4i+2 수직라인(C1, C2, C5, C6)에 배치된 액정셀들(Clc)을 포함하고, 제4i+1 및 제4i+4 수평라인(L1, L4, L5)에서 제4i+3 및 제4i+4 수직라인(C3, C4, C7, C8)에 배치된 액정셀들(Clc)을 포함한다. 제1 및 제2 액정셀군 각각은 수직 및 수평방향에서 이웃하는 2×2 액정셀들 단위로 배치된다. 이러한 2×2 액정셀들 내에서 이웃하는 액정셀들의 극성은 상반된다. 그리고 제1 액정셀군의 액정셀과 그와 이웃하는 제2 액정셀군의 액정셀은 서로 다른 극성의 데이터전압들을 충전한다. 제4i+3 프레임기간 동안 제1 및 제2 액정셀군의 액정셀들 각각에 공급되는 데이터전압들의 극성은 제 4i+1 프레임기간 동안 발생되는 데이터전압들의 극성과 상반된다. 이를 위하여, 제4i+3 프레임기간 동안 발생되는 제3 극성제어신호(POLc)는 1 수평기간 단위로 극성이 반전되고, 제1 극성제어신호(POLa)에 대하여 반전된 논리로 발생된다. 데이터 구동회로는 제4i+3 프레임기간 동안 수직 및 수평방향 각각에서 1 개의 액정셀 단위로 데이터전압의 극성을 반전시키기 위하여, 제3 극성제어신호(POLc)에 응답하여 이웃하는 출력채널들에서 서로 극성이 다른 데이터전압들을 출력하고 1 수평기간 단위로 데이터전압들의 극성을 반전시킨다. 제4i+3 프레임기간 동안, 제1 및 제2 액정셀군은 수평 1 도트 인버젼(H1D) 및 수직 1 도트 인버젼(V1D) 방식으로 구동된다.
제4i+4 프레임기간 동안, 제1 액정셀군은 제4i+2 및 제4i+3 수평라인(L2, L3, L6, L7)에서 제4i+1 및 제4i+2 수직라인(C1, C2, C5, C6)에 배치된 액정셀들(Clc)을 포함하고, 제4i+1 및 제4i+4 수평라인(L1, L4, L5)에서 제4i+3 및 제4i+4 수직라인(C3, C4, C7, C8)에 배치된 액정셀들(Clc)을 포함한다. 제2 액정셀군은 수직 및 수평방향에서 제1 액정셀군을 사이에 두고 배치된다. 제2 액정셀군은 제4i+2 및 제4i+3 수평라인(L2, L3, L6, L7)에서 제4i+3 및 제4i+4 수직라인(C3, C4, C7, C8)에 배치된 액정셀들(Clc)을 포함하고, 제4i+1 및 제4i+4 수평라인(L1, L4, L5)에서 제4i+1 및 제4i+2 수직라인(C1, C2, C5, C6)에 배치된 액정셀들(Clc)을 포함한다. 제1 및 제2 액정셀군 각각은 수직 및 수평방향에서 이웃하는 2×2 액정셀들 단위로 배치된다. 이러한 2×2 액정셀들 내에서 이웃하는 액정셀들의 극성은 상반된다. 제1 액정셀군의 액정셀과 그와 이웃하는 제2 액정셀군의 액 정셀은 동일한 극성의 데이터전압들을 충전한다. 제4i+4 프레임기간 동안 제1 및 제2 액정셀군의 액정셀들 각각에 공급되는 데이터전압들의 극성은 제4i+2 프레임기간 동안 발생되는 데이터전압들의 극성과 상반된다. 이를 위하여, 제4i+4 프레임기간 동안 발생되는 제4 극성제어신호(POLd)는 2 수평기간 단위로 극성이 반전되고, 제2 극성제어신호(POLb)에 대하여 반전된 논리로 발생된다. 데이터 구동회로는 제4i+4 프레임기간 동안 수평으로 이웃하는 2 개의 액정셀들에 동일한 극성의 데이터전압을 공급하기 위하여, 제4 극성제어신호(POLd)에 응답하여 이웃하는 두 개의 출력채널들을 통해 동일한 극성의 데이터전압들을 출력하고 두 개의 출력채널 단위로 데이터전압들의 극성을 반전시킨다. 또한, 데이터 구동회로는 제4i+4 프레임기간 동안 2 수평기간 단위로 데이터전압들의 극성을 반전시키기 위하여, 제4 극성제어신호(POLd)에 응답하여 2 수평기간 단위로 데이터전압들의 극성을 반전시킨다. 제4i+4 프레임기간 동안, 제1 및 제2 액정셀군은 수평 2 도트 인버젼(H2D) 및 수직 2 도트 인버젼(V2D) 방식으로 구동된다.
제3 실시예
도 9a 및 도 9b를 참조하면, 제4i+1 프레임기간 동안, 제1 액정셀군은 제4i+1 및 제4i+3 수평라인(L1, L3, L5, L7)에서 제4i+1 및 제4i+2 수직라인(C1, C2, C5, C6)에 배치된 액정셀들(Clc)을 포함하고, 제4i+2 및 제4i+4 수평라인(L2, L4, L6)에서 제4i+3 및 제4i+4 수직라인(C3, C4, C7, C8)에 배치된 액정셀들(Clc)을 포함한다. 제2 액정셀군은 수직 및 수평방향에서 제1 액정셀군을 사이에 두고 배치 된다. 제2 액정셀군은 제4i+1 및 제4i+3 수평라인(L1, L3, L5, L7)에서 제4i+3 및 제4i+4 수직라인(C3, C4, C7, C8)에 배치된 액정셀들(Clc)을 포함하고, 제4i+2 및 제4i+4 수평라인(L2, L4, L6)에서 제4i+1 및 제4i+2 수직라인(C1, C2, C5, C6)에 배치된 액정셀들(Clc)을 포함한다. 제1 및 제2 액정셀군 각각은 수평방향에서 이웃하는 2×1 액정셀들 단위로 배치된다. 이러한 2×1 액정셀들 내에서 이웃하는 액정셀들의 극성은 상반된다. 그리고 제1 액정셀군의 액정셀과 그와 이웃하는 제2 액정셀군의 액정셀은 서로 다른 극성의 데이터전압들을 충전한다. 이를 위하여, 제4i+1 프레임기간 동안 발생되는 제1 극성제어신호(POLa)는 2 수평기간 단위로 극성이 반전된다. 데이터 구동회로는 제4i+1 프레임기간 동안 수평으로 이웃하는 액정셀들에 서로 다른 극성의 데이터전압을 공급하고 2 수평기간 단위로 데이터전압의 극성을 반전시키기 위하여, 제1 극성제어신호(POLa)에 응답하여 데이터전압들의 극성을 반전시킨다. 제4i+1 프레임기간 동안, 제1 및 제2 액정셀군은 수평 1 도트 인버젼(H1D) 및 수직 2 도트 인버젼(V2D) 방식으로 구동된다.
제4i+2 프레임기간 동안, 제1 액정셀군은 제4i+1 및 제4i+3 수평라인(L1, L3, L5, L7)에서 제4i+3 및 제4i+4 수직라인(C3, C4, C7, C8)에 배치된 액정셀들(Clc)을 포함하고, 제4i+2 및 제4i+4 수평라인(L2, L4, L6)에서 제4i+1 및 제4i+2 수직라인(C1, C2, C5, C6)에 배치된 액정셀들(Clc)을 포함한다. 제2 액정셀군은 수직 및 수평방향에서 제1 액정셀군을 사이에 두고 배치된다. 제2 액정셀군은 제4i+1 및 제4i+3 수평라인(L1, L3, L5, L7)에서 제4i+1 및 제4i+2 수직라인(C1, C2, C5, C6)에 배치된 액정셀들(Clc)을 포함하고, 제4i+2 및 제4i+4 수평라 인(L2, L4, L6)에서 제4i+3 및 제4i+4 수직라인(C3, C4, C7, C8)에 배치된 액정셀들(Clc)을 포함한다. 제1 및 제2 액정셀군 각각은 수평방향에서 이웃하는 2×1 액정셀들 단위로 배치된다. 이러한 2×1 액정셀들 내에서 이웃하는 액정셀들에 충전되는 데이터전압들의 극성은 상반된다. 제1 액정셀군의 액정셀과 그와 이웃하는 제2 액정셀군의 액정셀은 서로 다른 극성의 데이터전압들을 충전한다. 이를 위하여, 제4i+2 프레임기간 동안 발생되는 제2 극성제어신호(POLb)는 2 수평기간 단위로 극성이 반전되고, 제1 극성제어신호(POLa)에 대하여 1 수평기간 만큼의 위상차로 발생된다. 데이터 구동회로는 제4i+2 프레임기간 동안 수평으로 이웃하는 액정셀들에 서로 다른 극성의 데이터전압을 공급하고 2 수평기간 단위로 데이터전압의 극성을 반전시키기 위하여, 제2 극성제어신호(POLb)에 응답하여 데이터전압들의 극성을 반전시킨다. 제4i+2 프레임기간 동안, 제1 및 제2 액정셀군은 수평 2 도트 인버젼(H2D) 및 수직 2 도트 인버젼(V2D) 방식으로 구동된다.
제4i+3 프레임기간 동안, 제1 액정셀군은 제4i+1 및 제4i+3 수평라인(L1, L3, L5, L7)에서 제4i+1 및 제4i+2 수직라인(C1, C2, C5, C6)에 배치된 액정셀들(Clc)을 포함하고, 제4i+2 및 제4i+4 수평라인(L2, L4, L6)에서 제4i+3 및 제4i+4 수직라인(C3, C4, C7, C8)에 배치된 액정셀들(Clc)을 포함한다. 제2 액정셀군은 수직 및 수평방향에서 제1 액정셀군을 사이에 두고 배치된다. 제2 액정셀군은 제4i+1 및 제4i+3 수평라인(L1, L3, L5, L7)에서 제4i+3 및 제4i+4 수직라인(C3, C4, C7, C8)에 배치된 액정셀들(Clc)을 포함하고, 제4i+2 및 제4i+4 수평라인(L2, L4, L6)에서 제4i+1 및 제4i+2 수직라인(C1, C2, C5, C6)에 배치된 액정셀 들(Clc)을 포함한다. 제1 및 제2 액정셀군 각각은 수직 및 수평방향에서 이웃하는 2×1 액정셀들 단위로 배치된다. 이러한 2×1 액정셀들 내에서 이웃하는 액정셀들의 극성은 상반된다. 제1 액정셀군의 액정셀과 그와 이웃하는 제2 액정셀군의 액정셀은 서로 다른 극성의 데이터전압들을 충전한다. 제4i+3 프레임기간 동안 제1 및 제2 액정셀군의 액정셀들 각각에 공급되는 데이터전압들의 극성은 제4i+1 프레임기간 동안 발생되는 데이터전압들의 극성과 상반된다. 이를 위하여, 제4i+3 프레임기간 동안 발생되는 제3 극성제어신호(POLc)는 2 수평기간 단위로 극성이 반전되고, 제1 극성제어신호(POLa)에 대하여 반전된 논리로 발생된다. 데이터 구동회로는 제4i+3 프레임기간 동안 수평으로 이웃하는 2 개의 액정셀들에 동일한 극성의 데이터전압을 공급하기 위하여, 제3 극성제어신호(POLc)에 응답하여 이웃하는 두 개의 출력채널들을 통해 동일한 극성의 데이터전압들을 출력하고 두 개의 출력채널 단위로 데이터전압들의 극성을 반전시킨다. 또한, 데이터 구동회로는 제4i+2 프레임기간 동안 수평으로 이웃하는 액정셀들에 서로 다른 극성의 데이터전압을 공급하고 2 수평기간 단위로 데이터전압의 극성을 반전시키기 위하여, 제3 극성제어신호(POLc)에 응답하여 데이터전압들의 극성을 반전시킨다. 제4i+3 프레임기간 동안, 제1 및 제2 액정셀군은 수평 1 도트 인버젼(H1D) 및 수직 2 도트 인버젼(V2D) 방식으로 구동된다.
제4i+4 프레임기간 동안, 제1 액정셀군은 제4i+1 및 제4i+3 수평라인(L1, L3, L5, L7)에서 제4i+3 및 제4i+4 수직라인(C3, C4, C7, C8)에 배치된 액정셀들(Clc)을 포함하고, 제4i+2 및 제4i+4 수평라인(L2, L4, L6)에서 제4i+1 및 제 4i+2 수직라인(C1, C2, C5, C6)에 배치된 액정셀들(Clc)을 포함한다. 제2 액정셀군은 수직 및 수평방향에서 제1 액정셀군을 사이에 두고 배치된다. 제2 액정셀은 제4i+1 및 제4i+3 수평라인(L1, L3, L5, L7)에서 제4i+1 및 제4i+2 수직라인(C1, C2, C5, C6)에 배치된 액정셀들(Clc)을 포함하고, 제4i+2 및 제4i+4 수평라인(L2, L4, L6)에서 제4i+3 및 제4i+4 수직라인(C3, C4, C7, C8)에 배치된 액정셀들(Clc)을 포함한다. 제1 및 제2 액정셀군 각각은 수직 및 수평방향에서 이웃하는 2×1 액정셀들 단위로 배치된다. 이러한 2×1 액정셀들 내에서 이웃하는 액정셀들의 극성은 상반된다. 제1 액정셀군의 액정셀과 그와 이웃하는 제2 액정셀군의 액정셀은 서로 다른 극성의 데이터전압들을 충전한다. 제4i+4 프레임기간 동안 제1 및 제2 액정셀군의 액정셀들 각각에 공급되는 데이터전압들의 극성은 제4i+2 프레임기간 동안 발생되는 데이터전압들의 극성과 상반된다. 이를 위하여, 제4i+4 프레임기간 동안 발생되는 제4 극성제어신호(POLd)는 2 수평기간 단위로 극성이 반전되고, 제2 극성제어신호(POLb)에 대하여 반전된 논리로 발생된다. 데이터 구동회로는 제4i+4 프레임기간 동안 수평으로 이웃하는 액정셀들에 서로 다른 극성의 데이터전압을 공급하고 2 수평기간 단위로 데이터전압의 극성을 반전시키기 위하여, 제4 극성제어신호(POLd)에 응답하여 데이터전압들의 극성을 반전시킨다. 제4i+4 프레임기간 동안, 제1 및 제2 액정셀군은 수평 2 도트 인버젼(H2D) 및 수직 2 도트 인버젼(V2D) 방식으로 구동된다.
제4 실시예
도 10a 및 도 10b를 참조하면, 제4i+1 프레임기간 동안, 제1 액정셀군은 제4i+3 및 제4i+4 수직라인(C3, C4, C7, C8)에 배치된 액정셀들(Clc)을 포함한다. 제2 액정셀군은 제1 액정셀군을 사이에 두고 배치된다. 제2 액정셀군은 제4i+1 및 제4i+2 수직라인(C1, C2, C5, C6)에 배치된 액정셀들(Clc)을 포함한다. 제1 및 제2 액정셀군의 액정셀들에 충전되는 데이터전압의 극성들은 수직 및 수평 방향에서 1 도트(또는 1 액정셀) 간격으로 반전된다. 이를 위하여, 제4i+1 프레임기간 동안 발생되는 제2a 극성제어신호(POL2a)는 1 수평기간 단위로 극성이 반전된다. 데이터 구동회로는 제4i+1 프레임기간 동안 수평으로 이웃하는 액정셀들에 서로 다른 극성의 데이터전압을 공급하고 1 수평기간 단위로 데이터전압의 극성을 반전시키기 위하여, 제2a 극성제어신호(POL2a)에 응답하여 데이터전압들의 극성을 반전시킨다. 제4i+1 프레임기간 동안, 제1 및 제2 액정셀군은 수평 1 도트 인버젼(H1D) 및 수직 1 도트 인버젼(V1D) 방식으로 구동된다.
제4i+2 프레임기간 동안, 제1 액정셀군은 제4i+1 및 제4i+2 수직라인(C1, C2, C5, C6)에 배치된 액정셀들(Clc)을 포함한다. 제2 액정셀군은 제1 액정셀군을 사이에 두고 배치된다. 제2 액정셀군은 제4i+3 및 제4i+4 수직라인(C3, C4, C7, C8)에 배치된 액정셀들(Clc)을 포함한다. 제1 및 제2 액정셀군의 경계에서 수평으로 이웃하는 2 개의 액정셀들은 동일한 극성의 데이터전압이 공급되고, 그 이외의 다른 액정셀들은 수평 및 수직방향에서 1 도트(또는 1 액정셀) 간격으로 반전된다. 이를 위하여, 제4i+2 프레임기간 동안 발생되는 제2a 극성제어신호(POL2a)는 1 수평기간 단위로 극성이 반전된다. 제4i+2 프레임기간 동안 발생되는 제2a 극성제어 신호(POL2a)는 제4i+1 프레임기간에 발생되는 극성제어신호와 동일한 위상을 갖는다. 데이터 구동회로는 제4i+2 프레임기간 동안 제2a 극성제어신호(POL2a)에 응답하여 데이터전압들의 극성을 반전시킨다. 제4i+2 프레임기간 동안, 제1 및 제2 액정셀군은 수평 2 도트 인버젼(H2D) 및 수직 1 도트 인버젼(V1D) 방식으로 구동된다.
제4i+3 프레임기간에 공급되는 데이터전압의 극성패턴은 제4i+1 프레임기간의 극성패턴과 반대이다. 제4i+3 프레임기간 동안, 제1 액정셀군은 제4i+1 프레임기간과 동일하게 제4i+3 및 제4i+4 수직라인(C3, C4, C7, C8)에 배치된 액정셀들(Clc)을 포함한다. 제2 액정셀군은 제1 액정셀군을 사이에 두고 배치된다. 제2 액정셀군은 제4i+1 프레임기간과 동일하게 제4i+1 및 제4i+2 수직라인(C1, C2, C5, C6)에 배치된 액정셀들(Clc)을 포함한다. 제1 및 제2 액정셀군의 액정셀들에 충전되는 데이터전압의 극성들은 수직 및 수평 방향에서 1 도트 간격으로 반전된다. 이를 위하여, 제4i+3 프레임기간 동안 발생되는 제2b 극성제어신호(POL2b)는 1 수평기간 단위로 극성이 반전되고 제2a 극성제어신호(POL2a)의 역위상으로 발생된다. 데이터 구동회로는 제2b 극성제어신호(POL2b)에 응답하여 데이터전압들의 극성을 반전시킨다. 제4i+3 프레임기간 동안, 제1 및 제2 액정셀군은 수평 1 도트 인버젼(H1D) 및 수직 1 도트 인버젼(V1D) 방식으로 구동된다.
제4i+4 프레임기간에 공급되는 데이터전압의 극성패턴은 제4i+2 프레임기간의 극성패턴과 반대이다. 제4i+4 프레임기간 동안, 제1 액정셀군은 제4i+2 프레임기간과 동일하게 제4i+1 및 제4i+2 수직라인(C1, C2, C5, C6)에 배치된 액정셀 들(Clc)을 포함한다. 제2 액정셀군은 제1 액정셀군을 사이에 두고 배치된다. 제2 액정셀군은 제4i+2 프레임기간과 동일하게 제4i+3 및 제4i+4 수직라인(C3, C4, C7, C8)에 배치된 액정셀들(Clc)을 포함한다. 제1 및 제2 액정셀군의 경계에서 수평으로 이웃하는 2 개의 액정셀들은 동일한 극성의 데이터전압이 공급되고, 그 이외의 다른 액정셀들은 수평 및 수직방향에서 1 도트(또는 1 액정셀) 간격으로 반전된다. 이를 위하여, 제4i+4 프레임기간 동안 발생되는 제2b 극성제어신호(POL2b)는 1 수평기간 단위로 극성이 반전된다. 제4i+4 프레임기간 동안 발생되는 제2b 극성제어신호(POL2b)는 제4i+3 프레임기간에 발생되는 극성제어신호와 동일한 위상을 갖는다. 데이터 구동회로는 제4i+4 프레임기간 동안 제2b 극성제어신호(POL2b)에 응답하여 데이터전압들의 극성을 반전시킨다. 제4i+4 프레임기간 동안, 제1 및 제2 액정셀군은 수평 2 도트 인버젼(H2D) 및 수직 1 도트 인버젼(V1D) 방식으로 구동된다.
제1 액정셀군의 액정셀들(Clc)은 극성 변화주기가 상대적으로 길므로 공간적으로 집중배치되면 플리커를 보이게 할 수 있다. 따라서, 본 발명의 실시예에 따른 액정표시장치의 구동방법은 도 7a 내지 도 10b와 같이 각 프레임기간에서 제1 액정셀군의 액정셀들(Clc)은 수평방향에서 2 개의 액정셀들만을 포함한다.
제1 액정셀군의 액정셀들(Clc)은 극성 변화주기가 상대적으로 길므로 그 위치가 3 개 프레임기간 이상 동일하면 다른 수평라인과의 휘도차이를 유발하여 물결 노이즈를 초래할 수 있다. 따라서, 본 발명의 실시예에 따른 액정표시장치의 구동방법은 도 7a 내지 도 9b와 같이 매 프레임마다 제1 액정셀군을 제2 액정셀군으로 그리고 제2 액정셀군을 제1 액정셀군으로 제어한다.
도 11은 도 7a 내지 도 10b와 같은 극성패턴으로 127 계조의 데이터전압을 액정표시패널에 공급하고 그 액정표시패널의 전압 파형을 측정한 실험 결과를 나타낸다. 이 실험에서, 액정표시패널은 제2 액정셀군으로 인하여 60Hz 주파수로 구동된다. 액정표시패널의 액정셀들 모두가 제1 액정셀군의 액정셀들로 구동된다면 그 구동 주파수는 30Hz 주파수로 낮아져 30Hz 플리커가 나타난다. 이러한 데이터전압의 교류전압 값(AC) 즉, 진폭은 30.35mV이고 교류전압의 센터와 기저전압(GND) 사이의 직류옵셋 값(DC)은 1.389V로 측정되었다. 또한, 이 실험에서 시편 액정표시패널 위에 광센서를 설치하여 광파형을 측정한 결과, 도 12와 같이 제2 액정셀군으로 인하여 액정표시패널의 광파형 역시 60Hz로 측정되었다. 이는 액정표시패널에서 측정되는 광파형은 2 프레임기간 내에서 구동 주파수가 느린 제1 액정셀 보다는 구동 주파수가 빠른 제2 액정셀군의 광 변환주기에 의해 결정되기 때문이다.
도 13 내지 도 15는 본 발명의 제1 실시예에 따른 액정표시장치를 나타낸다.
도 13을 참조하면, 본 발명의 제1 실시예에 따른 액정표시장치는 액정표시패널(100), 타이밍 콘트롤러(101), POL 로직회로(102), 데이터 구동회로(103), 및 게이트 구동회로(104)를 구비한다.
액정표시패널(100)은 두 장의 유리기판 사이에 액정분자들이 주입된다. 이 액정표시패널(100)의 하부 유리기판에는 m 개의 데이터라인들(D1 내지 Dm)과 n 개의 게이트라인들(G1 내지 Gn)이 교차된다. 데이터라인들(D1 내지 Dm)과 n 개의 게이트라인들(G1 내지 Gn)의 교차 구조에 의해 액정표시패널(100)에는 매트릭스 형태 로 배치된 m×n 개의 액정셀들(Clc)을 포함한다. 액정셀들(Clc)은 전술한 바와 같이 서로 다른 데이터전압 주파수로 구동되는 제1 액정셀군과 제2 액정셀군을 포함한다. 액정표시패널(100)의 하부 유리기판에는 데이터라인들(D1 내지 Dm), 게이트라인들(G1 내지 Gn), TFT들, TFT에 접속된 액정셀(Clc)의 화소전극들(1), 및 스토리지 커패시터(Cst) 등이 형성된다.
액정표시패널(100)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 및 공통전극(2)이 형성된다. 공통전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극(1)과 함께 하부 유리기판 상에 형성된다. 액정표시패널(100)의 상부 유리기판과 하부 유리기판 각각에는 광축이 직교하는 편광판이 부착되고 액정과 접하는 내면에 액정의 프리틸트각을 설정하기 위한 배향막이 형성된다.
타이밍 콘트롤러(101)는 수직/수평 동기신호(Vsync, Hsync), 데이터인에이블(Data Enable), 클럭신호(CLK) 등의 타이밍신호를 입력받아 데이터 구동회로(103)와 게이트 구동회로(104) 및 POL 로직회로(102)의 동작 타이밍을 제어하기 위한 제어신호들을 발생한다. 이러한 제어신호들은 게이트 스타트 펄스(Gate Start Pulse : GSP), 게이트 쉬프트 클럭신호(Gate Shift Clock : GSC), 게이트 출력 인에이블신호(Gate Output Enable : GOE), 소스 스타트 펄스(Source Start Pulse : SSP), 소스 샘플링 클럭(Source Sampling Clock : SSC), 소스 출력 인에이 블신호(Source Output Enable : SOE), 기준 극성제어신호(Polarity : POL)를 포함한다. 게이트 스타트 펄스(GSP)는 한 화면이 표시되는 1 수직기간 중에서 스캔이 시작되는 시작 수평라인을 지시한다. 게이트 쉬프트 클럭신호(GSC)은 게이트 구동회로 내의 쉬프트 레지스터에 입력되어 게이트 스타트 펄스(GSP)를 순차적으로 쉬프트시키기 위한 타이밍 제어신호로써 TFT의 온(ON) 기간에 대응하는 펄스폭으로 발생된다. 게이트 출력 인에이블신호(GOE)는 게이트 구동회로(104)의 출력을 지시한다. 소스 스타트 펄스(SSP)는 데이터가 표시될 1 수평라인에서 시작 화소를 지시한다. 소스 샘플링 클럭(SSC)은 라이징(Rising) 또는 폴링(Falling) 에지에 기준하여 데이터 구동회로(103) 내에서 데이터의 래치동작을 지시한다. 소스 출력 인에이블신호(Source Output Enable : SOE)는 데이터 구동회로(103)의 출력을 지시한다. 기준 극성제어신호(Polarity : POL)는 액정표시패널(100)의 액정셀들(Clc)에 공급될 데이터전압의 극성을 지시한다. 기준 극성제어신호(POL)는 1 수평기간 주기로 논리가 반전되는 1 도트 인버젼의 극성제어신호나 2 수평기간 주기로 논리가 반전되는 2 도트 인버젼의 극성제어신호 중 어느 한 형태로 발생된다.
또한, 타이밍 콘트롤러(101)는 디지털 비디오 데이터의 전송 주파수를 낮추기 위하여, 입력 디지털 비디오 데이터(RGB)를 기수 화소 데이터(RGBodd)와 우수 화소 데이터(RGBeven)로 분리하고 그 데이터들(RGBodd, RGBeven)을 6 개의 데이터버스를 통해 데이터 구동회로(103)에 공급한다.
POL 로직회로(102)는 게이트 스타트 펄스(GSP), 소스 출력 인에이블신호(SOE), 및 기준 극성제어신호(POL)를 입력받아 잔상과 플리커를 예방하기 위한 극성제어신호들(POLa 내지 POLd(POL2a, POL2b))을 순차적으로 출력하거나, 선택적으로 매 프레임마다 동일한 기준 극성제어신호(POL)를 출력한다.
데이터 구동회로(103)는 타이밍 콘트롤러(101)의 제어 하에 디지털 비디오 데이터(RGBodd, RGBeven)를 래치하고 그 디지털 비디오 데이터를 POL 로직회로(102)로부터의 극성제어신호(POL/POLa~POLd(POL2a, POL2b))에 응답하여 아날로그 정극성/부극성 감마보상전압으로 변환하여 정극성/부극성 아날로그 데이터전압을 발생하고 그 데이터전압을 데이터라인들(D1 내지 Dm)에 공급한다. 데이터 구동회로(103)는 극성제어신호(POL/POLa~POLd(POL2a, POL2b))에 응답하여 수직방향에서 데이터전압의 극성을 제어한다. 또한, 데이터 구동회로(103)는 H1D/H2D 스위칭 옵션핀(103a)을 포함한 데이터 구동 집적회로를 이용하는 경우에 그 H1D/H2D 스위칭 옵션핀(103a)을 전원전압원(Vcc)에 접속시켜 데이터전압의 수평방향 극성을 1 프레임기간 단위로 수평 2 도트 인버젼 방식과 수평 2 도트 인버젼방식으로 전환시킬 수 있다. 즉, H1D/H2D 스위칭 옵션핀(103a)을 전원전압원(Vcc)에 접속시키면 기수 프레임기간(또는 우수 프레임기간) 동안 수평으로 이웃하는 두 개의 액정셀 단위로 데이터전압의 극성이 반전(H2D)되고, 우수 프레임기간(또는 기수 프레임기간) 동안 수평방향에서 1 개의 액정셀 단위로 극성이 반전(H1D)된다.
게이트 구동회로(104)는 쉬프트 레지스터, 쉬프트 레지스터의 출력신호를 액정셀의 TFT 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터 및 레벨 쉬프터와 게이트라인(G1 내지 Gn) 사이에 접속되는 출력 버퍼를 각각 포함하는 다수의 게이트 드라이브 집적회로들로 구성되어 대략 1 수평기간의 펄스폭을 가지는 스캔펄 스들을 순차적으로 출력한다.
POL 로직회로(102)는 타이밍 콘트롤러(101) 내에 내장될 수 있다.
본 발명의 제1 실시예에 따른 액정표시장치는 타이밍 콘트롤러(101)에 디지털 비디오 데이터(RGB)와 타이밍신호들(Vsync, Hsync, DE, CLK)을 공급하는 시스템(105)을 더 구비한다.
시스템(105)은 방송신호, 외부기기 인터페이스회로, 그래픽처리회로, 라인 메모리(106) 등을 포함하여 방송신호나 외부기기로부터 입력되는 영상소스로부터 비디오 데이터를 추출하고 그 비디오 데이터를 디지털로 변환하여 타이밍 콘트롤러(101)에 공급한다. 시스템(106)에서 수신되는 인터레이스 방송신호는 라인메모리에 저장된 후 출력된다. 인터레이스 방송신호의 비디오 데이터는 기수 프레임기간에 기수라인에만 존재하고 우수 프레임기간에 우수라인에만 존재한다. 따라서, 시스템(105)은 인터레이스 방송신호를 수신하면 라인 메모리(106)에 저장된 유효 데이터들의 평균값 또는 블랙 데이터값으로 기수 프레임기간의 우수라인 데이터, 그리고 우수 프레임의 기수라인 데이터를 발생한다. 이러한 시스템(105)은 디지털 비디오 데이터와 함께 타이밍신호들(Vsync, Hsync, DE, CLK)과 전원을 타이밍 콘트롤러(101)에 공급한다.
도 14 및 도 15는 POL 로직회로(102)를 상세히 나타내는 회로도들이다.
도 14 및 도 15를 참조하면, POL 로직회로(102)는 프레임 카운터(111), 라인 카운터(112), POL 발생회로(113), 및 멀티플렉서(114)를 구비한다.
프레임 카운터(111)는 1 프레임기간 동안 1회 발생되고 1 프레임기간의 시작 과 동시에 발생되는 게이트 스타트 펄스(GSP)에 응답하여 액정표시패널(100)에 표시될 화상의 프레임 수를 지시하는 프레임 카운트 정보(Fcnt)를 출력한다. 프레임 카운트 정보(Fcnt)는 도 7a 내지 도 10b와 같이 4 프레임기간 주기로 데이터전압의 극성패턴이 반복된다고 가정할 때 4 개의 프레임기간 각각을 식별할 수 있도록 2 비트 정보로 발생된다.
라인 카운터(112)는 매 수평라인에 데이터전압을 공급하는 시점을 지시하는 소스 출력 인에이블 신호(SOE)에 응답하여 액정표시패널(100)에 표시될 수평라인을 지시하는 라인 카운트 정보(Lcnt)를 출력한다. 라인 카운트 정보(Fcnt)는 도 7a 내지 도 10b와 같은 데이터전압의 극성패턴에서 알 수 있는 바와 같이 액정표시패널(100)에 표시되는 데이터전압의 극성이 1 또는 2 수평라인 주기로 반전되므로 2 비트 정보로 발생된다.
프레임 카운터(111)와 라인 카운터(112)에 공급되는 타이밍 신호로써 타이밍 콘트롤러(101)의 내부 발진기로부터 발생되는 클럭을 이용할 수 있으나, 이 클럭은 주파수가 높기 때문에 타이밍 콘트롤러(101)와 POL 로직회로(102) 사이에서 EMI(electromagnetic interference)를 증가시킬 수 있다. 본 발명은 타이밍 콘트롤러(101)의 내부 발진기에서 발생되는 클럭에 비하여 주파수가 작은 게이트 스타트 펄스(GSP)와 소스 출력 인에이블신호(SOE)를 프레임 카운터(111)와 라인 카운터(112)의 동작 타이밍 신호로 이용하여 타이밍 콘트롤러(101)와 POL 로직회로(102) 사이에서 EMI의 증가를 최소화할 수 있다.
POL 발생회로(113)는 도 15와 같이 제1 POL 발생회로(121), 제2 POL 발생회 로(122), 제1 및 제2 인버터(123, 124), 멀티플렉서(125)를 포함하여, 제1 내지 제4 극성제어신호들(POLa 내지 POLd)를 순차적으로 발생한다.
제1 POL 발생회로(121)는 도 7a 내지 도 10b에 도시된 제1 극성제어신호(POLa, POLa, POLa)를 발생한다. 제1 POL 발생회로(121)의 제1 실시예는 라인 카운터 정보(Lcnt)에 기초하여 2 수평기간 단위로 논리(H, L)가 반전되는 제1 극성제어신호(POLa)를 발생한다. 이 제1 실시예에서 발생되는 제1 극성제어신호(POLa)는 도 7a 및 도 7b, 도 9a 및 도 9b에 도시된 극성제어신호(POLa)를 포함한다. 제1 POL 발생회로(121)의 제2 실시예는 라인 카운터 정보(Lcnt)에 기초하여 1 수평기간 단위로 논리(H, L)가 반전되는 제1 극성제어신호(POLa)를 발생한다. 이 제2 실시예에서 발생되는 제1 극성제어신호(POLa)는 도 8a 및 도 8b, 도 10a 및 도 10b에 도시된 극성제어신호(POLa, POL2a)를 포함한다. 제1 인버터(123)는 제1 극성제어신호(POLa)를 반전시켜 제1 극성제어신호(POLa)의 역위상으로 발생되는 제3 극성제어신호(POLc)를 발생한다. 따라서, 제3 극성제어신호(POLc)는 제1 POL 발생회로(121)로부터 출력되는 제1 극성제어신호(POLa)의 논리반전 주기에 따라 논리반전 주기가 결정되어 도 7a 내지 도 9b에 도시된 제3 극성제어신호(POLc, POLc, POLc), 또는 도 10a 및 도 10b에 도시된 제2b 극성제어신호(POL2b)를 포함한다.
제2 POL 발생회로(122)는 도 7a 내지 도 9b에 도시된 제2 극성제어신호(POLb, POLb, POLb)를 발생한다. 제2 POL 발생회로(122)의 제1 실시예는 라인 카운터 정보(Lcnt)에 기초하여 1 수평기간 단위로 논리(H, L)가 반전되는 제2 극성제어신호(POLb)를 발생한다. 이 제1 실시예에서 발생되는 제2 극성제어신호(POLb) 는 도 7a 및 도 7b에 도시된 제2 극성제어신호(POLb)를 포함한다. 제2 POL 발생회로(122)의 제2 실시예는 라인 카운터 정보(Lcnt)에 기초하여 2 수평기간 단위로 논리(H, L)가 반전되는 제2 극성제어신호(POLb)를 발생한다. 이 제2 실시예에서 발생되는 제2 극성제어신호(POLb)는 도 8a 및 도 8b, 도 9a 및 도 9b에 도시된 제2 극성제어신호(POLb, POLb)를 포함한다. 제2 인버터(124)는 제2 극성제어신호(POLb)를 반전시켜 제2 극성제어신호(POLb)의 역위상으로 발생되는 제4 극성제어신호(POLd)를 발생한다. 따라서, 제4 극성제어신호(POLd)는 제2 POL 발생회로(122)로부터 출력되는 제2 극성제어신호(POLb)의 논리반전 주기에 따라 논리반전 주기가 결정되어 도 7a 내지 도 9b에 도시된 제4 극성제어신호(POLc, POLc, POLc) 중 어느 하나를 포함한다. 도 10a 및 도 10b와 같은 극성패턴을 제어하기 위한 극성제어신호의 경우에 제2 POL 발생회로(122)와 그 출력단에 접속된 인버터(124)는 필요없다.
멀티플렉서(125)는 2 비트의 프레임 카운트 정보(Fcnt)에 응답하여 제4i+1 프레임기간 동안 제1 극성제어신호(POLa)를 출력한 후, 제4i+2 프레임기간 동안 제2 극성제어신호(POLb)를 출력한 다음, 제4i+3 프레임기간 동안 제3 극성제어신호(POLc)를 출력한다. 그리고 멀티플렉서(145)는 제4i+4 프레임기간 동안 제4 극성제어신호(POLd)를 출력한다.
이렇게 POL 발생회로(113)로부터 출력되는 제1 내지 제4 극성제어신호들(POLa 내지 POLd)와, 타이밍 콘트롤러(101)의 내부 회로에 의해 발생되는 기준 극성제어신호(POL) 중 어느 하나는 도 13과 같이 멀티플렉서(114)에 의해 선택된 다. 멀티플렉서(114)는 POL 선택 옵션핀에 접속된 제어단자의 논리값에 따라 데이터 구동회로(103)에 공급할 극성제어신호들(POLa 내지 POLd, POL)을 선택한다. POL 선택 옵션핀은 멀티플렉서(114)의 제어단자에 접속되어 제조업체 또는 사용자에 의해 기저전압(GND) 또는 전원전압(Vcc)에 선택적으로 접속될 수 있다. 예컨대, POL 선택 옵션핀이 기저전압(GND)과 멀티플렉서(114)의 제어단자에 접속되면 멀티플렉서(114)는 자신의 제어단자에 "0"의 선택 제어신호(SEL)가 공급되어 기준 극성 제어신호(POL)를 출력하고, POL 선택 옵션핀이 전원전압(Vcc)과 멀티플렉서(114)의 제어단자에 접속되면 멀티플렉서(114)는 자신의 제어단자에 '1'의 선택 제어신호(SEL)가 공급되어 POL 발생회로(113)로부터의 극성제어신호들(POLa 내지 POLd)을 출력한다. 멀티플렉서(114)의 선택 제어신호(SEL)는 유저 인터페이스를 통해 입력되는 유저 선택신호, 또는 데이터의 분석결과에 따라 시스템(105)이나 타이밍 콘트롤러(101)로부터 자동 발생되는 선택 제어신호로 대체될 수 있다.
도 16 내지 도 20은 본 발명의 제2 실시예에 따른 액정표시장치를 나타낸다.
도 16을 참조하면, 본 발명의 제2 실시예에 따른 액정표시장치는 액정표시패널(100), 타이밍 콘트롤러(101), POL 로직회로(132), 데이터 구동회로(133), 및 게이트 구동회로(104)를 구비한다. 이 제2 실시예에서, 액정표시패널(100), 타이밍 콘트롤러(101), 게이트 구동회로(104)는 전술한 제1 실시예와 실질적으로 동일하므로 동일한 도면부호를 붙이고 그에 대한 상세한 설명을 생략하기로 한다.
POL 로직회로(132)는 게이트 스타트 펄스(GSP), 소스 출력 인에이블신호(SOE), 및 기준 극성제어신호(POL)를 입력받아 잔상과 플리커를 예방하기 위한 극성제어신호들(POLa 내지 POLd(또는 POL2a 및 POL2b))을 순차적으로 출력하거나 또는 선택적으로 매 프레임마다 동일한 기준 극성제어신호(POL)를 출력한다. 또한, POL 로직회로(132)는 수평방향에서 데이터전압들의 극성이 반전되는 주기를 제어하기 위한 수평출력 반전신호(HINV)를 출력한다.
데이터 구동회로(133)는 타이밍 콘트롤러(101)의 제어 하에 디지털 비디오 데이터(RGBodd, RGBevne)를 래치하고 그 디지털 비디오 데이터를 POL 로직회로(132)로부터의 극성제어신호(POL/POLa~POLd)에 응답하여 아날로그 정극성/부극성 감마보상전압으로 변환하여 정극성/부극성 아날로그 데이터전압을 발생하고 그 데이터전압을 데이터라인들(D1 내지 Dm)에 공급한다. 데이터 구동회로(103)는 POL 로직회로(132)로부터의 극성제어신호(POL/POLa~POLd(POL2a 및 POL2b))에 응답하여 1 수평기간 또는 2 수평기간 단위로 데이터전압의 극성을 반전시킨다. 또한, 데이터 구동회로(103)는 POL 로직회로(132)로부터의 수평출력 반전신호(HINV)에 응답하여 이웃하는 데이터라인들에 공급될 데이터전압들의 극성을 반전시키거나, 두 개의 데이터라인 단위로 데이터전압들의 극성을 반전시킨다.
도 17 및 도 18은 POL 로직회로(132)를 상세히 나타내는 회로도들이다.
도 17 및 도 18을 참조하면, POL 로직회로(132)는 프레임 카운터(141), 라인 카운터(142), POL 발생회로(143), 및 멀티플렉서(144)를 구비한다.
프레임 카운터(141)는 1 프레임기간 동안 1회 발생되고 1 프레임기간의 시작과 동시에 발생되는 게이트 스타트 펄스(GSP)에 응답하여 액정표시패널(100)에 표시될 화상의 프레임 수를 지시하는 프레임 카운트 정보(Fcnt)를 출력한다. 프레임 카운트 정보(Fcnt)는 도 7a 내지 도 9b와 같이 4 프레임기간 주기로 데이터전압의 극성패턴이 반복된다고 가정할 때 4 개의 프레임기간 각각을 식별할 수 있도록 2 비트 정보로 발생된다.
라인 카운터(142)는 매 수평라인에 데이터전압을 공급하는 시점을 지시하는 소스 출력 인에이블 신호(SOE)에 응답하여 액정표시패널(100)에 표시될 수평라인을 지시하는 라인 카운트 정보(Lcnt)를 출력한다. 라인 카운트 정보(Fcnt)는 도 7a 내지 도 10b와 같은 데이터전압의 극성패턴에서 알 수 있는 바와 같이 액정표시패널(100)에 표시되는 데이터전압의 극성이 1 또는 2 수평라인 주기로 반전되므로 2 비트 정보로 발생된다.
POL 발생회로(143)는 프레임 카운트 정보(Fcnt)를 이용하여 1 프레임기간 단위로 논리가 반전되는 1 비트의 수평출력 반전신호(HINV)를 발생하고 도 18과 같이 제1 POL 발생회로(151), 제2 POL 발생회로(152), 제1 및 제2 인버터(153, 154), 멀티플렉서(155)를 포함하여, 극성제어신호들(POLa 내지 POLd(또는 POL2a 및 POL2b))을 순차적으로 발생한다. 수평출력 반전신호(HINV)는 1 프레임기간 단위로 논리가 반전되어 도 7a 내지 도 10b와 같이 수평으로 이웃하는 액정셀들에 충전되는 데이터전압들의 극성을 기수 프레임기간에서 수평 1 도트 인버젼 방식(또는 수평 2 도트 인버젼 방식)으로 제어하고 우수 프레임기간에서 수평 2 도트 인버젼 방식(또는 수평 1 도트 인버젼 방식)으로 제어한다. 수평 1 도트 인버젼 방식(H1dot)은 1 수평기간 내에서 수평으로 이웃하는 액정셀들에 서로 다른 극성의 전압을 공급한다. 수평 2 도트 인버젼 방식(H2dot)은 1 수평기간 내에서 이웃하는 2 개의 액정셀들 주기로 데이터전압들의 극성을 반전시킨다.
제1 POL 발생회로(151)는 도 7a 내지 도 9b에 도시된 제1 극성제어신호(POLa, POLa, POLa) 또는 도 10a 및 도 10b에 도시된 제2a 극성제어신호(POL2a)를 발생한다. 제1 POL 발생회로(151)의 제1 실시예는 라인 카운터 정보(Lcnt)에 기초하여 2 수평기간 단위로 논리(H, L)가 반전되는 제1 극성제어신호(POLa)를 발생한다. 이 제1 실시예에서 발생되는 제1 극성제어신호(POLa)는 도 7a 및 도 7b, 도 9a 및 도 9b에 도시된 제1 극성제어신호(POLa, POLa)를 포함한다. 제1 POL 발생회로(151)의 제2 실시예는 라인 카운터 정보(Lcnt)에 기초하여 1 수평기간 단위로 논리(H, L)가 반전되는 제1 극성제어신호(POLa)를 발생한다. 이 제2 실시예에서 발생되는 제1 극성제어신호(POLa)는 도 8a 및 도 8b, 도 10a 및 도 10b에 도시된 극성제어신호(POLa, POL2a)를 포함한다. 제1 인버터(153)는 제1 극성제어신호(POLa) 또는 제2a 극성제어신호(POL2a)를 반전시켜 그 극성제어신호(POLa, POL2a)의 역위상으로 발생되는 제3 극성제어신호(POLc) 또는 제2b 극성제어신호(POL2b)를 발생한다. 따라서, 제3 극성제어신호(POLc)는 제1 POL 발생회로(151)로부터 출력되는 제1 극성제어신호(POLa)의 논리반전 주기에 따라 논리반전 주기가 결정되어 도 7a 내지 도 10b에 도시된 제3 극성제어신호(POLc) 또는 제2b 극성제어신호(POL2b)를 포함한다.
제2 POL 발생회로(152)는 도 7a 내지 도 9b에 도시된 제2 극성제어신호(POLb)를 발생한다. 제2 POL 발생회로(152)의 제1 실시예는 라인 카운터 정보(Lcnt)에 기초하여 1 수평기간 단위로 논리(H, L)가 반전되는 제2 극성제어신 호(POLb)를 발생한다. 이 제1 실시예에서 발생되는 제2 극성제어신호(POLb)는 도 7a 및 도 7b에 도시된 제2 극성제어신호(POLb)를 포함한다. 제2 POL 발생회로(152)의 제2 실시예는 라인 카운터 정보(Lcnt)에 기초하여 2 수평기간 단위로 논리(H, L)가 반전되는 제2 극성제어신호(POLb)를 발생한다. 이 제2 실시예에서 발생되는 제2 극성제어신호(POLb)는 도 8a 및 도 8b, 도 9a 및 도 9b에 도시된 제2 극성제어신호(POLb, POLb)를 포함한다. 제2 인버터(154)는 제2 극성제어신호(POLb)를 반전시켜 제2 극성제어신호(POLb)의 역위상으로 발생되는 제4 극성제어신호(POLd)를 발생한다. 따라서, 제4 극성제어신호(POLd)는 제2 POL 발생회로(152)로부터 출력되는 제2 극성제어신호(POLb)의 논리반전 주기에 따라 논리반전 주기가 결정되어 도 7a 내지 도 9b에 도시된 제4 극성제어신호(POLc, POLc, POLc) 중 어느 하나를 포함한다. 도 10a 및 도 10b와 같은 극성패턴을 제어하기 위한 극성제어신호의 경우에 제2 POL 발생회로(152)와 그 출력단에 접속된 인버터(154)는 필요없다.
멀티플렉서(155)는 2 비트의 프레임 카운트 정보(Fcnt)에 응답하여 제4i+1 프레임기간 동안 제1 극성제어신호(POLa)를 출력한 후, 제4i+2 프레임기간 동안 제2 극성제어신호(POLb)를 출력한 다음, 제4i+3 프레임기간 동안 제3 극성제어신호(POLc)를 출력한다. 그리고 멀티플렉서(155)는 제4i+4 프레임기간 동안 제4 극성제어신호(POLd)를 출력한다.
이렇게 POL 발생회로(143)로부터 출력되는 극성제어신호들(POLa 내지 POLd(또는 POL2a 및 POL2b))과, 타이밍 콘트롤러(101)의 내부 회로에 의해 발생되 는 기준 극성제어신호(POL) 중 어느 하나는 도 16과 같이 멀티플렉서(144)에 의해 선택된다. 멀티플렉서(144)는 POL 선택 옵션핀에 접속된 제어단자의 논리값에 따라 데이터 구동회로(103)에 공급할 극성제어신호들(POLa 내지 POLd, POL)을 선택한다. POL 선택 옵션핀은 멀티플렉서(144)의 제어단자에 접속되어 제조업체 또는 사용자에 의해 기저전압(GND) 또는 전원전압(Vcc)에 선택적으로 접속될 수 있다. 예컨대, POL 선택 옵션핀이 기저전압(GND)과 멀티플렉서(144)의 제어단자에 접속되면 멀티플렉서(144)는 자신의 제어단자에 "0"의 선택 제어신호(SEL)가 공급되어 기준 극성 제어신호(POL)를 출력하고, POL 선택 옵션핀이 전원전압(Vcc)과 멀티플렉서(144)의 제어단자에 접속되면 멀티플렉서(144)는 자신의 제어단자에 '1'의 선택 제어신호(SEL)가 공급되어 POL 발생회로(143)로부터의 극성제어신호들(POLa 내지 POLd)을 출력한다. 멀티플렉서(144)의 선택 제어신호(SEL)는 유저 인터페이스를 통해 입력되는 유저 선택신호, 또는 데이터의 분석결과에 따라 시스템(105)이나 타이밍 콘트롤러(101)로부터 자동 발생되는 선택 제어신호로 대체될 수 있다.
도 19는 데이터 구동회로(133)를 나타낸다.
도 19를 참조하면, 데이터 구동회로(133)는 각각 k(k는 m보다 작은 정수) 개의 데이터라인들(D1 내지 Dk)을 구동하는 다수의 집적회로(Integrated Circuit, IC)를 포함하며, 집적회로 각각은 쉬프트 레지스터(161), 데이터 레지스터(162), 제1 래치(163), 제2 래치(164), 디지털/아날로그 변환기(이하, "DAC"라 한다)(165), 차지쉐어회로(Charge Share Circuit)(166) 및 출력회로(167)를 포함한다.
쉬프트레지스터(161)는 타이밍 콘트롤러(101)로부터의 소스 스타트 펄 스(SSP)를 소스 샘플링 클럭(SSC)에 따라 쉬프트시켜 샘플링신호를 발생하게 된다. 또한, 쉬프트 레지스터(161)는 소스 스타트 펄스(SSP)를 쉬프트시켜 다음 단 집적회로의 쉬프트 레지스터(161)에 캐리신호(CAR)를 전달하게 된다. 데이터 레지스터(162)는 타이밍 콘트롤러(101)에 의해 분리된 기수 디지털 비디오 데이터(RGBodd)와 우수 디지털 비디오 데이터(RGBeven)를 일시 저장하고 저장된 데이터들(RGBodd,RGBeven)을 제1 래치(163)에 공급한다. 제1 래치(163)는 쉬프트 레지스터(161)로부터 순차적으로 입력되는 샘플링신호에 응답하여 데이터 레지스터(162)로부터의 디지털 비디오 데이터들(RGBeven, RGBodd)을 샘플링하고, 그 데이터들(RGBeven, RGBodd)을 1 수평라인 분씩 래치한 다음, 1 수평라인 분의 데이터를 동시에 출력한다. 제2 래치(164)는 제1 래치(163)로부터 입력되는 1 수평라인분의 데이터를 래치한 다음, 소스 출력 인에이블신호(SOE)의 로우논리기간 동안 다른 집적회로들의 제2 래치(164)와 동시에 래치된 디지털 비디오 데이터들을 출력한다.
DAC(165)는 도 20 또는 도 21과 같은 회로로 구성된다. 이 DAC(165)는 극성제어신호(POL/POLa~POLd(POL2a, POL2b)과 수평출력 반전신호(HINV)에 응답하여 제2 래치(164)로부터의 디지털 비디오 데이터를 정극성 감마보상전압(GH) 또는 부극성 감마보상전압(GL)으로 변환하여 아날로그 정극성/부극성 데이터전압으로 변환한다.
차지쉐어회로(166)는 소스 출력 인에이블신호(SOE)의 하이논리기간 동안 이웃한 데이터 출력채널들을 단락(short)시켜 이웃한 데이터전압들의 평균값을 차지쉐어전압으로 출력하거나, 소스 출력 인에이블신호(SOE)의 하이논리기간 동안 데이터 출력채널들에 공통전압(Vcom)을 공급하여 정극성 데이터전압과 부극성 데이터전 압의 급격한 변화를 줄인다.
출력회로(167)는 버퍼를 포함하여 데이터라인(D1 내지 Dk)으로 공급되는 아날로그 데이터전압의 신호감쇠를 최소화한다.
도 20은 DAC(165)의 제1 실시예를 나타낸다. 도 20의 DAC(165)는 도 7a 및 도 7b, 도 8a 및 도 8b, 도 9a 및 도 9b에 도시된 극성패턴으로 데이터전압을 출력한다.
도 20을 참조하면, 본 발명의 제1 실시예에 따른 DAC(165)는 정극성 감마보상전압(GH)이 공급되는 P-디코더(PDEC)(171), 부극성 감마보상전압(GL)이 공급되는 N-디코더(NDEC)(172), 극성제어신호들(POL/POLa~POLd)에 응답하여 P-디코더(171)의 출력과 N-디코더(172)의 출력을 선택하는 멀티플렉서(173a 내지 173d), 수평출력 반전신호(HINV)에 응답하여 멀티플렉서(123)의 제어단자에 공급되는 선택 제어신호의 논리를 반전시키는 수평출력 반전회로(180)를 포함한다.
P-디코더(171)는 제2 래치(164)로부터 입력되는 디지털 비디오 데이터를 디코드하여 그 데이터의 계조값에 해당하는 정극성 감마보상전압을 출력하고, N-디코더(172)는 제2 래치(164)로부터 입력되는 디지털 비디오 데이터를 디코드하여 그 데이터의 계조값에 해당하는 부극성 감마보상전압을 출력한다.
멀티플렉서(173)는 극성제어신호(POL/POLa~POLd)에 의해 제어되는 제4i+3 및 제4i+4 멀티플렉서(173c, 173d)와, 수평출력 반전회로(180)의 출력에 의해 제어되는 제4i+1 및 제4i+2 멀티플렉서(173a, 173b)를 구비한다.
제4i+3 멀티플렉서(173c)는 자신의 비반전 제어단자에 입력되는 극성제어신 호(POL/POLa~POLd)에 응답하여 1 수평기간 또는 2 수평기간 단위로 정극성의 감마보상전압과 부극성의 감마보상전압을 교대로 선택하고 선택된 정극성/부극성 감마보상전압을 아날로그 데이터전압으로 출력한다. 제4i+4 멀티플렉서(173d)는 자신의 반전 제어단자에 입력되는 극성제어신호(POL/POLa~POLd)에 응답하여 1 수평기간 또는 2 수평기간 단위로 정극성의 감마보상전압과 부극성의 감마보상전압을 교대로 선택하고 선택된 정극성/부극성 감마보상전압을 아날로그 데이터전압으로 출력한다.
제4i+1 멀티플렉서(173a)는 자신의 비반전 제어단자에 입력되는 수평출력 반전회로(180)의 출력에 응답하여 1 수평기간 또는 2 수평기간 단위로 정극성의 감마보상전압과 부극성의 감마보상전압을 교대로 선택하고 선택된 정극성/부극성 감마보상전압을 아날로그 데이터전압으로 출력한다. 제4i+2 멀티플렉서(173b)는 자신의 반전 제어단자에 입력되는 수평출력 반전회로(180)의 출력에 응답하여 1 수평기간 또는 2 수평기간 단위로 정극성의 감마보상전압과 부극성의 감마보상전압을 교대로 선택하고 선택된 정극성/부극성 감마보상전압을 아날로그 데이터전압으로 출력한다. 수평출력 반전회로(180)는 수평출력 반전신호(HINV)에 응답하여 데이터라인들에 공급될 데이전압들의 극성을 수평 1 도트 인버젼 방식(H1dot) 또는, 수평 2 도트 인버젼 방식(H2dot)으로 데이터전압들이 출력되도록 제4i+1 및 제4i+2 멀티플렉서(173a, 173b)를 제어한다.
수평출력 반전회로(180)는 스위치소자들(S1, S2), 및 인버터(174)를 구비한다. 이 수평출력 반전회로(180)는 수평출력 반전신호(HINV)에 응답하여 제4i+1 멀 티플렉서(173a)와 제4i+2 멀티플렉서(173b)의 제어단자에 공급되는 선택 제어신호의 논리값을 제어한다. 제1 스위치소자(S1)의 입력단자는 극성제어신호 공급단자(181)에 접속되고 제1 스위치소자(S1)의 출력단자는 제4i+1 및 제4i+2 멀티플렉서(173a, 173b)의 반전/비반전 제어단자에 접속된다. 제1 스위치소자(S1)의 반전 제어단자는 수평출력 반전신호 공급단자(182)에 접속된다. 제2 스위치소자(S2)의 입력단자는 극성제어신호 공급단자(181)에 접속되고 제2 스위치소자(S2)의 출력단자는 인버터(174)에 접속된다. 제2 스위치소자(S2)의 비반전 제어단자는 수평출력 반전신호 공급단자(182)에 접속된다. 인버터(174)는 제2 스위치소자(S2)의 출력단자와, 제4i+1 또는 제4i+2 멀티플렉서(173a, 173b)의 반전/비반전 제어단자에 접속된다.
수평출력 반전신호(HINV)가 하이논리이면, 제2 스위치소자(S2)는 턴-온되고 제1 스위치소자(S1)는 턴-오프된다. 그러면 제4i+1 멀티플렉서(173a)의 비반전 제어단자에는 반전된 극성제어신호들(POL/POLa~POLd)이 입력되고, 제4i+2 멀티플렉서(173b)의 반전 제어단자에는 반전된 극성제어신호들(POL/POLa~POLd)이 입력된다. 수평출력 반전신호(HINV)가 로우논리이면, 제1 스위치소자(S1)는 턴-온되고 제2 스위치소자(S2)는 턴-오프된다. 그러면 제4i+1 멀티플렉서(173a)의 비반전 제어단자에는 극성제어신호들(POL/POLa~POLd)이 그대로 입력되고, 제4i+2 멀티플렉서(173b)의 반전 제어단자에는 극성제어신호들(POL/POLa~POLd)이 그대로 입력된다. 따라서, 도 22와 같이 수평출력 반전신호(HINV)와 극성제어신호들(POLa~POLd)이 발생된다면, 제4i+1 내지 제4i+4 데이터라인들에 공급되는 데이터의 수평 극성패턴은 도 7a 및 도 7b와 같이 제4i+1 프레임기간 동안 "- + + -"으로, 제4i+2 프레임기간 동안 "- + + -"으로, 제4i+3 프레임기간 동안 "+ - - +"으로, 제4i+4 프레임기간 동안 "+ - + -"으로 된다. 도 23과 같이 수평출력 반전신호(HINV)와 극성제어신호들(POLa~POLd)이 발생된다면, 제4i+1 내지 제4i+4 데이터라인들에 공급되는 데이터의 수평 극성패턴은 도 8a 및 도 8b와 같이 제4i+1 프레임기간 동안 "+ - - +"로, 제4i+2 프레임기간 동안 "- + + -"으로, 제4i+3 프레임기간 동안 "+ - - +"으로, 제4i+4 프레임기간 동안 "+ - + -"으로 된다. 도 23과 같이 수평출력 반전신호(HINV)와 극성제어신호들(POLa~POLd)이 발생된다면, 제4i+1 내지 제4i+4 데이터라인들에 공급되는 데이터의 수평 극성패턴은 도 8a 및 도 8b와 같이 제4i+1 프레임기간 동안 "+ - + - "로, 제4i+2 프레임기간 동안 "- + + -"으로, 제4i+3 프레임기간 동안 "- + - +"로, 제4i+4 프레임기간 동안 "+ - - +"으로 된다. 도 24와 같이 수평출력 반전신호(HINV)와 극성제어신호들(POLa~POLd)이 발생된다면, 제4i+1 내지 제4i+4 데이터라인들에 공급되는 데이터의 수평 극성패턴은 도 9a 및 도 9b와 같이 제4i+1 프레임기간 동안 "+ - + -"로, 제4i+2 프레임기간 동안 "- + + -"로, 제4i+3 프레임기간 동안 "- + - +"로, 제4i+4 프레임기간 동안 "+ - - +"로 된다.
도 21은 DAC(165)의 제2 실시예를 나타낸다. 도 21의 DAC(165)는 도 10a 및 도 10b에 도시된 극성패턴으로 데이터전압을 출력한다.
도 21을 참조하면, 본 발명의 제2 실시예에 따른 DAC(165)는 정극성 감마보상전압(GH)이 공급되는 P-디코더(PDEC)(171), 부극성 감마보상전압(GL)이 공급되는 N-디코더(NDEC)(172), 극성제어신호들(POL/POLa~POLd)에 응답하여 P-디코더(171)의 출력과 N-디코더(172)의 출력을 선택하는 멀티플렉서(173a 내지 173d), 수평출력 반전신호(HINV)에 응답하여 멀티플렉서(123)의 제어단자에 공급되는 선택 제어신호의 논리를 반전시키는 수평출력 반전회로(190)를 포함한다.
P-디코더(171)는 제2 래치(164)로부터 입력되는 디지털 비디오 데이터를 디코드하여 그 데이터의 계조값에 해당하는 정극성 감마보상전압을 출력하고, N-디코더(172)는 제2 래치(164)로부터 입력되는 디지털 비디오 데이터를 디코드하여 그 데이터의 계조값에 해당하는 부극성 감마보상전압을 출력한다.
멀티플렉서(173)는 극성제어신호(POL/POL2a,POL2b)에 의해 제어되는 제4i+1 및 제4i+2 멀티플렉서(173a, 173b)와, 수평출력 반전회로(190)의 출력에 의해 제어되는 제4i+3 및 제4i+4 멀티플렉서(173c, 173d)를 구비한다.
제4i+1 멀티플렉서(173a)는 자신의 비반전 제어단자에 입력되는 극성제어신호(POL/POL2a,POL2b)에 응답하여 1 수평기간 단위로 정극성의 감마보상전압과 부극성의 감마보상전압을 교대로 선택하고 선택된 정극성/부극성 감마보상전압을 아날로그 데이터전압으로 출력한다. 제4i+2 멀티플렉서(173b)는 자신의 반전 제어단자에 입력되는 극성제어신호(POL/POL2a,POL2b)에 응답하여 1 수평기간 단위로 정극성의 감마보상전압과 부극성의 감마보상전압을 교대로 선택하고 선택된 정극성/부극성 감마보상전압을 아날로그 데이터전압으로 출력한다.
제4i+3 멀티플렉서(173c)는 자신의 비반전 제어단자에 입력되는 수평출력 반전회로(190)의 출력에 응답하여 1 수평기간 단위로 정극성의 감마보상전압과 부극성의 감마보상전압을 교대로 선택하고 선택된 정극성/부극성 감마보상전압을 아날 로그 데이터전압으로 출력한다. 제4i+4 멀티플렉서(173d)는 자신의 반전 제어단자에 입력되는 수평출력 반전회로(190)의 출력에 응답하여 1 수평기간 단위로 정극성의 감마보상전압과 부극성의 감마보상전압을 교대로 선택하고 선택된 정극성/부극성 감마보상전압을 아날로그 데이터전압으로 출력한다. 수평출력 반전회로(190)는 수평출력 반전신호(HINV)에 응답하여 데이터라인들에 공급될 데이전압들의 극성을 수평 1 도트 인버젼 방식(H1dot) 또는, 수평 2 도트 인버젼 방식(H2dot)으로 데이터전압들이 출력되도록 제4i+3 및 제4i+4 멀티플렉서(173c, 173d)를 제어한다.
수평출력 반전회로(190)는 스위치소자들(S1, S2), 및 인버터(194)를 구비한다. 이 수평출력 반전회로(190)는 수평출력 반전신호(HINV)에 응답하여 제4i+3 멀티플렉서(173c)와 제4i+4 멀티플렉서(173d)의 제어단자에 공급되는 선택 제어신호의 논리값을 제어한다. 제1 스위치소자(S1)의 입력단자는 극성제어신호 공급단자(181)에 접속되고 제1 스위치소자(S1)의 출력단자는 제4i+3 및 제4i+4 멀티플렉서(173c, 173d)의 반전/비반전 제어단자에 접속된다. 제1 스위치소자(S1)의 반전 제어단자는 수평출력 반전신호 공급단자(182)에 접속된다. 제2 스위치소자(S2)의 입력단자는 극성제어신호 공급단자(181)에 접속되고 제2 스위치소자(S2)의 출력단자는 인버터(174)에 접속된다. 제2 스위치소자(S2)의 비반전 제어단자는 수평출력 반전신호 공급단자(182)에 접속된다. 인버터(194)는 제2 스위치소자(S2)의 출력단자와, 제4i+1 또는 제4i+2 멀티플렉서(173a, 173b)의 반전/비반전 제어단자에 접속된다.
수평출력 반전신호(HINV)가 하이논리이면, 제2 스위치소자(S2)는 턴-온되고 제1 스위치소자(S1)는 턴-오프된다. 그러면 제4i+3 멀티플렉서(173c)의 비반전 제어단자에는 반전된 극성제어신호들(POL/POL2a,POL2b)이 입력되고, 제4i+4 멀티플렉서(173d)의 반전 제어단자에는 반전된 극성제어신호들(POL/POL2a,POL2b)이 입력된다. 수평출력 반전신호(HINV)가 로우논리이면, 제1 스위치소자(S1)는 턴-온되고 제2 스위치소자(S2)는 턴-오프된다. 그러면 제4i+3 멀티플렉서(173c)의 비반전 제어단자에는 극성제어신호들(POL/POL2a,POL2b)이 그대로 입력되고, 제4i+4 멀티플렉서(173d)의 반전 제어단자에는 극성제어신호들(POL/POL2a,POL2b)이 그대로 입력된다. 따라서, 도 25와 같이 수평출력 반전신호(HINV)와 극성제어신호들(POLa~POLd)이 발생된다면, 제4i+1 내지 제4i+4 데이터라인들에 공급되는 데이터의 수평 극성패턴은 도 10a 및 도 10b와 같이 제4i+1 프레임기간 동안 "+ - + -"으로, 제4i+2 프레임기간 동안 "+ - - +"로, 제4i+3 프레임기간 동안 "- + - +"로, 제4i+4 프레임기간 동안 "- + + -"로 된다.
도 26은 본 발명의 다른 실시예에 따른 액정표시장치의 구동방법을 설명하기 위한 흐름도이다.
도 20을 참조하면, 본 발명의 실시예에 따른 액정표시장치의 구동방법은 입력 데이터를 분석하여, 그 입력 데이터가 인터레이스 데이터 또는 스크롤 데이터와 같이 직류화 잔상이 나타날 수 있는 데이터인가를 판단한다.(S1, S2)
S2 단계에서, 현재 입력되는 데이터가 직류화 잔상이 나타날 수 있는 데이터로 판단되면 본 발명은 프레임기간 단위로 제1 내지 제4 극성제어신호들(POLa 내지 POLd) 또는 제2a 및 제2b 극성제어신호들(POL2a, POL2b)을 순차적으로 발생하여 2 프레임기간 내에서 제1 액정셀군의 데이터 구동 주파수를 제2 액정셀군의 데이터 구동 주파수보다 낮게 제어한다. 또한, 본 발명은 1 프레임기간마다 논리가 반전되는 수평출력 반전신호(HINV)를 발생하여 데이터 구동회로로부터 출력되는 데이터전압의 수평 극성패턴을 1 프레임기간 단위로 다르게 제어한다.
S2 단계에서, 현재 입력되는 데이터가 직류화 잔상이 나타나지 않는 데이터로 판단되면 본 발명은 모든 프레임기간에서 기준 극성제어신호(POL)를 발생하고 수평출력 반전신호(HINV)를 로우논리로 발생하여 모든 액정셀들의 데이터 구동 주파수를 동일하게 제어한다.(S4)
도 27은 본 발명의 제3 실시예에 따른 액정표시장치를 나타낸다.
도 27을 참조하면, 본 발명의 제3 실시예에 따른 액정표시장치는 시스템(105), 액정표시패널(100), 영상 분석회로(201), 타이밍 콘트롤러(101), POL 로직회로(202), 데이터 구동회로(203), 및 게이트 구동회로(104)를 구비한다. 이 실시예에서 시스템(105), 액정표시패널(100), 타이밍 콘트롤러(101), 및 게이트 구동회로(104)는 전술한 실시예들과 실질적으로 동일하므로 동일한 도면부호를 붙이고 그에 대한 상세한 설명을 생략하기로 한다.
영상 분석회로(201)는 현재 입력되는 영상의 디지털 비디오 데이터들에 대하여 직류화 잔상이 발생 가능한 데이터인가를 판단한다. 영상 분석회로(201)는 1 프레임 영상에서 이웃하는 라인들 간의 데이터를 비교하여 그 라인들 간의 데이터가 소정의 임계치 이상으로 크면 현재 입력되는 데이터를 인터레이스 데이터로 판단한다. 또한, 영상 분석회로(201)는 프레임단위로 각 픽셀들의 데이터를 비교하 여 표시영상에서 움직이는 화상과 그 화상의 이동속도를 검출하여, 미리 설정된 속도로 움직임 화상이 이동한다면 그 그 움직임 화상이 포함된 프레임 데이터를 스크롤 데이터로 판단한다. 이러한 영상 분석의 결과로, 영상 분석회로(201)는 인터레이스 데이터나 스크롤 데이터를 지시하는 선택신호(SEL2)를 발생하고 그 선택신호(SEL2)를 이용하여 도 14 및 도 17과 같이 POL 로직회로(202)를 제어한다.
POL 로직회로(202)는 영상 분석회로(201)로부터의 선택신호(SEL2)에 응답하여 도 14 및 도 17과 같이 제4i+1 내지 제4i+4 프레임기간 동안 제1 내지 제4 극성제어신호(POLa 내지 POLd) 또는 제2a 및 제2b 극성제어신호(POL2a, POL2b)를 순차적으로 발생하고 수평출력 반전신호(HINV)의 논리를 1 프레임기간 단위로 반전시킨다. 또한, POL 로직회로(202)는 선택신호(SEL2)에 응답하여 인터레이스 데이터, 스크롤 데이터 이외의 데이터들이 입력될 때 기준 극성제어신호(POL)를 그대로 데이터 구동회로(103)에 전달하고, 수평출력 반전신호(HINV)의 논리를 로우논리로 유지한다.
데이터 구동회로(203)는 타이밍 콘트롤러(101)의 제어 하에 디지털 비디오 데이터(RGBodd, RGBeven)를 래치하고 그 디지털 비디오 데이터를 POL 로직회로(182)로부터의 극성제어신호(POL/POLa~POLd(POL2a,POL2b))에 응답하여 아날로그 정극성/부극성 감마보상전압으로 변환하여 정극성/부극성 아날로그 데이터전압을 발생하고 그 데이터전압을 데이터라인들(D1 내지 Dm)에 공급한다. 그리고 데이터 구동회로(203)는 POL 로직회로(202)로부터의 극성제어신호(POL/POLa~POLd(POL2a,POL2b)에 응답하여 1 수평기간 또는 2 수평기간 단위로 데 이터전압의 극성을 반전시킨다. 또한, 데이터 구동회로(203)는 POL 로직회로(202)로부터의 수평출력 반전신호(HINV)에 응답하여 데이터전압들의 극성을 수평 1 도트 인버젼 방식(H1dot)과 수평 2 도트 인버젼 방식(H2dot)으로 교대로 제어한다.
영상 분석회로(201)와 POL 로직회로(202)는 타이밍 콘트롤러(101) 내에 내장될 수 있다.
상술한 바와 같이, 본 발명의 실시예에 따른 액정표시장치와 그 구동방법은 2 프레임기간 내에서 액정표시패널의 제1 액정셀군에 공급되는 데이터전압의 구동 주파수를 낮게 제어하여 직류화 잔상을 예방하고 제2 액정셀군에 공급되는 데이터전압의 구동 주파수를 높게 제어하여 플리커를 예방하여 표시품질을 높일 수 있을 뿐 아니라, 제1 액정셀군과 제2 액정셀군 각각의 크기를 작게 제어하여 표시품질을 향상시킨다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (26)

  1. 데이터전압이 공급되는 다수의 데이터라인과 스캔펄스가 공급되는 다수의 게이트라인이 형성되고 다수의 액정셀들을 가지는 액정표시패널;
    극성제어신호에 응답하여 상기 데이터라인들에 상기 데이터전압을 공급하는 데이터 구동회로;
    상기 스캔펄스를 상기 게이트라인들에 공급하는 게이트 구동회로; 및
    상기 극성제어신호를 프레임기간 단위로 다르게 발생하는 콘트롤러를 구비하고,
    상기 액정표시패널은 2 프레임기간 내에서 데이터 구동 주파수가 다른 제1 및 제2 액정셀군을 포함하고, 상기 제1 액정셀군과 상기 제2 액정셀군은 수직 및 수평방향에서 교번하고 1 프레임기간 단위로 서로의 위치가 바뀌는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 제1 및 제2 액정셀군 각각은 2×2 액정셀들 이내의 크기를 가지는 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 제1 액정셀군의 데이터 구동 주파수는 상기 제2 액정셀군의 데이터 구 동주파수에 비하여 낮은 것을 특징으로 하는 액정표시장치.
  4. 제 3 항에 있어서,
    상기 콘트롤러는,
    1 프레임기간 단위로 논리가 반전되어 상기 데이터 구동회로로부터 출력되는 데이터전압들 중에서 일부 데이터전압들의 극성을 반전시키기 위한 수평출력 반전신호를 더 발생하는 것을 특징으로 하는 액정표시장치.
  5. 제 4 항에 있어서,
    상기 데이터 구동회로는,
    디지털 비디오 데이터를 정극성 감마보상전압으로 변환하는 다수의 제1 디코더;
    디지털 비디오 데이터를 부극성 감마보상전압으로 변환하는 다수의 제2 디코더;
    상기 극성제어신호에 응답하여 상기 제1 디코더 및 상기 제2 디코더의 출력을 교대로 선택하는 다수의 멀티플렉서; 및
    상기 멀티플렉서들 중에서 일부 멀티플렉서의 제어단자들에 접속되어 상기 수평출력 반전신호에 응답하여 상기 제어단자들에 공급되는 제어신호를 1 프레임기간 단위로 반전시키는 수평출력 반전회로를 구비하는 것을 특징으로 하는 액정표시장치.
  6. 제 5 항에 있어서,
    상기 극성제어신호는
    제4i+1 프레임기간에 발생되고 2 수평기간 주기로 논리가 반전되는 제1 극성제어신호;
    제4i+2 프레임기간에 발생되고 1 수평기간 주기로 논리가 반전되는 제2 극성제어신호;
    제4i+3 프레임기간에 발생되고 상기 제1 극성제어신호에 대하여 역위상으로 발생되는 제3 극성제어신호; 및
    제4i+4 프레임기간에 발생되고 상기 제2 극성제어신호에 대하여 역위상으로 발생되는 제4 극성제어신호를 포함하는 것을 특징으로 하는 액정표시장치.
  7. 제 6 항에 있어서,
    제4i+1(i는 0 이상의 정수) 프레임기간 동안, 상기 제1 액정셀군은 제4i+2 및 제4i+3 수평라인에서 제4i+1 및 제4i+2 수직라인에 배치된 액정셀들과, 제4i+1 및 제4i+4 수평라인에서 제4i+3 및 제4i+4 수직라인에 배치된 액정셀들(Clc)을 포함하고, 상기 제2 액정셀군은 수직 및 수평방향에서 제1 액정셀군을 사이에 두고 배치되며,
    제4i+2 프레임기간 동안, 상기 제1 액정셀군은 제4i+2 및 제4i+3 수평라인에서 상기 제4i+3 및 제4i+4 수직라인에 배치된 액정셀들과, 상기 제4i+1 및 제4i+4 수평라인에서 상기 제4i+1 및 제4i+2 수직라인에 배치된 액정셀들을 포함하고, 상기 제2 액정셀군은 수직 및 수평방향에서 제1 액정셀군을 사이에 두고 배치되며,
    제4i+3 프레임기간 동안, 상기 제1 액정셀군은 상기 제4i+2 및 제4i+3 수평라인에서 상기 제4i+1 및 제4i+2 수직라인에 배치된 액정셀들과, 상기 제4i+1 및 제4i+4 수평라인에서 상기 제4i+3 및 제4i+4 수직라인에 배치된 액정셀들을 포함하고, 상기 제2 액정셀군은 수직 및 수평방향에서 제1 액정셀군을 사이에 두고 배치되며,
    제4i+4 프레임기간 동안, 상기 제1 액정셀군은 상기 제4i+2 및 제4i+3 수평라인에서 상기 제4i+3 및 제4i+4 수직라인에 배치된 액정셀들과, 상기 제4i+1 및 제4i+4 수평라인에서 상기 제4i+1 및 제4i+2 수직라인에 배치된 액정셀들을 포함하고, 상기 제2 액정셀군은 수직 및 수평방향에서 제1 액정셀군을 사이에 두고 배치되는 것을 특징으로 하는 액정표시장치.
  8. 제 5 항에 있어서,
    상기 극성제어신호는
    제4i+1 프레임기간에 발생되고 1 수평기간 주기로 논리가 반전되는 제1 극성제어신호;
    제4i+2 프레임기간에 발생되고 2 수평기간 주기로 논리가 반전되는 제2 극성제어신호;
    제4i+3 프레임기간에 발생되고 상기 제1 극성제어신호에 대하여 역위상으로 발생되는 제3 극성제어신호; 및
    제4i+4 프레임기간에 발생되고 상기 제2 극성제어신호에 대하여 역위상으로 발생되는 제4 극성제어신호를 포함하는 것을 특징으로 하는 액정표시장치.
  9. 제 8 항에 있어서,
    제4i+1(i는 0 이상의 정수) 프레임기간 동안, 상기 제1 액정셀군은 제4i+2 및 제4i+3 수평라인에서 제4i+3 및 제4i+4 수직라인에 배치된 액정셀들과, 제4i+1 및 제4i+4 수평라인에서 제4i+1 및 제4i+2 수직라인에 배치된 액정셀들을 포함하고, 상기 제2 액정셀군은 수직 및 수평방향에서 제1 액정셀군을 사이에 두고 배치되며,
    제4i+2 프레임기간 동안, 상기 제1 액정셀군은 상기 제4i+2 및 제4i+3 수평라인에서 상기 제4i+1 및 제4i+2 수직라인에 배치된 액정셀들과, 상기 제4i+1 및 제4i+4 수평라인에서 상기 제4i+3 및 제4i+4 수직라인에 배치된 액정셀들을 포함하고, 상기 제2 액정셀군은 수직 및 수평방향에서 제1 액정셀군을 사이에 두고 배치되며,
    제4i+3 프레임기간 동안, 상기 제1 액정셀군은 상기 제4i+2 및 제4i+3 수평라인에서 상기 제4i+3 및 제4i+4 수직라인에 배치된 액정셀들과, 상기 제4i+1 및 제4i+4 수평라인에서 상기 제4i+1 및 제4i+2 수직라인에 배치된 액정셀들을 포함하고, 상기 제2 액정셀군은 수직 및 수평방향에서 제1 액정셀군을 사이에 두고 배치되며,
    제4i+4 프레임기간 동안, 상기 제1 액정셀군은 상기 제4i+2 및 제4i+3 수평라인에서 상기 제4i+1 및 제4i+2 수직라인에 배치된 액정셀들과, 상기 제4i+1 및 제4i+4 수평라인에서 상기 제4i+3 및 제4i+4 수직라인에 배치된 액정셀들을 포함하고, 상기 제2 액정셀군은 수직 및 수평방향에서 제1 액정셀군을 사이에 두고 배치되는 것을 특징으로 하는 액정표시장치.
  10. 제 5 항에 있어서,
    상기 극성제어신호는
    제4i+1 프레임기간에 발생되고 2 수평기간 주기로 논리가 반전되는 제1 극성제어신호;
    제4i+2 프레임기간에 발생되고 상기 2 수평기간 주기로 논리가 반전되며, 상기 제1 극성제어신호에 대하여 1 수평기간만큼 위상차를 가지는 제2 극성제어신호;
    제4i+3 프레임기간에 발생되고 상기 제1 극성제어신호에 대하여 역위상으로 발생되는 제3 극성제어신호; 및
    제4i+4 프레임기간에 발생되고 상기 제2 극성제어신호에 대하여 역위상으로 발생되는 제4 극성제어신호를 포함하는 것을 특징으로 하는 액정표시장치.
  11. 제 10 항에 있어서,
    제4i+1(i는 0 이상의 정수) 프레임기간 동안, 상기 제1 액정셀군은 제4i+1 및 제4i+3 수평라인에서 제4i+1 및 제4i+2 수직라인에 배치된 액정셀들과, 제4i+2 및 제4i+4 수평라인에서 제4i+3 및 제4i+4 수직라인에 배치된 액정셀들을 포함하고, 상기 제2 액정셀군은 수직 및 수평방향에서 제1 액정셀군을 사이에 두고 배치되며,
    제4i+2 프레임기간 동안, 상기 제1 액정셀군은 상기 제4i+1 및 제4i+3 수평라인에서 상기 제4i+3 및 제4i+4 수직라인에 배치된 액정셀들과, 상기 제4i+2 및 제4i+4 수평라인에서 상기 제4i+1 및 제4i+2 수직라인에 배치된 액정셀들을 포함하고, 상기 제2 액정셀군은 상기 수직 및 수평방향에서 상기 제1 액정셀군을 사이에 두고 배치되며,
    제4i+3 프레임기간 동안, 상기 제1 액정셀군은 상기 제4i+1 및 제4i+3 수평라인에서 상기 제4i+1 및 제4i+2 수직라인에 배치된 액정셀들과, 상기 제4i+2 및 제4i+4 수평라인에서 상기 제4i+3 및 제4i+4 수직라인에 배치된 액정셀들을 포함하고, 상기 제2 액정셀군은 상기 수직 및 수평방향에서 상기 제1 액정셀군을 사이에 두고 배치되며,
    제4i+4 프레임기간 동안, 상기 제1 액정셀군은 상기 제4i+1 및 제4i+3 수평라인에서 상기 제4i+3 및 제4i+4 수직라인에 배치된 액정셀들과, 상기 제4i+2 및 제4i+4 수평라인에서 상기 제4i+1 및 제4i+2 수직라인에 배치된 액정셀들을 포함하고, 상기 제2 액정셀군은 상기 수직 및 수평방향에서 상기 제1 액정셀군을 사이에 두고 배치되는 것을 특징으로 하는 액정표시장치.
  12. 제 5 항에 있어서,
    상기 극성제어신호는
    제4i+1 프레임기간과 제4i+2 프레임기간 동안 발생되고 2 수평기간 주기로 논리가 반전되는 제1 극성제어신호; 및
    제4i+3 프레임기간과 제4i+4 프레임기간 동안 발생되고 상기 2 수평기간 주기로 논리가 반전되며, 상기 제1 극성제어신호에 대하여 역위상으로 발생되는 제2 극성제어신호를 포함하는 것을 특징으로 하는 액정표시장치.
  13. 제 12 항에 있어서,
    제4i+1(i는 0 이상의 정수) 프레임기간 동안, 상기 제1 액정셀군은 제4i+3 및 제4i+4 수직라인에 배치된 액정셀들을 포함하고, 상기 제2 액정셀군은 제4i+1 및 제4i+2 수직라인에 배치된 액정셀들을 포함하며,
    제4i+2 프레임기간 동안, 상기 제1 액정셀군은 상기 제4i+1 및 제4i+2 수직라인에 배치된 액정셀들을 포함하고, 상기 제2 액정셀군은 상기 제4i+3 및 제4i+4 수직라인에 배치된 액정셀들을 포함하며,
    제4i+3 프레임기간 동안, 상기 제1 액정셀군은 제4i+3 및 제4i+4 수직라인에 배치된 액정셀들을 포함하고, 상기 제2 액정셀군은 상기 제4i+1 및 제4i+2 수직라인에 배치된 액정셀들을 포함하며,
    제4i+4 프레임기간 동안, 상기 제1 액정셀군은 상기 제4i+1 및 제4i+2 수직라인에 배치된 액정셀들을 포함하고, 상기 제2 액정셀군은 상기 제4i+3 및 제4i+4 수직라인에 배치된 액정셀들을 포함하는 것을 특징으로 하는 액정표시장치.
  14. 제 1 항에 있어서,
    상기 콘트롤러는,
    게이트 스타트 펄스를 계수하여 프레임 수를 지시하는 프레임 카운트 정보를 발생하는 프레임 카운터;
    소스 출력 인에이블 신호를 계수하여 상기 액정표시패널의 수평라인 수를 지시하는 라인 카운트 정보를 발생하는 라인 카운터;
    상기 프레임 카운트 정보와 상기 라인 카운트 정보에 기초하여 프레임기간 단위로 서로 다른 극성제어신호를 발생하는 극성제어신호 발생회로; 및
    상기 프레임 카운트 정보에 응답하여 상기 극성제어신호들을 선택하는 멀티플렉서를 구비하는 것을 특징으로 하는 액정표시장치.
  15. 제 14 항에 있어서,
    상기 극성제어신호 발생회로와 상기 멀티플렉서 사이에 접속되어 제4i+1 프레임기간 동안 상기 극성제어신호 발생회로로부터 발생되는 제1 극성제어신호를 반전시켜 제4i+3 프레임기간 동안 제3 극성제어신호를 발생하는 제1 인버터; 및
    상기 극성제어신호 발생회로와 상기 멀티플렉서 사이에 접속되어 제4i+2 프레임기간 동안 상기 극성제어신호 발생회로로부터 발생되는 제2 극성제어신호를 반전시켜 제4i+4 프레임기간 동안 제4 극성제어신호를 발생하는 제2 인버터를 더 구비하는 것을 특징으로 하는 액정표시장치.
  16. 제 14 항에 있어서,
    상기 극성제어신호 발생회로와 상기 멀티플렉서 사이에 접속되어 제4i+1 프레임기간과 제4i+2 프레임기간 동안 상기 극성제어신호 발생회로로부터 발생되는 제1 극성제어신호를 반전시켜 제4i+3 프레임기간과 제4i+4 프레임기간 동안 제2 극성제어신호를 발생하는 인버터를 더 구비하는 것을 특징으로 하는 액정표시장치.
  17. 제 4 항에 있어서,
    입력 영상의 디지털 비디오 데이터를 분석하여 그 분석 결과에 따라 상기 콘트롤러로부터 발생되는 극성제어신호와 수평출력 반전신호를 제어하는 영상분석회로를 더 구비하는 것을 특징으로 하는 액정표시장치.
  18. 데이터 구동회로로부터의 데이터전압이 공급되는 다수의 데이터라인과 게이트 구동회로로부터의 스캔펄스가 공급되는 다수의 게이트라인이 형성되고 다수의 액정셀들을 가지는 액정표시패널을 가지는 액정표시장치의 구동방법에 있어서,
    극성제어신호에 응답하여 상기 데이터라인들에 상기 데이터전압을 공급하는 단계;
    상기 스캔펄스를 상기 게이트라인들에 공급하는 단계; 및
    상기 극성제어신호를 프레임기간 단위로 다르게 발생하는 단계를 포함하고,
    상기 액정표시패널은 2 프레임기간 내에서 데이터 구동 주파수가 다른 제1 및 제2 액정셀군을 포함하고, 상기 제1 액정셀군과 상기 제2 액정셀군은 수직 및 수평방향에서 교번하고 1 프레임기간 단위로 서로의 위치가 바뀌는 것을 특징으로 하는 액정표시장치의 구동방법.
  19. 제 18 항에 있어서,
    상기 제1 및 제2 액정셀군 각각은 2×2 액정셀들 이내의 크기를 가지는 것을 특징으로 하는 액정표시장치의 구동방법.
  20. 제 18 항에 있어서,
    상기 제1 액정셀군의 데이터 구동 주파수는 상기 제2 액정셀군의 데이터 구동주파수에 비하여 낮은 것을 특징으로 하는 액정표시장치의 구동방법.
  21. 제 20 항에 있어서,
    1 프레임기간 단위로 논리가 반전되어 상기 데이터 구동회로로부터 출력되는 데이터전압들 중에서 일부 데이터전압들의 극성을 반전시키기 위한 수평출력 반전신호를 더 발생하는 것을 특징으로 하는 액정표시장치의 구동방법.
  22. 제 20 항에 있어서,
    상기 극성제어신호는
    제4i+1 프레임기간에 발생되고 2 수평기간 주기로 논리가 반전되는 제1 극성 제어신호;
    제4i+2 프레임기간에 발생되고 1 수평기간 주기로 논리가 반전되는 제2 극성제어신호;
    제4i+3 프레임기간에 발생되고 상기 제1 극성제어신호에 대하여 역위상으로 발생되는 제3 극성제어신호; 및
    제4i+4 프레임기간에 발생되고 상기 제2 극성제어신호에 대하여 역위상으로 발생되는 제4 극성제어신호를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
  23. 제 20 항에 있어서,
    상기 극성제어신호는
    제4i+1 프레임기간에 발생되고 1 수평기간 주기로 논리가 반전되는 제1 극성제어신호;
    제4i+2 프레임기간에 발생되고 2 수평기간 주기로 논리가 반전되는 제2 극성제어신호;
    제4i+3 프레임기간에 발생되고 상기 제1 극성제어신호에 대하여 역위상으로 발생되는 제3 극성제어신호; 및
    제4i+4 프레임기간에 발생되고 상기 제2 극성제어신호에 대하여 역위상으로 발생되는 제4 극성제어신호를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
  24. 제 20 항에 있어서,
    상기 극성제어신호는
    제4i+1 프레임기간에 발생되고 2 수평기간 주기로 논리가 반전되는 제1 극성제어신호;
    제4i+2 프레임기간에 발생되고 상기 2 수평기간 주기로 논리가 반전되며, 상기 제1 극성제어신호에 대하여 1 수평기간만큼 위상차를 가지는 제2 극성제어신호;
    제4i+3 프레임기간에 발생되고 상기 제1 극성제어신호에 대하여 역위상으로 발생되는 제3 극성제어신호; 및
    제4i+4 프레임기간에 발생되고 상기 제2 극성제어신호에 대하여 역위상으로 발생되는 제4 극성제어신호를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
  25. 제 20 항에 있어서,
    상기 극성제어신호는
    제4i+1 프레임기간과 제4i+2 프레임기간 동안 발생되고 2 수평기간 주기로 논리가 반전되는 제1 극성제어신호; 및
    제4i+3 프레임기간과 제4i+4 프레임기간 동안 발생되고 상기 2 수평기간 주기로 논리가 반전되며, 상기 제1 극성제어신호에 대하여 역위상으로 발생되는 제2 극성제어신호를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
  26. 제 21 항에 있어서,
    입력 영상의 디지털 비디오 데이터를 분석하여 그 분석 결과에 따라 상기 극성제어신호와 상기 수평출력 반전신호를 제어하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
KR1020070053959A 2007-01-15 2007-06-01 액정표시장치와 그 구동 방법 KR100874641B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US12/003,666 US8111229B2 (en) 2007-01-15 2007-12-28 Liquid crystal display and driving method thereof
JP2007339452A JP2008170993A (ja) 2007-01-15 2007-12-28 液晶表示装置とその駆動方法
CN2007101800822A CN101226722B (zh) 2007-01-15 2007-12-31 液晶显示器及其驱动方法
CN 201010120426 CN101819737B (zh) 2007-01-15 2007-12-31 液晶显示器及其驱动方法
JP2011257595A JP5727355B2 (ja) 2007-01-15 2011-11-25 液晶表示装置とその駆動方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20070008895 2007-01-29
KR1020070008895 2007-01-29

Publications (2)

Publication Number Publication Date
KR20080071049A true KR20080071049A (ko) 2008-08-01
KR100874641B1 KR100874641B1 (ko) 2008-12-17

Family

ID=39881976

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070053959A KR100874641B1 (ko) 2007-01-15 2007-06-01 액정표시장치와 그 구동 방법

Country Status (1)

Country Link
KR (1) KR100874641B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100137836A (ko) * 2009-06-23 2010-12-31 엘지디스플레이 주식회사 액정표시장치
KR20110074314A (ko) * 2009-12-24 2011-06-30 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR101330459B1 (ko) * 2007-12-29 2013-11-15 엘지디스플레이 주식회사 액정표시장치
KR20190142113A (ko) * 2018-06-15 2019-12-26 주식회사 실리콘웍스 디스플레이 구동 장치 및 이를 포함하는 디스플레이 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101330459B1 (ko) * 2007-12-29 2013-11-15 엘지디스플레이 주식회사 액정표시장치
KR20100137836A (ko) * 2009-06-23 2010-12-31 엘지디스플레이 주식회사 액정표시장치
KR20110074314A (ko) * 2009-12-24 2011-06-30 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR20190142113A (ko) * 2018-06-15 2019-12-26 주식회사 실리콘웍스 디스플레이 구동 장치 및 이를 포함하는 디스플레이 장치

Also Published As

Publication number Publication date
KR100874641B1 (ko) 2008-12-17

Similar Documents

Publication Publication Date Title
KR101224459B1 (ko) 액정표시장치
KR100899157B1 (ko) 액정표시장치와 그 구동 방법
KR100870500B1 (ko) 액정표시장치와 그 구동 방법
US8111229B2 (en) Liquid crystal display and driving method thereof
KR101303424B1 (ko) 액정표시장치와 그 구동방법
KR101323090B1 (ko) 액정표시장치와 그 구동방법
KR101222987B1 (ko) 액정표시장치와 그 구동방법
KR100894642B1 (ko) 액정표시장치와 그 구동 방법
KR20090072877A (ko) 액정표시장치와 그 구동방법
KR100874641B1 (ko) 액정표시장치와 그 구동 방법
KR100894641B1 (ko) 액정표시장치와 그 구동 방법
KR100891496B1 (ko) 액정표시장치와 그 구동 방법
KR100874640B1 (ko) 액정표시장치와 그 구동 방법
KR101341784B1 (ko) 액정표시장치와 그 구동방법
KR100870491B1 (ko) 액정표시장치와 그 구동방법
KR101358388B1 (ko) 액정표시장치와 그 구동방법
KR100870511B1 (ko) 액정표시장치와 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191113

Year of fee payment: 12