KR20080062326A - Plasma display apparatus - Google Patents

Plasma display apparatus Download PDF

Info

Publication number
KR20080062326A
KR20080062326A KR1020060137968A KR20060137968A KR20080062326A KR 20080062326 A KR20080062326 A KR 20080062326A KR 1020060137968 A KR1020060137968 A KR 1020060137968A KR 20060137968 A KR20060137968 A KR 20060137968A KR 20080062326 A KR20080062326 A KR 20080062326A
Authority
KR
South Korea
Prior art keywords
electrode
sustain
sustain signal
signal
supplied
Prior art date
Application number
KR1020060137968A
Other languages
Korean (ko)
Other versions
KR100844833B1 (en
Inventor
이지훈
최민석
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060137968A priority Critical patent/KR100844833B1/en
Publication of KR20080062326A publication Critical patent/KR20080062326A/en
Application granted granted Critical
Publication of KR100844833B1 publication Critical patent/KR100844833B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/24Sustain electrodes or scan electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/28Auxiliary electrodes, e.g. priming electrodes or trigger electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/44Optical arrangements or shielding arrangements, e.g. filters, black matrices, light reflecting means or electromagnetic shielding means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/22Electrodes
    • H01J2211/24Sustain electrodes or scan electrodes
    • H01J2211/245Shape, e.g. cross section or pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

A plasma display panel is provided to improve the luminance of light by differently setting time differences between adjacent sustain signals. A first electrode(102) and a second electrode(103) are arranged in parallel on a front substrate(101). A rear substrate(111) is arranged to be opposite to the front substrate. The first electrode and the second electrode are asymmetric. Sustain signals are respectively supplied to the first electrode and the second electrode during a sustain period of a subfield. Time differences between adjacent two sustain signals are different. The number of the first electrodes are different from the number of the second electrodes. A width of the first electrode is different from a width of the second electrode. A first sustain signal is supplied to the first electrode during the sustain period, a second sustain signal is supplied to the second electrode, and a third sustain signal is supplied to the first electrode. The time difference between the first sustain signal and the second sustain signal is different from a time difference between the second sustain signal and the third sustain signal.

Description

플라즈마 디스플레이 장치{Plasma Display Apparatus}Plasma Display Apparatus {Plasma Display Apparatus}

도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구조를 설명하기 위한 도면.1 is a view for explaining the structure of a plasma display panel according to an embodiment of the present invention.

도 2는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서 영상의 계조를 구현하기 위한 영상 프레임(Frame)에 대해 설명하기 위한 도면.FIG. 2 is a diagram for describing an image frame for implementing gray levels of an image in a plasma display panel according to an exemplary embodiment of the present invention. FIG.

도 3은 영상 프레임에 포함되는 서브필드에서의 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 동작의 일례를 설명하기 위한 도면.3 is a view for explaining an example of an operation of a plasma display panel according to an embodiment of the present invention in a subfield included in an image frame;

도 4a 내지 도 4b는 제 1 전극과 제 2 전극의 일례에 대해 설명하기 위한 도면.4A to 4B are diagrams for explaining an example of a first electrode and a second electrode.

도 5a 내지 도 5b는 제 1 전극과 제 2 전극의 또 다른 일례를 설명하기 위한 도면.5A to 5B are views for explaining still another example of the first electrode and the second electrode.

도 6은 서스테인 신호에 대해 보다 상세히 설명하기 위한 도면.6 is a diagram for explaining a sustain signal in more detail.

도 7a 내지 도 7b는 인접하는 두 개의 서스테인 신호의 시간 차이에 대해 보다 상세히 설명하기 위한 도면.7A to 7B are views for explaining in detail the time difference between two adjacent sustain signals.

도 8은 인접한 두 개의 서스테인 신호의 시간 차이를 설정하는 방법의 일례에 대해 설명하기 위한 도면.8 is a diagram for explaining an example of a method for setting a time difference between two adjacent sustain signals.

도 9는 서스테인 신호의 또 다른 일례에 대해 설명하기 위한 도면.9 is a diagram for explaining another example of the sustain signal.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

101 : 전면 기판 102 : 제 1 전극101: front substrate 102: first electrode

103 : 제 2 전극 104 : 상부 유전체 층103: second electrode 104: upper dielectric layer

105 : 보호 층 111 : 후면 기판105: protective layer 111: back substrate

112 : 격벽 113 : 제 3 전극112: partition wall 113: third electrode

114 : 형광체 층 115 : 하부 유전체 층114: phosphor layer 115: lower dielectric layer

112a : 제 2 격벽 112b : 제 1 격벽112a: second partition 112b: first partition

본 발명은 플라즈마 디스플레이 장치(Plasma Display Apparatus)에 관한 것이다.The present invention relates to a plasma display device (Plasma Display Apparatus).

일반적으로 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널을 포함한다. 플라즈마 디스플레이 패널에는 격벽으로 구획된 방전 셀(Cell) 내에 형광체 층이 형성되고, 아울러 복수의 전극(Electrode)이 형성된다.In general, the plasma display device includes a plasma display panel. In the plasma display panel, a phosphor layer is formed in a discharge cell divided by a partition, and a plurality of electrodes are formed.

이러한, 전극을 통해 방전 셀로 구동 신호가 공급된다.The driving signal is supplied to the discharge cell through the electrode.

그러면, 방전 셀 내에서는 공급되는 구동 신호에 의해 방전이 발생한다. 여기서, 방전 셀 내에서 구동 신호에 의해 방전이 될 때, 방전 셀 내에 충진 되어 있는 방전 가스가 진공자외선(Vacuum Ultraviolet rays)을 발생하고, 이러한 진공 자외선이 방전 셀 내에 형성된 형광체를 발광시켜 가시 광을 발생시킨다. 이러한 가 시 광에 의해 플라즈마 디스플레이 패널의 화면상에 영상이 표시된다.Then, the discharge is generated by the drive signal supplied in the discharge cell. Here, when discharged by a drive signal in the discharge cell, the discharge gas filled in the discharge cell generates vacuum ultraviolet rays, and the vacuum ultraviolet light emits the phosphor formed in the discharge cell to emit visible light. Generate. The visible light displays an image on the screen of the plasma display panel.

본 발명의 일실시예는 제 1 전극 또는 제 2 전극 중 적어도 하나의 구조를 개선하고, 서스테인 기간에서 제 1 전극과 제 2 전극에 공급되는 서스테인 신호의 시간차이를 개선하여 구동 효율이 향상된 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.An embodiment of the present invention improves the structure of at least one of the first electrode or the second electrode, and improves the time difference between the sustain signals supplied to the first electrode and the second electrode in the sustain period, thereby improving driving efficiency. The purpose is to provide a device.

상술한 목적을 이루기 위한 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치는 서로 나란한 제 1 전극과 제 2 전극이 배치되는 전면 기판과 전면 기판과 대항되게 배치되는 후면 기판을 포함하고, 제 1 전극과 제 2 전극은 비대칭이고, 서브필드(Subfield)의 서스테인 기간에서 제 1 전극과 제 2 전극으로 각각 서스테인 신호가 공급되고, 인접하는 두 개의 서스테인 신호 간의 시간 차이는 차등적이다.A plasma display device according to an embodiment of the present invention for achieving the above object comprises a front substrate and a rear substrate disposed opposite to the front substrate and the first electrode and the second electrode parallel to each other, The second electrode is asymmetrical, and a sustain signal is supplied to the first electrode and the second electrode in the sustain period of the subfield, respectively, and the time difference between two adjacent sustain signals is differential.

또한, 제 1 전극의 개수는 제 2 전극의 개수와 다르다.Also, the number of first electrodes is different from the number of second electrodes.

또한, 제 1 전극의 폭은 제 2 전극의 폭과 다르다.In addition, the width of the first electrode is different from the width of the second electrode.

또한, 서스테인 기간에서 제 1 전극에 제 1 서스테인 신호가 공급되고, 이후 제 2 전극에 제 2 서스테인 신호가 공급되고, 이후 제 1 전극에 제 3 서스테인 신호가 공급되고, 제 1 서스테인 신호와 제 2 서스테인 신호의 시간 차이는 제 2 서스테인 신호와 제 3 서스테인 신호의 시간 차이와 다르다.Further, in the sustain period, the first sustain signal is supplied to the first electrode, the second sustain signal is supplied to the second electrode, and the third sustain signal is then supplied to the first electrode, and the first sustain signal and the second sustain signal are supplied. The time difference of the sustain signal is different from the time difference of the second sustain signal and the third sustain signal.

또한, 제 1 전극의 폭 또는 개수 중 적어도 하나는 제 2 전극의 폭 또는 개 수 중 적어도 하나보다 많거나 크고, 제 1 서스테인 신호와 제 2 서스테인 신호의 시간 차이는 제 2 서스테인 신호와 제 3 서스테인 신호의 시간 차이보다 더 크다.In addition, at least one of the width or number of the first electrodes is greater than or greater than at least one of the width or number of the second electrodes, and the time difference between the first sustain signal and the second sustain signal is equal to the second sustain signal and the third sustain signal. Is greater than the time difference of the signal.

또한, 제 1 서스테인 신호와 제 2 서스테인 신호의 시간 차이는 제 2 서스테인 신호와 제 3 서스테인 신호의 시간 차이의 7/3배 이상 9배 이하이다.The time difference between the first sustain signal and the second sustain signal is 7/3 or more and 9 times or less than the time difference between the second sustain signal and the third sustain signal.

이하, 첨부된 도면을 참조하여 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치를 상세히 설명하기로 한다.Hereinafter, a plasma display device according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널을 포함한다. 플라즈마 디스플레이 패널에 대해 첨부된 도 1을 참조하여 살펴보면 다음과 같다.The plasma display apparatus includes a plasma display panel. The plasma display panel is described with reference to FIG. 1.

도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구조를 설명하기 위한 도면이다.1 is a view for explaining the structure of a plasma display panel according to an embodiment of the present invention.

도 1을 살펴보면, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 서로 나란한 제 1 전극(102)과 제 2 전극(103)이 배치되는 전면 기판(101)과, 전면 기판(101)에 대항되게 배치되며 제 1 전극(102) 및 제 2 전극(103)과 교차하는 제 3 전극(113)이 배치되는 후면 기판(111)이 합착되어 이루어진다.Referring to FIG. 1, a plasma display panel according to an embodiment of the present invention may face the front substrate 101 and the front substrate 101 on which the first and second electrodes 102 and 103 are arranged in parallel with each other. The rear substrate 111 on which the third electrode 113 disposed and intersects the first electrode 102 and the second electrode 103 is disposed is bonded to each other.

여기서, 도시하지는 않았지만 제 1 전극(102)과 제 2 전극(103)은 비대칭이다. 이러한 제 1 전극(102)과 제 2 전극(103)에 대해서는 이후에서 보다 상세히 설명하기로 한다.Although not shown, the first electrode 102 and the second electrode 103 are asymmetrical. The first electrode 102 and the second electrode 103 will be described in more detail later.

제 1 전극(102)과 제 2 전극(103)이 배치된 전면 기판(101)의 상부에는 제 1 전극(102)과 제 2 전극(103)을 덮는 유전체 층, 예컨대 상부 유전체 층(104)이 배치될 수 있다.On top of the front substrate 101 where the first electrode 102 and the second electrode 103 are disposed, a dielectric layer covering the first electrode 102 and the second electrode 103, for example, an upper dielectric layer 104, is provided. Can be arranged.

이러한, 상부 유전체 층(104)은 제 1 전극(102) 및 제 2 전극(103)의 방전 전류를 제한하며 제 1 전극(102, Y)과 제 2 전극(103, Z) 간을 절연시킬 수 있다.This upper dielectric layer 104 limits the discharge current of the first electrode 102 and the second electrode 103 and can insulate between the first electrode 102, Y and the second electrode 103, Z. have.

이러한, 상부 유전체 층(104) 상면에는 방전 조건을 용이하게 하기 위한 보호 층(105)이 배치될 수 있다. 이러한 보호 층(105)은 이차전자 방출 계수가 높은 재질, 예컨대 산화마그네슘(MgO) 재질을 포함할 수 있다.A protective layer 105 may be disposed on the upper surface of the upper dielectric layer 104 to facilitate a discharge condition. The protective layer 105 may include a material having a high secondary electron emission coefficient, such as magnesium oxide (MgO).

한편, 후면 기판(111)에는 전극, 예컨대 제 3 전극(113)이 배치되고, 이러한 제 3 전극(113)이 배치된 후면 기판(111)에는 제 3 전극(113)을 덮는 유전체 층, 예컨대 하부 유전체 층(115)이 배치될 수 있다.Meanwhile, an electrode, for example, a third electrode 113 is disposed on the rear substrate 111, and a dielectric layer covering the third electrode 113 is disposed on the rear substrate 111 on which the third electrode 113 is disposed. Dielectric layer 115 may be disposed.

이러한, 하부 유전체 층(115)은 제 3 전극(113)을 절연시킬 수 있다.The lower dielectric layer 115 may insulate the third electrode 113.

아울러, 하부 유전체 층(115)의 상부에는 방전 공간 즉, 방전 셀을 구획하는 스트라이프 타입(Stripe Type), 웰 타입(Well Type), 델타 타입(Delta Type), 벌집 타입 등의 격벽(112)이 배치될 수 있다. 이에 따라, 전면 기판(101)과 후면 기판(111)의 사이에서 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 방전 셀 등이 구비될 수 있다.In addition, a partition 112 having a discharge space, that is, a stripe type, a well type, a delta type, a honeycomb type, and the like, which partitions a discharge cell, is formed on an upper portion of the lower dielectric layer 115. Can be arranged. Accordingly, red (R), green (G), and blue (B) discharge cells may be provided between the front substrate 101 and the rear substrate 111.

또한, 적색(R), 녹색(G), 청색(B) 방전 셀 이외에 백색(White : W) 또는 황색(Yellow : Y) 방전 셀이 더 구비되는 것도 가능하다.In addition, in addition to the red (R), green (G), and blue (B) discharge cells, white (W) or yellow (Yellow: Y) discharge cells may be further provided.

한편, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서의 적색(R), 녹색(G) 및 청색(B) 방전 셀의 폭은 실질적으로 동일할 수도 있지만, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 적어도 하나의 폭이 다른 방전 셀의 폭과 다르게 할 수도 있다.Meanwhile, although the widths of the red (R), green (G), and blue (B) discharge cells in the plasma display panel according to an embodiment of the present invention may be substantially the same, red (R) and green (G) may be substantially the same. And the width of at least one of the blue (B) discharge cells may be different from that of the other discharge cells.

예컨대, 적색(R) 방전 셀의 폭이 가장 작고, 녹색(G) 및 청색(B) 방전 셀의 폭을 적색(R) 방전 셀의 폭보다 크게 할 수 있다. 여기서, 녹색(G) 방전 셀의 폭은 청색(B) 방전 셀의 폭과 실질적으로 동일하거나 상이할 수 있다.For example, the width of the red (R) discharge cell is the smallest, and the width of the green (G) and blue (B) discharge cells can be made larger than the width of the red (R) discharge cell. Here, the width of the green (G) discharge cell may be substantially the same as or different from the width of the blue (B) discharge cell.

그러면 방전 셀 내에 배치되는 후술될 형광체 층(114)의 폭도 방전 셀의 폭에 관련하여 변경된다. 예를 들면, 청색(B) 방전 셀에 배치되는 청색(B) 형광체 층의 폭이 적색(R) 방전 셀 내에 배치되는 적색(R) 형광체 층의 폭보다 넓고, 아울러 녹색(G) 방전 셀에 배치되는 녹색(G) 형광체 층의 폭이 적색(R) 방전 셀 내에 배치되는 적색(R) 형광체 층의 폭보다 넓을 수 있다.The width of the phosphor layer 114, which will be described later, disposed in the discharge cell is then changed in relation to the width of the discharge cell. For example, the width of the blue (B) phosphor layer disposed in the blue (B) discharge cell is wider than the width of the red (R) phosphor layer disposed in the red (R) discharge cell, and at the same time in the green (G) discharge cell. The width of the green (G) phosphor layer disposed may be wider than the width of the red (R) phosphor layer disposed in the red (R) discharge cell.

그러면, 구현되는 영상의 색온도 특성이 향상될 수 있다.Then, color temperature characteristics of the image to be implemented may be improved.

또한, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 도 1에 도시된 격벽(112)의 구조뿐만 아니라, 다양한 형상의 격벽의 구조도 가능할 것이다. 예컨대, 격벽(112)은 제 1 격벽(112b)과 제 2 격벽(112a)을 포함하고, 여기서, 제 1 격벽(112b)의 높이와 제 2 격벽(112a)의 높이가 서로 다른 차등형 격벽 구조 등이 가능할 것이다.In addition, the plasma display panel according to the exemplary embodiment of the present invention may have not only the structure of the partition wall 112 shown in FIG. 1 but also the structure of the partition wall having various shapes. For example, the partition wall 112 includes a first partition wall 112b and a second partition wall 112a, where the height of the first partition wall 112b and the height of the second partition wall 112a are different from each other. Etc. may be possible.

이러한, 차등형 격벽 구조인 경우에는 제 1 격벽(112b) 또는 제 2 격벽(112a) 중 제 1 격벽(112b)의 높이가 제 2 격벽(112a)의 높이보다 더 낮을 수 있다.In the case of the differential partition wall structure, the height of the first partition wall 112b among the first partition wall 112b or the second partition wall 112a may be lower than the height of the second partition wall 112a.

한편, 도 1에서는 적색(R), 녹색(G) 및 청색(B) 방전 셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, 적색(R), 녹색(G) 및 청색(B) 방전 셀이 삼각형 형상으로 배열 되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 방전 셀의 형상도 사각형상뿐만 아니라 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.Meanwhile, although FIG. 1 shows and describes each of the red (R), green (G), and blue (B) discharge cells arranged on the same line, it may be arranged in a different shape. For example, a delta type arrangement in which red (R), green (G) and blue (B) discharge cells are arranged in a triangular shape may be possible. In addition, the shape of the discharge cell may also be a variety of polygonal shapes, such as pentagonal, hexagonal, as well as rectangular.

또한, 여기 도 1에서는 후면 기판(111)에 격벽(112)이 형성된 경우만을 도시하고 있지만, 격벽(112)은 전면 기판(101) 또는 후면 기판(111) 중 적어도 어느 하나에 배치될 수 있다.In addition, in FIG. 1, only the case where the partition wall 112 is formed on the rear substrate 111 is illustrated, but the partition wall 112 may be disposed on at least one of the front substrate 101 and the rear substrate 111.

여기서, 격벽(112)에 의해 구획된 방전 셀 내에는 소정의 방전 가스가 채워질 수 있다. 예를 들면, 네온(Ne), 아르곤(Ar), 크세논(Xe) 등의 방전 가스가 채워진다.Here, a predetermined discharge gas may be filled in the discharge cell partitioned by the partition wall 112. For example, discharge gas, such as neon (Ne), argon (Ar), xenon (Xe), is filled.

아울러, 격벽(112)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(114)이 배치될 수 있다. 예를 들면, 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 형광체 층이 배치될 수 있다.In addition, a phosphor layer 114 that emits visible light for image display may be disposed in the discharge cell partitioned by the partition wall 112. For example, red (R), green (G), and blue (B) phosphor layers may be disposed.

또한, 적색(R), 녹색(G), 청색(B) 형광체 이외에 백색(White : W) 및/또는 황색(Yellow : Y) 형광체 층이 더 배치되는 것도 가능하다.In addition to the red (R), green (G), and blue (B) phosphors, a white (W) and / or yellow (Y) phosphor layer may be further disposed.

또한, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 적어도 어느 하나의 방전 셀에서의 형광체 층(114)의 두께가 다른 방전 셀과 상이할 수 있다. 예를 들면, 녹색(G) 방전 셀의 형광체 층, 즉 녹색(G) 형광체 층 또는 청색(B) 방전 셀에서의 형광체 층, 즉 청색(B) 형광체 층의 두께가 적색(R) 방전 셀에서의 형광체 층, 즉 적색(R) 형광체 층의 두께보다 더 두꺼울 수 있다. 여기서, 녹색(G) 형광체 층의 두께는 청색(B) 형광체 층의 두께와 실질적으로 동일하거나 상이할 수 있다.In addition, the thickness of the phosphor layer 114 in at least one of the red (R), green (G), and blue (B) discharge cells may be different from other discharge cells. For example, the thickness of the phosphor layer of the green (G) discharge cell, ie the phosphor layer in the green (G) phosphor layer or the blue (B) discharge cell, ie the blue (B) phosphor layer, is It may be thicker than the thickness of the phosphor layer, ie the red (R) phosphor layer. Here, the thickness of the green (G) phosphor layer may be substantially the same as or different from the thickness of the blue (B) phosphor layer.

한편, 이상에서는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 일례만을 도시하고 설명한 것으로써, 본 발명이 이상에서 설명한 구조의 플라즈마 디스플레이 패널에 한정되는 것은 아님을 밝혀둔다. 예를 들면, 이상의 설명에서는 번호 104의 상부 유전체 층 및 번호 115의 하부 유전체 층이 각각 하나의 층(Layer)인 경우만을 도시하고 있지만, 이러한 상부 유전체 층 또는 하부 유전체 층 중 하나 이상은 복수의 층으로 이루지는 것도 가능한 것이다.In the above description, only one example of the plasma display panel according to an exemplary embodiment of the present invention is illustrated and described. However, the present invention is not limited to the plasma display panel having the above-described structure. For example, the above description shows only the case where the upper dielectric layer number 104 and the lower dielectric layer number 115 are each one layer, but one or more of the upper dielectric layer or the lower dielectric layer is a plurality of layers. It is also possible to make.

아울러, 번호 112의 격벽으로 인한 외부 광의 반사를 방지하기 위해 격벽(112)의 상부에 외부 광을 흡수할 수 있는 블랙 매트릭스(Black Matrix, 미도시)를 더 배치할 수도 있다. 또한, 블랙 매트릭스는 격벽(112)과 대응되는 전면 기판(101) 상의 특정 위치에 형성되는 것도 가능하다.In addition, a black matrix (not shown) may be further disposed on the partition 112 to prevent reflection of external light due to the partition 112. In addition, the black matrix may be formed at a specific position on the front substrate 101 corresponding to the partition wall 112.

또한, 후면 기판(111) 상에 배치되는 제 3 전극(113)은 폭이나 두께가 실질적으로 일정할 수도 있지만, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 폭이나 두께와 다를 수도 있을 것이다. 예컨대, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 그것보다 더 넓거나 두꺼울 수 있을 것이다.In addition, although the width or thickness of the third electrode 113 disposed on the rear substrate 111 may be substantially constant, the width or thickness inside the discharge cell may be different from the width or thickness outside the discharge cell. will be. For example, the width or thickness inside the discharge cell may be wider or thicker than that outside the discharge cell.

다음, 도 2는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서 영상의 계조를 구현하기 위한 영상 프레임(Frame)에 대해 설명하기 위한 도면이다.Next, FIG. 2 is a diagram for describing an image frame for implementing gray levels of an image in a plasma display panel according to an exemplary embodiment of the present invention.

도 2를 살펴보면 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서 영상의 계조(Gray Level)를 구현하기 위한 영상 프레임은 발광횟수가 다른 복수의 서브필드로 나누어질 수 있다.Referring to FIG. 2, an image frame for implementing gray levels of an image in a plasma display panel according to an exemplary embodiment of the present invention may be divided into a plurality of subfields having different emission counts.

아울러, 도시하지는 않았지만 복수의 서브필드 중 하나 이상의 서브필드는 다시 방전 셀을 초기화시키기 위한 리셋 기간(Reset Period), 방전될 방전 셀을 선 택하기 위한 어드레스 기간(Address Period) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(Sustain Period)으로 나누어 질 수 있다.Although not shown, one or more subfields among the plurality of subfields may be grayed out according to a reset period for initializing discharge cells, an address period for selecting discharge cells to be discharged, and the number of discharges. It can be divided into the sustain period (Sustain Period) that implements.

예를 들어, 256 계조로 영상을 표시하고자 하는 경우에 예컨대 하나의 영상 프레임은, 도 2와 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어질 수 있다.For example, when an image is to be displayed in 256 gray scales, for example, one image frame is divided into eight subfields SF1 to SF8 as shown in FIG. 2, and each of the eight subfields SF1 to SF8, respectively. Can be subdivided into a reset period, an address period and a sustain period.

한편, 서스테인 기간에 공급되는 서스테인 신호의 개수를 조절하여 해당 서브필드의 계조 가중치를 설정할 수 있다. 즉, 서스테인 기간을 이용하여 각각의 서브필드에 소정의 계조 가중치를 부여할 수 있다. 예를 들면, 제 1 서브필드의 계조 가중치를 20 으로 설정하고, 제 2 서브필드의 계조 가중치를 21 으로 설정하는 방법으로 각 서브필드의 계조 가중치가 2n(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가되도록 각 서브필드의 계조 가중치를 결정할 수 있다. 이와 같이 각 서브필드에서 계조 가중치에 따라 각 서브필드의 서스테인 기간에서 공급되는 서스테인 신호의 개수를 조절함으로써, 다양한 영상의 계조를 구현하게 된다.The gray scale weight of the corresponding subfield may be set by adjusting the number of the sustain signals supplied in the sustain period. That is, a predetermined gray scale weight can be given to each subfield using the sustain period. For example, the gray scale weight of each subfield is 2 n by setting the gray scale weight of the first subfield to 2 0 and the gray scale weight of the second subfield to 2 1 (where n = 0, 1). , 2, 3, 4, 5, 6, and 7) to increase the gray scale weight of each subfield. As described above, the number of sustain signals supplied in the sustain period of each subfield is adjusted according to the gray scale weight in each subfield, thereby implementing gray levels of various images.

본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 영상을 구현하기 위해, 예컨대 1초의 영상을 표시하기 위해 복수의 영상 프레임을 사용한다. 예를 들면, 1초의 영상을 표시하기 위해 60개의 영상 프레임을 사용하는 것이다. 이러한 경우에 하나의 영상 프레임의 길이(T)는 1/60 초, 즉 16.67ms일 수 있다.A plasma display panel according to an embodiment of the present invention uses a plurality of image frames to implement an image, for example, to display an image of 1 second. For example, 60 image frames are used to display an image of 1 second. In this case, the length T of one image frame may be 1/60 second, that is, 16.67 ms.

여기, 도 2에서는 하나의 영상 프레임이 8개의 서브필드로 이루어진 경우만 으로 도시하고 설명하였지만, 이와는 다르게 하나의 영상 프레임을 이루는 서브필드의 개수는 다양하게 변경될 수 있다. 예를 들면, 제 1 서브필드부터 제 12 서브필드까지의 12개의 서브필드로 하나의 영상 프레임을 구성할 수도 있고, 10개의 서브필드로 하나의 영상 프레임을 구성할 수도 있는 것이다.In FIG. 2, only one image frame is composed of eight subfields. However, the number of subfields constituting one image frame may be variously changed. For example, one video frame may be configured with 12 subfields from the first subfield to the twelfth subfield, or one video frame may be configured with 10 subfields.

또한, 여기 도 2에서는 하나의 영상 프레임에서 계조 가중치의 크기가 증가하는 순서에 따라 서브필드들이 배열되었지만, 이와는 다르게 하나의 영상 프레임에서 서브필드들이 계조 가중치가 감소하는 순서에 따라 배열될 수도 있고, 또는 계조 가중치에 관계없이 서브필드들이 배열될 수도 있는 것이다.In addition, in FIG. 2, the subfields are arranged in the order of increasing magnitude of gray scale weight in one image frame. Alternatively, the subfields may be arranged in order of decreasing gray scale weight in one image frame. Alternatively, subfields may be arranged regardless of the gray scale weight.

다음, 도 3은 영상 프레임에 포함되는 서브필드에서의 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 동작의 일례를 설명하기 위한 도면이다.Next, FIG. 3 is a diagram for explaining an example of an operation of a plasma display panel according to an embodiment of the present invention in a subfield included in an image frame.

도 3을 살펴보면, 초기화를 위한 리셋 기간의 셋업(Set-Up) 기간에서는 제 1 전극으로 제 1 전압(V1)부터 제 2 전압(V2)까지 급격히 상승한 이후 제 2 전압(V2)부터 제 3 전압(V3)까지 전압이 점진적으로 상승하는 상승 램프(Ramp-Up) 신호가 공급된다. 여기서, 제 1 전압(V1)은 그라운드 레벨(GND)의 전압일 수 있다.Referring to FIG. 3, in the set-up period of the reset period for initialization, the voltage rises from the first voltage V1 to the second voltage V2 with the first electrode and then from the second voltage V2 to the third voltage. A ramp-up signal is supplied in which the voltage gradually rises to V3. Here, the first voltage V1 may be a voltage of the ground level GND.

이러한 셋업 기간에서는 상승 램프 신호에 의해 방전 셀 내에는 약한 암방전(Dark Discharge), 즉 셋업 방전이 일어난다. 이 셋업 방전에 의해 방전 셀 내에는 어느 정도의 벽 전하(Wall Charge)가 쌓일 수 있다.In this setup period, a weak dark discharge, that is, setup discharge, occurs in the discharge cell by the rising ramp signal. By this setup discharge, some wall charges can be accumulated in the discharge cells.

셋업 기간 이후의 셋다운(Set-Down) 기간에서는 상승 램프 신호 이후에 이러한 상승 램프 신호와 반대 극성 방향의 하강 램프(Ramp-Down) 신호가 제 1 전극에 공급된다.In a set-down period after the setup period, a ramp-down signal in a direction opposite to that of the ramp ramp signal is supplied to the first electrode after the ramp ramp signal.

여기서, 하강 램프 신호는 상승 램프 신호의 피크(Peak) 전압, 즉 제 3 전압(V3)보다 낮은 제 4 전압(V4)부터 제 5 전압(V5)까지 점진적으로 하강할 수 있다.Here, the falling ramp signal may gradually fall from the peak voltage of the rising ramp signal, that is, the fourth voltage V4 lower than the third voltage V3 to the fifth voltage V5.

이러한 하강 램프 신호가 공급됨에 따라, 방전 셀 내에서 미약한 소거 방전(Erase Discharge), 즉 셋다운 방전이 발생한다. 이 셋다운 방전에 의해 방전 셀 내에는 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 균일하게 잔류된다.As the falling ramp signal is supplied, a weak erase discharge, that is, a setdown discharge, occurs in the discharge cell. By this set-down discharge, wall charges such that address discharge can be stably generated in the discharge cells remain uniformly.

리셋 기간 이후의 어드레스 기간에서는 하강 램프 신호의 최저 전압, 즉 제 5 전압(V5)보다는 높은 전압, 예컨대 제 6 전압(V6)을 실질적으로 유지하는 스캔 바이어스 신호가 제 1 전극에 공급된다.In the address period after the reset period, a scan bias signal that substantially maintains the lowest voltage of the falling ramp signal, that is, a voltage higher than the fifth voltage V5, for example, the sixth voltage V6, is supplied to the first electrode.

아울러, 스캔 바이어스 신호로부터 스캔 전압(ㅿVy)만큼 하강하는 스캔 신호가 제 1 전극에 공급될 수 있다.In addition, a scan signal falling by a scan voltage (Vy) from the scan bias signal may be supplied to the first electrode.

한편, 서브필드 단위로 스캔 신호(Scan)의 폭은 가변적일 수 있다. 즉, 적어도 하나의 서브필드에서 스캔 신호의 폭은 다른 서브필드에서의 스캔 신호의 폭과 다를 수 있다. 예컨대, 시간상 뒤에 위치하는 서브필드에서의 스캔 신호의 폭이 앞에 위치하는 서브필드에서의 스캔 신호의 폭보다 작을 수 있다. 또한, 서브필드의 배열 순서에 따른 스캔 신호 폭의 감소는 2.6㎲(마이크로초), 2.3㎲, 2.1㎲, 1.9㎲ 등과 같이 점진적으로 이루어질 수 있거나 2.6㎲, 2.3㎲, 2.3㎲, 2.1㎲ ...... 1.9㎲, 1.9㎲ 등과 같이 이루어질 수도 있을 것이다.On the other hand, the width of the scan signal in units of subfields may vary. That is, the width of the scan signal in at least one subfield may be different from the width of the scan signal in another subfield. For example, the width of the scan signal in the subfield located later in time may be smaller than the width of the scan signal in the preceding subfield. In addition, the reduction of the scan signal width according to the arrangement order of the subfields may be made gradually, such as 2.6 Hz (microseconds), 2.3 Hz, 2.1 Hz, 1.9 Hz, or 2.6 Hz, 2.3 Hz, 2.3 Hz, 2.1 Hz. .... 1.9 ㎲, 1.9 ㎲ and so on.

이와 같이, 스캔 신호가 제 1 전극으로 공급될 때, 스캔 신호에 대응되게 제 3 전극에 데이터 전압의 크기(ㅿVd)만큼 상승하는 데이터 신호가 공급될 수 있다.As such, when the scan signal is supplied to the first electrode, a data signal that rises by the magnitude of the data voltage (Vd) may be supplied to the third electrode to correspond to the scan signal.

이러한 스캔 신호와 데이터 신호가 공급됨에 따라, 스캔 신호와 데이터 신호 간의 전압 차와 리셋 기간에 생성된 벽 전하들에 의한 벽 전압이 더해지면서 데이터 신호가 공급되는 방전 셀 내에는 어드레스 방전이 발생될 수 있다.As the scan signal and the data signal are supplied, an address discharge may be generated in the discharge cell to which the data signal is supplied while the voltage difference between the scan signal and the data signal and the wall voltage caused by the wall charges generated in the reset period are added. have.

여기서, 어드레스 기간에서 제 2 전극의 간섭에 의해 어드레스 방전이 불안정해지는 것을 방지하기 위해 제 2 전극에 서스테인 바이어스 신호가 공급될 수 있다.Here, the sustain bias signal may be supplied to the second electrode to prevent the address discharge from becoming unstable due to the interference of the second electrode in the address period.

여기서, 서스테인 바이어스 신호는 서스테인 기간에서 공급되는 서스테인 신호의 전압보다는 작고 그라운드 레벨(GND)의 전압보다는 큰 서스테인 바이어스 전압(Vz)을 실질적으로 일정하게 유지할 수 있다.Here, the sustain bias signal may maintain a substantially constant sustain bias voltage Vz smaller than the voltage of the sustain signal supplied in the sustain period and greater than the voltage of the ground level GND.

이후, 영상 표시를 위한 서스테인 기간에서는 제 1 전극과 제 2 전극에 서스테인 신호가 공급될 수 있다. 바람직하게는 제 1 전극(102)과 제 2 전극(103)으로 서스테인 신호가 각각 공급된다.Thereafter, a sustain signal may be supplied to the first electrode and the second electrode in the sustain period for displaying an image. Preferably, the sustain signal is supplied to the first electrode 102 and the second electrode 103, respectively.

아울러 인접하는 두 개의 서스테인 신호 간의 시간 차이는 차등적이다. 이러한 서스테인 신호에 대해서는 이후에서 보다 상세히 설명하기로 한다.In addition, the time difference between two adjacent sustain signals is differential. This sustain signal will be described in more detail later.

이러한 서스테인 신호가 공급되면, 어드레스 방전에 의해 선택된 방전 셀은 방전 셀 내의 벽 전압과 서스테인 신호의 서스테인 전압(Vs)이 더해지면서 서스테인 신호가 공급될 때 제 1 전극과 제 2 전극 사이에 서스테인 방전 즉, 표시방전이 발생될 수 있다.When such a sustain signal is supplied, the discharge cell selected by the address discharge is sustained discharge between the first electrode and the second electrode when the sustain signal is supplied while the wall voltage in the discharge cell and the sustain voltage Vs of the sustain signal are added. , Display discharge may occur.

이러한 방법을 통해 플라즈마 디스플레이 패널의 화면에 영상이 구현될 수 있다.In this way, an image may be implemented on the screen of the plasma display panel.

다음, 도 4a 내지 도 4b는 제 1 전극과 제 2 전극의 일례에 대해 설명하기 위한 도면이다.4A to 4B are diagrams for explaining an example of the first electrode and the second electrode.

먼저, 도 4a를 살펴보면 제 1 전극(102)과 제 2 전극(103)은 비대칭이다. 예를 들면, 제 1 전극(102)의 폭(W1)은 제 2 전극(103)의 폭(W3)과 다르다.First, referring to FIG. 4A, the first electrode 102 and the second electrode 103 are asymmetrical. For example, the width W1 of the first electrode 102 is different from the width W3 of the second electrode 103.

여기서, 제 1 전극(102)과 제 2 전극(103) 중에서 제 1 전극(102)에 어드레스 기간에서 스캔 신호가 공급됨으로써 제 1 전극(102)과 제 3 전극(미도시) 간에 어드레스 방전이 발생하는 것을 고려할 때, 제 1 전극(102)의 폭(W1)이 제 2 전극(103)의 폭(W2)보다 더 큰 것이 바람직하다.Here, an address discharge is generated between the first electrode 102 and the third electrode (not shown) by supplying a scan signal to the first electrode 102 in the address period among the first electrode 102 and the second electrode 103. In consideration of the above, it is preferable that the width W1 of the first electrode 102 is larger than the width W2 of the second electrode 103.

이와 같이, 제 1 전극(102)의 폭(W1)이 제 2 전극(103)의 폭(W2)보다 더 크면, 어드레스 기간에서 발생하는 어드레스 방전의 효율이 향상될 수 있다.As such, when the width W1 of the first electrode 102 is larger than the width W2 of the second electrode 103, the efficiency of the address discharge occurring in the address period may be improved.

아울러, 제 1 전극(102)과 제 2 전극(103)은 여기 도 4a에서와 같이 투명 전극(102a, 103a)과 버스 전극(102b, 103b)을 포함할 수 있다.In addition, the first electrode 102 and the second electrode 103 may include transparent electrodes 102a and 103a and bus electrodes 102b and 103b as shown in FIG. 4A.

여기서, 투명 전극(102a, 103b)은 인듐-주석 산화물(Indium Tin Oxide : ITO)과 같은 투명한 재질을 포함할 수 있다.Here, the transparent electrodes 102a and 103b may include a transparent material such as indium tin oxide (ITO).

아울러, 버스 전극(102b, 103b)은 은(Ag)과 같이 전기 전도성이 우수한 금속 재질을 포함할 수 있다.In addition, the bus electrodes 102b and 103b may include a metal material having excellent electrical conductivity such as silver (Ag).

한편, 투명 전극(102a, 103a)과 버스 전극(102b, 103b)의 사이에는 제 1 블랙 층(410, 420)이 배치될 수 있다.Meanwhile, the first black layers 410 and 420 may be disposed between the transparent electrodes 102a and 103a and the bus electrodes 102b and 103b.

여기서, 제 1 블랙 층(410, 420)은 제 1 전극(102) 또는 제 2 전극(103) 중 적어도 하나의 색보다 더 어두운 색을 갖는 것이 바람직하다. 이러한 제 1 블랙 층(410, 420)은 실질적으로 어두운 색을 갖는 재질, 예를 들면 루테늄(Ru) 또는 탄소(C) 재질을 포함할 수 있다.Here, the first black layers 410 and 420 preferably have a darker color than at least one of the first electrode 102 and the second electrode 103. The first black layers 410 and 420 may include a material having a substantially dark color, for example, ruthenium (Ru) or carbon (C) material.

이러한, 제 1 블랙 층(410, 420)은 외부로부터 입사되는 광이 제 1 전극(102)과 제 2 전극(103)에 의해 반사되는 것을 방지한다.The first black layers 410 and 420 prevent the light incident from the outside from being reflected by the first electrode 102 and the second electrode 103.

다음, 도 4b를 살펴보면, 앞선 도 4a의 경우와는 다르게 제 1 전극(102)과 제 2 전극(103)이 단일층(One Layer)이다. 바람직하게는, 제 1 전극(102)과 제 2 전극(103)은 인듐-주석 산화물(Indium Tin Oxide : ITO)과 같은 투명한 재질이 생략되고, 앞선 도 4a의 버스 전극(102b, 103b)과 실질적으로 동일한 재질로 이루어질 수 있다.Next, referring to FIG. 4B, unlike the case of FIG. 4A, the first electrode 102 and the second electrode 103 are one layer. Preferably, the first electrode 102 and the second electrode 103 are omitted from a transparent material such as indium tin oxide (ITO) and substantially the same as the bus electrodes 102b and 103b of FIG. 4A. It may be made of the same material.

아울러, 제 1 전극(102)은 제 1-1 전극(102c)과 제 1-2 전극(102d)을 포함하고, 제 2 전극(103)은 제 2-1 전극(103c)과 제 2-2 전극(103d)을 포함할 수 있다.In addition, the first electrode 102 includes a 1-1 electrode 102c and a 1-2 electrode 102d, and the second electrode 103 includes a 2-1 electrode 103c and a 2-2. It may include an electrode 103d.

아울러, 여기 도 4b의 경우에서도 제 1 전극(102)과 제 2 전극(103)은 비대칭으로서, 제 1-1 전극(102c)의 폭(W3)과 제 1-2 전극(102d)의 폭(W4)은 제 2-1 전극(103c)의 폭(W5)과 제 2-2 전극(103d)의 폭(W6)보다 더 클 수 있다.In addition, in the case of FIG. 4B, the first electrode 102 and the second electrode 103 are asymmetrical, and the width W3 of the first-first electrode 102c and the width (the width of the 1-2-electrode 102d) W4 may be greater than the width W5 of the second-first electrode 103c and the width W6 of the second-second electrode 103d.

한편, 제 1 전극(102) 및 제 2 전극(103)과 전면 기판(101)의 사이에는 제 2 블랙 층(430a, 430b, 440a, 440b)이 더 배치될 수 있다.Meanwhile, second black layers 430a, 430b, 440a, and 440b may be further disposed between the first electrode 102 and the second electrode 103 and the front substrate 101.

이러한 제 2 블랙 층(430a, 430b, 440a, 440b)은 앞선 도 4a의 제 1 블랙 층(410, 420)과 실질적으로 동일한 재질로 이루어질 수 있다.The second black layers 430a, 430b, 440a, and 440b may be formed of substantially the same material as the first black layers 410 and 420 of FIG. 4A.

다음, 도 5a 내지 도 5b는 제 1 전극과 제 2 전극의 또 다른 일례를 설명하 기 위한 도면이다. 여기, 도 5a 내지 도 5b에서는 앞서 상세히 설명한 내용에 대해서는 그 설명을 생략하기로 한다.Next, FIGS. 5A to 5B are diagrams for describing still another example of the first electrode and the second electrode. 5A to 5B, descriptions thereof will be omitted.

먼저, 도 5a를 살펴보면, 제 1 전극(502)과 제 2 전극(503)은 비대칭으로서, 보다 자세하게는 제 1 전극(502)의 개수와 제 2 전극(503)의 개수는 서로 다르다.First, referring to FIG. 5A, the first electrode 502 and the second electrode 503 are asymmetrical, and more specifically, the number of the first electrode 502 and the number of the second electrodes 503 are different from each other.

여기서, 제 1 전극(502)과 제 2 전극(503) 중에서 제 1 전극(502)에 어드레스 기간에서 스캔 신호가 공급됨으로써 제 1 전극(502)과 제 3 전극(미도시) 간에 어드레스 방전이 발생하는 것을 고려할 때, 제 1 전극(502)의 개수가 제 2 전극(503)의 개수보다 더 많은 것이 바람직하다.Here, an address discharge is generated between the first electrode 502 and the third electrode (not shown) by supplying a scan signal to the first electrode 502 among the first electrode 502 and the second electrode 503 in the address period. In consideration of the above, it is preferable that the number of the first electrodes 502 is larger than the number of the second electrodes 503.

이와 같이, 제 1 전극(502)의 개수가 제 2 전극(503)의 개수보다 더 많게 하기 위해 제 1 전극(502)과 제 2 전극(503) 중에서 제 1 전극(502)이 메인 전극(502-1)과 보조 전극(502-2)을 포함할 수 있다.As such, the first electrode 502 is the main electrode 502 of the first electrode 502 and the second electrode 503 so that the number of the first electrodes 502 is greater than the number of the second electrodes 503. -1) and the auxiliary electrode 502-2.

여기서, 보조 전극(502-2)은 메인 전극(502-1)보다 방전 셀의 중심과 더 가까운 위치에 배치된다. 다르게 표현하면, 제 1 전극(502)의 보조 전극(502-2)과 제 2 전극(503)간의 간격은 메인 전극(502-1)과 제 2 전극(503)간의 간격보다 더 작은 것이다.Here, the auxiliary electrode 502-2 is disposed at a position closer to the center of the discharge cell than the main electrode 502-1. In other words, the distance between the auxiliary electrode 502-2 and the second electrode 503 of the first electrode 502 is smaller than the distance between the main electrode 502-1 and the second electrode 503.

여기서, 번호 502-1의 메인 전극과 번호 502-2의 보조 전극을 각각 제 1 전극(502)으로 간주하면, 제 1 전극(502)의 개수가 제 2 전극(503)의 개수보다 더 많다.Here, when the main electrode of the number 502-1 and the auxiliary electrode of the number 502-2 are regarded as the first electrode 502, respectively, the number of the first electrodes 502 is larger than the number of the second electrodes 503.

이와 같이, 제 1 전극(502)의 개수가 제 2 전극(503)의 개수보다 더 많으면 어드레스 기간에서 발생하는 어드레스 방전의 효율이 향상될 수 있다.As such, when the number of the first electrodes 502 is greater than the number of the second electrodes 503, the efficiency of the address discharge occurring in the address period may be improved.

한편, 제 1 전극(502)의 메인 전극(502-1)은 투명 전극(502a)과 버스 전극(502b)을 구비하는 것이 바람직하다.On the other hand, the main electrode 502-1 of the first electrode 502 preferably includes a transparent electrode 502a and a bus electrode 502b.

여기서, 보조 전극(502-2)이 실질적으로 불투명한 전극인 경우에는 개구율이 감소함으로써 구현되는 영상의 휘도가 감소할 수 있다. 따라서 보조 전극(502-2)은 투명 전극을 구비하는 것이 바람직하다. 즉, 보조 전극(502-2)은 투명 전극인 것이다.Here, when the auxiliary electrode 502-2 is a substantially opaque electrode, the luminance of an image to be realized may be reduced by decreasing the aperture ratio. Therefore, the auxiliary electrode 502-2 preferably includes a transparent electrode. That is, the auxiliary electrode 502-2 is a transparent electrode.

아울러, 제 2 전극(503)은 투명 전극(503a)과 버스 전극(503b)을 구비한다.In addition, the second electrode 503 includes a transparent electrode 503a and a bus electrode 503b.

이상에서와 같이, 제 1 전극(502)이 보조 전극(502-2)과 메인 전극(502-1)을 포함하게 되면 제 1 전극(502)과 제 2 전극(503) 사이에서 방전의 발생 시 보조 전극(502-2)이 점화기(Igniter)의 기능을 수행함으로써 제 1 전극(502)과 제 2 전극(503) 사이의 방전 개시 전압(Firing Voltage)을 낮출 수 있다. 이와 같이, 방전 개시 전압이 낮아짐으로써 방전 전류(Discharge Current)의 발생량이 감소하고, 아울러 방전 효율이 향상된다.As described above, when the first electrode 502 includes the auxiliary electrode 502-2 and the main electrode 502-1, when the discharge is generated between the first electrode 502 and the second electrode 503. The auxiliary electrode 502-2 may lower the discharge voltage between the first electrode 502 and the second electrode 503 by performing a function of an igniter. As described above, the discharge start voltage is lowered, so that the amount of discharge current generated is reduced, and the discharge efficiency is improved.

아울러, 제 1 전극(502)의 보조 전극(502-2)과 제 2 전극(503) 사이에서 점화된 방전은 제 1 전극(502)의 메인 전극(502-1) 방향으로 확산되고, 이후 제 1 전극(502)이 메인 전극(502-1)과 제 2 전극(503) 사이에서 주 방전이 발생한다. 이에 따라, 제 1 전극(502)과 제 2 전극(503) 사이의 방전 개시 전압을 낮추면서도 제 1 전극(502)의 보조 전극(502-2)과 제 2 전극(503)의 사이에서 발생한 방전을 방전 셀 후방으로 보다 용이하게 확산시킬 수 있어서 구현되는 영상의 휘도가 향상될 수 있다.In addition, the discharge ignited between the auxiliary electrode 502-2 of the first electrode 502 and the second electrode 503 is diffused toward the main electrode 502-1 of the first electrode 502, and then Main discharge occurs between the first electrode 502 and the main electrode 502-1 and the second electrode 503. Accordingly, the discharge generated between the auxiliary electrode 502-2 of the first electrode 502 and the second electrode 503 while lowering the discharge start voltage between the first electrode 502 and the second electrode 503. Can be diffused more easily behind the discharge cell, so that the luminance of the image can be improved.

다음, 도 5b를 살펴보면 앞선 도 5a의 경우와 같이 제 1 전극(500)의 개수가 제 2 전극(510)의 개수와 다르다. 바람직하게는, 제 1 전극(500)의 개수가 제 2 전극(510)의 개수보다 더 많다. 아울러, 제 1 전극(500)과 제 2 전극(510)은 앞선 도 4b의 경우와 같이 단일층이다.Next, referring to FIG. 5B, as in the case of FIG. 5A, the number of first electrodes 500 is different from the number of second electrodes 510. Preferably, the number of the first electrodes 500 is greater than the number of the second electrodes 510. In addition, the first electrode 500 and the second electrode 510 are a single layer as in the case of FIG. 4B.

이와 같이, 제 1 전극(500)과 제 2 전극(510)을 단일층으로 형성하면서도 제 1 전극(500)과 제 2 전극(510)의 개수를 다르게 할 수 있다.As described above, the number of the first electrode 500 and the second electrode 510 may be different while the first electrode 500 and the second electrode 510 are formed as a single layer.

다음, 도 6은 서스테인 신호에 대해 보다 상세히 설명하기 위한 도면이다.Next, FIG. 6 is a diagram for explaining the sustain signal in more detail.

도 6을 살펴보면, 서브필드(Subfield)의 서스테인 기간에서 제 1 전극과 제 2 전극으로 서스테인 신호가 공급되고, 여기서 인접하는 두 개의 서스테인 신호 간의 시간 차이는 차등적이다.Referring to FIG. 6, a sustain signal is supplied to a first electrode and a second electrode in a sustain period of a subfield, where the time difference between two adjacent sustain signals is differential.

보다 자세하게는, 서스테인 기간에서 제 1 전극에 제 1 서스테인 신호(SUS 1)가 공급되고, 이후 제 2 전극에 제 2 서스테인 신호(SUS 2)가 공급되고, 이후 제 1 전극에 제 3 서스테인 신호(SUS 3)가 공급된다고 가정하면, 제 1 서스테인 신호(SUS 1)와 제 2 서스테인 신호(SUS 2)의 시간 차이(ㅿt1)는 제 2 서스테인 신호(SUS 2)와 제 3 서스테인 신호(SUS 3)의 시간 차이(ㅿt2)와 다르다. 바람직하게는, 제 1 서스테인 신호(SUS 1)와 제 2 서스테인 신호(SUS 2)의 시간 차이(ㅿt1)는 제 2 서스테인 신호(SUS 2)와 제 3 서스테인 신호(SUS 3)의 시간 차이(ㅿt2)보다 더 크다. 여기서, 앞선 도 4a 내지 도 4b 및 도 5a 내지 도 5b의 경우와 같이 제 1 전극의 폭 또는 개수 중 적어도 하나는 제 2 전극의 폭 또는 개수 중 적어도 하나 보다 많거나 더 크다.In more detail, in the sustain period, the first sustain signal SUS 1 is supplied to the first electrode, the second sustain signal SUS 2 is supplied to the second electrode, and the third sustain signal () is then supplied to the first electrode. Assuming that SUS 3 is supplied, the time difference t1 between the first sustain signal SUS 1 and the second sustain signal SUS 2 is equal to the second sustain signal SUS 2 and the third sustain signal SUS 3. ) Is different from the time difference (차이 t2). Preferably, the time difference t1 between the first sustain signal SUS 1 and the second sustain signal SUS 2 is the time difference between the second sustain signal SUS 2 and the third sustain signal SUS 3 ( Greater than t2). Here, at least one of the width or number of the first electrodes is greater than or greater than at least one of the width or number of the second electrodes as in the case of FIGS. 4A to 4B and 5A to 5B.

이와 같이, 제 1 전극의 폭 또는 개수 중 적어도 하나는 제 2 전극의 폭 또는 개수 중 적어도 하나 보다 많거나 더 큰 경우에, 인접하는 두 개의 서스테인 신호의 시간 차이를 차등적으로 하는 이유에 대해 살펴보면 다음과 같다.As described above, when at least one of the width or the number of the first electrodes is greater than or greater than at least one of the width or the number of the second electrodes, the reason for differentially making a time difference between two adjacent sustain signals will be described. As follows.

예를 들어, 제 1 전극의 개수 또는 폭 중 적어도 하나가 제 2 전극의 개수 또는 폭 중 적어도 하나보다 더 적거나 작은 경우를 가정하자.For example, assume that at least one of the number or width of the first electrodes is smaller or smaller than at least one of the number or width of the second electrodes.

이러한 경우에, 제 1 서스테인 신호(SUS 1)와 제 2 서스테인 신호(SUS 2)의 시간 차이(ㅿt1)를 제 2 서스테인 신호(SUS 2)와 제 3 서스테인 신호(SUS 3)의 시간 차이(ㅿt2)보다 더 크게 하면, 제 2 전극에 비해 폭이 작거나 개수가 더 적기 때문에 전기 저항이 상대적으로 높은 제 1 전극에 공급되는 제 1 서스테인 신호(SUS 1)에 의해 발생한 서스테인 방전의 세기가 상대적으로 약할 수 있다. 이에 따라, 발생하는 광의 휘도는 충분하지는 않아도 방전 셀 내에서 프라이밍(Priming) 입자가 충분히 발생할 수 있다.In this case, the time difference ㅿ t1 between the first sustain signal SUS 1 and the second sustain signal SUS 2 is determined by the time difference between the second sustain signal SUS 2 and the third sustain signal SUS 3 ( Larger than ㅿ t2), the intensity of the sustain discharge generated by the first sustain signal SUS 1 supplied to the first electrode having a relatively high electrical resistance because the width is smaller or smaller than that of the second electrode is increased. It can be relatively weak. Accordingly, although the luminance of generated light is not sufficient, priming particles may be sufficiently generated in the discharge cell.

그러나 제 1 서스테인 신호(SUS 1)가 공급된 이후에 제 2 서스테인 신호(SUS 2)가 공급되는 시점까지의 시간 차이, 즉 제 1 서스테인 신호(SUS 1)와 제 2 서스테인 신호(SUS 2)의 시간 차이(ㅿt1)가 충분히 크기 때문에 제 1 서스테인 신호(SUS 1)에 의해 방전 셀 내에 발생된 프라이밍 입자의 대부분이 방전 셀 내의 공간 전하와 결합하여 중화(Neutralization)되는 등의 원인으로 인해 소멸되고, 이에 따라 제 2 전극에 제 2 서스테인 신호(SUS 2)가 공급되더라도 제 2 서스테인 신호(SUS 2)는 프라이밍 입자를 충분히 이용하기가 어렵다. 이에 따라, 제 2 서스테인 신호(SUS 2)에 의해 발생하는 서스테인 방전의 세기는 충분히 강하지 못하다.However, after the first sustain signal SUS 1 is supplied, a time difference from the time when the second sustain signal SUS 2 is supplied, that is, between the first sustain signal SUS 1 and the second sustain signal SUS 2. Since the time difference t1 is sufficiently large, most of the priming particles generated in the discharge cell by the first sustain signal SUS 1 are extinguished due to the neutralization combined with the space charge in the discharge cell. Accordingly, even when the second sustain signal SUS 2 is supplied to the second electrode, it is difficult to sufficiently use the priming particles with the second sustain signal SUS 2. Accordingly, the intensity of the sustain discharge generated by the second sustain signal SUS 2 is not strong enough.

한편, 제 2 전극은 제 1 전극에 비해 개수 또는 폭 중 적어도 하나가 더 많거나 크다. 이에 따라, 제 2 서스테인 신호(SUS 2)에 의해 발생하는 방전의 세기는 앞선 제 1 서스테인 신호(SUS 1)에 의해 발생하는 서스테인 방전의 세기 보다는 강하여 방전 셀 내에 프라이밍 입자를 대부분 소거시킨다.On the other hand, at least one of the number or width of the second electrode is larger or larger than that of the first electrode. As a result, the intensity of the discharge generated by the second sustain signal SUS 2 is stronger than the intensity of the sustain discharge generated by the first sustain signal SUS 1, so that most of the priming particles are erased in the discharge cell.

이후, 제 3 서스테인 신호(SUS 3)가 제 1 전극으로 공급되면, 방전 셀 내에 프라이밍 입자들이 제 2 서스테인 신호(SUS 2)에 의해 대부분 소거됨으로써 제 3 서스테인 신호(SUS 3)에 의해 발생하는 방전의 세기는 상대적으로 약하게 된다.Subsequently, when the third sustain signal SUS 3 is supplied to the first electrode, the discharge generated by the third sustain signal SUS 3 by eliminating most of the priming particles in the discharge cell by the second sustain signal SUS 2. The intensity of is relatively weak.

이에 따라, 휘도 및 구동 효율이 저하된다.As a result, the brightness and the driving efficiency are lowered.

반면에, 제 1 전극의 개수 또는 폭 중 적어도 하나가 제 2 전극의 개수 또는 폭 중 적어도 하나보다 더 많거나 큰 경우에 제 1 서스테인 신호(SUS 1)와 제 2 서스테인 신호(SUS 2)의 시간 차이(ㅿt1)를 제 2 서스테인 신호(SUS 2)와 제 3 서스테인 신호(SUS 3)의 시간 차이(ㅿt2)보다 더 크게 하면, 제 2 전극에 비해 폭이 크거나 개수가 더 많기 때문에 전기 저항이 상대적으로 작은 제 1 전극에 공급되는 제 1 서스테인 신호(SUS 1)에 의해 발생한 서스테인 방전의 세기가 충분히 강하고, 아울러 서스테인 방전이 방전 셀 내에서 충분히 확산될 만큼의 시간을 확보할 수 있다.On the other hand, the time of the first sustain signal SUS 1 and the second sustain signal SUS 2 when at least one of the number or width of the first electrodes is greater than or greater than at least one of the number or width of the second electrodes. If the difference ㅿ t1 is larger than the time difference ㅿ t2 between the second sustain signal SUS 2 and the third sustain signal SUS 3, the width is larger or larger than that of the second electrode. The intensity of the sustain discharge generated by the first sustain signal SUS 1 supplied to the first electrode having a relatively small resistance is sufficiently strong, and a time sufficient for the sustain discharge to sufficiently diffuse in the discharge cell can be ensured.

이후, 제 2 전극에 제 2 서스테인 신호(SUS 2)가 공급되면, 제 2 전극의 전기 저항 값이 제 1 전극에 비해 상대적으로 크기 때문에 상대적으로 약한 서스테인 방전이 발생한다. 이에 따라, 방전 셀 내에는 프라이밍 입자가 충분히 발생할 수 있다.Thereafter, when the second sustain signal SUS 2 is supplied to the second electrode, a relatively weak sustain discharge occurs because the electric resistance value of the second electrode is relatively larger than that of the first electrode. Accordingly, priming particles may be sufficiently generated in the discharge cells.

이후 제 1 전극에 제 3 서스테인 신호(SUS 3)가 공급되면, 제 2 서스테인 신호(SUS 2)와 제 3 서스테인 신호(SUS 3)의 시간 차이(ㅿt2)가 충분히 짧기 때문에 제 2 서스테인 신호(SUS 2)에 의해 발생된 서스테인 방전에 의해 방전 셀 내에 발생한 프라이밍 입자를 충분히 활용할 수 있고, 이에 따라 충분히 강한 서스테인 방전이 발생한다.Thereafter, when the third sustain signal SUS 3 is supplied to the first electrode, since the time difference t2 between the second sustain signal SUS 2 and the third sustain signal SUS 3 is sufficiently short, the second sustain signal ( The priming particles generated in the discharge cell can be sufficiently utilized by the sustain discharge generated by SUS 2), whereby a sufficiently strong sustain discharge is generated.

이에 따라, 휘도가 증가하고, 아울러 구동 효율이 향상될 수 있다.Accordingly, the luminance can be increased and the driving efficiency can be improved.

한편, 제 3 서스테인 신호(SUS 3)가 공급된 이후에 제 1 전극에 제 4 서스테인 신호(SUS 4)가 공급된다면, 제 3 서스테인 신호(SUS 3)와 제 4 서스테인 신호(SUS 4) 사이의 시간 차이(ㅿt3)는 제 1 서스테인 신호(SUS 1)와 제 2 서스테인 신호(SUS 2)의 시간 차이(ㅿt1)와 실질적으로 동일한 것도 가능하고, 상이한 것도 가능하다.On the other hand, if the fourth sustain signal SUS 4 is supplied to the first electrode after the third sustain signal SUS 3 is supplied, the third sustain signal SUS 3 and the fourth sustain signal SUS 4 may be separated from each other. The time difference ㅿ t3 may be substantially the same as or different from the time difference ㅿ t1 between the first sustain signal SUS 1 and the second sustain signal SUS 2.

이와 같이, 서스테인 신호 간의 시간 차이에 대해 첨부된 도 7a 내지 도 7b를 결부하여 보다 상세히 살펴보면 다음과 같다.As described above, the time difference between the sustain signals is described in more detail with reference to FIGS. 7A to 7B.

다음, 도 7a 내지 도 7b는 인접하는 두 개의 서스테인 신호의 시간 차이에 대해 보다 상세히 설명하기 위한 도면이다.Next, FIGS. 7A to 7B are diagrams for describing in detail the time difference between two adjacent sustain signals.

도 7a 내지 도 7b에서는 앞선 도 6에서와 같은 제 1 서스테인 신호(SUS 1)와 제 2 서스테인 신호(SUS 2) 사이의 시간 차이(ㅿt1)와 제 2 서스테인 신호(SUS 2)와 제 3 서스테인 신호(SUS 3)의 시간 차이(ㅿt2)의 비율이 1/9에서 9/1 사이의 값일 때, 즉, ㅿt1이 ㅿt2의 1/9배 이상 9/1배 이하 사이일 때, 발생하는 광의 휘도 및 구동 효율을 측정한다.In FIGS. 7A to 7B, the time difference ㅿ t1 and the second sustain signal SUS 2 and the third sustain between the first sustain signal SUS 1 and the second sustain signal SUS 2 as shown in FIG. 6. Occurs when the ratio of the time difference t2 of the signal SUS 3 is a value between 1/9 and 9/1, that is, when t1 is between 1/9 and 9/1 times less than t2. The brightness and driving efficiency of the light are measured.

도 7a 내지 도 7b를 살펴보면, ㅿt1이 ㅿt2의 1/9배 이상 5/5배 이하인 경우에서는 도 6에서 상세히 설명한 바와 같은 이유로 인해 휘도가 2515에서 2460 사이의 상대적으로 작은 값을 갖고, 아울러 구동 효율은 1.615에서 1.57 사이의 상대적으로 작은 값을 갖는 것을 확인할 수 있다.7A to 7B, when 경우 t1 is 1/9 times or more than 5/5 times less than ㅿ t2, the luminance has a relatively small value between 2515 and 2460 for the same reason as described in detail in FIG. It can be seen that the driving efficiency has a relatively small value between 1.615 and 1.57.

아울러, ㅿt1이 ㅿt2의 5/5배에서 6/4배 사이인 경우에서는 ㅿt2의 시간이 과도하게 길기 때문에 제 2 서스테인 신호(SUS 2)에 의해 발생한 프라이밍 입자를 제 3 서스테인 신호(SUS 3)가 충분히 활용하기가 어렵고, 이에 따라 휘도는 대략 2450의 과도하게 작은 값을 갖고, 아울러 구동 효율은 1.56에서 1.55 사이의 상대적으로 작은 값을 갖는 것을 확인할 수 있다.In addition, when ㅿ t1 is between 5/5 times and 6/4 times of ㅿ t2, the time of ㅿ t2 is excessively long, and therefore, priming particles generated by the second sustain signal SUS 2 are used as the third sustain signal SUS. 3) is difficult to fully utilize, and thus the luminance has an excessively small value of approximately 2450, and the driving efficiency has a relatively small value between 1.56 and 1.55.

반면에, ㅿt1이 ㅿt2의 7/3배 이상 9배 이하인 경우에서는 ㅿt1과 ㅿt2의 비율이 적절하여 휘도가 대략 2550에서 2710 사이의 충분히 큰 값을 갖고, 아울러 구동 효율은 1.70에서 1.83의 상대적으로 큰 값을 갖는 것을 확인할 수 있다.On the other hand, when ㅿ t1 is 7/3 or more than 9 times less than ㅿ t2, the ratio of ㅿ t1 and ㅿ t2 is appropriate, so that the luminance is sufficiently large between about 2550 and 2710, and the driving efficiency is 1.70 to 1.83 It can be seen that has a relatively large value of.

이를 고려할 때, 제 1 서스테인 신호(SUS 1)와 제 2 서스테인 신호(SUS 2) 사이의 시간 차이(ㅿt1)는 제 2 서스테인 신호(SUS 2)와 제 3 서스테인 신호(SUS 3)의 시간 차이(ㅿt2)의 7/3배 이상 9배 이하인 것이 바람직하다.In consideration of this, the time difference t1 between the first sustain signal SUS 1 and the second sustain signal SUS 2 is the time difference between the second sustain signal SUS 2 and the third sustain signal SUS 3. It is preferable that they are 7/3 times or more and 9 times or less of (xt2).

다음, 도 8은 인접한 두 개의 서스테인 신호의 시간 차이를 설정하는 방법의 일례에 대해 설명하기 위한 도면이다.Next, FIG. 8 is a diagram for explaining an example of a method for setting a time difference between two adjacent sustain signals.

도 8을 살펴보면, 제 1 전극으로 공급되는 서스테인 신호와 제 2 전극으로 공급되는 서스테인 신호는 각각 전압 상승 기간, 전압 유지 기간, 전압 하강 기간을 포함한다.Referring to FIG. 8, the sustain signal supplied to the first electrode and the sustain signal supplied to the second electrode each include a voltage rising period, a voltage sustain period, and a voltage falling period.

여기서, 제 1 전극으로 공급되는 서스테인 신호와 제 2 전극으로 공급되는 서스테인 신호의 시간 차이(ㅿt)는 제 1 전극으로 공급되는 서스테인 신호의 전압 유지 기간의 종료 시점과 제 2 전극으로 공급되는 서스테인 신호의 전압 유지 기간의 시작 시점 간의 차이일 수 있다.Here, the time difference between the sustain signal supplied to the first electrode and the sustain signal supplied to the second electrode is the end of the voltage sustain period of the sustain signal supplied to the first electrode and the sustain supplied to the second electrode. It may be a difference between the start time points of the voltage sustain period of the signal.

다음, 도 9는 서스테인 신호의 또 다른 일례에 대해 설명하기 위한 도면이다.Next, FIG. 9 is a figure for explaining another example of the sustain signal.

도 9를 살펴보면, 제 1 서스테인 신호(SUS 1)와 제 2 서스테인 신호(SUS 2)의 시간 차이(ㅿt10)는 제 2 서스테인 신호(SUS 2)와 제 3 서스테인 신호(SUS 3)의 시간 차이(ㅿt30)보다 더 크고, 아울러 제 1 서스테인 신호(SUS 1)의 전압 하강 기간의 종료 시점과 제 2 서스테인 신호(SUS 2)의 전압 상승 기간의 시작 시점의 시간 차이는 ㅿt20이고, 제 2 서스테인 신호(SUS 2)와 제 3 서스테인 신호(SUS 3)는 ㅿt40의 시간 동안 중첩(Overlap)될 수 있다.Referring to FIG. 9, the time difference 1t10 between the first sustain signal SUS 1 and the second sustain signal SUS 2 is the time difference between the second sustain signal SUS 2 and the third sustain signal SUS 3. Greater than (t30), and the time difference between the end of the voltage drop period of the first sustain signal SUS 1 and the start of the voltage rise period of the second sustain signal SUS 2 is? T20, and the second The sustain signal SUS 2 and the third sustain signal SUS 3 may overlap for a time of t40.

이와 같이, 인접하는 두 개의 서스테인 신호의 시간 차이를 차등적으로 하면서 인접하는 두 개의 서스테인 신호를 중첩시키는 것도 가능한 것이다.In this manner, it is also possible to superimpose two adjacent sustain signals while making the differential time difference between two adjacent sustain signals different.

이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.As such, the technical configuration of the present invention described above can be understood by those skilled in the art that the present invention can be implemented in other specific forms without changing the technical spirit or essential features of the present invention.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the exemplary embodiments described above are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the appended claims rather than the foregoing detailed description, and the meaning and scope of the claims are as follows. And all changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.

이상에서 상세히 설명한 바와 같이, 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치는 제 1 전극과 제 2 전극이 비대칭이고, 아울러 인접하는 서스테인 신호 간의 시간 차이가 차등적으로 설정함으로써 구동 효율이 향상되고, 아울러 발생하는 광의 휘도가 향상되는 효과가 있다.As described above in detail, in the plasma display device according to the embodiment of the present invention, the first electrode and the second electrode are asymmetrical, and the driving time is improved by differentially setting the time difference between adjacent sustain signals. In addition, there is an effect that the brightness of the generated light is improved.

Claims (6)

서로 나란한 제 1 전극과 제 2 전극이 배치되는 전면 기판과A front substrate having a first electrode and a second electrode arranged in parallel with each other; 상기 전면 기판과 대항되게 배치되는 후면 기판A rear substrate disposed opposite the front substrate 을 포함하고,Including, 상기 제 1 전극과 제 2 전극은 비대칭이고,The first electrode and the second electrode are asymmetric, 서브필드(Subfield)의 서스테인 기간에서 상기 제 1 전극과 제 2 전극으로 각각 서스테인 신호가 공급되고, 인접하는 두 개의 서스테인 신호 간의 시간 차이는 차등적인 플라즈마 디스플레이 장치.And a sustain signal is supplied to the first electrode and the second electrode in the sustain period of the subfield, and the time difference between two adjacent sustain signals is differential. 제 1 항에 있어서,The method of claim 1, 상기 제 1 전극의 개수는 상기 제 2 전극의 개수와 다른 플라즈마 디스플레이 장치.And the number of the first electrodes is different from the number of the second electrodes. 제 1 항에 있어서,The method of claim 1, 상기 제 1 전극의 폭은 상기 제 2 전극의 폭과 다른 플라즈마 디스플레이 장치The width of the first electrode is different from the width of the second electrode plasma display device 제 1 항에 있어서,The method of claim 1, 상기 서스테인 기간에서 상기 제 1 전극에 제 1 서스테인 신호가 공급되고, 이후 상기 제 2 전극에 제 2 서스테인 신호가 공급되고, 이후 제 1 전극에 제 3 서스테인 신호가 공급되고,In the sustain period, a first sustain signal is supplied to the first electrode, a second sustain signal is supplied to the second electrode, and a third sustain signal is then supplied to the first electrode. 상기 제 1 서스테인 신호와 제 2 서스테인 신호의 시간 차이는 상기 제 2 서스테인 신호와 제 3 서스테인 신호의 시간 차이와 다른 플라즈마 디스플레이 장치.And a time difference between the first sustain signal and the second sustain signal is different from a time difference between the second sustain signal and the third sustain signal. 제 4 항에 있어서,The method of claim 4, wherein 상기 제 1 전극의 폭 또는 개수 중 적어도 하나는 상기 제 2 전극의 폭 또는 개수 중 적어도 하나보다 많거나 크고,At least one of the width or number of the first electrode is greater than or greater than at least one of the width or number of the second electrode, 상기 제 1 서스테인 신호와 제 2 서스테인 신호의 시간 차이는 상기 제 2 서스테인 신호와 제 3 서스테인 신호의 시간 차이보다 더 큰 플라즈마 디스플레이 장치.And the time difference between the first sustain signal and the second sustain signal is greater than the time difference between the second sustain signal and the third sustain signal. 제 5 항에 있어서,The method of claim 5, wherein 상기 제 1 서스테인 신호와 제 2 서스테인 신호의 시간 차이는 상기 제 2 서스테인 신호와 제 3 서스테인 신호의 시간 차이의 7/3배 이상 9배 이하인 플라즈마 디스플레이 장치.And a time difference between the first sustain signal and the second sustain signal is 7/3 or more and 9 times or less than a time difference between the second sustain signal and the third sustain signal.
KR1020060137968A 2006-12-29 2006-12-29 Plasma Display Apparatus KR100844833B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060137968A KR100844833B1 (en) 2006-12-29 2006-12-29 Plasma Display Apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060137968A KR100844833B1 (en) 2006-12-29 2006-12-29 Plasma Display Apparatus

Publications (2)

Publication Number Publication Date
KR20080062326A true KR20080062326A (en) 2008-07-03
KR100844833B1 KR100844833B1 (en) 2008-07-08

Family

ID=39814469

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060137968A KR100844833B1 (en) 2006-12-29 2006-12-29 Plasma Display Apparatus

Country Status (1)

Country Link
KR (1) KR100844833B1 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4273058B2 (en) * 2003-08-26 2009-06-03 キヤノン株式会社 Image forming apparatus

Also Published As

Publication number Publication date
KR100844833B1 (en) 2008-07-08

Similar Documents

Publication Publication Date Title
KR100844819B1 (en) Plasma Display Apparatus
KR100683794B1 (en) Method for driving plasma display panel
KR100683792B1 (en) Method for driving plasma display panel
KR100844833B1 (en) Plasma Display Apparatus
KR100820964B1 (en) Plasma display panel
KR100862563B1 (en) Plasma Display Panel
KR100683795B1 (en) Method for driving plasma display panel
CN101271810B (en) Plasma display device
US7576495B2 (en) Plasma display panel
KR100811485B1 (en) Plasma display panel
KR100820963B1 (en) Plasma display panel
US20090278836A1 (en) Method of driving plasma display panel
KR100877828B1 (en) Plasma Display Panel
KR100647667B1 (en) Driving method of plasma display panel
US20080100539A1 (en) Plasma display panel
US20080100537A1 (en) Plasma display apparatus and method of driving the same
KR100867585B1 (en) Plasma Display Panel
KR100811529B1 (en) Plasma display panel
KR20080062325A (en) Plasma display panel
KR100820977B1 (en) Plasma display panel
KR20080060997A (en) Plasma display panel
KR100696480B1 (en) Plasma display panel and driving method for the same
KR20080092749A (en) Plasma display apparatus
KR20080058788A (en) Plasma display panel
KR20080092751A (en) Plasma display apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120619

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee