KR20080058169A - Substrate-holder, etching method of the substrate, and the fabrication method of a magnetic recording media - Google Patents
Substrate-holder, etching method of the substrate, and the fabrication method of a magnetic recording media Download PDFInfo
- Publication number
- KR20080058169A KR20080058169A KR1020070117709A KR20070117709A KR20080058169A KR 20080058169 A KR20080058169 A KR 20080058169A KR 1020070117709 A KR1020070117709 A KR 1020070117709A KR 20070117709 A KR20070117709 A KR 20070117709A KR 20080058169 A KR20080058169 A KR 20080058169A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- etching
- processed
- substrate holder
- plate
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 337
- 238000005530 etching Methods 0.000 title claims abstract description 94
- 238000000034 method Methods 0.000 title claims abstract description 83
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000012212 insulator Substances 0.000 claims abstract description 108
- 230000008569 process Effects 0.000 claims description 50
- 230000007246 mechanism Effects 0.000 claims description 45
- 238000001020 plasma etching Methods 0.000 claims description 6
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 5
- 238000007599 discharging Methods 0.000 claims 1
- 238000000926 separation method Methods 0.000 claims 1
- 239000004020 conductor Substances 0.000 description 32
- 239000007789 gas Substances 0.000 description 25
- 239000010410 layer Substances 0.000 description 21
- 239000004065 semiconductor Substances 0.000 description 19
- 239000000463 material Substances 0.000 description 14
- 239000000696 magnetic material Substances 0.000 description 13
- 230000002093 peripheral effect Effects 0.000 description 7
- 230000008093 supporting effect Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 230000006872 improvement Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 239000005341 toughened glass Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000000112 cooling gas Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 238000003672 processing method Methods 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 230000009257 reactivity Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000005299 abrasion Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000007865 diluting Methods 0.000 description 2
- 238000000609 electron-beam lithography Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000001976 improved effect Effects 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000000615 nonconductor Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000010926 purge Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- -1 CF 4 Chemical compound 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 125000003178 carboxy group Chemical group [H]OC(*)=O 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000005297 pyrex Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
- C03C15/00—Surface treatment of glass, not in the form of fibres or filaments, by etching
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/74—Record carriers characterised by the form, e.g. sheet shaped to wrap around a drum
- G11B5/743—Patterned record carriers, wherein the magnetic recording layer is patterned into magnetic isolated data islands, e.g. discrete tracks
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/74—Record carriers characterised by the form, e.g. sheet shaped to wrap around a drum
- G11B5/82—Disk carriers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/84—Processes or apparatus specially adapted for manufacturing record carriers
- G11B5/8404—Processes or apparatus specially adapted for manufacturing record carriers manufacturing base layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/84—Processes or apparatus specially adapted for manufacturing record carriers
- G11B5/855—Coating only part of a support with a magnetic layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
Abstract
Description
본 발명은 기판 홀더 및 기판의 에칭 방법 및 자기 기록 매체의 제조 방법에 관한 것으로, 특히 기록층이 요철 패턴으로 형성되어 있는 자기 기록 매체의 제조에 적합한 기판 홀더 및 기판의 에칭 방법에 관한 것이다.BACKGROUND OF THE
하드 디스크 장치는, 원반 형상의 자기 기록 매체를 고속으로 회전시켜, 자기 헤드에 의해 디지털 신호를 기록·재생하고 있다. 종래에는, 자기 기록 매체는, 표면이 매우 평탄한 원반 형상의 알루미늄 기판, 혹은 강화 유리 기판에, 자성체를 스퍼터링 등에 의해 증착한 것을 이용하고 있었다. 기록 밀도의 상승에 수반하여, 상기 기록 매체에 대해 기록층을 구성하는 자성체의 미립자화, 자성체 재료의 변경, 자성체의 적층 구조의 고안, 수직 기록 방식의 채용 등에 의해 면 기록 밀도의 향상이 도모되어 왔다. 그런데, 매체에 기인한 노이즈나 크로스 토크, 열 요동 내성 등의 문제에 의해, 기존의 기록 매체에서는 기록 밀도 향상의 한계가 보이기 시작하였다. 그래서, 자기 기록층에 소정의 요철을 형성함으로써, 가일층의 기록 밀도 향상을 실현할 수 있는 자기 기록 매체, 이른바 디스크리트 트랙 미디어(Discrete Track Media)나 패턴드 미디어(Patterned Media) 등의 기록 매체가 제안되어 있다(예를 들어, 특허 문헌 1 참조).The hard disk device rotates a disk-shaped magnetic recording medium at high speed, and records and reproduces a digital signal by the magnetic head. Conventionally, the magnetic recording medium used what deposited the magnetic substance by sputtering etc. on the disk-shaped aluminum substrate or tempered glass substrate with a very flat surface. With the increase of the recording density, the surface recording density can be improved by making the magnetic material constituting the recording layer into the recording medium, changing the magnetic material, designing the laminated structure of the magnetic material, adopting the vertical recording method, and the like. come. However, due to problems such as noise, crosstalk, and thermal fluctuation resistance due to the medium, the limit of the recording density improvement has begun to be observed in the existing recording medium. Therefore, by forming predetermined irregularities in the magnetic recording layer, a magnetic recording medium capable of realizing further improvement in recording density, a so-called discrete track media or a recording medium such as patterned media, has been proposed. (For example, refer patent document 1).
자기 기록층에 요철을 형성하는 프로세스는, 대략 2종류로 분류할 수 있다. 하나는, 기판에 자성체를 증착한 것에 원하는 마스크를 실시하고, 비마스크부의 자성체를 직접 에칭하는 방법이다. 다른 하나는, 기판 자체 혹은, 기판에 퇴적시킨 질화 실리콘이나 산화 실리콘 등의 비자성체막(이후, 양자를 포함하여 기판이라 칭함)에 원하는 마스크를 실시하고, 상기 기판에 에칭에 의해 요철 가공을 실시한 것에, 자성체를 증착시키는 방법이다.The process of forming irregularities in the magnetic recording layer can be roughly classified into two types. One is to apply a desired mask to the deposition of a magnetic substance on a substrate, and to directly etch the magnetic substance of the non-mask portion. The other is to apply a desired mask to the substrate itself or to a nonmagnetic film (hereinafter, referred to as a substrate), such as silicon nitride or silicon oxide deposited on the substrate, and to perform irregularities processing by etching the substrate. This is a method of depositing a magnetic substance.
기판 혹은 자성체에 마스크를 실시하는 방법으로서는, 나노 임프린트법이나 광 리소그래피, 전자선 리소그래피 등이 있다. 또한, 마스크를 실시한 기판 혹은 자성체를 에칭하는 방법으로는, 습식 에칭이나, 플라즈마 에칭, 이온 빔 에칭, 이온 밀링, 중성 빔 에칭 등의 건식 에칭이 고려된다. 특히, 반도체 디바이스의 제조에서 널리 이용되고 있는 플라즈마 에칭 기술은, 대량 생산성까지 고려한, 기판 혹은 자성체의 요철 가공에 응용을 기대할 수 있다.As a method of masking a board | substrate or a magnetic body, nanoimprint method, an optical lithography, an electron beam lithography, etc. are mentioned. As a method of etching a masked substrate or magnetic material, dry etching such as wet etching, plasma etching, ion beam etching, ion milling, and neutral beam etching is considered. In particular, the plasma etching technique widely used in the manufacture of semiconductor devices can be expected to be applied to the uneven processing of substrates or magnetic bodies in consideration of mass productivity.
플라즈마 에칭은, 감압된 처리실에 처리용의 가스를 도입하고, 평판 안테나나 코일형 안테나 등을 통해, 처리실에 소스 전원으로부터 고주파 전력을 투입함으로써 상기 가스를 플라즈마화하고, 이에 의해 발생한 이온이나 래디컬을 기판에 조사함으로써 진행한다. 플라즈마원에는, 플라즈마를 발생시키는 방식의 차이에 따라, 유자장(有磁場) 마이크로파 타입, 유도 결합(ICP : Inductively Coupled Plasma) 타입, 용량 결합(CCP : Capacitively Coupled Plasma) 타입 등, 다양한 방식이 존재하고 있다.Plasma etching introduces a gas for processing into a reduced pressure processing chamber, and plasmaizes the gas by inputting a high frequency power from a source power source into the processing chamber through a flat plate antenna, a coil antenna, or the like, thereby removing ions and radicals generated therefrom. It proceeds by irradiating a board | substrate. Plasma sources have a variety of methods, such as a magnetic field microwave type, an inductively coupled plasma (ICP) type, and a capacitively coupled plasma type (CCP), depending on the difference in the method of generating the plasma. Doing.
또한, 기판을 적재하는 스테이지에 고주파 바이어스를 인가함으로써, 플라즈마 중의 이온을 적극적으로 기판에 인입할 수 있고, 이에 의해 에칭 속도의 향상이나, 수직 가공성의 향상을 실현할 수 있다. 상기 고주파 바이어스는, 플라즈마 생성에 이용되는 소스 전원의 주파수보다도 1자리수 내지 3자리수 낮은 주파수를 이용하는 경우가 많다.In addition, by applying a high frequency bias to the stage on which the substrate is loaded, ions in the plasma can be actively introduced into the substrate, whereby the etching rate and the vertical workability can be improved. The high frequency bias is often one to three digits lower than the frequency of the source power source used for plasma generation.
또한, 특허 문헌 2에는, 기판을 1매씩 건식 에칭하기에 적합한 기판 홀더의 예가 개시되어 있다.In addition,
[특허 문헌 1] 일본 특허 출원 공개 평9-97419호 공보[Patent Document 1] Japanese Patent Application Laid-open No. Hei 9-97419
[특허 문헌 2] 일본 특허 출원 공개 제2006-222127호 공보[Patent Document 2] Japanese Patent Application Laid-Open No. 2006-222127
그러나, 종래의 플라즈마 에칭 장치를 이용하여 자기 기록 매체에 요철 가공을 실시하고자 하면, 이하에 나타내는 2가지의 과제가 발생한다. 우선, 제1 과제로서, 기판의 재질이 강화 유리 등의 비도전체였던 경우, 기판에 고주파 바이어스가 인가되기 어려워지는 것을 들 수 있다. 기판이 비도전체였던 경우, 스테이지로부터 플라즈마까지의 고주파 임피던스는, 비도전체의 기판이 적재되어 있는 부분만이 현저하게 높아져 버린다. 그로 인해, 기판을 통해 고주파 전류가 흐르기 어렵게 되어 버려, 기판의 에칭이 진행되지 않게 된다. 이것을 보충하기 위해 고주파 바이어스 전력을 증가시키면, 에너지 효율이 악화될 뿐만 아니라, 스테이지의 기판이 적재되어 있는 부분 이외가 에칭되어 버려, 스테이지 부품 등의 수명이 짧아져 운전 비용이 증가할 우려나, 스테이지 부품의 마모에 기인한 이물질이 발생할 우려가 발생한다.However, if the uneven processing is to be performed on the magnetic recording medium using a conventional plasma etching apparatus, the following two problems arise. First, as a 1st subject, when a material of a board | substrate was a nonelectroconductor, such as tempered glass, it becomes difficult to apply a high frequency bias to a board | substrate. In the case where the substrate is a non-conductor, the high frequency impedance from the stage to the plasma is significantly increased only in the portion where the substrate of the non-conductor is loaded. Therefore, high frequency electric current becomes difficult to flow through a board | substrate, and etching of a board | substrate does not advance. In order to compensate for this, increasing the high-frequency bias power not only deteriorates energy efficiency, but also etches portions other than the substrate on which the stage is loaded, which shortens the life of stage components and the like, and increases the operating cost. There is a fear that foreign matters due to the wear of the parts are generated.
다음에, 제2 과제로서, 기판 이면의 패턴 손상이나, 기판 이면에의 이물질의 부착을 들 수 있다. 자기 기록 매체는 매체 1매당의 기록 용량을 높이기 위해 표리 양면을 기록층으로서 이용하고 있다. 따라서, 디스크리트 트랙 미디어나 패턴드 미디어도 표리 양면에 요철 가공을 실시할 필요가 생긴다. 기판의 표면측, 즉 플라즈마에 접하는 면의 처리를 행하고 있는 동안에, 기판의 이면측이 스테이지 표면에 접하면, 기판 이면측의 요철 패턴이 손상을 받거나, 혹은 기판 이면측의 요철 패턴에 이물질이 부착되는 경우가 발생한다. 이에 의해, 요철 패턴에 중대한 결함 을 야기할 가능성이 높아진다.Next, as a 2nd subject, the damage of the pattern on the back surface of a board | substrate, and adhesion of a foreign material to the back surface of a board | substrate are mentioned. The magnetic recording medium uses both front and back sides as a recording layer in order to increase the recording capacity per one medium. Therefore, the discrete track media and the patterned media also need to be roughened on both sides of the front and back. If the back side of the substrate is in contact with the stage surface while the surface side of the substrate, i.e., the surface in contact with the plasma, is in contact with the stage surface, the uneven pattern on the back side of the substrate is damaged or foreign matter adheres to the uneven pattern on the back side of the substrate. It happens. This increases the possibility of causing a serious defect in the uneven pattern.
이것을 피하기 위해서는, 기판을 스테이지에 직접 적재하지 않고, 기판의 양면이 플라즈마와 접하도록, 플라즈마 중에 기판을 보유 지지하고, 기판의 표리 양면을 일괄로 에칭하는 방법도 고려된다. 그런데, 이러한 양면 일괄의 처리 방법은, 비도전체인 기판에 바이어스를 인가하는 것이 곤란해져, 에칭 속도가 올라가지 않는 것, 수직 가공이 곤란해지는 것이 문제가 된다.In order to avoid this, a method of holding the substrate in the plasma and etching both the front and back sides of the substrate in a batch without considering directly loading the substrate on the stage, so as to contact both sides of the substrate. By the way, in such a double-sided batch processing method, it becomes difficult to apply a bias to the board | substrate which is a nonelectroconductor, and it becomes a problem that an etching rate does not go up and a vertical process becomes difficult.
또한, 기판의 양면에 양호한 요철 패턴 가공을 실시하기 위해서는, 에칭 처리 중 뿐만 아니라, 기판의 반송에 관해서도 주의를 해야 한다. 통상의 반도체 디바이스 제조용의 에칭 장치에서는, 실리콘 기판을 처리실 내로 반입·반출할 때에는, 실리콘 기판의 이면에 반송 아암이 반드시 접촉한다. 따라서, 양면 가공이 필수인 자기 기록 매체를 에칭할 때에, 동일한 반송 시스템을 이용하는 것은 불가능하다.In addition, in order to perform favorable uneven | corrugated pattern process on both surfaces of a board | substrate, attention should be paid not only not only during an etching process but also about conveyance of a board | substrate. In the normal etching apparatus for semiconductor device manufacture, when carrying a silicon substrate in and out of a process chamber, a conveyance arm necessarily contacts the back surface of a silicon substrate. Therefore, it is impossible to use the same conveyance system when etching a magnetic recording medium for which duplex processing is essential.
상기 특허 문헌 1이나 특허 문헌 2에서는, 이러한 과제에 대해서는 전혀 배려되어 있지 않다.In the said
본 발명의 목적 중 하나는, 양면에 피처리면을 갖는 피처리 기판의 처리나 반송시에, 피처리 기판에 형성된 패턴의 손상을 회피하고, 피처리 기판의 표리 양면에 패턴을 효율적으로 형성하는 데 적합한 기판 홀더를 제공하는 것이다.One of the objectives of the present invention is to avoid damage to a pattern formed on a substrate during processing or transport of the substrate having the surface to be treated on both sides, and to efficiently form the pattern on both sides of the substrate. It is to provide a suitable substrate holder.
본 발명의 다른 목적은, 기판의 양면에 기록층이 요철 패턴으로 형성되어 있는 자기 기록 매체를 효율적으로 형성하는 데 적합한 저비용의 기판 제조 장치 및 자기 기록 매체의 제조 방법을 제공하는 것이다.Another object of the present invention is to provide a low cost substrate manufacturing apparatus and a method of manufacturing a magnetic recording medium, which are suitable for efficiently forming a magnetic recording medium having a recording layer formed on both surfaces of a substrate in an uneven pattern.
본 발명의 기판 홀더는, 관통 구멍이 복수 마련된 판 형상 절연체 부재와, 상기 각 관통 구멍에 결합할 수 있는 볼록부를 구비한 도전성 보유 지지 부재를 구비하고, 상기 볼록부가 상기 관통 구멍에 결합한 상태에 있어서, 상기 관통 구멍 내에 기판 적재면과, 상기 기판 적재면에 수직인 방향의 두께를 갖는 간극부가 형성되어 이루어지는 것을 특징으로 한다.The board | substrate holder of this invention is equipped with the plate-shaped insulator member provided with the some through hole, and the electroconductive holding member provided with the convex part which can couple to each said through hole, and the said convex part couple | bonded with the said through hole in the state And a gap portion having a thickness in the direction perpendicular to the substrate loading surface and the substrate loading surface is formed in the through hole.
여기서, 상기 간극부의 두께는 0.05 mm 내지 1 mm의 사이로 설정되고, 상기 절연체 부재는 1 mm 내지 15 mm의 두께로 설정되어, 고주파 바이어스로부터 본 상기 절연체 부재의 임피던스를, 상기 간극부와 피처리 기판과의 합성 임피던스보다도 크게 한 것을 특징으로 한다. 또한, 상기 기판 홀더는, 피에칭 기판을 복수 적재할 수 있는 구성으로 되어 있다.Here, the thickness of the gap portion is set between 0.05 mm and 1 mm, the insulator member is set to a thickness of 1 mm to 15 mm, the impedance of the insulator member viewed from a high frequency bias, the gap portion and the substrate to be processed. It is characterized by making it larger than the combined impedance of and. The substrate holder is configured to allow a plurality of substrates to be etched.
또한, 본 발명에 따른 표리 양면에 기록층을 갖는 자기 기록 매체의 제조 방법은, 피처리 기판의 양면에 대해 O2 혹은 CO2를 포함하는 가스계의 플라즈마에 의해 베이스 레지스트를 에칭하는 공정과, 플루오로카본계의 플라즈마에 의해 절연체층을 에칭하는 공정과, O2계의 플라즈마에 의해 상기 절연체층 상부에 잔류한 레지스트를 제거하는 공정의 적어도 3개의 공정을, 동일한 처리실에서 일관 처리를 행하는 것을 특징으로 한다.Further, the manufacturing method of the magnetic recording medium having a double-sided recording layer on the both according to the invention, the step of etching the base resist by plasma of the gas system containing O 2 or CO 2 for a substrate to be processed on both sides, Consistent processing of at least three steps of the step of etching the insulator layer by the fluorocarbon plasma and the step of removing the resist remaining on the insulator layer by the O 2 plasma are performed in the same process chamber. It features.
또한, 본 발명에 따른 플라즈마 처리 방법은, 양면에 피처리면을 갖는 피처리 기판을 적재한 기판 홀더 자체를 에칭 장치의 처리실에 반입하고, 기판 홀더마 다 플라즈마 처리를 행하는 것을 특징으로 하고 있다. 여기서, 기판 홀더의 외경은, 반도체 디바이스용의 웨이퍼 사이즈와 동일한 200 mm 혹은 300 mm로 하는 것이 바람직하다.Moreover, the plasma processing method which concerns on this invention is characterized by carrying in the plasma processing for every board | substrate holder, carrying the board | substrate holder itself which mounted the to-be-processed substrate which has a to-be-processed surface on both surfaces, into a process chamber of an etching apparatus. Here, the outer diameter of the substrate holder is preferably 200 mm or 300 mm which is the same as the wafer size for the semiconductor device.
본 발명에 따른 기판 홀더는, 피처리 기판의 이면에 간극부가 형성되어 있으므로, 기판 표면의 에칭 처리를 행하고 있는 동안에, 기판 이면에 형성된 패턴을 손상시키는 것을 회피할 수 있다. 또한, 기판 홀더마다 반송을 행하므로, 반송 중에 기판 이면에 형성된 패턴을 손상시키는 것도 회피할 수 있다.In the substrate holder according to the present invention, since the gap portion is formed on the back surface of the substrate to be processed, it is possible to avoid damaging the pattern formed on the back surface of the substrate while etching the substrate surface. Moreover, since conveyance is performed for every board | substrate holder, damaging the pattern formed in the back surface of a board | substrate during conveyance can also be avoided.
또한, 본 발명에 따른 기판 홀더는, 고주파 바이어스로부터 본 상기 절연체 부재의 임피던스를, 상기 간극부와 피처리 기판과의 합성 임피던스보다도 커지도록 구성되어 있으므로, 에칭을 행하는 자기 기록 매체에만 고주파 바이어스를 인가할 수 있다. 이에 의해, 자기 기록 매체만을 효율적으로 에칭하는 것이 가능해져, 상기 절연체 부재에 의해 직접 플라즈마에 노출되는 부분이 소모되는 것도 억제할 수 있다. 이에 의해, 상기 절연체 부재의 마모에 기인한 이물질의 발생이나, 운전 비용의 상승을 억제할 수 있다.Further, the substrate holder according to the present invention is configured so that the impedance of the insulator member seen from the high frequency bias is larger than the combined impedance between the gap portion and the substrate to be processed, so that the high frequency bias is applied only to the magnetic recording medium to be etched. can do. As a result, only the magnetic recording medium can be etched efficiently, and the portion directly exposed to the plasma by the insulator member can be suppressed from being consumed. Thereby, generation | occurrence | production of the foreign material resulting from abrasion of the said insulator member, and an increase of operation cost can be suppressed.
또한, 본 발명에 따른 기판 홀더는, 복수의 피처리 기판을 적재할 수 있도록 구성되어 있으므로, 피처리 기판을 1매씩 처리하는 경우와 비교하여, 대폭의 스루풋의 향상을 기대할 수 있다. 또한, 기판 홀더의 외경을, 200 mm 혹은 300 mm로 함으로써, 반도체 디바이스를 제조하기 위해 널리 이용되고 있는 에칭 장치의 유용한 처리가 가능해져, 에칭 장치에 대한 투자 비용을 억제할 수 있다.Moreover, since the board | substrate holder which concerns on this invention is comprised so that a several to-be-processed board | substrate can be loaded, the improvement of the throughput can be expected significantly compared with the case where a to-be-processed board | substrate is processed one by one. In addition, by setting the outer diameter of the substrate holder to 200 mm or 300 mm, useful processing of the etching apparatus widely used for manufacturing a semiconductor device becomes possible, and the investment cost for the etching apparatus can be suppressed.
또한, 본 발명에 따른 자기 기록 매체의 제조 방법에 따르면, 자기 기록 매체의 표리 양면의 기록층에 요철 패턴을 효율적으로, 저비용으로 형성할 수 있다.Further, according to the method for manufacturing a magnetic recording medium according to the present invention, an uneven pattern can be formed efficiently and at low cost on the recording layers on both sides of the magnetic recording medium.
이하, 도면을 이용하여 본 발명의 피처리 기판의 에칭 처리 장치 및 처리 방법을 실시하기 위한 최량의 형태에 대해 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, the best form for implementing the etching process apparatus and processing method of the to-be-processed substrate of this invention is demonstrated using drawing.
<제1 실시예><First Embodiment>
본 발명의 제1 실시 형태를 도1 내지 도8로 설명한다.A first embodiment of the present invention will be described with reference to Figs.
도1은 본 발명의 제1 실시 형태가 되는 기판 홀더의 개략을 도시하는 사시도이다. 도2는 도1의 O-A 단면도를 도시한다.1 is a perspective view showing an outline of a substrate holder according to a first embodiment of the present invention. FIG. 2 shows a sectional view taken along line O-A in FIG.
기판 홀더(101)는 판 형상 절연체 부재(1), 중심 절연체 부재(2), 링 형상 도전체 부재(4) 및 원판 형상 도전체 부재(5)로 구성되어 있다. 원판 형상의 판 형상 절연체 부재(1)에는 그 중심으로부터 등거리의 위치에 등간격으로 복수의 관통 구멍(3)이 마련되어 있다. 또한, 각 관통 구멍은 그 상부에 기판 적재면이 되는 단차부가 형성되어 있다. 중심 절연체 부재(2), 링 형상 도전체 부재(4) 및 원판 형상 도전체 부재(5)는 일체화되어, 도전성 보유 지지 부재를 구성하고 있다. 이 도전성 보유 지지 부재에 있어서, 중심 절연체 부재(2)는 각 관통 구멍(3)의 중앙부에 대응하는 위치에 있고, 링 형상 도전체 부재(4)는 중앙부가 중심 절연체 부재(2)에 끼워 맞추어져 외주부가 관통 구멍(3)에 결합하도록 구성되어 있다. 즉, 중심 절연체 부재(2)와 링 형상 도전체 부재(4)는, 관통 구멍(3)에 결합할 수 있는 볼록부를 구성하고 있고, 이 볼록부가 관통 구멍(3)에 결합한 상태에서, 기판 홀 더(101)의 상면에는, 피에칭 기판(12)을 보유 지지하기 위한 대략 링 형상의 오목부가 형성된다.The
도1은 기판 홀더(101)에 복수매의 대략 링 형상의 피에칭 기판(12)이 지지되어 있는 상태를 도시하고 있다. 즉, 각 관통 구멍(3)의 상단의 외경은 피에칭 기판(12)의 외경보다도 약간 커, 대략 링 형상의 피에칭 기판(12)이, 판 형상 절연체 부재(1)의 각 관통 구멍(3)에 형성된 오목부에 정확히 들어가는 구조로 되어 있고, 이 오목부의 주연부의 기판 적재면에 피에칭 기판(12)이 보유 지지된다. 또한, 각 피에칭 기판은, 대략 링 형상의 오목부 내에 있어서, 중심 절연체 부재(2)에 의해 중심부 부근이 보유 지지된다. 도2에 도시하는 바와 같이, 판 형상 절연체 부재(1)가 도전성 보유 지지 부재 상에 보유 지지되어 볼록부가 관통 구멍(3) 내에 결합한 상태에 있어서, 각 피에칭 기판의 하면, 환언하면 기판 적재면과, 볼록부의 표면, 환언하면 링 형상 도전체 부재(4)의 상면과의 사이에는, 기판 적재면에 수직인 방향으로 두께를 갖는 간극부(6)가 형성된다.FIG. 1 shows a state in which a plurality of substantially ring-shaped
도1은 기판 홀더에 피처리 기판을 6매 적재한 상태를 도시하고 있지만, 실제로는 더욱 다수의 피처리 기판을 적재하도록 구성하는 쪽이, 스루풋의 관점에서 바람직하다. 예를 들어, 기판 홀더의 외경을 300 mm로 하고, 그것에 외경 φ2.5인치의 피처리 기판을 적재하는 경우, 12매 내지는 14매 정도의 피처리 기판을 적재하는 것이 가능해진다. 외경 φ2인치 혹은 외경 φ1.8인치의 피처리 기판에서는, 더욱 다수매의 피처리 기판을 적재할 수 있는 것은 물론이다. 이 경우, 판 형상 절연체 부재(1)에 마련하는 관통 구멍(3)의 위치는, 단일의 원 상에 등간격으로 배치 하는 예에 한정되는 것은 아니며, 내외 2개의 동심원 상에 관통 구멍(3)을 교대로 배치하는 등, 기판의 사이즈나 처리 조건에 따라서 다양한 위치를 취할 수 있는 것은 물론이다.Although Fig. 1 shows a state in which six substrates to be processed are stacked in a substrate holder, it is actually preferable to configure a larger number of substrates to be loaded in view of throughput. For example, when the outer diameter of a board | substrate holder is 300 mm and the to-be-processed board | substrate of outer diameter (phi) 2.5 inch is loaded on it, it becomes possible to load about 12 or about 14 to-be-processed board | substrate. It goes without saying that the substrate to be processed having an outer diameter of 2 inches or an outer diameter of 1.8 inches can be loaded with a larger number of substrates. In this case, the position of the through
여기서, 판 형상 절연체 부재(1) 및 중심 절연체 부재(2)의 재질은, 플라즈마에 노출되어도 변질되기 어려운 것이 바람직하다. 즉, 석영(SiO2), 알루미나(Al2O3), 질화알루미늄(AlN), 파이렉스(등록 상표) 등의 재질이 바람직하다. 그 중에서도, 비유전율이 작은 석영은, 판 형상 절연체 부재(1)나 중심 절연체 부재(2)에 고주파 바이어스가 인가되는 것을 방지하는 의미에서 적합하다.Here, it is preferable that the material of the plate-shaped
또한, 판 형상 절연체 부재(1)에는, 피처리 기판(12)을 기판 홀더(101)에 적재할 때나, 기판 홀더와 피처리 기판을 에칭 장치에 반입할 때에 위치 결정을 하기 위한 위치 결정 마크(7)가 형성되어 있다. 위치 결정 마크(7)는, 판 형상 절연체 부재(1)에 물리적으로 오목부를 형성하거나, 혹은 금속, 자성체 등을 판 형상 절연체 부재(1)에 메워 넣음으로써 작성되어 있다. 광, 와전류, 자계 외의 검출 수단에 의해 기판 홀더(101)의 위치 결정 마크(7)의 위치를 검출함으로써, 기판 홀더(101)의 오리엔테이션을 검출하는 것을 가능하게 하고 있다.In addition, the plate-shaped
또한, 기존의 반도체 에칭 장치를 이용하여 기판의 처리를 하는 것이 가능해진다. 즉, 판 형상 절연체 부재(1)의 외경을 φ200 mm 혹은 φ300 mm로 함으로써, 기존의 반도체 에칭 장치의 하부 전극(스테이지) 상에, 예를 들어 φ300 mm의 웨이퍼 대신에 φ300 mm의 판 형상 절연체 부재(1)를 적재하여, 다수매의 피처리 기판 을 동시에 처리하는 것이 가능해진다.Moreover, it becomes possible to process a board | substrate using the existing semiconductor etching apparatus. That is, by making the outer diameter of the plate-shaped
도전성 보유 지지 부재, 즉 링 형상 도전체 부재(4) 및 원판 형상 도체 부재(5)의 재질로서는, 알루미늄, 각종 알루미늄 합금, 티탄 합금, 스테인레스, 보론 도프 실리콘 등의 도전 재료가 바람직하다. 또한, 링 형상 도전체 부재(4)와 원판 형상 도체 부재(5)는, 납땜, 용접 등의 수단으로 일체화되어 있는 쪽이 바람직하다.As materials for the conductive holding member, that is, the ring-shaped
도3에 도시한 바와 같이, 기판 홀더(101)는 판 형상 절연체 부재(1)에 대해 도전성 보유 지지 부재, 즉 중심 절연체 부재(2), 링 형상 도전체 부재(4) 및 원판 형상 도전쌍 부재(5)를 상하로 분리할 수 있는 구조로 되어 있다. 또한, 중심 절연체 부재(2) 및 관통 구멍(3)은, 축 방향에 있어서 중앙부가 돌출됨으로써, 각각 상하에 단차부가 형성되어 있다. 중심 절연체 부재의 상측의 단차부(21)와 관통 구멍(3)의 상측의 단차부(31)는, 판 형상 절연체 부재(1)와 중심 절연체 부재(2), 링 형상 도전체 부재(4) 및 원판 형상 도전쌍 부재(5)를 결합시킨 도2의 상태에 있어서, 실질적으로 동일한 높이이며, 이들 단차부(21)와 단차부(31)에 의해 상기 오목부에 기판 적재면을 구성한다. 또한, 단차부(31)를 약간 높게 하여, 이것만으로 기판 적재면을 구성하도록 해도 좋다. 중심 절연체 부재(2)의 하측의 단부는 링 형상 도전체 부재(4)의 중앙의 구멍의 단차부에 대응하고 있다. 관통 구멍(3)의 하측의 단차부에는, 링 형상 도전체 부재(4)의 외주의 단차부(41)가 결합한다. 또한, 판 형상 절연체 부재(1)의 하면에 형성된 오목부에 원판 형상 도체 부재(5)가 결합한다.As shown in Fig. 3, the
피처리 기판(12)의 적재면과 링 형상 도전체 부재(4)의 윗표면(40)과의 사이에는, 도2에 도시한 바와 같이 간극부(6)가 형성되도록 구성되어 있다. 환언하면, 기판 홀더(101)에 피처리 기판(12)을 적재한 상태에 있어서, 피처리 기판(12)과 링 형상 도전체 부재(4)의 윗표면(40)과의 사이에는, 기판 적재면에 수직인 방향으로 0.05 mm 내지 1 mm 정도 두께의 간극부(6)가 형성된다. 본 발명에 따른 기판 홀더에서는, 이 간극부(6)를 형성함으로써 피처리 기판을 그 이면에 형성된 패턴에 손상을 부여하는 일 없이 에칭 처리가 가능해진다.A
다음에, 본 발명에 따른 기판 홀더에 대응한 피처리 기판의 반송 기구에 대해 도3으로 설명한다. 이 반송 기구는, 밀어 올림 기구(8), 제1 기판 보유 지지 기구(9) 및 제2 기판 보유 지지 기구(15)를 구비하고 있다. 제1 기판 보유 지지 기구(9)는 피처리 기판(12)의 내주부를 보유 지지하면서 반송 가능하다. 제2 기판 보유 지지 기구(15)는 피처리 기판(12)의 외주부를 보유 지지하여 이 기판의 상하 방향을 반전시키는 데 사용된다.Next, the conveyance mechanism of the to-be-processed board | substrate corresponding to the board | substrate holder which concerns on this invention is demonstrated with FIG. This conveyance mechanism is equipped with the pushing-up
기판 홀더(101)에 피처리 기판을 적재하는 경우, 우선 판 형상 절연체 부재(1)를 밀어 올림 기구(8)에 의해 밀어 올림으로써, 판 형상 절연체 부재(1)에 대해 중심 절연체 부재(2), 링 형상 도전체 부재(4), 원판 형상 도전쌍 부재(5)를 분리한다. 이 상태에서, 제1 기판 보유 지지 기구(9)로 보유 지지한 피처리 기판(12)을, 판 형상 절연체 부재(1)의 관통 구멍(3) 내의 적재면, 즉 오목부에 차례로 적재해 간다. 판 형상 절연체 부재(1)에 구비된 복수개의 관통 구멍(3) 전부에 피처리 기판을 적재 종료한 후, 밀어 올림 기구(8)를 하강시킨다.When the substrate to be processed is placed in the
다음에, 본 발명의 제1 실시 형태가 되는 기판 홀더를 이용하여 기판을 처리하는 에칭 장치 및 반송 기구에 대해 설명한다. 도4는 반도체용 에칭 장치의 개략을 도시하는 평면도이다. 이하에 나타낸 반도체 에칭 장치는, 어디까지나 일예이며, 어떠한 형태의 것이라도 상관없다. 또한, 이하의 설명에서는「피처리 기판을 복수매 설치한 상태의 기판 홀더」를「기판 홀더」라 칭한다.Next, the etching apparatus and conveyance mechanism which process a board | substrate using the board | substrate holder which becomes 1st Embodiment of this invention are demonstrated. 4 is a plan view showing an outline of an etching apparatus for a semiconductor. The semiconductor etching apparatus shown below is an example to the last, and what kind of form may be sufficient. In the following description, the "substrate holder in a state where a plurality of substrates to be processed is provided" is referred to as a "substrate holder".
도4에 있어서, 부호 102는 피처리 기판(12)을 복수매 적재한 기판 홀더(101)를 복수매 수용한 후프로, 반도체 처리용의 에칭 장치의 대기 반송부에 설치한다.In Fig. 4,
후프(102)에 수납된 상태의 기판 홀더(101)는, 대기 반송 로봇의 반송 아암(104)에 의해 후프로부터 취출된 후, 대기 반송부의 얼라이너(105)에 적재된다. 얼라이너는 기판 홀더의 수평면 내에서의 위치의 미세 조정과, 주위 방향의 위치 결정의 역할을 담당하고 있다.The board |
다음에, 도5를 이용하여, 본 발명의 기판 홀더를 이용하여 피처리 기판을 처리하기에 적합한, 에칭 장치의 처리실(109)의 구성예에 대해 설명한다. 도5는 반도체용 에칭 장치의 개략을 도시하는 종단면도이다.Next, with reference to FIG. 5, the structural example of the
진공 배기되고, 접지된 진공 챔버(201)의 상부에는, 절연체 천장판(202)과 샤워 플레이트(203)가 구비되어 있다. 가스 공급계(204)로부터 공급된 프로세스 가스는, 상기 샤워 플레이트에 의해 균일하게 처리실에 도입된다. 처리실 하부에는, 온조 기구(212)에 의해 일정 온도로 온조(溫調)된 스테이지(207)가 구비되어 있고, 기판 홀더(101)는 스테이지(207)에 적재된다. 처리실 상부에는 도파관(205)이 구비되어 있고, 이 도파관을 통해 도시하지 않은 플라즈마 소스 전원으로부터 마이크로파가 처리실로 공급된다. 처리실(201)의 외부에는 2계통 내지 3계통의 솔레노이드 코일(208)과, 요크(209)가 구비되어 있고, 솔레노이드 코일에 임의의 직류 전류를 흘림으로써, 처리실에 임의의 형상의 자기장을 발생시킬 수 있다. 상기 자기장과 마이크로파와의 상호 작용에 의해, 처리실 내로 도입된 프로세스 가스를 플라즈마화할 수 있다. 또한, 소스 전력이나 자기장 배치, 처리 압력 등을 조절함으로써, 플라즈마 밀도나 플라즈마 분포를 상세하게 제어할 수 있는 구성으로 되어 있다.An
스테이지(207)에는 정합기(210)를 통해 고주파 전원(21)이 접속되어 있고, 기판 홀더(101)에 설치된 피처리 기판에 고주파 바이어스를 인가할 수 있는 구성으로 되어 있다. 상기 고주파 바이어스는 플라즈마 중의 이온을 적극적으로 피처리 기판에 인입하여, 수직의 처리 형상과 고속의 처리 속도를 실현할 수 있다.The high
또한, 웨이퍼 스테이지는 다이폴식의 정전 척을 구비한 구성으로 하고, 피처리 기판의 처리시에, 기판 홀더의 원판 형상 도전체 부재(5)를 정전 흡착력에 의해 웨이퍼 스테이지 상에 보유 지지할 수 있도록 해도 좋다.In addition, the wafer stage is configured with a dipole type electrostatic chuck, so that the disk-shaped
본 실시예에 따르면, 기판 홀더 내의 피처리 기판의 이면에 간극부가 형성되어 있으므로, 기판 표면의 처리를 행하고 있는 동안에, 기판 이면에 형성된 패턴의 손상을 회피할 수 있고, 또한 자기 기록 매체에만 고주파 바이어스를 인가할 수 있으므로 자기 기록 매체만을 효율적으로 에칭하는 것이 가능해진다.According to this embodiment, since the gap portion is formed on the back surface of the substrate to be processed in the substrate holder, damage to the pattern formed on the back surface of the substrate can be avoided while the substrate surface is being processed, and the high frequency bias is only applied to the magnetic recording medium. Can be applied, so that only the magnetic recording medium can be efficiently etched.
<제2 실시예>Second Embodiment
다음에, 제2 실시예로서 본 발명에 따른 기판 홀더를 이용한 기판의 에칭 방 법에 대해 도3 내지 도5를 참조하면서 설명한다. 우선, 피처리 기판(12)을 기판 홀더(101)에 적재한다. 이 시점에서, 피처리 기판의 표리 양면에는, 이미 마스크용의 패턴이 형성되어 있는 것으로 한다.Next, a method of etching a substrate using the substrate holder according to the present invention as a second embodiment will be described with reference to Figs. First, the
우선, 도3에 도시한 바와 같이, 판 형상 절연체 부재(1)를 밀어 올림 기구(8)에 의해 밀어 올려 두고, 제1 기판 보유 지지 기구(9)로 내주부를 보유 지지한 피처리 기판(12)을, 판 형상 절연체 부재(1)의 기판 적재면인 오목부에 차례로 적재해 간다. 판 형상 절연체 부재(1)에 구비된 복수개의 기판 적재면 전부에 피처리 기판을 적재 종료한 후, 밀어 올림 기구(8)를 하강시킨다. 여기서는, 피처리 기판의 표면, 이면의 패턴 부분에 접촉하지 않고 피처리 기판(12)을 기판 홀더에 설치하는 것이 중요하다.First, as shown in FIG. 3, the to-be-processed board | substrate which pushed up the plate-shaped
복수매의 피처리 기판을 세트 종료한 기판 홀더는, 반도체 에칭 장치용의 웨이퍼 카세트 혹은 후프에 세트된다.The board | substrate holder which complete | finished set of several to-be-processed board | substrate is set to the wafer cassette or hoop for semiconductor etching apparatuses.
다음에, 도4에 도시한 바와 같이, 피처리 기판(12)을 복수매 설치한 기판 홀더를 복수매 수용한 후프를, 반도체 처리용의 에칭 장치의 대기 반송부에 설치한다. 후프(102)에 수납된 상태의 기판 홀더(101)는 대기 반송 아암(104)에 의해 후프로부터 취출된 후, 얼라이너(105)에 적재된다. 얼라이너에 의해 위치와 방향이 조정된 기판 홀더는 로크실(106)에 반입된다. 다음에, 로크실이 도시하지 않은 펌프에 의해 진공 배기된 후, 기판 홀더(101)는 진공 반송 아암(108)에 의해 버퍼실(107)에 반입된다. 그 후, 기판 홀더(101)는 처리실(109)에 반입되고, 소정의 에칭 처리가 실시된다. 즉, 피처리 기판(12)은, 기판 홀더(101)마다 에칭 장치 내 로 반송되어, 기판 홀더마다 에칭 처리가 실시되게 된다. 이때, 지금까지 서술해 온 바와 같이, 본 발명에 따른 기판 홀더를 이용함으로써, 피처리 기판(12)만을 효율적으로 에칭할 수 있고, 또한 판 형상 절연 부재(1)는 플라즈마에 의해 거의 손상을 받지 않는다. 또한, 피처리 기판(12)의 이면측에 형성한 간극부(6)에 의해, 피처리 기판(12)의 이면의 패턴에 손상을 부여할 일도 없다.Next, as shown in Fig. 4, a hoop containing a plurality of substrate holders provided with a plurality of
다음에, 한쪽 면의 처리를 종료한 피처리 기판(12)을 적재한 기판 홀더(101)는, 진공 반송 아암(108)에 의해 처리실(109)로부터 반출되어, 로크실(106)에 반입된다. 다음에, 로크실을 질소 가스 또는 드라이 에어로 퍼지한다. 로크실의 압력이 대기압까지 올라간 후, 기판 홀더(101)는 대기 반송 아암에 의해 로크실로부터 반출되어, 후프(102)에 회수된다.Next, the board |
지금까지 설명해 온 순서로, 모든 피처리 기판(12)의 처리가 종료하고, 모든 피처리 기판(12)을 적재한 기판 홀더(101)가 회수된 후, 상기 후프는 에칭 장치로부터 회수된다.In the order described so far, the processing of all the
다음에, 피처리 기판(12)의 표리를 반전시키는 순서에 대해, 다시 도3을 이용하여 설명한다. 우선, 판 형상 절연체 부재(1)를 밀어 올림 기구(8)에 의해 밀어 올려 두고, 제1 기판 보유 지지 기구(9)로 피처리 기판(12)의 내주부를 보유 지지하고, 피처리 기판(12)을 판 형상 절연체 부재(1)로부터 들어 올린다. 다음에, 제2 기판 보유 지지 기구(15)에 의해 피처리 기판(12)의 외주부를 보유 지지한 후, 제1 기판 보유 지지 기구(9)를 개방한다. 다음에, 제2 기판 보유 지지 기구(15)를 도면 중 θ방향으로 180°회전시켜 기판의 상하 방향을 반전시킨 후, 다시 제1 기 판 보유 지지 기구(9)로 피처리 기판(12)의 내주부를 보유 지지하고, 제2 기판 보유 지지 기구(15)를 개방한다. 마지막으로 제1 기판 보유 지지 기구(9)를 하강시켜, 표리면이 반전되어 있는 피처리 기판(12)을 판 형상 절연체 부재(1)에 설치한다. 이들 일련의 작업을, 피처리 기판(12)의 매수만큼 실시한다.Next, the procedure of inverting the front and back of the to-
복수매의 표리면이 반전된 피처리 기판(12)을 세트 종료한 기판 홀더(101)는, 다시 반도체 에칭 장치용의 후프에 세트된다. 상기 후프는, 다시 에칭 장치에 설치되고, 아직 처리가 실시되어 있지 않은 면의 에칭 처리를 실시한다. 상기 처리는 지금까지 설명해 온 것과 동일한 순서로 행하므로, 설명을 생략한다.The board |
마지막으로, 양면의 처리가 종료한 피처리 기판(12)을 적재한 기판 홀더가 수납된 후프를 에칭 장치로부터 회수한 후, 기판 홀더(101)로부터 피처리 기판(12)을 회수한다.Finally, after collecting the hoop in which the substrate holder on which the two-sided processing has been completed is placed, the hoop containing the substrate holder is collected, and then, the
우선, 판 형상 절연체 부재(1)를 밀어 올림 기구(8)에 의해 밀어 올려 두고, 기판 보유 지지 기구(9)로 내주부를 보유 지지한 피처리 기판(12)을, 판 형상 절연체 부재(1)의 오목부로부터 차례로 회수해 간다. 판 형상 절연체 부재(1)에 구비된 복수개의 오목부 전부로부터 피처리 기판을 회수 종료한 후, 밀어 올림 기구(8)를 하강시킨다.First, the to-be-processed board |
지금까지의 설명에서는, 판 형상 절연체 부재(1)를 밀어 올림 기구(8)로 밀어 올림으로써, 피처리 기판의 적재나 회수를 행하고 있었지만, 제1 실시예의 변형예로서 중심 절연체 부재(2)를 밀어 올리는 것이라도 피처리 기판을 적재, 회수할 수 있다. 이 경우, 원판 형상 도전체 부재(5)의 중심 절연체 부재(2)의 바로 아래 에 개구부를 설치하고, 상기 개구부를 통해 중심 절연체 부재(2)를 밀어 올리기 위한 밀어 올림 기구(8)를 피처리 기판의 매수만큼 설치하면 좋다. 이 경우라도, 중심 절연체 부재(2)와 링 형상 도전체 부재(4)로 구성되는 볼록부가, 판 형상 절연체 부재(1)의 관통 구멍(3) 내에 결합한 상태에 있어서, 각 피에칭 기판의 하면, 환언하면 기판 적재면과, 볼록부의 표면, 환언하면 링 형상 도전체 부재(4)의 상면과의 사이에, 기판 적재면에 수직인 방향으로 두께를 갖는 간극부(6)가 형성되도록 구성한다. 또한, 중심 절연체 부재(2)는 링 형상 도전체 부재(4) 및 원판 형상 도전체 부재(5)에 대해 상하 이동 가능하게 구성된다. 이 경우, 기판 보유 지지 기구(9)는 피처리 기판의 외주부를 보유 지지하는 구조로 하면 좋다.In the above description, although the plate-shaped
본 발명에 따르면, 간극부(6)의 두께와, 판 형상 절연체 부재(1)의 두께를 이하에 기재하는 바와 같이 설정함으로써, 피처리 기판(12)에 효율적으로 고주파 바이어스를 인가하는 것이 가능해진다.According to the present invention, by setting the thickness of the
도6에, 본 발명에 따른 기판 홀더(101)를 이용하여 에칭을 행하고 있을 때의 모식도를 도시한다. 기판 홀더(101)의 상부에는 CCP나 ICP, 혹은 유자장 마이크로파 플라즈마원을 이용하여 생성한 플라즈마(20)가 존재하고 있고, 기판 홀더의 원판 형상 도전체 부재(5) 및 링 형상 도전체 부재(4)에는, 고주파 전원(21)으로부터 주파수 100 ㎑ 내지 13.56 ㎒ 정도의 고주파 바이어스가 인가되어 있다. 플라즈마와 기판 홀더 및 피처리 기판의 상면에는, 바이어스를 인가함으로써 이온 시스(23)가 형성된다.6 shows a schematic diagram when etching is performed using the
인가된 고주파 바이어스 전류는, 판 형상 절연체 부재(1) - 시스(23)(경로 b)를 경유하여 플라즈마(20)에 유입되는 분과, 간극부(6) - 피처리 기판(12) - 시스(23)(경로 c)를 경유하여 플라즈마(20)에 유입되는 분으로 분해하여 생각할 수 있다.The applied high frequency bias current is introduced into the
이 상태를, 전기적인 등가 회로로 도시한 것이 도7이다. 여기서, 판 형상 절연체 부재(1), 간극부(6), 피처리 기판(12)은 모두 고주파 바이어스에 대해서는, 캐패시턴스 성분이라 간주할 수 있고, 시스(23)는 임의의 임피던스를 가진 비선형 소자라 간주할 수 있다.This state is shown by the electric equivalent circuit of FIG. Here, the plate-shaped
도7에 있어서, Z1b는 판 형상 절연체 부재(1)의 단위 면적당의 고주파 임피던스를, Zsb는 판 형상 절연체 부재(1)의 상부에 형성되는 시스의 단위 면적당의 고주파 임피던스를 나타내고 있다. 또한, Z6c는 간극부(6)의, Z3c는 피처리 기판(12)의, Zsc는 피처리 기판(12)의 상부에 형성되는 시스의, 단위 면적당의 고주파 임피던스를 나타내고 있다. 또한, Ib는 경로 b를 경유하여 흐르는 고주파 전류의 전류 밀도를, Ic는 경로 c를 경유하여 흐르는 고주파 전류의 전류 밀도를 나타내고 있다.In FIG. 7, Z1b represents a high frequency impedance per unit area of the plate-shaped
여기서, 간극부(6)와 피처리 기판(12)이 만드는 합성 임피던스(Z6c + Z3c)가 판 형상 절연체 부재(1)의 임피던스(Z1b)와 동등했던 경우를 생각한다. 본 상태를 케이스 1이라 한다. 이 경우에는, 피처리 기판(12) 상의 시스에 걸리는 전압(Vsc)과, 판 형상 절연체 부재(1) 상의 시스에 걸리는 전압(Vsb)은 당연히 동등해진다. 또한, 경로 c를 흐르는 전류 밀도(Ic)와 경로 b를 흐르는 전류 밀도(Ib)도 동등해진다. 즉, 피처리 기판(12) 상의 시스에서 소비되는 전력 밀도(IcVsc)와, 판 형상 절연체 부재(1) 상의 시스에서 소비되는 전력 밀도(IbVsb)는 동등해진다.Here, the case where the composite impedance Z6c + Z3c which the
다음에, 상기한 상태로부터 판 형상 절연체 부재(1)의 두께를 약간 두껍게 하여, 판 형상 절연체 부재(1)가 만드는 임피던스(Z1b)를 크게 한 경우를 생각한다. 본 상태를, 케이스 2라 한다. 이 경우, 다음과 같은 현상이 일어난다.Next, consider the case where the thickness of the plate-shaped
(1) 경로 b 내에서 각 소자에 걸리는 전압을 고려하면, Z1b로 분압되는 전압(V1b)이 커지므로 시스에 걸리는 전압(Vsb)은 반대로 작아진다.(1) Considering the voltage applied to each element in the path b, the voltage V1b divided by Z1b becomes large, so that the voltage Vsb applied to the sheath becomes inversely small.
(2) 경로 b와 경로 c로 분류되는 전류 밀도를 고려하면, Z1b > Z3c + Z6c가 되므로, 경로 b에 흐르는 바이어스 전류의 전류 밀도(Ib)가 작아진다.(2) Considering the current density classified into the path b and the path c, since Z1b> Z3c + Z6c, the current density Ib of the bias current flowing in the path b becomes small.
(3) 상기 (1), (2)의 상승 효과에 의해, 판 형상 절연체 부재(1)의 상부에 형성되는 시스에서 소비되는 전력(Vsb × Ib)은 대폭 감소한다.(3) By the synergistic effects of (1) and (2), the power (Vsb × Ib) consumed in the sheath formed on the plate-shaped
이와 같이, 판 형상 절연체 부재(1)의 두께를 약간 두껍게 함으로써, 판 형상 절연체 부재(1) 상의 시스에서 소비되는 전력은 대폭 감소하고, 그 결과 피처리 기판(12) 상의 시스에서 소비되는 전력이 대폭 증가하게 된다. 즉, 투입한 바이어스 전력은, 효율적으로 피처리 기판(12)의 에칭에 기여하게 된다.Thus, by slightly thickening the thickness of the plate-shaped
반대로, 판 형상 절연체 부재(1)의 두께를 케이스 1로부터 약간 줄인 경우, 케이스 2에서 서술한 것과 완전히 반대의 현상이 일어난다. 즉, 피처리 기판(12) 상의 시스에서 소비되는 전력이 대폭 감소함으로써, 투입한 바이어스 전력은 피처리 기판(12)의 에칭에 거의 기여하지 않게 된다.On the contrary, when the thickness of the plate-shaped
지금까지 서술해 온 것으로부터 명백한 바와 같이, 판 형상 절연체 부재(1)보다도 피처리 기판(12)에 효율적으로 바이어스 전력이 투입되는 임계 상태는, 케 이스 1, 즉 간극부(6)와 피처리 기판(12)이 만드는 합성 임피던스(Z6c + Z3c)가 판 형상 절연체 부재(1)의 임피던스(Z1b)와 동등해진 상태인 것을 알 수 있다. 또한, 케이스 1에서는 판 형상 절연체 부재(1)의 두께를 증가시킴으로써 피처리 기판(12)을 효율적으로 에칭할 수 있는 것을 나타냈지만, 동일한 고려 방법으로 하면 간극부(6)의 두께를 줄이는 것, 즉 Z6c를 줄이는 것에 의해서도 동일한 효과를 기대할 수 있는 것을 알 수 있다.As is clear from what has been described above, the critical state in which the bias power is more efficiently applied to the
다음에, 간극부(6)를 일정 두께(t6)로 설정하였을 때에, 지지 유전체 부재(1)의 두께 t1을 어느 정도까지 두껍게 하면 피처리 기판(12)에 효율적으로 고주파 바이어스가 인가되게 될지를 구체적으로 어림하였다.Next, when the
도8의 실선은, 간극부(6)의 두께 t6에 대한 지지 유전체 부재(1)의 임계 두께 t1c를 나타내고 있고, Z1b = Z6c + Z3c의 관계를 충족시키는 선이다. 여기서는, 지지 유전체 부재(1)의 비유전율을 4(석영), 간극부(6)의 비유전율을 1(진공), 피처리 기판의 비유전율을 6(글래스), 피처리 기판 두께를 0.65 mm로 하여 어림하고 있다. 도8에 있어서, 본 실선보다도 상부의 영역에 존재하는 t1, t6의 값의 조합을 이용하면, 지지 유전체 부재보다도 피처리 기판에 보다 많은 바이어스가 인가되게 된다.The solid line in FIG. 8 shows the critical thickness t1c of the supporting
또한, 도8의 파선은 T1c를 나타내고 있고, Z1b = 1.5 × (Z6c + Z3c)인 관계를 충족시키는 선이다. 도8의 파선보다도 상부의 영역에 존재하는 t1, t6의 조합을 이용하면, 더욱 효율적으로 피처리 기판(12)에 고주파 바이어스를 인가하는 것이 가능해진다. 여기서, 도8의 파선은, 임계 두께 t1c와 간극부(6)의 두께 t6을 이용하여, 대략 T1c = 0.65 + 6 × t6인 직선으로 나타낼 수 있다. 또한, 파선을 나타내는 직선의 식에 있어서의 절편의 값 0.65는 피처리 기판 두께 0.65 mm에 상당하고 있다. 즉, 피처리 기판(12)의 두께를 t3이라 한 경우, 임의의 간극부(6)의 두께 t6에 대해 t1c 〉(t3 + 6 × t6)인 관계를 충족시키도록 지지 유전체 부재(1)의 두께 t1c를 정하면 되는 것이 된다.In addition, the broken line of FIG. 8 shows T1c, and is a line which satisfy | fills the relationship whose Z1b = 1.5 * (Z6c + Z3c). By using a combination of t1 and t6 present in the region above the broken line in Fig. 8, it is possible to apply the high frequency bias to the
또한, 도8 중에는 가공 한계를 나타내는 일점 파선과, 반송 한계를 나타내는 이점 파선이 나타내어져 있다. 가공 한계라 함은, 유전체 지지 부재(1)를 기계 가공으로 작성할 때의 정밀도로 한정되고, 간극부(6)의 두께의 최소치를 나타내고 있으며 대략 0.05 mm 정도이다. 또한 반송 한계라 함은, 일반적인 반도체용 에칭 장치로 반송할 수 있는 지지 유전체 부재(1)의 두께 t1c의 최대 두께를 나타내고 있으며, 이것은 통상 7 내지 8 mm 정도가 된다. 따라서, 사선으로 나타낸 영역이, 바람직한 영역이 된다. 또한, 지지 유전체 부재(1)는 피처리 기판에 바이어스를 효율적으로 인가하는 관점에서는 보다 두꺼운 쪽이 바람직하지만, 지나치게 두꺼우면 반송 경로에서 에칭 장치의 일부와 접촉할 우려가 생긴다. 본 우려는, 반도체 에칭 장치에 약간의 개조를 가함으로써 해소 가능하지만, 절연체 부재의 비용이나 절연체 부재의 중량 증가도 고려한 경우, t1c는 15 mm 정도의 두께가 한계라고 생각한다.In addition, in FIG. 8, the one-dot broken line which shows a process limit and the advantage broken line which show a conveyance limit are shown. The processing limit is limited to the accuracy at the time of preparing the
본 실시예에 따르면, 기판 홀더는 고주파 바이어스로부터 본 상기 절연체 부재의 임피던스를, 상기 간극부와 피처리 기판과의 합성 임피던스보다도 커지도록 구성하고 있으므로, 에칭을 행하는 자기 기록 매체에만 고주파 바이어스를 인가할 수 있다. 이에 의해, 자기 기록 매체만을 효율적으로 에칭하는 것이 가능해져, 상기 절연체 부재에 의해 직접 플라즈마에 노출되는 부분이 소모되는 것도 억제할 수 있다. 이에 의해, 상기 절연체 부재의 마모에 기인한 이물질의 발생이나, 운전 비용의 상승을 억제할 수 있다.According to this embodiment, the substrate holder is configured such that the impedance of the insulator member seen from the high frequency bias is larger than the combined impedance between the gap portion and the substrate to be processed, so that the high frequency bias can be applied only to the magnetic recording medium to be etched. Can be. As a result, only the magnetic recording medium can be etched efficiently, and the portion directly exposed to the plasma by the insulator member can be suppressed from being consumed. Thereby, generation | occurrence | production of the foreign material resulting from abrasion of the said insulator member, and an increase of operation cost can be suppressed.
<제3 실시예>Third Embodiment
다음에, 도9에 의해 본 발명에 따른 기판 홀더(101)를 이용한 기판의 가공 프로세스의 예를 도시한다. 이 경우의 기판은, 예를 들어 디스크리트 트랙 미디어 등의 자기 기록 매체이다. 디스크리트 트랙 미디어는, 각각의 데이터 트랙이 형성된 홈에 의해 물리적, 자기적으로 분리되어 있는 기록 매체이다. 디스크리트 트랙 미디어는 기록에 필요한 트랙 부분만을 남기고, 기록에 불필요한 트랙 사이는 자성 재료를 제거하고, 여기에 비자성 재료를 충전한다. 제조 공정으로서는, 우선 기록 매체 상의 레지스트 수지에 패턴을 전사하고, 이 전사된 수지 패턴을 마스크재로 하여 건식 에칭에 의해 기록 매체의 표면에 홈을 형성한다. 자기 헤드의 부상 안정성을 확보하기 위해, 일단 형성한 홈에 다시 비자성 재료를 메워 넣어 평탄화한 후, 보호막 등을 형성한다. 일단 형성한 홈을 메워 복귀시켜 기록 매체의 표면을 경면으로 마무리하기 위해, 나노 정도의 미세 가공 기술이 요구된다. 이하, 도면을 기초로 하여 설명한다.Next, Fig. 9 shows an example of a substrate processing process using the
도9에 있어서, (a1)은 기판 홀더(101)와 함께 에칭 처리실에 반입되는 피처리 기판의 상태, 환언하면 강화 유리 기판(303) 상에 절연체층(302)을 형성하고, 그 위에 원하는 패턴(즉, 도트 패턴이나 홈 패턴, 서보 패턴)의 레지스트 마스크 부(301)를 형성한 상태를 나타내고 있다. 여기서, 절연체층(303)의 재질은 질화 실리콘, 산화 실리콘 등의 재질이 이용된다. 또한, 마스크부(301)의 형성은, 임프린트법이나 광, 전자선 리소그래피법을 이용하여 행한다.In Fig. 9, (a1) shows an
우선, 제1 공정으로서 에칭 처리실에 있어서 건식 에칭에 의해, (a2)에 도시한 바와 같이, 베이스 레지스트부를 제거한다. 이 제1 공정에서는, 사이드 에치량을 억제하면서 베이스 레지스트층을 제거할 필요가 있고, 또한 하지(下地)의 절연막층(302)과의 선택성이 요구되므로, O2나 CO2가 이용된다. 또한, 이들 가스를 N2나 Ar 등의 반응성이 작은 가스로 희석함으로써, 한층 더 사이드 에치량의 억제를 기대할 수 있다.First, as the first step, the base resist portion is removed by dry etching in the etching processing chamber as shown in (a2). In this first step, since it is necessary to remove the base resist layer while suppressing the amount of side etch, and selectivity with the underlying insulating
다음에, 제2 공정에서, (a3)에 도시한 바와 같이, 절연체층(302)의 에칭을 행한다. 본 단계에서는, 절연체층의 수직 가공성과, 마스크인 레지스트 재료와의 선택비가 요구되므로, CF4, CHF3, CH2F2, C4F8, C5F8, C4F6 등의 플루오로카본계의 가스를 2 내지 3종류 혼합하여 이용하는 경우나, 이들 플루오로카본계의 가스를 Ar, N2, Xe 등의 반응성이 작은 가스로 희석하고, 또한 O2 등을 첨가하는 경우가 많다. 또한, 제1 공정에서의 산소 분위기가 잔류되어 있으면, 레지스트 선택비가 저하되는 경우가 있으므로, 제1 공정과 제2 공정의 사이에서는 방전을 중단하는 것이 바람직하다.Next, in the second step, as shown in (a3), the
다음에, 제3 공정에서, (a4)에 도시한 바와 같이, 패턴 상부에 남은 레지스트 재료를 O2 플라즈마에 의해 애싱하여 제거한다. 또한, 본 발명에서는, 상기해 온 제1 공정 내지 제3 공정을, 하나의 에칭 처리실에서 일관 처리할 수 있다.Next, in the third step, as shown in (a4), the resist material remaining on the pattern is ashed and removed by O 2 plasma. Moreover, in this invention, the said 1st process-the 3rd process can be processed in one etching process chamber consistently.
상기한 제2 공정에서 이용되는 플루오로카본계의 가스는 퇴적성이 강해, 처리실 내의 벽 등에도 CF계의 폴리머가 퇴적한다. 이에 의해 에칭 특성이 경시 변화하거나, 벽으로부터 폴리머가 박리하여 이물질이 될 가능성이 크지만, 제3 공정은 패턴 상에 남은 레지스트 재료를 제거할 뿐만 아니라, 벽에 퇴적한 CF계 폴리머를 제거하는 클리닝의 역할도 겸하고 있다. 즉, 제1 공정 내지 제3 공정을, 하나의 에칭 처리실에서 일관 처리함으로써, 처리실의 상태를 항상 일정하게 유지하는 것이 가능해져, 저이물질로 장기간 안정된 처리를 기대할 수 있다. 제1 공정으로부터 제3 공정까지를 실시함으로써, 도9의 (a1) 내지 (a4)까지의 처리를 실시하는 부분이, 본 발명에 따른 기판 홀더와 기판 홀더를 이용한 에칭 방법의 특징이다. 또한, 상기 3개의 공정에, 또 다른 공정을 추가하여 하나의 에칭 처리실에서 일관 처리하는 경우도, 동일한 효과가 있는 것은 물론이다.The fluorocarbon-based gas used in the above-described second step has a strong deposition ability, and CF-based polymers are also deposited on the walls of the processing chamber. Thereby, it is highly likely that the etching characteristics will change over time or the polymer will peel off from the wall, resulting in foreign matters. However, the third process not only removes the resist material remaining on the pattern but also cleans the CF-based polymer deposited on the wall. It also plays a role. In other words, by consistently processing the first to third processes in one etching processing chamber, it is possible to constantly maintain the state of the processing chamber and expect stable treatment for a long time with low foreign matter. By performing the process from the first step to the third step, the part to perform the processing from Figs. 9A to 9A is a feature of the etching method using the substrate holder and the substrate holder according to the present invention. Moreover, of course, the same effect is also carried out also when adding another process to the said 3 process and carrying out the process coherently in one etching process chamber.
절연체층(302)의 에칭이 종료한 후에는, 습식 처리 장치에 의한 습식 세정 공정을 경유한 후, 스퍼터링 장치에 의해 Co, Ni, Fe, Pt 등의 합금으로 이루어지는 복수층의 자성체(304)를 퇴적시켜, 도9의 (a5)에 도시한 바와 같은 자성체가 패터닝된 상태를 형성한다. 또한, 패턴 오목부를 스퍼터링이나 SOG(Spin On Glass) 도포에 의해 절연물로 메우고, CMP(Chemical Mechanical Polishing)법이나 에치백, 밀링 등에 의한 평탄화를 실시함으로써 표면이 매우 매끄럽고, 또한 자성체가 패터닝된 디스크리트 트랙 미디어 등의 자기 기록 매체를 작성할 수 있다.After the etching of the
본 실시예에 따르면, 복수의 피처리 기판을 적재할 수 있도록 구성하고 있으 므로, 피처리 기판을 1매씩 처리하는 경우와 비교하여 대폭의 스루풋의 향상을 기대할 수 있다. 또한, 기판 홀더의 외경을, 200 mm 혹은 300 mm로 함으로써, 반도체 디바이스를 제조하기 위해 널리 이용되고 있는 에칭 장치의 유용한 처리가 가능해져, 에칭 장치에 대한 투자 비용을 억제할 수 있다.According to this embodiment, since a plurality of substrates to be processed can be stacked, a significant improvement in throughput can be expected as compared with the case where the substrates to be processed are processed one by one. In addition, by setting the outer diameter of the substrate holder to 200 mm or 300 mm, useful processing of the etching apparatus widely used for manufacturing a semiconductor device becomes possible, and the investment cost for the etching apparatus can be suppressed.
<제4 실시예>Fourth Example
다음에, 도10에 의해 본 발명에 따른 기판 홀더(101)를 이용한 기판의 다른 가공 프로세스의 예를 도시한다. 도9의 가공 프로세스는, 미리 기판을 패터닝해 두고, 그곳에 자성체를 스퍼터링으로 퇴적시키는 방법이었지만, 이하에서 설명하는 제4 실시예는 직접 자성체를 가공하는 방법이다.Next, Fig. 10 shows an example of another processing process for a substrate using the
도10의 (b1)은, 강화 유리 기판(303) 상에 자성체(304)를 퇴적시키고, 그 위에 원하는 패턴의 레지스트 마스크부(301)를 형성한 상태를 도시하고 있다. 여기서, 자성체(304)는 자기 특성의 향상이나 자성막의 안정성을 향상시키기 위해 다층 구조를 취하는 것이 보통이지만, 도면과 설명의 간략화를 위해 단층 구조로 도시하고 있다.10B illustrates a state in which the
우선, 제1 공정으로서 (b2)에 도시한 바와 같이, 에칭 처리실에 있어서 건식 에칭에 의해 베이스 레지스트부를 제거한다. 이것에는, 사이드 에치량을 억제하면서 베이스 레지스트층을 제거할 필요가 있고, 또한 하지의 절연막층(302)과의 선택성이 요구되기 때문에 O2나 CO2가 이용된다. 또한, 이들 가스를 N2나 Ar 등의 반응성이 작은 가스로 희석함으로써, 한층 더 사이드 에치량의 억제를 기대할 수 있다.First, as shown in (b2) as a 1st process, a base resist part is removed by dry etching in an etching process chamber. It is necessary to remove the base resist layer while suppressing the amount of side etch, and O 2 or CO 2 is used because selectivity with the underlying insulating
다음에, 제2 공정으로서 (b3)에 도시한 바와 같이, 자성체(304)를 직접 에칭한다. 이것에는, CO + NH3 등의 가스계를 이용하는 경우가 많다. 자성체 재료는 휘발성이 부족하기 때문에, 바이어스를 인가하지 않으면 거의 에칭이 진행되지 않지만, 본 발명에 따른 기판 홀더를 사용함으로써 효율적으로 바이어스를 인가하는 것이 가능해져, 높은 스루풋의 처리를 기대할 수 있다.Next, as shown in (b3) as the second step, the
다음에, 제3 공정으로서 (b4)에 도시한 바와 같이, 패턴 상부에 남은 레지스트 재료를 O2 플라즈마에 의해 애싱하여 제거한다. 이와 같이, (b1) 내지 (b4)까지의 처리를 실시하는 부분이, 본 발명에 따른 기판 홀더와 기판 홀더를 이용한 다른 에칭 방법이다. 또한 그 후, 패턴 오목부에 절연체를 메워 넣어, 표면의 평탄화를 실시함으로써 자기 기록 매체를 작성할 수 있다.Next, as shown in (b4) as a third process, the resist material remaining on the upper part of the pattern is ashed and removed by O 2 plasma. Thus, the part which performs the process of (b1)-(b4) is another etching method using the board | substrate holder and board | substrate holder which concerns on this invention. In addition, a magnetic recording medium can be created by filling an insulator in the pattern recess and flattening the surface.
제1 공정 내지 제3 공정을, 하나의 에칭 처리실에서 일관 처리함으로써, 처리실의 상태를 항상 일정하게 유지하는 것이 가능해져, 저이물질로 장기간 안정된 처리를 기대할 수 있다. 또한, 상기 3개의 공정에, 또 다른 공정을 추가하여 하나의 에칭 처리실에서 일관 처리하는 경우도, 동일한 효과가 있는 것은 물론이다.By consistently processing the first to third processes in one etching processing chamber, the state of the processing chamber can be kept constant at all times, and stable treatment can be expected for a long time with low foreign matter. Moreover, of course, the same effect is also carried out also when adding another process to the said 3 process and carrying out the process coherently in one etching process chamber.
본 실시예에 따르면, 복수의 피처리 기판을 적재할 수 있도록 구성하고 있으므로, 피처리 기판을 1매씩 처리하는 경우와 비교하여, 대폭의 스루풋의 향상을 기대할 수 있다.According to this embodiment, since a plurality of substrates to be processed can be stacked, a significant improvement in throughput can be expected as compared with the case where the substrates to be processed are processed one by one.
이상, 본 발명에 따른 기판 홀더를 이용한 에칭 방법에 대해 설명해 왔지만, 에칭 장치 자체에 관해서는 반도체 제조용인 것을 유용함으로써 비용 삭감을 도모 할 수 있다. 또한, 에칭 장치에 관해서는, 유도 결합형, 평행 평판형, 유자장 마이크로파형 외에, 어떠한 방식을 이용한 에칭 장치를 이용해도 상관없다.As mentioned above, although the etching method using the board | substrate holder which concerns on this invention was demonstrated, cost reduction can be aimed at by using what is for semiconductor manufacture regarding the etching apparatus itself. In addition, regarding an etching apparatus, you may use the etching apparatus using what kind of system other than an inductive coupling type | mold, a parallel plate type, and a magnetic field microwave waveform.
또한, 여기까지 설명해 온 본 발명에 따른 기판 홀더를 이용한 에칭 방법에서는, 피처리 기판(12)을 기판 홀더에 설치할 때에는 기판을 홀더에 설치, 반전, 회수를 하기 위한 장치가 필요해지지만, 상기 기구를, 에칭 장치 자체에 구비시키는 것도 가능하다.In addition, in the etching method using the substrate holder according to the present invention described above, an apparatus for installing, inverting and recovering the substrate in the holder is required when the
<제5 실시예>Fifth Embodiment
다음에, 본 발명을 실시하기 위한 다른 실시 형태에 대해 설명해 간다. 본 실시 형태의 단면도를 도11에 도시한다. 제1 실시 형태에서 설명한 부분에 대해서는, 설명을 생략한다. 또한, 도11은 본 발명에 따른 기판 홀더가 에칭 장치 내의 스테이지(207)에 적재되어 있는 상태를 도시하고 있다. 스테이지(207)는 온조 기구(212)와, 냉각 가스 도입 기구(213)가 구비되어 있고, 정합기(210)를 통해 고주파 전원(211)이 접속되어 있다. 또한, 전극 외주부는 전극 상부 이외에 바이어스 전력이 누설되는 것을 방지하기 위해, 석영 혹은 알루미나제의 서셉터(214)도 구비되어 있다.Next, another embodiment for implementing the present invention will be described. 11 is a cross-sectional view of this embodiment. Description is omitted about the parts described in the first embodiment. 11 shows a state where the substrate holder according to the present invention is mounted on the
본 실시 형태에서는, 피처리 기판(12)과 링 형상 도전체 부재(5)의 사이의 간극부(6)에 헬륨, 아르곤, 질소 등의 가스를 도입하기 위한 가스 도입 기구(10)를 구비하고 있다. 또한, 피처리 기판 처킹 기구(11)를 구비하고 있다.In this embodiment, the
가스 도입 기구(10)는 피처리 기판(12)의 상면을 에칭 처리하고 있을 때에, 간극부(6)에 가스를 퍼지함으로써, 피처리 기판(12)의 하면이 손상되는 것을 방지 한다. 에칭은, 플라즈마에 의해 생성된 이온이나 래디컬이 기판에 입사함으로써 진행하지만, 피처리 기판(12)의 상면을 한창 에칭하고 있는 중에, 간극부(6)에 래디컬이 진입할 가능성이 있다.When the
간극부(6)에 진입한 래디컬은, 피처리 기판(12)의 하면의 마스크 패턴이나, 이미 에칭 처리된 패턴에 손상을 부여할 가능성이 있다. 에칭 처리 중에 가스 도입 기구(10)에 의해 간극부(6)에 가스를 퍼지하고, 처리 압력보다도 간극부(6)의 압력을 높게 유지함으로써 간극부(6)에의 래디컬의 진입을 방지할 수 있다.The radical entering the
처리 압력은, 통상 0.2 Pa 내지 20 Pa 정도이지만, 간극부(6)에의 퍼지 압력을 0.3 kPa 내지 3 kPa 정도로 함으로써, 간극부(6)에의 래디컬의 진입은 완전히 방지할 수 있다. 또한, 간극부(6)에 가스 퍼지를 행함으로써, 피처리 기판의 온도 조절을 하는 것이 가능해져, 보다 정밀한 처리를 실시할 수 있다. 또한, 피처리 기판 처킹 기구(11)에 의해, 처리 압력보다도 간극부(6)의 압력을 높게 하였을 때의 피처리 기판(12)의 부상(浮上)을 방지할 수 있다.Although the processing pressure is usually about 0.2 Pa to 20 Pa, the entry of radicals into the
기판 홀더 자체에의 가스 공급은, 에칭 장치의 웨이퍼 스테이지에 통상 구비되어 있는 냉각 가스 도입 기구(213)로부터 행해진다. 이때, 웨이퍼 스테이지로부터 기판 홀더가 부상해 버릴 우려는, 다이폴식의 정전 척을 구비한 웨이퍼 스테이지를 이용하여, 기판 홀더의 원판 형상 도전체 부재(5)를 스테이지에 전기적으로 처킹함으로써 회피할 수 있다.The gas supply to the substrate holder itself is performed from the cooling
이상 설명해 온 바와 같이, 본 실시 형태를 이용함으로써 피처리 기판 이면의 손상을 방지할 수 있고, 또한 피처리 기판의 온조가 가능해지므로, 보다 정밀한 가공을 행할 수 있다.As described above, damage to the back surface of the substrate to be processed can be prevented by using the present embodiment, and temperature of the substrate to be processed can be prevented, so that more precise processing can be performed.
도1은 본 발명에 따른 기판 홀더의 제1 실시 형태의 개략을 도시하는 사시도.1 is a perspective view showing an outline of a first embodiment of a substrate holder according to the present invention;
도2는 도1 중의 O-A 단면을 도시하는 단면도.FIG. 2 is a cross-sectional view illustrating an O-A cross section in FIG. 1. FIG.
도3은 피처리 기판(12)을 적재, 반전, 회수하는 방법을 도시하는 도면.3 illustrates a method of loading, inverting and recovering a
도4는 반도체용 에칭 장치의 개략을 도시하는 평면도.4 is a plan view showing an outline of an etching apparatus for a semiconductor.
도5는 반도체용 에칭 장치의 에칭 처리실의 개략을 도시하는 단면도.5 is a cross-sectional view illustrating an outline of an etching processing chamber of a semiconductor etching apparatus.
도6은 본 발명에 따른 기판 홀더를 이용하여 에칭을 행하고 있을 때의 모식도.6 is a schematic diagram when etching is performed using the substrate holder according to the present invention.
도7은 도6을 전기적인 등가 회로로 도시한 도면.FIG. 7 shows an electrical equivalent circuit of FIG. 6; FIG.
도8은 간극부(6)의 두께에 대한 판 형상 절연체 부재(1)의 임계 두께를 나타내는 도면.8 shows the critical thickness of the plate-shaped
도9는 본 발명에 따른 기판 홀더를 이용한, 복수 단계의 에칭 공정을 도시하는 개념도.Fig. 9 is a conceptual diagram showing a etch process of a plurality of steps using the substrate holder according to the present invention.
도10은 본 발명에 따른 기판 홀더를 이용한, 다른 실시 형태가 되는 복수 단계의 에칭 공정을 도시하는 개념도.Fig. 10 is a conceptual diagram showing a etch process of a plurality of steps in another embodiment using the substrate holder according to the present invention.
도11은 본 발명에 따른 기판 홀더의 다른 실시 형태를 도시하는 도면.Fig. 11 shows another embodiment of the substrate holder according to the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
1 : 판 형상 절연체 부재1: plate-shaped insulator member
2 : 중심 절연체 부재2: center insulator member
4 : 링 형상 도전체 부재4: ring-shaped conductor member
5 : 원판 형상 도전체 부재5: disk-shaped conductor member
6 : 간극부6: gap part
7 : 위치 결정 마크7: positioning mark
8 : 밀어 올림 기구8: lifting mechanism
9 : 제1 기판 보유 지지 기구9: first substrate holding mechanism
10 : 가스 도입 기구10: gas introduction mechanism
11 : 피처리 기판 처킹 기구11: substrate to be processed chucking mechanism
12 : 피처리 기판12: substrate to be processed
15 : 제2 기판 보유 지지 기구15: second substrate holding mechanism
21, 211 : 고주파 전원21, 211: high frequency power supply
101 : 기판 홀더101: Board Holder
102 : 후프102: hoop
104 : 대기 반송 아암104: Standby bounce arm
105 : 얼라이너105: aligner
106 : 로크실106: lock room
107 : 버퍼실107: buffer chamber
108 : 진공 반송 아암108: vacuum conveyance arm
109 : 처리실109: treatment chamber
201 : 진공 챔버201: vacuum chamber
202 : 절연체 천장판202: Insulator Ceiling Panel
203 : 샤워 플레이트203: Shower Plate
204 : 프로세스 가스 공급계204 process gas supply system
205 : 도파관205 waveguide
207 : 스테이지207: stage
208 : 코일208: coil
209 : 요크209: York
210 : 정합기210: matcher
212 : 온조 기구212: temperature mechanism
213 : 냉각 가스 공급 기구213: cooling gas supply mechanism
301 : 마스크부301: mask portion
302 : 절연체층302: insulator layer
303 : 강화 유리 기판303: tempered glass substrate
304 : 자성체304: magnetic material
Claims (11)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006343470A JP2008159097A (en) | 2006-12-20 | 2006-12-20 | Substrate holder, etching process of substrate and manufacturing method of magnetic recording medium |
JPJP-P-2006-00343470 | 2006-12-20 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20080058169A true KR20080058169A (en) | 2008-06-25 |
Family
ID=39541359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070117709A KR20080058169A (en) | 2006-12-20 | 2007-11-19 | Substrate-holder, etching method of the substrate, and the fabrication method of a magnetic recording media |
Country Status (3)
Country | Link |
---|---|
US (1) | US20080149590A1 (en) |
JP (1) | JP2008159097A (en) |
KR (1) | KR20080058169A (en) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5365091B2 (en) * | 2008-08-18 | 2013-12-11 | 富士通株式会社 | Plating thickness calculation program, plating thickness calculation device, and plating thickness calculation method |
JP2010061717A (en) * | 2008-09-02 | 2010-03-18 | Hitachi Ltd | Etching device and method for etching magnetic disk |
US10026436B2 (en) * | 2009-07-01 | 2018-07-17 | Nordson Corporation | Apparatus and methods for supporting workpieces during plasma processing |
CN102598130A (en) * | 2009-08-26 | 2012-07-18 | 威科仪器股份有限公司 | System for fabricating a pattern on magnetic recording media |
JP5791329B2 (en) * | 2011-03-31 | 2015-10-07 | 大陽日酸株式会社 | Vapor growth equipment |
US8746666B2 (en) | 2011-05-05 | 2014-06-10 | Varian Semiconductor Equipment Associates, Inc. | Media carrier |
SG10201701595QA (en) * | 2012-02-28 | 2017-03-30 | Applied Materials Inc | Substrate carrier plate |
JP6348321B2 (en) * | 2013-05-17 | 2018-06-27 | キヤノンアネルバ株式会社 | Etching device |
CN103346110A (en) * | 2013-06-28 | 2013-10-09 | 武汉迪源光电科技有限公司 | Quartz bearing disc for etching wafers |
CN105762092B (en) * | 2014-12-16 | 2019-02-19 | 北京北方华创微电子装备有限公司 | A kind of semiconductor processing equipment |
KR102411077B1 (en) | 2016-06-07 | 2022-06-17 | 어플라이드 머티어리얼스, 인코포레이티드 | Contour pocket and hybrid susceptor for wafer uniformity |
US10497605B2 (en) * | 2016-07-09 | 2019-12-03 | Applied Materials, Inc. | Substrate carrier |
US20220308273A1 (en) * | 2021-03-25 | 2022-09-29 | Applied Materials, Inc. | Fabrication of optical devices utilizing dicing to maximize chamber space |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0730468B2 (en) * | 1988-06-09 | 1995-04-05 | 日電アネルバ株式会社 | Dry etching equipment |
DE4305750C2 (en) * | 1993-02-25 | 2002-03-21 | Unaxis Deutschland Holding | Device for holding flat, circular disk-shaped substrates in the vacuum chamber of a coating or etching system |
US6014296A (en) * | 1995-07-24 | 2000-01-11 | Kabushiki Kaisha Toshiba | Magnetic disk, method of manufacturing magnetic disk and magnetic recording apparatus |
US6001183A (en) * | 1996-06-10 | 1999-12-14 | Emcore Corporation | Wafer carriers for epitaxial growth processes |
DE10232731A1 (en) * | 2002-07-19 | 2004-02-05 | Aixtron Ag | Loading and unloading device for a coating device |
-
2006
- 2006-12-20 JP JP2006343470A patent/JP2008159097A/en not_active Withdrawn
-
2007
- 2007-11-19 KR KR1020070117709A patent/KR20080058169A/en not_active Application Discontinuation
- 2007-11-20 US US11/942,849 patent/US20080149590A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2008159097A (en) | 2008-07-10 |
US20080149590A1 (en) | 2008-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20080058169A (en) | Substrate-holder, etching method of the substrate, and the fabrication method of a magnetic recording media | |
JP5730943B2 (en) | System and method for double-sided sputter etching of substrates | |
TWI270937B (en) | Dry etching method | |
JP4223348B2 (en) | Magnetic recording medium manufacturing method and manufacturing apparatus | |
US20060115584A1 (en) | Production process and production system of magnetic recording medium | |
US20200381263A1 (en) | Method of processing target object | |
US20140110373A1 (en) | Method of etching copper layer and mask | |
US20080156441A1 (en) | Plasma processing apparatus and electrode plate, electrode supporting body, and shield ring thereof | |
TW200405466A (en) | Apparatus for reducing polymer deposition on a substrate and substrate support | |
JP2013016818A (en) | Electrostatic chuck assembly with dielectric material and/or cavity having varying thickness, profile and/or shape, method of using the same and apparatus incorporating the same | |
EP2879166B1 (en) | Plasma processing method | |
JP5575934B2 (en) | Joining apparatus and joining system | |
TW202229606A (en) | Method of using dual frequency rf power in a process chamber | |
JP2005056547A (en) | Method for processing body to be worked containing magnetic material and method for manufacturing magnetic recording medium | |
JP2011146690A (en) | Ion beam generator and substrate processing apparatus and production method of electronic device using the ion beam generator | |
JP2008153249A (en) | Plasma etching apparatus | |
JP4227720B2 (en) | Information recording disk manufacturing apparatus, manufacturing method, and plasma ashing method | |
JP5175519B2 (en) | Plasma etching apparatus and method for manufacturing magnetic recording medium | |
JP2004335637A (en) | Etching method and etching device | |
JP5621176B2 (en) | Magnetic recording medium | |
JP2010061717A (en) | Etching device and method for etching magnetic disk | |
KR20150137936A (en) | Plasma processing method | |
JP5666248B2 (en) | Magnetic recording medium manufacturing equipment | |
JPH0491432A (en) | Magnetron rie apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |