KR20080056718A

KR20080056718A - 플랫 패널 디스플레이의 제조 방법 및 플랫 패널디스플레이용 패널

Info

Publication number: KR20080056718A
Application number: KR1020087007270A
Authority: KR
Inventors: 마사히로 와타베
Original assignee: 히다찌 플라즈마 디스플레이 가부시키가이샤
Priority date: 2008-03-26
Filing date: 2005-12-16
Publication date: 2008-06-23

Abstract

성막 방법은, 전극(X,Y)이 배열된 기판(111) 상에 화학적 기상 퇴적법에 의해 절연체층(17)을 형성한다. 전극(X,Y)의 단자부분(Xt,Yt)을 덮는 형상의 마스크(71,72)가, 단자부분(Xt,Yt)과 떨어지고, 또한 대향하도록 단자부분(Xt,Yt)에 대하여 근접 배치되며, 단자부분(Xt,Yt)에 있어서의 화학적 기상 퇴적에 의한 성막 속도가 전극(X,Y)의 마스크(71,72)에서 덮이지 않는 부분에 있어서의 성막 속도보다도 작은 상태로 전극(Xt,Yt)으로의 절연체 퇴적이 진행한다.

플라즈마 디스플레이 패널, 화학적 기상 퇴적법, 성막 속도

Description

플랫 패널 디스플레이의 제조 방법 및 플랫 패널 디스플레이용 패널{PROCESS FOR PRODICING FLAT PANEL DISPLAY AND PANEL FOR FLAT PANEL DISPLAY}

본 발명은, 화학적 기상 퇴적에 의해 전극 피복을 행하는 플랫 패널 디스플레이의 제조에 관한 것이다.

화학적 기상 퇴적(Chemical Vapor Deposition : CVD)은, 화학반응에 의해 원료 가스로 막을 형성하는 성막 수법이며, 반도체장치를 비롯한 미세(微細) 디바이스의 얇은 막의 형성으로부터 미터 차수(the order of meter) 물체의 코팅에 이르기까지 공업적으로 폭넓게 응용되고 있다.

최근, CVD법은, 대각(對角) 1미터 이상의 대화면을 갖는 플랫 패널 디스플레이의 제조에도 이용되게 되었다. 특허 3481142호 공보에는, AC플라즈마 디스플레이 패널의 제조에 있어서, 전극을 피복하는 유전체층을 플라즈마 CVD에 의해 형성하는 것이 기재되어 있다. CVD법에 따르면, 얇고 두께가 균일한 유전체층을 얻을 수 있는 동시에, 일반적인 재료인 저융점 유리보다도 비교 유전율이 작은 이산화규소나 유기산화규소 등의 물질로 이루어진 유전체층을 후막법(厚膜法)보다도 낮은 온도로 형성할 수 있다.

CVD에 의한 성막 시에, 성막 대상의 물체에 성막을 사용 않는(不用) 개소가 있을 때에는, 그 개소에 대하여 마스킹이 행하여진다. 마스킹에 관한 선행 문헌인 특개 2003-324075호 공보는, 직사각형의 프레임과 얇은 띠 모양체인 살(棧)을 조합시킨 마스킹 부재(部材)를 개시하고 있다.

특허문헌 1:특허 3481142호 공보

특허문헌 2:특개 2003-324075호 공보

플라즈마 디스플레이 패널의 제조에 있어서, 전극을 피복하는 유전체층을 CDV법에 의해 형성할 경우에는, 양산성(量産性)을 손상하지 않고 전극의 단자부분을 노출시키는 것이 곤란했다.

전극의 단자부분을 노출시키기 위해서는, 전극 전체를 피복하도록 유전체를 퇴적시킨 후에, 유전체층을 부분적으로 제거하던가, 또는 전극이 배열된 기판에 유전체를 퇴적시킬 때에 전극의 단자부분 상에 마스크를 배치해서 마스킹을 하면 된다.

유전체층의 부분적인 제거의 일반적인 수법은 습식 에칭이다. 그러나, 습식 에칭을 이용하면, 전극 단자부분의 소실이 일어나기 쉽다. 즉, CDV법에 의한 유전체층을 용해하지만, 전극을 용해하지 않는 선택성을 가지며, 게다가 경제성 및 안전성이 뛰어난 적절한 부식액(etchant)이 없다. 예를 들어, 이산화규소를 용해하는 불산에는, 전극의 단자부분의 전형적인 재료인 구리(銅) 및 크롬에 대한 선택성이 없다. 따라서, 이산화규소로 이루어지는 유전체층을 불산으로 에칭할 시에는, 전극 단자부의 용해를 최소한으로 하는 지극히 정밀한 에칭 제어를 행해야만 하며, 에칭 레이트를 작게 할 필요가 있다. 이 때문에, 소요시간이 길어진다.

한편, 마스킹은 성막 후에 단자부분을 노출시킬 필요가 없으므로, 소요시간의 관점에서는 유용하다. 그러나, 마스킹을 행하면, 전극의 단선이나 도통(導通) 불량의 발생 빈도가 커진다고 하는 문제가 있었다.

본 발명은, 전극을 피복하는 기상 퇴적법으로 의해 형성된 절연체층을 갖는 플랫 패널 디스플레이의 제조 양산성을 향상시키는 것을 목적으로 한다.

본 발명의 목적을 달성하는 성막 방법은, 전극이 배열된 기판 상에 CDV법에 의해 절연체층을 형성하는 플랫 패널 디스플레이의 제조 방법에 있어서, 전극의 단자부분을 덮는 형상의 마스크를 상기 단자부분과 떨어지고, 또한 대향하도록 상기 단자부분에 대하여 근접 배치하고, 상기 단자부분에 있어서의 화학적 기상 퇴적에 의한 성막 속도가 상기 전극의 상기 마스크로 덮이지 않는 부분에 있어서의 성막 속도보다도 작은 상태로 상기 전극 상에 절연체를 퇴적시킨다.

본 발명자는 전극의 단선이 전극에 마스크가 당접(當接-닿아서 접함)함으로써 일어나는 것을 밝혀냈다. 마스크의 당접에 의해 단자부분이 크게 상하거나, 단자부분의 표면이 상하여 그 때문에 성막의 후공정에서의 열처리로 표면이 산화하거나 하는 것을 알았다. 이것에 입각하여, 본 발명에서는 마스크를 단자부분으로부터 미소(微小) 거리만큼 떨어뜨려서 대향시킨다. 마스크와 단자부분 사이에 간극(間隙)이 있으므로, 마스크가 당접할 경우와는 다르게, CDV에 있어서 단자부분 위로도 절연체가 퇴적한다. 그러나, 퇴적의 속도는 간극의 치수에 의존하며, 치수가 작을 수록 퇴적 속도는 작으므로, 단자부분과 마스크가 근접하는 상태에서의 성막에 있어서는, 전극의 단자부분 위에는 다른 부분에 비해서 충분히 얇은 절연체층이 형성된다.

단자부분을 덮는 얇은 절연체층은, 그대로는 상기 단자부분으로의 배선에 지장이 있을 경우는, 배선에 앞서 화학적 또는 물리적인 에칭, 연마, 혹은 다른 수법에 의해 제거된다. 얇은 절연체층의 제거는, 두터운 절연체층의 제거에 비해서 짧은 시간으로 끝낼 수 있다. 제거의 소요시간을 단축하는데 더하여, 전극을 덮는 절연체층에 있어서의 단자부분에서의 두께는 다른 부분에서의 두께의 1/ 10 이하인 것이 바람직하다.

단자부분을 덮는 절연체층이 지극히 얇으면, 즉 상기 단자부분에의 배선 도체 압착에 의해 절연체층이 부서져서, 단자부분과 배선 도체가 도통하는 것 같은 경우에는, 배선에 앞서 절연체층을 제거하는 처리를 행할 필요가 없다.

도 1은, 플라즈마 디스플레이 패널 셀 구조의 일례를 나타내는 분해 사시도이다.

도 2는, 표시 전극의 패턴을 나타내는 평면도이다.

도 3은, 플라즈마 디스플레이 패널의 제조에 있어서 유전체층을 형성할 때에 마스킹을 요하는 영역을 나타내는 평면도이다.

도 4는, 마스크의 평면도이다.

도 5는, 마스크와 그것을 지지하는 프레임의 평면도이다.

도 6는, 플라즈마 CDV장치의 개요를 나타내는 모식도이다.

도 7은, 본 발명의 마스킹을 나타내는 단면도이다.

도 8은, 본 발명에 관한 패널 구성의 제1 예를 나타내는 단면도이다.

도 9는, 본 발명에 관한 패널 구성의 제2 예를 나타내는 단면도이다.

이하, 플라즈마 디스플레이 패널을 예로 들어서 본 발명의 제조 방법을 설명한다.

전형적인 플라즈마 디스플레이 패널은 도 1에 도시된는 셀 구조를 갖는다. 도 1에서는 2행(行) 중의 3열(列)에 대응한 6개의 셀을 포함하는 부분이 도시되고, 내부구조를 알기 쉽게 하기 위해서 전면판(前面판(板))(10)과 배면판(背面板)(20)이 분리되어 있다.

플라즈마 디스플레이 패널(1)은 전면판(10)과 배면판(20)과 도시하지 않은 방전 가스로 구성된다. 전면판(10)은, 유리 기판(11), 제1 행전극(X), 제2 행전극(Y), 유전체층(17) 및 보호막(18)을 구비한다. 행전극(X) 및 행전극(Y)의 각각은, 패터닝된 투명 도전막(14)과 금속막(15)의 적층체이다. 배면판(20)은, 유리 기판(21), 열전극(A), 유전체층(22), 복수의 격벽(隔璧)(23), 빨강(R) 형광체(24), 초록(G) 형광체(25) 및 파랑(B) 형광체(26)을 구비한다.

면방전(面放電)을 생기게 하는 표시 전극으로서 유리 기판(11)의 내면에 교대로 배열된 행전극(X) 및 행전극(Y)는, 유전체층(17) 및 보호막(18)에 의해 피복되어 있다. 유전체층(17)은 AC플라즈마 디스플레이 패널에 필수적인 요소이다. 유전체층(17)으로 피복함으로써, 유전체층(17)에 축적되는 벽전하를 이용해서 면방전 을 되풀이해 일으킬 수 있다. 보호막(18)은 유전체층(17)에 대한 스패터링을 막는다.

또한, 본 발명의 실시에 있어서 행전극의 배열은 널리 알려진 2개의 형태의 어느 쪽이라도 좋다. 1개는, 도 1과 같이 인접하는 행(行) 사이의 전극 간극(間隙)을 각 행에 있어서의 전극 간극(면방전 갭)보다도 넓게 하는 것이다. 다른 1개는, 모든 행전극 간극을 동일하게 하는 것이다.

도 2는 표시 전극의 패턴을 나타낸다. 표시 전극군(40)을 구성하는 행전극(X) 및 행전극(Y)은, 화면(60)으로부터 유리 기판(11)의 가장자리 근방까지 연장되어 있으며, 각각의 선단(先端)에 구동 유닛과의 도전 접속을 위한 단자(Xt, Yt)가 설치되어 있다. 도 2에 있어서, 행전극(X)의 단자(Xt)는 유리 기판(11)의 좌단(左端) 측에 배치되고, 행전극(Y)의 단자(Yt)는 유리 기판(11)의 우단(右端) 측에 배치되어 있다. 단자(Xt)의 배열 피치는 화면(60)에서의 행전극(X)의 배열 피치와 다르므로, 행전극(X) 좌단의 부분(단자(Xt)를 포함한다)은 굴곡한 띠 모양으로 패터닝되어 있다. 이 굴곡한 부분은 투명 도전막(14)과 금속막(15)의 적층체가 아닌, 금속막(15)만으로 이루어진다. 마찬가지로, 행전극(Y) 우단(右端) 부분(단자(Yt)를 포함한다)은 굴곡한 띠 상태로 패터닝되어 있으며, 이 굴곡한 부분은 금속막(15)만으로 이루어진다.

이상의 구성을 갖는 플라즈마 디스플레이 패널(1)은, 전면판(10) 및 배면판(20)을 별개로 제작하고, 그 후에 서로 맞붙이는 순서로 제조된다. 일반적으로, 전면판(10)의 제작에는 유리 기판(11)의 2배 이상의 면적을 갖는 머더(mother) 유 리판이 이용되며, 복수 개의 전면판(10)이 일괄적으로 제작된다. 마찬가지로 복수 개의 배면판(20)도 일괄적으로 제작된다. 전면판(10)과 배면판(20)을 서로 맞붙이기에 앞서, 머더 유리판의 분할이 행하여지며, 개별화된 전면판(10)과 개별화된 배면판(20)이 서로 맞붙이기에 의해 일체(一體)가 된다.

전면판(10)의 제작이 있어서, 단일층으로 이루어진 유전체층(17)은 CDV법에 의해 형성되며, 그때에 단자(Xt,Yt)에 대한 마스킹이 행하여진다. 마스킹을 행하지 않으면, 단자(Xt,Yt)를 포함하여, 표시 전극군(40)의 전체가 똑같은 두께의 단일층인 유전체층(17)으로 덮여버려서, 에칭 또는 연마에 의해 단자(Xt,Yt)를 노출시키는데 긴 시간이 걸린다. 마스킹을 행함으로써, 유전체층(17)을 부분적으로 제거하는 공정이 필요하지 않게 되던가, 필요하더라도 비교적으로 짧은 시간으로 제거할 수 있게 된다.

1장의 머더(mother) 유리판으로부터 2개의 유리 기판을 제작하는 2면 취득(2 in 1)을 예로 들면, 유전체층의 형성에 즈음하여, 도 3의 영역(S11) 및 영역(S12)에 대하여 마스킹을 행해야만 한다. 도 3에 있어서 머더 유리판(111)에는 2개의 표시 전극군(40)이 병렬로 형성되어 있다. 머더 유리판(111)에 있어서의 각 표시 전극군(40)이 배치되어 있는 부분과 그 근방이, 1개의 플라즈마 디스플레이 패널에 있어서의 전면측의 유리 기판(11)에 상당한다. 영역(S11)은 각 표시 전극군(40)의 도면 중 좌측의 단자부분에 대응하고, 영역(S12)은 각 표시 전극군(40)의 도면 중 우측의 단자부분에 대응한다.

마스킹에는 도 4와 같이 2개의 마스크(71,72)를 이용한다. 이들 마스 크(71,72)는 세라믹스 또는 내열 유리 등의 절연 재료로 이루어진 가늘고 긴 띠 상태의 판이며, 머더 유리판(111)의 양단부와 포개지도록 배치된다.

마스크(71,72)의 치수는 플라즈마 디스플레이 패널의 화면 사이즈에 따라서 선정된다. 예를 들어, 대각(對角) 42인치의 화면(60)을 갖는 플라즈마 디스플레이 패널 유리 기판은 약 994mm×585mm의 크기를 가진다. 이 유리 기판을 2면 취득으로 제작할 경우의 머더 유리판(111)은 적어도 화면 2개 분(分)(994mm×1170mm)보다도 크다. 마스크(71,72)의 폭은 20mm∼30mm정도이며, 길이는 머더 유리판(111)이 대응하는 변과 같은 정도이다. 두께는 5±2mm정도이다.

사용에 즈음하여 마스크(71, 72)는 도 5와 같이 4각형의 프레임(73)에 의해 지지된다. 프레임(73)은 두께 30mm정도의 알루미늄 합금으로 이루어지는 강체(剛體)이며, 머더 유리판(111)보다도 크고 두텁다. 이로 인해 머더 유리판(111)이 가열에 의해 휘는 것을 막는 누름 부재로서 충분한 기계적 강도가 프레임(73)에 구비되어 있다.

마스크(71, 72)를 사용하는 유전체층의 성막은, 도 6에 도시된 평행평판형의 플라즈마 CVD장치(300)에 의해 행하여진다. 플라즈마 CVD장치(300)는, 금속제 용기로 이루어지는 챔버(반응실)(310), 재료 가스를 광범위하고 균등하게 분출하는 샤워 플레이트(320), 성막 대상물을 지지하는 가동 베이스(330), 상기의 마스킹용의 마스크(71, 72) 및 마스크(71, 72)를 지지하는 프레임(73)을 구비한다.

샤워 플레이트(320)는 플라즈마 발생을 위한 상측 전극을 겸하며, 가동 베이스(330)는 하측 전극을 겸한다. 가동 베이스(330)에는 성막 대상물을 가열하는 히 터가 설치되어 있다.

챔버(310)의 내부에 있어서, 샤워 플레이트(320)와 가동 베이스(330)의 사이에 마스크(71, 72)가 배치된다. 도시된 성막 시의 상태에서는, 가동 베이스(330)에는 표시 전극군(40)이 형성된 머더 유리판(111)이 적치되며, 마스크(71, 72)의 하면이 표시 전극군(40)의 표면과 근접하고 있다. 표시 전극군(40)과 샤워 플레이트(320) 사이의 공간에서 플라즈마가 발생한다. 머더 유리판(111)과 샤워 플레이트(320)의 거리(D)는 10∼20mm정도로 선정되어 있다.

본 예의 가동 베이스(330)는 상하에 이동가능한 리프트식이다. 머더 유리판(111)의 반입 및 반출 시에, 가동 베이스(330)는 내려가며, 고정 배치된 프레임(73)으로부터 떨어진다. 챔버(310)에는 인터록(interlock) 기능을 가진 반입ㆍ반출을 위한 기구가 설치되어 있다.

성막 공정의 개요는 다음과 같다.

머더 유리판(111)을 반입한 챔버(310)의 내부를 예를 들면 2.5∼3.5Torr정도의 압력으로 감압하고, 머더 유리판(111)을 200∼400℃ 정도의 온도로 가열한 상태로, 샤워 플레이트(320)의 중앙에 설치된 도입 구멍(321)으로부터 챔버(310) 안으로 원료 가스가 도입된다. 이산화규소로 이루어지는 유전체층을 형성할 경우에는, 예를 들면 실란(SiH₄)과 산화질소(N₂O)가 도입된다. 도입된 원료 가스는 샤워 플레이트(310)로부터 머더 유리판(111)의 전체를 향해서 거의 균등하게 분출된다.

원료 가스의 도입과 병행하여, 가동 베이스(330)의 하방(下方)에 위치하는 주(主) 배기 구멍(311)을 통하여 챔버(310)에 대한 배기가 행하여진다. 챔버(310)에는 도시하지 않은 진공계(眞空計)가 설치되어 있으며, 그 출력에 따라서 배기계(排氣系)의 밸브를 제어함으로써, 챔버(310)의 진공도가 일정하게 유지된다.

이렇게 해서, 일정량의 원료 가스가 공급되는 챔버(310)의 내부에서는, 1.5∼2.5kW의 고주파전력의 인가에 의해 발생한 플라즈마가 원료 가스를 활성화하고, 화학반응을 촉진시킨다. 그리고, 화학반응으로 생긴 막(膜) 재료가 머더 유리판(111)의 성막면(S1)에 퇴적하고, 유전체층을 형성한다. 본 예에서의 성막면(S1)이란, 표시 전극군(40)이 형성된 머더 유리판(111)에 있어서의 상면이고, 엄밀하게는 표시 전극군(40)의 노출면(비(非)마스킹면)과 전극 간(間)의 기판면으로 구성된다.

이러한 성막에 있어서, 마스크(71,72)는 도 7과 같이 표시 전극군(40)의 단자부분(40t)과 떨어지고, 또한 대향하도록 상기 단자부분(40t)에 대하여 근접 배치된다. 도 7에서는 마스크(71)만이 도시되어 있지만, 마스크(72)도 마스크(71)와 같이 표시 전극군(40)의 도시하지 않는 단자부분에 대하여 근접 배치된다. 단, 마스크(71)가 대향하는 단자부분(40t)은 도 3에서 도시되는 영역(S11)에 대응하고, 마스크(72)가 대향하는 단자부분은 영역(S12)에 대응한다.

도 7(A)과 같이, 성막 시작 시에 있어서 마스크(71)와 표시 전극군(40)의 단자부분(40t)와의 거리(d)의 설정값은 0.5∼2.0mm정도이다. 이 거리(d)의 값은 머더 유리판(111)과 샤워 플레이트(320)와의 거리(D)에 비해서 충분히 작다. 이 때문에, 단자부분(40t)에 있어서의 화학적 기상 퇴적에 의한 성막 속도는 상기 표시 전극 군(40)의 마스크(71)로 덮여 있지 않은 부분에 있어서의 성막 속도보다도 극단적으로 작다. 예를 들어, 1/10 이하이다. 따라서, 도 7(B)과 같이, 성막된 유전체층(17)에 있어서, 단자부분(40t)을 덮는 부위의 두께(t2)는 다른 부위의 두께(t1)보다도 극단적으로 작다. 한편, 도 7에서는 유전체층(17)의 두께가 과장되어 있다.실제 유전체층(17)의 두께(t1)는 5∼20㎛정도이며, 거리(d)보다도 훨씬 작은 값이다. 두께(t2)는 더욱 작은 값이다.

성막에 즈음하여 마스킹용의 마스크(71,72)를 표시 전극군(40)과 접촉시키지 않으므로, 표시 전극군(40)의 손상이 생기지 않는다. 단자부분(40t)이 얇은 유전체층으로 피복되므로, 성막 후에 머더 유리판(111)을 대기(大氣)에 드러내거나 대기중에서 열처리를 가하거나 하여도, 표시 전극군(40)이 산화하지 않는다.

이렇게 해서, 부분적으로 얇은 단일층으로 이루어지는 유전체층(17)을 형성한 후, 보호막(18)으로서, 예를 들면 마그네시아(magenesia)를 증착한다. 이때, 표시 영역 이외에서 증착이 불필요한 영역을 마스킹해도 좋다. 보호막(18)을 형성한 후, 머더 유리판(111)을 복수의 전면판(10)으로 분할하고, 각 전면판(10)과 별도 제작한 배면판(20)을 서로 포개서 일체화한다. 일체화한 뒤, 필요하다면 전면판(10)의 표시 전극군(40)에 있어서의 단자부분(40t)을 덮는 얇은 유전체층을 에칭 또는 연마에 의해 제거한다. 단자부분(40t)을 덮는 절연체가 충분히 얇으면, 예를 들어 수천 옹스트롬 이하라면, 플렉시블 배선판 등의 외부도체를 압접(壓接)함으로써, 얇은 절연체가 깨져서 외부도체와 단자부분(40t)이 도통(導通)하므로, 이럴 경우에는 단자부분(40t)을 덮는 얇은 유전체층의 제거처리를 생략할 수 있다.

도 8은 본 발명에 관한 패널 구성의 제1 예를 나타내는 단면도이다. 도 8의 패널(10a)은, 플라즈마 디스플레이 패널(1) 제조가 있어서의 단일층으로 이루어진 유전체층(17)의 성막을 끝낸 단계의 머더 유리판(111)이며, 전면판(10)의 제조 공정에 있는 것이다.

패널(10a)에 있어서, 표시 전극군(40)은, 머더 유리판(111)에 있어서의 화면에 대응한 표시 영역(S60)과 그 주변의 비표시 영역(S61)에 걸쳐 연장되며, 비표시 영역(S61)에 있는 단자부분(40t)을 포함하고 있다. 또한, 유전체층(17)은, 표시 전극군(40)에 있어서의 표시 영역(S60)에 있는 부분과 단자부분(40t)에 걸쳐 있다. 그리고, 유전체층(17)에 있어서의 단자부분(40t)을 피복하는 부위의 두께(t2)가, 표시 영역(S60)에 있는 부분을 덮는 부위의 두께(t1)의 1/10 이하이다.

도 9는 본 발명에 관한 패널 구성의 제2 예를 나타내는 단면도이다. 도 9의 패널(10b)은, 플라즈마 디스플레이 패널(1)의 제조에 있어서 유전체층(17) 상으로 보호막(18)의 적층을 끝낸 단계의 머더 유리판(111)이며, 전면판(10)의 제조 공정에 있는 것이다.

예시의 패널(10b)에 있어서, 보호막(18)은 단일층으로 이루어진 유전체층(17)의 전체를 동일한 두께로 덮도록 형성되어 있다. 표시 전극군(40)을 피복하는 절연체(유전체층(17)과 보호막(18)의 적층체)에 있어서의 단자부분(40t)을 피복하는 부위의 두께(t4)는, 표시 영역(S60) 내의 부위 두께(t3)의 1/10 이하이다.

패널(10a) 또는 패널(10b)을 이용하여 플라즈마 디스플레이 패널(1)을 제조하면, 상기와 같이 유전체층(17)의 성막에 즈음해서 단자부분(40t)에 상처가 나지 않으므로, 전극의 단선이나 도통 불량이 생기기 어렵다. 단자부분(40t)이 표시 영역(S60)과 같은 두터운 절연체로 덮여 있지 않으므로, 배선을 행하기 위해, 단자부분(40t)을 단시간으로 노출시키거나, 외부도체의 압접으로 노출시키거나 할 수 있다. 즉, 제품 수율과 제조 시간 단축의 양립을 꾀할 수 있다.

본 발명의 실시에 있어서, 마스크 패턴은 성막 대상의 형상(形狀)에 따라서 선정되어야 할 것이며, 도 4에 예시한 패턴에 한정되지 않는다. 2면 취득에 한정되지 않으며, 머더 유리판으로부터 1장의 유리 기판만을 제작하는 1면 취득(1 in 1),또는 3 이상의 n장의 유리 기판을 제작하는 n면 취득(n in 1)에 본 발명은 적용가능하다.

본 발명에 관한 패널에는, 예시한 패널(10a,10b) 및 이들 패널(10a,10b)을 분할해서 얻어지는 각 플라즈마 디스플레이 패널에 대응한 전면판(또는 배면판)이 포함된다.

마스크(71,72) 및 프레임(73)의 재질, 평면 치수, 두께, 마스크(71,72)와 전극의 상대 간극(d)의 값, 마스크(71,72)의 수 및 배치, 성막 장치의 구성 등은, 본 발명의 취지에 따르는 범위 내에서 적당히 선정할 수 있다.

본 발명은, 화학적 기상 퇴적법에 의한 전극 피복막의 형성에 유용하며, 플라즈마 디스플레이 패널 및 액정 패널을 포함하는 플랫 패널 디스플레이의 제조에 이용할 수 있다.

Claims

전극이 배열된 기판 상에 화학적 기상 퇴적법에 의해 절연체층을 형성하는 플랫 패널 디스플레이의 제조 방법에 있어서,

전극의 단자부분을 덮는 형상의 마스크를 상기 단자부분과 떨어지고, 또한 대향하도록 상기 단자부분에 대하여 근접 배치하며,

상기 단자부분에 있어서의 화학적 기상 퇴적에 의한 성막 속도가 상기 전극의 상기 마스크로 덮이지 않는 부분에 있어서의 성막 속도보다도 작은 상태로 상기 전극 상에 절연체를 퇴적시키는 것을 특징으로 하는 플랫 패널 디스플레이의 제조 방법.
제1 항에 있어서,

상기 단자부분에 있어서의 성막 속도가 상기 전극의 상기 마스크로 덮이지 않는 부분에 있어서의 성막 속도의 1/10 이하인 플랫 패널 디스플레이의 제조 방법.
플랫 패널 디스플레이의 제조에 이용되는 패널에 있어서,

화면보다 큰 기판, 상기 기판 상에 배열된 전극 및 상기 전극을 피복하는 단일층으로 이루어진 유전체층을 구비하고,

상기 전극은, 상기 기판에 있어서의 상기 화면에 대응한 표시 영역과 그 주 변의 비표시 영역에 걸쳐서 연장하며, 상기 비표시 영역에 있는 단자부분을 포함하고 있고,

상기 유전체층은, 상기 전극에 있어서의 상기 표시 영역에 있는 부분과 상기 단자부분에 걸쳐 있으며,

상기 유전체층에 있어서의 상기 전극의 단자부분을 피복하는 부위의 두께가, 상기 전극의 상기 표시 영역에 있는 부분을 덮는 부위의 두께의 1/10 이하인 것을 특징으로 하는 플랫 패널 디스플레이용의 패널.
제3 항에 있어서,

상기 유전체층에 보호막이 적층 되어 있는 플랫 패널 디스플레이용의 패널.
제3 항 또는 제4 항에 있어서,

상기 기판은 복수 개의 플랫 패널 디스플레이의 제조에 이용하는 머더 기판이며,

각각이 1개의 플랫 패널 디스플레이에 대응하는 복수의 전극배열과, 상기 복수의 전극배열에 걸친 유전체층을 구비하는 플랫 패널 디스플레이용의 패널.