KR20080055112A - 박막 트랜지스터 표시판 - Google Patents

박막 트랜지스터 표시판 Download PDF

Info

Publication number
KR20080055112A
KR20080055112A KR1020060128032A KR20060128032A KR20080055112A KR 20080055112 A KR20080055112 A KR 20080055112A KR 1020060128032 A KR1020060128032 A KR 1020060128032A KR 20060128032 A KR20060128032 A KR 20060128032A KR 20080055112 A KR20080055112 A KR 20080055112A
Authority
KR
South Korea
Prior art keywords
data
gate
lines
voltage
signal amplifier
Prior art date
Application number
KR1020060128032A
Other languages
English (en)
Inventor
금종현
김철기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060128032A priority Critical patent/KR20080055112A/ko
Publication of KR20080055112A publication Critical patent/KR20080055112A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

데이터 라인의 길이 차이로 인해 발생하는 데이터 전압의 왜곡을 최소화시킬 수 있는 박막 트랜지스터 표시판이 제공된다. 박막 트랜지스터 표시판은, 제1 방향으로 형성된 다수의 게이트 라인과 제2 방향으로 형성된 다수의 데이터 라인이 형성된 절연 기판, 상기 다수의 게이트 라인을 구동하기 위한 게이트 클럭 신호를 순차적으로 출력하는 게이트 구동부 및 상기 다수의 데이터 라인의 소정 위치에 배치되며, 상기 다수의 데이터 라인에 인가되는 데이터 전압을 증폭하고, 상기 증폭된 데이터 전압을 다수의 데이터 라인에 출력하는 신호 증폭기를 포함한다.
데이터 라인, 데이터 전압, 액정 표시 장치

Description

박막 트랜지스터 표시판{Thin film transistor substrate}
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 평면도이다.
도 2는 도 1의 박막 트랜지스터 표시판의 한 화소에 대한 등가 회로도이다.
도 3은 도 1의 A 부분의 확대도이다.
도 4는 도 3의 신호 증폭기의 내부 회로도이다.
도 5 및 도 6은 신호 증폭기의 출력 파형을 나타내는 도면이다.
(도면의 주요부분에 대한 부호의 설명)
10: 절연 기판 100: 박막 트랜지스터 표시판
110: 가드 링 122: 제1 게이트 구동부
124: 제2 게이트 구동부 130: 데이터 구동부
140: 신호 증폭기
본 발명은 박막 트랜지스터 표시판에 관한 것으로, 보다 상세하게는 데이터 라인의 길이 차이로 인해 발생하는 데이터 전압의 왜곡을 최소화시킬 수 있는 박막 트랜지스터 표시판에 관한 것이다.
액정 표시 장치(Liquid Crystal Display ; 이하, LCD라 함)는 기준전극과 컬러필터 등이 형성되어 있는 색필터 표시판과 스위칭 소자와 화소전극 등이 형성되어 있는 박막트랜지스터 기판 사이에 액정층이 개재되며, 화소전극과 기준전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현한다.
이러한 액정 표시 장치는 각 화소 전극에 화상 데이터를 공급할 때 색 신호원(예를 들면, 컴퓨터, TV)으로부터 색 신호 또는 색 데이터를 제공받은 타이밍 제어부가 일정한 타이밍에 맞추어서 게이트 구동부로 게이트 신호를 출력하면서 화상 데이터를 데이터 구동부로 출력한다. 게이트 구동부는 게이트 신호의 하이 구간에 해당하는 게이트 온 전압을 차례로 게이트선에 인가하여 이 게이트선에 연결된 한 행의 스위칭 소자를 턴온시키고, 이와 동시에 데이터 구동부는 턴온된 스위칭 소자가 위치한 화소 행에 색 데이터에 대응하는 데이터 전압을 해당 데이터선에 공급한다. 데이터선에 공급된 데이터 전압은 턴온된 스위칭 소자를 통해 해당 화소에 인가된다. 이러한 방식으로, 한 프레임 동안 모든 게이트선에 대하여 차례로 게이트 온 전압을 인가하여 모든 화소 행에 화상 데이터를 인가한다.
최근, 데이터 구동부의 개수를 감소시키기 위해 R, G, B 화소를 가로 방향으로 배치하고 있다. 이렇게 R, G, B 화소를 가로 방향으로 배치하게 되면, 데이터 라인의 개수가 1/3로 감소하는 반면에 게이트 라인의 개수는 3배 증가하게 되어 각각의 게이트 라인의 충전시간이 1/3으로 줄어들게 된다.
그러나, 대형 패널 사이즈로 갈수록 데이터 라인의 길이가 길어짐에 따라 데 이터 전압의 딜레이 및 데이터 전압의 레벨이 감소하게 된다. 이러한 현상은 패널 사이즈가 대형화 될수록 더욱 심하게 나타나게 된다.
본 발명이 이루고자 하는 기술적 과제는, 데이터 라인 길이에 따른 데이터 전압의 왜곡을 최소화시킬 수 있는 박막 트랜지스터 표시판을 제공하고자 하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판은, 제1 방향으로 형성된 다수의 게이트 라인과 제2 방향으로 형성된 다수의 데이터 라인이 형성된 절연 기판, 상기 다수의 게이트 라인을 구동하기 위한 게이트 클럭 신호를 순차적으로 출력하는 게이트 구동부 및 상기 다수의 데이터 라인의 소정 위치에 배치되며, 상기 다수의 데이터 라인에 인가되는 데이터 전압을 증폭하고, 상기 증폭된 데이터 전압을 다수의 데이터 라인에 출력하는 신호 증폭기를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 평면도이고, 도 2는 도 1의 박막 트랜지스터 표시판의 한 화소에 대한 등가 회로도이고, 도 3은 도 1의 A 부분의 확대도이고, 도 4는 도 3의 신호 증폭기의 내부 회로도이고, 도 5 및 도 6은 신호 증폭기의 출력 파형을 나타내는 도면이다.
먼저 도 1을 참조하면, 박막 트랜지스터 표시판(100)은 절연 기판(10) 상에 형성된 다수의 표시 신호선(G1~GN, D1~DM, SL1~SLN)과 표시 신호선(G1~GN, D1~DM, SL1~SLN)에 연결되어 있으며, 매트릭스(matrix) 형태로 배열된 다수의 단위 화소(pixel) 및 절연 기판(10)의 외곽을 둘러싸며 형성된 가드 링(guard ring; 110)을 포함한다.
표시 신호선(G1~GN, D1~DM, SL1~SLN)은 다수의 게이트 라인(G1~GN), 유지 전극 라인(SL1~SLN) 및 데이터 라인(D1~DM)을 포함한다.
여기서, 게이트 라인(G1~GN)은 절연 기판(10) 상에 제1 방향, 예를 들어 행방향으로 형성되어 있으며, 데이터 라인(D1~DM)은 제2 방향, 예를 들어 열방향으로 형성되어 있으며 서로가 거의 평행하다.
스토리지 전극 라인(SL1~SLN)은 게이트 라인(G1~GN)과 동일한 방향으로 뻗어 있으며, 게이트 라인(G1~GN)과 교대로 형성된다. 또한 다수의 스토리지 전극 라인(SL1~SLN) 끝단은 서로 연결되어 있다.
각 단위 화소는 표시 신호선(G1~GN, D1~DM, SL1~SLN)에 연결된 스위칭 소자(Q)와, 이에 연결된 액정 커패시터(Clc) 및 스토리지 커패시터(Cst)를 포함할 수 있다.
도 2를 참조하면, 박막 트랜지스터 표시판(100)을 구성하는 하나의 화소는 앞서 설명한 바와 같이, 다수의 게이트 라인(G1), 게이트 라인(G1)과 동일한 방향으로 뻗어 있는 스토리지 전극 라인(SL1), 게이트 라인(G1) 및 스토리지 전극 라인(SL1)과 교차하는 데이터 라인(D1), 스위칭 소자(Q) 및 화소 전극(PX)을 포함한다.
여기서 스위칭 소자(Q)는 예를 들어 박막 트랜지스터로 구현될 수 있으며, 이러한 박막 트랜지스터는 게이트 라인(G1)에 연결된 제어 단자, 데이터 라인(D1)에 연결된 입력 단자 및 액정 커패시터(Clc) 및 스토리지 커패시터(Cst)에 연결된 출 력 단자를 구비하는 삼단자 소자로 구현될 수 있다.
또한 액정 커패시터(Clc)는 박막 트랜지스터 표시판(100)의 화소 전극(PX)과 컬러 필터 표시판(미도시)의 공통 전극을 두 단자로 하며, 두 전극 사이의 액정층(미도시)는 유전체로서 기능한다.
액정 커패시터(Clc)의 보조 역할을 하는 스토리지 커패시터(Cst)는 스토리지 전극 라인(SL1)과 화소 전극(PX)이 절연체를 사이에 두고 서로 중첩되어 형성될 수 있다. 여기서 스토리지 전극 라인(SL1)에는 공통 전압(Vcom) 등의 정해진 전압이 인가될 수 있으며(독립 배선 방식), 또한 스토리지 전극 라인(SL1)이 생략되고, 화소 전극(PX)과 전단의 게이트 라인이 절연체를 매개로 중첩되어 스토리지 커패시터(Cst)를 형성할 수도 있다(전단 게이트 방식).
한편, 색 표시를 구현하기 위해서는 각 단위 화소가 색상을 표시할 수 있도록 하여야 하는데, 이는 화소 전극(PX)에 대응하는 컬러 필터 표시판의 소정 영역에 적색, 녹색, 또는 청색의 컬러 필터를 구비함으로써 가능하다. 여기에서, 컬러 필터는 컬러 필터 표시판의 해당 영역에 형성할 수 있으며, 또한, 박막 트랜지스터 표시판(100)의 화소 전극(PX) 위 또는 아래에 형성할 수도 있다.
다시 도 1을 참조하면, 게이트 라인(G1~GN)의 양 끝단에는 게이트 라인(G1~GN)에 연결된 게이트 구동부(122, 124)가 위치할 수 있다. 여기서 게이트 구동부(122, 124)는 예를 들어 티씨피(Tape Carrier Package; TCP) 태로 박막 트랜지 스터 표시판(100)에 부착되어 게이트 라인(G1~GN)과 연결될 수 있으며, 절연 기판(10) 상에 회로 형태로 집적되어 게이트 라인(G1~GN)과 연결될 수 있다. 본 실시예에서는 게이트 구동부(122, 124)가 절연 기판(10) 상에 회로 형태로 집적되어 게이트 라인(G1~GN)과 연결되는 예를 들어 설명한다. 또한 여기서 게이트 구동부(20)는 다수의 스위칭 소자로 구성될 수 있으며, 게이트 라인(G1~GN)과 동일 물질로 동일층에 형성될 수 있다. 또한, 데이터 라인(D1~DM)의 끝단에는 데이터 라인(D1~DM)과 연결되는 데이터 구동부(130)가 위치할 수 있다.
도 3을 참조하면, 데이터 구동부(130)와 연결되어 있는 데이터 라인(D1, D2)의 소정 위치에 신호 증폭기(140)가 배치되어 있다. 이때, 신호 증폭기(140)는 데이터 라인(D1~DM) 형성시 함께 형성되며, 데이터 구동부(130)로부터 인가되는 데이터 전압을 증폭하는 역할을 한다. 여기에서, 신호 증폭기(140)를 데이터 라인(D1, D2)의 소정 위치에 배치하는 이유는 다음과 같다.
액정 패널 크기가 대형화가 되어 감에 따라 제조 원가를 절감시키기 위해 데이터 구동부의 개수를 줄이고 있다. 이로 인해, 데이터 구동부에서 출력되는 데이터 전압을 화소까지 전달하는 데이터 라인의 길이가 길어지게 된다. 그 결과, 데이터 전압의 딜레이 및 데이터 전압 레벨이 낮아지는 현상이 발생하게 된다. 따라서, 각각의 데이터 라인의 소정 위치에 신호 증폭기(140)를 배치하여 데이터 라인을 통 해 전달되는 데이터 전압을 증폭하고, 증폭된 데이터 전압을 화소에 전달한다.
도 4를 참조하면, 신호 증폭기(140)는 두 개의 트랜지스터(T1, T2)로 이루어진다. 제1 트랜지스터(T1)의 게이트에는 외부로부터 제공되는 바이어스 전압(Vbias)이 인가되며, 소스에는 공급 전압(Vdd)이 인가된다. 제2 트랜지스터(T2)의 게이트에는 데이터 구동부(130)로부터 제공되는 데이터 전압(Vdata)이 인가되고, 소스에는 접지 전압(GND)이 인가된다. 이때, 제1 및 제2 트랜지스터(T1, T2)의 드레인은 서로 연결되어 있으며, 제1 트랜지스터(T1)의 게이트에 인가되는 바이어스 전압(Vbias)에 따라 신호 증폭기(140)의 이득(gain)이 달라지게 되어 제2 트랜지스터(T2)의 게이트에 인가되는 데이터 전압(Vdata)의 크기가 다르게 출력된다. 따라서, 데이터 라인(D1~DM)의 길이 차이에 따라 각각의 바이어스 전압(Vbias)을 조절하여 데이터 라인(D1~DM)의 길이에 따라 각각의 데이터 전압(Vdata)을 보상할 수 있다.
도 5를 참조하면, 데이터 구동부(130)로부터 임의의 데이터 전압(Vdata), 예를 들면 4V의 데이터 전압(Vdata)이 데이터 구동부(130)를 기준으로 하여 가장 긴 데이터 라인(도 1의 D1 참고)에 인가되었다면, 데이터 라인의 길이 차이로 인한 저항의 차이로 인해 데이터 전압(Vdata)이 4V에서 2V로 전압 레벨이 감소하게 된다. 전압 레벨이 감소된 데이터 전압(Vdata)은 도 4에서와 같이 제2 트랜지스터(T2)의 게이트에 인가되고, 신호 증폭기(140)의 출력 단자(Vout)로 2V에서 3.5V로 전압 레벨이 증폭된 데이터 전압이 출력된다. 이때, 제1 트랜지스터(T1)의 게이트에는 데 이터 라인의 길이에 따라 조절된 바이어스 전압(Vbias)이 인가된다.
도 6을 참조하면, 데이터 구동부(130)로부터 임의의 데이터 전압(Vdata), 예를 들면 4V의 데이터 전압(Vdata)이 데이터 구동부(130)를 기준으로 하여 가장 가까운 데이터 라인(도 1의 D10 참고)에 인가되었다면, 데이터 라인의 길이 차이로 인한 저항의 차이 없이 4V의 데이터 전압(Vdata)이 그대로 유지된다. 이 데이터 전압(Vdata)은 도 4에서와 같이 제2 트랜지스터(T2)의 게이트에 인가되고, 신호 증폭기(140)의 출력 단자(Vout)로 3.5V의 전압 레벨을 갖는 데이터 전압이 출력된다. 이때, 제1 트랜지스터(T1)의 게이트에는 신호 증폭기의 이득이 1이 되도록 조절된 바이어스 전압(Vbias)이 인가된다.
상기와 같이, 본 발명에서는 다수의 데이터 라인의 소정 위치에 신호 증폭기를 배치하고, 데이터 라인의 길이에 따라 신호 증폭기의 바이어스 전압을 각각 조절하여 데이터 전압을 증폭함으로써 각각의 데이터 라인에 동일한 데이터 전압을 인가할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상술한 바와 같이 본 발명에 따른 박막 트랜지스터 표시판에 의하면, 데이터 라인 사이에 신호 증폭기를 배치하여 데이터 라인의 길이 차이로 인한 저항의 차이로 인해 데이터 전압의 딜레이 및 데이터 전압 레벨이 낮아지는 현상을 방지할 수 있다. 또한, 각각의 데이터 라인 길이에 따라 신호 증폭기의 이득을 조절할 수 있으며, 대형 크기의 액정 패널에서 데이터 전압의 왜곡을 최소화시킬 수 있다.

Claims (6)

  1. 제1 방향으로 형성된 다수의 게이트 라인과 제2 방향으로 형성된 다수의 데이터 라인이 형성된 절연 기판;
    상기 다수의 게이트 라인을 구동하기 위한 게이트 클럭 신호를 순차적으로 출력하는 게이트 구동부; 및
    상기 다수의 데이터 라인의 소정 위치에 배치되며, 상기 다수의 데이터 라인에 인가되는 데이터 전압을 증폭하고, 상기 증폭된 데이터 전압을 다수의 데이터 라인에 출력하는 신호 증폭기를 포함하는 박막 트랜지스터 표시판.
  2. 제 1 항에 있어서,
    상기 신호 증폭기는 외부로부터 제공되는 바이어스 전압 및 데이터 전압을 입력받아 상기 바이어스 전압에 따라 상기 데이터 전압을 증폭하여 출력하는 박막 트랜지스터 표시판.
  3. 제 2 항에 있어서,
    상기 바이어스 전압에 따라 상기 신호 증폭기의 이득이 조절되는 박막 트랜지스터 표시판.
  4. 제 2 항에 있어서,
    상기 신호 증폭기는,
    게이트에는 상기 바이어스 전압이 인가되며, 소스에는 공급 전압이 인가되는 제1 트랜지스터; 및
    게이트에는 상기 데이터 전압이 인가되고, 소스에는 접지 전압이 인가되는 제2 트랜지스터를 포함하는 박막 트랜지스터 표시판.
  5. 제 2 항에 있어서,
    상기 신호 증폭기는 상기 데이터 라인 형성시 함께 형성되는 박막 트랜지스터 표시판.
  6. 제 1 항에 있어서,
    상기 게이트 구동부는 상기 다수의 게이트 라인의 일측에 연결되어 있는 제1 게이트 구동부와, 상기 다수의 게이트 라인의 타측에 연결되어 있는 제2 게이트 구동부를 포함하는 박막 트랜지스터 표시판.
KR1020060128032A 2006-12-14 2006-12-14 박막 트랜지스터 표시판 KR20080055112A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060128032A KR20080055112A (ko) 2006-12-14 2006-12-14 박막 트랜지스터 표시판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060128032A KR20080055112A (ko) 2006-12-14 2006-12-14 박막 트랜지스터 표시판

Publications (1)

Publication Number Publication Date
KR20080055112A true KR20080055112A (ko) 2008-06-19

Family

ID=39801978

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060128032A KR20080055112A (ko) 2006-12-14 2006-12-14 박막 트랜지스터 표시판

Country Status (1)

Country Link
KR (1) KR20080055112A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900200A (zh) * 2014-03-05 2015-09-09 拉碧斯半导体株式会社 显示设备的驱动装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900200A (zh) * 2014-03-05 2015-09-09 拉碧斯半导体株式会社 显示设备的驱动装置

Similar Documents

Publication Publication Date Title
US8228287B2 (en) Liquid crystal display device for removing ripple voltage and method of driving the same
KR101167314B1 (ko) 액정표시장치
JP4367509B2 (ja) 電気光学装置、駆動回路および電子機器
KR102034112B1 (ko) 액정 디스플레이 장치와 이의 구동방법
US9019187B2 (en) Liquid crystal display device including TFT compensation circuit
US9965063B2 (en) Display circuitry with reduced pixel parasitic capacitor coupling
CN102169264B (zh) 可补偿馈通电压的液晶显示面板
US8379011B2 (en) Driving device, display apparatus having the same and method of driving the display apparatus
US10593281B2 (en) Drive circuit, display device, and drive method
US9076394B2 (en) Active matrix substrate, liquid crystal panel, liquid crystal display device, television receiver
KR20080030212A (ko) 표시 장치의 구동 장치
KR20180049377A (ko) 게이트 구동 회로와 이를 이용한 표시장치
KR20070040865A (ko) 액정 표시 장치의 구동 장치 및 이를 포함하는 액정 표시장치
JP5255751B2 (ja) 液晶表示装置の駆動装置及びこれを備えた液晶表示装置
KR101340670B1 (ko) 액정표시장치
KR101349345B1 (ko) 횡전계형 액정표시장치
JP5774424B2 (ja) 表示パネル及びこれを有する表示装置
US10147360B2 (en) Rugged display device architecture
US20110063260A1 (en) Driving circuit for liquid crystal display
KR20180003703A (ko) 표시패널과 이를 이용한 표시장치
US8159448B2 (en) Temperature-compensation networks
TWI381343B (zh) 顯示裝置及其閘極驅動器
KR20080055112A (ko) 박막 트랜지스터 표시판
KR101245942B1 (ko) 액정패널, 액정표시장치 그의 구동방법
JP2011164236A (ja) 表示装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination