KR20080054319A - 연판정 입력 메트릭 산출 장치 및 방법과, 이를 이용한수신 심볼 복조 장치 및 방법 - Google Patents

연판정 입력 메트릭 산출 장치 및 방법과, 이를 이용한수신 심볼 복조 장치 및 방법 Download PDF

Info

Publication number
KR20080054319A
KR20080054319A KR1020060126687A KR20060126687A KR20080054319A KR 20080054319 A KR20080054319 A KR 20080054319A KR 1020060126687 A KR1020060126687 A KR 1020060126687A KR 20060126687 A KR20060126687 A KR 20060126687A KR 20080054319 A KR20080054319 A KR 20080054319A
Authority
KR
South Korea
Prior art keywords
symbol
scaler
received
absolute value
value
Prior art date
Application number
KR1020060126687A
Other languages
English (en)
Other versions
KR100854635B1 (ko
Inventor
김병철
Original Assignee
포스데이타 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포스데이타 주식회사 filed Critical 포스데이타 주식회사
Priority to KR1020060126687A priority Critical patent/KR100854635B1/ko
Publication of KR20080054319A publication Critical patent/KR20080054319A/ko
Application granted granted Critical
Publication of KR100854635B1 publication Critical patent/KR100854635B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3905—Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
    • H03M13/3927—Log-Likelihood Ratio [LLR] computation by combination of forward and backward metrics into LLRs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/713—Spread spectrum techniques using frequency hopping
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202—Channel estimation
    • H04L25/024—Channel estimation channel estimation algorithms
    • H04L25/0256—Channel estimation using minimum mean square error criteria
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/067—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing soft decisions, i.e. decisions together with an estimate of reliability

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 연판정 입력 메트릭 산출 장치 및 방법이 개시된다. 그 연판정 입력 메트릭 산출 장치는, 수신된 코드 심볼의 실수부 y I 및 허수부 y Q 각각을 스케일링하는 제1 스케일러; 제1 스케일러에서 스케일링 된 값들에 대해 오차를 최소화하는 값으로 스케일링하여 일부 코드비트의 입력 메트릭을 산출하는 제2 스케일러; 상기 제1 스케일러에서 스케일링 된 값들의 절대값을 산출하는 절대값 산출부; 및 상기 절대값과 입력 매개변수 g 2와 선형 조합하여 나머지 코드비트의 입력 메트릭을 산출하는 선형계산부를 포함함을 특징으로 한다.
본 발명에 의하면, 16-QAM 변조된 심볼의 비트 LLR을 구하는 데 있어서 간단히 하드웨어로 구현이 가능하고 정확도를 향상시킬수 있다. 또한 주파수 도약 방식을 사용하는 시스템의 특성을 고려한 연판정 입력 메트릭을 산출할 수 있다.

Description

연판정 입력 메트릭 산출 장치 및 방법과, 이를 이용한 수신 심볼 복조 장치 및 방법{Apparatus and method for computing soft decision input metric, and apparatus and method for demodulating received symbol}
도 1은 일반적인 통신 시스템에서의 신호 송수신에 대한 기능 블록도를 도시한 것이다.
도 2는 수신단의 선형 조합된 심볼에서 b 0 에 대한 우도(likelihood) 함수와 경판정(hard decision) 경계를 도시하고 있다.
도 3은
Figure 112006092098817-PAT00001
에 max(.)를 위한 값의 근사방법을 나타낸 것이다.
도 4는 비트 2 및 비트 3에 대한 성상(Constellation), 우도함수들 및 판정경계(decision boundaries)를 도시한 것이다.
도 5는 입력 메트릭을 산출하는 일반적인 형태의 장치로서, 수학식 17, 수학식 20, 수학식 21 및 수학식 22을 변형없이 연산하는 기능블럭도 (functional block diagram)를 나타낸 것이다.
도 6는 본 발명에 의한 연판정 입력 메트릭 산출 장치의 제1 실시예에 대한 구성을 블록도로 도시한 것이다.
도 7은 본 발명에 의한 연판정 입력 메트릭 산출 장치의 제2 실시예에 대한 구성을 블록도로 도시한 것이다.
도 8는 본 발명에 의한 연판정 입력 메트릭 산출 장치의 제3 실시예에 대한 구성을 블록도로 도시한 것이다.
도 9는 본 발명에 의한 연판정 입력 메트릭 산출 장치의 제4 실시예에 대한 구성을 블록도로 도시한 것이다.
도 10은 코드 심볼이 16 QAM(Quadrature Amplitude Modulation) 방식에 의해 변조된 신호일 경우, 본 발명에 의한 연판정 입력 메트릭 산출 장치의 제1 실시예에 대한 구성을 블록도로 도시한 것이다.
도 11은 MRC(Maximal Ratio Combining)에 대한 최적 기울기 조절 계수
Figure 112006092098817-PAT00002
를 도시한 것이다.
도 12는 근사화에 대한 최적 기울기 조절계수
Figure 112006092098817-PAT00003
와 정규화된 MSE를 도시하고 있다.
도 13은 본 발명에 의한 연판정 입력 메트릭 산출 방법을 흐름도로 도시한 것이다.
도 14는 무선통신 시스템의 수신단에서의 본 발명이 적용되는 실시예를 나타낸 것이다.
본 발명은 통신시스템에서의 메트릭 산출과 이를 이용한 복조에 관한 것으 로, 보다 상세하게는 단일 혹은 다중 안테나 수신기의 연판정 입력 메트릭 산출 장치 및 방법과 이를 이용한 수신 심볼의 복조 장치 및 방법에 관한 것이다.
도 1은 일반적인 통신 시스템에서의 신호 송수신에 대한 기능 블록도를 도시한 것이다. 여기서는 단일 혹은 다중 안테나 수신기에서 입력신호에 대해 16 QAM(16 Quadrature Amplitude Modulation) 변복조가 수행된다고 가정한다.
n번째 정보비트 u n 은 부호화 및 인터리빙되어 k번째 심볼에 매핑 될 비트열 {b l (k); l=0,...,3}가 생성된 후 변조된다. 변조과정에서는 인터리버로부터 매 4비트마다 하나의 16-QAM 심볼 s(k)로 매핑된다. 전송된 심볼 s(k)가 m 번째 안테나 h m 에 대한 응답의 승산적 플랫 페이딩 채널(multiplicative flat fading channel)을 거친다. 상기 h m (m은 1,...,M 이고, M은 전체 안테나 개수)은 단일 복소수에 의해 표현될 수 있으며, 또한 k번째 수신 심볼 r m (k) 은 수학식 1과 같이 표현될 수 있다.
Figure 112006092098817-PAT00004
수신신호 r m (k) 은 페이딩된 심볼 h m (k)s(k) 뿐만 아니라
Figure 112006092098817-PAT00005
도 포함하고 있다. 상기 잡음
Figure 112006092098817-PAT00006
은 분산
Figure 112006092098817-PAT00007
를 갖는 갖는 영평균복소(zero mean complex) AWGN(Additive White Gaussian Noise)이다. MRC(Maximal Ratio Combining) 또는 빔형성(beamforming)에서, 다른 안테나로부터의 각 신호는 신호대 잡음비 또는 신 호대 잡음 플러스(plus) 간섭(interference) 비 등과 같은 채널효과를 보상하고 결합된 신호의 질을 향상시키기 위해 상응하는 가중치(weight)
Figure 112006092098817-PAT00008
m (k) (m=1,...,M) 의 켤레복소수가 곱해진다. 결합된 신호 y(k)는 수학식 2와 같이 표현될 수 있다.
Figure 112006092098817-PAT00009
여기서 a(k)=[a 1(k) a 2(k) ... a M (k)] T , r(k)=[r 1(k) r 2(k) ... r M (k)] T 이고, 위첨자 T 는 전치행렬을 의미하고, H 는 전치 켤레(transpose conjugate)를 의미한다.
성능 기준(criteria)에 의존하는 다양한 가중치(Weight) 생성 방법들이 있다. 그러나 단순하게 하기 위해, MRC(Maximal Ratio Combining) diversity 와 MMSE(Minimum Mean Squared Error) 등화, 또는 MIMO 복호화와 같은 안테나 결합에 중점을 둔다.
결합 및 채널 보상된 신호 y(k)는 복조(디매핑) 되어, 송신기에서 인터리빙된 코드 비트 {b i (k)}에 상응하는 로그 우도비(log likelihood ratio, 이하 LLR라 함) {λ i (k); i=0,...,3}의 세트를 생성한다. 상기 LLR은 디인터리버(de-interleaver)로 입력되고 복호화되어 전송된 정보비트를 복원한다.
상술한 모델은 M 값이 1인 단일 안테나 시스템에도 적용할 수 있다. 이와 같은 경우, 대개 가중치
Figure 112006092098817-PAT00010
는 추정된(estimated) 채널 응답 h(k) 이다. 페이딩 채널을 위한 LLR은 다음과 같이 이루어진다. 수신신호 y 가 주어질 때, Bayes 이론으로부터 si 에 대한 posteriori 확률 Pr(s i |y) 은 수학식 3과 같다.
Figure 112006092098817-PAT00011
여기서 N sym 는 심볼 전체 개수이다. Pr(s i ) 는 전송되는 s i 의 priori 확률이고, Pr(y|s i )는 s i 가 주어질 때 y의 조건확률이며, Pr(y)는
Figure 112006092098817-PAT00012
와 같다. 확률밀도함수를 사용하면, posteriori 확률은 수학식 4와 같다.
Figure 112006092098817-PAT00013
임의의 작은 양 dy 의 한계에서, 수학식 5와 같다.
Figure 112006092098817-PAT00014
여기서, b l 에 대한 비트 우도비 LR(b l )는 수학식 6로 정의된다.
Figure 112006092098817-PAT00015
동등한 priori 확률을 갖는 심볼 세트에 대해, 우도비는 수학식 7로 표현될 수 있다.
Figure 112006092098817-PAT00016
LR(b l )에 로그를 취하면 로그-우도(log-likelihood) 함수가 되며, 로그-우도 비 λ l 는 수학식 8과 같이 표현될 수 있다.
Figure 112006092098817-PAT00017
페이딩 채널에서의 16-QAM 에 대한 비트 LLR은 다음과 같다. 거의 동일하게 16-QAM 심볼 s i 은 수학식 9와 같이 표현될 수 있다.
Figure 112006092098817-PAT00018
여기서 c는 직사각 성상(rectangular constellation)에서의 인접 심볼간의 최소거리이고, B는 이진수 표현을 의미한다. 비트의 순서는 적용하는 통신에 규격에 따라 달라질 수 있다. 편의상 심볼 인덱스 k를 생략하고 수학식 2를 전개하면 y(k) 는 수학식 10과 같이 주어진다.
Figure 112006092098817-PAT00019
s i 에 대해 복소 채널이득 h(k)=[h 1(k) h 2(k) ... h M (k)] T 로 인한 위상변이가 가중치 벡터에 의해 완전히 보상된다고 가정하면 (즉, Im(a H h)=0), y 의 실수(in-phase) 및 허수(quadrature-phase) 파트의 확률밀도 함수 f yI (y I |s i ) 및 f yQ (y Q |s i ) 는 수학식 11과 같이 표현될 수 있다.
Figure 112006092098817-PAT00020
여기서 N{
Figure 112006092098817-PAT00021
,
Figure 112006092098817-PAT00022
}는 평균이
Figure 112006092098817-PAT00023
이고 분산이
Figure 112006092098817-PAT00024
인 가우시안 분포의 난수(random variable; r.v.)를 의미한다. 잡음성분인 복소 가우시안 r.v.의 실수 및 허수 파트는 상호 독립이기 때문에, 각 비트 b l 들이 상호 독립이라면, LR(b 0)는 수학식 12와 같이 표현될 수 있다.
Figure 112006092098817-PAT00025
여기서, y I 는 y의 실수 파트이고, y Q 는 허수 파트이다. 도 2는 b 0 에 대한 우도(likelihood) 함수와 경판정(hard decision) 경계를 도시하고 있다.
수학식 11로부터 조건 확률밀도함수들은 수학식 13과 같이 표현될 수 있다.
Figure 112006092098817-PAT00026
수학식 11 및 수학식 13으로부터 수학식 14를 얻는다.
Figure 112006092098817-PAT00027
그리고 비트 LLR λ 0 은 수학식 15와 같다.
Figure 112006092098817-PAT00028
도 3에 도시된 바와 같이 수학식 15는 수학식 16과 같이 근사화될 수 있다.
Figure 112006092098817-PAT00029
y Q ≤ 0 에 대해, 수학식 16은
Figure 112006092098817-PAT00030
및 y Q > 0 에 대해,
Figure 112006092098817-PAT00031
그러므로
Figure 112006092098817-PAT00032
비트 1 (b 1)의 우도 함수는
Figure 112006092098817-PAT00033
b 0 와 마찬가지로, b 1 과 λ 1 에 대한 비트 LLR은 수학식 19와 같다.
Figure 112006092098817-PAT00034
첫번째 항에 대해 y Q ≤ 2a H h c 인 경우에는
Figure 112006092098817-PAT00035
및
y Q > 2a H h c 인 경우,
Figure 112006092098817-PAT00036
두번째 항에서, y Q ≤ -2a H h c 인 경우
Figure 112006092098817-PAT00037
및
y Q > -2a H h c 인 경우,
Figure 112006092098817-PAT00038
그러므로, 수학식 20과 같이 될 수 있다.
Figure 112006092098817-PAT00039
도 4는 b 1 에 대한 성상(Constellation), 우도함수들 및 판정경계(decision boundaries)를 도시한 것이다. b 0 및 b 1 에 대한 유사한 과정에서 실수파트(y I )를 고려하면 , b 2 및 b 3 에 대한 비트 LLR은 수학식 21 및 수학식 22와 같이 얻을 수 있다.
Figure 112006092098817-PAT00040
Figure 112006092098817-PAT00041
단위 평균 파워에 대한 이웃 성상점들(constellation points) 간의 최소거리 c 는 다음과 같다.
Figure 112006092098817-PAT00042
여기서 P si 는 i 번째 심볼 파워이다. 따라서
Figure 112006092098817-PAT00043
상술한 내용은 수신기가 단일 안테나를 사용하거나 선형조합기(Linear Combiner)를 갖는 다중 안테나를 사용하거나 선형등화기를 사용하거나 동일하게 적용될 수 있는 일반화시킨 모델이다.
여기서 주의할 점은 수학식 17과 수학식 21은 하나의 식으로 구현 가능하지 만 수학식 20과 수학식 22는 조합된 신호 즉 y Q 혹은 y I 의 범위에 따라 산출식이 세가지 중 하나로 달라지므로 구현이 까다롭다. 따라서 b 1과 b 3에 해당하는 수학식 20과 수학식 22를 용이하게 구현할 수 있는 방법이 필요하다.
한편 도 5는 입력 메트릭을 산출하는 일반적인 형태의 장치로서, 수학식 17, 수학식 20, 수학식 21 및 수학식 22를 변형없이 연산하는 기능블럭도 (functional block diagram)를 나타낸 것이다. 도 5를 참조하면, 입력신호 y Q 혹은 y I 는 수학식 2를 수행하는 선형조합부(또는 등화기)에서 공급되는데, 단일 안테나 수신기인 경우 전송채널상에서 생긴 왜곡에 대한 수신신호의 위상과 이득을 보정하며, 두 개 이상의 안테나를 사용하는 경우 각 각의 수신신호의 위상과 이득을 보정 한 후 이들을 합하는 과정이 여기 포함된다. 이렇게 조합된 신호 y Q 혹은 y I 가 입력 메트릭 산출부에 연결된다.(y Q 에서 b 0, b 1, 그리고 y I 에서 b2, b3의 LLR 산출 방법들이 서로 동일하므로, 이하에서는 편의상 y Q 에 대해서만 설명하도록 한다.) 제1 LLR연산기에서는 b 0의 LLR을 산출하기 위해 수학식 17을 수행한다. 제1 비교기 및 제2 비교기에서는 b 1과 관련된 LLR을 산출하는 3가지 산출 식 중 하나를 적절히 선택하기 위해 입력된 y Q 와 주어진 임계치, L L , L H 를 비교한다. 여기서 임계치는 수학식 20에서와 같이 L L = -2a H h c이고 L H = 2a H h c 이다. 한편 제2, 제3, 혹은 제4 LLR 연산기에서는 수학식 20의 연산을 수행하고, 제1 비교기와 제2 비교기에서 y Q 의 범위에 따라 10(B), 00(B) 혹은 11(B)의 형태로 출력된 두 비트가 3:1 선택기를 제어하여, 결국 제2, 제3 혹은 제4 LLR 연산기의 출력 중 적절한 하나가 다음 기능블럭인 디인터리버(deinterleaver)에 연결된다. 이러한 기능들은 FPGA 등과 같은 논리소자 등 하드웨어로만 구현될 수도 있고, DSP와 같은 프로세서와 소프트웨어로만, 또는 논리소자와 프로세서 및 소프트웨어로써 복합적으로 구현될 수도 있다.
그러나 도 5에 나타낸 기본적인 형태의 경우, 정확도는 높으나 장치가 복잡하다는 단점이 있다. 또한 IEEE802.16e의 PUSC 등과 같은 주파수 도약(Frequency Hopping)방식의 물리계층을 사용 할 때 이동통신 채널에서 전형적으로 나타나는 주파수 선택성 때문에 최적의 성능을 얻기 힘들다는 문제가 있다.
본 발명은 전술한 바와 같은 문제점을 해결하기 위하여 창안된 것으로, 본 발명의 목적은 단일 혹은 다중 안테나 수신기에서 QAM 변복조를 사용하는 복호기의 입력 메트릭 정확도를 향상시키기 위한, 연판정 입력 메트릭 산출 장치 및 방법을 제공하는 것이다.
또한 본 발명의 다른 목적은 상기 연판정 입력 메트릭 산출 장치 및 방법을 이용한 수신 심볼의 복조 장치 및 방법을 제공하는 것이다.
상기 목적을 위하여, 본 발명에 따른 연판정 입력 메트릭 산출 장치는, 수신 된 코드 심볼의 실수부 y I 및 허수부 y Q 각각을 상수 g1 에 의해 스케일링하는 제1 스케일러; 상기 제1 스케일러에서 스케일링 된 값들에 대해 오차를 최소화하는 상수
Figure 112006092098817-PAT00044
에 의해 스케일링하여 일부 코드비트의 입력 메트릭을 산출하는 제2 스케일러; 상기 제1 스케일러에서 스케일링 된 값들의 절대값을 산출하는 절대값 산출부; 및 상기 절대값과 입력 매개변수 g 2(k) (여기서, k는 코드심볼의 인덱스)와 선형 조합하여 나머지 코드비트의 입력 메트릭을 산출하는 선형계산부를 포함함을 특징으로 한다.
상기 수신된 코드 심볼은 한 개 이상의 안테나로부터 수신된 코드 신호에 대해 등화되었거나, 등화되고 가중치가 곱해진 심볼이거나 복수의 안테나로부터 수신된 코드 신호에 대해 등화되고 안테나 간 선형조합된 심볼임이 바람직하다. 상기 제2 스케일러의 스케일링은 최소평균자승오차(Minimum Mean Squared Error: MMSE)를 이용하여 직선근사화오차가 최소가 되도록 결정됨이 바람직하다.
상기 목적을 위하여, 본 발명에 따른 연판정 입력 메트릭 산출 장치는, 수신된 코드 심볼의 실수부 y I 및 허수부 y Q 각각에 코드심볼에 따라 값을 달리할 수 있는 가중치 g 1(k) (여기서, k는 코드심볼의 인덱스)를 곱하는 승산기; 상기 승산기에서 곱해진 값들에 대해 오차를 최소화하는 상수
Figure 112006092098817-PAT00045
에 의해 스케일링하여 일부 코드비트의 입력 메트릭을 산출하는 스케일러; 상기 승산기에서 곱해진 된 값들의 절대값을 산출하는 절대값 산출부; 및 상기 절대값과 입력 매개변수 g 2(k) (여기서, k는 코드심볼의 인덱스)와 선형 조합하여 나머지 코드비트의 입력 메트릭을 산출하는 선형계산부를 포함함을 특징으로 한다.
상기 목적을 위하여, 본 발명에 따른 연판정 입력 메트릭 산출 장치는, 수신된 코드 심볼의 실수부 y I 및 허수부 y Q 각각을 상수 g1 에 의해 스케일링하는 스케일러; 상기 스케일러에서 스케일링된 값들에 오차를 최소화하는 가중치
Figure 112006092098817-PAT00046
(여기서, k는 코드심볼의 인덱스)를 곱하는 승산기; 상기 스케일러에서 스케일링 된 값들의 절대값을 산출하는 절대값 산출부; 및 상기 절대값과 입력 매개변수 g 2(k) (여기서, k는 코드심볼의 인덱스)와 선형 조합하여 나머지 코드비트의 입력 메트릭을 산출하는 선형계산부를 포함함을 특징으로 한다.
상기 목적을 달성하기 위해, 본 발명에 따른 연판정 입력 메트릭 산출 장치는, 수신된 코드 심볼의 실수부 y I 및 허수부 y Q 각각에 코드심볼에 따라 값을 달리할 수 있는 가중치 g 1(k) (여기서, k는 코드심볼의 인덱스)를 곱하는 제1 승산기; 상기 승산기에서 곱해진 값들에 대해 오차를 최소화하는 가중치
Figure 112006092098817-PAT00047
(여기서, k는 코드심볼의 인덱스)를 곱하는 제2 승산기; 상기 제1 승산기에서 곱해진 된 값들의 절대값을 산출하는 절대값 산출부; 및 상기 절대값과 입력 매개변수 g 2(k) (여기서, k는 코드심볼의 인덱스)와 선형 조합하여 나머지 코드비트의 입력 메트릭을 산출하는 선형계산부를 포함함을 특징으로 한다.
상기 목적을 위하여, 본 발명에 따른 연판정 입력 메트릭 산출 방법은, 무선 통신시스템에서의 연판정 입력 메트릭 산출 방법에 있어서, QAM 방식으로 변조된 수신 심볼로부터 복소수 심볼 값을 얻는 단계; 및 상기 복소수 심볼값에 대하여 상기 수신 심볼에 따라 산출된 안테나 가중치와 채널 특성 정보에 근거한 제1 매개변수의 값 및 제2 매개변수 값을 이용하여 코딩된 심볼 내 비트들의 LLR 메트릭을 구하는 단계를 포함함을 특징으로 한다.
상기 무선 통신 시스템은 주파수 도약 방식을 적용하는 시스템인 것이 바람직하다. 상기 LLR 메트릭을 구하는 단계는 수신 비트 LLR 근사화 계수값을 더 이용하는 것이 바람직하다.
상기 다른 목적을 위하여, 본 발명에 따른 무선통신 시스템의 수신 심볼 복조방법은, 무선통신 시스템의 수신 심볼 복조 방법에 있어서, QAM 방식으로 변조된 수신 심볼로부터 복소수 심볼 값을 얻는 단계; 상기 복소수 심볼값에 대하여 수신비트 LLR 근사화 계수를 이용하여 코딩된 심볼에서 특정 비트들의 LLR 메트릭을 구하는 단계; 및 상기 LLR 메트릭을 이용하여 디코딩을 수행하는 단계를 포함함을 특징으로 한다. 상기 수신비트 LLR 근사화 계수는 신호대 잡음비에 의해 결정되는 것이 바람직하다.
상기 다른 목적을 위하여, 본 발명에 따른 무선통신 시스템의 수신 심볼 복조 장치는, 무선 통신시스템 수신 심볼 복조 장치에 있어서, QAM 방식으로 변조된 수신 심볼에 대한 복소수 심볼값을 추출하는 심볼값추출부; 상기 복소수 심볼값에 대하여 수신 심볼 LLR 근사화 상수값을 이용하여 코딩된 심볼에서 특정 비트들의 LLR 메트릭을 구하는 LLR 메트릭 산출부; 및 상기 LLR 메트릭 산출부의 출력을 이 용하여 디코딩을 수행하는 디코더를 포함함을 특징으로 한다.
이하에서는 첨부 도면 및 바람직한 실시예를 참조하여 본 발명을 상세히 설명한다. 참고로, 하기 설명에서 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
본 발명에 의한 연판정 입력 메트릭 산출 장치 및 방법은 단일 혹은 다중 안테나 수신기에서 16 QAM(16 Quadrature Amplitude Modulation) 복조를 사용하는 것이 바람직하다. 도 6 내지 도 9는 본 발명에 의한 연판정 입력 메트릭 산출 장치의 실시예 각각에 대한 구성을 블록도로 도시한 것이다.
도 6은 본 발명에 의한 연판정 입력 메트릭 산출 장치의 제1 실시예에 대한 구성을 블록도로 도시한 것으로서, 제1 스케일러(600), 제2 스케일러(620), 절대값 산출부(640) 및 선형계산부(660)를 포함하여 이루어진다. 그리고 본 발명에 의한 연판정 입력 메트릭 산출 장치는 병렬/직렬 변환부(680)를 더 구비할 수 있다.
도 7은 본 발명에 의한 연판정 입력 메트릭 산출 장치의 제2 실시예에 대한 구성을 블록도로 도시한 것으로서, 승산기(700), 스케일러(720), 절대값 산출부(740) 및 선형계산부(760)를 포함하여 이루어진다. 그리고 본 발명에 의한 연판정 입력 메트릭 산출 장치는 병렬/직렬 변환부(880)를 더 구비할 수 있다.
도 8은 본 발명에 의한 연판정 입력 메트릭 산출 장치의 제3 실시예에 대한 구성을 블록도로 도시한 것으로서, 스케일러(800), 승산기(820), 절대값 산출부(840) 및 선형계산부(860)를 포함하여 이루어진다. 그리고 본 발명에 의한 연판정 입력 메트릭 산출 장치는 병렬/직렬 변환부(880)를 더 구비할 수 있다.
도 9는 본 발명에 의한 연판정 입력 메트릭 산출 장치의 제4 실시예에 대한 구성을 블록도로 도시한 것으로서, 제1승산기(900), 제2승산기(920), 절대값 산출부(940) 및 선형계산부(960)를 포함하여 이루어진다. 그리고 본 발명에 의한 연판정 입력 메트릭 산출 장치는 병렬/직렬 변환부(980)를 더 구비할 수 있다.
상기 4개의 실시예들은 그 구성요소에 있어서, 절대값산출부(640, 740, 840. 940), 선형계산부(660, 760, 860, 960) 및 병렬/직렬 변환부(680, 780, 880, 980)는 그 기능 및 구성이 동일하다.
제1 실시예를 도시하고 있는 도 6을 참조하면, 상기 제1 스케일러(600)는 수신된 k번째 코드 심볼(여기서, k는 코드 심볼의 인덱스이다)의 실수부 y I (k) 및 허수부 y Q (k) 각각을 코드심볼에 따라 변하지 않는 상수 g 1으로 스케일링하며, 제1 실수부 스케일러(602) 및 제1 허수부 스케일러(604)를 포함한다. 상기 제1 실수부 스케일러(602)는 수신된 코드 심볼의 실수부 y I (k)를 상기 상수 g 1으로 스케일링하며, 상기 제1 허수부 스케일러(604)는 수신된 코드 심볼의 허수부 y Q (k)를 상기 상수 g 1으로 스케일링한다. 여기서, 상기 수신된 코드심볼은 하나의 안테나로부터 수신된 코드 신호일 경우에는 등화되었거나, 등화되고 가중치가 곱해진 심볼일 수 있다. 또한 상기 코드 심볼은 복수의 안테나로부터 수신된 코드 신호인 경우에는 등화되고 안테나 간 선형조합된 심볼일 수 있다. 그리고 상기 k번째 수신 심볼은 부심볼 또는 부반송파일 수도 있다.
상기 제2 스케일러(620)는 상기 제1 스케일러(600)에서 스케일링된 값들에 대해 오차를 최소화하는 상수
Figure 112006092098817-PAT00048
로 스케일링하여 코드비트의 일부에 대한 입력 메트릭을 산출하며, 제2 실수부 스케일러(622) 및 제2 허수부 스케일러(624)를 포함한다. 상기 제2 실수부 스케일러(622)는 상기 제1 실수부 스케일러(602)에서 스케일링된 값을 코드심볼에 따라 변하지 않는 상수
Figure 112006092098817-PAT00049
로 스케일링하며, 상기 제2 허수부 스케일러(624)는 상기 제1 허수부 승산기(604)에서 스케일링된 값을 상기 상수
Figure 112006092098817-PAT00050
로 스케일링한다.
상기 절대값 산출부(640)는 상기 제1 스케일러(600)에서 스케일링 된 값들의 절대값을 산출하며, 실수부 절대값 산출부(642) 및 허수부 절대값 산출부(644)를 포함한다. 상기 실수부 절대값 산출부(642)는 상기 제1 실수부 스케일러(602)에서 스케일링된 값의 절대값을 산출하며, 상기 허수부 절대값 산출부(644)는 상기 제1 허수부 스케일러(604)에서 스케일링된 값의 절대값을 산출한다.
한편, 제2 실시예의 구성을 블록도로 도시하고 있는 도 7을 참조하면, 상기 승산기(700)는 수신된 k번째 코드 심볼(여기서, k는 코드 심볼의 인덱스이다)의 실수부 y I (k) 및 허수부 y Q (k) 각각을 코드심볼에 따라 값을 달리할 수 있는 가중치 g 1(k) (여기서, k는 코드심볼의 인덱스)로 승산하며, 실수부 승산기(702) 및 허수부 승산기(704)를 포함한다.
여기서 AWGN 채널로 가정할 때 바람직한 가중치 g 1(k)는 수학식 24와 같이 나타낼 수 있다.
Figure 112006092098817-PAT00051
또한 간섭신호가 존재 할 경우에 대해서는,
Figure 112006092098817-PAT00052
를 간섭과 잡음의 자동분산행렬(autocovariance matrix)이라 하면,
Figure 112006092098817-PAT00053
로 나타낼 수 있다.
상기 실수부 승산기(702)는 수신된 코드 심볼의 실수부 y I (k) 를 상기 가중치 g 1(k)로 승산하며, 상기 허수부 승산기(704)는 수신된 코드 심볼의 허수부 y Q (k) )를 상기 상기 가중치 g 1(k)로 승산한다. 여기서, 상기 수신된 코드심볼은 하나의 안테나로부터 수신된 코드 신호일 경우에는 등화되었거나, 등화되고 가중치가 곱해진 심볼일 수 있다. 또한 상기 코드 심볼은 복수의 안테나로부터 수신된 코드 신호인 경우에는 등화되고 안테나 간 선형조합된 심볼일 수 있다. 그리고 상기 k번째 수신 심볼은 부심볼 또는 부반송파일 수도 있다.
상기 스케일러(720)는 상기 승산기(700)에서 출력된 값들에 대해 오차를 최소화하는 상수
Figure 112006092098817-PAT00054
로 스케일링하여 코드비트의 일부에 대한 입력 메트릭을 산출하며, 실수부 스케일러(722) 및 허수부 스케일러(724)를 포함한다. 상기 실수부 스케일러(722)는 상기 실수부 승산기(702)에서 승산된 값을 코드심볼에 따라 변하지 않는 상수
Figure 112006092098817-PAT00055
로 스케일링하며, 상기 허수부 스케일러(724)는 상기 허수부 승산 기(704)에서 승산된 값을 상기 상수
Figure 112006092098817-PAT00056
로 스케일링한다.
상기 절대값 산출부(740)는 상기 승산기(700)에서 승산된 값들의 절대값을 산출하며, 실수부 절대값 산출부(742) 및 허수부 절대값 산출부(744)를 포함한다. 상기 실수부 절대값 산출부(742)는 상기 실수부 승산기(702)에서 승산된 값의 절대값을 산출하며, 상기 허수부 절대값 산출부(744)는 상기 허수부 승산기(704)에서 승산된 값의 절대값을 산출한다.
제3 실시예의 구성을 블록도로 도시하고 있는 도 8을 참조하면, 상기 스케일러(800)는 수신된 k번째 코드 심볼(여기서, k는 코드 심볼의 인덱스이다)의 실수부 y I (k) 및 허수부 y Q (k) 각각을 코드심볼에 따라 변하지 않는 상수 g 1으로 스케일링하며, 실수부 스케일러(802) 및 허수부 스케일러(804)를 포함한다. 상기 실수부 스케일러(802)는 수신된 코드 심볼의 실수부 y I (k)를 상기 상수 g 1으로 스케일링하며, 상기 허수부 스케일러(804)는 수신된 코드 심볼의 허수부 y Q (k)를 상기 상수 g 1으로 스케일링한다. 여기서, 상기 수신된 코드심볼은 하나의 안테나로부터 수신된 코드 신호일 경우에는 등화되었거나, 등화되고 가중치가 곱해진 심볼일 수 있다. 또한 상기 코드 심볼은 복수의 안테나로부터 수신된 코드 신호인 경우에는 등화되고 안테나 간 선형조합된 심볼일 수 있다. 그리고 상기 k번째 수신 심볼은 부심볼 또는 부반송파일 수도 있다.
상기 승산기(820)는 상기 스케일러(800)에서 스케일링된 값들에 대해 오차를 최소화하며 코드심볼에 따라 값을 달리할 수 있는 매개변수
Figure 112006092098817-PAT00057
(여기서, k는 코드 심볼의 인덱스)에 의해 승산하여 코드비트의 일부에 대한 입력 메트릭을 산출하며, 실수부 승산기(822) 및 허수부 승산기(824)를 포함한다. 상기 승산기(820)의 승산은 최소평균자승오차(Minimum Mean Squared Error: MMSE)를 이용하여 직선 근사화 오차가 최소가 되도록 결정됨이 바람직하다. 상기 실수부 승산기(822)는 상기 실수부 스케일러(802)에서 스케일링된 값을 상기 매개변수
Figure 112006092098817-PAT00058
로 승산하며, 상기 허수부 승산기(824)는 상기 허수부 스케일러(804)에서 스케일링된 값을 상기 상기 매개변수
Figure 112006092098817-PAT00059
로 승산한다.
상기 절대값 산출부(840)는 상기 스케일러(800)에서 스케일링 된 값들의 절대값을 산출하며, 실수부 절대값 산출부(842) 및 허수부 절대값 산출부(844)를 포함한다. 상기 실수부 절대값 산출부(842)는 상기 실수부 스케일러(802)에서 스케일링된 값의 절대값을 산출하며, 상기 허수부 절대값 산출부(844)는 상기 허수부 스케일러(804)에서 스케일링된 값의 절대값을 산출한다.
제4 실시예에 해당하는 도 9를 참조하면, 상기 제1 승산기(900)는 수신된 k번째 코드 심볼(여기서, k는 코드 심볼의 인덱스이다)의 실수부 y I (k) 및 허수부 y Q (k) 각각을 코드심볼에 따라 값을 달리할 수 있는 가중치 g 1(k) (여기서, k는 코드심볼의 인덱스)로 승산하며, 제1 실수부 승산기(902) 및 제1 허수부 승산기(904)를 포함한다. 여기서 AWGN 채널로 가정할 때 바람직한 가중치 g 1(k)는 수학식 24와 같이 나타낼 수 있다. 또한 간섭신호가 존재 할 경우에 대해서는,
Figure 112006092098817-PAT00060
를 간섭과 잡음의 자동분산행렬(autocovariance matrix)이라 하면,
Figure 112006092098817-PAT00061
로 나타낼 수 있다.
상기 제1 실수부 승산기(902)는 수신된 코드 심볼의 실수부 y I (k)를 상기 가중치 g 1(k)로 승산하며, 상기 제1 허수부 승산기(904)는 수신된 코드 심볼의 허수부 y Q (k)를 상기 가중치 g 1(k)로 승산한다. 여기서, 상기 수신된 코드심볼은 하나의 안테나로부터 수신된 코드 신호일 경우에는 등화되었거나, 등화되고 가중치가 곱해진 심볼일 수 있다. 또한 상기 코드 심볼은 복수의 안테나로부터 수신된 코드 신호인 경우에는 등화되고 안테나 간 선형조합된 심볼일 수 있다. 그리고 상기 k번째 수신 심볼은 부심볼 또는 부반송파일 수도 있다.
상기 제2 승산기(920)는 상기 제1 승산기(900)에서 승산된 값들에 대해 오차를 최소화하며 코드심볼에 따라 값을 달리할 수 있는 매개변수
Figure 112006092098817-PAT00062
(여기서, k는 코드심볼의 인덱스)에 의해 승산되어 코드비트의 일부에 대한 입력 메트릭을 산출하며, 제2 실수부 승산기(922) 및 제2 허수부 승산기(924)를 포함한다. 상기 제2 실수부 승산기(922)는 상기 제1 실수부 승산기(902)에서 승산된 값을 상기 매개변수
Figure 112006092098817-PAT00063
로 승산하며, 상기 제2 허수부 승산기(924)는 상기 제1 허수부 승산기(904)에서 승산된 값을 상기 매개변수
Figure 112006092098817-PAT00064
로 승산한다. 상기 제2 승산기(920)의 승산은 최소평균자승오차(Minimum Mean Squared Error: MMSE)를 이용하여 직선 근사화 오차가 최소가 되도록 결정됨이 바람직하다.
상기 절대값 산출부(940)는 상기 제1 승산기(900)에서 승산된 값들의 절대값을 산출하며, 실수부 절대값 산출부(942) 및 허수부 절대값 산출부(944)를 포함한다. 상기 실수부 절대값 산출부(942)는 상기 제1 실수부 승산기(702)에서 승산된 값의 절대값을 산출하며, 상기 허수부 절대값 산출부(944)는 상기 제1 허수부 승산기(904)에서 승산된 값의 절대값을 산출한다.
한편, 상기 선형계산부(660, 760, 860, 960)는 상기 절대값산출부(640, 740, 840, 940)에서 생성된 절대값과 입력 매개변수 g 2(k)와 선형 조합하여 나머지 코드비트의 입력 메트릭을 산출하며, 실수부 선형계산부(662, 762, 862, 962) 및 허수부 선형계산부(664, 764, 864, 964)를 포함한다. 상기 실수부 선형계산부(662, 762, 862, 962)는 상기 실수부 절대값 산출부(642)에서 선형계산된 값과 매개변수 g 2(k)를 선형조합하며, 상기 허수부 선형계산부(664, 764, 864, 964)는 상기 허수부 절대값 산출부(644, 744, 844, 944)에서 선형계산된 값과 매개변수 g 2(k)를 선형조합한다.
상기 선형계산부(660, 760, 860, 960)는 가산기, 감산기 또는 가감산기가 될 수 있다. 그리고 상기 매개변수 g 2(k)는 수학식 25와 같이 나타낼 수 있다. 또 필요에 따라 매개변수 g 2(k)를 스케일링하는 스케일러가 상기 선형계산부(660, 760, 860, 960)에 부가될 수 있다.
Figure 112006092098817-PAT00065
그리고 상기 병렬/직렬 변환부(680, 780, 880, 980)는 상기 제2 스케일러(620)(제2 실시예에서는 스케일러(720), 제3 실시예에서는 승산기(820), 제4 실시에에서는 제2 승산기(920))와 상기 선형계산부(660, 760, 860, 960)에서 산출된 입력 메트릭들을 직렬로 변환한다.
도 10은 코드 심볼이 16 QAM(Quadrature Amplitude Modulation) 방식에 의해 변조된 신호이고, 상기 16 QAM 되기 위해 인터리빙된 비트의 세트가 b0 , b1 , b2 , b3 일 경우, 본 발명에 의한 연판정 입력 메트릭 산출 장치의 일실시예에 대한 구성을 블록도로 도시한 것이다.
한편, 상기 코드 심볼은 16 QAM(Quadrature Amplitude Modulation) 방식에 의해 변조된 신호이고, 상기 16 QAM 변조되기 위해 인터리빙된 비트의 세트가 b0 , b1, b2 , b3 라 하자. 이 경우에 있어서, 상기 제2 스케일러(620)에서 사용되는
Figure 112006092098817-PAT00066
는 수학식 20과 수학식 22에서 y Q (k) 또는 y I (k)의 구간을 고려하지 않고 하나의 직선으로 근사화 할 때 그 오차를 최소화하기 위하여 그 직선의 기울기를 조절하는 계수이며, 최적화가 필요한데 다음과 같이 설명할 수 있다.
비트 LLR Λ'(b1)의 근사화는 수학식 26과 같이 나타낼 수 있다.
Figure 112006092098817-PAT00067
수학식 26에서 상기 Λ'(b1)의 정규화된 평균-자승 에러(normalized mean-squared error) ε 2 는 수학식 27과 같이 정의될 수 있다.
Figure 112006092098817-PAT00068
최소 ε 2 또는
Figure 112006092098817-PAT00069
의 최적값을 구하기 위해, ε 2의
Figure 112006092098817-PAT00070
에 대한 1차 미분값을 0 이라 하면 수학식 28과 같다..
Figure 112006092098817-PAT00071
그러므로, b1에 대한
Figure 112006092098817-PAT00072
는 수학식 29와 같으며, b3 에 대한
Figure 112006092098817-PAT00073
도 유사하게 수학식 29와 같다.
Figure 112006092098817-PAT00074
(여기서, Λ'(b1)는 b1에 대한 log-likelihood ratio)
Figure 112006092098817-PAT00075
(여기서, Λ'(b3)는 b3에 대한 log-likelihood ratio)
분자는 수학식 30과 같다.
Figure 112006092098817-PAT00076
여기서, Δy는 적분에서 dy에 대한 y- 증분이고,
Figure 112006092098817-PAT00077
및
Figure 112006092098817-PAT00078
이다.
분모에서의 기대값은 수학식 31과 같다.
Figure 112006092098817-PAT00079
예를 들면 도 11은 MRC(Maximal Ratio Combining)에 대한 최적 기울기 조절 계수
Figure 112006092098817-PAT00080
를 도시한 것이다. 도 11로부터
Figure 112006092098817-PAT00081
는 SNR 의 함수임을 알 수 있다. 그러나 16-QAM의 동작점을 고려하면, 대략 8~12dB 이고 10dB 내외의 SNR 에서
Figure 112006092098817-PAT00082
의 변화값은 거의 무시할 수 있음을 고려할 때, 상수값
Figure 112006092098817-PAT00083
SNR = 10 dB =1.122을 사용할 수 있다. 이는 본 예에서 10dB SNR 에 대해 최적이다. 그러므로 수학식 26, 수학식 17, 수학식 20 및 수학식 22는 수학식 32와 같이 단순화 될 수 있다.
Figure 112006092098817-PAT00084
도 12는 근사화에 대한 최적 기울기 조절계수
Figure 112006092098817-PAT00085
와 정규화된 MSE(Mean Squared Error)를 도시하고 있다. MSE 곡선으로부터, 수학식 26은 세 개의 근사화 중 가장 정확하다. (여기서
Figure 112006092098817-PAT00086
는 심볼에 따라 그 값이 변하는
Figure 112006092098817-PAT00087
를 의미함)
즉, 심볼의 SNR 에 따라 그 값이 변하는 MMSE 최적 기울기 조절은 가장 정확한 결과를 나타낸다. 그리고 더 단순한 수학식 32와 같은 근사화는 기존 방법보다 항상 우수하다.
여기서 종래의 직선근사화는 각 수학식 20과 22의 각 범위에 따른 수학식들 중 하나의 수식을 이용하여 직선근사화한 것이다.
한편, 도 13은 본 발명에 의한 무선통신 시스템에서의 연판정 입력 메트릭 산출 방법을 흐름도로 도시한 것이다. 도 13을 참조하면, 먼저 QAM 방식으로 변조된 수신 심볼로부터 복소수 심볼 값을 얻는다.(S1310단계) 여기서 상기 무선 통신 시스템은 주파수 도약 방식을 적용하는 시스템인 것이 바람직하다. 상기 복소수 심볼값에 대하여 상기 수신 심볼에 따라 산출된 안테나 가중치와 채널 특성 정보에 근거한 제1 매개변수의 값 및 제2 매개변수 값을 이용하여 코딩된 심볼 내 비트들의 LLR 메트릭을 구한다.(S1320단계) 상기 LLR 메트릭은 수신 비트 LLR 근사화 계수값을 더 이용하는 것이 바람직하다.
상기 S1320단계를 상술한 실시예들을 적용하여 보다 상세히 설명하면 다음과 같다. 먼저 한 개 이상의 안테나로부터 수신된 코드 신호에 대해 등화되었거나, 등화되고 가중치가 곱해진 심볼의 실수부 y I 및 허수부 y Q 각각을 제1 스케일링 예를 들어 상수 g 1 으로 스케일링하거나 또는 가중치 g 1(k)를 곱한다. 상기 수신된 심볼은 복수의 안테나로부터 수신된 코드 신호에 대해 등화되고 안테나 간 선형조합된 심볼일 수도 있다. 상기 제1 스케일링은 모두 가능하다. 상기 제1 스케일링 된 값들에 대해 오차를 최소화하는 값으로 제2 스케일링하여 일부 코드비트의 입력 메트릭을 산출한다. 상기 제2 스케일링은 상수
Figure 112006092098817-PAT00088
또는 매개변수
Figure 112006092098817-PAT00089
일 수 있으며, 최소평균자승오차(Minimum Mean Squared Error: MMSE)를 이용하여 직선 근사화 오차가 최소가 되게 함이 바람직하다.
상기 코드 심볼은 16 QAM(Quadrature Amplitude Modulation) 방식에 의해 변조된 신호이고, 상기 16 QAM 되기 위해 인터리빙된 비트의 세트가 b0 , b1 , b2 , b3 일 경우, 실수부y I (k)와 허수부 y Q (k)는 가중치 g 1(k)에 각각 곱하여지고 각각의 곱은 다시 상수
Figure 112006092098817-PAT00090
에 의해 각각 스케일링(scaling) 되어 상기 b 0(k)와 상기 b 2(k)의 LLR이 산출된다. 상기 제1 스케일링 된 값들에 대해 절대값을 취하고 입력 매개변수 g 2(k)와 선형조합하여 나머지 코드비트의 입력 메트릭을 산출한다.
한편, 실수부 y I (k), 허수부 y Q (k)와 가중치 g 1(k)의 곱에 대해 각각의 절대값이 취해진 후 입력 매개변수 g 2(k)와 선형조합되어 나머지 부호비트들 b 1(k)와 상기 b 3(k)의 LLR이 산출된다.
도 14는 두 개의 안테나를 갖는 무선통신 수신단에서의 실시예를 나타내었다. 두 개의 안테나로부터 수신된 고주파신호 각각은, 통상의 무선통신 시스템에서와 같이 아날로그 수신기에서 불필요한 대역이 제거되고, 주파수 천이된 후 적절히 증폭되어 A/D 변환기로 입력된다. A/D 변환된 이산 디지털 신호는 역다중 화(demultiplexing) 되는데 직교주파수 분할다중화(OFDM, Orthogonal Frequency Division Multiplexing) 시스템에서는 보통 FFT(Fast Fourier Transform)를 이용하여 각 부반송파(subcarrier)를 분리하고 cyclic prefix등을 제거하는 과정, 또 파일럿(pilot) 부반송파을 추출하고 데이터 부반송파를 분리하는 과정 등을 포함한다.
선형조합부는 전송 채널에서 왜곡된 수신 심볼들의 위상과 크기를 복구하는 역할과 각 안테나부터 수신되어 여기까지 처리된 심볼들에게 가중치를 주고 모두 합하는 기능을 갖는다. 선형조합부를 거친 코드 심볼들은 채널정보와 선형조합기의 가중치로부터 산출된 LLR계산 매개변수들과 함께 입력 메트릭 산출부에서 입력 메트릭이 계산되며 그 결과로서 일련의 LLR들이 복호부에 공급된다. 채널 및 소음전력 추정기에서는 선형조합부와 입력 메트릭 산출부에서 소요되는 복소수 채널 정보를 공급한다.
도 15는 본 발명에 의한 무선통신 시스템에서의 수신 심볼 복조장치의 구성을 블록도로 도시한 것으로서, 심볼값 추출부(1520), LLR메트릭 산출부(1540) 및 디코더(1560)를 포함하여 이루어진다. 상기 수신 심볼 복조장치는 선형조합부(1500)를 더 구비함이 바람직하다.
상기 선형조합부(1500)는 QAM 방식으로 변조되어 전송된 수신 심볼에 대한 전송 채널 왜곡을 보상하며, 전송 채널에서 왜곡된 수신 심볼들의 위상과 크기를 복구하는 역할과 각 안테나부터 수신되어 여기까지 처리된 심볼들에게 가중치를 주고 모두 합하는 기능을 갖는다. 상기 심볼값 추출부(1520)는 QAM 방식으로 변조된 수신 심볼에 대한 복소수 심볼값을 추출한다. 상기 LLR메트릭 산출부(1540)는 상기 복소수 심볼값에 대하여 수신 심볼 LLR 근사화 상수값을 이용하여 코딩된 심볼에서 특정 비트들의 LLR 메트릭을 구한다. 상기 디코더(1560)는 상기 LLR 메트릭 산출부(1540)에서 산출된 수신 심볼의 LLR 메트릭을 디코딩하여 수신 정보 비트스트림을 생성한다.
도 16은 본 발명에 의한 무선 통신 시스템에서의 수신 심볼 복조 방법을 흐름도로 도시한 것이다. 도 16을 참조하면, 먼저 QAM 방식으로 변조된 수신 심볼로부터 복소수 심볼 값을 얻는다.(S1610단계) 상기 복소수 심볼값에 대하여 수신비트 LLR 근사화 계수를 이용하여 코딩된 심볼에서 특정 비트들의 LLR 메트릭을 구한다.(1620단계) 그리고 나서 상기 LLR 메트릭에 대해 디코딩을 수행하여 수신정보 비트스트림을 생성한다.(1630단계) 상기 수신비트 LLR 근사화 계수는 신호대 잡음비와 동작점에 의해 결정되는 것이 바람직하다.
한편, 상기한 본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기테이프,플로피 디스크, 하드 디스크, 광데이터 저장장치 등이 있으며, 또한 캐리어 웨이브(예를 들어 인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다. 또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고 본 발명을 구현하기 위한 기능적인(functional) 프로그램, 코드 및 코드세그먼트들은 본 발명이 속하는 기술분야의 프로그래머들에 의해 용이하게 추론될 수 있다.
지금까지 본 발명을 바람직한 실시예를 참조하여 상세히 설명하였지만, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다.
그리고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 특정되는 것이며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명에 의한 연판정 입력 메트릭 산출 방법 및 장치에 따르면, 16-QAM 변조된 심볼의 비트 LLR을 구하는 데 있어서 간단히 하드웨어로 구현이 가능하고 정확도를 향상시킬수 있다.
또한 주파수 도약 방식을 사용하는 시스템의 특성을 고려한 연판정 입력 메트릭 산출 장치 및 방법을 제공이 가능하다.

Claims (25)

  1. 수신된 코드 심볼의 실수부 y I 및 허수부 y Q 각각을 상수 g1 에 의해 스케일링하는 제1 스케일러;
    상기 제1 스케일러에서 스케일링 된 값들에 대해 오차를 최소화하는 상수
    Figure 112006092098817-PAT00091
    에 의해 스케일링하여 일부 코드비트의 입력 메트릭을 산출하는 제2 스케일러;
    상기 제1 스케일러에서 스케일링 된 값들의 절대값을 산출하는 절대값 산출부; 및
    상기 절대값과 입력 매개변수 g 2(k) (여기서, k는 코드심볼의 인덱스)와 선형 조합하여 나머지 코드비트의 입력 메트릭을 산출하는 선형계산부를 포함함을 특징으로 하는 연판정 입력 메트릭 산출 장치.
  2. 제1항에 있어서, 상기 수신된 코드 심볼은
    한 개 이상의 안테나로부터 수신된 코드 신호에 대해 등화되었거나, 등화되고 가중치가 곱해진 심볼임을 특징으로 하는 연판정 입력 메트릭 산출 장치.
  3. 제1항에 있어서, 상기 수신된 코드 심볼은
    복수의 안테나로부터 수신된 코드 신호에 대해 등화되고 안테나 간 선형조합된 심볼임을 특징으로 하는 연판정 입력 메트릭 산출 장치.
  4. 제1항에 있어서, 상기 제1 스케일러는
    수신된 코드 심볼의 실수부 y I 를 스케일링하는 제1 실수부 스케일러; 및
    수신된 코드 심볼의 허수부 y Q 를 스케일링하는 제1 허수부 스케일러를 포함하고,
    상기 제2 스케일러는
    상기 제1 실수부 스케일러에서 스케일링된 값을 스케일링하는 제2 실수부 스케일러; 및
    상기 제1 허수부 스케일러에서 스케일링된 값을 스케일링하는 제2 허수부 스케일러를 포함함을 특징으로 하는 연판정 입력 메트릭 산출 장치.
  5. 제4항에 있어서, 상기 절대값 산출부는
    상기 제1 실수부 스케일러에서 스케일링된 값의 절대값을 산출하는 실수부 절대값산출부; 및
    상기 제1 허수부 스케일러에서 스케일링된 값의 절대값을 산출하는 허수부 절대값산출부를 포함하고,
    상기 선형계산부는
    상기 실수부 절대값 산출부에서 산출된 실수부 절대값과 매개변수 g 2(k)를 선형조합하는 실수부 선형계산부; 및
    상기 허수부 절대값 산출부에서 산출된 허수부 절대값과 매개변수 g 2(k)를 선형조합하는 허수부 선형계산부를 포함함을 특징으로 하는 연판정 입력 메트릭 산출 장치.
  6. 제1항에 있어서, 상기 제2 스케일러의 스케일링은
    최소평균자승오차(Minimum Mean Squared Error: MMSE)를 이용하여 직선근사화오차가 최소가 되도록 결정됨을 특징으로 하는 연판정 입력 메트릭 산출 장치.
  7. 제1항에 있어서, 상기 코드 심볼은
    16 QAM(Quadrature Amplitude Modulation) 방식에 의해 변조된 신호이며,
    상기 16 QAM 되기 위해 인터리빙된 비트의 세트가 b0 , b1 , b2 , b3 일 때,
    b1에 대한 상기 상수
    Figure 112006092098817-PAT00092
    는
    [수학식]
    Figure 112006092098817-PAT00093
    (여기서, Λ(b1)는 b1 에 대한 log-likelihood ratio 이다.)
    b3에 대한 상기 상수
    Figure 112006092098817-PAT00094
    는
    [수학식]
    Figure 112006092098817-PAT00095
    (여기서, Λ(b3)는 b3 에 대한 log-likelihood ratio 이다.)
    에 의해 결정됨을 특징으로 하는 연판정 입력 메트릭 산출 장치.
  8. 제1항에 있어서,
    상기 제2 스케일러와 상기 선형조합부에서 산출된 입력 메트릭들을 직렬 심볼로 변환하는 병렬직렬변환부를 더 구비함을 특징으로 하는 연판정 입력 메트릭 산출 장치.
  9. 수신된 코드 심볼의 실수부 y I 및 허수부 y Q 각각에 코드심볼에 따라 값을 달리할 수 있는 가중치 g 1(k) (여기서, k는 코드심볼의 인덱스)를 곱하는 승산기;
    상기 승산기에서 곱해진 값들에 대해 오차를 최소화하는 상수
    Figure 112006092098817-PAT00096
    에 의해 스케일링하여 일부 코드비트의 입력 메트릭을 산출하는 스케일러;
    상기 승산기에서 곱해진 된 값들의 절대값을 산출하는 절대값 산출부; 및
    상기 절대값과 입력 매개변수 g 2(k) (여기서, k는 코드심볼의 인덱스)와 선형 조합하여 나머지 코드비트의 입력 메트릭을 산출하는 선형계산부를 포함함을 특징으로 하는 연판정 입력 메트릭 산출 장치.
  10. 제9항에 있어서, 상기 스케일러의 스케일링은
    최소평균자승오차(Minimum Mean Squared Error: MMSE)를 이용하여 직선근사화오차가 최소가 되도록 결정됨을 특징으로 하는 연판정 입력 메트릭 산출 장치.
  11. 제8항에 있어서, 상기 코드 심볼은
    16 QAM(Quadrature Amplitude Modulation) 방식에 의해 변조된 신호이며,
    상기 16 QAM 되기 위해 인터리빙된 비트의 세트가 b0 , b1 , b2 , b3 일 때,
    b1에 대한 상기 상수
    Figure 112006092098817-PAT00097
    는
    [수학식]
    Figure 112006092098817-PAT00098
    (여기서, Λ(b1)는 b1 에 대한 log-likelihood ratio 이다.)
    b3에 대한 상기 상수
    Figure 112006092098817-PAT00099
    는
    [수학식]
    Figure 112006092098817-PAT00100
    (여기서, Λ(b3)는 b3 에 대한 log-likelihood ratio 이다.)
    에 의해 결정됨을 특징으로 하는 연판정 입력 메트릭 산출 장치.
  12. 수신된 코드 심볼의 실수부 y I 및 허수부 y Q 각각을 상수 g1 에 의해 스케일링하는 스케일러;
    상기 스케일러에서 스케일링된 값들에 오차를 최소화하는 가중치
    Figure 112006092098817-PAT00101
    (여기서, k는 코드심볼의 인덱스)를 곱하는 승산기;
    상기 스케일러에서 스케일링 된 값들의 절대값을 산출하는 절대값 산출부; 및
    상기 절대값과 입력 매개변수 g 2(k) (여기서, k는 코드심볼의 인덱스)와 선형 조합하여 나머지 코드비트의 입력 메트릭을 산출하는 선형계산부를 포함함을 특징으로 하는 연판정 입력 메트릭 산출 장치.
  13. 제12항에 있어서, 상기 승산기의 가중치는
    최소평균자승오차(Minimum Mean Squared Error: MMSE)를 이용하여 직선근사화오차가 최소가 되도록 결정됨을 특징으로 하는 연판정 입력 메트릭 산출 장치.
  14. 제12항에 있어서, 상기 코드 심볼은
    16 QAM(Quadrature Amplitude Modulation) 방식에 의해 변조된 신호이며,
    상기 16 QAM 되기 위해 인터리빙된 비트의 세트가 b0 , b1 , b2 , b3 일 때,
    b1에 대한 상기 가중치
    Figure 112006092098817-PAT00102
    는
    [수학식]
    Figure 112006092098817-PAT00103
    (여기서, Λ(b1)는 b1 에 대한 log-likelihood ratio 이다.)
    b3에 대한 상기 가중치
    Figure 112006092098817-PAT00104
    는
    [수학식]
    Figure 112006092098817-PAT00105
    (여기서, Λ(b3)는 b3 에 대한 log-likelihood ratio 이다.)
    에 의해 결정됨을 특징으로 하는 연판정 입력 메트릭 산출 장치.
  15. 수신된 코드 심볼의 실수부 y I 및 허수부 y Q 각각에 코드심볼에 따라 값을 달리할 수 있는 가중치 g 1(k) (여기서, k는 코드심볼의 인덱스)를 곱하는 제1 승산기;
    상기 승산기에서 곱해진 값들에 대해 오차를 최소화하는 가중치
    Figure 112006092098817-PAT00106
    (여기서, k는 코드심볼의 인덱스)를 곱하는 제2 승산기;
    상기 제1 승산기에서 곱해진 된 값들의 절대값을 산출하는 절대값 산출부; 및
    상기 절대값과 입력 매개변수 g 2(k) (여기서, k는 코드심볼의 인덱스)와 선형 조합하여 나머지 코드비트의 입력 메트릭을 산출하는 선형계산부를 포함함을 특징으로 하는 연판정 입력 메트릭 산출 장치.
  16. 제15항에 있어서, 상기 제2 승산기의 가중치는
    최소평균자승오차(Minimum Mean Squared Error: MMSE)를 이용하여 직선근사화오차가 최소가 되도록 결정됨을 특징으로 하는 연판정 입력 메트릭 산출 장치.
  17. 제15항에 있어서, 상기 코드 심볼은
    16 QAM(Quadrature Amplitude Modulation) 방식에 의해 변조된 신호이며,
    상기 16 QAM 되기 위해 인터리빙된 비트의 세트가 b0 , b1 , b2 , b3 일 때,
    b1에 대한 상기 가중치
    Figure 112006092098817-PAT00107
    는
    [수학식]
    Figure 112006092098817-PAT00108
    (여기서, Λ(b1)는 b1 에 대한 log-likelihood ratio 이다.)
    b3에 대한 상기 가중치
    Figure 112006092098817-PAT00109
    는
    [수학식]
    Figure 112006092098817-PAT00110
    (여기서, Λ(b3)는 b3 에 대한 log-likelihood ratio 이다.)
    에 의해 결정됨을 특징으로 하는 연판정 입력 메트릭 산출 장치.
  18. 무선 통신시스템에서의 연판정 입력 메트릭 산출 방법에 있어서,
    QAM 방식으로 변조된 수신 심볼로부터 복소수 심볼 값을 얻는 단계; 및
    상기 복소수 심볼값에 대하여 상기 수신 심볼에 따라 산출된 안테나 가중치와 채널 특성 정보에 근거한 제1 매개변수의 값 및 제2 매개변수 값을 이용하여 코딩된 심볼 내 비트들의 LLR 메트릭을 구하는 단계를 포함함을 특징으로 하는 연판정 입력 메트릭 산출 방법.
  19. 제18항에 있어서, 상기 무선 통신 시스템은
    주파수 도약 방식을 적용하는 시스템인 것을 특징으로 하는 연판정 입력 메트릭 산출 방법.
  20. 제18항에 있어서, 상기 LLR 메트릭을 구하는 단계는
    수신 비트 LLR 근사화 계수값을 더 이용하는 것을 특징으로 하는 연판정 입력 메트릭 산출 방법.
  21. 무선통신 시스템의 수신 심볼 복조 방법에 있어서,
    QAM 방식으로 변조된 수신 심볼로부터 복소수 심볼 값을 얻는 단계;
    상기 복소수 심볼값에 대하여 수신비트 LLR 근사화 계수를 이용하여 코딩된 심볼에서 특정 비트들의 LLR 메트릭을 구하는 단계; 및
    상기 LLR 메트릭을 이용하여 디코딩을 수행하는 단계를 포함함을 특징으로 하는 수신 심볼 복조 방법.
  22. 제21항에 있어서, 상기 수신비트 LLR 근사화 계수는
    신호대 잡음비에 의해 결정되는 것을 특징으로 하는 수신 심볼 복조 방법.
  23. 제22항에 있어서, 상기 수신비트 LLR 근사화 계수는
    동작점에 의해 결정되는 것을 특징으로 하는 수신 심볼 복조 방법.
  24. 무선 통신시스템 수신 심볼 복조 장치에 있어서,
    QAM 방식으로 변조된 수신 심볼에 대한 복소수 심볼값을 추출하는 심볼값추출부; 및
    상기 복소수 심볼값에 대하여 수신 심볼 LLR 근사화 상수값을 이용하여 코딩된 심볼에서 특정 비트들의 LLR 메트릭을 구하는 LLR 메트릭 산출부; 및
    상기 LLR 메트릭 산출부의 출력을 이용하여 디코딩을 수행하는 디코더를 포함함을 특징으로 하는 수신 심볼 복조 장치.
  25. 제24항에 있어서,
    QAM 방식으로 변조되어 전송된 수신 심볼에 대한 전송 채널 왜곡을 보상하는 선형조합부를 더 구비함을 특징으로 하는 수신 심볼 복조 장치.
KR1020060126687A 2006-12-12 2006-12-12 연판정 입력 메트릭 산출 장치 및 방법과, 이를 이용한수신 심볼 복조 장치 및 방법 KR100854635B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060126687A KR100854635B1 (ko) 2006-12-12 2006-12-12 연판정 입력 메트릭 산출 장치 및 방법과, 이를 이용한수신 심볼 복조 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060126687A KR100854635B1 (ko) 2006-12-12 2006-12-12 연판정 입력 메트릭 산출 장치 및 방법과, 이를 이용한수신 심볼 복조 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20080054319A true KR20080054319A (ko) 2008-06-17
KR100854635B1 KR100854635B1 (ko) 2008-08-27

Family

ID=39801362

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060126687A KR100854635B1 (ko) 2006-12-12 2006-12-12 연판정 입력 메트릭 산출 장치 및 방법과, 이를 이용한수신 심볼 복조 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100854635B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102567782B1 (ko) * 2023-03-17 2023-08-17 주식회사 프라터 Qam 변조를 위한 매퍼 및 디매퍼 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6594318B1 (en) 1999-12-02 2003-07-15 Qualcomm Incorporated Method and apparatus for computing soft decision input metrics to a turbo decoder
KR100800885B1 (ko) * 2001-08-13 2008-02-04 삼성전자주식회사 다중레벨변조를 사용하는 통신시스템의 복조장치 및 방법
KR100450949B1 (ko) * 2001-09-18 2004-10-02 삼성전자주식회사 데이터 통신 시스템에서 채널 복호기 입력 연성 결정 값계산 장치 및 방법
KR101093946B1 (ko) * 2005-05-03 2011-12-13 삼성전자주식회사 계층변조 방식을 사용하는 통신 시스템에서 채널 복호기로입력되는 연성값 계산 장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102567782B1 (ko) * 2023-03-17 2023-08-17 주식회사 프라터 Qam 변조를 위한 매퍼 및 디매퍼 장치

Also Published As

Publication number Publication date
KR100854635B1 (ko) 2008-08-27

Similar Documents

Publication Publication Date Title
US7388924B1 (en) Method and apparatus for equalization and decoding in a wireless communications system including plural receiver antennae
US8261169B2 (en) Wireless communication apparatus and wireless communication method
US8953696B2 (en) Signal decoding systems
KR100841936B1 (ko) 안테나별 간섭을 고려한 수신신호 결합 장치 및 방법과이를 이용한 심볼메트릭 산출 장치 및 방법
US8437417B1 (en) Method and apparatus for performing baseband equalization in symbol modulated communications
US20080212694A1 (en) Signal decoding systems
US8731085B1 (en) Method and apparatus for equalization and decoding in a wireless communications system including plural receiver antennae
WO2006126326A1 (ja) 受信装置
US8666003B2 (en) Reception device, reception method, and reception program
CN109274630B (zh) 抗频率选择性衰落的多载波信号矢量分集合并方法
Chang et al. A novel turbo GFDM-IM receiver for MIMO communications
EP2362597B1 (en) Process for performing log-likelihood-ratio clipping in a soft-decision near-ML detector, and detector for doing the same
JP4889756B2 (ja) 無線アクセスシステム及び移動局装置
KR100854635B1 (ko) 연판정 입력 메트릭 산출 장치 및 방법과, 이를 이용한수신 심볼 복조 장치 및 방법
US7369626B1 (en) Efficient subcarrier equalization to enhance receiver performance
US8718162B2 (en) Reception device, reception method, and reception program
JP4980121B2 (ja) 受信装置
JP4734565B2 (ja) Ｍａｐ受信機
JP5287846B2 (ja) 高性能伝送システム、伝送方法、受信機、及び送信機
JP5478327B2 (ja) モジュロ演算で生成された信号を送受信する無線通信システム、受信機、及び、復調方法
KR20090125452A (ko) 직교 주파수 분할 다중 수신 시스템 및 부반송파간 간섭제거 및 등화 방법
JP2013126144A (ja) 送信装置、受信装置および通信システム
WO2008120402A1 (en) Method of demapping data symbols for decoding in a wired communication system
Ketseoglou et al. Optimized iterative (Turbo) reception for QAM OFDM with CFO over unknown double-selective channels

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee