KR20080053779A - 멀티 비트 플래시 메모리 장치 및 그것의 프로그램 방법 - Google Patents
멀티 비트 플래시 메모리 장치 및 그것의 프로그램 방법 Download PDFInfo
- Publication number
- KR20080053779A KR20080053779A KR1020060125728A KR20060125728A KR20080053779A KR 20080053779 A KR20080053779 A KR 20080053779A KR 1020060125728 A KR1020060125728 A KR 1020060125728A KR 20060125728 A KR20060125728 A KR 20060125728A KR 20080053779 A KR20080053779 A KR 20080053779A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- page
- program
- memory cells
- bit
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/562—Multilevel memory programming aspects
- G11C2211/5621—Multilevel programming verification
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5642—Multilevel memory with buffers, latches, registers at input or output
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
Abstract
Description
Claims (32)
- 각각 멀티 비트 데이터를 저장하는 복수의 메모리 셀들을 갖는 플래시 메모리 장치의 프로그램 방법에 있어서:선택된 메모리 셀들로부터 데이터를 독출하는 단계;상기 독출된 데이터의 에러를 검출 및 정정하는 단계; 그리고에러가 정정된 상기 데이터를 참조하여 입력되는 프로그램 데이터를 상기 선택된 메모리 셀들로 프로그램하는 단계를 포함하는 프로그램 방법.
- 제 1 항에 있어서,상기 복수의 메모리 셀들 각각은 순차적으로 입력되는 제1 내지 제4페이지에 대응하는 4비트의 데이터를 저장하는 것을 특징으로 하는 프로그램 방법.
- 제 2 항에 있어서,상기 독출하는 단계에서, 상기 데이터는 상기 4비트의 데이터 중 제1페이지 데이터 또는 LSB 데이터인 것을 특징으로 하는 프로그램 방법.
- 제 2 항에 있어서,상기 독출하는 단계에서, 상기 데이터는 상기 4비트의 데이터 중 제1페이지 및 제2페이지를 포함하는 2비트 데이터인 것을 특징으로 하는 프로그램 방법.
- 제 2 항에 있어서,상기 독출하는 단계에서, 상기 데이터는 상기 4비트의 데이터 중 제1페이지, 제2페이지 및 제3페이지를 포함하는 3비트 데이터인 것을 특징으로 하는 프로그램 방법.
- 제 1 항에 있어서,상기 독출하는 단계에서, 상기 데이터는 에러 정정을 위한 데이터를 포함하는 프로그램 방법.
- 제 1 항에 있어서,상기 독출하는 단계에서, 상기 데이터는 상기 프로그램 데이터의 이전까지 프로그램된 복수 비트의 페이지 데이터인 것을 특징으로 하는 프로그램 방법.
- 제 1 항에 있어서,상기 프로그램 데이터는 상기 멀티 비트 데이터 중 어느 하나의 페이지 데이터인 것을 특징으로 하는 프로그램 방법.
- 제 1 항에 있어서,상기 프로그램 데이터는 상기 멀티 비트 데이터 중 MSB 페이지 데이터인 것 을 특징으로 하는 프로그램 방법.
- 선택된 메모리 셀들 각각에 멀티 비트 데이터를 페이지 단위로 저장하는 플래시 메모리 장치의 프로그램 방법에 있어서:(a) 프로그램 페이지가 에러 정정 대상 페이지인지의 여부를 판단하는 단계;(b) 상기 프로그램 페이지가 에러 정정 대상 페이지인 경우, 선택된 메모리 셀들로부터 데이터를 독출하는 단계;(c) 상기 독출된 데이터의 에러를 검출 및 정정하는 단계; 그리고(d) 에러가 정정된 상기 데이터를 참조하여 입력되는 상기 프로그램될 페이지 데이터를 상기 선택된 메모리 셀들로 프로그램하는 단계를 포함하는 프로그램 방법.
- 제 10 항에 있어서,상기 (a) 단계에서, 상기 프로그램 페이지가 에러 정정 대상 페이지가 아닌 경우,(e) 상기 선택된 메모리 셀들로부터 상기 데이터를 독출하는 단계; 및(f) 상기 데이터를 참조하여 상기 프로그램 페이지를 상기 선택된 메모리 셀들로 프로그램하는 단계를 포함하는 프로그램 방법.
- 제 10 항에 있어서,상기 (a) 단계는 상기 프로그램 페이지의 페이지 어드레스를 검출하고 에러 정정 대상 페이지로 설정된 어드레스와 비교하는 동작을 포함하는 프로그램 방법.
- 제 10 항에 있어서,상기 (a) 단계에서, 상기 에러 정정 대상 페이지는 상기 멀티 비트 데이터 중 어느 하나의 페이지에 대응하는 것을 특징으로 하는 프로그램 방법.
- 제 10 항에 있어서,상기 (a) 단계에서, 상기 에러 정정 대상 페이지는 상기 멀티 비트 데이터에 포함되는 페이지들 중 적어도 두 페이지 이상인 것을 특징으로 하는 프로그램 방법.
- 에러 정정 회로;각각이 멀티 비트 데이터를 저장하는 복수의 메모리 셀들을 갖는 셀 어레이;선택된 메모리 셀들의 읽기 및 프로그램 동작을 수행하도록 구성된 페이지 버퍼 블록; 그리고상기 제 1 데이터를 독출하여 상기 에러 정정 회로에 제공하도록, 그리고 상기 에러 정정된 제 1 데이터를 참조하여 상기 제 2 데이터를 상기 선택된 메모리 셀들에 프로그램되도록 상기 페이지 버퍼 블록을 제어하는 프로그램 제어부를 포함하는 플래시 메모리 장치.
- 제 15 항에 있어서,상기 제 1 데이터는 에러의 검출 및 정정을 위한 에러 정보를 포함하는 플래시 메모리 장치.
- 제 15 항에 있어서,상기 셀 어레이는 상기 에러 정보를 저장하기 위한 영역을 포함하는 플래시 메모리 장치.
- 제 15 항에 있어서,상기 제 1 데이터는 상기 멀티 비트 데이터 중 상기 제 2 데이터의 프로그램 동작 이전까지 상기 선택된 메모리 셀들에 프로그램된 페이지 데이터인 것을 특징으로 하는 플래시 메모리 장치.
- 제 18 항에 있어서,상기 페이지 버퍼 블록은,상기 복수의 메모리 셀들 각각에 대응하고, 상기 제 1 데이터 및 상기 제 2 데이터를 저장하는 복수의 래치들을 갖는 복수의 페이지 버퍼들을 포함하는 플래시 메모리 장치.
- 제 15 항에 있어서,상기 멀티 비트 데이터는 4비트 데이터인 것을 특징으로 하는 플래시 메모리 장치.
- 제 15 항에 있어서,상기 제 2 데이터는 상기 멀티 비트 데이터 중 어느 하나의 페이지 데이터인 것을 특징으로 하는 플래시 메모리 장치.
- 제 15 항에 있어서,상기 제 2 데이터는 상기 멀티 비트 데이터 중 최후에 프로그램되는 MSB 페이지 데이터인 것을 특징으로 하는 플래시 메모리 장치.
- 제 15 항에 있어서,상기 프로그램 제어부의 제어에 따라 상기 선택된 메모리 셀들의 워드 라인으로 상기 제 1 데이터를 독출하기 위한 독출 전압 및 상기 제 2 데이터를 프로그램하기 위한 프로그램 전압들 중 어느 하나를 선택적으로 제공하는 전압 발생부를 더 포함하는 플래시 메모리 장치.
- 에러 정정 회로를 갖는 메모리 제어기; 및상기 메모리 제어기에 전기적으로 연결되는 멀티 비트 플래시 메모리 장치를 포함하되, 상기 멀티 비트 플래시 메모리 장치는,각각이 멀티 비트 데이터를 저장하는 복수의 메모리 셀들을 갖는 셀 어레이;선택된 메모리 셀들의 읽기 및 프로그램 동작을 수행하도록 구성된 페이지 버퍼 블록; 그리고상기 제 1 데이터를 독출하여 상기 에러 정정 회로에 제공하도록, 그리고 상기 에러 정정된 제 1 데이터를 참조하여 상기 제 2 데이터를 상기 선택된 메모리 셀들에 프로그램되도록 상기 페이지 버퍼 블록을 제어하는 프로그램 제어부를 포함하는 것을 특징으로 하는 메모리 시스템.
- 제 24 항에 있어서,상기 제 1 데이터는 에러의 검출 및 정정을 위한 에러 정보를 포함하는 메모리 시스템.
- 제 24 항에 있어서,상기 셀 어레이는 상기 에러 정보를 저장하기 위한 영역을 포함하는 메모리 시스템.
- 제 24 항에 있어서,상기 제 1 데이터는 상기 멀티 비트 데이터 중 상기 제 2 데이터의 프로그램 동작 이전까지 상기 선택된 메모리 셀들에 프로그램된 페이지 데이터인 것을 특징 으로 하는 메모리 시스템.
- 제 27 항에 있어서,상기 페이지 버퍼 블록은,상기 복수의 메모리 셀들 각각에 대응하고, 상기 제 1 데이터 및 상기 제 2 데이터를 저장하는 복수의 래치들을 갖는 복수의 페이지 버퍼들을 포함하는 메모리 시스템.
- 제 24 항에 있어서,상기 멀티 비트 데이터는 4비트 데이터인 것을 특징으로 하는 메모리 시스템.
- 제 24 항에 있어서,상기 제 2 데이터는 상기 멀티 비트 데이터 중 어느 하나의 페이지 데이터인 것을 특징으로 하는 메모리 시스템.
- 제 24 항에 있어서,상기 제 2 데이터는 상기 멀티 비트 데이터 중 최후에 프로그램되는 MSB 페이지 데이터인 것을 특징으로 하는 메모리 시스템.
- 제 24 항에 있어서,상기 멀티 비트 플래시 메모리 장치는 상기 프로그램 제어부의 제어에 따라 상기 선택된 메모리 셀들의 워드 라인으로 상기 제 1 데이터를 독출하기 위한 독출 전압 및 상기 제 2 데이터를 프로그램하기 위한 프로그램 전압들 중 어느 하나를 선택적으로 제공하는 전압 발생부를 더 포함하는 메모리 시스템.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060125728A KR100926475B1 (ko) | 2006-12-11 | 2006-12-11 | 멀티 비트 플래시 메모리 장치 및 그것의 프로그램 방법 |
US11/938,603 US7813187B2 (en) | 2006-12-11 | 2007-11-12 | Multi-bit flash memory device and program method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060125728A KR100926475B1 (ko) | 2006-12-11 | 2006-12-11 | 멀티 비트 플래시 메모리 장치 및 그것의 프로그램 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080053779A true KR20080053779A (ko) | 2008-06-16 |
KR100926475B1 KR100926475B1 (ko) | 2009-11-12 |
Family
ID=39497804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060125728A KR100926475B1 (ko) | 2006-12-11 | 2006-12-11 | 멀티 비트 플래시 메모리 장치 및 그것의 프로그램 방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7813187B2 (ko) |
KR (1) | KR100926475B1 (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110065897A (ko) * | 2009-12-10 | 2011-06-16 | 삼성전자주식회사 | 플래시 메모리 장치, 이를 포함하는 플래시 메모리 시스템 및 이의 프로그램 방법 |
KR101492857B1 (ko) * | 2008-12-30 | 2015-02-12 | 삼성전자주식회사 | 메모리 장치 및 메모리 프로그래밍 방법 |
US9355715B1 (en) | 2014-11-28 | 2016-05-31 | SK Hynix Inc. | Memory system and method of operating the same |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100923832B1 (ko) * | 2007-12-28 | 2009-10-27 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치의 불량 여부 테스트 방법, 블록 관리방법, 소거 방법 및 프로그램 방법 |
KR101413137B1 (ko) * | 2008-07-04 | 2014-07-01 | 삼성전자주식회사 | 메모리 장치 및 메모리 프로그래밍 방법 |
TWI382422B (zh) * | 2008-07-11 | 2013-01-11 | Genesys Logic Inc | 根據錯誤更正碼更新快閃記憶體之資料頁面之儲存裝置與方法 |
JP4649503B2 (ja) * | 2008-08-13 | 2011-03-09 | 株式会社東芝 | 半導体装置 |
US8266503B2 (en) | 2009-03-13 | 2012-09-11 | Fusion-Io | Apparatus, system, and method for using multi-level cell storage in a single-level cell mode |
US8854882B2 (en) | 2010-01-27 | 2014-10-07 | Intelligent Intellectual Property Holdings 2 Llc | Configuring storage cells |
US8380915B2 (en) | 2010-01-27 | 2013-02-19 | Fusion-Io, Inc. | Apparatus, system, and method for managing solid-state storage media |
US8661184B2 (en) | 2010-01-27 | 2014-02-25 | Fusion-Io, Inc. | Managing non-volatile media |
US9245653B2 (en) | 2010-03-15 | 2016-01-26 | Intelligent Intellectual Property Holdings 2 Llc | Reduced level cell mode for non-volatile memory |
JP2012069180A (ja) * | 2010-09-21 | 2012-04-05 | Toshiba Corp | 半導体記憶装置 |
US9324433B2 (en) * | 2011-04-25 | 2016-04-26 | Microsoft Technology Licensing, Llc | Intelligent flash reprogramming |
KR20120126389A (ko) | 2011-05-11 | 2012-11-21 | 삼성전자주식회사 | 멀티-비트 메모리 장치를 포함한 데이터 저장 시스템 및 그것의 온칩 버퍼 프로그램 방법 |
EP2549482B1 (en) * | 2011-07-22 | 2018-05-23 | SanDisk Technologies LLC | Apparatus, system and method for determining a configuration parameter for solid-state storage media |
KR101818439B1 (ko) * | 2011-09-22 | 2018-01-16 | 에스케이하이닉스 주식회사 | 메모리 및 메모리의 프로그램 방법 |
KR20130049332A (ko) * | 2011-11-04 | 2013-05-14 | 삼성전자주식회사 | 메모리 시스템 및 그것의 동작 방법 |
US8924820B2 (en) * | 2012-07-27 | 2014-12-30 | Kabushiki Kaisha Toshiba | Memory controller, semiconductor memory system, and memory control method |
US20150161001A1 (en) * | 2013-12-06 | 2015-06-11 | Western Digital Technologies, Inc. | Misprogramming prevention in solid-state memory |
US10552044B2 (en) * | 2014-03-27 | 2020-02-04 | Hitachi, Ltd. | Storage apparatus, data processing method and storage system wherein compressed data is read in parallel, said data stored in buffer by size and read from said buffer, in order of when said data is stored in said buffer |
US10318375B2 (en) | 2015-03-20 | 2019-06-11 | Burlywood, LLC | Configurable multi-level error correction in a storage controller |
WO2016154078A1 (en) * | 2015-03-26 | 2016-09-29 | Burlywood, LLC | A medium defect management method for storage systems requiring an integrated controller |
US10671317B2 (en) | 2016-05-25 | 2020-06-02 | Samsung Electronics Co., Ltd. | Block cleanup: page reclamation process to reduce garbage collection overhead in dual-programmable NAND flash devices |
US10540228B2 (en) | 2018-03-07 | 2020-01-21 | Micron Technology, Inc. | Providing data of a memory system based on an adjustable error rate |
US11055226B2 (en) * | 2018-06-29 | 2021-07-06 | Intel Corporation | Mitigation of cache-latency based side-channel attacks |
US11061762B2 (en) * | 2019-02-04 | 2021-07-13 | Intel Corporation | Memory programming techniques |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5475693A (en) * | 1994-12-27 | 1995-12-12 | Intel Corporation | Error management processes for flash EEPROM memory arrays |
KR100206709B1 (ko) | 1996-09-21 | 1999-07-01 | 윤종용 | 멀티비트 불휘발성 반도체 메모리의 셀 어레이의 구조 및 그의 구동방법 |
KR19980027610A (ko) | 1996-10-17 | 1998-07-15 | 문정환 | 플래시 메모리의 에러 보정회로 |
US6082056A (en) | 1998-09-16 | 2000-07-04 | Hoberman; Charles | Reversibly expandable structures having polygon links |
US6532556B1 (en) * | 2000-01-27 | 2003-03-11 | Multi Level Memory Technology | Data management for multi-bit-per-cell memories |
US6349056B1 (en) | 2000-12-28 | 2002-02-19 | Sandisk Corporation | Method and structure for efficient data verification operation for non-volatile memories |
JP4034949B2 (ja) | 2001-09-06 | 2008-01-16 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
KR100512181B1 (ko) | 2003-07-11 | 2005-09-05 | 삼성전자주식회사 | 멀티 레벨 셀을 갖는 플래시 메모리 장치와 그것의 독출방법 및 프로그램 방법 |
WO2005041044A1 (en) * | 2003-09-24 | 2005-05-06 | Seagate Technology Llc | Multi-level caching in data storage devices |
US7409623B2 (en) | 2004-11-04 | 2008-08-05 | Sigmatel, Inc. | System and method of reading non-volatile computer memory |
US20060143368A1 (en) * | 2004-12-23 | 2006-06-29 | M-Systems Flash Disk Pioneers Ltd. | Method for using a multi-bit cell flash device in a system not designed for the device |
US7424648B2 (en) * | 2005-03-10 | 2008-09-09 | Matsushita Electric Industrial Co., Ltd. | Nonvolatile memory system, nonvolatile memory device, data read method, and data read program |
KR100597790B1 (ko) * | 2005-05-04 | 2006-07-06 | 삼성전자주식회사 | 멀티레벨 불휘발성 반도체 메모리 장치 및 이에 대한데이터 독출방법 |
-
2006
- 2006-12-11 KR KR1020060125728A patent/KR100926475B1/ko active IP Right Grant
-
2007
- 2007-11-12 US US11/938,603 patent/US7813187B2/en active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101492857B1 (ko) * | 2008-12-30 | 2015-02-12 | 삼성전자주식회사 | 메모리 장치 및 메모리 프로그래밍 방법 |
KR20110065897A (ko) * | 2009-12-10 | 2011-06-16 | 삼성전자주식회사 | 플래시 메모리 장치, 이를 포함하는 플래시 메모리 시스템 및 이의 프로그램 방법 |
US8499210B2 (en) | 2009-12-10 | 2013-07-30 | Samsung Electronics Co., Ltd. | Flash memory device, flash memory system, and method of programming flash memory device |
US9355715B1 (en) | 2014-11-28 | 2016-05-31 | SK Hynix Inc. | Memory system and method of operating the same |
Also Published As
Publication number | Publication date |
---|---|
KR100926475B1 (ko) | 2009-11-12 |
US20080137415A1 (en) | 2008-06-12 |
US7813187B2 (en) | 2010-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100926475B1 (ko) | 멀티 비트 플래시 메모리 장치 및 그것의 프로그램 방법 | |
US7757153B2 (en) | Multi-bit memory device and memory system | |
US8149618B2 (en) | Over-sampling read operation for a flash memory device | |
US7701775B2 (en) | Flash memory device utilizing multi-page program method | |
KR100805840B1 (ko) | 캐시를 이용한 플래시 메모리 장치 및 그것의 프로그램방법 | |
US8059463B2 (en) | Method for generating soft bits in flash memories | |
US7697359B2 (en) | Flash memory device and refresh method thereof | |
US7782667B2 (en) | Method of operating a flash memory device | |
US7672162B2 (en) | Non-volatile memory device, memory system, and LSB read method | |
KR101532754B1 (ko) | 비휘발성 메모리 장치의 프로그램 방법 | |
KR100794311B1 (ko) | 프로그램 에러를 차단할 수 있는 멀티 비트 플래시 메모리장치의 프로그램 방법 | |
KR101636248B1 (ko) | 플래시 메모리 장치, 이를 포함하는 플래시 메모리 시스템 및 이의 프로그램 방법 | |
KR101468099B1 (ko) | 불휘발성 메모리 장치의 프로그램 방법 | |
US8214725B2 (en) | Memory access system | |
KR20100137128A (ko) | 비휘발성 메모리 장치의 프로그램 방법, 비휘발성 메모리 장치 및 비휘발성 메모리 시스템 | |
US20120147669A1 (en) | Non-volatile memory device and a method for operating the device | |
US7684239B2 (en) | Flash memory device for over-sampling read and interfacing method thereof | |
JP6115740B1 (ja) | 半導体記憶装置 | |
US20100302864A1 (en) | Method of operating nonvolatile memory device | |
KR100590219B1 (ko) | 프로그램 시간을 줄일 수 있는 불 휘발성 메모리 장치 | |
KR20100013962A (ko) | 불휘발성 메모리 장치의 프로그램 방법 | |
US8923068B2 (en) | Low margin read operation with CRC comparision | |
KR100634432B1 (ko) | 카피백 프로그램 동작 중에 에러를 검출하는 낸드 플래시메모리 장치 및 에러 검출 방법 | |
US11119854B2 (en) | Method of controlling verification operations for error correction of non-volatile memory device, and non-volatile memory device | |
US20210357288A1 (en) | Semiconductor storage apparatus and ecc related information reading method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121031 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20131031 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20141031 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20151030 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20181031 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20191031 Year of fee payment: 11 |