KR20080050739A - Liquid crystal display device and manufacturing method of the same - Google Patents
Liquid crystal display device and manufacturing method of the same Download PDFInfo
- Publication number
- KR20080050739A KR20080050739A KR1020060121389A KR20060121389A KR20080050739A KR 20080050739 A KR20080050739 A KR 20080050739A KR 1020060121389 A KR1020060121389 A KR 1020060121389A KR 20060121389 A KR20060121389 A KR 20060121389A KR 20080050739 A KR20080050739 A KR 20080050739A
- Authority
- KR
- South Korea
- Prior art keywords
- data line
- layer
- pixel electrode
- semiconductor layer
- width
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/42—Arrangements for providing conduction through an insulating substrate
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
Description
도 1 는 본 발명의 제1실시예에 따른 액정표시장치의 배치도이고,1 is a layout view of a liquid crystal display according to a first embodiment of the present invention;
도 2는 본 발명의 제1실시예에 따른 액정표시장치에서 리페어 방법을 설명하기 위한 도면이고,2 is a view for explaining a repair method in the liquid crystal display according to the first embodiment of the present invention;
도 3은 도 1의 Ⅲ-Ⅲ을 따른 단면도이고,3 is a cross-sectional view taken along III-III of FIG. 1,
도 4는 도 1의 Ⅳ-Ⅳ를 따른 단면도이고,4 is a cross-sectional view taken along line IV-IV of FIG. 1,
도 5는 도 1의 Ⅴ-Ⅴ를 따른 단면도이고,5 is a cross-sectional view taken along the line VV of FIG. 1,
도 8은 도 1의 Ⅵ-Ⅵ을 따른 단면도이고,8 is a cross-sectional view taken along VI-VI of FIG. 1,
도 7a 내지 도 13b는 본 발명의 제1실시예에 따른 액정표시장치의 제조방법을 설명하기 위한 도면이고,7A to 13B are views for explaining a method of manufacturing a liquid crystal display device according to a first embodiment of the present invention;
도 14 및 도 15는 본 발명의 제2실시예에 따른 액정표시장치를 설명하기 위한 단면도이다.14 and 15 are cross-sectional views for describing a liquid crystal display device according to a second embodiment of the present invention.
* 도면의 주요부분의 부호에 대한 설명 *Explanation of Signs of Major Parts of Drawings
122 : 게이트선 126 : 게이트 전극 122: gate line 126: gate electrode
128 : 유지전극선 130 : 게이트 절연막 128: sustain electrode line 130: gate insulating film
141, 142, 143 : 반도체층 141, 142, 143: semiconductor layer
151, 152, 155, 156: 저항 접촉층151, 152, 155, 156: resistive contact layer
162 : 데이터선 165 : 소스 전극162: data line 165: source electrode
166 : 드레인 전극 171 : 보호막166: drain electrode 171: protective film
175 : 유기막 176 : 접촉구175: organic film 176: contact hole
182 : 화소전극182: pixel electrode
본 발명은 액정표시장치과 그 제조방법에 관한 것이다.The present invention relates to a liquid crystal display device and a manufacturing method thereof.
액정표시장치는 액정표시패널을 포함하며, 액정표시패널은 박막트랜지스터가 형성되어 있는 제1 기판, 제1기판에 대향하는 제2기판, 그리고 양 기판 사이에 위치하는 액정층을 포함한다. 액정표시패널은 비발광소자이며 제1기판 후방에 위치한 백라이트 유닛으로부터 빛을 공급받을 수 있다.The liquid crystal display device includes a liquid crystal display panel, and the liquid crystal display panel includes a first substrate on which a thin film transistor is formed, a second substrate facing the first substrate, and a liquid crystal layer positioned between both substrates. The liquid crystal display panel is a non-light emitting device and can receive light from the backlight unit located behind the first substrate.
제1기판에는 게이트선, 데이터선, 및 이들 배선에 연결되어 있는 박막트랜지스터가 형성되어 있다. 각 화소는 박막트랜지스터에 연결되어 있으며, 화소별로 독립적으로 제어된다.On the first substrate, a gate line, a data line, and a thin film transistor connected to these wirings are formed. Each pixel is connected to a thin film transistor and is independently controlled for each pixel.
제1기판의 제조과정에서는 단계별로 검사가 이루어지고, 검사에 의해 발견된 불량은 리페어된다.In the manufacturing process of the first substrate, the inspection is performed step by step, and the defect found by the inspection is repaired.
데이터선과 게이트선이 단락되는 불량의 경우, 해당 화소를 오프 화소로 만들고 단락된 부분 전후의 데이터선을 커팅하는 리페어가 이루어진다. 이와 함께 리 페어링을 이용해 단락된 부분 이후의 데이터선에 신호가 인가되도록 한다.In the case of a defect in which the data line and the gate line are short-circuited, a repair is performed in which the pixel is turned off and the data lines before and after the short-circuited portion are cut. In addition, a signal is applied to the data line after the shorted portion by using repairing.
그런데 데이터선은 화소전극과 인접해 있어, 데이터선의 커팅과정에서 데이터선과 화소전극이 단락되는 문제가 있다. However, since the data line is adjacent to the pixel electrode, the data line and the pixel electrode are short-circuited during the cutting of the data line.
최근 유기막을 사용하여 화소전극이 데이터선과 일부 겹치도록 확장된 구조가 많이 사용되고 있는데, 이 구조에서는 리페어 과정에서 데이터선과 화소전극이 단락되는 문제가 더욱 심각하다.Recently, a structure in which a pixel electrode is partially overlapped with a data line using an organic layer is widely used. In this structure, a problem in which the data line and the pixel electrode are shorted during a repair process is more serious.
따라서 본 발명의 목적은 리페어가 용이한 액정표시장치와 그 제조방법을 제공하는 것이다.Accordingly, an object of the present invention is to provide a liquid crystal display device and a method of manufacturing the same, which are easy to repair.
상기 본 발명의 목적은 절연기판과; 상기 절연기판 상에 형성되어 있으며 제1폭을 가진 제1데이터선과 상기 제1폭보다 큰 제2폭을 가진 제2데이터선을 포함하는 데이터선과; 상기 데이터선 상부에 위치하는 절연층과; 상기 절연기판과 상기 데이터선 사이에 위치하며, 상기 제1데이터선 외부로 연장된 부분의 폭이 상기 제2데이터선 외부로 연장된 부분의 폭보다 큰 반도체층과; 상기 절연층 상에 위치하는 화소전극을 포함하는 액정표시장치에 의해서 달성된다.The object of the present invention is an insulating substrate; A data line formed on the insulating substrate and including a first data line having a first width and a second data line having a second width greater than the first width; An insulating layer on the data line; A semiconductor layer positioned between the insulating substrate and the data line and having a width of a portion extending outside the first data line greater than a width of a portion extending outside the second data line; It is achieved by a liquid crystal display device including a pixel electrode located on the insulating layer.
상기 데이터선과 상기 화소전극 사이에 형성되어 있는 유기층을 더 포함하는 것이 바람직하다.It is preferable to further include an organic layer formed between the data line and the pixel electrode.
상기 화소전극은 상기 제1데이터선과 겹치지 않는 것이 바람직하다.Preferably, the pixel electrode does not overlap the first data line.
상기 화소전극은 상기 제2데이터선과 부분적으로 겹치는 것이 바람직하다.Preferably, the pixel electrode partially overlaps the second data line.
상기 화소전극은 상기 제1데이터선 외부로 연장된 상기 반도체층과 부분적으로 겹치는 것이 바람직하다.Preferably, the pixel electrode partially overlaps the semiconductor layer extending outside the first data line.
상기 화소전극과 상기 데이터선이 겹치지 않는 영역에는 상기 반도체층이 위치하는 것이 바람직하다.Preferably, the semiconductor layer is positioned in a region where the pixel electrode and the data line do not overlap.
상기 반도체층과 상기 데이터선 사이에 위치하는 저항접촉층을 더 포함하며, 상기 저항접촉층과 상기 데이터선은 서로 겹치는 것이 바람직하다.The semiconductor device may further include a resistance contact layer positioned between the semiconductor layer and the data line, wherein the resistance contact layer and the data line overlap each other.
상기 본 발명의 목적은 절연기판과; 상기 절연기판 상에 형성되어 있는 반도체층과; 상기 반도체층 상에 형성되어 있는 데이터선과; 상기 데이터선 상부에 위치하는 절연층과; 상기 절연층 상에 형성되어 있는 화소전극을 포함하며, 상기 화소전극은 상기 데이터선과 부분적으로 겹치며, 상기 화소전극과 상기 데이터선이 겹치지 않는 영역에는 상기 반도체층이 위치하는 액정표시장치에 의해서도 달성된다.The object of the present invention is an insulating substrate; A semiconductor layer formed on the insulating substrate; A data line formed on the semiconductor layer; An insulating layer on the data line; And a pixel electrode formed on the insulating layer, wherein the pixel electrode partially overlaps the data line, and is achieved by a liquid crystal display device in which the semiconductor layer is positioned in an area where the pixel electrode and the data line do not overlap. .
상기 데이터선은 상기 화소전극과 겹치지 않는 부분에서 주위보다 폭이 축소되어 있는 것이 바람직하다.Preferably, the data line is smaller in width than the periphery in a portion that does not overlap the pixel electrode.
상기 절연층은 유기층을 포함하는 것이 바람직하다.It is preferable that the said insulating layer contains an organic layer.
상기 본 발명의 목적은 절연기판 상에 반도체층, 저항접촉층, 데이터 금속층을 형성하는 단계와; 상기 데이터 금속층 상에 길게 연장된 제1부분과 상기 제1부분의 일부에 연결되어 있으며 상기 제1부분보다 얇은 제2부분을 포함하는 감광막을 형성하는 단계와; 상기 감광막을 이용해 상기 반도체층, 저항접촉층 및 데이터 금속층을 패터닝하여 상기 제1부분에 대응하는 데이터선과 상기 제1부분 및 상기 제2부분에 대응하는 반도체층을 형성하는 단계를 포함하는 액정표시장치의 제조방법에 의해 달성된다.An object of the present invention is to form a semiconductor layer, an ohmic contact layer, a data metal layer on an insulating substrate; Forming a photoresist film on the data metal layer, the photosensitive film including a first portion elongated and a second portion connected to a portion of the first portion and thinner than the first portion; Patterning the semiconductor layer, the ohmic contact layer, and the data metal layer using the photosensitive film to form a data line corresponding to the first portion and a semiconductor layer corresponding to the first portion and the second portion. It is achieved by the manufacturing method of.
상기 제1부분은 상기 제2부분에 연결된 영역에서 주위보다 폭이 작은 것이 바람직하다.The first portion is preferably smaller in width than the periphery in the region connected to the second portion.
상기 패터닝 후 유기막을 형성하는 단계를 더 포함하는 것이 바람직하다.It is preferable to further include forming an organic film after the patterning.
이하 첨부된 도면을 참조로 하여 본발명을 더욱 상세히 설명하겠다. 이하에서 어떤 막(층)이 다른 막(층)의 '상부에' 형성되어(위치하고) 있다는 것은, 두 막(층)이 접해 있는 경우뿐 아니라 두 막(층) 사이에 다른 막(층)이 존재하는 경우도 포함한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings. Hereinafter, a film is formed (located) on top of another film, not only when two films are in contact with each other but also when another film is between two films. It also includes the case where it exists.
도 1내지 도 6을 참조하여 제1실시예에 따른 액정표시장치를 설명한다. 이하에서는 박막트랜지스터 기판(100) 만을 도시하였으나, 액정표시장치는 박막트랜지스터 기판(100)에 대향하는 기판(컬러필터 기판), 양 기판 사이에 위치하는 액정층을 포함하며, 박막트랜지스터 기판(100)의 후방에 위치하는 백라이트 어셈블리를 더 포함할 수 있다.A liquid crystal display device according to a first embodiment will be described with reference to FIGS. 1 to 6. Hereinafter, only the thin
제1절연기판(111) 위에 게이트 배선이 형성되어 있다. 게이트 배선은 금속 단일층 또는 다중층일 수 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(122) 및 게이트선(122)에 연결되어 있는 게이트 전극(126), 화소전극(182)과 중 첩되어 저장 용량을 형성하는 저장용량선(128)을 포함한다. 저장용량선(128)은 화소의 중앙을 지나면서 게이트선(122)과 평행하게 연장되어 있다. Gate wiring is formed on the first
제1절연기판(111)위에는 실리콘 질화물(SiNx) 등의 무기물로 이루어진 게이트 절연막(130)이 게이트 배선을 덮고 있다.On the first
게이트 절연막(130) 상부에는 비정질 실리콘 등의 반도체로 이루어진 반도체층(141, 142, 143)이 형성되어 있다. 반도체층(142)은 게이트 전극(126) 상에, 반도체층(141)는 저장용량선(128) 상에 형성되어 있으며, 반도체층(143)은 데이터선(162) 하부에 형성된다. The
반도체층(141, 142, 143)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘 등의 물질로 만들어진 저항 접촉층(151, 152, 155, 156)이 형성되어 있다. 소스 전극(165)과 드레인 전극(166) 사이의 반도체층(142)에서는 저항 접촉층이 제거되어 있다.
저항 접촉층(151, 152, 155, 156) 위에는 데이터 배선이 형성되어 있다. 데이터 배선 역시 금속층으로 이루어진 단일층 또는 다중층일 수 있다. 데이터 배선은 세로방향으로 형성되어 게이트선(122)과 교차하여 화소를 형성하는 데이터선(162), 데이터선(162)의 분지이며 저항 접촉층(155)의 상부까지 연장되어 있는 소스 전극(165), 소스전극(165)과 분리되어 있으며 소스전극(165)의 반대쪽 저항 접촉층(156) 상부에 형성되어 있는 드레인 전극(166)을 포함한다. Data wirings are formed on the
여기서 데이터선(162)은 폭(d3, 도 6참조))이 비교적 좁은 제1데이터선(162a)과 폭(d2, 도 5참조)이 비교적 큰 제2데이터선(162b)을 포함한다. 또한 데 이터 배선과 반도체층(141, 142, 143)은 대부분 서로 겹치지만, 채널영역과 제1데이터선(162a) 주변에서는 서로 겹치지 않는다. 데이터선(162)의 폭을 달리한 것과, 반도체층(143)을 제1데이터선(162a) 주변에서 데이터선(162)보다 넓게 형성한 이유에 대하여는 후술한다.The
데이터 배선 및 이들이 가리지 않는 반도체층(141, 142, 143)의 상부에는 실리콘 질화물(SiNx) 등의 무기물로 이루어진 보호막(171)이 형성되어 있으며 보호막(171) 상부에는 유기층(175)이 형성되어 있다. 유기층(175)은 두께가 게이트 절연막(130) 및 보호막(171)에 비하여 크며, 스핀 코팅, 슬릿 코팅, 스크린 프린팅 등의 방법으로 형성될 수 있다. 유기층(175)은 BCB(benzocyclobutene) 계열, 올레핀 계열, 아크릴 수지(acrylic resin)계열, 폴리 이미드(polyimide)계열, 불소 수지 중 어느 하나일 수 있다A
보호막(171)과 유기층(175)에는 드레인 전극(166)을 드러내는 접촉구(176)가 형성되어 있다. 접촉구(176)는 저장용량선(128) 상부에 형성되어 있으며, 화소전극(182)에 연결된 드레인 전극(166)과 저장용량선(128) 사이에 저장용량이 형성된다.A
유기막(175) 상에는 화소전극(182)이 형성되어 있다. 화소전극(182)은 통상 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)등의 투명한 도전물질로 이루어진다. 유기층(175)은 두께가 커서 데이터선(162)와 화소전극(182) 간의 거리를 멀게 하여 데이터선(162)과 화소전극(182) 간의 용량형성을 억제한다. 화소전 극(182)은 데이터선(162)에 일부 겹치도록 형성되어 있으며 개구율이 증가한다. 한편 유기층(175)은 유전율이 낮아 데이터선(162)과 화소전극(182)간의 용량형성은 더욱 억제된다.The
도 2를 참조하여 리페어에 대하여 설명하며, 데이터선(162)과 저장용량선(128) 사이에 단락이 발생한 경우를 예로 든다.The repair will be described with reference to FIG. 2, and a case where a short circuit occurs between the
먼저 불량발생지점 상부의 데이터선(162)을 커팅(리페어 1)하고, 불량발생지점 하부의 데이터선(162)을 커팅(리페어 2)한다. 또한 드레인 전극(166)을 커팅(리페어 3, 도 1 참조)한다. 이에 의해 불량발생지점 상부의 데이터선(162)은 정상작동되며, 불량발생지점에 대응하는 화소는 오프 화소가 된다.First, the
다음으로 표시영역 상부와 하부에서 데이터선(162)을 리페어링(129)과 단락(리페어 4)시킨다. 리페어 4에 의해 데이터 패드(169)를 통해 전달된 데이터 신호는 리페어링(129)을 통해 불량발생지점 하부의 데이터(162)에 데이터 신호를 전달한다.Next, the
이상 설명한 리페어 과정의 순서는 한정되지 않는다. 데이터선(162)과 게이트선(122)가 단락된 불량의 경우에도 위와 유사한 방식으로 리페어가 이루어진다.The order of the repair process described above is not limited. Repair may be performed in a similar manner to the above even when the
리페어 과정에서 데이터선(162)의 커팅은 폭이 좁은 제1데이터선(162a)에레이저를 가하여 이루어지는데 이를 도 1, 도 5 및 도 6을 통해 설명한다. Cutting of the
화소전극(182)는 개구율 증가를 위해 데이터선(162)과 일부 겹치도록 형성되어 있다. 화소전극(182)은 폭이 비교적 넓은 제2데이터선(162b)과 겹치지만, 폭 이 비교적 좁은 제1데이터선(162a)과는 겹치지 않는다. 즉 제1데이터선(162a)의 폭(d3)은 화소전극(182) 간의 간격(d1)보다 작으며, 제1데이터선(162a)은 화소전극(182)과 겹치지 않게 위치한다.The
한편, 반도체층(143)을 보면, 제2데이터선(162b) 하부의 반도체층(143b)은 제2데이터선(162b)와 같은 영역에 형성되어 있다. 반면 제1데이터선(162a) 하부의 반도체층(143a)은 제1데이터선(162a) 보다 넓은 폭(d4)을 가진다. 이 반도체층(143a)의 폭(d4)은 제2데이터선(162b)의 폭(d2)과 유사할 수 있다. 제1데이터선(162a) 보다 확장된 반도체층(143a)은 화소전극(182)과 부분적으로 겹치도록 형성되어 있다.On the other hand, in the
앞서 설명한 바와 같이 데이터선(162)의 커팅은 제1데이터선(162a)에 레이저를 가하여 이루어진다. 제1데이터선(162a)은 화소전극(182)과 겹치지 않기 때문에, 제1데이터선(162a)의 커팅은 화소전극(182)과의 단락없이 수행될 수 있다. 반면 제2데이터선(162b)을 커팅할 경우에는 레이저가 화소전극(182)에 조사될 수 밖에 없어서, 화소전극(182)과 데이터선(162)이 단락될 수 있다.As described above, the cutting of the
화소전극(182)은 제1데이터선(162a)과 제2데이터선(162b) 상부에서 같은 간격(d1)으로 형성되어 있어, 개구율이 저하되지 않는다. The
한편 데이터선(162)과 화소전극(182)이 겹치지 않는 부분에는 반도체층(143a)가 위치하여 광차단막 역할을 한다. 따라서 데이터선(162)의 폭이 변화하여도 제2기판의 블랙매트릭스 설계는 변화하지 않는다.Meanwhile, the
이하 본 발명의 제1실시예에 따른 액정표시장치의 제조방법을 도 7a 내지 도 13b를 참조하여 설명한다. 도 7a, 8a, 9a, 10a, 11a, 12a, 13는 도 6에 해당하는 부분의 제조를 나타낸 것이며, 도 8b, 9b, 10b, 11b, 12b, 13b는 도 3에 해당하는 부분의 제조를 나타낸 것이다.Hereinafter, a method of manufacturing a liquid crystal display device according to a first embodiment of the present invention will be described with reference to FIGS. 7A to 13B. Figures 7a, 8a, 9a, 10a, 11a, 12a, 13 show the manufacture of the part corresponding to Figure 6, Figures 8b, 9b, 10b, 11b, 12b, 13b show the manufacture of the part corresponding to Figure 3 will be.
먼저 도 7a 및 도 7b와 같이 게이트 금속층을 증착하고 패터닝하여 게이트 전극(126)을 형성한다. First, as shown in FIGS. 7A and 7B, the gate metal layer is deposited and patterned to form the
다음, 도 8a 및 8b에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(130), 반도체층(140), 저항 접촉층(150)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 2,000 Å, 300 Å 내지 600 Å의 두께로 연속 증착하고, 이어 데이터 배선을 형성하기 위해 데이터 금속층(160)을 형성한 다음 그 위에 감광막(410)을 1㎛ 내지 2㎛의 두께로 도포한다.Next, as shown in FIGS. 8A and 8B, the
그 후, 마스크를 통하여 감광막(410)에 빛을 조사한 후 현상하여, 도 9a 및 9b에 도시한 바와 같이, 감광막 패턴(412, 414)을 형성한다. 이때, 감광막 패턴(412, 414) 중에서 소스 전극(165)과 드레인 전극(166) 사이(채널영역) 및 제1데이터선(162a)보다 확장된 반도체층(143a)의 반도체층부(C)에 대응하는 제1 부분(414)은 데이터 배선부(A), 즉 데이터 배선이 형성될 부분에 위치한 제2 부분(412)보다 두께가 작게 되도록 하며, 기타 부분(B)의 감광막은 모두 제거한다. 이 때, 제1부분(414)의 두께와 제2부분(412)의 두께의 비는 후에 후술할 공정 조건에 따라 다르게 하여야 하되, 제1 부분(414)의 두께를 제2 부분(412)의 두께의 1/2 이하로 하는 것이 바람직하며 예를 들면, 4,000 Å 이하인 것이 좋다. Thereafter, the
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, C 영역의 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자형태의 패턴을 형성하거나 반투명막을 사용한다. 또한 이 위상반전 마스크를 사용할 수도 있다.As such, there may be various methods of varying the thickness of the photoresist film according to the position, and in order to control the light transmittance in the C region, a slit or lattice-shaped pattern is mainly formed or a translucent film is used. This phase inversion mask can also be used.
이때, 슬릿 사이에 위치한 패턴의 선 폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다. In this case, the line width of the pattern located between the slits or the interval between the patterns, that is, the width of the slits, is preferably smaller than the resolution of the exposure machine used for exposure, and in the case of using a translucent film, the transmittance is different in order to control the transmittance when fabricating a mask. A thin film having a thickness or a thin film may be used.
이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분에서는 고분자들이 완전히 분해 되며, 슬릿 패턴이나 반투명막이 형성되어 있는 부분에서는 빛의 조사량이 적으므로 고분자들은 완전 분해 되지 않은 상태이며, 차광막으로 가려진 부분에서는 고분자가 거의 분해 되지 않는다. 이어 감광막을 현상하면, 고분자 분자들이 분해 되지 않은 부분만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 감광막이 남길 수 있다. 이때, 노광 시간을 길게 하면 모든 고분자 분자들이 분해 되므로 그렇게 되지 않도록 해야 한다. When the light is irradiated to the photosensitive film through such a mask, the polymers are completely decomposed at the part directly exposed to the light, and the polymers are not completely decomposed because the amount of light is small at the part where the slit pattern or the translucent film is formed. In the area covered by, the polymer is hardly decomposed. Subsequently, when the photoresist film is developed, only a portion where the polymer molecules are not decomposed is left, and a thin photoresist film may be left at a portion where the light is not irradiated at a portion less irradiated with light. In this case, if the exposure time is extended, all the polymer molecules are decomposed, so it should not be so.
이러한 얇은 두께의 감광막(414)은 리플로우가 가능한 물질로 이루어진 감광 막을 이용하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고, 리플로우시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 형성할 수도 있다. The thin
이어, 감광막 패턴(414) 및 그 하부의 막들, 즉 데이터 금속층(160), 저항 접촉층(150) 및 반도체층(140)에 대한 식각을 진행한다. 이때, 데이터 배선부(A)에는 데이터 배선 및 그 하부의 막들이 그대로 남아 있고, 반도체층부(C)에는 반도체층만 남아 있어야 하며, 나머지 부분(B)에는 위의 3개 층(160, 150, 140)이 모두 제거되어 게이트 절연막(130)이 드러나야 한다.Subsequently, etching is performed on the
먼저, 도 10a 및 10b에 도시한 것처럼, 기타 부분(B)에 노출되어 있는 데이터 금속층(160)을 제거하여 그 하부의 저항접촉층(150)을 노출시킨다. 이 과정에서는 건식 식각 또는 습식 식각 방법을 모두 사용할 수 있으며, 이때 데이터 금속층(160)은 식각되고 감광막패턴(412, 414)은 거의 식각되지 않는 조건하에서 행하는 것이 좋다. 그러나 건식식각의 경우 데이터 금속층(160)만을 식각하고 감광막 패턴(412, 414)은 식각되지 않는 조건을 찾기가 어려우므로 감광막 패턴(412, 414)도 함께 식각되는 조건하에서 행할 수 있다. 이 경우에는 습식 식각의 경우보다 제1 부분(414)의 두께를 두껍게 하여 이 과정에서 제1 부분(414)이 제거되어 하부의 데이터 금속층(160)이 드러나는 일이 생기지 않도록 한다.First, as shown in FIGS. 10A and 10B, the
이렇게 하면, 도 10a 및 도 10b에 나타낸 것처럼, 반도체층부(C) 및 데이터 배선부(A)의 데이터 금속층(167)만 남고 기타 부분(B)의 데이터 금속층(160)은 모두 제거되어 그 하부의 저항 접촉층(150)이 드러난다. 이 때 남은 데이터 금속층(167)은 소스 및 드레인 전극(165, 166)이 분리되지 않고 연결되어 있는 점과 반도체층(143a) 상에서 데이터선(162)의 폭이 감소되는 점을 제외하면 데이터 배선의 형태와 동일하다. 또한 건식 식각을 사용한 경우 감광막 패턴(412, 414)도 어느 정도의 두께로 식각된다. In this case, as shown in FIGS. 10A and 10B, only the
이어, 도 11a 및 11b에 도시한 바와 같이, 기타 부분(B)의 노출된 저항접촉층(150) 및 그 하부의 반도체층(140)을 감광막의 제1 부분(414)과 함께 건식 식각 방법으로 동시에 제거한다. 이 때의 식각은 감광막 패턴(412, 414)과 저항 접촉층(150) 및 반도체층(140)(반도체층과 중간층은 식각 선택성이 거의 없음)이 동시에 식각되며 게이트 절연막(130)은 식각되지 않는 조건하에서 행하여야 하며, 특히 감광막 패턴(412, 414)과 반도체층(140)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다. Then, as shown in FIGS. 11A and 11B, the exposed
이렇게 하면, 도 11a 및 11b에 나타낸 바와 같이, 반도체층부(C)의 제1 부분(414)이 제거되어 1차 패터닝된 데이터 금속층(167)이 드러나고, 기타 부분(B)의 저항접촉층(150) 및 반도체층(140)이 제거되어 그 하부의 게이트 절연막(130)이 드러난다. 한편, 데이터 배선부(C)의 제2 부분(412) 역시 식각되므로 두께가 얇아진 다. 또한, 이 단계에서 반도체층(142, 143)이 완성된다. 도면 부호 157 은 각각 데이터 금속층(167) 하부의 저항 접촉층을 가리킨다. In this case, as shown in FIGS. 11A and 11B, the
한편 데이터 금속층(167)에 대한 산소 플라즈마 처리과정 중에 반도체층부(C)의 제1부분(414)이 제거될 수도 있다.Meanwhile, the
이어 애싱(ashing)을 통하여 반도체층부(C)의 소스/드레인용 데이터 금속층(167) 표면에 남아 있는 감광막 찌꺼기를 제거한다.Subsequently, ashing of the photoresist film remaining on the surface of the source / drain
다음, 도 12a 및 12b에 도시한 바와 같이 반도체층부(C)의 데이터 금속층(167) 및 그 하부의 저항 접촉층(157)을 식각하여 제거한다. Next, as illustrated in FIGS. 12A and 12B, the
저항 접촉층(157)에 대한 종료점을 찾기 용이하지 않기 때문에 도 12b에 도시한 것처럼 반도체층(142, 143)의 일부가 제거되어 두께가 작아질 수도 있으며 감광막 패턴의 제2 부분(412)도 이때 어느 정도의 두께로 식각된다. 이때의 식각은 게이트 절연막(130)이 식각되지 않는 조건으로 행하여야 하며, 제2 부분(412)이 식각되어 그 하부의 데이터 배선이 드러나는 일이 없도록 감광막 패턴이 두꺼운 것이 바람직함은 물론이다. Since the end point for the
이렇게 하면 제1데이터선(161a)보다 넓은 반도체층(143a)이 형성되고, 소스 전극(165)과 드레인 전극(166)이 분리되면서 데이터 배선과 그 하부의 저항 접촉층(152, 155, 156)이 완성된다.In this way, a
이 후 데이터 배선부(A)에 남아 있는 감광막 제2 부분(412)을 제거한다. 그러나 제2 부분(412)의 제거는 반도체층부(C) 데이터 금속층(167)을 제거한 후 그 밑의 저항 접촉층(157)을 제거하기 전에 이루어질 수도 있다. Thereafter, the photosensitive film
다음으로, 도 13a 및 도 13b에서 보는 바와 같이, 보호막(171)과 유기층(175)을 형성한다. 유기층(175)은 보호막(171)상에 유기코팅층을 형성한 후 노광 및 현상을 통해 형성할 수 있다.Next, as shown in FIGS. 13A and 13B, the
이후 유기막(175) 및 보호막(171)에 접촉구(176)을 형성하고 화소전극(182)을 형성한다.Thereafter, contact holes 176 are formed in the
도 14 및 도 15를 참조하여 본 발명의 제3실시예를 설명한다. 도 14는 도 5에 대응하는 제2데이터선(161b) 부분의 단면이고, 도 15는 도 6에 대응하는 제1데이터선(161a)부분의 단면이다.A third embodiment of the present invention will be described with reference to FIGS. 14 and 15. 14 is a cross section of a portion of the second data line 161b corresponding to FIG. 5, and FIG. 15 is a cross section of a portion of the first data line 161a corresponding to FIG. 6.
공정조건에 따라 동일한 두께의 감광막을 사용해서 데이터배선과 반도체층을 제조해도, 데이터 배선보다 반도체층이 보다 넓게 형성되는 경우가 있다. 또한 데이터선(162)에 겹치는 화소전극(182)의 폭이 데이터선(162)의 좌우에 따라 달라질 수 있다.Depending on the process conditions, even when the data wiring and the semiconductor layer are manufactured using the same thickness photosensitive film, the semiconductor layer may be formed more widely than the data wiring. In addition, the width of the
제2데이터선(162b)은 반도체층(143b)보다 좁게 형성되어 있으며, 좌측에 비해 우측에서 화소전극(182)과 많이 겹친다.The
반도체층(143a, 143b)의 폭은 거의 일정하며, 화소전극(182)와 겹치는 부분의 폭(d50는 제1데이터선(162a) 주변과 제2데이터선(162b) 주변에서 동일하다. 제1데이터선(162a)은 화소전극(182)과 겹치지 않도록 축소되어 있으며, 제2데이터선(162b)은 화소전극(182)과 일부 겹친다.The widths of the
리페어 시에는 제1데이터선(162a)에 레이저를 가해 데이터선(162)을 커팅한다.At the time of repair, the
제1실시예 및 제2실시예에서 데이터 배선과 저항접촉층을 서로 겹치도록 형성되어 있다.In the first and second embodiments, the data line and the ohmic contact layer are formed to overlap each other.
비록 본 발명의 몇몇 실시예가 도시되고 설명되었지만, 본 발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 본 발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.Although some embodiments of the invention have been shown and described, it will be apparent to those skilled in the art that the embodiments may be modified without departing from the spirit or spirit of the invention. It is intended that the scope of the invention be defined by the claims appended hereto and their equivalents.
이상 설명한 바와 같이, 본 발명에 따르면, 리페어가 용이한 액정표시장치와 그 제조방법이 제공된다.As described above, according to the present invention, there is provided a liquid crystal display device which is easy to repair and a manufacturing method thereof.
Claims (13)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060121389A KR20080050739A (en) | 2006-12-04 | 2006-12-04 | Liquid crystal display device and manufacturing method of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060121389A KR20080050739A (en) | 2006-12-04 | 2006-12-04 | Liquid crystal display device and manufacturing method of the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20080050739A true KR20080050739A (en) | 2008-06-10 |
Family
ID=39805924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060121389A KR20080050739A (en) | 2006-12-04 | 2006-12-04 | Liquid crystal display device and manufacturing method of the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20080050739A (en) |
-
2006
- 2006-12-04 KR KR1020060121389A patent/KR20080050739A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6611309B2 (en) | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same | |
US6621545B2 (en) | Method for manufacturing a thin film transistor array panel for a liquid crystal display and a photolithography method for fabricating thin films | |
JP4817178B2 (en) | Manufacturing method of liquid crystal display device | |
KR101248005B1 (en) | Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same | |
KR20070000025A (en) | Thin film transistor substrate and method of manufacturing for the same | |
KR20060135995A (en) | Thin Film Transistor substrate and method of manufacturing for the same | |
KR101241129B1 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
JP2001324727A (en) | Thin film transistor substrate for liquid crystal display device and method of manufacture | |
KR101090246B1 (en) | Thin film transistor array panel and method for manufacturing the panel | |
KR101333266B1 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
KR101758834B1 (en) | In-plane switching mode liquid crystal display device and the method of fabricating the same | |
KR101012718B1 (en) | Method of fabricating array substrate for use in liquid crystal display device | |
KR101228538B1 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
KR100475111B1 (en) | Method for manufacturing liquid crystal display device | |
KR20080048861A (en) | An array substrate for liquid crystal display device and method for fabrication thereof | |
KR20010050708A (en) | Thin film transistor for liquid crystal display | |
KR20080050739A (en) | Liquid crystal display device and manufacturing method of the same | |
KR20020056110A (en) | array panel of liquid crystal display device and manufacturing method thereof | |
KR101969428B1 (en) | Array subsDAte for fringe field switching mode liquid crystal display device | |
KR101848496B1 (en) | Hihg Light Transmittance In-Plan Switching Liquid Crystal Display Device And Method For Manufacturing The Same | |
KR20070073276A (en) | Manufacturing method of substrate for display device | |
KR100956342B1 (en) | Thin film transistor array panel | |
KR20010073773A (en) | Thin film transistor panels for liquid crystal display and method manufacturing the same | |
KR100980011B1 (en) | Thin film transistor panel for liquid crystal display having multi domain | |
KR20040061206A (en) | Liquid Crystal Display Panel and Fabricating Method Thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |