KR20080048575A - Liquid crystal display panel and manufacturing method thereof - Google Patents
Liquid crystal display panel and manufacturing method thereof Download PDFInfo
- Publication number
- KR20080048575A KR20080048575A KR1020060118697A KR20060118697A KR20080048575A KR 20080048575 A KR20080048575 A KR 20080048575A KR 1020060118697 A KR1020060118697 A KR 1020060118697A KR 20060118697 A KR20060118697 A KR 20060118697A KR 20080048575 A KR20080048575 A KR 20080048575A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- common
- contact hole
- substrate
- color filter
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133345—Insulating layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
Abstract
Description
도 1은 본 발명의 실시 예에 따른 액정 표시 패널을 도시한 평면도이다.1 is a plan view illustrating a liquid crystal display panel according to an exemplary embodiment of the present invention.
도 2a와 2b는 도 1의 A 부분을 확대한 도면이다.2A and 2B are enlarged views of portion A of FIG. 1.
도 3은 본 발명의 실시 예에 따른 액정 표시 패널을 도시하기 위하여 도 1에 도시된 I-I' 선 및 Ⅱ-Ⅱ' 선을 따라 절단한 단면을 각각 도시한 단면도들이다.3 is a cross-sectional view illustrating a cross section taken along lines II ′ and II-II ′ of FIG. 1 to illustrate a liquid crystal display panel according to an exemplary embodiment of the present invention.
도 4a 내지 도 4e는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제조 방법을 마스크 공정별로 도시한 단면도들이다.4A through 4E are cross-sectional views illustrating a method of manufacturing a thin film transistor substrate according to an exemplary embodiment of the present invention, for each mask process.
<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>
10: 데이터 라인 20: 게이트 라인10: data line 20: gate line
30: 소스 전극 40: 드레인 전극30: source electrode 40: drain electrode
50: 화소 콘택홀 60: 게이트 전극50: pixel contact hole 60: gate electrode
70: 화소 전극 80: 스토리지 전극70: pixel electrode 80: storage electrode
90: 스토리지 전압공급 라인 100: 합착재90: storage voltage supply line 100: binder
110: 연결 라인 120: 컬러 필터 기판110: connection line 120: color filter substrate
130: 박막 트랜지스터 기판 140: 패드 콘택홀130: thin film transistor substrate 140: pad contact hole
150: 제2 공통 패드 전극 160: 공통 전압 패드150: second common pad electrode 160: common voltage pad
170: 제1 공통 패드 전극 180: 공통 전압공급 라인170: first common pad electrode 180: common voltage supply line
190: 게이트 절연막 200: 제1 전극190: gate insulating film 200: first electrode
210: 제2 전극 220: 도전성 도트 210: second electrode 220: conductive dot
230: 블랙 매트릭스 240: 활성층 230: black matrix 240: active layer
250: 오믹 접촉층 260: 공통 전극250: ohmic contact layer 260: common electrode
280: 콘택홀 290: 컬러 필터280: contact hole 290: color filter
액정 표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하는 장치이다. 이러한 액정 표시장치는 액정을 사이에 두고 합착된 박막 트랜지스터 기판 및 컬러필터 기판을 구비한다.A liquid crystal display device is an apparatus which displays an image by adjusting the light transmittance of liquid crystal using an electric field. Such a liquid crystal display includes a thin film transistor substrate and a color filter substrate bonded together with a liquid crystal interposed therebetween.
박막 트랜지스터 기판에는 서로 교차 되게 형성된 게이트 라인 및 데이터 라인, 그들의 교차부에 형성된 박막 트랜지스터, 박막 트랜지스터와 접속된 화소 전극, 컬러필터 기판의 공통 전극에 공통 전압을 인가하기 위한 공통 전극선이 기판상에 형성된다.The thin film transistor substrate includes a gate line and a data line formed to cross each other, a thin film transistor formed at an intersection thereof, a pixel electrode connected to the thin film transistor, and a common electrode line for applying a common voltage to the common electrode of the color filter substrate. do.
컬러필터 기판에는 빛 샘 방지를 위한 블랙매트릭스, 컬러구현을 위한 컬러필터, 셀 갭(Cell Gap) 유지를 위한 칼럼 스페이서, 화소 전극과 전계를 이루는 공 통 전극이 기판상에 형성된다.In the color filter substrate, a black matrix for preventing light leakage, a color filter for color implementation, a column spacer for maintaining a cell gap, and a common electrode forming an electric field with the pixel electrode are formed on the substrate.
또한, 박막 트랜지스터 기판과 컬러필터 기판 사이의 소정 위치에는 은 또는 금과 같은 도전성 물질이 도트(Dot) 형태로 형성되어 박막 트랜지스터 기판의 공통 전극선의 공통 전압을 컬러필터 기판의 공통 전극에 인가하는 쇼트 포인트(Short Point)가 형성되어 있다. 이러한 쇼트 포인트는 일반적으로 씰라인(Seal-Line)밖에 위치하고 있어서 외부와 직접적으로 접촉하는 부분이며 습기 및 온도의 영향에 그대로 노출되어 있다. In addition, at a predetermined position between the thin film transistor substrate and the color filter substrate, a conductive material such as silver or gold is formed in a dot shape to apply a common voltage of the common electrode line of the thin film transistor substrate to the common electrode of the color filter substrate. A short point is formed. These short points are generally located outside the seal line and are in direct contact with the outside and are exposed to the effects of moisture and temperature.
쇼트 포인트를 형성하는 게이트 금속은 Cr으로 형성된 하부막과 하부막상에 AlNd로 형성된 상부막의 2중 구조를 사용하고 있다. 이러한 쇼트 포인트 구조는 게이트 금속 위에 형성된 SiNx를 에치(Etch)한 후 다시 AlNd를 전면 에치 한다. 그리고 ITO를 증착하여 Cr과 ITO(Indium Tin Oxide)가 직접 접촉하도록 한다. 하지만, 이 경우 에치한 AlNd에 스큐(Skew)가 생기기 때문에 ITO로 커버하지 못하는 부분이 생기게 되는데 이 부분을 따라 부식이 진행된다.The gate metal forming the short point uses a double structure of a lower film made of Cr and an upper film made of AlNd on the lower film. This short point structure etches SiNx formed on the gate metal and then etches AlNd again. ITO is deposited so that Cr and ITO (Indium Tin Oxide) are in direct contact. However, in this case, since skew occurs in the etched AlNd, there is a portion that cannot be covered by ITO, and corrosion proceeds along this portion.
따라서 쇼트 포인트의 특정부분에 과도한 부식이 진행되어 쇼트 포인트와 연결된 라인이 단선 되는 큰 문제가 있다.Therefore, there is a big problem that excessive corrosion proceeds to a specific part of the short point, and the line connected to the short point is disconnected.
따라서, 본 발명이 이루고자 하는 기술적 과제는 쇼트 포인트가 형성되는 영역에서 부식을 방지할 수 있는 액정 표시패널 및 이의 제조 방법을 제공함에 목적이 있다. Accordingly, an object of the present invention is to provide a liquid crystal display panel and a method for manufacturing the same, which can prevent corrosion in a region where a short point is formed.
상기 기술적 과제를 달성하기 위하여, 본 발명은 공통 전극이 구성된 컬러 필터 기판과 상기 컬러 필터 기판에 대향 되는 박막 트랜지스터 기판과 상기 컬러 필터 기판과 상기 박막 트랜지스터 기판 사이에 주입되어 있는 액정층을 포함하며 상기 박막 트랜지스터 기판상에 형성되어 공통 전압이 공급되는 제1 전극과 상기 컬러 필터 기판과 상기 박막 트랜지스터 기판 사이에 개재되어 공통 전압을 상기 공통 전극으로 공급하는 도전성 도트와 상기 제1 전극을 노출시키는 콘택홀을 가지는 절연막과 상기 도전성 도트와 상기 제1 전극을 접속시키는 제2 전극을 구비하며 상기 제1 전극과 상기 콘택홀의 접촉부에 슬릿부가 형성된 것을 특징으로 한다.In order to achieve the above technical problem, the present invention includes a color filter substrate having a common electrode, a thin film transistor substrate facing the color filter substrate, and a liquid crystal layer injected between the color filter substrate and the thin film transistor substrate. A contact hole formed on the thin film transistor substrate to expose the first electrode and a conductive dot interposed between the color filter substrate and the thin film transistor substrate to supply a common voltage to the common electrode, and a contact hole to expose the first electrode. And a second electrode connecting the conductive dot and the first electrode to each other, wherein a slit portion is formed at a contact portion between the first electrode and the contact hole.
또한, 상기 제1 전극은 상기 콘택홀 내에 형성되어 있는 것이 바람직하다.In addition, the first electrode is preferably formed in the contact hole.
구체적으로, 상기 제1 전극은 스토리지 전압을 공급하는 스토리지 전압 공급라인과 연결된 것이 바람직하다.Specifically, the first electrode is preferably connected to a storage voltage supply line for supplying a storage voltage.
상기 제1 전극은 외부의 전원부로부터 공통 전압을 공급하는 공통전압 공급라인과 연결된 것이 바람직하다.The first electrode may be connected to a common voltage supply line supplying a common voltage from an external power supply unit.
여기서, 상기 콘택홀은 상기 제1 전극 내에 형성되는 것이 바람직하다.Here, the contact hole is preferably formed in the first electrode.
여기서, 상기 제1 전극은 크롬의 단일막 구조로 형성되는 것이 바람직하다.Here, the first electrode is preferably formed of a single film structure of chromium.
그리고 상기 기술적 과제를 달성하기 위하여, 상부 기판상에 형성된 공통 전극을 포함하는 컬러 필터 기판을 마련하는 단계와 상기 상부 기판과 대향하고, 상기 제1 전극을 노출시키는 콘택홀을 갖는 절연막과, 상기 절연막에 상기 제1 전극을 접속시키는 제2 전극과, 상기 공통 전극과 전계를 형성하는 화소 전극과, 상기 화소 전극과 연결된 박막 트랜지스터를 포함하는 하부 기판을 마련하는 단계와 상기 공통 전극에 공통 전압을 공급하기 위하여 상기 공통 전극과 상기 제2 전극 사이에 상기 콘택홀 및 상기 콘택홀 주변부와 중첩되어 형성되며 상기 공통 전극 및 상기 제 2 전극 각각과 접속되는 도전성 도트를 형성하는 단계 및 상기 상부 기판 및 하부 기판을 합착하는 단계를 포함하는 액정 표시 패널의 제조 방법을 제공한다.In order to achieve the above technical problem, there is provided a color filter substrate comprising a common electrode formed on an upper substrate, and an insulating film having a contact hole facing the upper substrate and exposing the first electrode, and the insulating film Providing a lower substrate including a second electrode connecting the first electrode to the first electrode, a pixel electrode forming an electric field with the common electrode, and a thin film transistor connected to the pixel electrode, and supplying a common voltage to the common electrode To form a conductive dot between the common electrode and the second electrode overlapping the contact hole and the contact hole peripheral portion and connected to each of the common electrode and the second electrode and the upper substrate and the lower substrate It provides a method for manufacturing a liquid crystal display panel comprising the step of bonding.
이때, 상기 절연막에 상기 제1 전극과 상기 제2 전극을 접속하는 콘택홀을 형상하는 단계를 더 포함하는 것을 더 포함한다.The method may further include forming a contact hole connecting the first electrode and the second electrode to the insulating layer.
이하 본 발명의 바람직한 실시 예에 대하여 첨부된 도면을 참조하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.
도 1은 본 발명의 실시 예에 따른 액정 표시 패널을 도시한 평면도이고, 도 2a와 2b는 도 1의 A 부분을 확대한 도면이며, 도 3은 본 발명의 실시 예에 따른 액정 표시 패널을 도시하기 위하여 도 1에 도시된 I-I' 선 및 Ⅱ-Ⅱ' 선을 따라 절단한 단면을 각각 도시한 단면도들이다.1 is a plan view illustrating a liquid crystal display panel according to an exemplary embodiment of the present invention, FIGS. 2A and 2B are enlarged views of part A of FIG. 1, and FIG. 3 is a liquid crystal display panel according to an exemplary embodiment of the present invention. For the sake of brevity, cross-sectional views are respectively taken along the lines II 'and II-II' of FIG. 1.
도 1 내지 도 3에 도시된 액정 표시 패널은 액정을 사이에 두고 합착재에 의해 합착된 박막 트랜지스터 기판(130) 및 컬러 필터 기판(120)을 구비한다. 1 to 3 includes a thin
구체적으로, 컬러 필터 기판(120)은 컬러 필터 기판상에 순차적으로 형성된 블랙 매트릭스(230)와 컬러 필터(290) 및 공통 전극(260)을 구비한다. In detail, the
블랙 매트릭스(230)는 컬러 필터 기판상에 매트릭스 형태로 형성되어 컬러 필터 기판(120)의 영역을 컬러 필터(290)가 형성 되어질 다수의 셀 영역들로 나누 고, 인접한 셀들 간의 광 간섭 및 외부광 반사를 방지한다. The
컬러 필터(290)는 블랙 매트릭스(230)에 의해 구분된 셀 영역에 적색(R), 녹색(G), 청색(B)으로 구분되게 형성되어 적색, 녹색, 청색 광을 각각 투과시킨다. 이때, 적색(R), 녹색(G), 청색(B)의 컬러 필터(290)를 각각 투과한 적색(R), 녹색(G), 청색(B) 광의 가법혼색을 통해 다양한 색상이 구현된다. The
공통 전극(260)은 컬러 필터(290) 위에 전면 도포된 투명 도전층으로 액정 구동시 기준이 되는 공통 전압(Vcom)을 도전성 도트(220)를 통해 공급한다. 이때, 공통 전극(260)과 컬러 필터(290) 사이에 컬러 필터(290)의 단차로 인하여 공통 전극(260)에 단차가 형성되는 것을 방지하여 공통 전극(260)을 평탄화시키는 오버 코트(도시하지 않음)가 더 형성될 수 있다.The
박막 트랜지스터 기판(130)은 게이트 라인(20) 및 데이터 라인(10)과 접속된 박막 트랜지스터와 박막 트랜지스터와 접속된 화소 전극(70)과 외부의 전원부(미도시)로부터 공통 전압(Vcom)을 공급하는 공통 전압공급 라인(180)과 공통 전압 공급 라인(180)과 연결된 제1 전극(200)과 도전성 도트(220)를 통해 공통 전극(260)과 접속되며 제1 전극(200)과 중첩되어 형성된 제2 전극(210)과 제1 및 제2 전극(210)을 전기적으로 연결하며 게이트 절연막(190)을 관통하여 형성된 콘택홀(280)을 구비한다.The thin
박막 트랜지스터는 게이트 라인(20)으로부터의 게이트 신호에 응답하여 데이터 라인(10)으로부터의 데이터 신호를 선택적으로 화소 전극(70)에 공급한다. 이를 위해, 박막 트랜지스터는 게이트 라인(20)과 접속된 게이트 전극(60), 데이터 라인(10)과 접속된 소스 전극(30), 화소 전극(70)과 접속된 드레인 전극(40), 게이트 전극(60)과 게이트 절연막(190)을 사이에 두고 중첩되면서 소스 전극(30)과 드레인 전극(40) 사이에 채널을 형성하는 활성층(240)과, 활성층(240)과 소스 전극(30) 및 드레인 전극(40)과의 오믹 접촉을 위한 오믹 접촉층(250)을 구비한다.The thin film transistor selectively supplies the data signal from the
화소 전극(70)은 각 서브 화소 영역에서 화소 콘택홀(50)을 통해 노출된 박막 트랜지스터의 드레인 전극(40)과 접속된다. 이러한 화소 전극(70)은 박막 트랜지스터를 통해 비디오 신호가 공급되면 공통 전압(Vcom)이 공급된 공통 전극(260)과 수직 전계를 발생시킨다. 이에 따라, 박막 트랜지스터 기판(130)과 컬러 필터 기판(120) 사이에 배향된 유전율 이방성을 갖는 액정 분자들을 구동시킨다. 그리고 액정 분자들의 구동 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.The
컬러 필터 기판(120)과 중첩되지 않는 박막 트랜지스터 기판(130)영역에는 외부로부터 공통 전압(Vcom)을 포함하는 전원 신호와 제어 신호 및 화상신호등의 전기 신호를 공급하는 복수의 금속 패드들이 형성된다. 여기서, 금속 패드들 중 공통 전압(Vcom)을 공급하는 공통 전압 패드(160)가 제1 전극(200)과 연결된다. In the region of the thin
공통 전압 패드(160)는 게이트 라인(20), 게이트 전극(60) 등의 게이트 금속과 동일한 금속 물질 또는 데이터 라인(10), 소스 및 드레인 전극(40) 등의 데이터 금속과 동일한 금속으로 형성된다. 그리고 제1 공통 패드 전극(170), 공통 전압 공급라인(180), 패드 콘택홀(140) 및 제2 공통 패드 전극(150)을 구비한다.The
공통 전압 공급라인(180)은 제1 공통 패드 전극(170)에서 연장되어 제1 전 극(200)과 연결되며 연결 부위에 다수의 슬릿이 형성된다. The common
패드 콘택홀(140)은 게이트 절연막(190) 및 보호막(270)을 관통하여 형성된다. The
제2 공통 패드 전극(150)은 외부와 직접 접촉하며 패드 콘택홀(140)을 통해 제1 공통 패드 전극(170)과 접촉된다. 이때 제2 공통 패드 전극(150)은 화소 전극(70)과 동일한 금속으로 형성되는 것이 바람직하다. The second
제1 전극(200)은 공통전압 공급 라인(180)을 통해 연결되며 박막 트랜지스터 기판(130)의 비표시 영역에 적어도 하나가 형성된다. 제1 전극(200)은 게이트 라인(20), 게이트 전극(60) 등의 게이트 금속층이 Cr과 AlNd의 2중막 구조로 형성되는데 반해 크롬(Cr)의 단일막 구조로 형성된다. 따라서, 제1 전극(200)은 게이트 라인(20), 게이트 전극(60) 등의 게이트 패턴이 형성될 때에 동일한 금속층으로 형성된 후 식각과정을 통해 단일막을 가지게 된다. 또한, 제1 전극(200)은 Cr, Al, Cu, MO, Ag 또는 이들의 합금을 포함할 수 있다. 이러한 제1 전극(200)에는 다수의 슬릿이 형성되어 있다.The
제2 전극(210)은 콘택홀(280)을 통해 제1 전극(200)과 접속되며, 제1 전극(200)보다 넓은 면적으로 중첩되어 형성된다. 이러한 제2 전극(210)은 내습성이 강한 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 도전물질로 형성될 수 있다. 즉, 화소 전극(70)과 동일한 금속으로 형성되는 것이 바람직하다.The
도전성 도트(220)는 실란트에 은(Ag) 또는 금(Au)의 도전 도트가 포함된다. 도전성 도트(220)는 박막 트랜지스터 기판(130)의 제2 전극(210)과 컬러 필터 기 판(120)의 공통 전극(260) 사이에 개재되어 외부에서 인가되는 공통전압(Vcom)을 상기 컬러 필터(290)의 공통 전극(260)으로 공급한다. 공통 전압(Vcom)은 액정 표시 패널의 스토리지 전극(80)에 공급되는 스토리지 전압(Vst)으로 사용되기도 한다. 이를 위해, 박막 트랜지스터 기판(130)은 제1 전극(200)과 연결된 스토리지 전압 공급라인(90)과 스토리지 전압 공급라인(90)에서 분기된 스토리지 전극(80)을 더 구비한다.The
콘택홀(280)은 제1 전극(200) 및 기판상에 형성된 게이트 절연막(190)을 제1 전극(200)상에 제1 전극(200)보다 크거나 작은 크기로 제1 전극(200)을 노출시키게 형성되며 제1 전극(200)과 제2 전극(210)을 전기적으로 연결하기 위해 형성된다. 그리고 콘택홀(280)의 주변과 접촉되는 제1 전극(200) 또는 공통 전압 공급라인(180) 및 스토리지 전압 공급 라인(90)에 다수의 슬릿이 형성된다. The
스토리지 전압 공급 라인(90)은 게이트 라인(20), 게이트 전극(60) 및 제1 전극(200)을 포함하는 게이트 금속과 동일한 금속으로 형성된다. 그리고 스토리지 전압 공급 라인(90)은 데이터 라인(10)과 나란하게 형성되어 스토리지 전압(Vst)을 스토리지 전극(80)에 공급한다. 한편, 합착재(100)를 통과하기 때문에 합착재(100)의 경화를 위해 자외선(UV)이 통과할 수 있는 슬릿이 형성된다.The storage
스토리지 전극(80)은 스토리지 전압 공급라인(90)으로부터 분기하여 게이트 라인(20)과 나란하게 형성된다. 스토리지 전극(80)은 화소 전극(70)과 중첩하여 스토리지 커패시터를 형성한다. 이렇게 스토리지 전극(80)은 게이트 라인(20)과 나란하게 형성되거나 화소 전극(70)의 주변부를 따라 화소 전극(70)과 중첩되게 형 성될 수도 있다.The
다음은 도 4a 내지 4e를 참조하여 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제조 방법을 마스크 공정별로 설명한다.Next, a method of manufacturing a thin film transistor substrate according to an exemplary embodiment of the present invention will be described with reference to FIGS. 4A through 4E.
도 4a는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제조 방법 중 제1 마스크 공정을 도시한 단면도이다.4A is a cross-sectional view illustrating a first mask process in a method of manufacturing a thin film transistor substrate according to an exemplary embodiment of the present invention.
도 4a를 참조하면, 하부 기판상에 게이트 라인(20), 게이트 전극(60), 제1 전극(200), 공통 전압 공급 라인(180) 및 제1 공통 패드 전극(170)을 포함하는 게이트 패턴을 형성한다. 도시된 바와 같이 상기 게이트 패턴은 2중 층으로 형성한다. 즉, 2가지 금속을 스퍼터링하여 하부 기판에 2중으로 게이트 금속층을 증착한 후, 동일한 마스크를 이용한 사진 식각공정을 통해 게이트 패턴을 형성함으로써 2중 층으로 게이트 패턴을 형성한다.Referring to FIG. 4A, a gate pattern including a
구체적으로, 스퍼터링 등의 방법으로 Cr, Al, Mo, Ag, Cu 등의 금속 물질 또는 이들의 합금을 포함하는 게이트 금속층을 하부 기판상에 증착한 후 Al, AlNd 등의 비저항이 낮은 물질을 그 위에 증착한다. 그 후, 사진 식각공정을 통해 게이트 라인(20), 게이트 전극(60), 제1 전극(200), 공통 전압 공급 라인(180) 및 제1 공통 패드 전극(170)을 포함하는 게이트 패턴을 형성한다. 이때, 제1 전극(200)과 연결된 스토리지 전압 공급라인(90) 및 스토리지 전압 공급라인(90)에서 분기된 스토리지 전압 공급라인(90) 및 스토리지 전압 공급라인(90)에서 분기된 스토리지 전극(80)을 추가로 형성하며, 복수의 도전성 도트가 형성될 경우 도전성 도트(220)들과 접속된 제1 전극(200)들을 연결하는 연결 라인(110)을 더 형성할 수 있다. Specifically, a gate metal layer including a metal material such as Cr, Al, Mo, Ag, Cu or an alloy thereof is deposited on the lower substrate by a sputtering method, and then a material having a low specific resistance such as Al or AlNd is deposited thereon. Deposit. Thereafter, a gate pattern including the
도 4b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제조 방법 중 제2 마스크 공정을 도시한 단면도이다.4B is a cross-sectional view illustrating a second mask process in a method of manufacturing a thin film transistor substrate according to an exemplary embodiment of the present invention.
도 4b를 참조하면, 게이트 패턴 상부에 게이트 패턴을 덮는 게이트 절연막(190)을 형성한다. 게이트 절연막(190)으로는 SiNx 또는 SiOx 등의 무기 절연 물질이 이용된다. 다음으로, 게이트 절연막(190) 상부에 비정질 규소로 형성된 활성층(240) 및 불순물이 도핑된 비정질 규소로 형성된 오믹 접촉층(250)을 포함하는 반도체 패턴을 형성한다. 반도체 패턴은 활성층(240)과 오믹 접촉층(250)이 순차적으로 적층되고 제2 마스크를 이용한 사진 식각 공정으로 패터닝 한다. Referring to FIG. 4B, a
도 4c는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제조 방법 중 제3 마스크 공정을 도시한 단면도이다.4C is a cross-sectional view illustrating a third mask process in a method of manufacturing a thin film transistor substrate according to an exemplary embodiment of the present invention.
도 4c를 참조하면, 반도체 패턴이 형성된 게이트 절연막(190) 상부에 게이트 라인(20)과 교차하는 데이터 라인(10)과 데이터 라인(10)과 접속된 소스 전극(30) 및 소스 전극(30)과 마주하는 드레인 전극(40)을 포함하는 데이터 패턴을 형성한다. 이러한 데이터 패턴은 게이트 절연막(190), 반도체 패턴 위에 데이터 금속층을 증착한 후 제3 마스크를 이용한 사진 식각공정으로 패터닝한다. 데이터 금속층은 Al, Mo, Cu, Cr, Ti 금속 또는 이들의 합금을 포함할 수 있다. Referring to FIG. 4C, the
다음으로, 소스 전극(30)과 드레인 전극(40) 사이로 노출된 오믹 접촉층(250)을 제거하여 활성층(240)을 노출한다.Next, the
본 발명의 실시 예에 따른 박막 트랜지스터 기판(130)의 제조 방법은 반도체 패턴과 데이터 패턴을 서로 다른 마스크를 이용하여 형성하는 것을 도시하고 있으 나, 개구부가 슬릿 처리된 슬릿 마스크(Slit Mask)나 각 영역별로 마스크의 두께가 다른 투톤 마스크(Two-Tone Mask) 등의 서로 동일한 마스크를 이용하여 반도체 패턴 및 데이터 패턴을 형성할 수 있다.In the method of manufacturing the thin
도 4d는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제조 방법 중 제4 마스크 공정을 도시한 단면도이다.4D is a cross-sectional view illustrating a fourth mask process in a method of manufacturing a thin film transistor substrate according to an exemplary embodiment of the present invention.
도 4d를 참조하면, 하부 기판상에 데이터 패턴을 덮는 보호막(270)이 형성되고, 그 보호막(270)을 제4 마스크를 이용한 사진 식각공정을 통해 패터닝 하여 제1 전극(200)의 일부를 노출시키는 콘택홀(280)과 드레인 전극(40)을 노출시키는 화소 콘택홀(50)을 형성한다. 이러한 보호막(270)은 게이트 절연막(190)과 동일한 무기 절연물질을 이용하거나, 유기 절연 물질을 이용한다.Referring to FIG. 4D, a
도 4e는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제조 방법 중 제5 마스크 공정을 도시한 단면도이다.4E is a cross-sectional view illustrating a fifth mask process in a method of manufacturing a thin film transistor substrate according to an exemplary embodiment of the present invention.
도 4e를 참조하면, 하부 기판상에 화소 콘택홀(280)을 통해 드레인 전극(40)과 접속되는 화소 전극(70)과, 콘택홀(280)을 통해 제1 전극(200)과 접속되는 제2 전극(210)을 포함하는 투명도전 패턴을 보호막(270) 상부에 형성한다. 화소 전극(70) 및 제2 전극(210)은 ITO(Indium Tin Oxide), IO(Indium Oxide), IZO(Indium Zinc Oxide) 등의 투명도전 물질이 보호막(270) 위에 증착된 다음 제5 마스크 공정을 이용한 사진 식각공정을 통해 패터닝 한다.Referring to FIG. 4E, the
이렇게 형성된 박막 트랜지스터 기판(130)에 도전성 도트(220)를 형성하고, 공통 전극(260)이 형성된 컬러 필터 기판(120)을 합착재(100)를 통해 합착하여 액 정 표시 패널을 제조한다. 이때, 도전성 도트(220)는 외부에서 공급되는 공통 전압을 컬러 필터 기판(120)의 공통 전극(260)에 공급한다. The
상술한 바와 같이, 본 발명에 따른 액정 표시 장치는 제1 전극과 제1 전극에 연결되어 있는 라인들이 콘택홀과 만나는 부분을 최소화하여 게이트 금속층의 부식을 막아 부식에 의한 단선을 막을 수 있는 효과가 있다.As described above, the liquid crystal display according to the present invention has an effect of preventing corrosion of the gate metal layer by preventing corrosion of the gate metal layer by minimizing a portion where the lines connected to the first electrode and the first electrode meet the contact hole. have.
이상에서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.In the detailed description of the invention described above with reference to the preferred embodiment of the present invention, those skilled in the art or those skilled in the art having ordinary knowledge of the present invention described in the claims to be described later It will be understood that various modifications and variations can be made in the present invention without departing from the spirit and scope of the art.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060118697A KR20080048575A (en) | 2006-11-29 | 2006-11-29 | Liquid crystal display panel and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060118697A KR20080048575A (en) | 2006-11-29 | 2006-11-29 | Liquid crystal display panel and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20080048575A true KR20080048575A (en) | 2008-06-03 |
Family
ID=39804649
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060118697A KR20080048575A (en) | 2006-11-29 | 2006-11-29 | Liquid crystal display panel and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20080048575A (en) |
-
2006
- 2006-11-29 KR KR1020060118697A patent/KR20080048575A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4468873B2 (en) | Liquid crystal display panel and manufacturing method thereof | |
US7436480B2 (en) | Liquid crystal display device and method of fabricating the same | |
KR101298693B1 (en) | Liquid crystal display panel and manufacturing method thereof | |
KR20040001695A (en) | LCD and method for fabricating the same | |
KR20040086925A (en) | Liquid crystal display apparatus of horizontal electronic field applying type and fabricating method thereof | |
KR101085137B1 (en) | Liquid Crystal Display Panel And Fabricating Method Thereof | |
KR101318436B1 (en) | Thin Film Transistor Substrate and Method thereof | |
JP4410776B2 (en) | Manufacturing method of liquid crystal display device | |
KR101148557B1 (en) | Fabricating method of substrate for display device | |
US7659957B2 (en) | Liquid crystal display panel and fabricating method thereof | |
KR100971386B1 (en) | Liquid Crystal Display Device And Method Of Fabricating The Same | |
KR20080065373A (en) | Liquid crystal display panel | |
KR20080050679A (en) | Method of manufacturing thin film transistor substrate | |
KR100679100B1 (en) | Liquid Crystal Display Panel Of Horizontal Electronic Fileld Applying Type and Method of Fabricating the same | |
JP2002328385A (en) | Liquid crystal display device | |
KR101172048B1 (en) | Liquid Crystal Display And Method For Fabricating The Same | |
KR20040086927A (en) | Thin film transistor array substrate of horizontal electronic field applying type and fabricating method thereof | |
KR20080053804A (en) | Liquid crystal display device and manufacturing method of the same | |
KR101147267B1 (en) | Thin Film Transistor Substrate of Horizontal Electronic Fileld and Method of Fabricating the same | |
KR101123452B1 (en) | In Plane Switching Mode Liquid Crystal Display device and the fabrication method | |
KR100926429B1 (en) | Liquid crystal display device and method of manufacturing the same | |
KR20080048575A (en) | Liquid crystal display panel and manufacturing method thereof | |
KR101747721B1 (en) | Liquid crystal display device and manufacturing method thereof | |
KR101136207B1 (en) | Thin film transistor array substrate and fabricating method thereof | |
KR100600088B1 (en) | Liquid crystal display apparatus of horizontal electronic field applying type and fabricating method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |