KR20080047964A - Time measurement circuit and ic tester employing the same - Google Patents

Time measurement circuit and ic tester employing the same Download PDF

Info

Publication number
KR20080047964A
KR20080047964A KR1020070094111A KR20070094111A KR20080047964A KR 20080047964 A KR20080047964 A KR 20080047964A KR 1020070094111 A KR1020070094111 A KR 1020070094111A KR 20070094111 A KR20070094111 A KR 20070094111A KR 20080047964 A KR20080047964 A KR 20080047964A
Authority
KR
South Korea
Prior art keywords
counter
output
clock
memory
comparison circuit
Prior art date
Application number
KR1020070094111A
Other languages
Korean (ko)
Inventor
히데키 나가누마
Original Assignee
요코가와 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 요코가와 덴키 가부시키가이샤 filed Critical 요코가와 덴키 가부시키가이샤
Publication of KR20080047964A publication Critical patent/KR20080047964A/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2882—Testing timing characteristics
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012—Timing aspects, clock generation, synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Measurement Of Unknown Time Intervals (AREA)

Abstract

A time measurement circuit and an IC tester employing the same are provided to increase time resolution by using a high speed clock like a system clock, without storing an output of a comparison circuit into a memory with the period of a clock. A plurality of comparison circuits(40) receive a voltage signal, and outputs comparison result by comparing the voltage signal with a reference voltage. A counter(41) receives a clock and counts the clock. A memory(43) stores a count value of the counter. A latch part receives the output of the comparison circuit and the count value of the counter, and preserves the count value of the counter when the output of the comparison circuit is changed, into an address corresponding to the comparison circuit with changed output.

Description

시간 측정 회로 및 그것을 사용한 ＩＣ 검사 장치{TIME MEASUREMENT CIRCUIT AND IC TESTER EMPLOYING THE SAME}TIME MEASUREMENT CIRCUIT AND IC TESTER EMPLOYING THE SAME}

본 발명은, 적은 메모리 용량을 사용하여 시간 분해능이 높은 측정을 행할 수 있는 시간 측정 회로 및 상기 시간 측정 회로를 사용한 IC 검사 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a time measuring circuit capable of performing a measurement with high time resolution using a small memory capacity and an IC inspection apparatus using the time measuring circuit.

IC 검사 장치에서는, 지정된 타이밍에서 피측정 IC의 핀에서 발생하는 전압을 측정함으로써, IC의 불량 여부에 대한 판정을 행하는 것이 일반적이다. 그러나, 최근 핀 전압이 소정의 전압 레벨에 도달할 때까지의 시간을 측정하고자 하는 시간 측정에 대한 요구가 높아지고 있다.In the IC inspection apparatus, it is common to determine whether the IC is defective by measuring the voltage generated at the pin of the IC under measurement at a designated timing. Recently, however, there is an increasing demand for time measurement to measure the time until the pin voltage reaches a predetermined voltage level.

이와 같은 시간 측정을 행하는 시간 측정 회로를 도 5에 나타낸다. 도 5에서, 피측정 IC(10)의 핀 전압은 컴퍼레이터(11)에 입력된다. 상기 컴퍼레이터(11)에는 기준 전압원(12)으로부터의 기준 전압이 입력된다. 컴퍼레이터(11)의 출력은 페일 메모리(13)의 데이터 단자 D에 입력된다. 타이밍 발생 회로(14)는 소정의 주기로 발생하는 스트로브 신호 STRB와, 연속된 어드레스를 페일 메모리(13)에 출력한다. 페일 메모리(13)는 상기 스트로브 신호 STRB의 타이밍에서 컴퍼레이터(11) 의 출력을 지정된 어드레스에 보존한다.5 shows a time measurement circuit for performing such time measurement. In FIG. 5, the pin voltage of the IC 10 to be measured is input to the comparator 11. The reference voltage from the reference voltage source 12 is input to the comparator 11. The output of the comparator 11 is input to the data terminal D of the fail memory 13. The timing generating circuit 14 outputs the strobe signal STRB generated at a predetermined cycle and the continuous address to the fail memory 13. The fail memory 13 stores the output of the comparator 11 at a specified address at the timing of the strobe signal STRB.

이와 같은 구성에서, 기준 전압의 전압값을 도달 전압으로 설정하고, 피측정 IC(10)의 측정 대상 핀에 신호가 발생하면 타이밍 발생 회로(14)를 동작시킨다. 측정 대상 핀의 전압은 서서히 높아지므로, 컴퍼레이터(11)의 출력은 최초에는 0이지만, 측정 대상 핀의 전압이 기준 전압을 넘으면 반전되어 1이 된다. 상기 0의 개수를 카운트함으로써, 측정 대상 핀의 신호의 기립(rising up) 시간을 측정할 수 있다.In such a configuration, the voltage value of the reference voltage is set to the arrival voltage, and the timing generating circuit 14 is operated when a signal is generated on the measurement target pin of the IC 10 to be measured. Since the voltage of the measurement target pin is gradually increased, the output of the comparator 11 is initially 0, but is inverted to 1 when the voltage of the measurement target pin exceeds the reference voltage. By counting the number of zeros, the rising time of the signal of the measurement target pin can be measured.

도 6에 측정 결과의 일례를 나타낸다. 도 6의 (A)는 측정 대상 핀의 전압과 컴퍼레이터(11)의 출력의 관계를 나타낸 그래프이며, 가로축은 시간, 세로축은 전압이다. Vth는 기준 전압, 곡선(20)은 핀 전압, 21은 컴퍼레이터(11)의 출력, 상측 방향의 화살표는 스트로브 신호 STRB가 발생된 타이밍을 나타내고 있다. 최초에, 핀 전압(20)은 기준 전압 Vth보다 낮으므로, 컴퍼레이터(11)의 출력(21)은 0이지만, 기준 전압 Vth를 넘으면 1로 반전된다.An example of a measurement result is shown in FIG. 6A is a graph showing the relationship between the voltage of the pin to be measured and the output of the comparator 11, wherein the horizontal axis represents time and the vertical axis represents voltage. Vth denotes a reference voltage, curve 20 denotes a pin voltage, 21 denotes an output of the comparator 11, and an upward arrow indicates a timing at which the strobe signal STRB is generated. Initially, since the pin voltage 20 is lower than the reference voltage Vth, the output 21 of the comparator 11 is 0, but is inverted to 1 when the reference voltage Vth is exceeded.

도 6의 (B)는 페일 메모리(13)에 저장된 값을 나타낸다. 좌측단 열은 페일 메모리(13)의 어드레스, 핀 1의 열 내지 핀 N의 열은 각각 핀 1 내지 핀 N의 측정 결과이다. 핀 1 내지 핀 N은 각각 어드레스 6, 어드레스 4 및 어드레스 8에서 반전하고 있으므로, 스트로브 신호 STRB의 주기를 tp라 하면, 기립 시간은 각각 5tp, 3tp 및 7tp가 된다.6B shows a value stored in the fail memory 13. The left column represents the address of the fail memory 13, and the columns of the pins 1 to N are the measurement results of the pins 1 to N, respectively. Since pins 1 to N are inverted at address 6, address 4 and address 8, respectively, when the period of the strobe signal STRB is tp, the standing times are 5tp, 3tp and 7tp, respectively.

도 7에 측정 대상 핀의 상승 시간을 측정하는 다른 종래예를 나타낸다. 그리고, 도 5와 동일한 요소에는 동일한 부호를 부여하고, 그에 대한 설명은 생략한 다. 도 7에서, 비교 회로(30a ∼ 30n)는 컴퍼레이터와 기준 전압으로 구성되어 있다. 상기 비교 회로(30a ∼ 30n)에는 피측정 IC(10)의 측정 대상 핀의 전압이 입력된다.7 shows another conventional example in which the rise time of the measurement target pin is measured. In addition, the same code | symbol is attached | subjected to the same element as FIG. 5, and the description is abbreviate | omitted. In Fig. 7, the comparison circuits 30a to 30n are composed of a comparator and a reference voltage. The voltages of the pins to be measured of the IC 10 to be measured are input to the comparison circuits 30a to 30n.

스위치(31)는 비교 회로(30a ∼ 30n)의 출력 중 하나를 선택하여 페일 메모리(13)의 데이터 단자 D에 출력한다. 타이밍 발생 회로(32)는 스위치(31)를 제어하고, 또한 페일 메모리(13)에 연속된 어드레스와 스트로브 신호 STRB를 출력한다.The switch 31 selects one of the outputs of the comparison circuits 30a to 30n and outputs it to the data terminal D of the fail memory 13. The timing generating circuit 32 controls the switch 31 and also outputs the address and the strobe signal STRB which are continuous to the fail memory 13.

처음에 타이밍 발생 회로(32)는 스위치(31)를 제어하여 비교 회로(30a)를 선택하고, 도 5의 종래예와 같은 동작을 행하여 비교 회로(31a)의 출력을 연속된 어드레스에 기입한다. 다음에, 비교 회로(30b)를 선택하여, 같은 동작을 행한다. 이와 같이 하여, 스위치(31)로 비교 회로(30a ∼ 30n)를 차례로 선택함으로써, 복수개의 측정 대상 핀 신호의 기립 시간을 측정할 수 있다.Initially, the timing generation circuit 32 controls the switch 31 to select the comparison circuit 30a, and performs the same operation as the conventional example of FIG. 5 to write the output of the comparison circuit 31a to a continuous address. Next, the comparison circuit 30b is selected to perform the same operation. In this way, by selecting the comparison circuits 30a to 30n sequentially with the switch 31, the standing times of the plurality of measurement target pin signals can be measured.

[특허 문헌 1] 일본국 특개 2003-139817호 공보[Patent Document 1] Japanese Patent Application Laid-Open No. 2003-139817

그러나, 이와 같은 시간 측정 회로에는 다음과 같은 과제가 있었다. n개의 핀을 측정할 때의 데이터의 개수는, (측정하고 싶은 시간 폭)×( 핀의 개수)/(스트로브 신호의 간격)이 된다. 최근, IC의 핀의 개수는 증가하고 있으며, 1000개 이상이 될 수도 있다. 그러므로, 페일 메모리(13)에 대용량의 메모리가 필요한 문제점이 있다. 또한, 기립 시간을 구하기 위해서는 이러한 방대한 데이터를 읽어들여야만 하므로, 처리 시간이 길어지는 문제점도 있다.However, such a time measuring circuit had the following problems. The number of data when measuring n pins is (time width to measure) x (number of pins) / (interval of strobe signal). Recently, the number of pins of an IC is increasing, and may be more than 1000. Therefore, there is a problem that a large amount of memory is required for the fail memory 13. In addition, in order to obtain the standing time, such a huge amount of data must be read, so that there is a problem that the processing time becomes long.

또한, 스트로브 신호의 주기는, 페일 메모리(13)의 기입 시간보다 짧게 할 수 없다. 그러므로, 측정하는 시간 분해능이 제약되는 문제점도 있다.In addition, the period of the strobe signal cannot be shorter than the write time of the fail memory 13. Therefore, there is also a problem that the time resolution to measure is limited.

또한, 등가 샘플링으로 측정할 때는, 시간을 달리하여 몇 번이나 측정해야만 하므로, 측정 시간이 길어지는 문제점이 있다. 또한, 도 7의 종래예에서는 각각의 핀을 측정할 때 스위치(31)를 전환하여 측정해야만 하므로, 측정 시간이 매우 길어지는 문제점도 있다.In addition, when measuring by equivalent sampling, it is necessary to measure several times with different time, so there is a problem that the measurement time becomes long. In addition, in the conventional example of FIG. 7, since the switch 31 must be switched and measured when measuring each pin, there is also a problem that the measurement time becomes very long.

따라서 본 발명의 목적은, 메모리의 용량을 저감할 수 있고, 또한 시간 분해능을 높일 수 있는 시간 측정 회로 및 그것을 사용한 IC 검사 장치를 제공하는 것에 있다.It is therefore an object of the present invention to provide a time measurement circuit and an IC inspection apparatus using the same that can reduce the capacity of the memory and increase the time resolution.

본 발명에 의하면, 비교 회로로 측정 신호와 기준 전압을 비교하고, 클록을 카운트하는 카운터의 카운트값을, 상기 비교 회로의 출력이 변화된 타이밍에서 메 모리에 저장한다.According to the present invention, a comparison circuit compares a measurement signal with a reference voltage, and stores a count value of a counter for counting a clock in memory at a timing at which the output of the comparison circuit changes.

본 발명에 의하면 다음과 같은 효과가 있다.According to the present invention has the following effects.

청구항 1, 2, 3, 4, 5 및 6의 발명에 의하면, 비교 회로로 측정 신호와 기준 전압을 비교하고, 클록을 카운트하는 카운터의 카운트값을, 상기 비교 회로의 출력이 변화된 타이밍에서 메모리에 저장하도록 하였다.According to the inventions of claims 1, 2, 3, 4, 5, and 6, a comparison circuit compares a measurement signal with a reference voltage, and counts a counter value for counting a clock into a memory at a timing at which the output of the comparison circuit changes. To save.

입력 신호가 특정한 값이 되었을 때의 카운트값만 메모리에 저장하도록 했으므로, 필요한 메모리 용량을 대폭 저감할 수 있고, 또한 메모리를 읽어들이는 시간을 단축시킬 수 있는 효과가 있다. 또한, 적은 용량의 메모리를 사용할 수 있으므로, 비용을 삭감할 수 있는 효과도 있다.Since only the count value when the input signal reaches a specific value is stored in the memory, the required memory capacity can be greatly reduced, and the time for reading the memory can be shortened. In addition, since a small amount of memory can be used, the cost can be reduced.

또한, 종래와 같이, 클록의 주기로 비교 회로의 출력을 메모리에 저장하지 않으므로, 시스템 클록 등의 고속 클록을 사용할 수 있다. 그러므로, 시간 분해능을 높일 수 있는 효과도 있다.In addition, since the output of the comparison circuit is not stored in the memory in the clock cycle as in the related art, a high speed clock such as a system clock can be used. Therefore, there is also an effect that can increase the time resolution.

또한, 등가 샘플링과 같이 시간을 달리하여 측정하는 경우, 혹은 측정 시간 간격을 정밀하게 측정하는 경우에도, 고속으로 측정할 수 있는 효과도 있다.In addition, there is an effect that the measurement can be performed at high speed even when the measurement is performed at different times, such as equivalent sampling, or when the measurement time interval is precisely measured.

최근, IC의 핀의 개수가 1000핀 이상으로 증가하고 있으므로, 피측정 IC의 기립 시간을 측정하기 위해 많은 시간을 필요로 하고 있다. 그러나, 본 발명을 사용함으로써, 기립 시간 측정에 필요한 시간을 대폭 단축할 수 있으므로, IC 검사 장치의 측정 시간을 대폭 단축할 수 있다는 효과도 있다.In recent years, since the number of pins of an IC has increased to more than 1000 pins, it takes a lot of time to measure the standing time of the IC under measurement. However, by using the present invention, since the time required for the standing time measurement can be greatly shortened, there is also an effect that the measurement time of the IC inspection apparatus can be significantly shortened.

이하 본 발명에 대하여, 도면을 사용하여 상세하게 설명한다. 도 1은 본 발명에 따른 시간 측정 회로의 일실시예를 나타낸 구성도이다. 그리고, 도 5와 동일한 요소에는 동일한 부호를 부여하고, 그에 대한 설명은 생략한다. 도 1에서, 40은 비교 회로이며, 컴퍼레이터(40a)와 기준 전압원(40b)으로 구성되어 있다. 피측정 IC(10)의 측정 대상 핀의 신호 및 기준 전압원(40b)이 출력하는 기준 전압은 컴퍼레이터(40a)에 입력된다. 컴퍼레이터(40a)는, 이들 입력된 2개의 전압을 비교한 결과를 출력한다. 상기 컴퍼레이터(40a)의 출력이 비교 회로(40)의 출력이 된다. 그리고, 기준 전압원(40b)이 출력하는 기준 전압은, 외부로부터 조정할 수 있도록 되어 있다.EMBODIMENT OF THE INVENTION Hereinafter, this invention is demonstrated in detail using drawing. 1 is a block diagram showing an embodiment of a time measurement circuit according to the present invention. In addition, the same code | symbol is attached | subjected to the same element as FIG. 5, and the description is abbreviate | omitted. In FIG. 1, 40 is a comparison circuit and consists of the comparator 40a and the reference voltage source 40b. The signal of the measurement target pin of the IC 10 to be measured and the reference voltage output from the reference voltage source 40b are input to the comparator 40a. The comparator 40a outputs the result of comparing these two input voltages. The output of the comparator 40a becomes the output of the comparison circuit 40. The reference voltage output by the reference voltage source 40b can be adjusted from the outside.

42는 타이밍 발생 회로이며, 클록 및 스타트 스톱 신호를 출력한다. 41은 카운터이며, 비교 회로(40)의 출력, 및 타이밍 발생 회로(42)가 출력하는 클록과 스타트 스톱 신호가 입력된다. 카운터(41)는 상기 클록으로 카운트업하고, 또한 스타트 스톱 신호로 카운트를 개시하거나, 정지한다. 또한, 비교 회로(40)의 출력이 반전되면, 기입(write) 신호를 출력한다. 43은 메모리이며, 기입 신호가 입력되면, 카운터(41)의 카운트값을 소정의 어드레스에 저장한다.42 is a timing generator circuit, and outputs a clock and start stop signal. 41 is a counter, and the output of the comparison circuit 40 and the clock and start stop signal which the timing generating circuit 42 outputs are input. The counter 41 counts up with the clock and starts or stops counting with the start stop signal. When the output of the comparison circuit 40 is inverted, a write signal is output. 43 is a memory, and when a write signal is input, the count value of the counter 41 is stored at a predetermined address.

다음에, 본 실시예의 동작을 도 2에 기초하여 설명한다. 도 2의 (A)는 비교 회로(40)에 입력되는, 측정 대상 핀의 전압 변화를 나타낸 그래프이며, 가로축은 시간, 세로축은 전압, Vth는 기준 전압이다. 도 2의 (B)는 비교 회로(40)의 출력이며, 시각 t2에서 0에서 1로 반전된다. 도 2의 (C)는 스타트 스톱 신호이며, 이 신호가 1일 때에 카운터(41)는 카운트를 행한다. 도 2의 (D)는 클록이며, 세로 화 살표가 클록의 발생 타이밍을 표시하고 있다. 도 2의 (E)는 기입 신호이며, 이 신호의 기립 발생으로 메모리(43)는 카운터(41)의 카운트값을 저장한다. 그리고, 메모리(43)는 레지스터일 수도 있다.Next, the operation of the present embodiment will be described based on FIG. 2A is a graph showing the change in voltage of the measurement target pin, which is input to the comparison circuit 40, wherein the horizontal axis represents time, the vertical axis represents voltage, and Vth represents reference voltage. 2B is an output of the comparison circuit 40 and is inverted from 0 to 1 at time t2. 2C is a start stop signal, and when this signal is 1, the counter 41 counts. 2D is a clock, and a vertical arrow indicates the timing of generation of the clock. 2E is a write signal, and the memory 43 stores the count value of the counter 41 due to the generation of this signal. The memory 43 may be a register.

시각 t0에서 측정 대상 핀의 전압이 증가되기 시작하면, 시각 t1에서 스타트 스톱 신호가 1이 되어, 카운터(41)는 카운트를 개시한다. 핀 전압은 단조증가하고, 시각 t2에서 기준 전압 Vth를 넘는다. 따라서, 비교 회로(40)의 출력은 0에서 1로 반전된다. 상기 반전에 의해 기입 신호는 단시간에 0에서 1이 되어, 카운터(41)의 카운트값은 메모리(43)에 보존된다. t1으로부터 t2까지의 시간 Δt는, 하기 (1)식으로 구할 수 있다.When the voltage of the measurement target pin starts to increase at time t0, the start stop signal becomes 1 at time t1, and the counter 41 starts counting. The pin voltage monotonously increases and exceeds the reference voltage Vth at time t2. Thus, the output of the comparison circuit 40 is inverted from zero to one. By the inversion, the write signal becomes 0 to 1 in a short time, and the count value of the counter 41 is stored in the memory 43. The time Δt from t1 to t2 can be obtained by the following formula (1).

Δt = (클록의 주기) × (메모리(43)에 보존된 카운트값)···(1)Δt = (clock cycle) x (count value stored in the memory 43) ... (1)

도 5의 종래예에서는, 스트로브 신호의 타이밍에서 컴퍼레이터(11)의 출력을 모두 페일 메모리에 저장하고 있었지만, 본 실시예에서는 비교 회로(40)의 출력이 1이 되었을 때의 카운트값만 메모리(43)에 보존하도록 하였다. 그러므로, 메모리의 용량을 대폭 삭감할 수 있다. 또한, 읽어낼 때도 카운트값만 읽어내면 되므로, 고속으로 읽어낼 수 있다.In the conventional example of Fig. 5, all the outputs of the comparator 11 are stored in the fail memory at the timing of the strobe signal. 43). Therefore, the capacity of the memory can be significantly reduced. In addition, since only a count value needs to be read when reading, it can read at high speed.

또한, 타이밍 발생 회로(42)가 출력하는 클록의 주기는 카운터(41)가 카운트업할 수 있는 주기이면 되므로, 시스템 클록 등 고속의 클록을 사용할 수 있다. 그러므로, 종래에 비해 시간 분해능을 대폭 향상시킬 수 있다. 시간 분해능을 높일 수 있으므로 시간을 달리하여 측정할(등가 샘플링) 필요가 없으므로, 고속으로 측정할 수 있다.In addition, since the period of the clock which the timing generation circuit 42 outputs should be a period which the counter 41 can count up, a high speed clock, such as a system clock, can be used. Therefore, the time resolution can be improved significantly compared with the prior art. Since the time resolution can be increased, it is not necessary to measure at different times (equivalent sampling), so it can be measured at high speed.

그리고, 본 실시예에서는 카운터(41)에 비교 회로(40)의 출력을 입력하고, 상기 카운터(41)가 기입 신호를 메모리(43)에 출력하도록 하였지만, 비교 회로(40)의 출력을 메모리(43)에 입력하여 그 기립 발생으로 카운트값을 보존하는 등, 실시예를 적절하게 변경할 수 있다. 중요한 점은, 비교 회로(40)의 출력이 반전될 때, 카운터(41)의 카운트값을 메모리(43)에 보존하도록 하면 된다.In the present embodiment, the output of the comparison circuit 40 is input to the counter 41 and the counter 41 outputs the write signal to the memory 43. However, the output of the comparison circuit 40 is output to the memory ( 43), the embodiment can be changed as appropriate, for example, to preserve the count value in the occurrence of standing. Importantly, when the output of the comparison circuit 40 is inverted, the count value of the counter 41 may be stored in the memory 43.

또한, 카운터(41)는 스타트 스톱 신호가 1일 때, 카운트 동작을 행하도록 했지만, 카운터(41)는 항상 카운트 동작을 행하고, 스타트 스톱 신호의 기립 발생으로 카운타(41)를 클리어하도록 해도 된다.In addition, although the counter 41 made a count operation when the start stop signal was 1, the counter 41 may always perform a count operation, and may clear the counter 41 by the generation | occurrence | production of the start stop signal.

도 3에 본 발명의 다른 실시예를 나타낸다. 그리고, 도 1과 동일한 요소에는 동일한 부호를 부여하고, 그에 대한 설명은 생략한다. 도 3에서, 50a ∼ 50n은 비교 회로이며, 각각 피측정 IC(10)의 측정 대상 핀의 전압 신호가 입력된다. 비교 회로(50a ∼ 50n)는 도 1의 비교 회로(40)와 마찬가지로, 컴퍼레이터와 기준 전압원으로 구성되며, 그 출력은 입력 전압(측정 대상 핀의 전압)이 기준 전압을 넘으면 반전한다.3 shows another embodiment of the present invention. In addition, the same code | symbol is attached | subjected to the same element as FIG. 1, and the description is abbreviate | omitted. In Fig. 3, 50a to 50n are comparison circuits, and voltage signals of the measurement target pins of the IC 10 to be measured are input. The comparison circuits 50a to 50n are composed of a comparator and a reference voltage source, similarly to the comparison circuit 40 of FIG. 1, and the output thereof is inverted when the input voltage (voltage at the pin to be measured) exceeds the reference voltage.

52는 카운터이며, 타이밍 발생 회로(42)로부터 스타트 스톱 신호와 클록이 입력된다. 카운터(52)는 스타트 스톱 신호가 1을 유지할 동안, 클록을 카운트한다. 51은 래치부이며, 비교 회로(50a ∼ 50n)의 출력과 카운터(52)의 카운트값이 입력되고, 메모리(43)에 어드레스, 카운트값 및 기입 신호를 출력한다.52 is a counter, and a start stop signal and a clock are input from the timing generating circuit 42. The counter 52 counts the clock while the start stop signal remains at one. 51 is a latch part, the output of the comparison circuits 50a-50n and the count value of the counter 52 are input, and an address, a count value, and a write signal are output to the memory 43.

다음에, 본 실시예의 동작을 설명한다. 최초에 비교 회로(50a ∼ 50n) 내의 기준 전압을 측정 대상 핀의 도달 전압으로 조정한다. 측정 대상 핀의 전압의 증 가가 개시되면 스타트 스톱 신호가 1이 되고, 카운터(52)는 카운트를 개시한다. 측정 대상 핀의 전압이 기준 전압을 넘어 비교 회로(50a ∼ 50n) 중 어느 하나가 1이 되면, 래치부(51)는 그 때의 카운터(52)의 카운트값과 기입 신호, 및 그 비교 회로에 대응하는 어드레스를 메모리(43)에 출력한다. 메모리(43)는, 기입 신호의 발생 타이밍에서, 입력된 카운트값을 지정된 어드레스에 저장한다.Next, the operation of the present embodiment will be described. First, the reference voltage in the comparison circuits 50a to 50n is adjusted to the arrival voltage of the measurement target pin. When the voltage of the measurement target pin starts to increase, the start stop signal becomes 1, and the counter 52 starts counting. When the voltage of the measurement target pin exceeds the reference voltage and any one of the comparison circuits 50a to 50n becomes 1, the latch unit 51 supplies the count value and the write signal of the counter 52 at that time to the comparison circuit and the comparison circuit. The corresponding address is output to the memory 43. The memory 43 stores the input count value at a specified address at the timing of generation of the write signal.

도 4에 측정 결과의 일례를 나타낸다. 핀 번호 1에 대응하는 어드레스에는 6이, 핀 번호 2에 대응하는 어드레스에는 4가 보존되고, 핀 번호 9에 대응하는 어드레스에는 8이 보존되어 있다. 따라서, 핀 번호 1, 핀 번호 2 및 핀 번호 9의 신호의 발생 시간은 이 보존된 카운트값으로부터 직접 연산할 수 있고, 클록의 주기를 tp라 하면, 각각 6tp, 4tp 및 8tp가 된다.An example of a measurement result is shown in FIG. 6 is stored in the address corresponding to pin number 1, 4 is stored in the address corresponding to pin number 2, and 8 is stored in the address corresponding to pin number 9. Therefore, the generation time of the signals of pin number 1, pin number 2, and pin number 9 can be computed directly from this stored count value, and if the clock cycle is tp, it will be 6tp, 4tp, and 8tp, respectively.

본 실시예에서도, 종래예에 비해 메모리 용량을 대폭 삭감할 수 있고, 또한 시간 분해능을 대폭 높일 수 있다. 또한, 복수개의 핀의 신호의 발생을 동시에 측정할 수 있으므로, 측정 시간을 대폭 단축할 수 있다. 또한, 카운터(52)와 타이밍 발생 회로(42)는 각각 하나만 있으면 되므로, 하드웨어의 규모를 축소할 수 있다.Also in this embodiment, the memory capacity can be significantly reduced and the time resolution can be significantly increased as compared with the conventional example. In addition, since the generation of signals of a plurality of pins can be measured at the same time, the measurement time can be significantly shortened. In addition, since only one counter 52 and one timing generator 42 are required, the scale of hardware can be reduced.

본 실시예에서도, 카운터(52)는 스타트 스톱 신호가 1일 때에 카운트 동작을 행할 수 있도록 하였지만, 카운터(52)는 항상 카운트 동작을 행하고, 스타트 스톱 신호의 발생으로 카운터(52)를 클리어하도록 해도 된다.Also in this embodiment, the counter 52 allows the count operation to be performed when the start stop signal is 1, but the counter 52 always performs the count operation and clears the counter 52 by the generation of the start stop signal. do.

또한, 비교 회로(40, 50a ∼ 50n)는 0와 1의 2치를 출력하지만, 복수개의 기준 전압과 컴퍼레이터를 포함하고, 입력 전압이 이들 복수개의 기준 전압을 넘은 것을 다치 신호로 출력하는 회로일 수도 있다. 이 경우, 비교 회로의 출력이 변화 된 때의 카운트 값을 메모리에 보존하도록 하면 된다.In addition, the comparison circuits 40, 50a to 50n output two values of 0 and 1, but include a plurality of reference voltages and comparators, and output a multivalued signal that the input voltage exceeds these plurality of reference voltages. It may be. In this case, the count value when the output of the comparison circuit is changed may be stored in the memory.

그리고, 도 1 및 도 3의 실시예에서는 IC 검사 장치에 사용하는 것으로서 설명하였으나, 그 외의 신호의 발생 시간을 측정하기 위해 사용할 수도 있다. 또한, IC 검사 장치에서, 카운트값을 보존하는 메모리로서, 페일 메모리를 사용할 수도 있다.1 and 3 have been described as being used in the IC inspection apparatus, it can also be used to measure the generation time of other signals. In the IC inspection apparatus, a fail memory may be used as a memory for storing count values.

도 1은 본 발명의 일실시예를 나타낸 구성도이다.1 is a block diagram showing an embodiment of the present invention.

도 2는 본 발명의 일실시예의 동작을 설명하기 위한 파형도이다.2 is a waveform diagram illustrating an operation of an embodiment of the present invention.

도 3은 본 발명의 다른 실시예를 나타낸 구성도이다.3 is a block diagram showing another embodiment of the present invention.

도 4는 메모리에 보존된 카운트값의 예이다.4 is an example of count values stored in a memory.

도 5는 종래의 시간 측정 회로의 구성도이다.5 is a configuration diagram of a conventional time measurement circuit.

도 6은 종래의 시간 측정 회로의 동작을 설명하기 위한 특성도이다.6 is a characteristic diagram for explaining the operation of the conventional time measurement circuit.

도 7은 종래의 시간 측정 회로의 구성도이다.7 is a configuration diagram of a conventional time measurement circuit.

[부호의 설명][Description of the code]

10: 피측정 IC 40, 50a ∼ 50n: 비교 회로10: IC under test 40, 50a to 50n: comparison circuit

40a: 컴퍼레이터 40b: 기준 전압원40a: comparator 40b: reference voltage source

41, 52: 카운터 42: 타이밍 발생 회로41, 52: Counter 42: Timing Generation Circuit

43: 메모리 51: 래치부43: memory 51: latch portion

Vth: 기준 전압Vth: reference voltage

Claims (6)

전압 신호가 입력되고, 상기 전압 신호와 기준 전압을 비교하여 그 비교 결과를 출력하는 비교 회로와,A comparison circuit which receives a voltage signal, compares the voltage signal with a reference voltage and outputs a result of the comparison; 클록이 입력되고, 상기 클록을 카운트하는 카운터와,A counter to which a clock is input and counts the clock; 상기 비교 회로의 출력이 변화된 때에, 상기 카운터의 카운트값을 보존하는 메모리A memory for storing a count value of the counter when an output of the comparison circuit changes 를 포함하는 것을 특징으로 하는 시간 측정 회로.Time measurement circuit comprising a. 전압 신호가 입력되고, 상기 전압 신호와 기준 전압을 비교하여 그 비교 결과를 출력하는 복수개의 비교 회로와,A plurality of comparison circuits to which a voltage signal is input, which compares the voltage signal with a reference voltage and outputs a comparison result; 클록이 입력되고, 상기 클록을 카운트하는 카운터와,A counter to which a clock is input and counts the clock; 상기 카운터의 카운트값을 보존하는 메모리와,A memory for storing a count value of the counter; 상기 비교 회로의 출력 및 상기 카운터의 카운트값이 입력되고, 상기 비교 회로의 출력이 변화된 때의 상기 카운터의 카운트값을, 상기 메모리의, 상기 출력이 변화된 비교 회로에 대응하는 어드레스에 보존하는 래치부A latch unit for inputting the output of the comparison circuit and the count value of the counter, and storing the count value of the counter when the output of the comparison circuit changes in an address corresponding to the comparison circuit in which the output is changed in the memory. 를 포함하는 것을 특징으로 하는 시간 측정 회로.Time measurement circuit comprising a. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 기준 전압은 조정 가능한 것을 특징으로 하는 시간 측정 회로.And the reference voltage is adjustable. 피측정 IC의 측정 대상 핀의 신호가 입력되고, 상기 신호와 기준 전압을 비교하여 그 비교 결과를 출력하는 비교 회로와,A comparison circuit for inputting a signal of a pin to be measured of an IC under measurement, comparing the signal with a reference voltage and outputting a comparison result thereof; 클록이 입력되고, 상기 클록을 카운트하는 카운터와,A counter to which a clock is input and counts the clock; 상기 비교 회로의 출력이 변화된 때에, 상기 카운터의 카운트값을 보존하는 메모리A memory for storing a count value of the counter when an output of the comparison circuit changes 를 포함하는 것을 특징으로 하는 IC 검사 장치.IC inspection apparatus comprising a. 피측정 IC의 측정 대상 핀의 신호가 입력되고, 상기 신호와 기준 전압을 비교하여 그 비교 결과를 출력하는 복수개의 비교 회로와,A plurality of comparison circuits for inputting a signal of a measurement target pin of an IC under measurement, comparing the signal with a reference voltage and outputting a comparison result thereof; 클록이 입력되고, 상기 클록을 카운트하는 카운터와,A counter to which a clock is input and counts the clock; 상기 카운터의 카운트값을 보존하는 메모리와,A memory for storing a count value of the counter; 상기 비교 회로의 출력 및 상기 카운터의 카운트값이 입력되고, 상기 비교 회로의 출력이 변화된 때의 상기 카운터의 카운트값을, 상기 메모리의, 상기 출력이 변화된 비교 회로에 대응하는 어드레스에 보존하는 래치부A latch unit for inputting the output of the comparison circuit and the count value of the counter, and storing the count value of the counter when the output of the comparison circuit changes in an address corresponding to the comparison circuit in which the output is changed in the memory. 를 포함하는 것을 특징으로 하는 IC 검사 장치.IC inspection apparatus comprising a. 제4항 또는 제5항에 있어서,The method according to claim 4 or 5, 상기 기준 전압은 조정 가능한 것을 특징으로 하는 IC 검사 장치.And the reference voltage is adjustable.
KR1020070094111A 2006-11-27 2007-09-17 Time measurement circuit and ic tester employing the same KR20080047964A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006318585A JP2008134077A (en) 2006-11-27 2006-11-27 Time measurement circuit and ic inspection device using it
JPJP-P-2006-00318585 2006-11-27

Publications (1)

Publication Number Publication Date
KR20080047964A true KR20080047964A (en) 2008-05-30

Family

ID=39559034

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070094111A KR20080047964A (en) 2006-11-27 2007-09-17 Time measurement circuit and ic tester employing the same

Country Status (3)

Country Link
JP (1) JP2008134077A (en)
KR (1) KR20080047964A (en)
TW (1) TW200831930A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110275103A (en) * 2019-06-24 2019-09-24 浙江华仪电子股份有限公司 A kind of Target Board power consumption and level time-series rules system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110275103A (en) * 2019-06-24 2019-09-24 浙江华仪电子股份有限公司 A kind of Target Board power consumption and level time-series rules system

Also Published As

Publication number Publication date
JP2008134077A (en) 2008-06-12
TW200831930A (en) 2008-08-01

Similar Documents

Publication Publication Date Title
US6789224B2 (en) Method and apparatus for testing semiconductor devices
KR100997086B1 (en) Jitter measuring instrument and tester
JP4776648B2 (en) Phase difference detector for LSI to be measured
KR101100905B1 (en) Testing apparatus and measuring apparatus
WO2004083880A1 (en) Calibration method for system performance validation of automatic test equipment
KR20070108552A (en) Testing apparatus and method
US7283920B2 (en) Apparatus and method for testing semiconductor device
KR100269704B1 (en) Apparatus for testing delay circuit and integrated circuit including means for testing the same
US7924044B2 (en) On-chip test circuit for an embedded comparator
US6766266B1 (en) Testing device and testing method for semiconductor integrated circuits
JPH06148279A (en) Electronic device testing and measuring device and calibratin of timing and voltage level thereof
US6535011B1 (en) Testing device and testing method for a semiconductor integrated circuit and storage medium having the testing program stored therein
JP2001201532A (en) Method and apparatus for testing semiconductor device
KR20070089057A (en) Test system, added apparatus, and test method
KR20080047964A (en) Time measurement circuit and ic tester employing the same
JP5131025B2 (en) Digital signal delay measurement circuit and digital signal delay measurement method
US20180174626A1 (en) Signal quality detection circuit for generating signal quality detection result according to two-dimensional nominal sampling point pattern and associated signal quality detection method
JPH04274100A (en) Memory-lsi with built-in test circuit
JP2007107930A (en) Inspection circuit and inspection system
US6892333B2 (en) IC measuring device
US7091891B2 (en) Calibration of analog to digital converter by means of multiplexed stages
US11959964B2 (en) Addressable test chip test system
JP4129723B2 (en) Integrated circuit test apparatus and analog waveform measurement method
US20220215893A1 (en) Memory apparatus and memory testing method thereof
CN117347818A (en) Delay measurement method, delay measurement device, delay measurement system and interface circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee