KR20080047657A - 가변 히스테리시스를 갖는 비교기 - Google Patents

가변 히스테리시스를 갖는 비교기 Download PDF

Info

Publication number
KR20080047657A
KR20080047657A KR1020060117366A KR20060117366A KR20080047657A KR 20080047657 A KR20080047657 A KR 20080047657A KR 1020060117366 A KR1020060117366 A KR 1020060117366A KR 20060117366 A KR20060117366 A KR 20060117366A KR 20080047657 A KR20080047657 A KR 20080047657A
Authority
KR
South Korea
Prior art keywords
circuit
variable
mos transistor
comparator
variable circuit
Prior art date
Application number
KR1020060117366A
Other languages
English (en)
Other versions
KR100849036B1 (ko
Inventor
이원우
김영기
김창우
Original Assignee
주식회사 디앤에스 테크놀로지
김영기
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 디앤에스 테크놀로지, 김영기 filed Critical 주식회사 디앤에스 테크놀로지
Priority to KR1020060117366A priority Critical patent/KR100849036B1/ko
Publication of KR20080047657A publication Critical patent/KR20080047657A/ko
Application granted granted Critical
Publication of KR100849036B1 publication Critical patent/KR100849036B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0233—Bistable circuits
    • H03K3/02337—Bistables with hysteresis, e.g. Schmitt trigger

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

본 발명은 가변 히스테리시스를 갖는 비교기에 관한 것으로, 그 목적은 포지티브 피드백(positive feedback)의 역할을 하는 모스 트랜지스터(MOSFET)의 드레인과 소스에 병렬로 추가의 전류를 흐를 수 있도록 하는 전류 가변회로를 첨가하여 히스테리시스의 문턱전압을 조절함으로써 입력전압의 미소한 변화에 대해서는 출력전압이 영항을 받지 않지만 입력전압이 일정한 문턱 전압 값 이상 변동하면 출력전압이 역전되도록 하는 가변 히스테리시스를 갖는 비교기를 제공함에 있다.
상기 목적 달성을 위한 본 발명은 전원전압(VDD)와 연결되며 입력신호를 게이트로 입력받을 수 있도록 하는 M1, M2 모스 트랜지스터와, 드레인이 상기 M1, M2 모스 트랜지스터와 드레인과 연결되어 있으며 전원전압(VDD)을 게이트로 입력받을 수 있도록 하는 M3, M4 모스 트랜지스터로 구성되어 기준전압과 입력신호를 비교하여 신호를 출력하는 비교부(100)와, 드레인이 비교부의 M2 모스 트랜지스터의 드레인과 연결되어 있으며 게이트는 M3 모스 트랜지스터의 게이트와 연결되어 있는 M6 모스 트랜지스터와, 드레인의 비교부의 M1 모스 트랜지스터의 드레인과 연결되어 있으며 게이트는 M4 모스 트랜지스터의 게이트와 연결되어 있는 M7 모스 트랜지스터로 구성되어 비교부의 출력신호가 양의 문턱전압과 음의 문턱전압을 가지도록 비교부의 출력신호에 따라 가변되는 포지티브 피드백부(200)로 이루어진 히스테리시스 비교기에 있어서, 상기 포지티브 피드백부(200)와 병렬로 연결되어 전류를 조절할 수 있도록 하는 가변부(300)를 구비하는 것을 특징으로 하는 가변 히스테리시스 를 갖는 비교기에 관한 것을 그 기술적 요지로 한다.
비교기, 히스테리시스, 가변, 문턱전압, 모스 트랜지스터

Description

가변 히스테리시스를 갖는 비교기{The comparator which has a variable hysteresis}
도 1 은 본 발명인 가변 히스테리시스를 갖는 비교기의 일 실시 예에 따른 회로도,
도 2 는 본 발명인 가변 히스테리시스를 갖는 비교기의 일 실시 예에 따른 가변부를 구체적으로 나타낸 회로도,
도 3 은 본 발명인 가변 히스테리시스를 갖는 비교기의 일 실시 예에 따른 가변부의 전류 흐름을 나타낸 회로도,
도 4 는 본 발명인 가변 히스테리시스를 갖는 비교기의 전류 변화에 따른 히스테리시스의 변화를 나타낸 입출력 그래프,
도 5 는 본 발명인 가변 히스테리시스를 갖는 비교기의 디지털 반전장치에 0,0의 비트를 입력했을 때의 실험 그래프,
도 6 은 본 발명인 가변 히스테리시스를 갖는 비교기의 디지털 반전장치에 0,1의 비트를 입력했을 때의 실험 그래프,
도 7 은 본 발명인 가변 히스테리시스를 갖는 비교기의 디지털 반전장치에 1,0의 비트를 입력했을 때의 실험 그래프,
도 8 은 본 발명인 가변 히스테리시스를 갖는 비교기의 디지털 반전장치에 1,1의 비트를 입력했을 때의 실험 그래프,
* 도면의 주요 부분에 대한 부호의 설명 *
(100): 비교기 (200): 포지티브 피드백부
(300): 가변부 (310): 디지털 반전회로
(311): 제 1 반전회로 (312): 제 2 반전회로
(320): 전류 가변회로 (321): 제 1 가변회로
(322): 제 2 가변회로 (323): 제 3 가변회로
(324): 제 4 가변회로
본 발명은 가변 히스테리시스를 갖는 비교기에 관한 것으로, 보다 상세하게는 포지티브 피드백(positive feedback)의 역할을 하는 모스 트랜지스터(MOSFET)의 드레인과 소스에 병렬로 추가의 전류를 흐를 수 있도록 하는 전류 가변회로를 첨가하여 히스테리시스의 문턱전압을 조절함으로써 입력전압의 미소한 변화에 대해서는 출력전압이 영항을 받지 않지만 입력전압이 일정한 문턱 전압 값 이상 변동하면 출력전압이 역전되도록 하는 가변 히스테리시스를 갖는 비교기에 관한 것이다.
일반적으로 비교기는 입력 전압과 기준 전압을 비교하고 그 차를 증폭하여 '하이' 또는 '로우'을 출력한다.
종래의 비교기는 출력에 노이즈 보상 기능이 없어서 별도의 아날로그 또는 디지털 보상회로를 추가하여 사용하였다.
노이즈 문제를 해결하기 위한 회로로 히스테리시스 특성을 가지는 슈미터 트리거(Schmitt Trigger) 회로를 비교기에 추가하였으나, 슈미터 트리거회로는 그 특성상 양의 문턱전압(Positive Threshold Voltage, Vth+) 및 음의 문턱전압(Negative Threshold Voltage, Vth-)을 결정하는데 있어서, 공정의 변화에 민감하다는 단점을 가지고 있다.
따라서 요즘은 비교기 자체에 히스테리시스 특정을 가지도록 설계하고 있다.
히스테리시스 특성을 가지는 비교기는 입력되는 두 신호의 차가 '0' 포인트에서 출력이 '하이'를 유지한 상태에서 입력전압이 감소하면 출력에 아무런 변화도 일어나지 않는다. 계속해서 감소하여 입력 전압이 하위 기준 전압에 도달하면 출력은 '하이'에서 '로우'로 떨어지게 된다.
그 상태에서 입력 전압이 증가되면 '로우'를 그대로 유지하게 되지만 상위 기준 전압에 도달하게 되면 '로우'에서 '하이'로 천이하게 된다. 히스테리시스 특성이란 상기의 출력전압이 변하는 포인트가 두 군데, 즉 상위 기준 전압과 하위 기준 전압을 가지는 것을 말한다.
노이즈에 강한 비교기를 구현하기 위해서 히스테리시스 특성을 가지도록 구현하기 때문에, 히스테리시스 특성이 공정에 따라 달라지게 되면 비교기 자체에서 오류가 발생하고 이는 반도체 전체 동작의 신뢰성에 문제를 가져오게 된다.
한편, 입력신호의 크기가 변하거나 잡음이 심한 경우 또는 입력신호의 크기 가 일정치 않으며 다양한 표준이나 다양한 신호방식으로 전환하고자 할 때 그에 맞는 문턱전압을 조절할 수 없어 그 경우마다 각각의 입력신호에 맞는 문턱전압을 가지는 비교기를 사용해야 하는 어려움이 있었다.
본 발명은 이와 같은 종래의 제반 문제점을 해소하기 위하여 창출한 것으로, 포지티브 피드백의 역할을 하는 모스 트랜지스터(MOSFET)의 드레인(Drain)과 소스(Source)에 병렬로 추가의 전류를 흐를 수 있도록 하는 가변 회로를 부가 설치하여 트랜지스터에 흐르는 전류의 비율을 조절하는 방식을 통해 문턱전압을 변화시킬 수 있도록 함으로써 입력신호의 크기가 변하거나 입력신호가 다양한 경우 또는 잡음이 심한 경우에도 히스테리시스를 변화시켜 다양한 신호방식에 적합한 비교기를 사용할 수 있도록 하는 가변 히스테리시스를 갖는 비교기를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 비교기는 기준전압과 입력신호를 비교하여 신호를 출력하는 비교부와, 비교부의 출력신호가 양의 문턱전압과 음의 문턱전압을 가지도록 비교부의 출력신호에 따라 가변되는 포지티브 피드백부와, 상기 포지티브 피드백부의 전류를 조절할 수 있도록 하는 가변부로 구성되어 있는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예를 상세히 설명하면 다음과 같다.
도 1 은 본 발명인 가변 히스테리시스를 갖는 비교기의 일 실시 예에 따른 회로도를, 도 2 는 본 발명인 가변 히스테리시스를 갖는 비교기의 일 실시 예에 따른 가변부를 구체적으로 나타낸 회로도를 나타낸 것이다.
이에 따르면 본 발명 비교기는 비교기는 기준전압과 입력신호를 비교하여 신호를 출력하는 비교부(100)와, 비교부의 출력신호가 양의 문턱전압과 음의 문턱전압을 가지도록 비교부의 출력신호에 따라 가변되는 포지티브 피드백부(200)와, 상기 포지티브 피드백부의 전류를 조절할 수 있도록 하는 가변부(300)로 구성되어 있다.
상기 비교부(100)는 전원전압(VDD)와 연결되며 정전류를 흐르게 하기 위한 M5 모스 트랜지스터와, 입력신호를 게이트로 입력받을 수 있도록 하는 M1, M2 모스 트랜지스터와, 드레인이 상기 M1, M2 모스 트랜지스터의 드레인과 각각 연결되어 있으며 전원전압(VDD)을 게이트로 입력받을 수 있도록 하는 M3, M4 모스 트랜지스터로 구성되어 있으며 포지티브 피드백부(200)와 연결되어 있다.
상기 포지티브 피드백부(200)는 드레인이 비교부의 M2 모스 트랜지스터의 드레인과 연결되어 있으며 게이트는 M3 모스 트랜지스터의 게이트와 연결되어 있는 M6 모스 트랜지스터와, 드레인이 비교부의 M1 모스 트랜지스터의 드레인과 연결되어 있으며 게이트는 M4 모스 트랜지스터의 게이트와 연결되어 있는 M7 모스 트랜지스터로 구성되어 있다.
상기 가변부(300)는 M6, M7 모스 트랜지스터과 병렬로 연결되어 있으며 디지털 반전회로(310)와 전류 가변회로(320)로 구성되어 있다.
상기 디지털 반전회로(310)는 전류 가변회로(320)를 동작시키기 위한 신호를 보낼 수 있도록 하는 것으로, 입력신호에 의해 기준전압을 공급하거나 차단할 수 있도록 하는 제 1 반전회로(311)와 제 2 반전회로(312)로 구성되어 있다.
상기 제 1 반전회로(311)는 입력부(313)의 신호에 따라 P모스 트랜지스터(Mfp)와 N모스 트랜지스터(Mfn) 중 하나가 도통 될 수 있도록 하여 전원전압을 전류 가변회로(320)에 인가시키거나 차단시킬 수 있도록 한다. 즉, P모스 트랜지스터(Mfp)와 N모스 트랜지스터(Mfn)가 직렬로 연결되어 있으며 P모스 트랜지스터(Mfp)에 전원전압(VDD)이 공급될 수 있도록 하며, 각각의 게이트는 입력부와 연결되고, 상기 입력부(313)로부터의 신호가 0인 경우 P모스 트랜지스터(Mfp)가 도통되어 전류 가변회로(320)에 기준전압(VDD)을 공급할 수 있도록 하고, 신호가 1인 경우 N모스 트랜지스터(Mfn)이 도통되어 전류 가변회로(320)에 전압 공급을 차단할 수 있도록 하며, 제 2 반전회로는 제 1 반전회로와 동일한 회로구성을 가지고 있다.
전류 가변회로(320)는 M6 모스 트랜지스터와 병렬로 연결되는 제 1 가변회로(321) 및 제 2 가변회로(322)와, M7 모스 트랜지스터와 병렬로 연결되는 제 3 가변회로(323) 및 제 4 가변회로(324) 구성되어 있으며, 제 1 가변회로(321) 및 제 3 가변회로(323)는 제 1 반전회로(311)의 입력신호에 의해 동작하며, 제 2 가변회로(322) 및 제 4 가변회로(324)는 제 2 반전회로(312)의 입력신호에 의해 동작하게 된다.
제 1 가변회로(321)는 디지털 반전회로(310)에서부터 입력되는 신호를 게이트에서 받을 수 있도록 연결되는 M8a 모스 트랜지스터와, 드레인이 상기 M8a 모스 트랜지스터의 소스와 연결되는 M8 모스 트랜지스터와, 게이트가 상기 M8a 모스 트랜지스터의 게이트와 연결되어 있고 드레인이 M8 모스 트랜지스터의 게이트와 연결되어 있고 소스가 M6 모스 트랜지스터의 게이트와 연결되어 있는 M8b 모스 트랜지스터로 구성되어 있다.
제 2 가변회로(322)는 제 1 가변회로(321)의 연결 구성과 동일하며, 제 3 가변회로(323) 및 제 4 가변회로(324)는 M7 모스 트랜지스터에 병렬로 연결되어 있으며 제 1 가변회로(321) 및 제 2 가변회로(322)의 연결 구성과 동일하다.
한편, 상기 전류 가변회로(320)는 적어도 2단 이상 병렬로 연결될 수 있으며, 다단으로 연결될수록 전류를 가변할 수 있는 범위가 커지는 것을 특징으로 한다.
또한, 상기 전류 가변회로(320)의 각 가변회로에 들어가는 모스 트랜지스터의 크기를 다르게 설계하되, 제 1 가변회로 및 제 4 가변회로의 모스 트랜지스터의 크기를 같게 설계하고, 제 2 가변회로 및 제 3 가변회로의 모스 트랜지스터의 크기를 같게 설계함으로써 보다 다양한 문턱전압의 조정이 가능하도록 하는 것을 특징으로 한다.
이와 같이 구성된 본 발명 비교기의 동작을 설명하면 다음과 같다.
도 3 은 본 발명인 가변 히스테리시스를 갖는 비교기의 일 실시 예에 따른 가변부의 전류 흐름을 나타낸 회로도이고, 도 4 는 본 발명인 가변 히스테리시스를 갖는 비교기의 전류 변화에 따른 히스테리시스의 변화를 나타낸 입출력 그래프이다.
또한, 도 5 는 본 발명인 가변 히스테리시스를 갖는 비교기의 디지털 반전장치에 0,0의 비트를 입력했을 때의 실험 그래프, 도 6 은 본 발명인 가변 히스테리시스를 갖는 비교기의 디지털 반전장치에 0,1의 비트를 입력했을 때의 실험 그래프, 도 7 은 본 발명인 가변 히스테리시스를 갖는 비교기의 디지털 반전장치에 1,0의 비트를 입력했을 때의 실험 그래프, 도 8 은 본 발명인 가변 히스테리시스를 갖는 비교기의 디지털 반전장치에 1,1의 비트를 입력했을 때의 실험 그래프를 나타내고 있다.
먼저, 본 발명 비교기(100)의 히스테리시스를 변화시키기 위하여 전류를 가변할 수 있도록 디지털 반전회로(310)로부터 입력신호를 받게 된다.
제 1 반전회로(311) 및 제 2 반전회로(312)에 '로우(0)'의 입력신호가 들어가게 되면 P모스 트랜지스터(Mfp)는 도통되고, N모스 트랜지스터(Mfn)는 차단되게 된다. 따라서 P모스 트랜지스터(Mfp)와 연결된 입력전압(VDD)으로부터 전압이 전류 가변회로(320)에 공급되게 되어 모든 모스 트랜지스터에 '하이(1)'신호를 주게 되어 전류 가변회로(320)를 도통시키게 된다.
예를 들어 제 1 가변회로(321)를 살펴보면, 디지털 반전회로(310)에서부터 공급되는 '하이(1)' 신호를 받아 M8a 모스 트랜지스터와 M8b 모스 트랜지스터가 도통되게 되며, M8b 모스 트랜지스터에 의해 M8 모스 트랜지스터의 게이트의 전압이 높아짐으로써 M8 모스 트랜지스터가 도통되게 됨으로써 전류가 흐를 수 있는 길이 생기게 된다.
따라서, 포지티브 피드백부(200)의 모스 트랜지스터(M6)으로 흘러들어가는 전류(ID6)가 제 1 가변회로(321)와 제 2 가변회로(322)로 나뉘어 흐르게 되며, 이에 따라 M6 모스 트랜지스터로 흘러들어가는 전류(ID6)는 극히 작아지게 되어 문턱전압이 거의 나타나지 않게 된다.
한편, 제 1 반전회로(311)는 '로우(0)', 제 2 반전회로(312)는 '하이(1)'의 신호가 입력될 경우 제 1 반전회로(311)는 도통되고 제 2 반전회로(312)는 차단되게 된다. 따라서 제 1 가변회로(321)와 제 3 가변회로(323)는 도통되게 되고 제 2 가변회로(322)와 제 4 가변회로(324)는 차단되게 된다. 이에 따라 포지티브 피드백부(200)의 M6 모스 트랜지스터으로 흘러들어가는 전류(ID6)가 제 1 가변회로(321)로 나뉘어 흐르게 되며, 이는 위에서 설명한 제 1 반전회로(311) 및 제 2 반전회로(312)에 모두 '로우(0)'신호를 주었을 때보다 큰 전류가 흐르게 되고 문턱전압이 커지게 된다.
한편, 제 1 반전회로(311)는 '하이(1)', 제 2 반전회로(312)는 '로우(0)'의 신호가 입력될 경우 제 1 반전회로(311)는 차단되고 제 2 반전회로(312)는 도통되게 된다. 따라서 제 2 가변회로(321)와 제 4 가변회로(323)는 도통되게 되고 제 1 가변회로(322)와 제 3 가변회로(324)는 차단되게 된다. 이에 따라 포지티브 피드백부(200)의 M6 모스 트랜지스터으로 흘러들어가는 전류(ID6)가 제 2 가변회로(321)로 나뉘어 흐르게 되며, 이는 위에서 설명한 제 1 가변회로(321)의 모스 트랜지스 터의 크기와 제 2 가변회로(322)의 모스 트랜지스터의 크기가 서로 다르기 때문에 입력신호 0, 1의 신호를 받았을 때 보다 전류가 크게 흐르게 된다.
한편, 제 1 반전회로(311)와 제 2 반전회로(312)에 모두 '하이(1)'의 신호를 입력시킬 경우 제 1 반전회로(311)와 제 2 반전회(312)로 모두 차단되게 되므로 전류 가변회로는 차단되게 된다. 따라서 포지티브 피드백부(200)의 M6 모스 트랜지스터로 흘러들어가는 전류(ID6)의 변화가 없으며, 가장 큰 문턱전압을 가지게 된다.
상기와 같이 디지털 반전회로(310)의 입력신호에 따라 전류 가변회로(320)가 도통되고 차단될 수 있도록 하여 입력되는 전류를 나누어 흐를 수 있도록 하여 전류를 가변시킴으로써 문턱전압을 조절할 수 있도록 하여 다양한 입력신호가 들어오는 경우에 모두 사용할 수 있도록 할 수 있다.
한편, 제 1 가변회로, 제 2 가변회로, 제 3 가변회로, 제 4 가변회로에 들어가는 모스 트랜지스터의 크기를 각각 다르게 설계하되, 입력신호를 제 1 반전회로(311)에서 받는 가변회로 내의 모스 트랜지스터의 크기와, 입력신호를 제 2 반전회로(312)에서 받은 가변회로 내의 모스 트랜지스터의 크기를 서로 다르게 함으로써 입력신호가 01, 10 일 경우의 문턱전압이 지나가는 전류의 ㄱ밧이 다르기 때문에 문턱전압이 다르게 나타난다. 이는 디지털 반전회로(310)의 입력비트에 의해 구동되는 가변회로의 모스 트랜지스터의 크기를 각각 다르게 설계함으로써 가변회로를 흐르는 전류의 크기가 각각 다르게 구성함으로써 입력신호가 01 일때와 10일 때의 문턱전압의 차이를 둠으로써 각 입력신호마다의 문턱전압을 서로 다르게 하여 보다 다양한 분야 및 다양한 입력신호가 있는 곳에서 편리하게 사용할 수 있다.
상술한 실시 예는 본 발명의 가장 바람직한 예에 대하여 설명한 것이지만, 상기 실시 예에만 한정되는 것은 아니며, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양한 변형이 가능하다는 것은 당업자에게 있어서 명백한 것이다.
이상에서 설명한 바와 같이 본 발명 비교기에 의하면, 포지티브 피드백의 역할을 하는 모스 트랜지스터(MOSFET)의 드레인(Drain)과 소스(Source)에 병렬로 추가의 전류를 흐를 수 있도록 하는 가변 회로를 부가 설치하여 트랜지스터에 흐르는 전류의 비율을 조절하는 방식을 통해 문턱전압을 변화시킬 수 있도록 함으로써 입력신호의 크기가 변하거나 입력신호가 다양한 경우 또는 잡음이 심한 경우에도 히스테리시스를 변화시켜 다양한 신호방식에 적합한 비교기를 사용할 수 있도록 할 수 있는 등 매우 유용한 발명인 것이다.

Claims (6)

  1. 전원전압(VDD)과 연결되며 입력신호를 게이트로 입력받을 수 있도록 하는 M1, M2 모스 트랜지스터와, 드레인이 상기 M1, M2 모스 트랜지스터의 드레인과 연결되어 있으며 전원전압(VDD)을 게이트로 입력받을 수 있도록 하는 M3, M4 모스 트랜지스터로 구성되어 기준전압과 입력신호를 비교하여 신호를 출력하는 비교부(100)와,
    드레인이 비교부의 M2 모스 트랜지스터의 드레인과 연결되어 있으며 게이트는 M3 모스 트랜지스터의 게이트와 연결되어 있는 M6 모스 트랜지스터와, 드레인이 비교부의 M1 모스 트랜지스터의 드레인과 연결되어 있으며 게이트는 M4 모스 트랜지스터의 게이트와 연결되어 있는 M7 모스 트랜지스터로 구성되어 비교부의 출력신호가 양의 문턱전압과 음의 문턱전압을 가지도록 비교부의 출력신호에 따라 가변되는 포지티브 피드백부(200)로 이루어진 히스테리시스 비교기에 있어서,
    상기 포지티브 피드백부(200)와 병렬로 연결되어 전류를 조절할 수 있도록 하는 가변부(300)를 구비하는 것을 특징으로 하는 가변 히스테리시스를 갖는 비교기.
  2. 제 1 항에 있어서,
    상기 가변부(300)는 M6, M7 모스 트랜지스터과 병렬로 연결되어 있으며 디지 털 반전회로(310)와 전류 가변회로(320)로 구성되어 있는 것을 특징으로 하는 가변 히스테리시스를 갖는 비교기.
  3. 제 2 항에 있어서,
    상기 가변부(300)는 2단 이상 병렬로 연결될 수 있도록 하는 것을 특징으로 하는 가변 히스테리시스를 갖는 비교기.
  4. 제 2 항에 있어서,
    상기 디지털 반전회로(310)는 전류 가변회로(320)를 동작시키기 위한 신호를 보낼 수 있도록 하는 것으로, 입력신호에 의해 기준전압을 공급하거나 차단할 수 있도록 하는 제 1 반전회로(311)와 제 2 반전회로(312)로 구성되되,
    상기 제 1 반전회로(311)는 P모스 트랜지스터(Mfp)와 N모스 트랜지스터(Mfn)가 직렬로 연결되어 있으며 P모스 트랜지스터(Mfp)에 전원전압(VDD)이 공급될 수 있도록 하며, 각각의 게이트는 입력부와 연결되고, 상기 입력부(313)로부터의 신호가 0인 경우 P모스 트랜지스터(Mfp)가 도통되어 전류 가변회로(320)에 기준전압(VDD)을 공급할 수 있도록 하고, 신호가 1인 경우 N모스 트랜지스터(Mfn)이 도통되어 전류 가변회로(320)에 전압 공급을 차단할 수 있도록 하며, 제 2 반전회로는 제 1 반전회로와 동일한 회로구성을 가지고 있는 것을 특징으로 하는 가변 히스테 리시스를 갖는 비교기.
  5. 제 2 항에 있어서,
    전류 가변회로(320)는 M6 모스 트랜지스터와 병렬로 연결되는 제 1 가변회로(321) 및 제 2 가변회로(322)와, M7 모스 트랜지스터와 병렬로 연결되는 제 3 가변회로(323) 및 제 4 가변회로(324) 구성되어 있으며, 제 1 가변회로(321) 및 제 3 가변회로(323)는 제 1 반전회로(311)의 입력신호에 의해 동작하며, 제 2 가변회로(322) 및 제 4 가변회로(324)는 제 2 반전회로(312)의 입력신호에 의해 동작하는 것을 특징으로 하는 가변 히스테리시스를 갖는 비교기.
  6. 제 5 항에 있어서,
    제 1 가변회로(321)는 디지털 반전회로(310)에서부터 입력되는 신호를 게이트에서 받을 수 있도록 연결되는 M8a 모스 트랜지스터와, 드레인이 상기 M8a 모스 트랜지스터의 소스와 연결되는 M8 모스 트랜지스터와, 게이트가 상기 M8a 모스 트랜지스터의 게이트와 연결되어 있고 드레인이 M8 모스 트랜지스터의 게이트와 연결되어 있고 소스가 M6 모스 트랜지스터의 게이트와 연결되어 있는 M8b 모스 트랜지스터로 구성되고,
    제 2 가변회로(322)는 제 1 가변회로(321)의 연결 구성과 동일하되 제 1 가 변회로(321)의 모스 트랜지스터보와 크기를 다르게 설계하고,
    제 3 가변회로(323) 및 제 4 가변회로(324)는 M7 모스 트랜지스터에 병렬로 연결되되, 제 3 가변회로(323)는 제 1 가변회로(321)과, 제 4 가변회로(324)는 제 2 가변회로(322)의 연결 구성 및 내부 트랜지스터의 크기가 동일도록 하는 것을 특징으로 하는 가변 히스테리시스를 갖는 비교기.
KR1020060117366A 2006-11-27 2006-11-27 가변 히스테리시스를 갖는 비교기 KR100849036B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060117366A KR100849036B1 (ko) 2006-11-27 2006-11-27 가변 히스테리시스를 갖는 비교기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060117366A KR100849036B1 (ko) 2006-11-27 2006-11-27 가변 히스테리시스를 갖는 비교기

Publications (2)

Publication Number Publication Date
KR20080047657A true KR20080047657A (ko) 2008-05-30
KR100849036B1 KR100849036B1 (ko) 2008-07-29

Family

ID=39663999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060117366A KR100849036B1 (ko) 2006-11-27 2006-11-27 가변 히스테리시스를 갖는 비교기

Country Status (1)

Country Link
KR (1) KR100849036B1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0695631B2 (ja) 1985-03-28 1994-11-24 株式会社東芝 ヒステリシスを有する電圧比較回路
JPH0974340A (ja) * 1995-09-04 1997-03-18 Toshiba Corp コンパレータ回路
JP3623624B2 (ja) 1997-01-16 2005-02-23 日本電気エンジニアリング株式会社 ヒステリシスコンパレータ
JP2002171159A (ja) 2000-12-04 2002-06-14 Matsushita Electric Ind Co Ltd コンパレータおよび光受信回路
JP2005136839A (ja) 2003-10-31 2005-05-26 Yamatake Corp ヒステリシスコンパレータ

Also Published As

Publication number Publication date
KR100849036B1 (ko) 2008-07-29

Similar Documents

Publication Publication Date Title
US7595676B2 (en) Comparator and method with controllable threshold and hysteresis
US7205819B2 (en) Zero-bias-power level shifting
US7548117B2 (en) Differential amplifier having an improved slew rate
US4752703A (en) Current source polarity switching circuit
CN102577111B (zh) 用于低失真可编程增益放大器的动态开关驱动器
US20150171861A1 (en) Analog switches and methods for controlling analog switches
TWI808173B (zh) 電壓偵測器
KR100882971B1 (ko) 엘 에스 아이 내부로부터의 데이터를 외부로 차동 출력하는 드라이버회로
US9660651B2 (en) Level shift circuit
US7218169B2 (en) Reference compensation circuit
US6833749B2 (en) System and method for obtaining hysteresis through body substrate control
US20160259360A1 (en) Reference voltage circuit
KR100849036B1 (ko) 가변 히스테리시스를 갖는 비교기
US20060244506A1 (en) Digitally controlled threshold adjustment circuit
US7830183B2 (en) Comparator with reduced power consumption
US11070206B2 (en) Logic circuit
US8593179B2 (en) Delay circuit and inverter for semiconductor integrated device
US6903607B2 (en) Operational amplifier
US10122363B1 (en) Current source logic gate
JP3855810B2 (ja) 差動増幅回路
US8441297B2 (en) PMOS resistor
KR20090104316A (ko) 비교기
KR20060049478A (ko) 반도체 집적 회로 및 오피앰프 회로
JP5369472B2 (ja) 半導体装置
KR20010039064A (ko) 비교기를 이용한 광역 히스테리시스를 갖는 입력 버퍼 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130718

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140703

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150708

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160705

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190704

Year of fee payment: 12