KR20080046894A - 액정표시장치 - Google Patents

Abstract

본 발명은 액정표시장치에 관한 것이다. 본 발명에 따른 액정표시장치는 서로 절연교차하는 게이트선 및 데이터선, 상기 게이트선 및 데이터선에 전기적으로 연결되어 있는 박막트랜지스터, 상기 박막트랜지스터에 전기적으로 연결되어 있는 화소전극이 형성되어 있는 제1기판; 상기 제1기판에 대향하며 공통전극이 형성되어 있는 제2기판; 상기 제1기판 및 상기 제2기판 사이에 위치하는 액정층을 포함하고, 상기 화소전극은 서로 분리되어 있는 제1화소전극과 제2화소전극을 포함하며, 상기 제1화소전극은 제1변, 상기 제1변과 평행하게 마주하며 상기 제1변보다 길이가 긴 제2변, 상기 제1변과 상기 제2변을 연결하는 제3변 및 제4변을 가지는 사다리꼴 형상이며, 상기 제2화소전극은 상기 제1변과 마주하는 제1부분, 상기 제3변과 마주하는 제2부분 및 상기 제4변과 마주하는 제3부분을 포함하며, 상기 제2부분 및 상기 제3부분 중 적어도 어느 하나는 상기 제2변의 연장선 외곽으로 연장되어 있는 것을 특징으로 한다. 이에 의해 개구율과 응답속도 저하없이 도메인의 면적비율이 조절되어 시인성이 향상된 액정표시장치가 제공된다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}

도 1 는 본 발명에 따른 액정표시장치의 등가회로도이고,

도 2는 본 발명에 따른 액정표시장치의 시인성 개선 원리를 나타낸 도면이고,

도 3 및 도 4는 본 발명의 제1실시예에 따른 액정표시장치의 배치도이고,

도 5는 도 3의 Ⅴ-Ⅴ를 따른 단면도이고,

도 6은 본 발명의 제2실시예에 따른 액정표시장치의 배치도이고,

도 7은 도 5의 Ⅶ-Ⅶ을 따른 단면도이고,

도 8은 본 발명의 제3실시예에 따른 액정표시장치의 배치도이다.

* 도면의 주요부분의 부호에 대한 설명 *

121 : 게이트선 122 : 게이트 전극

123 : 공통전극선 131 : 게이트 절연막

132 : 반도체층 133 : 저항 접촉층

141 : 데이터선 142 : 소스 전극

143 : 드레인 전극 143a : 제1드레인 전극

143b : 제2드레인 전극 151 : 보호막

161 : 화소 전극 162 : 화소전극 분리패턴

163 : 화소전극 절개패턴 251 : 공통전극

252 : 공통전극 절개패턴

본 발명은 액정표시장치에 관한 것으로, 보다 상세하게는 화소전극이 적어도 2부분으로 분리되어 있어 시인성이 향상되는 액정표시장치에 관한 것이다.

액정표시장치는 박막트랜지스터가 형성되어 있는 제1기판과, 제1기판에 대향 배치되어 있는 제2기판, 그리고 이들 사이에 위치하는 액정층을 포함한다.

액정표시장치 중 PVA(patterned vertically aligned) 모드는 시야각을 개선하기 위한 모드로서, VA모드 중 화소전극과 공통전극에 각각 절개패턴을 형성한 것을 가리킨다. 이들 절개패턴으로 인하여 형성되는 프린지 필드(fringe field)를 이용하여 액정 분자들이 눕는 방향을 조절함으로써 시야각이 향상된다.

PVA 모드는 액정이 수직 거동하므로 정면과 측면에서 관찰할 때 액정 분자를 통과하는 광의 위상 지연(retardation) 값의 차이가 시야각에 따라 크게 변한다. 이로 인해 측면에서 낮은 계조의 휘도가 급격히 상승하여 대비비(contrast ratio) 저하를 수반한 시인성 저하를 유발시키는 문제가 있다.

이를 개선하기 위하여 화소전극을 데이터 전압이 달리 인가되는 제1도메인(높은 데이터 전압)과 제2도메인(낮은 데이터 전압)으로 나누는 SPVA(super-PVA) 방식이 개발되었다.

SPVA방식에서는 제2도메인 면적/제1도메인 면적이 클 수록 시인성이 더욱 향상된다. 그런데, 시인성 향상을 위해 제1도메인의 면적을 줄이면 개구율이 감소하고 제2도메인의 폭을 크게 하면 응답속도가 느려지는 문제가 있다.

따라서 본 발명의 목적은 개구율과 응답속도 저하없이 도메인의 면적비율이 조절되어 시인성이 향상된 액정표시장치를 제공하는 것이다.

상기의 목적은 서로 절연교차하는 게이트선 및 데이터선, 상기 게이트선 및 데이터선에 전기적으로 연결되어 있는 박막트랜지스터, 상기 박막트랜지스터에 전기적으로 연결되어 있는 화소전극이 형성되어 있는 제1기판; 상기 제1기판에 대향하며 공통전극이 형성되어 있는 제2기판; 상기 제1기판 및 상기 제2기판 사이에 위치하는 액정층을 포함하는 액정표시장치에 있어서, 상기 화소전극은 서로 분리되어 있는 제1화소전극과 제2화소전극을 포함하며, 상기 제1화소전극은 제1변, 상기 제1변과 평행하게 마주하며 상기 제1변보다 길이가 긴 제2변, 상기 제1변과 상기 제2변을 연결하는 제3변 및 제4변을 가지는 사다리꼴 형상이며, 상기 제2화소전극은 상기 제1변과 마주하는 제1부분, 상기 제3변과 마주하는 제2부분 및 상기 제4변과 마주하는 제3부분을 포함하며, 상기 제2부분 및 상기 제3부분 중 적어도 어느 하나는 상기 제2변의 연장선 외곽으로 연장되어 있는 것에 의해 달성된다.

상기 제2화소전극의 면적/제1화소전극의 면적은 1.2 내지 2인 것이 바람직하다.

상기 게이트선의 연장방향으로 서로 인접한 상기 화소전극의 각 제2부분은 부분적으로 마주하며, 상기 부분적으로 마주하는 부분은 상기 게이트선과 사선을 이루는 것이 바람직하다.

상기 박막트랜지스터는 드레인 전극을 포함하며, 상기 드레인 전극은 상기 제1화소전극과 직접 연결되는 제1드레인 전극과 상기 제2화소전극과 용량결합을 형성하는 상기 제2드레인 전극을 포함하는 것이 바람직하다.

상기 박막트랜지스터는 상기 제1화소전극과 직접 연결되어 있는 제1박막트랜지스터와 상기 제2화소전극과 직접 연결되어 있는 제2박막트랜지스터를 포함하는 것이 바람직하다.

상기 데이터선은 상기 화소전극의 둘레를 따라 절곡되어 있는 것이 바람직하다.

상기 제1기판은 상기 박막트랜지스터와 상기 화소전극 사이에 형성되어 있는 유기막을 더 포함하며, 상기 데이터선과 상기 화소전극은 부분적으로 겹치는 것이 바람직하다.

상기 제1기판은 상기 박막트랜지스터와 상기 화소전극 사이에 형성되어 있는 유기막을 더 포함하며, 상기 데이터선은 직선형태인 것이 바람직하다.

상기 제1화소전극 및 상기 제2화소전극에는 각각 화소전극 절개패턴이 형성되어 있으며, 상기 공통전극에는 공통전극 절개패턴이 형성되어 있는 것이 바람직하다.

상기 액정층은 VA(vertical alignment) 모드인 것이 바람직하다.

상기 본 발명의 목적은 박막트랜지스터와 화소전극이 형성되어 있는 제1기판, 상기 제1기판에 대향하며 공통전극이 형성되어 있는 제2기판, 상기 제1기판 및 상기 제2기판 사이에 위치하는 액정층을 포함하는 액정표시장치에 있어서, 상기 화소전극은 제1화소전극과 상기 제1화소전극을 부분적으로 감싸고 있으며 상기 제1화소전극보다 면적이 넓은 제2화소전극을 포함하며, 상기 제1화소전극과 상기 제2화소전극은 분리되어 있으며 상기 제1화소전극에는 상기 제2화소전극보다 높은 화소전압이 인가되는 것에 의해 달성된다.

상기 제1화소전극은 제1변과 상기 제1변과 평행하며 상기 제1변보다 긴 제2변을 가지는 사다리꼴 형상이며, 상기 제1화소전극은 상기 화소전극 중앙에서 상기 제2변이 외부를 향하도록 위치하는 것이 바람직하다.

상기 제2화소전극은 적어도 일부가 상기 제1화소전극의 상기 제2변의 연장선 외부에 위치하는 것이 바람직하다.

상기 제1화소전극 및 상기 제2화소전극에는 각각 화소전극 절개패턴이 형성되어 있으며, 상기 공통전극에는 공통전극 절개패턴이 형성되어 있는 것이 바람직하다.

상기 액정층은 VA(vertical alignment) 모드인 것이 바람직하다.

이하 첨부된 도면을 참조로 하여 본발명을 더욱 상세히 설명하겠다. 이하에서 어떤 막(층)이 다른 막(층)의 '상부에' 형성되어(위치하고) 있다는 것은, 두 막(층)이 접해 있는 경우뿐 아니라 두 막(층) 사이에 다른 막(층)이 존재하는 경우 도 포함한다.

도 1은 본 발명의 제1실시예에 따른 액정표시장치의 등가회로도이다.

박막트랜지스터(T)에 2개의 액정용량(C_LC1, C_LC2)이 연결되어 있다. 제1액정용량(C_LC1)은 제1화소전극(PE1)과 공통전극(CE) 사이에 형성되며, 제1화소전극(PE1)은 박막트랜지스터(T)에 직접 연결되어 있다. 제2액정용량(C_LC2)은 제2화소전극(PE2)과 공통전극(CE) 사이에 형성되며, 제2화소전극(PE2)은 결합 용량(C_CP)을 거쳐서 간접적으로 박막트랜지스터(T)와 연결되어 있다.

여기서 제1화소전극(PE1)과 제2화소전극(PE2)은 서로 분리되어 있다.

본 발명에 따른 액정표시장치에서 시인성이 향상되는 이유를 도 2를 참조하여 설명하면 다음과 같다.

제1화소 전극(PE1)에는 박막트랜지스터(T)를 통해 데이터 신호가 정상적으로 인가된다. 반면 제2화소 전극(PE2)은 박막트랜지스터(T)로부터 직접적으로 데이터 신호를 받지 못하고, 제2화소전극(PE2)과 박막트랜지스터(T) 사이의 절연막에 형성되는 결합용량(C_CP)에 의해 신호를 인가 받는다. 따라서 제2화소 전극(PE2)에는 제1화소 전극(PE1)에 비하여 약한 신호가 인가되어, 제1화소전극(PE1)에 해당하는 제1도메인의 휘도와 제2화소전극(PE2)에 해당하는 제2도메인의 휘도가 다르게 된 다. 제2화소전극(PE2)에 인가되는 전압은 제1화소전극(PE1)에 인가되는 전압의 50% 내지 90%이다.

이와 같이 한 화소 내에 감마 커브가 다른 복수의 도메인이 존재하는 것이다. 이에 의해 정면과 측면의 휘도 및 컬러가 서로 보상되어 측면시인성이 향상된다.

도 3 내지 도 5를 참조하여 제1실시예에 따른 액정표시장치를 설명한다. 도 5를 참조하면 액정표시장치(1)는 제1기판(100), 제1기판(100)에 대향하는 제2기판(200), 양 기판 사이에 위치하는 액정층(300)을 포함한다.

도 3은 제1기판(100)의 배치도, 도 4는 제1기판(100)의 화소전극(161)과 제2기판(200)의 공통전극(251)의 배치관계를 나타낸 도면이다.

우선 제1기판(100)에 대하여 설명하면 다음과 같다.

제1절연기판(111) 위에 게이트 배선이 형성되어 있다. 게이트 배선은 금속 단일층 또는 다중층일 수 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(121) 및 게이트선(121)에 연결되어 있는 게이트 전극(122)을 포함한다. 도시하지는 않았지만 게이트 배선은 화소전극(161)과 중첩되어 저장 용량을 형성하는 저장전극선을 포함할 수 있다. 저장전극선은 게이트선(121)과 평행하게 연장되어 있거나, 화소전극(161)의 둘레를 따라 형성될 수 있다.

제1절연기판(111)위에는 실리콘 질화물(SiNx) 등으로 이루어진 게이트 절연 막(131)이 게이트 배선을 덮고 있다.

게이트 전극(122)의 게이트 절연막(131) 상부에는 비정질 실리콘 등의 반도체로 이루어진 반도체층(132)이 형성되어 있으며, 반도체층(132)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘 등의 물질로 만들어진 저항 접촉층(133)이 형성되어 있다. 소스 전극(142)과 드레인 전극(143) 사이의 채널부에서는 저항 접촉층(133)이 제거되어 있다.

저항 접촉층(133) 및 게이트 절연막(131) 위에는 데이터 배선이 형성되어 있다. 데이터 배선 역시 금속층으로 이루어진 단일층 또는 다중층일 수 있다. 데이터 배선은 세로방향으로 형성되어 게이트선(121)과 교차하여 화소를 형성하는 데이터선(141), 데이터선(141)의 분지이며 저항 접촉층(133)의 상부까지 연장되어 있는 소스 전극(142), 소스전극(142)과 분리되어 있으며 소스전극(142)의 반대쪽 저항 접촉층(133) 상부에 형성되어 있는 드레인 전극(143)을 포함한다.

데이터선(141)은 화소전극(161)의 둘레를 따라 형성되어 있으며, 일부 절곡되어 있다.

드레인 전극(143)은 제1화소전극(161)과 연결되어 제1화소전극(161)에 직접 전기신호를 인가하는 제1드레인 전극(143a)과 제2화소전극(161b) 하부로 연장되어 있는 제2드레인 전극(143b)을 포함한다.

제2드레인 전극(143b)은 제2화소전극(161b)과 함께 절연막(151)에 결합용량(Ccp)을 형성한다.

데이터 배선 및 이들이 가리지 않는 반도체층(132)의 상부에는 절연막(151) 이 형성되어 있다. 절연막(151)에는 드레인 전극(143)을 드러내는 접촉구(152)가 형성되어 있다.

절연막(151) 상에는 화소전극(161)이 형성되어 있다. 화소전극(161)은 통상 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)등의 투명한 도전물질로 이루어진다. 화소전극(161)은 전체적으로 상하 대칭 형태이다.

화소전극(161)은 화소전극 분리패턴(162)에 의해 서로 분리된 제1화소전극(161a)와 제2화소전극(161b)를 포함한다. 제2화소전극(161b)는 사다리꼴이며, 서로 마주하며 평행한 제1변(a)와 제2변(b), 제1변(a)과 제2변(b)을 연결하는 제3변(c) 및 제4변(d)을 포함한다. 제2변(b)은 제1변(a)에 비하여 길이가 길며 외부로 노출되어 있다.

제1화소전극(161a)의 3변(a, c, d)은 제2화소전극(161b)으로 둘러싸여 있다. 즉 제1변(a)은 제1부분(A)와 마주하고, 제3변(c)은 제2부분(B)와 마주하고, 제4변(d)은 제3부분(C)과 마주하는 것이다.

여기서, 제2부분(B)과 제3부분(C)은 제2변(b)의 연장선 외부로 연장된 부분(B',C')을 갖는다. 연장 부분(B',C')에 의해 화소전극(161)은 직사각형 형태를 갖지 못하고, 화소전극(161)의 둘레를 따라 형성되는 데이터선(141)도 절곡부분을 갖는다.

제1화소전극(161a)과 제2화소전극(161b)에는 각각 화소전극 분리패턴(162)과 나란한 화소전극 절개패턴(163)이 형성되어 있다.

제1화소전극(161a)은 접촉구(152)를 통해 제1드레인 전극(143a)과 직접 접 촉한다. 서로 마주하는 제2화소전극(161b)과 제2드레인전극(143b)은 보호막(151)에 결합용량(Ccp)을 형성하며, 제2화소전극(161b)은 결합용량(Ccp)을 통해 제2드레인 전극(143b)과 간접적으로 연결되어 있다.

화소전극 분리패턴(162)과 화소전극 절개패턴(163)은 후술하는 공통전극 절개패턴(252)과 함께 액정층(300)을 다수의 서브 도메인으로 분할한다. 본 발명에서의 서브 도메인은 패턴(162, 163, 252)으로 둘러싸인 영역으로 사선 방향으로 길게 연장되어 있다.

이어 제2기판(200)에 대하여 설명하겠다.

제2절연기판(211) 위에 블랙매트릭스(221)가 형성되어 있다. 블랙매트릭스(221)는 일반적으로 적색, 녹색 및 청색 필터 사이를 구분하며, 제1기판(100)에 위치하는 박막트랜지스터(T)로의 직접적인 광조사를 차단하는 역할을 한다. 블랙매트릭스(221)는 통상 검은색 안료가 첨가된 감광성 유기물질로 이루어져 있다. 상기 검은색 안료로는 카본블랙이나 티타늄 옥사이드 등을 사용한다.

컬러필터(231)는 블랙매트릭스(221)를 경계로 하여 적색, 녹색 및 청색 필터가 반복되어 형성된다. 컬러필터(231)는 백라이트 유닛(도시하지 않음)으로부터 조사되어 액정층(300)을 통과한 빛에 색상을 부여하는 역할을 한다. 컬러필터(231)는 통상 감광성 유기물질로 이루어져 있다.

컬러필터(231)와 컬러필터(231)가 덮고 있지 않은 블랙매트릭스(221)의 상부에는 오버코트막(241)이 형성되어 있다. 오버코트막(241)은 컬러필터(231)를 평 탄화하면서, 컬러필터(231)를 보호하는 역할을 하며 통상 아크릴계 에폭시 재료가 많이 사용된다.

오버코트막(241)의 상부에는 공통전극(251)이 형성되어 있다. 공통전극(251)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)등의 투명한 도전물질로 이루어진다. 공통전극(251)은 박막트랜지스터 기판의 화소전극(161)과 함께 액정층(300)에 직접 전압을 인가한다.

공통전극(251)에는 공통전극 절개패턴(252)이 형성되어 있다. 공통전극 절개패턴(252)은 화소전극 분리패턴(162) 및 화소전극 절개패턴(163)과 함께 평행하게 형성되어 잇다.

이상의 패턴(162, 163, 252)은 실시예에 한정되지 않고 다양한 형상으로 형성될 수 있다.

제1 기판(100)과 제2 기판(200)의 사이에 액정층(300)이 위치한다. 액정층(300)은 VA(vertically aligned)모드로서, 액정분자는 전압이 가해지지 않은 상태에서는 길이방향이 수직을 이루고 있다. 전압이 가해지면 액정분자는 유전율 이방성이 음이기 때문에 전기장에 대하여 수직방향으로 눕는다. 그런데 이상의 패턴(162, 163, 252)이 형성되어 있지 않으면, 액정분자는 눕는 방위각이 결정되지 않아서 여러 방향으로 무질서하게 배열하게 되고, 배향 방향이 다른 경계면에서 전경선(disclination line)이 생긴다.

이상의 패턴(162, 163, 252)은 액정층(300)에 전압이 걸릴 때 프린지 필드를 만들어 액정 배향의 방위각을 결정해 준다. 또한 액정층(300)은 각 이상의 패 턴(162, 163, 252)의 배치에 따라 복수의 서브 도메인으로 나누어진다.

이상 설명한 제1실시예에서, 박막트랜지스터(T)에 직접 연결되는 제1화소전극(161a)은 박막트랜지스터(T)에 간접적으로 연결되는 제2화소전극(161b)에 비해 작게 마련되어 있다. 제2화소전극(161b)/제1화소전극(161a)의 면적비는 1.2 내지 2일 수 있다.

제2화소전극(161b)은 제2화소전극(161b)을 둘러싸도록 마련하였기 때문에 크기 증가가 가능하다.

한편, 제2화소전극(161b)에서 연장된 부분(B',C')의 길이를 조절하여 제2화소전극(161b)의 크기는 조절가능하다. 제2화소전극(161b)은 면적을 크게 마련하면서도 서브 도메인의 폭(d1)은 제1화소전극(161a)에 비해 증가하지 않았다. 따라서 도메인 중앙지점에서 발생할 수 있는 응답속도 지연이 발생하지 않는다.

이웃한 화소전극(161)간의 관계를 보면, 제2화소전극(161b)이 사선방향으로 서로 마주하도록(D부분 참조), 즉 이웃한 화소전극(161)이 맞물려 있어 화소전극(161)이 존재하지 않는 부분의 발생이 최소화도록 배치되어 있다. 이에 따라 개구율의 감소가 억제된다.

도 6 및 도 7을 참조하여 본 발명의 제2실시예를 설명한다.

데이터선(141)은 직선으로 연장되어 있으며, 화소전극(161)과 부분적으로 마주한다. 한편 보호막(151)과 화소전극(161) 사이에는 유기막(155)이 형성되어 있 다.

유기막(155)은 두께가 게이트 절연막(131) 및 보호막(151)에 비하여 크며(약 1㎛ 내지 5㎛), 스핀 코팅, 슬릿 코팅, 스크린 프린팅 등의 방법으로 형성될 수 있다. 유기막(155)은 BCB(benzocyclobutene) 계열, 올레핀 계열, 아크릴 수지(acrylic resin)계열, 폴리 이미드(polyimide)계열, 불소 수지 중 어느 하나일 수 있다

유기막(155)은 두께가 크며, 유전율이 작아 데이터선(141)와 화소전극(161) 간의 간섭을 감소시킨다. 따라서 데이터선(141)과 화소전극(161)을 겹치게 설계하여도 데이터 신호 전달에 문제가 발생하지 않는다. 한편 유기막(155)을 사용하면 화소전극(161)을 데이터선(141)에 가깝게 또는 일부 겹치도록 형성할 수 있게 되어 개구율이 증가한다.

데이터선(141)이 직선형태가 되면, 데이터선(141)의 전체 길이가 감소하여 데이터 신호를 원활히 전달할 수 있다.

도 8을 참조하여 본 발명의 제3실시예를 설명한다.

제3실시예에 따르면, 박막트랜지스터(T)는 제1화소전극(161a)에 연결되어 있는 제1박막트랜지스터(TFT1)와 제2화소전극(161b)에 연결되어 있는 제2박막트랜지스터(TFT2)를 포함한다. 제1화소전극(161a)에는 제2화소전극(161b)에 비해 높은 데이터 전압이 인가된다.

각 박막트랜지스터(TFT1, TFT2)의 드레인 전극(143a, 143b)은 화소전 극(161)과 중첩되어 저장용량(Cst)을 형성하는 역할을 하며, 저장용량은 드레인 전극(143)과 화소전극(161)의 중첩 면적에 비례한다.

제3실시예에서는 독립된 박막트랜지스터(TFT1, TFT2)를 이용하여 각 화소전극(161a, 161b)에 서로 다른 화소전압을 인가할 수 있다. 제2실시예에 따르면 용량결합을 위한 드레인 전극이 필요하지 않아 개구율이 향상된다.

제3실시예에서의 시인성 개선 원리는 제1실시예와 동일하며 반복 설명은 생략한다.

비록 본 발명의 몇몇 실시예가 도시되고 설명되었지만, 본 발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 본 발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.

이상 설명한 바와 같이, 본 발명에 따르면 개구율과 응답속도 저하없이 도메인의 면적비율이 조절되어 시인성이 향상된 액정표시장치가 제공된다.

Claims (15)

1. 서로 절연교차하는 게이트선 및 데이터선, 상기 게이트선 및 데이터선에 전기적으로 연결되어 있는 박막트랜지스터, 상기 박막트랜지스터에 전기적으로 연결되어 있는 화소전극이 형성되어 있는 제1기판; 상기 제1기판에 대향하며 공통전극이 형성되어 있는 제2기판; 상기 제1기판 및 상기 제2기판 사이에 위치하는 액정층을 포함하는 액정표시장치에 있어서,

   상기 화소전극은 서로 분리되어 있는 제1화소전극과 제2화소전극을 포함하며,

   상기 제1화소전극은 제1변, 상기 제1변과 평행하게 마주하며 상기 제1변보다 길이가 긴 제2변, 상기 제1변과 상기 제2변을 연결하는 제3변 및 제4변을 가지는 사다리꼴 형상이며,

   상기 제2화소전극은 상기 제1변과 마주하는 제1부분, 상기 제3변과 마주하는 제2부분 및 상기 제4변과 마주하는 제3부분을 포함하며, 상기 제2부분 및 상기 제3부분 중 적어도 어느 하나는 상기 제2변의 연장선 외곽으로 연장되어 있는 액정표시장치.
2. 제1항에 있어서,

   상기 제2화소전극의 면적/제1화소전극의 면적은 1.2 내지 2인 것을 특징으로 하는 액정표시장치.
3. 제1항에 있어서,

   상기 게이트선의 연장방향으로 서로 인접한 상기 화소전극의 각 제2부분은 부분적으로 마주하며,

   상기 부분적으로 마주하는 부분은 상기 게이트선과 사선을 이루는 것을 특징으로 하는 액정표시장치.
4. 제1항 내지 제3항 중 어느 한 항에 있어서,

   상기 박막트랜지스터는 드레인 전극을 포함하며,

   상기 드레인 전극은 상기 제1화소전극과 직접 연결되는 제1드레인 전극과 상기 제2화소전극과 용량결합을 형성하는 상기 제2드레인 전극을 포함하는 것을 특징으로 하는 액정표시장치.
5. 제1항 내지 제3항 중 어느 한 항에 있어서,

   상기 박막트랜지스터는 상기 제1화소전극과 직접 연결되어 있는 제1박막트랜지스터와 상기 제2화소전극과 직접 연결되어 있는 제2박막트랜지스터를 포함하는 것을 특징으로 하는 액정표시장치.
6. 제1항 내지 제3항 중 어느 한 항에 있어서,

   상기 데이터선은 상기 화소전극의 둘레를 따라 절곡되어 있는 것을 특징으 로 하는 액정표시장치.
7. 제1항 내지 제3항 중 어느 한 항에 있어서,

   상기 제1기판은 상기 박막트랜지스터와 상기 화소전극 사이에 형성되어 있는 유기막을 더 포함하며,

   상기 데이터선과 상기 화소전극은 부분적으로 겹치는 것을 특징으로 하는 액정표시장치.
8. 제1항 내지 제3항 중 어느 한 항에 있어서,

   상기 제1기판은 상기 박막트랜지스터와 상기 화소전극 사이에 형성되어 있는 유기막을 더 포함하며,

   상기 데이터선은 직선형태인 것을 특징으로 하는 액정표시장치.
9. 제1항 내지 제3항 중 어느 한 항에 있어서,

   상기 제1화소전극 및 상기 제2화소전극에는 각각 화소전극 절개패턴이 형성되어 있으며,

   상기 공통전극에는 공통전극 절개패턴이 형성되어 있는 것을 특징으로 하는 액정표시장치.
10. 제9항에 있어서,

    상기 액정층은 VA(vertical alignment) 모드인 것을 특징으로 하는 액정표시장치.
11. 박막트랜지스터와 화소전극이 형성되어 있는 제1기판, 상기 제1기판에 대향하며 공통전극이 형성되어 있는 제2기판, 상기 제1기판 및 상기 제2기판 사이에 위치하는 액정층을 포함하는 액정표시장치에 있어서,

    상기 화소전극은 제1화소전극과 상기 제1화소전극을 부분적으로 감싸고 있으며 상기 제1화소전극보다 면적이 넓은 제2화소전극을 포함하며,

    상기 제1화소전극과 상기 제2화소전극은 분리되어 있으며 상기 제1화소전극에는 상기 제2화소전극보다 높은 화소전압이 인가되는 액정표시장치.
12. 제11항에 있어서,

    상기 제1화소전극은 제1변과 상기 제1변과 평행하며 상기 제1변보다 긴 제2변을 가지는 사다리꼴 형상이며,

    상기 제1화소전극은 상기 화소전극 중앙에서 상기 제2변이 외부를 향하도록 위치하는 것을 특징으로 하는 액정표시장치.
13. 제11항에 있어서,

    상기 제2화소전극은 적어도 일부가 상기 제1화소전극의 상기 제2변의 연장선 외부에 위치하는 것을 특징으로 하는 액정표시장치.
14. 제11항 내지 제13항 중 어느 한 항에 있어서,

    상기 제1화소전극 및 상기 제2화소전극에는 각각 화소전극 절개패턴이 형성되어 있으며,

    상기 공통전극에는 공통전극 절개패턴이 형성되어 있는 것을 특징으로 하는 액정표시장치.
15. 제14항에 있어서,

    상기 액정층은 VA(vertical alignment) 모드인 것을 특징으로 하는 액정표시장치.

Images