KR20090012712A - 액정표시장치와 액정표시장치의 제조방법 - Google Patents

액정표시장치와 액정표시장치의 제조방법 Download PDF

Info

Publication number
KR20090012712A
KR20090012712A KR1020070076768A KR20070076768A KR20090012712A KR 20090012712 A KR20090012712 A KR 20090012712A KR 1020070076768 A KR1020070076768 A KR 1020070076768A KR 20070076768 A KR20070076768 A KR 20070076768A KR 20090012712 A KR20090012712 A KR 20090012712A
Authority
KR
South Korea
Prior art keywords
electrode
layer
data line
drain electrode
light blocking
Prior art date
Application number
KR1020070076768A
Other languages
English (en)
Other versions
KR101393366B1 (ko
Inventor
전상익
이성영
김윤장
박기범
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070076768A priority Critical patent/KR101393366B1/ko
Publication of KR20090012712A publication Critical patent/KR20090012712A/ko
Application granted granted Critical
Publication of KR101393366B1 publication Critical patent/KR101393366B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Abstract

본 발명은 액정표시장치와 액정표시장치의 제조방법에 관한 것이다. 본 발명에 따른 액정표시장치는 제1기판과; 상기 제1기판과 대면하고 있는 제2기판과; 상기 제1기판과 상기 제2기판 사이에 개재되어 있는 액정층을 포함하며, 상기 제1기판은, 절연기판과; 상기 절연기판 상에 위치하는 게이트선과; 상기 게이트선과 절연 교차하는 제1데이터선과 제2데이터선, 상기 제1데이터선과 전기적으로 연결되어 있는 제1드레인전극, 및 상기 제2데이터선과 전기적으로 연결되어 있는 제2드레인전극을 포함하는 데이터배선과; 상기 제1드레인전극 및 상기 제2드레인전극 중 어느 하나와 전기적으로 연결되어 있는 제1서브화소전극과, 상기 제1서브화소전극과 분리되어 있으며 상기 제1드레인전극 및 상기 제2드레인전극 중 다른 하나와 전기적으로 연결되어 있는 제2서브화소전극을 포함하는 화소전극과; 상기 데이터배선과 상기 절연기판 사이에 위치하는 반도체층과; 상기 반도체층과 상기 데이터배선 사이에 위치하며, 상기 반도체층 및 상기 데이터 배선과 직접 접촉하는 저항접촉층과; 상기 데이터배선의 적어도 일부와 상기 절연기판 사이에 위치하는 광차단막을 포함하는 것을 특징으로 한다. 이에 의하여 데이터배선 하부에 위치한 반도체층에 빛이 공급되는 것을 최소화할 수 있는 액정표시장치와 액정표시장치의 제조방법이 제공된다.

Description

액정표시장치와 액정표시장치의 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND MANUFACTURING METHOD OF THE SAME}
본 발명은 액정표시장치와 액정표시장치의 제조방법에 관한 것으로서, 보다 상세하게는 데이터배선에 대응하는 반도체층을 갖는 액정표시장치와 액정표시장치의 제조방법에 관한 것이다.
액정표시장치는 액정패널과, 액정패널의 후방에서 액정패널에 빛을 공급하는 광원을 포함한다. 액정패널은 화소전극이 위치하는 제1기판, 제1기판과 대면하는 제2기판, 및 제1기판과 제2기판 사이에 개재되어 있는 액정층을 포함한다. 액정층에 위치하는 액정분자는 화소전극에 인가되는 데이터 전압에 따라 광원으로부터 공급되는 빛의 투과율을 조절하여 화상을 표시한다. 제1기판은 화소전극에 전원을 공급하는 데이터배선과, 화소에 공급되는 전원을 스위칭하며 반도체층을 포함하는 박막트랜지스터를 포함한다.
최근에는 이와 같은 반도체층과 데이터배선을 단일의 마스크를 이용하여 형성하는 방법이 개발되어 있다. 이 경우 반도체층이 데이터배선의 하부에 위치하게 된다.
그런데 데이터배선의 하부에 위치한 반도체층에 광원으로부터 빛이 공급되면, 반도체층의 유전율이 상승하게 된다. 이 때, 반도체층 상부에 위치한 데이터배선과 화소전극 사이에 전기용량이 상승하게 되어, 데이터배선을 통해 화소전극에 공급되는 전압이 저하되는 문제가 있다.
따라서, 본 발명의 목적은, 데이터배선 하부에 위치한 반도체층에 빛이 공급되는 것을 최소화할 수 있는 액정표시장치와 액정표시장치의 제조방법을 제공하는 것이다.
상기 본 발명의 목적은 제1기판과; 상기 제1기판과 대면하고 있는 제2기판과; 상기 제1기판과 상기 제2기판 사이에 개재되어 있는 액정층을 포함하며, 상기 제1기판은, 절연기판과; 상기 절연기판 상에 위치하는 게이트선과; 상기 게이트선과 절연 교차하는 제1데이터선과 제2데이터선, 상기 제1데이터선과 전기적으로 연결되어 있는 제1드레인전극, 및 상기 제2데이터선과 전기적으로 연결되어 있는 제2드레인전극을 포함하는 데이터배선과; 상기 제1드레인전극 및 상기 제2드레인전극 중 어느 하나와 전기적으로 연결되어 있는 제1서브화소전극과, 상기 제1서브화소전극과 분리되어 있으며 상기 제1드레인전극 및 상기 제2드레인전극 중 다른 하나와 전기적으로 연결되어 있는 제2서브화소전극을 포함하는 화소전극과; 상기 데이터배선과 상기 절연기판 사이에 위치하는 반도체층과; 상기 반도체층과 상기 데이터배 선 사이에 위치하며, 상기 반도체층 및 상기 데이터 배선과 직접 접촉하는 저항접촉층과;상기 데이터배선의 적어도 일부와 상기 절연기판 사이에 위치하는 광차단막을 포함하는 액정표시장치에 의해 달성된다.
상기 광차단막은 상기 반도체층과 상기 절연기판 사이에 위치하는 것이 바람직하다.
상기 반도체층의 영역과 겹치는 상기 광차단막의 영역의 폭은 상기 반도체층의 영역의 폭보다 넓은 것이 바람직하다.
상기 광차단막은 상기 게이트선과 동일한 층에 위치하는 것이 바람직하다.
상기 광차단막은 플로팅 상태인 것이 바람직하다.
상기 제1기판은, 상기 게이트선 및 상기 제1데이터선과 연결되어 있는 제1서브박막트랜지스터와, 상기 게이트선 및 상기 제2데이터선과 연결되어 있는 제2서브박막트랜지스터를 가지는 박막트랜지스터를 더 포함하며, 상기 제1서브박막트랜지스터는 상기 제1드레인전극을 포함하며, 상기 제2서브박막트랜지스터는 상기 제2드레인전극을 포함하는 것이 바람직하다.
상기 제1서브화소전극 및 상기 제2서브화소전극은 상기 제1데이터선 또는 상기 제2데이터선의 연장방향을 따라 적어도 1회 절곡되어 있는 것이 바람직하다.
상기 액정표시장치는 120Hz로 구동되는 것이 바람직하다.
상기 제1드레인전극 및 상기 제2드레인전극은 상기 화소전극에 전압을 인가하며, 상기 제1서브화소전극과 상기 제2서브화소전극에 인가되는 전압의 극성은 서로 반대인 것이 바람직하다.
상기 제1드레인전극 및 상기 제2드레인전극은 상기 화소전극에 전압을 인가하며, 상기 제1서브화소전극에 인가되는 전압은 상기 제2서브화소전극에 인가되는 전압보다 큰 것이 바람직하다.
상기 제1드레인전극은 상기 제1서브화소전극과 접촉하고 있고, 상기 제2서브화소전극은 상기 제1서브화소전극을 둘러싸고 있으며, 상기 광차단막은 상기 제2서브화소전극과 겹치는 상기 제1드레인전극의 하부에 위치하고 있는 것이 바람직하다.
상기 제2서브화소전극은 상기 제1서브화소전극을 둘러싸고 있으며, 상기 제1데이터선은 상기 화소전극의 좌측에 위치하며, 상기 제2데이터선은 상기 화소전극의 우측에 위치하며, 상기 게이트선 방향으로 인접한 한쌍의 화소전극 중 어느 하나에서는 상기 제2데이터선이 상기 제2서브화소전극에 전기적으로 연결되며, 다른 하나에서는 상기 제1데이터선이 상기 제2서브화소전극에 전기적으로 연결되어 있는 것이 바람직하다.
상기 광차단막은 상기 제1데이터선, 상기 제2데이터선, 상기 제1드레인전극 및 상기 제2드레인전극에 대응하여 위치하고 있는 것이 바람직하다.
상기 광차단막은 상기 절연기판과 상기 제1드레인전극 사이 및 상기 절연기판과 상기 제2드레인전극 사이 중 적어도 하나에 위치하는 것이 바람직하다.
상기 제2드레인전극과 상기 절연기판 사이에는 상기 광차단막이 위치하고 있지 않는 것이 바람직하다.
상기 제1드레인전극 및 제2드레인 전극은 각각 상기 화소전극과의 접촉을 위 해 길게 연장된 제1가지전극과 상기 화소전극과의 접촉부분으로부터 길게 연장된 제2가지전극을 포함하며, 상기 제1드레인전극의 제2가지전극과 상기 절연기판 사이에는 상기 광차단막이 위치하고 있지 않는 것이 바람직하다.
상기 제2기판은 공통전극을 포함하며, 상기 화소전극은 화소전극절개패턴을 포함하고, 상기 공통전극은 공통전극절개패턴을 포함하며, 상기 액정층은 수직배향(vertical alignment) 모드인 것이 바람직하다.
상기 화소전극은 복수 개로 마련되어 있으며, 상기 제1기판은 이웃하는 상기 화소전극 사이에 위치하며 상기 제1데이터선 또는 상기 제2데이터선의 길이 방향의 연장방향을 따라 위치하는 쉴드전극을 더 포함하는 것이 바람직하다.
상기 광차단막은 상기 쉴드전극을 따라 위치하며, 상기 광차단막은 상기 제1데이터선 및 상기 제2데이터선 각각에 대응하여 위치하는 것이 바람직하다.
상기 쉴드전극은 상기 화소전극과 동일한 층인 것이 바람직하다.
상기 본 발명의 다른 목적은 절연기판을 마련하는 단계와; 상기 절연기판 상에 게이트금속층을 형성하는 단계와; 상기 게이트금속층을 패터닝하여 게이트선과 광차단막을 포함하는 게이트배선을 형성하는 단계와; 상기 게이트배선 상에 절연층을 형성하는 단계와; 상기 절연층 상에 실리콘층을 형성하는 단계와; 상기 실리콘층 상에 저항접촉실리콘층을 형성하는 단계와; 상기 저항접촉실리콘층 상에 데이터금속층을 형성하는 단계와; 상기 데이터금속층, 상기 저항접촉실리콘층, 및 상기 실리콘층을 단일 마스크를 통해 패터닝하여, 각각 상기 게이트선과 절연 교차하는 제1데이터선과 제2데이터선, 상기 제1데이터선과 전기적으로 연결되어 있는 제1드 레인전극, 및 상기 제2데이터선과 전기적으로 연결되어 있는 제2드레인전극을 가지며 적어도 일부가 상기 광차단막과 겹치는 데이터배선, 저항접촉층, 및 반도체층으로 형성하는 단계와; 상기 반도체층, 상기 저항접촉층, 및 상기 데이터배선 상에 유기층을 형성하는 단계와; 상기 유기층 상에 투명금속층을 형성하는 단계와; 상기 투명금속층을 패터닝하여, 상기 제1드레인전극 및 상기 제2드레인전극 중 어느 하나와 전기적으로 연결되어 있는 제1서브화소전극과, 상기 제1서브화소전극과 분리되어 있으며 상기 제1드레인전극 및 상기 제2드레인전극 중 다른 하나와 전기적으로 연결되어 있는 제2서브화소전극을 포함하는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법에 의하여 달성된다.
본 발명에 따르면, 데이터배선 하부에 위치한 반도체층에 빛이 공급되는 것을 최소화할 수 있는 액정표시장치와 액정표시장치의 제조방법이 제공된다.
이하 첨부된 도면을 참조로 하여 본 발명을 더욱 상세히 설명하겠다. 이하에서 어떤 막(층)이 다른 막(층)의 '상에'위치하고(형성되어) 있다는 것은, 두 층(막)이 접해 있는 경우뿐 아니라 두 층(막) 사이에 다른 층(막)이 존재하는 경우도 포함한다.
도 1은 본 발명에 따른 액정표시장치의 등가회로도로서, 데이터선(DL1, DL2)의 연장방향으로 인접한 2개의 화소(P1, P2)를 나타내었다. 각 화소(P1, P2)는 1개의 게이트선(GL)과 2개의 데이터선(DL1, DL2)에 연결되어 있으며, 2개의 박막트랜 지스터(T1, T2)가 마련되어 있다.
도 1에 도시된 바와 같이, 제1화소(P1)의 제1박막트랜지스터(T1)는 제1데이터선(DL1)과 게이트선(GL)에 연결되어 있으며, 제2박막트랜지스터(T2)는 제2데이터선(DL2)과 게이트선(GL)에 연결되어 있다.
박막트랜지스터(T1, T2)는 동일한 게이트선(GL)에 연결되어 있어 동시에 구동되며, 서로 다른 데이터선(DL1, DL2)에 연결되어 있어 서로 다른 신호를 출력할 수 있다.
각 박막트랜지스터(T1, T2)에는 액정용량(CLC1, CLC2)과 유지용량(Cst1, Cst2)이 연결되어 있다. 액정용량(CLC1, CLC2)은 화소전극(PE1, PE2)과 공통전극(CE) 사이에 형성되며, 유지용량(Cst1, Cst2)은 화소전극(PE1, PE2)과 유지전극선(SL) 사이에 형성된다.
여기서 제1서브화소전극(PE1)과 제2서브화소전극(PE2)은 서로 분리되어 있다.
제2화소(P2)는 제1화소(P1)과 유사한 구조를 가진다. 다만, 제1데이터선(DL1)에 연결된 제1박막트랜지스터(T1)은 제2서브화소전극(PE2)에 연결되어 있으며, 제2데이터선(DL2)에 연결된 제2박막트랜지스터(T2)는 제1서브화소전극(PE1)에 연결되어 있다.
즉 데이터선(DL1, DL2)의 연장방향을 따라 제1서브화소전극(PE1)에 데이터 전압을 인가하는 데이터선(DL1, DL2)은 교대로 바뀌게 된다.
본 발명에 따른 액정표시장치에서는 시인성이 향상되는데 그 이유를 도 3을 참조하여 제1화소(P1)를 예로 들어 설명하면 다음과 같다.
제1화소전극(PE1)에는 제1박막트랜지스터(T1)를 통해 제1데이터 전압이 인가되고, 제2화소전극(PE2)에는 제2박막트랜지스터(T2)를 통해 제1데이터 전압과는 다른 제2데이터 전압이 인가된다. 즉 하나의 화소 내에 서로 다른 데이터 전압이 인가되는 2개의 도메인이 형성되는 것이다.
이에 의해 도 2에 도시된 바와 같이, 제1서브화소전극(PE1)에 대응하며 휘도가 높은 제1도메인과 제2서브화소전극(PE2)에 대응하며 휘도가 낮은 제2도메인이 형성된다.
이와 같이 한 화소 내에 감마 커브가 다른 복수의 도메인이 존재하는 것이다. 이에 의해 정면과 측면의 휘도 및 컬러가 서로 보상되어 측면 시인성이 향상된다.
이하, 도 3 내지 도 5를 참조하여 본 발명의 제1실시예에 따른 액정표시장치를 설명한다.
도 3 내지 도 5에 도시된 바와 같이, 본 발명의 제1실시예에 따른 액정표시장치(1)는 제1기판(100), 제1기판(100)과 대면하는 제2기판(200), 제1기판(100)과 제2기판(200) 사이에 개재되어 있는 액정층(300), 및 광원(400)을 포함한다.
도 3은 설명의 편의를 위해서 제1기판(100)의 배치도만을 도시하였으며, 도 4 및 도 5는 도 3의 단면도이나 설명의 편의를 위해서 도 3에 도시하지 않은 액정표시장치(1)의 제2기판(200) 및 액정층(300)을 도시하였다.
우선, 도 3 내지 도 5를 참조하여 제1기판(100)에 대하여 설명한다.
도 3 및 도 4에 도시된 바와 같이, 제1절연기판(110) 상에 게이트배선(120)이 위치하고 있다. 게이트배선(120)은 금속 단일층 또는 다중층일 수 있다. 게이트배선(120)은 가로 방향으로 뻗어 있는 게이트선(121), 게이트선(121)에 각각 연결되어 있는 제1게이트전극(122)과 제2게이트전극(123), 게이트선(121)과 평행하게 연장되어 있으며 화소를 지나는 유지전극선(124), 및 광차단막(125)을 포함한다. 광차단막(125)에 대한 자세한 설명은 후술한다.
제1절연기판(110) 상에는 실리콘 질화물(SiNx) 등으로 이루어진 게이트절연막(131)이 게이트배선(120)을 덮고 있다.
게이트절연막(131) 상에는 비정질 실리콘 등의 반도체로 이루어진 반도체층(141)이 위치하고 있으며, 반도체층(141)의 상에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘 등의 물질로 만들어진 저항접촉층(142)이 위치하고 있다. 후술할 제1소스전극(153)과 제1드레인전극(154) 사이 및 제2소스전극(155)과 제2드레인전극(156) 사이의 채널부(A)에서는 저항접촉층(142)이 제거되어 있다.
반도체층(141), 저항접촉층(142), 및 게이트절연막(131) 상에는 데이터배선(150)이 위치하고 있다. 데이터배선(150) 역시 금속으로 이루어진 단일층 또는 다중층일 수 있다.
데이터배선(150) 및 반도체층(141)은 반도체층(141)과 데이터배선(150) 사이에 위치하는 저항접촉층(142)과 직접 접촉하고 있다.
데이터배선(150)은 게이트선(121)과 교차하여 화소를 정의하는 제1데이터선(151)과 제2데이터선(152), 제1데이터선(151)의 분지이며 채널부(A)까지 연장되어 있는 제1소스전극(153), 제1소스전극(153)과 채널부(A)에서 분리되어 있는 제1드레인전극(154), 제2데이터선(152)의 분지이며 채널부(A)까지 연장되어 있는 제2소스전극(155), 제2소스전극(155)과 채널부(A)에서 분리되어 있는 제2드레인전극(156)을 포함한다. 제1드레인전극(154)과 제1데이터선(151)은 전기적으로 연결되어 있으며, 제2드레인전극(156)과 제2데이터선(152) 역시 전기적으로 연결되어 있다.
제1게이트전극(122)과 제1소스전극(153)과 제1드레인전극(154)은 제1박막트랜지스터(T₁)를 이루며, 제2게이트전극(123)과 제2소스전극(155)과 제2드레인전극(156)은 제2박막트랜지스터(T₂)를 이룬다.
제1박막트랜지스터(T₁)는 화소의 좌측을 지나는 제1데이터선(151)에 연결되어 있으며, 제2박막트랜지스터(T₂)는 화소의 우측을 지나는 제2데이터선(152)에 연결되어 있다.
데이터배선(150) 및 이들이 가리지 않는 반도체층(141)의 상에는 실리콘 질화물 등으로 이루어진 보호막(161)이 형성되어 있다.
보호막(161) 상에는 유기층(165)이 형성되어 있다. 유기층(165)은 두께가 게이트절연막(131) 및 보호막(161)에 비하여 크며, 스핀 코팅, 슬릿 코팅, 스크린 프린팅 등의 방법으로 형성될 수 있다. 유기층(165)은 BCB(benzocyclobutene) 계열, 올레핀 계열, 아크릴 수지(acrylic resin)계열, 폴리 이미드(polyimide)계열, 불소 수지 중 어느 하나일 수 있다
유기층(165)에는 각각 제1드레인전극(154) 및 제2드레인전극(156)을 노출시키는 제1접촉구(162)와 제2접촉구(163), 및 유지전극선(124)에 대응하여 보호막(161)을 노출시키는 개구부(164, 도 5참조)가 형성되어 있다. 제1접촉구(162) 및 제2접촉구(163)에서는 보호막(161)도 같이 제거되어 있다.
각 드레인전극(154, 156)은 가지형상으로 길게 연장되어 있다. 각 드레인전극(154, 156)은 접촉구(162, 163)에서 각 박막트랜지스터(T₁,T₂)바깥방향으로 연장된 부분을 가진다.
도 5에 도시된 바와 같이, 후술할 화소전극(170)은 개구부(164)를 통해 유지전극선(124)과 가까이 위치하며, 화소전극(170)과 유지전극선(124) 사이에는 유기층(165)이 존재하지 않는다. 화소전압이 전달되는 화소전극(170)과 공통전압이 인가되는 유지전극선(124) 사이에서 유지용량(Cst)이 형성된다.
유지전극선(124) 상에 개구부(164)를 마련하는 것은, 유기층(165)은 두께가 크고 유전율이 작아 화소전극(170)과 유지전극선(124) 사이에 유지용량을 형성하기 어렵기 때문이다.
다시 도 3 및 도 4에 도시된 바와 같이, 유기층(165) 상에는 화소전극(170) 및 쉴드전극(179)이 위치하고 있다.
화소전극(170)은 통상 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)등의 투명한 도전물질로 이루어진다. 화소전극(170)은 전체적으로 직사각형이며 상하 대칭 형태이다.
화소전극(170)은 화소전극분리패턴(173)에 의해 서로 분리된 제1서브화소전극(171)와 제2서브화소전극(172)를 포함한다. 제1서브화소전극(171)는 꺽쇄형상이며 화소의 중앙에 위치하고 있다. 제2서브화소전극(172)은 제1서브화소전극(171)을 둘러싸고 있다.
제2서브화소전극(172)은 제1서브화소전극(171)보다 넓은 면적을 가지고 있다. 유지전극선(124)은 제1서브화소전극(171)보다 제2서브화소전극(172)과 더 넓게 겹친다. 이는 면적이 큰 제2서브화소전극(172)에 해당하는 도메인이 더 큰 유지용량(Cst)을 필요로 하기 때문이다.
제1서브화소전극(171) 및 제2서브화소전극(172)에는 각각 화소전극분리패턴(173)과 나란한 화소전극절개패턴(174)이 형성되어 있다.
좌측 화소의 제1서브화소전극(171)은 제1접촉구(162)를 통해 제1박막트랜지스터(T₁)의 제1드레인전극(154)과 접촉하여 전기적으로 연결되어 있으며, 제2서브화소전극(172)은 제2접촉구(163)를 통해 제2박막트랜지스터(T₂)의 제2드레인전극(156)과 접촉하여 전기적으로 연결되어 있다.
이웃하는 우측 화소의 제1서브화소전극(171)은 제1접촉구(162)를 통해 제2박막트랜지스터(T₂)의 제2드레인전극(156)과 전기적으로 연결되어 있으며, 제2서브화소전극(172)은 제2접촉구(163)를 통해 제1박막트랜지스터(T₁)의 제1드레인전극(154)과 전기적으로 연결되어 있다.
화소전극(170)은 제1드레인전극(154) 및 제2드레인전극(156)을 통해 전압을 인가받으며, 제1서브화소전극(171)과 제2서브화소전극에 인가되는 전압의 극성은 서로 반대일 수 있다.
또한, 제1서브화소전극(171)에 인가되는 전압은 제2서브화소전극(172)에 인가되는 전압보다 크다. 이에 의해 액정표시장치(1)의 측면시인성이 향상된다.
여기서 '전압이 크다(작다)'라는 것은 데이터 전압과 공통전압 간의 차이가 큰 것을 의미하는 것이다. 반대로 '데이터 전압이 작다(낮다)'라는 것은 데이터 전압과 공통전압 간의 차이가 작은 것을 의미한다.
화소전극분리패턴(173)과 화소전극절개패턴(174)은 후술할 공통전극절개패턴(251)과 함께 액정층(300)을 다수의 서브 도메인으로 분할한다. 본 발명에서의 서브 도메인은 패턴(173, 174, 251)으로 둘러싸인 영역으로 사선 방향으로 연장되어 있다.
이웃하는 화소전극 사이, 즉 각 화소의 경계에는 화소전극(170)과 동일한 층으로 이루어진 쉴드전극(shield electrode, 179)이 위치하고 있다.
쉴드전극(179)은 제1데이터선(151) 및 제2데이터선(152)의 길이 방향의 연장 방향을 따라 위치하며, 게이트선(121)의 길이 방향의 연장 방향을 따라 서로 연결되어 있다.
쉴드전극(179)은 제1데이터선(151)와 제2데이터선(152)을 덮고 있다. 쉴드전극(179)이 위치하는 경계영역에는 화소전극(170)이 형성되어 있지 않아 액정층(300)의 제어가 이루어지지 않는 영역이다.
쉴드전극(179)에는 공통전압이 인가되어, 쉴드전극(179)과 공통전극(250) 사이에는 전계가 형성되지 않는다.
통상 데이터선(151, 152) 상에 위치한 액정층(300)은 데이터선(151, 152)에 의해 전계로 인해 화소전극(170) 상에 위치하는 액정층(300)과 다른 거동을 보인다. 즉 데이터선(151, 152)상에 위치한 액정층(300)은 제어가 어려워 빛샘과 같은 불량이 야기되는 것이다.
쉴드전극(179)과 공통전극(250) 사이에 전계가 형성되지 않아 액정층(300)은 초기상태를 유지한다. 따라서 노말리-블랙 모드에서 쉴드전극(179)과 공통전극(250) 사이의 액정층(300)은 항상 블랙상태를 표시하게 되어 빛샘이 발생하지 않는다.
다음, 도 4를 참조하여 제2기판(200)에 대하여 설명한다.
도 4에 도시된 바와 같이, 제2절연기판(210) 상에 블랙매트릭스(221)가 위치하고 있다. 블랙매트릭스(221)는 통상 검은색 안료가 첨가된 감광성 유기물질로 이루어져 있다. 상기 검은색 안료로는 카본블랙이나 티타늄 옥사이드 등을 사용한다.
블랙매트릭스(221)는 박막트랜지스터(T₁, T₂) 및 쉴드전극(179) 상에 위치하고 있다.
블랙매트릭스(221)와 제2절연기판(210) 상에는 컬러필터(231)가 위치하고 있다. 컬러필터(231)는 서로 다른 색상, 예를 들어, 적색, 녹색 및 청색의 서브층을 포함할 수 있다.
컬러필터(231) 상에는 오버코트막(241)이 위치하고 있다. 오버코트막(241)은 평탄화된 표면을 제공한다.
오버코트막(241)의 상에는 공통전극(250)이 위치하고 있다. 공통전극(250)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)등의 투명한 도전물질로 이루어진다. 공통전극(250)은 제1기판(100)의 화소전극(170)과 함께 액정층(300)에 직접 전압을 인가한다.
공통전극(250)에는 공통전극절개패턴(251)이 형성되어 있다. 공통전극절개패턴(251) 중 일부는 화소전극분리패턴(173) 및 화소전극절개패턴(174)과 함께 복수의 서브 도메인을 형성한다.
이상의 패턴(173, 174, 251)은 실시예에 한정되지 않고 다양한 형상으로 형성될 수 있다.
다음, 도 4를 참조하여 액정층(300)에 대하여 설명한다.
도 4에 도시된 바와 같이, 액정층(300)은 제1기판(100)과 제2기판(200) 사이에 개재되어 있다. 액정층(300)은 수직배향(vertically aligned)모드로서, 액정분자는 전압이 가해지지 않은 상태에서는 길이방향이 수직을 이루고 있다.
전압이 가해지면 액정분자는 유전율 이방성이 음이기 때문에 전기장에 대하여 수직방향으로 눕는다.
그런데, 본 발명의 제1실시예에 따른 액정표시장치(1)의 패턴(173, 174, 251)이 형성되어 있지 않으면, 액정분자는 눕는 방향이 결정되지 않아서 여러 방향으로 무질서하게 배열하게 되고, 눕는 방향이 다른 경계면에서 전경선(disclination line)이 생긴다.
이상의 패턴(173, 174, 251)으로 인하여 액정층(300)에 전압이 걸릴 때 프린 지 필드를 만들어 액정의 눕는 방향을 결정해 준다.
이하, 다시 도 3 및 도 4를 참조하여 본 발명의 제1실시예에 따른 액정표시장치의 광차단막(125)에 대하여 자세히 설명한다.
광차단막(125)은 전술한 바와 같이, 제1절연기판(110) 상에 게이트선(121), 제1게이트전극(122), 제2게이트전극(123) 및 유지전극선(124)과 동일한 층에 위치하고 있다.
광차단막(125)은 제1절연기판(110)과 데이터배선(150)과 대응하는 반도체층(141) 사이에 위치하고 있다.
광차단막(125)은 플로팅(floating) 상태, 즉 다른 전원공급원(power source)와 연결되어 있지 않은 상태이다. 따라서 광차단막(125)은 섬과 같은 형태이며, 게이트선(121), 제1게이트전극(122), 제2게이트전극(123) 및 유지전극선(124)과 접촉하지 않는다.
반도체층(141)의 영역과 겹치는 광차단막(125)의 영역의 폭(W₁)은 상기 반도체층(141)의 영역의 폭(W₂)보다 넓다. 이에 의해 광차단막(125)은 광원(400)으로부터 광차단막(125)과 겹치는 반도체층(141)에 공급되는 빛을 차단한다.
광차단막(125)은 쉴드전극(179)에 대응하여 쉴드전극(179)이 덮고 있는 제1데이터선(151) 및 제2데이터선(152) 각각에 대응하여 위치하고 있다.
좌측 화소에서 광차단막(125)은 제2서브화소전극(172)과 겹치는 제1드레인전극(154)의 하부에 위치하고 있으며, 우측 화소에서 광차단막(125)은 제2서브화소전극(172)과 겹치는 제2드레인전극(156)의 하부에 위치하고 있다.
좌측 화소에서 광차단막(125)은 제2드레인전극(156)과 제1절연기판(110) 사이에 위치하고 있지 않으며, 우측 화소에서 광차단막(125)은 제1드레인전극(154)과 제1절연기판(110) 사이에 위치하고 있지 않다.
이하, 도 4를 참조하여 본 발명의 제1실시예에 따른 액정표시장치에서 광차단막(125)에 따른 효과를 설명한다.
반도체층(141)이 빛을 받을 경우 반도체층(141)의 유전율이 상승한다.
반도체층(141)의 유전율이 상승하면, 반도체층(141)과 대응하는 화소전극(170)과 데이터배선(150) 간의 전기 용량이 증가하여 데이터배선(150)을 통해 흐르는 전압이 낮아지는 문제가 발생한다.
이와 같이, 데이터배선(150)을 통해 흐르는 전압이 낮아지면 화소전극(170)에 인가되는 신호에 불량이 발생하여 표시품질이 저하되는 문제가 발생한다.
특히, 본 발명의 제1실시예에 따른 액정표시장치의 좌측 화소에서는 제1서브화소전극(171)과 전기적으로 연결되어 있는 제1드레인전극(154)이 제2서브화소전극(172)과 중첩되기 때문에 제1드레인전극(154)에 대응하는 반도체층(141)에 빛이 공급될 경우, 제1드레인전극(154)을 통해 흐르는 전압이 낮아질 확률이 크다.
좌측 화소와 같이 우측 화소에서는 제1서브화소전극(171)과 전기적으로 연결되어 있는 제2드레인전극(156)이 제2서브화소전극(172)과 중첩되기 때문에 제2드레인전극(156)에 대응하는 반도체층(141)에 빛이 공급될 경우, 제2드레인전극(156)을 통해 흐르는 전압이 낮아질 확률이 크다.
그러나, 본 발명의 제1실시예에 따른 액정표시장치의 광차단막(125)이 제1데 이터선(151) 및 제2데이터선(152)에 대응하는 반도체층(141)과 제1절연기판(110) 사이에 위치함으로써 제1데이터선(151) 및 제2데이터선(152)에 대응하는 반도체층(141)에 빛이 공급되는 것을 최소화하여 제1데이터선(151) 및 제2데이터선(152)을 통해 흐르는 전압이 낮아지는 것을 최소화한다.
또한, 좌측 화소에서 광차단막(125)이 제2서브화소전극(172)과 중첩되어 제1서브화소전극(171)과 연결되어 있는 제1드레인전극(154)과 제2서브화소전극(172)이 겹치는 부분의 반도체층(141)과 제1절연기판(110) 사이에 위치함으로써, 좌측 화소의 제1서브화소전극(171)에 인가되는 전압이 낮아지는 것을 최소화할 뿐만 아니라, 제1드레인전극(154)에 비해 전압이 낮아질 확률이 적은 제2드레인전극(156)과 제1절연기판(110) 사이에는 위치하지 않아서 광차단막(125)으로 인한 좌측 화소의 개구율을 감소를 최소화한다.
또한, 우측 화소에서 광차단막(125)이 제2서브화소전극(172)과 중첩되어 제1서브화소전극(171)과 연결되어 있는 제2드레인전극(156)과 제2서브화소전극(172)이 겹치는 부분의 반도체층(141)과 제1절연기판(110) 사이에 위치함으로써, 우측 화소의 제1서브화소전극(171)에 인가되는 전압이 낮아지는 것을 최소화할 뿐만 아니라, 제1드레인전극(154)에 비해 전압이 낮아질 확률이 적은 제1드레인전극(154)과 제1절연기판(110) 사이에는 위치하지 않아서 광차단막(125)으로 인한 우측 화소의 개구율을 감소를 최소화한다.
한편, 본 발명의 제1실시예에 따른 액정표시장치는 120Hz 또는 그 이상의 주파수로 구동될 수 있다.
주파수가 커지면 동영상 품질이 향상되는 반면, 화소전극(170)과 데이터배선(150) 간의 전기적 간섭이 증가하는 문제가 발생할 수 있다.
그러나, 본 발명의 제1실시예에 따르면, 광차단막(125)에 의해서 화소전극(170)과 데이터배선(150) 간의 전기적 간섭이 최소화하여, 액정표시장치의 주파수를 늘려도 표시품질의 저하가 최소화된다.
이하 도 3, 도 4 및 도 6 내지 도 10을 참조하여 본 발명의 제1실시예에 따른 액정표시장치의 제조방법을 설명한다.
도 6에 도시된 바와 같이 본 발명의 제1실시예에 따른 액정표시장치의 제조방법은 절연기판을 마련하는 단계(S100), 게이트금속층을 형성하는 단계(S200), 게이트배선을 형성하는 단계(S300), 절연층을 형성하는 단계(S400), 실리콘층과 저항접촉실리콘층과 데이터금속층을 형성하는 단계(S500), 반도체층과 저항접촉층과 데이터배선을 형성하는 단계(S600), 유기층을 형성하는 단계(S700), 투명금속층을 형성하는 단계(S800), 화소전극을 형성하는 단계(S900)를 포함한다.
이하에서는 제1기판(100)의 제조방법에 대하여 중점적으로 설명한다.
먼저, 도 7a에 도시된 바와 같이 제1절연기판(110)을 마련한다(S100).
제1절연기판(110)은 비정질 유리 또는 폴리머 재질일 수 있으며, 고온 상태의 공정을 견딜 수 있는 내열성 재질인 것이 바람직하다.
다음, 제1절연기판(110) 상에 게이트금속층(1201)을 형성한다(S200).
게이트금속층(1201)은 금속 단일층 또는 다중층일 수 있으며, 스퍼터링 등의 증착 방법을 통해 제1절연기판(110) 상에 증착된다.
다음 도 7b 및 도 7c에 도시된 바와 같이, 게이트금속층(1201)을 패터닝하여 게이트배선(120)을 형성한다(S300).
게이트금속층(1201)을 사진식각방법 등을 통해 패터닝하여 게이트선(121), 제1게이트전극(122)과 제2게이트전극(123), 유지전극선(124), 및 광차단막(125)을 포함하는 게이트배선(120)을 형성한다.
이 때, 광차단막(125)은 후에 형성될 제1데이터선(151), 제2데이터선(152), 좌측 화소의 제1드레인전극(154) 및 우측 화소의 제2드레인전극(156)에 대응하여 위치한다.
다음 도 8a에 도시된 바와 같이, 게이트배선(120) 및 제1절연기판(110) 상에 게이트절연막(131)을 형성한다(S400).
게이트절연막(131)은 실리콘 질화물(SiNx)로 이루어져 있다.
다음 도 8a에 도시된 바와 같이, 게이트절연막(131) 상에 실리콘층(1401), 저항접촉실리콘층(1402) 및 데이터금속층(1501)을 형성한다(S500).
실리콘층(1401), 저항접촉실리콘층(1402) 및 데이터금속층(1501)은 게이트금속층(1201)과 같이 스퍼터링 등의 증착 방법을 통해 증착된다.
다음 도 8a 내지 도 8d에 도시된 바와 같이, 실리콘층(1401), 저항접촉실리콘층(1402) 및 데이터금속층(1501)을 각각 반도체층(141), 저항접촉층(142), 데이터배선(150)으로 형성한다(S600). 이하에서 이를 자세히 설명한다.
먼저 도 8a에 도시된 바와 같이, 데이터금속층(1501) 상에 감광층(1000)을 도포한 후 단일 마스크(10)를 통해 감광층(1000)에 빛을 조사한 후 현상하여 도 8b 에 도시된 바와 같이, 제1서브감광층패턴(1001), 제2서브감광층패턴(1002), 제3서브감광층패턴(1003)을 포함하는 감광층패턴(1001, 1002, 1003)을 형성한다.
감광층패턴(1001, 1002, 1003)의 형성을 위해 사용한 단일 마스크(10)는 차광부(11), 투광부(12), 및 채널형성부(13)를 포함한다.
차광부(11)에 대응하는 감광층(1000)은 노광/ 현상 시 남아서 제1서브감광층패턴(1001) 및 제2서브감광층패턴(1002)로 형성되고, 투광부(12)에 대응하는 감광층(1000)은 노광/ 현상 시 제거되며, 채널형성부(13)에 대응하는 감광층(1000)은 노광/ 현상 시 남아서 제3서브감광층패턴(1003)을 형성한다. 제3서브감광층패턴(1003)은 제1서브감광층패턴(1001) 및 제2서브감광층패턴(1002)보다 두께가 작게 형성되어 있다.
도 8b에 도시된 바와 같이, 감광층패턴(1001, 1002, 1003) 및 감광층패턴(1001, 1002, 1003)이 존재하지 않는 데이터금속층(1501) 상을 식각하여, 도 8c 및 도 8d에 도시된 바와 같이, 반도체층(141), 저항접촉층(142), 데이터배선(150)을 형성한다.
도 8b 내지 도 8d에 도시된 바와 같이, 제1서브감광층패턴(1001)은 제1데이터선(151) 및 제2데이터선(152)에 대응하고, 제2서브감광층패턴(1002)은 제1드레인전극(154)에 대응하며, 제3서브감광층패턴(1003)은 제1박막트랜지스터(T₁)의 채널부(A)에 대응한다.
이상과 같이, 반도체층(141), 저항접촉층(142), 데이터배선(150)은 하나의 마스크(10)를 사용하여 형성한다. 즉 단일 감광층(1000)을 사용하여 형성하기 때문 에 데이터배선(150) 하부에 데이터배선(150)과 대응하여 반도체층(141)이 위치하고 있다. 한편, 채널부(A)에서는 반도체층(141) 상에 데이터배선(150)이 위치하고 있지 않다.
본 발명의 제1실시예에 따른 액정표시장치에 사용된 단일 마스크(10)는 슬릿마스크를 사용하였으나, 다른 실시예에서는 반투명마스크 등을 사용할 수 있다.
다음, 도 9에 도시된 바와 같이, 보호막(161)과 유기층(165)을 순차적으로 형성한다(S700).
사진식각방법 등을 통해 제1접촉구(162)를 형성한다. 도 9에 도시되지는 않았지만, 제1접촉구(162)를 형성할 시 도 3에 도시된 제2접촉구(163) 및 개구부(164)를 같이 형성한다. 제1접촉구(162) 및 제2접촉구(163)에는 유기층(165) 및 보호막(161)이 제거되어 제1드레인전극(154) 및 제2드레인전극(156)이 노출되며, 개구부(164)에는 유기층(165)만 제거되어 보호막(161)이 노출되어 있다.
다음, 도 10에 도시된 바와 같이, 투명금속층(1701)을 형성한다(S800).
증착 방법 등을 통해 투명금속층(1701)을 형성한다. 투명금속층(1701)은 통상 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)등의 투명한 도전물질로 이루어진다.
다음 도 3, 도 4 및 도 10에 도시된 바와 같이, 투명금속층(1701)을 패터닝하여 화소전극(170)을 형성한다(S900).
사진식각방법 등을 통해 도 10에 도시된 투명금속층(1701)의 제거부(1701a)를 제거하여 도 3 및 도 4에 도시된 화소전극(170)을 형성한다.
화소전극(170)을 형성할 시 쉴드전극(179)도 같이 형성한다.
이하, 본 발명의 제 2실시예 내지 제4실시예에 따른 액정표시장치를 각각 도 11 내지 도 13를 참조하여 설명한다.
이하, 제1실시예와 구별되는 특징적인 부분만 발췌하여 설명하며, 설명이 생략된 부분은 제1실시예 및 공지의 기술에 따른다. 그리고, 본 발명의 제2실시예 내지 제4실시예에서는 설명의 편의를 위하여 동일한 구성요소에 대하여는 동일한 참조번호를 사용하여 설명한다.
도 11을 참조하여 본 발명의 제2실시예에 따른 액정표시장치를 설명한다.
도 11에 도시된 바와 같이, 본 발명의 제2실시예에 따른 액정표시장치의 각 화소에서 광차단막(125)은 제1데이터선(151), 제2데이터선(152), 제1드레인전극(154) 및 제2드레인전극(156)에 대응하는 반도체층(141)과 제1절연기판(110) 사이에 위치하고 있다.
이에 같이, 각 화소에서 광차단막(125)이 제1서브화소전극(171) 또는 제2서브화소전극(172)에 연결되어 있는 제1드레인전극(154) 및 제2드레인전극(156)에 대응하여 위치함으로써, 제1드레인전극(154) 및 제2드레인전극(156)을 통해 각 화소의 제1서브화소전극(171)과 제2서브화소전극에 인가되는 전압이 낮아지는 것을 최소화한다.
도 12를 참조하여 본 발명의 제3실시예에 따른 액정표시장치를 설명한다.
도 12에 도시된 바와 같이, 본 발명의 제3실시예에 따른 액정표시장치의 화소전극(170)은 제1데이터선(151) 및 제2데이터선(152)의 연장방향을 따라 길게 연 장되어 있으며, 3회 절곡되어 있다. 화소전극(170)은 전체적으로 상하 대칭 형태이다.
제1데이터선(151) 및 제2데이터선(152)은 화소전극(170)의 외부에 위치하지 않고 화소전극(170)과 겹치도록 형성되어 있다. 더 자세하게는 제1데이터선(151) 및 제2데이터선(152)은 화소전극(170)의 제2서브화소전극(172)과 겹치도록 형성되어 있다.
각 화소에서 광차단막(125)은 제1데이터선(151) 및 제2데이터선(152)과 대응하는 반도체층(141)과 제1절연기판(110) 사이에 위치하고 있다.
좌측 화소에서 광차단막(125)은 제2서브화소전극(172)과 겹치는 제1드레인전극(154), 제1데이터선(151) 및 제2데이터선(152)과 대응하는 반도체층(141)과 제1절연기판(110) 사이에 위치하고 있다.
우측 화소에서 광차단막(125)은 제2서브화소전극(172)과 겹치는 제2드레인전극(156), 제1데이터선(151) 및 제2데이터선(152)과 대응하는 반도체층(141)과 제1절연기판(110) 사이에 위치하고 있다.
이와 같이 본 발명에 따르면 제1데이터선(151) 및 제2데이터선(152)이 화소전극(170) 내에 위치하기 때문에, 별도의 쉴드전극(179)을 형성할 필요가 없으며, 광차단막(125)이 화소전극(170)내에 위치한 제1데이터선(151) 및 제2데이터선(152)에 대응하여 위치하기 때문에 개구율이 향상한다.
도 13을 참조하여 본 발명의 제4실시예에 따른 액정표시장치를 설명한다.
도 13에 도시된 바와 같이 본 발명의 제4실시예에 따른 액정표시장치는 화소 전극(170)이 제1데이터선(151) 및 제2데이터선(152)의 연장방향을 따라 길게 연장되어 있으며, 1회 절곡되어 있는 꺽쇄 형상이다.
제1서브화소전극(171)도 제1데이터선(151) 및 제2데이터선(152)의 연장방향을 따라 길게 연장되어 있으며, 역시 1회 절곡되어 있는 꺽쇄 형상이다. 제2서브화소전극(172)은 제1서브화소전극(171)을 둘러싸고 있다.
제1데이터선(151) 및 제2데이터선(152)은 제2서브화소전극(172)을 지나간다.
다른 실시예에서 화소전극(170)은 2회 절곡 또는 3회 이상 절곡될 수 있다.
또 다른 실시예에서 제1데이터선(151) 및 제2데이터선(152)은 1회 이상 절곡되어 있는 화소전극(170)의 외곽을 따라 연장되어 있을 수 있다.
비록 본 발명의 몇몇 실시예가 도시되고 설명되었지만, 본 발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 본 발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.
도 1은 본 발명에 따른 액정표시장치의 등가회로도이고,
도 2는 본 발명에 따른 액정표시장치의 시인성 개선 원리를 도시한 그래프이고,
도 3은 본 발명의 제1실시예에 따른 액정표시장치의 화소의 배치도이고,
도 4는 도 3의 Ⅳ-Ⅳ를 따른 단면도이고,
도 5는 도 3의 Ⅴ-Ⅴ를 따른 단면도이고,
도 6은 본 발명의 제1실시예에 따른 액정표시장치의 제조방법을 나타낸 순서도이고,
도 7a 내지 도 10은 본 발명의 제1실시예에 따른 액정표시장치의 제조방법을 설명하기 위한 도면이고,
도 11은 본 발명의 제2실시예에 따른 액정표시장치의 화소의 배치도이고,
도 12는 본 발명의 제3실시예에 따른 액정표시장치의 화소의 배치도이고,
도 13은 본 발명의 제4실시예에 따른 액정표시장치의 화소의 배치도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 제1기판 110 : 제1절연기판
120 : 게이트배선 121 : 게이트선
122 : 제1게이트전극 123 : 제2게이트전극
124 : 유지전극선 125 : 광차단막
131 : 게이트절연막 141 : 반도체층
142 : 저항접촉층 150 : 데이터배선
151 : 제1데이터선 152 : 제2데이터선
153 : 제1소스전극 154 : 제1드레인전극
155 : 제2소스전극 156 : 제2드레인전극
161 : 보호막 165 : 유기층
170 : 화소전극 171 : 제1서브화소전극
172 : 제2서브화소전극 173 : 화소전극분리패턴
174 : 화소전극절개패턴 179 : 쉴드전극
200 : 제2기판 210 : 제2절연기판
221 : 블랙매트릭스 231 : 컬러필터
241 : 오버코트층 250 : 공통전극
251 : 공통전극절개패턴 300 : 액정층

Claims (21)

  1. 제1기판과;
    상기 제1기판과 대면하고 있는 제2기판과;
    상기 제1기판과 상기 제2기판 사이에 개재되어 있는 액정층을 포함하며,
    상기 제1기판은,
    절연기판과;
    상기 절연기판 상에 위치하는 게이트선과;
    상기 게이트선과 절연 교차하는 제1데이터선과 제2데이터선, 상기 제1데이터선과 전기적으로 연결되어 있는 제1드레인전극, 및 상기 제2데이터선과 전기적으로 연결되어 있는 제2드레인전극을 포함하는 데이터배선과;
    상기 제1드레인전극 및 상기 제2드레인전극 중 어느 하나와 전기적으로 연결되어 있는 제1서브화소전극과, 상기 제1서브화소전극과 분리되어 있으며 상기 제1드레인전극 및 상기 제2드레인전극 중 다른 하나와 전기적으로 연결되어 있는 제2서브화소전극을 포함하는 화소전극과;
    상기 데이터배선과 상기 절연기판 사이에 위치하는 반도체층과;
    상기 반도체층과 상기 데이터배선 사이에 위치하며, 상기 반도체층 및 상기 데이터 배선과 직접 접촉하는 저항접촉층과;상기 데이터배선의 적어도 일부와 상기 절연기판 사이에 위치하는 광차단막을 포함하는 것을 특징으로 하는 액정표시장치.
  2. 제1항에 있어서,
    상기 광차단막은 상기 반도체층과 상기 절연기판 사이에 위치하는 것을 특징으로 하는 액정표시장치.
  3. 제2항에 있어서,
    상기 반도체층의 영역과 겹치는 상기 광차단막의 영역의 폭은 상기 반도체층의 영역의 폭보다 넓은 것을 특징으로 하는 액정표시장치.
  4. 제1항에 있어서,
    상기 광차단막은 상기 게이트선과 동일한 층에 위치하는 것을 특징으로 하는 액정표시장치.
  5. 제1항에 있어서,
    상기 광차단막은 플로팅 상태인 것을 특징으로 하는 액정표시장치.
  6. 제1항에 있어서,
    상기 제1기판은,
    상기 게이트선 및 상기 제1데이터선과 연결되어 있는 제1서브박막트랜지스터와, 상기 게이트선 및 상기 제2데이터선과 연결되어 있는 제2서브박막트랜지스터를 가지는 박막트랜지스터를 더 포함하며,
    상기 제1서브박막트랜지스터는 상기 제1드레인전극을 포함하며, 상기 제2서브박막트랜지스터는 상기 제2드레인전극을 포함하는 것을 특징으로 하는 액정표시장치.
  7. 제1항에 있어서,
    상기 제1서브화소전극 및 상기 제2서브화소전극은 상기 제1데이터선 또는 상기 제2데이터선의 연장방향을 따라 적어도 1회 절곡되어 있는 것을 특징으로 하는 액정표시장치.
  8. 제1항에 있어서,
    상기 액정표시장치는 120Hz로 구동되는 것을 특징으로 하는 액정표시장치.
  9. 제1항에 있어서,
    상기 제1드레인전극 및 상기 제2드레인전극은 상기 화소전극에 전압을 인가하며,
    상기 제1서브화소전극과 상기 제2서브화소전극에 인가되는 전압의 극성은 서로 반대인 것을 특징으로 하는 액정표시장치.
  10. 제1항에 있어서,
    상기 제1드레인전극 및 상기 제2드레인전극은 상기 화소전극에 전압을 인가 하며,
    상기 제1서브화소전극에 인가되는 전압은 상기 제2서브화소전극에 인가되는 전압보다 큰 것을 특징으로 하는 액정표시장치.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 제1드레인전극은 상기 제1서브화소전극과 접촉하고 있고, 상기 제2서브화소전극은 상기 제1서브화소전극을 둘러싸고 있으며,
    상기 광차단막은 상기 제2서브화소전극과 겹치는 상기 제1드레인전극의 하부에 위치하고 있는 것을 특징으로 하는 액정표시장치.
  12. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 제2서브화소전극은 상기 제1서브화소전극을 둘러싸고 있으며,
    상기 제1데이터선은 상기 화소전극의 좌측에 위치하며,
    상기 제2데이터선은 상기 화소전극의 우측에 위치하며,
    상기 게이트선 방향으로 인접한 한쌍의 화소전극 중 어느 하나에서는 상기 제2데이터선이 상기 제2서브화소전극에 전기적으로 연결되며, 다른 하나에서는 상기 제1데이터선이 상기 제2서브화소전극에 전기적으로 연결되어 있는 것을 특징으로 하는 액정표시장치.
  13. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 광차단막은 상기 제1데이터선, 상기 제2데이터선, 상기 제1드레인전극 및 상기 제2드레인전극에 대응하여 위치하고 있는 것을 특징으로 하는 액정표시장치.
  14. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 광차단막은 상기 절연기판과 상기 제1드레인전극 사이 및 상기 절연기판과 상기 제2드레인전극 사이 중 적어도 하나에 위치하는 것을 특징으로 하는 액정표시장치.
  15. 제11항에 있어서,
    상기 제2드레인전극과 상기 절연기판 사이에는 상기 광차단막이 위치하고 있지 않는 것을 특징으로 하는 액정표시장치.
  16. 제15항에 있어서,
    상기 제1드레인전극 및 제2드레인 전극은 각각 상기 화소전극과의 접촉을 위해 길게 연장된 제1가지전극과 상기 화소전극과의 접촉부분으로부터 길게 연장된 제2가지전극을 포함하며,
    상기 제1드레인전극의 제2가지전극과 상기 절연기판 사이에는 상기 광차단막이 위치하고 있지 않는 것을 특징으로 하는 액정표시장치.
  17. 제11항에 있어서,
    상기 제2기판은 공통전극을 포함하며,
    상기 화소전극은 화소전극절개패턴을 포함하고,
    상기 공통전극은 공통전극절개패턴을 포함하며,
    상기 액정층은 수직배향(vertical alignment) 모드인 것을 특징으로 하는 액정표시장치.
  18. 제11항에 있어서,
    상기 화소전극은 복수 개로 마련되어 있으며,
    상기 제1기판은 이웃하는 상기 화소전극 사이에 위치하며 상기 제1데이터선 또는 상기 제2데이터선의 길이 방향의 연장방향을 따라 위치하는 쉴드전극을 더 포함하는 것을 특징으로 하는 액정표시장치.
  19. 제18항에 있어서,
    상기 광차단막은 상기 쉴드전극을 따라 위치하며,
    상기 광차단막은 상기 제1데이터선 및 상기 제2데이터선 각각에 대응하여 위치하는 것을 특징으로 하는 액정표시장치.
  20. 제19항에 있어서,
    상기 쉴드전극은 상기 화소전극과 동일한 층인 것을 특징으로 하는 액정표시 장치.
  21. 절연기판을 마련하는 단계와;
    상기 절연기판 상에 게이트금속층을 형성하는 단계와;
    상기 게이트금속층을 패터닝하여 게이트선과 광차단막을 포함하는 게이트배선을 형성하는 단계와;
    상기 게이트배선 상에 절연층을 형성하는 단계와;
    상기 절연층 상에 실리콘층을 형성하는 단계와;
    상기 실리콘층 상에 저항접촉실리콘층을 형성하는 단계와;
    상기 저항접촉실리콘층 상에 데이터금속층을 형성하는 단계와;
    상기 데이터금속층, 상기 저항접촉실리콘층, 및 상기 실리콘층을 단일 마스크를 통해 패터닝하여, 각각 상기 게이트선과 절연 교차하는 제1데이터선과 제2데이터선, 상기 제1데이터선과 전기적으로 연결되어 있는 제1드레인전극, 및 상기 제2데이터선과 전기적으로 연결되어 있는 제2드레인전극을 가지며 적어도 일부가 상기 광차단막과 겹치는 데이터배선, 저항접촉층, 및 반도체층으로 형성하는 단계와;
    상기 반도체층, 상기 저항접촉층, 및 상기 데이터배선 상에 유기층을 형성하는 단계와;
    상기 유기층 상에 투명금속층을 형성하는 단계와;
    상기 투명금속층을 패터닝하여, 상기 제1드레인전극 및 상기 제2드레인전극 중 어느 하나와 전기적으로 연결되어 있는 제1서브화소전극과, 상기 제1서브화소전 극과 분리되어 있으며 상기 제1드레인전극 및 상기 제2드레인전극 중 다른 하나와 전기적으로 연결되어 있는 제2서브화소전극을 포함하는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
KR1020070076768A 2007-07-31 2007-07-31 액정표시장치와 액정표시장치의 제조방법 KR101393366B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070076768A KR101393366B1 (ko) 2007-07-31 2007-07-31 액정표시장치와 액정표시장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070076768A KR101393366B1 (ko) 2007-07-31 2007-07-31 액정표시장치와 액정표시장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20090012712A true KR20090012712A (ko) 2009-02-04
KR101393366B1 KR101393366B1 (ko) 2014-05-08

Family

ID=40683438

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070076768A KR101393366B1 (ko) 2007-07-31 2007-07-31 액정표시장치와 액정표시장치의 제조방법

Country Status (1)

Country Link
KR (1) KR101393366B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130060550A (ko) * 2011-11-30 2013-06-10 삼성디스플레이 주식회사 액정 표시 장치
KR20140069462A (ko) * 2012-11-29 2014-06-10 삼성디스플레이 주식회사 액정 표시 장치
KR20160098607A (ko) * 2015-02-09 2016-08-19 삼성디스플레이 주식회사 액정표시장치 및 그 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100241468B1 (ko) 1992-04-29 2000-02-01 구본준 액정표시장치 및 제조방법
US6850292B1 (en) 1998-12-28 2005-02-01 Seiko Epson Corporation Electric-optic device, method of fabricating the same, and electronic apparatus

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130060550A (ko) * 2011-11-30 2013-06-10 삼성디스플레이 주식회사 액정 표시 장치
US10133137B2 (en) 2011-11-30 2018-11-20 Samsung Display Co., Ltd Liquid crystal display device
KR20140069462A (ko) * 2012-11-29 2014-06-10 삼성디스플레이 주식회사 액정 표시 장치
KR20160098607A (ko) * 2015-02-09 2016-08-19 삼성디스플레이 주식회사 액정표시장치 및 그 제조방법

Also Published As

Publication number Publication date
KR101393366B1 (ko) 2014-05-08

Similar Documents

Publication Publication Date Title
US6791633B2 (en) Liquid crystal display and manufacturing method of same
JP4162890B2 (ja) 液晶表示装置
JP6804256B2 (ja) 液晶表示パネルおよび液晶表示装置
US8390753B2 (en) Thin film transistor array panel and liquid crystal display having the same
US20100020257A1 (en) Liquid crystal display device and manufacturing method thereof
KR101634635B1 (ko) 표시 장치
KR20110101894A (ko) 액정 표시 장치
KR20100061124A (ko) 액정 표시 장치
KR20130123767A (ko) 액정 표시 장치
KR102051563B1 (ko) 액정 표시 장치
KR20160087474A (ko) 표시 장치 및 그 제조 방법
KR102040084B1 (ko) 표시 장치
KR20050018520A (ko) 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
KR101430623B1 (ko) 액정표시장치
KR20080046042A (ko) 표시 패널
KR20080025872A (ko) 액정표시장치
KR20080090649A (ko) 액정표시장치
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
JP4722319B2 (ja) 液晶表示装置
KR20160095700A (ko) 액정 표시 장치
KR101393366B1 (ko) 액정표시장치와 액정표시장치의 제조방법
JP2005182048A (ja) 多重ドメイン薄膜トランジスタ表示板及びこれを含む液晶表示装置
KR20070047861A (ko) 표시 기판과, 이를 구비한 액정표시패널 및 표시 장치
KR20080042466A (ko) 액정표시패널 및 그 제조방법
KR20120015162A (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 6