KR20080045448A - 매립저항을 가지는 인쇄회로기판 및 그 제조방법 - Google Patents

Abstract

본 발명은 매립저항을 가지는 인쇄회로기판 및 그 제조방법에 관한 것으로서, 적어도 2개 이상의 동판과, 상기 동판 사이에 위치하며 저항물질이 채워진 적어도 하나 이상의 비아홀(Via Hole)이 형성된 절연층으로 구성되는 인쇄회로기판을 통해 회로를 제조함으로서 전자기기 특히 이동통신 단말기 내부에 사용되는 전자부품을 소형화할 수 있는 효과가 있다.

인쇄회로기판, 절연층, 비아홀

Description

매립저항을 가지는 인쇄회로기판 및 그 제조방법 {Printed Circuit Board with an Embedded Resister and Manufacturing Method for the Same}

도 1은 본 발명에 의한 매립저항을 가지는 인쇄회로기판의 사시도,

도 2는 본 발명에 의한 매립저항을 가지는 인쇄회로기판 제조방법의 제1 실시예가 도시된 도,

도 3은 본 발명에 의한 매립저항을 가지는 인쇄회로기판 제조방법의 제2 실시예가 도시된 도,

도 4는 본 발명에 의한 매립저항을 가지는 인쇄회로기판 제조방법의 흐름이 도시된 도이다.

<도면의 주요 부분에 관한 부호의 설명>

10 : 저항물질 20 : 절연층

30 : 동판 40 : 랜드

본 발명은 매립저항을 가지는 인쇄회로기판 및 그 제작방법에 관한 것으로서, 특히 인쇄회로기판을 형성함에 있어서 그 크기를 소형화할 수 있도록 매립저항이 절연층에 형성된 인쇄회로기판 및 그 제작방법에 관한 것이다.

인쇄회로기판은 절연층과 상기 절연층에 라미네이트된 동판으로 구성된다. 특히, 상기 동판은 레이어 전부가 동판으로 구성되어 있거나 일부만 패턴에 따라 동판이 인쇄되어 있으며, 필요에 따라 표면에 수동소자나 능동소자가 실장된다.

상기 동판의 표면에 실장되는 수동소자 또는 능동소자는 보통 SMD(Surface Mounted Device)라 불리며, SMD는 동판의 인쇄된 패턴과 연결되어 회로로서 동작하는 것이 일반적이다.

이 때, 동판에 SMD를 실장하기 위해서는 납땜을 하는 것이 일반적이나, 인쇄회로기판의 소형화 및 정밀화 추세와 맞물려 인쇄회로기판의 표면에 실장될 수 있는 소자에 한계가 있다는 문제점이 있다.

또한, 표면에 여러 소자를 실장하게 되는 경우 어쩔 수 없이 그 표면적이 증가하거나 높이가 높아져 인쇄회로기판을 사용한 전자기기의 소형화에 한계가 발생한다. 특히, 인쇄회로기판을 구성하는 동판이나 절연층을 여러 개 적층하고, 상기 각 층을 비아를 통해 연결하여 패턴을 형성하게 되는데, 이 경우 인쇄회로기판의 두께가 두꺼워지는 문제가 발생한다.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 그 목적은 전자기기의 소형화를 꾀하기 위하여 인쇄회로기판의 절연층에 저항을 형성할 수 있는 매립저항을 가지는 인쇄회로기판 및 그 제조방법을 제공하는데 있다.

상기한 과제를 해결하기 위한 본 발명에 의한 매립저항을 가지는 인쇄회로기판은 적어도 2개 이상의 동판과, 상기 동판 사이에 위치하며 저항물질이 채워진 적어도 하나 이상의 비아홀(Via Hole)이 형성된 절연층으로 구성되는 것을 특징으로 한다.

또한, 본 발명에 의한 매립저항을 가지는 인쇄회로기판 제조방법의 제1 특징은 절연물질로 이루어진 절연층에 비아홀이 형성되는 단계와, 상기 비아홀에 저항물질이 충진되는 충진단계와, 상기 비아홀의 상하에 동판을 라미네이트(Laminate)하는 라미네이트단계와, 상기 저항물질의 랜드(Land)가 형성되도록 상기 동판을 에칭하는 에칭단계로 이루어지는 것을 특징으로 한다.

또한, 본 발명에 의한 매립저항을 가지는 인쇄회로기판 제조방법의 제2 특징은 절연물질로 이루어진 절연층에 비아홀이 형성되는 단계와, 상기 비아홀에 저항물질이 충진되는 충진단계와, 상기 저항물질의 랜드가 형성되도록 상기 비아홀을 덮을 수 있는 크기의 동판을 상기 비아홀의 상하에 라미네이트(Laminate)하는 라미네이트단계로 이루어지는 것을 특징으로 한다.

도 1은 본 발명에 의한 매립저항을 가지는 인쇄회로기판의 외관이 도시된 사시도이다.

최근 전자기기의 소형화 추세에 따라 하나의 인쇄회로기판에 넓게 소자를 실장하거나 패턴을 형성하는 경우보다, 여러 층으로 구성된 인쇄회로기판을 비아홀을 통해 연결해 패턴을 형성하는 것이 대부분이다. 따라서, 본원발명의 인쇄회로기판 역시 여러 층으로 구성된 것을 그 대상으로 하고 있다.

도시된 바와 같이, 인쇄회로기판은 동판(30)과, 상기 동판(30) 사이에 채워지는 절연물질 층인 절연층(20)으로 구성된다. 이 때, 상기 절연층(20)은 FR4로 이루어진 것이 일반적이나 제조하고자 하는 제품의 가격이나 성능에 따라 다른 종류의 절연물질로 구성되기도 한다.

또한, 상기 동판(30)은 상기 절연층(20)에 라미네이트되어 회로를 구성한다. 즉, 일반적으로 인쇄회로기판을 형성하기 위하여 절연층(20)에 드릴로 구멍(비아홀)을 뚫어 도금하여 전기적으로 연결한 후, 동판을 라미네이트한다. 그리고, 상기 라미네이트된 동판을 형성하고자 하는 회로의 패턴모양에 따라 에칭한다.

이 때, 상기 동판을 패턴에 따라 에칭하는 경우 외에도, 상기 동판 위에 저항, 인덕터, 커패시터 등의 수동소자나, 다이오드, IC칩을 실장하기도 한다. 이렇게 에칭된 동판의 패턴과 상기 수동소자 및 능동소자는 회로로서 기능하게 된다.

기존에는 절연층에 뚫린 비아홀을 도금하여 절연층 상/하에 라미네이트된 동판의 연결선로로 사용하였다. 그러나, 본원발명의 경우 상기 비아홀에 저항물질(10)을 채워넣고 비아홀의 상/하측에 랜드(40)를 형성함으로서, 랜드(40)와 저항물 질(10)이 저항으로 기능하도록 하였다.

즉, 인쇄회로기판의 제조자는 절연물질로 구성된 절연층(20)에 드릴 등을 이용하여 비아홀을 형성한다. 이 때, 비아홀의 단면적은 형성하고자 하는 저항의 값에 따라 결정된다.

어떤 저항소자의 저항값은 그 소자의 길이와 단면적 및 그 소자를 이루고 있는 저항물질에 따라 결정된다. 따라서, 인쇄회로기판의 제조자는 먼저 절연물질로 구성된 절연층(20)의 두께를 결정할 것이다. 즉, 형성하고자 하는 저항소자의 길이의 결정할 수 있는 것이다.

그러나, 만일 절연층(20)의 두께가 정해져 있는 경우 인쇄회로기판의 제조자는 비아홀의 단면적과 그 비아홀에 채워질 저항물질의 성질을 결정할 것이다. 절연층의 두께와 비아홀의 단면적 및 저항물질이 결정되면 절연층(20)를 관통하도록 형성된 저항의 저항값이 결정된다.

인쇄회로기판의 제조자는 이렇듯 비아홀을 이용한 저항을 필요에 따라 절연층(20)에 여러개 형성하고, 비아홀에 충진된 저항물질(10) 및 랜드(40)로 구성된 저항을 이용하여 제조하고자 하는 회로를 구성할 수 있다.

또한, 인쇄회로기판은 도시된 바와 같이 여러층의 절연층(20)과 동판(30)을 교대로 적층함으로서 구성 가능하다. 이 경우, 인쇄회로기판의 제조자는 필요에 따라 절연층(20)에 형성된 비아홀을 상하로 연결함으로서 저항값을 변경할 수 있다.

예를 들어, 도 1에 도시된 바와 같이, 비아홀에 저항물질(10)을 충진하고, 랜드(40)를 형성한 후 절연층을 2층으로 적층한 경우 각 절연층에 형성된 저항은 2 개가 직렬연결된다. 따라서, 제조자는 절연층(20)에 비아홀을 형성할 구멍의 위치와 단면적을 통해 저항의 값을 변경할 수 있을 뿐만 아니라, 저항이 비아홀에 형성된 절연층(20)을 여러 개 적층해 저항의 값을 변경할 수 있다.

도 2는 본 발명에 의한 인쇄회로기판의 제조방법의 제1 실시예가 도시된 도이다.

먼저, 절연물질로 구성된 절연층(20) 중 저항을 매립하고자 하는 위치에 비아홀(H)이 형성된다. 이 때, 앞에서도 언급한 바와 같이, 비아홀(H)의 단면적은 형성하고자 하는 저항의 값에 따라 결정된다. 즉, 절연층(20)은 일단 형성되면 소정 규격에 따른 높이를 가지게 되며, 비아홀(H)에 충진될 저항물질도 보통 몇 종류로 제한될 것이다.

그러므로, 인쇄회로기판의 제조자는 절연층(20)의 높이와, 저항물질의 성질 등을 고려하여 비아홀의 단면적을 결정한 후, 결정된 단면적을 가지도록 비아홀(H)을 절연층(20)에 생성한다(a).

그 후, 비아홀(H)에 저항물질(10)을 충진하게 된다(b).

저항물질(10) 충진이 완료되면 제조자는 절연층의 높이가 균일해지도록 충진과정에서 돌출된 저항물질(10)을 제거한다(c). 즉, 평탄화 과정을 거치게 된다.

그리고, 비아홀(H)에 저항물질(10)이 충진된 절연층(20)에 동판(30)을 라미네이트한다(d). 이 때, 동판(30)은 절연층(20)의 상하측에 모두 라미네이트된다. 이는 동판이 라미네이트된 절연층을 여러 개 적층하여 멀티레이어 구조의 인쇄회로기판을 제조하기 위함이다.

그 후, 절연층(20)에 형성된 동판(30)을 에칭함으로서 상기 비아홀(H)에 충진된 저항물질(10)의 랜드(40)가 형성되도록 한다(e). 저항물질(10)과 랜드(40)가 일체로 절연층에 매립된 저항을 형성하게 되는 것이다. 이 때, 동판(30)은 단순히 랜드(40)가 형성되도록 에칭될 뿐만 아니라, 형성하고자 하는 회로의 패턴을 가지도록 에칭될 것이다. 따라서, 에칭과정이 완료된 인쇄회로기판의 모습은 도 1에 도시된 바와 같을 것이다.

도 3은 본 발명에 의한 인쇄회로기판 제조방법의 제2 실시예가 도시된 도이다.

도시된 바와 같이, 먼저 절연층의 두께와 저항물질에 따라 형성할 비아홀의 단면적을 결정하고 절연층(20)에 드릴 등을 이용하여 저항을 형성시킬 위치에 비아홀(H)을 형성한다(a).

그 후, 상기 비아홀(H)에 저항물질(10)을 충진시키고(b), 절연층(20)이 균일한 높이를 가지도록 충진과정에서 비아홀(H) 위쪽으로 돌출된 부분을 제거한다(c).

그리고, 비아홀(H)을 덮을 수 있는 정도의 동판을 상기 비아홀(H)의 상하측에 라미네이트시켜 저항의 랜드(40)를 형성한다(d). 즉, 제1 실시예와 달리, 라미네이트된 동판을 에칭하는 것이 아니라, 이미 랜드를 형성하기에 알맞은 크기를 가지는 동판을 절연층(20)에 라미네이트 하는 것이다.

도 4는 도 2,3에 도시된 인쇄회로기판 제조방법의 흐름이 도시된 순서도이다.

도시된 바와 같이, 인쇄회로기판의 제조자는 절연층의 두께, 저항물질의 설 징을 고려해 비아홀의 단면적을 우선 결정한다. 그러나, 절연층의 두께와 저항물질의 변경이 가능한 경우 이 모든 요소를 고려하여 비아홀의 단면적을 결정할 것이다(S1).

그리고, 소정 높이로 형성된 절연층에 드릴 등의 수단을 이용하여 소정 단면적을 가지는 비아홀을 형성(S2)시키고, 비아홀에 저항물질을 충진(S3)시킨 후, 저항물질로 인해 절연층이 불균일한 두께를 가지지 않도록 솟아오른 부분 등을 제거하여 절연층을 평평하게 만든다(S4).

이렇게 비아홀에 저항물질이 충진된 절연층의 상하에 동판을 라미네이트(S5)하고, 동박을 에칭하여 저항의 랜드 및 형성하고자 하는 회로의 패턴을 절연층에 인쇄한다(S6).

그 후, 형성하고자 하는 회로에 맞도록 동판이 라미네이트된 절연층을 적층함으로서 인쇄회로기판을 제조한다(S7). 이 때, 적층 시 비아홀에 충진된 저항물질이 랜드와 기타 패턴을 통해 연결되도록 함으로서 하나 이상의 저항을 직렬 또는/ 및 병렬 연결할 수 있다.

이렇듯, 본원발명은 매립저항을 가지는 인쇄회로기판과, 인쇄회로기판에 매립저항을 형성하는 2가지 제조방법에 대하여 기재하고 있으나, 매립저항을 절연층에 형성하는 인쇄회로기판은 모두 본원발명의 기술적 사상 범위내에 속한다고 할 것이다.

상기와 같이 구성되는 본 발명의 매립저항을 가지는 인쇄회로기판 및 그 제조방법은 적어도 2개 이상의 동판과, 상기 동판 사이에 위치하며 저항물질이 채워진 적어도 하나 이상의 비아홀(Via Hole)이 형성된 절연층으로 구성되는 인쇄회로기판을 통해 회로를 제조함으로서 전자기기 특히 이동통신 단말기 내부에 사용되는 전자부품을 소형화할 수 있는 효과가 있다.

Claims (9)

1. 적어도 2개 이상의 동판과; 상기 동판 사이에 위치하며 저항물질이 채워진 적어도 하나 이상의 비아홀(Via Hole)이 형성된 절연층을 포함하여 구성되는 것을 특징으로 하는 매립저항을 가지는 인쇄회로기판.
2. 제 1 항에 있어서,

   상기 동판은 상기 절연층의 비아홀을 덮도록 에칭되어 상기 저항물질의 랜드(Land)를 형성하도록 구성되는 것을 특징으로 하는 매립저항을 가지는 인쇄회로기판.
3. 제 1 항에 있어서,

   상기 동판과 상기 절연층은 교대로 적층되도록 구성되며,

   상기 절연층의 비아홀은 상 또는 하측에 적층된 절연층의 비아홀과 상기 동판을 통해 연결되는 것을 특징으로 하는 매립저항을 가지는 인쇄회로기판.
4. 제 1 항에 있어서,

   상기 절연층의 높이와 상기 비아홀의 단면적은 상기 비아홀에 채워진 저항물질을 통해 형성하고자 하는 저항의 값에 따라 변경 가능한 것을 특징으로 하는 매립저항을 가지는 인쇄회로기판.
5. 절연물질로 이루어진 절연층에 비아홀이 형성되는 단계와;

   상기 비아홀에 저항물질이 충진되는 충진단계와;

   상기 비아홀의 상하에 동판을 라미네이트(Laminate)하는 라미네이트단계와;

   상기 저항물질의 랜드(Land)가 형성되도록 상기 동판을 에칭하는 에칭단계를 포함하여 이루어지는 것을 특징으로 하는 매립저항을 가지는 인쇄회로기판 제작방법.
6. 제 5 항에 있어서,

   상기 매립저항을 가지는 인쇄회로기판 제작방법은 상기 에칭단계 후에,

   상기 동판이 라미네이트된 절연층을 적층하는 적층단계를 더 포함하여 이루어지는 것을 특징으로 하는 매립저항을 가지는 인쇄회로기판 제작방법.
7. 절연물질로 이루어진 절연층에 비아홀이 형성되는 단계와;

   상기 비아홀에 저항물질이 충진되는 충진단계와;

   상기 저항물질의 랜드가 형성되도록 상기 비아홀을 덮을 수 있는 크기의 동판을 상기 비아홀의 상하에 라미네이트(Laminate)하는 라미네이트단계를 포함하여 이루어지는 것을 특징으로 하는 매립저항을 가지는 인쇄회로기판 제작방법.
8. 제 7 항에 있어서,

   상기 매립저항을 가지는 인쇄회로기판 제작방법은 상기 라미네이트단계 후에,

   상기 동판이 라미네이트된 절연층을 적층하는 적층단계를 더 포함하여 이루어지는 것을 특징으로 하는 매립저항을 가지는 인쇄회로기판 제작방법.
9. 제 5 항 또는 제 7 항에 있어서,

   상기 비아홀 형성단계는 상기 비아홀에 충진된 저항물질을 통해 형성하고자 하는 저항의 값에 따라 절연층의 두께나 비아홀의 단면적을 결정하는 과정과; 상기 결정과정에서 결정된 바에 따라 절연층을 형성하거나 형성된 절연층에 비아홀을 뚫는 과정으로 이루어지는 것을 특징으로 하는 매립저항을 가지는 인쇄회로기판 제작방법.

Images