KR20080044149A - 저전압용 이미지 센서 및 그 센싱 방법 - Google Patents

저전압용 이미지 센서 및 그 센싱 방법 Download PDF

Info

Publication number
KR20080044149A
KR20080044149A KR1020070075244A KR20070075244A KR20080044149A KR 20080044149 A KR20080044149 A KR 20080044149A KR 1020070075244 A KR1020070075244 A KR 1020070075244A KR 20070075244 A KR20070075244 A KR 20070075244A KR 20080044149 A KR20080044149 A KR 20080044149A
Authority
KR
South Korea
Prior art keywords
transfer
reset
turn
voltage
transistor
Prior art date
Application number
KR1020070075244A
Other languages
English (en)
Other versions
KR100891123B1 (ko
Inventor
김미진
민봉기
송영주
박성수
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to US11/932,922 priority Critical patent/US8169010B2/en
Priority to JP2007294807A priority patent/JP4722112B2/ja
Publication of KR20080044149A publication Critical patent/KR20080044149A/ko
Application granted granted Critical
Publication of KR100891123B1 publication Critical patent/KR100891123B1/ko
Priority to US13/432,991 priority patent/US20120187279A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 일반적인 4-트랜지스터 씨모스 이미지센서에 있어 트랜스퍼 트랜지스터의 구조와 구동방식을 변경하여, 트랜스퍼 트랜지스터의 딥 디플리션 동작과 다중 리셋 방법을 통하여, 이미지 래그(image lag)를 감소시키고 포토다이오드의 웰 캐패시티(well capacity)를 증가시키는 것을 목적으로 한다.
본 발명의 이미지 센서는, 수광 소자; 다중 게이트 구조의 트랜스퍼 트랜지스터를 포함하며, 상기 수광소자에서 발생한 광전하를 전압으로 변환하여 출력하는 신호변환부; 및 한 번의 감광 주기 동안, 상기 트랜스퍼 트랜지스터의 게이트에 인가되는 리셋 신호 및/또는 트랜스퍼 신호를 2회 이상 발하는 센싱 제어부를 포함하는 것을 특징으로 한다.
CMOS, CIS, 이미지 센서, 전송게이트(transfer transistor)

Description

저전압용 이미지 센서 및 그 센싱 방법{Image Sensor with Low Operating Voltage and Sensing Method of it}
본 발명은 이미지 센서 및 그 센싱 방법에 관한 것으로서, 보다 상세하게는 포토다이오드의 리셋과 트랜스퍼시 사용되는 트랜스퍼 트랜지스터의 특성을 개선한 이미지 센서 및 그 센싱 방법에 관한 것이다.
본 발명은 정보통신부 및 정보통신연구진흥원의 IT신성장동력핵심기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: 2005-S-017-02, 과제명: 초저전력 RF/HW/SW 통합 SoC 기술].
이미지센서는 크게 CCD 센서와 CMOS 이미지 센서로 구분할 수 있으며, 이 두 장치는 기본적으로 실리콘 밴드갭보다 큰 에너지의 빛에 의하여 생성된 전자-홀 쌍(pair)을 이용하는데, 일반적으로 어느 한쪽(전자 또는 홀)을 모음으로써 조사된 빛의 양을 추정하는 기법을 이용하고 있다.
CMOS 이미지 센서는 각각의 이미지 픽셀 내부에서 일반적인 CMOS 소자의 경 우와 유사하게 포토다이오드 및 트랜지스터를 구현함으로써, 기존의 CMOS 반도체 제조 공정을 거의 그대로 사용하고 있기 때문에, 반드시 별도의 칩에서 이미지 신호 처리부를 가져야 하는 CCD에 비해 픽셀 외부 블럭에 이미지 신호 처리 및 검출을 위한 회로를 일체화하여 집적할 수 있고 저전압 동작이 가능하며 제조 단가가 낮은 장점이 있다.
일반적으로 사용되는 CMOS 이미지 센서는 하나의 픽셀을 이루는 트랜지스터의 수에 의해 4-트랜지스터 픽셀 구조와 3-트랜지스터 픽셀 구조로 나눠진다. 필팩터(fill factor)와 제조 단가의 측면에서 3-트랜지스터 픽셀 구조가 장점을 가짐에도 불구하고 수광부와 검출부를 분리시키고 표면을 제외한 실리콘 벌크로 수광부를 만듦으로써 빛에 대한 응답성, 민감도가 높고, 암전류, 잡음 등에 강한 4-트랜지스터 픽셀 구조가 일반적으로 사용되고 있다.
일반적인 4-트랜지스터 픽셀 구조를 도 1에 도시하였다. 상기 4-트랜지스터 픽셀 구조는 4개의 트랜지스터로 이루어진 구조로서, 광감지 수단인 포토다이오드(PD)와 4개의 NMOS 트랜지스터가 하나의 단위픽셀을 구성한다. 4개의 NMOS 트랜지스터 중 트랜스퍼 트랜지스터(Tx)는 포토다이오드(PD)에서 생성된 광전하를 확산 노드 영역(FD)으로 운송하는 역할을 하고, 리셋 트랜지스터(Rx)는 신호검출을 위해 상기 확산 노드 영역(FD) 또는 포토다이오드(PD)에 저장되어 있는 전하를 배출하는 역할을 하고, 드라이브 트랜지스터(Dx)는 소스팔로워(Source Follower) 트랜지스터로서 역할을 하며, 스위치 트랜지스터(Sx)는 스위칭(Switching)/어드레싱(Addressing)을 위한 것이다.
포토다이오드 영역(PD)과 이와 병행적으로 존재하는 커패시턴스(capacitance, 118)는 수광부를 이루고, 수광된 전자를 전달하는 트랜스퍼 트랜지스터(Tx)는 광자(photon)에 의하여 발생된 전자를 확산 노드(131)로 전달하는 역할을 한다. 2차원의 이미지를 얻기 위해서 하나의 열을 선택하기 위해 스위치 트랜지스터(Sx)의 게이트(141)을 통해 전위를 가하는 방식을 취한다. 특히 각 픽셀은 전류원(150)에 의하여 바이어스 되는데, 상기 전류원(150)은 드라이브 트랜지스터(Dx)와 스위치 트랜지스터(Sx)를 동작시켜 확산 노드(131)의 전위를 출력 노드(142)로 읽어낼 수 있도록 한다.
도 2a는 일반적인 포토다이오드 영역과 확산 노드를 포함한 트랜스퍼 트랜지스터의 단면도를 도시한 예이며, 일반적으로 p형 기판(201)위에 특정한 농도의 n도핑 영역(202)과 표면 피닝을 위한 p+영역(203)이 수광소자인 포토다이오드를 구성하고, 기판(201)표면에 형성된 게이트 절연막(205)와 게이트 전극물질(206), 제어라인(210)과 측벽 절연막(207)로 구성된 트랜스퍼 트랜지스터는 광전하의 생성과 축적이 일어나는 n도핑 영역(202)의 리셋과 광전하의 이송에 관여하게 된다. 이때, 광전하를 전압으로 변환시키는 역할을 하는 확산노드(204a, 204b)는 트랜스퍼 트랜지스터의 게이트 전극물질(206)과 셀프 얼라인(self align)을 위해 통상적으로 측벽 절연막을 형성하기 전, n형 도핑물질을 주입한 확장영역(204a)를 가지게 된다.
일반적인 4 트랜지스터 이미지 센서에서 포토다이오드의 리셋과 트랜스퍼 동작을 수행하기 위한 일반적인 트랜스퍼 트랜지스터와 리셋 트랜지스터의 구동방법을 도시한 타이밍 다이어그램을 도 2b에 도시하였다. 통상적으로 트랜스퍼 트랜지 스터와 리셋 트랜지스터의 턴온전압으로 전원전위(Vdd)를 사용하고, 턴오프 전압으로 그라운드전압을 사용한다. 리셋 트랜지스터(RX)가 턴온되어 있는 상태(231)에서 트랜스퍼 트랜지스터(TX)가 턴온된 구간(232)동안, 포토다이오드와 리셋 트랜지스터의 드레인 사이에 로우 임피던스가 유지되어, 포토다이오드에 축적된 전하 픽셀 외부로 흘러가 포토다이오드의 리셋이 이루어지게 된다. 포토다이오드의 리셋후 리셋 트랜지스터가 턴온된 구간(235)동안 확산노드의 리셋이 이루어진다. 그에 따라, 확산노드의 전압이 전원전위(Vdd)에서 리셋 트랜지스터의 항복전압(subthreshold voltage, Vth)을 뺀 전압으로 고정되게 된다. 포토다이오드의 리셋(232구간)이 끝난후 포토다이오드가 빛을 수광하여 광전하의 생성과 축적이 일어나는 구간(integration time, 236)동안 포토다이오드에 쌓인 광전하는, 트랜스퍼 트랜지스터가 턴온되며(233구간)되며 소스 팔로워를 구성하는 확산노드로 이동하여 최종적으로 외부 회로에 전압으로 나타나게 된다. 이때, 확산노드의 리셋(235구간)이 이루어진 후 출력 노드에 나타난 확산 노드의 전압을 기준으로, 광전하의 트랜스퍼(233구간)이후 출력 노드에 나타난 확산 노드의 전압강하로, 빛의 세기를 감지하게 된다.
따라서 4-트랜지스터 픽셀 시모스 이미지센서의 동작은 포토다이오드 리셋 시점 이후 포토다이오드에 축적된 광자유발 캐리어를 플로팅 확산 노드로 트랜스퍼 시켜 확산 노드의 전압 강하를 통해 상기 광자유발 캐리어의 양을 감지(detect)하므로, 이때 축적된 광자-유발 캐리어의 양을 정확하고 균일하게 감지하기 위해서는 일정하고도 균일한 트랜스퍼 트랜지스터의 리셋 및 트랜스퍼 동작을 필요로 한다.
기존의 4-트랜지스터 픽셀에 있어서 트랜스퍼 트랜지스터의 일정한 리셋 및 트랜스퍼 동작을 위해 완전 리셋형 핀드(pinned) 포토다이오드 등 다양한 구조가 개시되어 있다. 상기 완전 리셋형 핀드 포토다이오드는 포토다이오드의 리셋시 포토다이오드 내의 모든 이동 가능한(mobile) 전하가 완전히 공핍되어 더 이상의 전위변화가 없는 상태를 이용하는 다이오드를 의미한다. 이 경우, 이상적으로는 플로팅 확산 노드 전위 등의 외부 바이어스 환경에 상관없이 포토다이오드 전위가 항상 일정한 값으로 피닝(pinning)되는데, 이렇게 됨으로써 트랜스퍼 트랜지스터 동작에 의한 리셋 및 트랜스퍼 조건은 항상 일정하게 되며 리셋과 트랜스퍼 조건 또한 같게 된다.
그러나, 최근 반도체 공정 및 소자의 스케일링 및 소비전력 감소를 위해 확산 노드 전위가 점점 낮아지고 있다. 이러한 확산 노드 전위의 감소에 따라 완전 리셋형 핀드 포토다이오드의 구조를 사용할 경우, 핀드 포토다이오드의 피닝(pinning) 전위도 낮아질 수밖에 없는데, 상기 피닝 전위가 감소할 경우 웰 커패시티(well capacity)나 빛에 대한 포토다이오드의 응답성 같은 픽셀의 특성이 악화되고 고정패턴잡음이 증가할 수 있어, 동작 전압이 감소하더라도 피닝 전위의 감소에는 한계가 있다.
포토다이오드의 리셋과 트랜스퍼 후 포 이동 가능한 전하가 포토다이오드 내에 잔류하는 불완전 리셋형 핀드 포토다이오드를 사용하는 경우 확산 노드에서 트랜스퍼 트랜지스터 채널 영역으로 방출되는 전하에 의해 포토다이오드의 리셋과 트랜스퍼 조건이 달라지며, 암전류 특성과 고정 패턴 잡음의 특성이 나빠지게 되며 이미지 센서의 특성이 공정 변수에 매우 민감하게 된다.
무엇보다 포토다이오드가 완전 리셋형 핀드 포토다이오드일 경우나 불완전 리셋형 핀드 포토다이오드일 경우에 무관하게, 전원전위(Vdd)가 감소함에도 불구하고 포토다이오드의 표면 피닝(surface pinning)을 위한 p타입 도핑막(203)의 농도는 낮아질 수 없다는 문제점이 있다. 포토다이오드의 윗부분에 형성되어 있는 p타입의 도핑막(203)에 의해 광전하의 생성과 축적이 이루어지는 영역(202)과 트랜스퍼 트랜지스터의 채널 사이에는 어느 정도의 포텐션 배리어(barrier)가 존재할 수밖에 없는데, 전원전위가 낮아지며 이러한 포텐셜 배리어는 더욱 큰 문제를 야기한다.
상기 포텐셜 배리어가 충분히 감소되지 않으면 포토다이오드의 피닝전압이 매우 낮다 하더라도 포토다이오드가 완전히 리셋 되지 않고, 트랜스퍼시 포토다이오드에 남아있는 전하의 양이 배리어에 의해 결정이 되어 트랜스퍼 트랜지스터의 광전하 전달 효율을 감소시킨다. 또한 포토다이오드에 축적되어 있던 광전하의 양에 따라 상기 포텐셜 배리어가 트랜스퍼시 미치는 영향이 달라져 이미지 래그(image lag)를 유발하게 된다.
본 발명은 상기 문제점들을 해결하기 위해 안출된 것으로 낮은 동작 전압에서 이미지 래그를 억제하고 향상된 다이나믹 레인지를 갖는 이미지 센서 및 트랜스퍼 트랜지스터의 구동방법을 제공하는데 그 목적이 있다.
본 발명의 상세한 목적은 다중 트랜스퍼 게이트의 트랜스퍼 트랜지스터 구조에서 수광소자 내에 축적되어 있는 전하의 양과 관계없이 포텐셜 배리어를 효과적으로 억제하여 이미지 래그를 억제하고 다이나믹 레인지를 향상하는데 있다.
상기 목적을 달성하기 위하여 본 발명에서는, 다중 게이트 구조의 트랜스퍼 트랜지스터를 포함하는 이미지 센서의 구조에서, 확산 노드의 광 전하량에 따른 영향을 배제하기 위해, 상기 다중 게이트를 다중 리셋 및/또는 다중 트랜스퍼의 방식을 구동하는 것을 주된 사상으로 한다.
상기 구성에 따른 본 발명의 이미지 센서를 실시함에 의해, 낮은 동작 전압 환경에서 이미지 래그를 효과적으로 억제하고 포토다이오드의 웰 캐패시티를 증가시키는 효과가 있다.
또한, 본 발명은 이미 사용 중인 공정을 바탕으로 구현 가능한 다중 게이트 트랜스퍼 트랜지스터에 가해지는 스위칭 신호를 변경함으로써 개선을 얻을 수 있어, 종래 기술로부터 개선이 용이한 효과가 있다.
본 발명의 사상에 따른 이미지 센서도 일반적인 이미지 센서와 마찬가지로, 수광소자와 상기 수광소자에서 발생한 광전하를 전압으로 변환하여 출력하는 신호변환부를 포함하며, 이미지 센서의 구동을 제어하는 센싱 제어부를 포함할 수 있다.
상기 수광소자는 특별한 구조에 한정되어 있는 것이 아니며 포토다이오드, 핀드 포토다이오드, 포토트랜지스터, 포토게이트등과 같이 공핍영역을 가지며 공핍영역에서 빛에 의한 광전하를 생성, 축적할 수 있는 소자이다.
상기 신호변환부는 수광소자에서 빛에 의해 생성, 축적한 광전하를 전압으로 변환하여 출력하는 광전하의 독출에 관련된 것으로, 트랜스퍼 트랜지스터, 리셋 트랜지스터, 드라이빙 트랜지스터, 셀렉트 트랜지스터를 포함하며 이미지 센서의 구조에 따라 하나의 트랜지스터로 트랜스퍼 트랜지스터와 리셋 트랜지스터를 동시에 구현할 수도 있다.
상기 트랜스퍼 트랜지스터는 수광소자에서 생성되고 축적된 광 유발 전하의 전하저장영역인 확산 노드로의 전달을 제어하고, 상기 리셋 트랜지스터는 확산 노드의 신호전하를 제거하여 초기화 시키는 역할을 하고, 상기 드라이브 트랜지스터는 드라이브 트랜지스터의 게이트가 전기적으로 확산 노드와 연결되어 확산노드에 전달된 광유발 전하에 상응하는 전위를 제공하는 소스 팔로워(source follower)일 수 있으며, 상기 스위치 트랜지스터는 드라이브 트랜지스터에 의해 제공되는 광전하에 의한 전위의 출력을 제어할 수 있다.
상기 센싱 제어부는 상기 신호 변환부의 구동 타이밍을 제어하는 타이밍 컨트롤 회로를 포함하며, 트랜스퍼 트랜지스터 및/또는 리셋 트랜지스터, 드라이브 트랜지스터, 스위치 트랜지스터의 턴온 전압 레벨과 턴오프 전압 레벨을 조절하는 전위 조절 회로를 포함할 수 있다.
먼저, 다중 게이트 구조에 대하여 설명하겠다. 본 발명에 있어 다중이란, 2중 또는 3중 또는 그 이상을 뜻하는 것임을 밝혀둔다.
다중 게이트 구조를 이용하는 경우에 있어서도, 수광소자의 리셋과 트랜스퍼시 확산 노드의 영향을 배제하기 위해서는 트랜스퍼 트랜지스터의 턴온 전압을 낮춰야 하는 조건과 수광 소자의 웰 캐패시티를 증가시키고 효과적인 리셋과 트랜스퍼를 위해 트랜스퍼 트랜지스터의 턴온 전압을 높여야 하는 상반된 조건을 만족할 수 있다. 즉, 다중 게이트 구조의 트랜스퍼 트랜지스터를 포함하는 이미지 센서에서도, 수광소자 내부에 축적되어 있는 전하의 양에 따라 리셋과 트랜스퍼시 포텐셜 배리어가 달라지고, 이에 따라 이미지 래그가 나타나는 문제점이 상존한다.
확산 노드의 영향을 배제할 수 있고 트랜스퍼 트랜지스터의 턴온 전압을 높일 수 있는 다중 게이트 구조에서, 이미지 래그를 방지하고 수광소자의 웰 캐패시티를 증가시킬 수 있는 방법은, 포토다이오드의 리셋이나 트랜스퍼시 포토다이오드 에 축적된 전하의 양과 관계없이 트랜스퍼 트랜지스터의 채널이 항상 일정한 딥 디플리션 상태에서 트랜스퍼와 리셋이 이루어지게 하는 것이다.
상기 원리를 자세히 상술하면, 수광소자의 리셋과 트랜스퍼시 수광소자에 인접한 트랜스퍼 게이트에 턴온 전압이 인가되면, 상기 트랜스퍼 게이트의 하부는 일정한 딥 디플리션(deep depletion)상태에서 수광소자에 존재하는 전하를 채널로 가져오게 되고, 수광소자에서 채널로 넘어오는 광전하의 양에 따라 채널은 평형 채널 전하를 유지하거나 약간의 딥 디플리션 상태로 광전하를 채널에 잡아두게 된다.
다음, 도 3a 내지 3d를 참조하여, 다중 게이트 구조의 트랜스퍼 트랜지스터를 가지는 이미지 센서에서, 이미지 래그가 발생하는 현상을 설명하겠다.
도 3a 내지 3d에 수광소자에서 트랜스퍼 게이트 채널 영역으로 이동하는 광전하의 양에 따른 게이트 전극 물질과 게이트 산화막, 채널 영역의 포텐셜 다이어그램을 도시하였다. 도 3a와 같이 수광소자에 축적된 전하의 양이 적을 때 상기 게이트 채널 영역은 큰 딥 디플리션 상태에 있게 되고, 게이트 채널 영역의 포텐셜이 딥 디플리션에 의해 낮아지는 만큼 포토다이오드와 게이트 채널 사이에 존재하는 포텐셜 배리어도 효과적으로 억제된다.
수광소자에 축적된 전하의 양이 커져 트랜스퍼 게이트 채널 영역으로 방출된 전하의 양이 많아지면 이에 따라 채널 영역의 포텐셜은 도 3b와 도 3c를 거쳐 트랜스퍼 게이트 채널의 평형 전하(Q1)에 이르면 도 3d의 상태가 된다.
다중게이트 구조의 트랜스퍼 트랜지스터에서 수광소자와 인접한 트랜스퍼 게 이트의 평형 채널 전하의 양(Q1)이, 수광소자가 최대한 축적할 수 있는 전하의 양(Qwc)보다 작으면, 수광소자의 리셋이나 트랜스퍼후 수광소자에 남아있는 움직일 수 있는 전하의 양이 상기 평형 채널 전하의 양(Q1)에 의해 결정된다. 그러므로, 수광소자와 인접한 트랜스퍼 게이트의 평형 채널 전하 양(Q1)은 수광소자가 최대한 축적할 수 있는 전하의 양(Qwc)보다 커야 한다.
따라서, 수광소자에서 수광소자와 가장 인접한 트랜스퍼 게이트 채널로 이동한 전하의 양이 적을 때(즉, 빛이 존재하지 않는 조건) 상기 트랜스퍼 게이트 채널 영역의 포텐셜은 도 3a와 같고 최대 축적 전하(Qwc)가 채널로 넘어올 시에는 도 3c와 같다.
도 3a 내지 3d에 도시한 전자의 페르미 전위(Ef n)과 홀의 페르미 전위(Ef p)의 차이는 채널의 딥 디플리션에 의해 야기된 것으로, 전자의 페르미 전위와 홀의 페르미 전위의 차(Ef p-Ef n)은 실질적으로 트랜스퍼 게이트에 인가한 턴온 전압이 증가한 것과 같은 효과를 줘, 수광소자와 트랜스퍼 게이트의 채널 사이에 존재하는 포텐셜 배리어를 효과적으로 억제하여 수광소자의 웰 캐패시티를 증가시키게 된다.
하지만 수광소자에서 트랜스퍼 게이트 채널 영역으로 넘어오는 전하의 양에 따라 도 3a 및 도 3c에 도시한 바와 같이 전자의 페르미 전위와 홀의 페르미 전위의 차([Ef p(a)-Ef n(a)], [Ef p(c)-Ef n(c)])가 달라지므로 이미지 래그가 발생하게 된다.
본 발명에서는 다중 게이트 구조의 트랜스퍼 트랜지스터를 가지는 이미지 센서에서도 존재하게 되는 이미지 래그를 제거하기 위해, 상기 다중 게이트 구조의 트랜스퍼 트랜지스터를 다중 리셋 또는 다중 트랜스퍼시킬 것을 제안한다. 이에 따라 수광소자에 축적된 전하와 무관하게 리셋이나 트랜스퍼시 수광소자와 인접한 트랜스퍼 게이트의 포텐셜이 도 3a와 같이 유지되어, 일정한 포텐셜 배리어의 억제 효과를 가지게 된다.
본 발명의 사상에 따른 이미지 센서는, 수광 소자; 다중 게이트 구조의 트랜스퍼 트랜지스터를 포함하며, 상기 수광소자에서 발생한 광전하를 전압으로 변환하여 출력하는 신호변환부; 및 한 번의 감광 주기 동안, 상기 트랜스퍼 트랜지스터의 게이트에 인가되는 리셋 신호 및/또는 트랜스퍼 신호를 2회 이상 발하는 센싱 제어부를 포함하는 것을 특징으로 한다.
여기서, 상기 센싱 제어부에서 CMOS 이미지 센서의 1회 센싱 주기에 수행되는 센싱 방법은, 상기 CMOS 이미지 센서의 수광 소자를 리셋시키는 단계; 상기 수광 소자로 집광하는 단계; 및 상기 수광 소자에 생성된 광전하를 상기 확산 노드로 트랜스퍼하는 단계를 포함하는데, 상기 리셋 단계에서 2회 이상의 리셋을 수행 및/또는 상기 트랜스퍼 단계에서 2회 이상의 트랜스퍼를 수행하는 것을 특징으로 한다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속 하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
예컨대, 하기의 실시 예에서는 본 발명의 감광 픽셀을 4-트랜지스터 CMOS 이미지 센서에 적용하여 수광소자를 핀트 포토다이오드로 신호변환부를 4개의 트랜지스터로 구현하여 구체화하여 설명하지만, 다른 종류의 수광소자 및 수광소자에서 생성된 광 유발 전하를 이동시키기 위한 트랜지스터를 구비한 다른 이미지 센서상 구조, 예를 들면 CCD의 저전압 출력단 센스 회로에도 적용할 수 있으며, 이 또한 본 발명의 권리범위에 속함은 자명하다.
또한, 실시예들에서 다중게이트의 트랜스퍼 트랜지스터의 구동방법에서 설명의 간략화와 명료함을 위해 대부분의 실시예와 설명을 이중, 삼중 게이트의 트랜스퍼 트랜지스터로 구체화하였지만, 4개 이상의 게이트를 사용하여 트랜스퍼 트랜지스터를 구성한 경우에도 하기의 실시 예들의 구조와 구동방식이 반복, 유사하게 적용되므로 본 발명의 권리 범위에서 벗어나지 않음은 자명하다.
구조적으로 본 발명의 구동 방법이 적용될 수 있는 구조는 다중게이트로 이루어진 트랜스퍼 트랜지스터이다. 이해를 돕기 위해 첨가한 구조의 단면도에서 확산노드와 트랜스퍼 게이트 사이의 하부 구조를 간략화 하였지만 게이트 측벽 절연막의 물질이나 형성 공정상의 변화, 확산노드의 불순물 농도나 구조의 변화나 확장영역의 유무, 트랜스퍼 트랜지스터를 이루는 게이트의 형성시 공정상의 변화들이 있다하여도 본 특허가 제안한 이미지 센서의 구동방법을 적용하여 소기의 효과를 이룰 수 있으므로, 여러 다양한 구조와 여러 공정을 이용하여 형성된 다중 게이트의 트랜스퍼 트랜지스터라 할지라도 본 특허의 구동방법을 이용하여 목적하는 효과를 달성할 수 있음은 자명하다.
이하 구조의 단면도와 실시예의 상세 설명에서 이미지 센서의 통상적인 구조에 따라 기판과 포토다이오드 상부의 도핑영역은 p 타입으로 확산 노드와 포토다이오드는 n 타입으로 도핑한 구조를 예로 도시했지만, 기판과 포토다이오드 상부의 도핑영역이 n 타입으로 확산 노드와 포토다이오드는 p 타입으로 도핑한 구조 또한 가능하다.
도면을 참조할 때, 구동 방식의 타이밍 다이어그램(timing diagram)에서는 유사한 의미의 구동에 대해서는 같은 번호와 기호가 사용되었다.
( 실시예 1)
본실시예의 이미지 센서는, 포토다이오드, 상기 포토다이오드에서 생성된 광 유발 전하를 확산노드로 전달하기 위한 트랜스퍼 트랜지스터를 포함하는 감광픽셀 및 상기 트랜스퍼 트랜지스터를 이루는 다중의 트랜스퍼 게이트들 각각의 전압 인가시간, 전압 제거시간, 전압 유지 시간 및 인가되는 전압의 크기 등을 조절하는 구동/제어 회로부로서 센싱 제어부를 포함한다.
본 실시예에서 본 발명의 사상이 적용될 수 있는 트랜스퍼 트랜지스터는 3개의 트랜스퍼 게이트로 이루어진 구조이며, 이해를 돕기 위해 도 4에 3개의 트랜스퍼 게이트로 이루어진 트랜스퍼 트랜지스터의 일실시예를 포토다이오드 및 확산노 드 영역을 포함하여 단면도로 도시하였다.
도 4에 도시한 바와 같이, 트랜스퍼 트랜지스터는 서로 전기적으로 분리되어 있는 세 개의 게이트 전극(406, 407, 408)과 게이트 절연막(405), 저농도의 p형으로 균일하게 도핑된 기판(401)으로 이루어져 있으며, 포토다이오드 영역은 광 감지와 광전하의 축적이 이루어지는 n형 도핑 영역(402)과 기판보다 높은 농도의 p+로 도핑된 표면 도핑 영역(403)으로 이루어져 있다.
상기 트랜스퍼 트랜지스터를 구성하는 세 개의 트랜스퍼 게이트는 게이트 전극(406, 407, 408)과 세 개의 게이트 전극을 분리하는 절연물질(410)과 게이트 절연막(405)으로 구현되며, 각 게이트 전극(406, 407, 408)에는 턴온/턴오프 전압을 인가하는 제어라인(431, 432, 433)이 각각 연결된다. 이하에서 상기의 물질과 구조로 구성된 세 개의 트랜스퍼 게이트 및 각 게이트에 인가되는 턴온/턴오프 전압 신호를 포토다이오드에 가까운 순으로 Tx1, Tx2, Tx3으로 통칭하겠다.
상기 센싱 제어부는, 상기 제어라인들에 대한 턴온 전압이나 턴오프 전압을 인가하는 시간, 유지되는 시간을 제어하는 타이밍 제어 회로와, 전압연결을 개폐하는 스위칭 소자 및/또는 온/오프시 인가되는 전압 레벨을 조절하는 전위 조절 회로를 더 포함하여 구성될 수 있다.
도 4에서 Tx1은 포토다이오드에 축적된 광전하를 Tx1의 게이트 절연막 하부로 방출시키는데 사용되고, Tx2는 신호전하를 Tx2 게이트 절연막 하부에 붙잡아 두어 신호전하의 손실없이 확산 노드와 포토다이오드 사이를 큰 임피던스(high Impedance) 상태를 만들 수 있도록 한다. Tx3은 Tx2에 잡혀있는 신호전하를 확산노 드로 이동시키는 역할을 하며, 무엇보다 포토다이오드에서 Tx1으로 전하의 이동이 일어날 때 Tx3가 턴 오프 상태로 유지되어 확산노드의 영향을 배재시키는 역할을 한다.
보다 상세히 기술하면, Tx3은 리셋이나 트랜스퍼시 Tx1에 턴 오프 전압이 인가된 후에 Tx3에 턴온 전압이 인가되어, Tx1의 채널로부터 넘어온 후에 Tx2에 잡혀있는 신호전하를 확산 노드로 이동시키므로, 포토다이오드에서 트랜스퍼 트랜지스터 하부의 채널로 광전하의 방출이 일어날 때, 확산노드와 채널 사이는 하이 임피던스가 유지되어 확산노드에서 채널로 전하의 방출이 일어나지 않게 된다. 또한, 채널에서 확산 노드로 신호 전하의 이동이 이루어질 때에는 포토다이오드와 채널사이에 하이 임피던스가 유지되어 항상 일정한 리셋과 트랜스퍼의 특성을 만들게 된다.
여기서, Tx3와 확산노드는 측벽절연막(409) 하부에 소스/드레인 확장영역이 존재하는 일반적인 구조로 구현할 수 있다. 또는, 트랜스퍼 트랜지스터의 총 면적을 줄이고 또는 Tx3의 턴오프 전압을 확산노드에 기생 커패시터를 통하여 인가하는 방식을 가지는, 확산노드의 상부에 Tx3가 일부 존재하여 서로 오버랩 되는 구조에서도 이와 같은 일정한 리셋과 트랜스퍼 특성을 얻을 수 있게 된다. 이는 또한 확산노드에서 전하의 방출을 막을 수 있는 효과도 가져온다.
즉, 측벽 절연막의 물질이나 형성 공정상의 변화, 확산노드의 불순물 농도나 구조의 변화나 확장영역의 유무, 트랜스퍼 게이트와 확산노드와의 오버 랩(overlap), 트랜스퍼 게이트 사이의 오버랩등의 공정, 구조상의 변화들이 있다하여도 본 특허가 제안한 소기의 효과를 이룰 수 있음을 명시하는 바이다.
다만, Tx3와 확산노드 사이에 오버랩이 존재하는 구현의 경우에는, 확산노드와 기판의 경계(420)부분은 영역(421)내에 존재해야 하며, 영역(421)은 Tx3에 턴오프 전압이 인가되고 Tx2에 턴온 전압이 인가됐을 때, 에지효과(edge effect)에 의해 확산 노드에서 Tx2채널 하부로 전하의 순간적 방출이 일어나지 않는 영역이 된다.
도 5a는 도 4에 도시한 실시예에 따른 세 개의 트랜스퍼 게이트로 이루어진 트랜스퍼 트랜지스터의 구조에서 포토다이오드의 리셋과 트랜스퍼시 바람직한 트랜스퍼 트랜지스터(Tx1, Tx2, Tx3)와 리셋 트랜지스터(Rx)의 구동방법을 도시한 타이밍 다이어그램(timing diagram)의 일실시예이다.
앞서 설명했듯이 Tx1은 포토다이오드와 가장 인접한 트랜스퍼 게이트이고, Tx3은 확산노드와 가장 인접한 트랜스퍼 게이트이며, Tx2는 Tx1과 Tx3사이에 존재하는 트랜스퍼 게이트이다.
도시한 파형도를 시간별로 살펴보면 포토다이오드의 리셋구간(541), 확산노드가 리셋되는 구간(542), 광에 의한 전하의 축적기간(integration time, 540), 포토다이오드에 쌓인 광전하가 확산노드로 이동하는 트랜스퍼 구간(545)으로 나눠질 수 있다.
확산노드의 리셋 후와 포토다이오드에 축적된 광전하의 트랜스퍼 후 CDS(correlated double sampling)을 위해 추가적인 CDS 리드(read)구간이 존재할 수 있다. 상기 CDS 리그 구간은 각 픽셀의 확산노드가 차례로 읽혀지는 구간에 해당하고, 일반적으로 광자에 의한 전하의 축적 구간보다 짧다. 상기 CDS 리드 구간에 대한 트랜스퍼 트랜지스터 및 리셋 트랜지스터의 동작이 없으므로, 도 5에는 도시되지 않았다.
도시한 3 트랜스퍼 게이트에 대한 리셋 신호는, 각 리셋 구간(543, 544)에서 Tx1 - Tx2 - Tx3 순으로 순차적으로 게이트를 턴온시키는데, 본 발명의 사상에 따라 1회의 감광 주기 동안 상기 리셋 동작을 2회 수행하고 있다.
첫번째 리셋구간(543)에서 포토다이오드 내부에 축적된 전하의 양이 클 경우, Tx1과 Tx2의 턴온시 채널 영역(구간 511a, 521a에서)의 포텐셜은 도 3d에 근접하게 된다. 따라서, Tx1에 턴 오프 전압이 인가되면, 포토다이오드 내부에 일정한 양의 전하를 남겨둔 상태로 포토다이오드와 확산노드 사이에 큰 임피던스(high impedance)가 걸리게 된다. 그 후 Tx3이 턴온되면(531a) 포토다이오드에서 트랜스퍼 게이트의 채널 영역으로 이동하여 붙잡혀 있던 전하를 확산노드로 이동시키고 최종적으로는 리셋 트랜지스터의 채널을 통해 픽셀 외부로 방출되게 된다.
첫번째 리셋구간(543)에서 포토다이오드 내부에 축적된 전하의 양이 작을 경우, Tx1과 Tx2의 턴온시 채널 영역(구간 511a, 521a에서)의 포텐셜은 도 3b에 근접하게 된다. 따라서, Tx1 및/또는 Tx2에 턴온 전압이 인가되었을때, 효과적으로 포텐셜 베리어의 억제가 이루어져, 포토다이오드 내부에 이동가능한 전하가 남아있지 않거나 혹은 적은양의 일정한 양의 전하를 남겨둔 상태가 된다.
따라서, 리셋 전에 포토다이오드에 쌓여 있던 전하의 양에 관계없이, 두 번째 리셋구간(544)에서 포토다이오드 내부에서 Tx1 및 또는 Tx2의 채널 영역으로 이동할 수 있는 전하의 양은 비교적 작은 양으로 일정한 수준에 가깝게 된다. 그 결과, Tx1과 Tx2의 턴온시 채널 영역(구간 511b, 521b에서)의 포텐셜은 도 3a에 근접하게 되어 보다 효과적으로 포토다이오드를 리셋시킬 수 있으며, 이미지 래그를 억제할 수 있다.
도 5b는 포토다이오드의 리셋 주기 및/또는 광자에 대한 적분 구간을 짧게할 수 있도록 하면서 본 발명의 사상을 효과적으로 구현하기 위한 트랜스퍼 트랜지스터의 구동방법의 조건들을 나타낸 타이밍 다이어그램이다.
이와 같이, 각 리셋 구간 및 트랜스퍼 구간에서 서로 다른 트랜스퍼 게이트에 대한 신호의 일부 중첩을 허용한 상태로 3개의 트랜스퍼 게이트를 구동하는 방법의 일실시예를 도 5b에 도시하였다.
Tx1, Tx2, Tx3의 세 개의 트랜스퍼 게이트를 이용한 리셋이나 트랜스퍼시 기본 구동 조건은 다음과 같다. 리셋에 소요되는 시간을 짧게 하고 보다 효과적인 포토다이오드의 리셋을 위해, 리셋 트랜지스터에 턴온 전압이 가해지는 시점(rxon)은 트랜스퍼 트랜지스터의 Tx3에 턴온전압이 가해지기는 시점(rt3on) 이전이어야 한다. 이 때, Tx2에 턴온 전압이 가해지는 시점(rt2on)은 Tx1에 턴 온 전압이 가해지기 이전 시점(rt1on)이어도 무방하며 최소한 Tx1에 턴 오프 전압이 가해지는 시점(rt1off)이전 이어야 하지만 Tx1에 턴온전압이 가해지는 시점(rt1on)과 같은 것 이 바람직하다. 무엇보다 중요한 것은 Tx3에 턴온 전압이 가해지는 시점(rt3on)이 Tx1에 턴오프 전압이 인가된 시점(rt1off)이후와 Tx2에 턴오프 전압이 인가된 시점(rt2off)이전 사이에 존재해야 한다는 것이다.
서로 다른 게이트의 신호들간 일부 중첩을 허용하는 구동 방법은 모든 리셋과 트랜스퍼에 다양한 형태로 적용하여도 무방하지만, 리셋에 소요되는 시간을 줄이거나 광자의 적분 구간에 해당하는 인티그레이션 타임(integration time)을 짧게 하기 위해 다음과 같은 구동 조건을 가질 수 있다.
두 번째 리셋을 위해 Tx1에 턴온 전압이 가해지는 시점(rt1on')은 Tx2에 턴오프 전압이 가해진 시점(rt2off)직후가 될 수 있으며 Tx2에 턴온 전압이 가해지는 시점(rt2on')은 Tx3에 턴오프 전압이 가해진 시점(rt3off)직후가 될 수 있다. Tx3에 턴온 전압이 가해지는 시점(rt3on')은 리셋을 위한 시점(rt1off')직후와 시점(rt2off')직전의 사이가 되어야 한다.
짧은 인티그레이션 타임(540')을 위해, 트랜스퍼를 위한 Tx1에 턴온 전압이 인가되는 시점(tt1on)은 인접한 트랜스퍼 게이트인 Tx2에 턴오프 전압이 인가된 시점(rt2off')직후가 될 수 있으며, Tx2에 턴온 전압이 인가되는 시점(tt2on)은 Tx3에 턴오프 전압이 인가된 시점(rt3off')직후가 될 수 있다. 트랜스퍼를 위한 Tx3에 턴온 전압이 인가되는 시점은, Tx1과 리셋 트랜지스터에 모두 턴오프 전압이 인가된 시점(tt1off, rxoff) 이후와 Tx2에 턴오프 전압이 인가되는 시점(tt2off) 이전이어야 한다.
이와 같은 개념은 2회 이상의 리셋이나 트랜스퍼 동작에 잘 적용이 되지만, 동작을 더욱 간단히 하기 위해 1회의 리셋에대 적용할 수 있는데, 그 도시예가 5c이다. 즉, 3개의 트랜스퍼 게이트에 각각 가해지는 1회 리셋시의 바람직한 형태의 리셋 신호들을 도시하였고, 비슷한 방법으로 트랜스퍼 구간에도 적용이 가능하고, 3개 이상의 트랜지스터로 구성된 트랜스퍼 트랜지스터에도 확장하여 적용이 가능하다.
상술한 기술적 과제를 달성하기 위해 도 4의 일실시예에 도시한 구조와 유사한 세 개의 게이트로 이루어진 트랜스퍼 게이트의 또 다른 구동방식의 타이밍 다이어그램의 일실시예를 도 6에 도시하였다.
상기 실시예는 도 5a의 구동방식과 달리 한 번의 리셋 과정을 이용한 예를 이용하여 포토다이오드의 리셋을 수행하고 있으며, 앞서 언급한 바와 같이 도 5a 및 도 5b와 같은 리셋 과정을 이용할 수 있음은 자명하다. 이 실시예에는 이러한 리셋 방법과 더불어 이용할 수 있는 방법으로, 세 개의 게이트로 이루어진 트랜스퍼 게이트의 트랜스퍼의 구동방식을 나타낸 것이며, 이미지 래그를 억제하고 포토다이오드의 웰 캐패시티를 증가시키며 신호대 잡음비를 증가시키는 방법이다.
한번의 리셋과 두 번의 트랜스퍼 구동 모두 3 게이트 기본구동 방법(도 5c)을 이용하여 동일한 파형으로 수행할 수 있고, 리셋 구동 파형 및 또는 첫 번째 트랜스퍼를 위한 구동파형 및 또는 두 번째 트랜스퍼를 위한 구동파형이 각각 다르게 수행할 수도 있다.
이때 바람직한 예로 도 6의 트랜스퍼에 도시한 바와 같이 두 번째 트랜스퍼 를 위해 Tx1에 턴온 전압이 가해지는 시점(tt1on')은 Tx2에 턴오프 전압이 가해진 시점(tt2off)직후가 될 수 있으며 Tx2에 턴온 전압이 가해지는 시점(tt2on')은 Tx3에 턴오프 전압이 가해진 시점(tt3off)직후가 될 수 있다. Tx3에 턴온 전압이 가해지는 시점(tt3on')은 시점(tt1off')직후와 시점(tt2off')직전의 사이가 되어야 한다.
도 7a 내지 7c는 세 개의 게이트로 이루어진 트랜스퍼 트랜지스터의 구동방법에서 본 발명의 기본 사상을 반영하며 본 발명이 추구하는 기술적 목표를 이룰 수 있는 여러 구동방법의 변화 중 세 가지를 도시한 실시예이다. 도 5a의 경우와 비교할 때, 과도하게 리셋 트랜지스터의 1회 턴온기간이 길어지는 것을 방지할 수 있다.
도 7a는 한번의 리셋 이후 트랜스퍼가 이루어지고 다시 한 번 리셋이 이루어지는 구동방법이며, 도 7b는 두 번 이상의 리셋을 수행하는 방법이며, 도 7c는 이중 리셋구간 동안 리셋 트랜지스터의 턴 오프 구간이 존재하며, Tx3를 제외한 트랜스퍼 게이트에 대한 리셋 신호들의 턴온보다, 리셋 트랜지스터에 대한 턴온이 늦게 발생시키는 구동방법이다. 도 7c의 경우 도 7a의 2번째 리셋 전에 확산 노드의 독출이 수행되는 것과 현실으로 유사하다.
도 7c에서 리셋 트랜지스터는 적어도 Tx3에 턴온 전압이 가해지기 전에 턴온 된 상태이어야 하며, Tx3에 턴 오프 전압이 가해진 이후에 턴오프 상태로 스위칭 되어야 한다.
(실시예 2)
본 실시예의 이미지 센서는, 포토다이오드, 상기 포토다이오드에서 생성된 광 유발 전하를 확산노드로 전달하기 위한 트랜스퍼 트랜지스터를 포함하는 감광픽셀 및 상기 트랜스퍼 트랜지스터를 이루는 다중의 트랜스퍼 게이트들 각각의 전압 인가시간, 전압 제거시간, 전압 유지 시간 및 인가되는 전압의 크기 등을 센싱 제어부를 포함한다.
본 실시예에서 본 발명의 사상이 적용될 수 있는 트랜스퍼 트랜지스터는 2개의 트랜스퍼 게이트로 이루어진 구조이며, 이해를 돕기 위해 도 8에 2개의 트랜스퍼 게이트로 이루어진 트랜스퍼 트랜지스터의 일실시예를 포토다이오드 및 확산노드 영역을 포함하여 단면도로 도시하였다.
본 발명의 주된 사상에 의한 구동방법을 적용할 수 있는 트랜스퍼 트랜지스터 구조인 도 8의 단면도와 도 4에 도시한 일실시예 구조의 차이는 트랜스퍼 트랜지스터를 이루는 게이트의 수이다. 트랜스퍼 트랜지스터 영역을 제외한 다른 부분의 상세한 설명은 도 4에 상술한 바와 유사하므로 트랜스퍼 트랜지스터 영역만을 자세히 상술한다.
도 8의 트랜스퍼 트랜지스터는 두 개의 트랜스퍼 게이트로 구성되어 있고, 두 개의 트랜스퍼 게이트는 게이트 전극(806, 807)과 두 개의 게이트 전극을 분리하는 절연물질(808)과 게이트 절연막(805)와 게이트 전극에 전압을 인가하고 제어하는 제어라인 (810, 820)으로 구성된다. 이하, 상기의 물질과 구조로 구성된 두 개의 트랜스퍼 게이트 및 그 턴온/턴오프 전압 신호에 대하여, 포토다이오드와 인접한 트랜스퍼 게이트는 Txa, 확산 노드와 인접한 트랜스퍼 게이트는 Txb로 통칭하겠다.
앞서 언급했듯이 상기 제어 라인들은 턴온 전압이나 턴오프 전압을 인가하는 시간, 유지되는 시간을 제어하는 회로부나 전압연결을 개폐하는 스위칭 소자 및/또는 온/오프시 인가되는 전압크기를 조절하는 전압조절부와 연결되어 상기 회로부 및 조절부를 포함하여 구성될 수 있다.
또한 두 개의 트랜스퍼 게이트로 이루어진 트랜스퍼 트랜지스터를 이용하여 본 발명의 사상을 적용할 경우에도 세 개의 트랜스퍼 게이트로 이루어진 트랜스퍼 트랜지스터 구조와 유사하게 측벽 절연막의 물질이나 형성 공정상의 변화, 확산노드의 불순물 농도나 구조의 변화나 확장영역의 유무, 트랜스퍼 게이트와 확산노드와의 오버랩(overlap), 트랜스퍼 게이트사이의 오버랩등의 공정, 구조상의 변화들이 있다하여도 본 특허가 제안한 소기의 효과를 이룰 수 있음을 명시하는 바이다.
도 9a는 이미지 래그를 억제하고 포토다이오드의 웰 캐패시티를 증가 시키는 다중 리셋 동작의 구동방법을 도8의 일실시예로 나타낸 두 개의 트랜스퍼 게이트로 이루어진 트랜스퍼 트랜지스터에 적용한 타이밍 다이어그램의 일실시예이다.
도시한 파형도를 시간별로 살펴보면 포토다이오드의 리셋구간(910), 확산노드가 리셋되는 구간(911), 광에 의한 전하의 축적기간(integration time, 912), 포토다이오드에 쌓인 광전하가 확산노드로 이동하는 트랜스퍼 구간(913)으로 나눠진다.
Txa는 포토다이오드 내부에 축적된 전하가 Txa의 채널 영역으로 이동할 수 있도록 포텐셜 우물을 제공하며 포토다이오드와 채널 영역 사이에 존재하는 포텐셜 배리어를 억제하는 역할을 한다. Txb는 Txa에 턴온 전압이 인가되어 포텐셜 우물이 만들어질때 확산노드에서 포텐셜 우물로 전하의 방출이 일어나지 않도록 Txa와 확산노드사이에 큰 임피던스(high impedance)를 제공하는 역할을 한다.
포토다이오드의 리셋은 첫 번째 리셋(901a, 902a)과 두 번째 리셋(901b, 902b)으로 이루어지는데, 상기 더블 리셋에 의해 Txa의 채널 영역의 포텐셜이 도 3a의 상태가 되므로 이미지 래그를 억제하고 포토다이오드의 웰 캐패시티를 증가시키며 암전류를 감소시킨다.
짧은 리셋 시간과 인티그레이션 시간등을 위한 타이밍 다이어그램을 도 9b에 도시하였다. 리셋을 위해 리셋 트랜지스터에 턴온 전압이 인가되는 시점(rxon)은 Txb에 턴온전압이 가해지는 시점(rtbon)이전의 어떤 시점도 무관하지만 Txa에 턴온 전압이 가해지는 시점(rtaon)과 같은 것이 바람직하다. Txb의 턴온 시점(rtbon)은 적어도 Txa에 턴오프 전압이 인가되는 시점(rtaoff)이전 이어야 하며, 두 번째 리셋을 위해 Txa에 턴온전압이 인가되는 시점(rtaon')은 Txb에 턴오프 전압이 완전히 인가된 후(rtboff)이어야 한다. 두 번째 리셋을 위해 Txb에 턴온 전압이 인가되는 시점(rtbon') 또한 Txa에 턴오프 전압이 인가(rtaoff')되기 전이어야 한다.
트랜스퍼를 위해 Txa에 턴온 전압이 인가되는 시점(ttaon)은 리셋 트랜지스터의 턴온, 턴오프 상태와 무관하게 Txb에 턴오프 전압이 완전히 인가(rtboff')된 이후이어야 한다. 트랜스퍼를 위해 Txb에 턴온 전압 인가 시점(ttbon)은 리셋 트랜 지스터에 턴오프 전압이 인가된 이후(rxoff)이어야 하며 Txa에 턴오프 전압 인가시점(ttaoff)이전이어야 한다.
첫 번째 리셋 구간과 두 번째 리셋구간, 트랜스퍼 구간에서 Txa가 턴온 상태로 있는 시간은 가능한 긴것이 바람직하고, Txb가 턴온 상태로 있는 시간은 가능한 짧은것이 바람직하다.
이하 상기의 조건으로 2개의 트랜스퍼 게이트를 구동하는 방법에서 트랜스퍼 트랜지스터에 대한 1회의 리셋(또는 트랜스퍼) 수행을 위해 생성되는 리셋(또는 트랜스퍼) 신호의 바람직한 형태를 도시하면 도 9c와 같다.
도 10a 내지 10c는 두 개의 게이트로 이루어진 트랜스퍼 트랜지스터의 구동방법에서 트랜스퍼 동작 구간에 대한 본 발명의 기본 사상을 반영하며 본 발명이 추구하는 기술적 목표를 이룰 수 있는 여러 구동방법의 변화 중 세 가지를 도시한 실시예이다.
도 10a는 한번의 리셋 이후 (물론 이 리셋은 다중 리셋으로 구동될 수도 있다) 이중 트랜스퍼가 이루어지는 구동방법이고, 도 10b는 한번의 리셋 이후 트랜스퍼가 이루어지고 다시 한 번 리셋이 이루어지는 구동방법이며, 도 10c는 이중 리셋구간동안 첫 번째 리셋 구간과 두 번째 리셋구간의 시간이 서로 다른것이다. 바람직하게는 첫 번째 리셋보다 두 번째 리셋구간이 전체 리셋에 소요되는 시간의 대부분을 차지하는 것이 바람직하다.
상기 트랜스퍼 동작 설명에서 두 개의 트랜스퍼 트랜지스터로 구성된 구조에서 리셋 동작을 설명하고 있는 9c와 같은 방식의 설명이 빠져있지만, 앞서 설명된 방식과 유사하게 트랜스퍼 동작구간에도 구현할 수 있음은 자명하다.
상기의 실시예 1과 실시예 2에 도시한 타이밍 다이어그램에서 트랜스퍼 게이트에 가해지는 턴온 전압(Von)과 턴오프 전압(Voff)를 상술한다. 트랜스퍼 게이트중 포토다이오드와 가장 인접한 트랜스퍼 게이트(실시예 2의 Txa, 실시예 1의 Tx1)의 턴온 전압은 전압구동회로에서 가능한 가장 큰 동작 전압인 전원전위를 가하고, 확산 노드와 가장 인접한 트랜스퍼 게이트(실시예 2의 Txb, 실시예 1의 Tx3)의 턴온 전압은 게이트 절연막의 두께와 게이트 절연막 하부에 존재하는 실리콘 벌크의 불순물농도에 의해 결정되는 문턱전압이상인 전압과 전원전압 사이의 특정한 값의 전위를 가하는 것이 바람직하다.
포토다이오드와 가장 인접한 트랜스퍼 게이트와 확산 노드와 가장 인접한 트랜스퍼 게이트 사이에 존재하는 트랜스퍼 게이트(실시예 1의 Tx2)의 턴온 전압은 게이트 절연막의 두께와 게이트 절연막 하부에 존재하는 실리콘 벌크의 불순물농도에 의해 결정되는 문턱전압이상인 전압과 전원전압 사이의 특정한 값을 가질 수 있지만 전원전압인 것이 바람직하다.
턴오프 전압은 암전류 특성 개선 및/또는 추가적인 포토다이오드 용량(well capacity)의 개선을 위해 트랜스퍼 게이트 전체 또는 일부의 게이트에 접지(ground)전위이거나 음의 전위가 될 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.
도 1은 일반적인 4-트랜지스터 CMOS 이미지 센서의 구조를 도시한 회로도.
도 2a는 일반적인 4-트랜지스터 CMOS 이미지 센서의 포토다이오드 및 트랜스퍼 트랜지스터 영역을 도시한 단면도.
도 2b는 일반적인 4-트랜지스터 CMOS 이미지 센서에서 포토다이오드의 트랜스퍼와 리셋 구동방법을 도시한 타이밍도.
도 3a 내지 3d는 게이트 전극 물질과 게이트 산화막, 채널 영역과 기판의 포텐셜 다이어그램.
도 4는 본 발명이 구동방법이 구현될 수 있는 CMOS 이미지 센서의 일실시예의 포토다이오드 및 트랜스퍼 트랜지스터 영역을 도시한 단면도.
도 5a 내지 5c는 본 발명의 일실시예에 따른 트랜스퍼 트랜지스터 구동 방법을 도시한 타이밍도.
도 6은 본 발명의 일실시예에 따른 트랜스퍼 트랜지스터 구동 방법의 일례 도시한 타이밍도.
도 7a 내지 7c는 본 발명의 일실시예에 따른 트랜스퍼 트랜지스터 구동 방법의 다른 예들을 도시한 타이밍도.
도 8은 본 발명이 구동방법이 구현될 수 있는 CMOS 이미지 센서의 다른 실시예의 포토다이오드 및 트랜스퍼 트랜지스터 영역을 도시한 단면도.
도 9a 내지 9c는 본 발명의 일실시예에 따른 트랜스퍼 트랜지스터 구동 방법의 일례를 도시한 타이밍도.
도 10a 내지 10c는 본 발명의 일실시예에 따른 트랜스퍼 트랜지스터 구동 방법의 다른 예를 도시한 타이밍도.

Claims (27)

  1. 수광 소자;
    다수개의 트랜스퍼 게이트를 구비하는 트랜스퍼 트랜지스터를 포함하며, 상기 수광소자에서 발생한 광전하를 전압으로 변환하여 출력하는 신호변환부; 및
    한 번의 감광 주기 동안, 상기 트랜스퍼 트랜지스터의 다수개의 트랜스퍼 게이트에 인가되는 리셋 신호 및/또는 트랜스퍼 신호를 2회 이상 발하는 센싱 제어부
    를 포함하는 이미지 센서.
  2. 제1항에 있어서, 상기 센싱 제어부는,
    하나의 리셋 구간 동안 상기 트랜스퍼 트랜지스터에 대한 리셋 신호를 2회 이상 발하는 것을 특징으로 하는 이미지 센서.
  3. 제2항에 있어서,
    상기 리셋 신호들 중 마지막 리셋 신호의 활성화 시간이 가장 긴 것을 특징으로 하는 이미지 센서.
  4. 제2항에 있어서,
    상기 리셋 신호들 중 적어도 하나 이상의 신호는, 그 턴오프 전압이 접지 전압보다 낮은 레벨을 가지는 것을 특징으로 하는 이미지 센서.
  5. 제2항에 있어서,
    상기 트랜스퍼 신호들 중 적어도 하나 이상의 신호에서는, 상기 수광 소자와 가장 인접한 트랜스퍼 게이트에 인가하는 턴온 전압의 레벨이 가장 높은 것을 특징으로 하는 이미지 센서.
  6. 제1항에 있어서, 상기 센싱 제어부는,
    하나의 트랜스퍼 구간 동안 상기 트랜스퍼 트랜지스터에 대한 트랜스퍼 신호를 2회 이상 발하는 것을 특징으로 하는 이미지 센서.
  7. 제6항에 있어서,
    상기 트랜스퍼 신호들 중 마지막 트랜스퍼 신호의 활성화 시간이 가장 긴 것을 특징으로 하는 이미지 센서.
  8. 제6항에 있어서,
    상기 트랜스퍼 신호들 중 적어도 하나 이상의 신호는, 그 턴오프 전압이 접지 전압보다 낮은 레벨을 가지는 것을 특징으로 하는 이미지 센서.
  9. 제6항에 있어서,
    상기 트랜스퍼 신호들 중 적어도 하나 이상의 신호에서는, 상기 수광 소자와 가장 인접한 트랜스퍼 게이트에 인가하는 턴온 전압의 레벨이 가장 높은 것을 특징으로 하는 이미지 센서.
  10. 제1항에 있어서, 상기 수광소자는,
    포토다이오드, 핀드 포토다이오드, 포토트랜지스터 또는 포토게이트인 것을 특징으로 하는 이미지 센서.
  11. 제1항에 있어서, 상기 신호 변환부는,
    상기 트랜스퍼 트랜지스터에 의해 상기 수광소자의 전하가 옮겨지는 확산 노드; 및
    상기 확산 노드를 리셋시키기 위한 리셋 트랜지스터를 더 포함하고,
    상기 센싱 제어부는, 상기 리셋 트랜지스터의 게이트에 인가되는 턴온/턴오프 신호를 발하는 것을 특징으로 하는 이미지 센서.
  12. 제10항에 있어서, 상기 신호 변환부는,
    상기 확산 노드에 실린 감광 신호를 증폭하기 위한 드라이빙 트랜지스터; 및
    상기 신호 변환부와 수광 소자로 이루어지는 각 픽셀을 선택하기 위한 셀렉트 트랜지스터를 더 포함하는 것을 특징으로 하는 이미지 센서.
  13. 제1항에 있어서,
    상기 각 게이트에 인가되는 리셋 신호는,
    이웃한 트랜스퍼 트랜지스터의 리셋 신호와 일부 시간 영역이 중첩되는 것을 특징으로 하는 이미지 센서.
  14. 제1항에 있어서,
    상기 각 게이트에 인가되는 트랜스퍼 신호는,
    이웃한 트랜스퍼 트랜지스터의 트랜스퍼 신호와 일부 시간 영역이 중첩되는 것을 특징으로 하는 이미지 센서.
  15. 수광 소자 및 확산 노드를 포함하는 CMOS 이미지 센서의 1회 센싱 주기에 수행되는 센싱 방법에 있어서,
    (a) 상기 CMOS 이미지 센서의 수광 소자를 리셋시키는 단계;
    (b) 상기 수광 소자로 집광하는 단계; 및
    (c) 상기 수광 소자에 생성된 광전하를 상기 확산 노드로 트랜스퍼하는 단계
    를 포함하는데,
    상기 (a) 단계에서 2회 이상의 리셋을 수행 및/또는 상기 (c) 단계에서 2회 이상의 트랜스퍼를 수행하는 것을 특징으로 하는 센싱 방법.
  16. 제15항에 있어서,
    상기 (c) 단계 이후,
    상기 확산 노드를 독출하는 단계를 더 포함하는 것을 특징으로 하는 센싱 방법.
  17. 제15항에 있어서, 상기 센싱 방법은,
    다중 게이트 구조의 트랜스퍼 트랜지스터를 포함하는 CMOS 이미지 센서에 대하여 수행되는 것을 특징으로 하는 센싱 방법.
  18. 제17항에 있어서, 상기 (a) 단계에서는,
    상기 트랜스퍼 트랜지스터의 다중 게이트 중 상기 수광 소자와 가까운 것부터 순차적으로 턴온시키는 것을 특징으로 하는 센싱 방법.
  19. 제18항에 있어서,
    상기 트랜스퍼 트랜지스터의 다중 게이트 각각에 대하여 턴온시키는 리셋 신호를 인가하는데,
    상기 각 리셋 신호 중 마지막 리셋 신호의 턴온시간이 가장 긴 것을 특징으로 하는 센싱 방법.
  20. 제17항에 있어서,
    상기 리셋 신호 중 적어도 하나 이상의 신호는, 그 턴오프 전압이 접지 전압보다 낮은 레벨을 가지는 것을 특징으로 하는 센싱 방법.
  21. 제17항에 있어서,
    상기 2개 이상의 리셋 신호들 중, 상기 수광 소자와 가장 인접한 트랜스퍼 게이트에 인가하는 턴온 전압의 레벨이 가장 높은 것을 특징으로 하는 이미지 센서.
  22. 제17항에 있어서, 상기 (c) 단계는,
    상기 트랜스퍼 트랜지스터의 다중 게이트 중 상기 수광 소자와 가까운 것부터 순차적으로 턴온 제어 신호를 인가하는 것을 특징으로 하는 센싱 방법.
  23. 제22항에 있어서,
    상기 트랜스퍼 트랜지스터의 다중 게이트 각각에 대하여 턴온시키는 트랜스퍼 신호를 인가하는데,
    상기 각 트랜스퍼 신호 중 마지막 트랜스퍼 신호의 턴온시간이 가장 긴 것을 특징으로 하는 센싱 방법.
  24. 제17항에 있어서,
    상기 트랜스퍼 신호 중 적어도 하나 이상의 신호는, 그 턴오프 전압이 접지 전압보다 낮은 레벨을 가지는 것을 특징으로 하는 센싱 방법.
  25. 제17항에 있어서,
    상기 2개 이상의 트랜스퍼 신호들 중, 상기 수광 소자와 가장 인접한 트랜스퍼 게이트에 인가하는 턴온 전압의 레벨이 가장 높은 것을 특징으로 하는 센싱 방법.
  26. 제15항에 있어서,
    상기 (a) 단계에서는,
    이웃한 게이트에 대한 리셋 신호의 턴온시간은 일부 중첩되는 것을 특징으로 하는 센싱 방법.
  27. 제15항에 있어서,
    상기 (c) 단계에서는,
    이웃한 게이트에 대한 트랜스퍼 신호의 턴온시간은 일부 중첩되는 것을 특징으로 하는 센싱 방법.
KR1020070075244A 2006-11-15 2007-07-26 저전압용 이미지 센서 및 그 센싱 방법 KR100891123B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US11/932,922 US8169010B2 (en) 2006-11-15 2007-10-31 Low-voltage image sensor with sensing control unit formed within
JP2007294807A JP4722112B2 (ja) 2006-11-15 2007-11-13 Ｃｍｏｓイメージセンサ及びそのセンシング方法
US13/432,991 US20120187279A1 (en) 2006-11-15 2012-03-28 Method of sensing of low-voltage image sensor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060112519 2006-11-15
KR20060112519 2006-11-15

Publications (2)

Publication Number Publication Date
KR20080044149A true KR20080044149A (ko) 2008-05-20
KR100891123B1 KR100891123B1 (ko) 2009-04-06

Family

ID=39662207

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070075244A KR100891123B1 (ko) 2006-11-15 2007-07-26 저전압용 이미지 센서 및 그 센싱 방법

Country Status (1)

Country Link
KR (1) KR100891123B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170237922A1 (en) * 2016-02-12 2017-08-17 SK Hynix Inc. Image sensor and method for driving unit pixel of image sensor

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102679205B1 (ko) 2019-07-02 2024-06-28 에스케이하이닉스 주식회사 이미지 센싱 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4003549B2 (ja) * 2001-06-28 2007-11-07 日本ビクター株式会社 固体撮像装置
JP2006278465A (ja) 2005-03-28 2006-10-12 Sanyo Electric Co Ltd 固体撮像装置
KR20070064857A (ko) * 2005-12-19 2007-06-22 매그나칩 반도체 유한회사 이미지 센서 및 그 제조방법
KR100835381B1 (ko) * 2006-10-20 2008-06-04 한국전자통신연구원 저전압용 이미지 센서 및 이미지 센서의 트랜스퍼트랜지스터 구동 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170237922A1 (en) * 2016-02-12 2017-08-17 SK Hynix Inc. Image sensor and method for driving unit pixel of image sensor
CN107087124A (zh) * 2016-02-12 2017-08-22 爱思开海力士有限公司 图像传感器以及用于驱动图像传感器的单位像素的方法
US10205897B2 (en) * 2016-02-12 2019-02-12 SK Hynix Inc. Image sensor and method for driving unit pixel of image sensor
CN107087124B (zh) * 2016-02-12 2020-06-05 爱思开海力士有限公司 图像传感器以及用于驱动图像传感器的单位像素的方法

Also Published As

Publication number Publication date
KR100891123B1 (ko) 2009-04-06

Similar Documents

Publication Publication Date Title
JP4722112B2 (ja) Ｃｍｏｓイメージセンサ及びそのセンシング方法
US7829834B2 (en) Low-voltage image sensor having multiple gates between a photodiode and a diffusion node for suppressing dark current and method of driving transfer transistor thereof
US7671315B2 (en) Image sensor and method of driving transfer transistor of image sensor
KR100834540B1 (ko) 저잡음 이미지 센서
US8159011B2 (en) Complementary metal oxide semiconductor (CMOS) image sensor with extended pixel dynamic range incorporating transfer gate with potential well
US7888715B2 (en) Active pixel sensor with coupled gate transfer transistor
WO2007132695A1 (ja) 半導体撮像素子
US7554074B2 (en) Image sensor for low-noise voltage operation
JP6924703B2 (ja) イメージセンサ画素のゲートレスリセット
KR100835381B1 (ko) 저전압용 이미지 센서 및 이미지 센서의 트랜스퍼트랜지스터 구동 방법
KR100891123B1 (ko) 저전압용 이미지 센서 및 그 센싱 방법
KR100523233B1 (ko) 씨모스 이미지 센서 및 이미지 센싱 방법
KR100722690B1 (ko) 씨모스 이미지 센서의 단위 픽셀
US20230215885A1 (en) Adjustable well capacity pixel for semiconductor imaging sensors

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070726

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080925

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20090320

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20090324

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20090325

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20120228

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20120228

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee