KR20080040608A - 계층적 타일 기반 래스터화 알고리즘 - Google Patents

계층적 타일 기반 래스터화 알고리즘 Download PDF

Info

Publication number
KR20080040608A
KR20080040608A KR1020070111558A KR20070111558A KR20080040608A KR 20080040608 A KR20080040608 A KR 20080040608A KR 1020070111558 A KR1020070111558 A KR 1020070111558A KR 20070111558 A KR20070111558 A KR 20070111558A KR 20080040608 A KR20080040608 A KR 20080040608A
Authority
KR
South Korea
Prior art keywords
valid
block
triangle
subtiles
walking
Prior art date
Application number
KR1020070111558A
Other languages
English (en)
Other versions
KR101411207B1 (ko
Inventor
마이크 카이
프리도 가리첸
밍 첸
Original Assignee
비반테 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비반테 코포레이션 filed Critical 비반테 코포레이션
Publication of KR20080040608A publication Critical patent/KR20080040608A/ko
Application granted granted Critical
Publication of KR101411207B1 publication Critical patent/KR101411207B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T11/00—2D [Two Dimensional] image generation
    • G06T11/40—Filling a planar surface by adding surface attributes, e.g. colour or texture
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G06T15/10—Geometric effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Graphics (AREA)
  • Geometry (AREA)
  • Image Generation (AREA)

Abstract

계층적 타일 기반 래스터화 방법이 공개된다. 본 발명의 래스터화 알고리즘은 계층적 직사각형 또는 블록 내의 픽셀을 래스터화한다. 상기 방법은 픽셀들의 복수의 타일을 워킹(walking)하여 각 타일이 유효한지를 결정하는 단계; 각 유효 타일을 복수의 서브타일로 분할하여 각 서브타일이 유효한지를 결정하는 단계; 각 유효 서브타일을 복수의 쿼드로 분할하여 각 쿼드가 유효한지를 결정하는 단계; 및 각 유효 쿼드에 대한 픽셀들을 렌더링하는 단계를 포함한다. 이들 계층 레벨의 블록 유효화들은 병렬로 수행된다. 본 발명의 래스터화 알고리즘은 또한 보다 나은 성능을 위해 하드웨어로 구현된다.
래스터화 알고리즘, 픽셀, 타일, 서브타일, 쿼드, 블록 유효화, 하드웨어

Description

계층적 타일 기반 래스터화 알고리즘{HIERARCHICAL TILE-BASED RASTERIZATION ALGORITHM}
본 발명은 래스터화 알고리즘에 관한 것으로, 특히 계층적 타일 기반 래스터화 알고리즘에 관한 것이다.
방정식 기반 래스터화 알고리즘이 종래에 공지되어 있다. 한가지 이러한 알고리즘은 3D Z-버퍼 그래픽 구현을 위해 다각형을 래스터화하는 병렬 알고리즘이다. 이 알고리즘은 다각형의 각 에지를, 에지의 한쪽에서는 0보다 크고 반대쪽에서는 0보다 작은 값을 가진 선형 에지 함수(linear edge function)에 의해 표현한다. 함수의 값은 컬러값 및 Z 픽셀값을 보간하는데 필요한 하드웨어와 유사한 하드웨어로 보간될 수 있다. 또한, 인접 픽셀들의 에지 함수는 병렬로 계산될 수 있다. 그러나, 이 알고리즘은 최적화 및 특정 하드웨어 구현이 결여되어 있다. 상기 알고리즘은 또한 라인들을 래스터화하기 위한 이용이 결여되어 있다.
따라서, 향상된 방정식 기반 래스터화 알고리즘이 필요하다. 본 발명은 이 러한 필요성을 처리한다. 본 발명에 따른 알고리즘은 성능과 집약성(locality)을 위해 최적화된 계층적 타일 기반 래스터화 알고리즘이다. 본 발명에 따른 알고리즘은 또한 라인들의 래스터화를 제공한다.
계층적 타일 기반 래스터화 방법이 공개된다. 본 발명의 래스터화 알고리즘은 계층적 직사각형 또는 블록 내의 픽셀을 래스터화한다. 상기 방법은 픽셀들의 복수의 타일을 워킹하여 각 타일이 유효한지를 결정하는 단계; 각 유효 타일을 복수의 서브타일로 분할하여 각 서브타일이 유효한지를 결정하는 단계; 각 유효 서브타일을 복수의 쿼드로 분할하여 각 쿼드가 유효한지를 결정하는 단계; 및 각 유효 쿼드에 대한 픽셀들을 렌더링하는 단계를 포함한다. 이들 계층 레벨의 블록 유효화들은 병렬로 수행된다. 본 발명의 래스터화 알고리즘은 또한 보다 나은 성능을 위해 하드웨어로 구현된다.
본 발명의 래스터화 알고리즘은 계층적 직사각형 또는 블록 내의 픽셀들을 래스터화한다. 계층의 각 블록은 유효화됨에 따라 최저 레벨에 도달할 때까지 유효화를 위해 파이프로 다음 레벨에 전달된다. 최저 레벨 블록이 유효하면, 그 블록의 픽셀은 렌더링된다. 계층 레벨의 블록 유효화들은 병렬로 수행된다. 본 발명의 래스터화 알고리즘은 또한 보다 나은 성능을 위해 하드웨어로 구현된다.
본 발명의 래스터화 알고리즘은 또한 메모리 로컬화되며, 이는 보다 나은 메모리 이용, 및 파이프의 나중 단계에서 픽셀을 쉐이딩(shading)할 때 보다 높은 캐 시 히트 기회를 가능하게 한다. 본 발명의 래스터화 알고리즘은 종래 에지-워킹(edge-walking) 또는 비메모리 로컬화 알고리즘보다 전체 픽셀 처리량을 높일 수 있으며, 따라서 다각형들을 더 빠르게 렌더링할 것이다.
도 1은 본 발명에 따른 래스터화 알고리즘의 일 실시예를 나타낸다. 먼저, 다각형에 대한 시작점이 셋업 엔진(set up engine)에 의해 래스터라이저(rasterizer)에 입력된다(스텝 101). 시작점은 삼각형 내부에 또는 라인 상에 있다. 래스터라이저는 다각형이 라인인지 아니면 삼각형인지를 결정한다(스텝 102). 라인인 경우, 래스터라이저는 라인에 대해 각 최저 레벨 블록에 대한 픽셀들을 계산한다(스텝 103). 삼각형인 경우, 래스터라이저는 최저 레벨 블록에 도달할 때까지 각 레벨의 블록들을 계층 방식으로 "워킹(walking)"한다(스텝 104). 블록들의 워킹에 대해서는 후술한다. 일단 최저 레벨 블록이 형성되면, 최저 레벨 블록은 보간을 위해 출력 블록으로 보내진다(스텝 105). 다음에, 래스터화 알고리즘은 다음 다각형에 대해 반복된다.
일 실시예에서, 래스터화 알고리즘은 3-레벨 계층을 이용한다. 도 2에 예시된 바와 같이, 최고 계층 블록 또는 "타일(tile)"(201)은 8x8 픽셀 직사각형이다. 다음 최고 계층 블록에서, 타일(201)은 유효한 경우 4개의 4x4 픽셀 "서브타일(subtile)"(202)로 분할된다. 제3 최고 계층 블록에서, 각 서브타일(202)은 유효한 경우 4개의 2x2 픽셀 "쿼드(quad)"(203)로 분할된다. 다음에, 각 유효 쿼드는 렌더링된다. 당업자는 본 발명의 취지 및 범위를 벗어나지 않고 임의의 수 또 는 타입의 계층 레벨들을 이용할 수 있음을 이해할 것이다.
래스터라이저는 타일들을 워킹할 때 타일들의 각 수평 라인을 유사한 방식으로 워킹한다. 도 3은 하나의 예시적인 삼각형 및 타일들을 예시한다. 일 실시예에서, 래스터라이저는 먼저 삼각형 또는 클립핑 윈도우(clipping window)의 바깥 경계에 도달할 때까지 한 방향으로 워킹한 다음에, 삼각형 또는 클립핑 윈도우의 바깥 경계에 도달할 때까지 시작점으로부터 다른 방향으로 워킹한다. 다음에, 래스터라이저는 출발지가 어디이든 삼각형 또는 클립핑 윈도우의 바깥 경계에 도달할 때까지 시작점의 위치에 의해 결정되는 상방 또는 하방으로 타일들의 다음 라인까지 진행한다.
시작점이 삼각형의 중간 어딘가에 있으면, 래스터라이저는 먼저 삼각형 또는 클립핑 윈도우의 바깥 한계에 도달할 때까지 상방으로 진행할 것이다. 다음에, 래스터라이저는 시작점으로부터 하방으로 진행한다.
도 4는 본 발명에 따른 래스터화 알고리즘과 함께 사용되는 유효화 알고리즘의 일 실시예를 예시한다. 유효화 알고리즘은 블록(타일, 서브타일, 또는 쿼드)이 삼각형 내부에 픽셀들을 포함하는지를 결정한다. 먼저, 래스터라이저는 에지 방정식을 이용하여 픽셀이 삼각형의 좌측, 우측, 또는 정확하게 라인 상에 있는지를 체크한다(스텝 401):
E(x,y) = (x-Xinit)*dY - (y-Yinit)*dX.
한 블록의 4개의 코너 모두가 삼각형의 3개의 에지에 대해 체크되고, 모든 4개의 코너 체크 결과들이 조합된다(스텝 402). 다음에, 래스터라이저는 블록이 삼 각형 내부에 픽셀을 포함하는지를 결정한다(스텝 403). 블록이 삼각형 내부에 픽셀을 포함하면, 즉, 블록이 유효하면, 블록은 렌더링을 위해 계층으로 전달된다(스텝 404). 블록이 삼각형 내부에 픽셀을 포함하지 않으면, 즉 블록이 유효하지 않으면, 블록은 포기된다(스텝 405).
이 실시예에서는, 블록의 각 에지 상에 3개의 에지 방정식들이 이용된다. 각 사이클에서, 삼각형에 대해 체크되는 전체 블록의 상태를 계산하기 위해 다중화 기법이 이용된다. 이 계산된 정보를 이용하여, 래스터라이저는 또한 현재 블록의 좌측 및 우측에 아직도 유효 블록이 있는지를 결정할 수 있다. 이는 래스터라이저가 어느 방향으로 계속할지를 결정하는데 도움이 될 것이다.
도 5는 본 발명에 따른 계층적 삼각형 래스터화 알고리즘의 일 실시예를 예시한다. 먼저, 래스터라이저는 위에서 설명된 바와 같이 타일들을 워킹한다(스텝 501). 래스터라이저는 도 4에 기술된 유효화 알고리즘을 이용하여 타일이 유효한지를 결정한다. 타일이 유효하지 않으면, 그 타일은 포기된다. 타일이 유효하면, 그 타일은 계층의 다음 레벨로 전달되어 서브타일로 분할된다(스텝 502). 다음에, 래스터라이저는 서브타일들을 워킹하고(스텝 503), 도 4에 기술된 유효화 알고리즘을 이용하여 서브타일들이 유효한지를 결정한다. 유효하지 않은 서브타일들은 포기된다. 유효 서브타일들은 계층의 다음 레벨로 전달되어 쿼드로 분할된다(스텝 504). 다음에, 래스터라이저는 쿼드들을 워킹하고(스텝 505), 도 4에 기술된 유효화 알고리즘을 이용하여 쿼드들이 유효한지를 결정한다. 유효하지 않은 쿼드들은 포기된다. 유효 쿼드들은 렌더링된다(스텝 506).
상기 실시예에서, 유효 타일이 다음 레벨에 전달되어 스텝들(502-503)이 수행됨에 따라, 래스터라이저는 다음 타일로 워킹하고 그 타일을 처리하기 시작한다. 유효 서브타일이 다음 레벨에 전달되어 스텝들(504-505)이 수행됨에 따라, 래스터라이저는 다음 서브타일로 워킹하고 그 서브타일을 처리하기 시작한다. 유효 쿼드가 전달되어 스텝(506)에 의해 렌더링됨에 따라, 래스터라이저는 다음 쿼드로 워킹하고 그 쿼드를 처리하기 시작한다. 이 방식으로, 계층 레벨들의 타일, 서브타일, 및 쿼드의 래스터화는 병렬로 수행된다. 한 레벨의 각 블록의 래스터화도 병렬로 수행된다. 본 발명의 래스터화 알고리즘은 이와 같이 최적화된다. 알고리즘을 더욱 최적화하기 위해, 래스터라이저는 메모리 일관성(memory coherency)을 유지하는 동일 방식으로 타일, 서브타일, 및 쿼드를 워킹한다.
일 실시예에서, 래스터화 알고리즘은 두 인접 픽셀에 대한 깊이값들이 한 사이클에서 계산되는 특수 이중-깊이 모드를 지원한다. 따라서, 2x2 픽셀 쿼드는, 이 모드가 없을 때 필요한 4개의 사이클(각 픽셀마다 한 사이클씩) 대신에, 계산하는데 두 사이클만을 취할 것이다. 이에 따라, 비디오 게임과 같은 애플리케이션은 깊이 버퍼를 보다 빠르게 렌더링할 수 있어, 렌더링의 제2 단계에서, 유효한(즉, 깊이값이 깊이 버퍼와 매칭되는) 픽셀들만이 픽셀 처리를 위해 아래로 보내질 것이다. 이는 게임의 전체 성능에 도움이 된다. 일반적으로, 이중-깊이 모드에서, 렌더링 성능은 노멀 렌더링 모드의 2x 내지 4x이다.
상술한 본 발명의 실시예들은 예시 및 설명으로서 제공된다. 상기 실시예들 은 본 발명을 설명된 정확한 형태에 한정하도록 의도한 것이 아니다. 특히, 여기서 설명된 발명의 기능적 구현은 하드웨어, 소프트웨어, 펌웨어, 및/또는 다른 이용 가능한 기능 구성 요소 또는 구성 블록으로 동일하게 구현될 수 있고, 네트워크들은 유선, 무선 또는 유선과 무선의 조합일 수 있다고 생각된다. 상기 개시된 내용에 비추어 보면 다른 변형예 및 실시예가 가능하며, 따라서 본 발명의 범위는 상세한 설명에 의해 한정되는 것이 아니고 오히려 다음의 특허 청구 범위에 의해 한정되도록 의도한 것이다.
도 1은 본 발명에 따른 래스터화 알고리즘의 일 실시예를 나타낸 도면.
도 2는 본 발명에 따른 래스터화 알고리즘에 의해 사용되는 3-레벨 계층의 일 실시예를 나타낸 도면.
도 3은 하나의 예시적인 삼각형 및 타일들을 나타낸 도면.
도 4는 본 발명에 따른 래스터화 알고리즘과 함께 사용되는 유효화 알고리즘의 일 실시예를 나타낸 도면.
도 5는 본 발명에 따른 계층적 삼각형 래스터화 알고리즘의 일 실시예를 나타낸 도면.

Claims (18)

  1. 계층적 삼각형 래스터화 방법에 있어서,
    (a) 픽셀들의 복수의 타일을 워킹하여 각 타일이 유효한지를 결정하는 단계;
    (b) 각 유효 타일을 복수의 서브타일로 분할하여 각 서브타일이 유효한지를 결정하는 단계;
    (c) 각 유효 서브타일을 복수의 쿼드로 분할하여 각 쿼드가 유효한지를 결정하는 단계; 및
    (d) 각 유효 쿼드에 대한 픽셀들을 렌더링하는 단계를 포함하되,
    단계들 (a) 내지 (d)는 병렬로 수행되는 계층적 삼각형 래스터화 방법.
  2. 제1 항에 있어서,
    상기 단계(b)는,
    (b1) 각 유효 타일을 상기 복수의 서브타일로 분할하는 단계;
    (b2) 상기 복수의 서브타일을 워킹하는 단계; 및
    (b3) 각 서브타일이 유효한지를 결정하는 단계를 포함하는 계층적 삼각형 래스터화 방법.
  3. 제2 항에 있어서,
    상기 복수의 서브타일의 워킹은 상기 복수의 타일의 워킹과 동일한 방식으로 수행되는 계층적 삼각형 래스터화 방법.
  4. 제1 항에 있어서,
    상기 단계 (c)는,
    (c1) 각 유효 서브타일을 상기 복수의 쿼드로 분할하는 단계;
    (c2) 상기 복수의 쿼드를 워킹하는 단계; 및
    (c3) 각 쿼드가 유효한지를 결정하는 단계를 포함하는 계층적 삼각형 래스터화 방법.
  5. 제4 항에 있어서,
    상기 복수의 쿼드의 워킹은 상기 복수의 타일의 워킹 및 상기 복수의 서브타일의 워킹과 동일한 방식으로 수행되는 계층적 삼각형 래스터화 방법.
  6. 제1 항에 있어서,
    타일, 서브타일, 또는 쿼드를 포함하는 한 블록의 유효화는,
    에지 방정식을 이용하여 상기 블록 내의 한 픽셀이 삼각형의 좌측, 우측 또는 정확하게 라인 상에 있는지를 체크하는 단계;
    상기 삼각형의 3개의 에지에 대해 상기 블록의 4개의 코너를 체크하고, 조합된 결과를 되돌려주는 단계;
    상기 조합된 결과에 기초하여, 상기 블록이 상기 삼각형 내부에 픽셀을 포함 하는지를 결정하는 단계; 및
    상기 블록이 상기 삼각형 내부에 적어도 하나의 픽셀을 포함하면 상기 블록은 유효한 것으로 결정하는 단계를 포함하는 계층적 삼각형 래스터화 방법.
  7. 제6 항에 있어서,
    상기 블록이 상기 삼각형 내부에 적어도 하나의 유효 픽셀을 포함하지 않으면, 상기 블록을 포기하는 단계를 더 포함하는 계층적 삼각형 래스터화 방법.
  8. 계층적 래스터화 방법에 있어서,
    (a) 다각형에 대한 시작점을 입력하는 단계;
    (b) 상기 다각형이 라인인지 아니면 삼각형인지를 결정하는 단계; 및
    (c) 상기 다각형이 삼각형이면, 상기 삼각형을 계층 방식으로 래스터화하는 단계를 포함하고, 상기 래스터화하는 단계는,
    (c1) 픽셀들의 복수의 타일을 워킹하고 각 타일이 유효한지를 결정하는 단계;
    (c2) 각 유효 타일을 복수의 서브타일로 분할하고 각 서브타일이 유효한지를 결정하는 단계;
    (c3) 각 유효 서브타일을 복수의 쿼드로 분할하고 각 쿼드가 유효한지를 결 정하는 단계; 및
    (c4) 각 유효 쿼드에 대한 픽셀들을 렌더링하는 단계를 포함하되,
    단계들 (c1) 내지 (c4)는 병렬로 수행되는 계층적 래스터화 방법.
  9. 제8 항에 있어서,
    상기 단계(c2)는,
    (c2i) 각 유효 타일을 상기 복수의 서브타일로 분할하는 단계;
    (c2ii) 상기 복수의 서브타일을 워킹하는 단계; 및
    (c2iii) 각 서브타일이 유효한지를 결정하는 단계를 포함하는 계층적 래스터화 방법.
  10. 제9 항에 있어서,
    상기 복수의 서브타일의 워킹은 상기 복수의 타일의 워킹과 동일한 방식으로 수행되는 계층적 래스터화 방법.
  11. 제8 항에 있어서,
    상기 단계 (c3)는,
    (c3i) 각 유효 서브타일을 상기 복수의 쿼드로 분할하는 단계;
    (c3ii) 상기 복수의 쿼드를 워킹하는 단계; 및
    (c3iii) 각 쿼드가 유효한지를 결정하는 단계를 포함하는 계층적 래스터화 방법.
  12. 제11 항에 있어서,
    상기 복수의 쿼드의 워킹은 상기 복수의 타일의 워킹 및 상기 복수의 서브타일의 워킹과 동일한 방식으로 수행되는 계층적 래스터화 방법.
  13. 제8 항에 있어서,
    타일, 서브타일, 또는 쿼드를 포함하는 한 블록의 유효화는,
    에지 방정식을 이용하여 상기 블록 내의 한 픽셀이 삼각형의 좌측, 우측 또는 정확하게 라인 상에 있는지를 체크하는 단계;
    상기 삼각형의 3개의 에지에 대해 상기 블록의 4개의 코너를 체크하고, 조합된 결과를 되돌려주는 단계;
    상기 조합된 결과에 기초하여, 상기 블록이 상기 삼각형 내부에 픽셀을 포함하는지를 결정하는 단계; 및
    상기 블록이 상기 삼각형 내부에 적어도 하나의 픽셀을 포함하면 상기 블록은 유효한 것으로 결정하는 단계를 포함하는 계층적 래스터화 방법.
  14. 제13 항에 있어서,
    상기 블록이 상기 삼각형 내부에 적어도 하나의 유효 픽셀을 포함하지 않으 면 상기 블록을 포기하는 단계를 더 포함하는 계층적 래스터화 방법.
  15. 제8 항에 있어서,
    (d) 상기 다각형이 라인이면, 상기 라인에 대해 픽셀들의 각 쿼드에 대한 픽셀들을 계산하는 단계; 및
    (e) 각 유효 쿼드에 대한 픽셀을 렌더링하는 단계를 더 포함하는 계층적 래스터화 방법.
  16. 계층 삼각형 래스터화 방법에서의 픽셀 블록의 유효화 방법에 있어서,
    (a) 에지 방정식을 이용하여 상기 블록 내의 한 픽셀이 삼각형의 좌측, 우측 또는 정확하게 라인 상에 있는지를 체크하는 단계;
    (b) 상기 삼각형의 3개의 에지에 대해 상기 블록의 4개의 코너를 체크하고, 조합된 결과를 되돌려주는 단계;
    (c) 상기 조합된 결과에 기초하여, 상기 블록이 상기 삼각형 내부에 픽셀을 포함하는지를 결정하는 단계; 및
    (d) 상기 블록이 상기 삼각형 내부에 적어도 하나의 유효 픽셀을 포함하면, 상기 블록은 유효한 것으로 결정하는 단계를 포함하는 픽셀 블록의 유효화 방법.
  17. 제16 항에 있어서,
    (e) 상기 블록이 상기 삼각형 내부에 적어도 하나의 픽셀을 포함하지 않으 면, 상기 블록을 포기하는 단계를 더 포함하는 픽셀 블록의 유효화 방법.
  18. 제16 항에 있어서,
    상기 단계들 (a) 내지 (d)는 픽셀들의 복수의 타일, 복수의 서브타일, 및 복수의 쿼드를 유효화하기 위해 수행되고,
    유효 타일은 복수의 서브타일로 분할되고, 유효 서브타일은 복수의 쿼드로 분할되며,
    상기 복수의 타일, 상기 복수의 서브타일, 및 상기 복수의 쿼드의 유효화는 병렬로 수행되는 픽셀 블록의 유효화 방법.
KR1020070111558A 2006-11-03 2007-11-02 계층적 타일 기반 래스터화 알고리즘 KR101411207B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/592,799 US8139058B2 (en) 2006-11-03 2006-11-03 Hierarchical tile-based rasterization algorithm
US11/592,799 2006-11-03

Publications (2)

Publication Number Publication Date
KR20080040608A true KR20080040608A (ko) 2008-05-08
KR101411207B1 KR101411207B1 (ko) 2014-06-23

Family

ID=38786841

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070111558A KR101411207B1 (ko) 2006-11-03 2007-11-02 계층적 타일 기반 래스터화 알고리즘

Country Status (4)

Country Link
US (1) US8139058B2 (ko)
EP (2) EP3467780A1 (ko)
JP (1) JP4966155B2 (ko)
KR (1) KR101411207B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9892534B2 (en) 2015-08-03 2018-02-13 Samsung Electronics Co., Ltd. Method and apparatus for performing path rendering
US10192291B2 (en) 2015-06-23 2019-01-29 Samsung Electronics Co., Ltd. Method and apparatus for performing anti-aliasing in path rendering

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9218678B2 (en) * 2011-04-25 2015-12-22 Intel Corporation Multi-view rasterization using an analyticl visibility function
KR101909544B1 (ko) * 2012-01-19 2018-10-18 삼성전자주식회사 평면 검출 장치 및 방법
US9659393B2 (en) * 2013-10-07 2017-05-23 Intel Corporation Selective rasterization
KR102188543B1 (ko) 2014-02-07 2020-12-08 삼성전자주식회사 그래픽 처리 장치
US10026204B2 (en) 2015-01-27 2018-07-17 Splunk Inc. Efficient point-in-polygon indexing technique for processing queries over geographic data sets
US9916326B2 (en) 2015-01-27 2018-03-13 Splunk, Inc. Efficient point-in-polygon indexing technique for facilitating geofencing operations
US9607414B2 (en) 2015-01-27 2017-03-28 Splunk Inc. Three-dimensional point-in-polygon operation to facilitate displaying three-dimensional structures
US9836874B2 (en) * 2015-01-27 2017-12-05 Splunk Inc. Efficient polygon-clipping technique to reduce data transfer requirements for a viewport
US9767122B2 (en) 2015-01-27 2017-09-19 Splunk Inc. Efficient point-in-polygon indexing technique to facilitate displaying geographic data
KR102354989B1 (ko) 2015-04-14 2022-01-24 삼성전자주식회사 경로 렌더링을 위한 타일 비닝을 수행하는 방법 및 장치.
US10037621B2 (en) * 2015-06-18 2018-07-31 Intel Corporation Hierarchical quadrant based coverage testing for rasterization
GB2574361B (en) * 2017-12-18 2021-03-24 Advanced Risc Mach Ltd Graphics Processing
GB2570172B (en) * 2018-06-29 2020-02-12 Imagination Tech Ltd Conservative Rasterization Using Gradients
GB2591803B (en) 2020-02-07 2022-02-23 Imagination Tech Ltd Graphics processing method and system for rendering items of geometry based on their size
GB2591802B (en) 2020-02-07 2022-03-23 Imagination Tech Ltd Graphics processing method and system for rendering items of geometry based on their size
CN113256764A (zh) * 2021-06-02 2021-08-13 南京芯瞳半导体技术有限公司 一种光栅化装置、方法及计算机存储介质

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5446836A (en) * 1992-10-30 1995-08-29 Seiko Epson Corporation Polygon rasterization
JPH0877338A (ja) * 1994-09-06 1996-03-22 Dainippon Screen Mfg Co Ltd 画像データ格納方法及び画像データ格納装置
US5914722A (en) * 1997-04-14 1999-06-22 Ati Technologies Inc. Memory efficient method for triangle rasterization
US7224364B1 (en) * 1999-02-03 2007-05-29 Ati International Srl Optimal initial rasterization starting point
US6819321B1 (en) * 2000-03-31 2004-11-16 Intel Corporation Method and apparatus for processing 2D operations in a tiled graphics architecture
JP2003529860A (ja) * 2000-03-31 2003-10-07 インテル・コーポレーション タイル型グラフィックス・アーキテクチャ
US7119809B1 (en) * 2000-05-15 2006-10-10 S3 Graphics Co., Ltd. Parallel architecture for graphics primitive decomposition
US7184059B1 (en) * 2000-08-23 2007-02-27 Nintendo Co., Ltd. Graphics system with copy out conversions between embedded frame buffer and main memory
JP2003271985A (ja) * 2002-03-14 2003-09-26 N Technology Kk 並列画像処理方法及びそのシステム
US7061495B1 (en) * 2002-11-18 2006-06-13 Ati Technologies, Inc. Method and apparatus for rasterizer interpolation
US7505043B2 (en) * 2004-08-30 2009-03-17 Qualcomm Incorporated Cache efficient rasterization of graphics data

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10192291B2 (en) 2015-06-23 2019-01-29 Samsung Electronics Co., Ltd. Method and apparatus for performing anti-aliasing in path rendering
US9892534B2 (en) 2015-08-03 2018-02-13 Samsung Electronics Co., Ltd. Method and apparatus for performing path rendering

Also Published As

Publication number Publication date
JP2008117384A (ja) 2008-05-22
EP1918878A2 (en) 2008-05-07
KR101411207B1 (ko) 2014-06-23
EP1918878B1 (en) 2018-12-12
US20110234609A1 (en) 2011-09-29
EP3467780A1 (en) 2019-04-10
JP4966155B2 (ja) 2012-07-04
US8139058B2 (en) 2012-03-20
EP1918878A3 (en) 2009-12-30

Similar Documents

Publication Publication Date Title
KR101411207B1 (ko) 계층적 타일 기반 래스터화 알고리즘
JP5711289B2 (ja) 予測方法、生成方法、及び記録媒体
KR102637736B1 (ko) 그래픽스 처리 방법 및 시스템
US8755592B2 (en) Stereo matching system using dynamic programming and method thereof
KR101072093B1 (ko) Ａｏ를 이용하여 포토리얼리스틱 이미지를 위한 시스템 및 방법
US11074744B2 (en) Method and apparatus for performing tile-based path rendering
US9639971B2 (en) Image processing apparatus and method for processing transparency information of drawing commands
KR102247565B1 (ko) 렌더링 방법 및 장치
KR20160051154A (ko) 렌더링 방법, 렌더링 장치 및 전자 장치
KR20120034293A (ko) 정점 처리 방법 및 장치
KR101030825B1 (ko) 샘플링 패턴을 이용하는 방법, 샘플링 패턴을 생성하는 방법, 안티 에일리어싱 시스템, 및 컴퓨터 판독 가능한 기록매체
JP2010108205A (ja) 超解像画像作成方法
JP2011170846A (ja) 強度に基づくラベル伝播およびレベルセットの確率で画像をセグメント化する方法
CN107146193A (zh) 一种应用于图像处理的基于双显卡的gpu并行计算方法
JP6256704B2 (ja) 画像処理方法、及び画像処理装置
US10134184B2 (en) Method of rendering object including path and rendering apparatus for performing path rendering
KR20090040515A (ko) 적응적 탐색 기법을 이용한 이미지 공간 기반의 음영 처리장치 및 방법
JP4998905B2 (ja) 三次元地形データ高精度化装置、三次元地形データ高精度化方法及びプログラム
US20140185951A1 (en) Summed area computation using ripmap of partial sums
KR20150095144A (ko) 그래픽스 데이터를 렌더링하는 방법 및 장치
JP2009163469A (ja) 大局照明回路
JP2017224947A (ja) 画像生成装置、および画像生成装置の制御方法
JP2006113909A (ja) 画像処理装置、画像処理方法及び画像処理プログラム
EP4042380A1 (en) Soft shadow optimization
JP5924932B2 (ja) 画像処理装置及びその制御方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170523

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 5