KR20080037404A - Printed circuit board and manufacturing method thereof - Google Patents

Printed circuit board and manufacturing method thereof Download PDF

Info

Publication number
KR20080037404A
KR20080037404A KR1020060104524A KR20060104524A KR20080037404A KR 20080037404 A KR20080037404 A KR 20080037404A KR 1020060104524 A KR1020060104524 A KR 1020060104524A KR 20060104524 A KR20060104524 A KR 20060104524A KR 20080037404 A KR20080037404 A KR 20080037404A
Authority
KR
South Korea
Prior art keywords
insulating layer
printed circuit
circuit board
layer
resin
Prior art date
Application number
KR1020060104524A
Other languages
Korean (ko)
Other versions
KR100826349B1 (en
Inventor
박형욱
맹덕영
박세원
서연수
연제식
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060104524A priority Critical patent/KR100826349B1/en
Publication of KR20080037404A publication Critical patent/KR20080037404A/en
Application granted granted Critical
Publication of KR100826349B1 publication Critical patent/KR100826349B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/029—Woven fibrous reinforcement or textile

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

A printed circuit board and a method for manufacturing the same are provided to improve various characteristics by including a first insulating layer and a second insulating layer with different characteristics from each other. A printed circuit board includes an insulating layer(22) and a circuit layer(28). The circuit layer is formed on the insulating layer. The insulating layer is formed by sequentially stacking a first insulating layer(22a) and a second insulating layer(22b) made of different material. A surface of the second insulating layer on which the circuit layer is formed is roughened. The first insulating layer is formed by infiltrating resin into a reinforced fiber. The second insulating layer is made of a mixture of at least two resins.

Description

인쇄회로기판 및 이의 제조 방법{PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD THEREOF}Printed circuit board and its manufacturing method {PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD THEREOF}

도 1a 내지 도 1g는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조 방법을 나타낸 공정 단면도들이다. 1A to 1G are cross-sectional views illustrating a method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention.

도 2는 본 발명의 일 실시예에 따른 인쇄회로기판의 층간 절연층 형성 방법의 일부를 나타낸 도면이다. 2 is a view illustrating a part of a method for forming an interlayer insulating layer of a printed circuit board according to an exemplary embodiment of the present invention.

<도면의 주요 부분에 대한 참조부호의 설명> <Description of reference numerals for the main parts of the drawings>

12: 내층 절연층 22', 22 : 층간 절연층12: inner insulation layer 22 ', 22: interlayer insulation layer

22a: 제1 절연층 22b', 22b: 제2 절연층 22a: first insulating layer 22b ', 22b: second insulating layer

220: 강화 수지 224: 건조기 220: reinforced resin 224: dryer

226: 커튼 코팅226: curtain coating

본 발명은 인쇄회로기판 및 이의 제조 방법에 관한 것으로, 좀더 상세하게는 다양한 특성을 동시에 향상할 수 있는 인쇄회로기판 및 이의 제조 방법에 관한 것이다. The present invention relates to a printed circuit board and a method for manufacturing the same, and more particularly, to a printed circuit board and a method for manufacturing the same that can improve various characteristics at the same time.

인쇄회로기판은 전자 통신 기기 등에 사용되는 가장 기본적인 전자 부품으로서, 전자 통신 기술의 급속한 발전에 따라 인쇄회로기판 기술 또한 급속하게 발전하고 있다. 회로 패턴을 미세화하고 빌드업 공법으로 절연층을 사이에 두고 복수의 회로층을 적층하는 등 인쇄회로기판에 대한 연구가 꾸준히 진행되고 있다. Printed circuit boards are the most basic electronic components used in electronic communication devices and the like, and with the rapid development of electronic communication technology, printed circuit board technology is also rapidly developing. Research on printed circuit boards has been steadily progressed by miniaturizing circuit patterns and stacking a plurality of circuit layers with an insulating layer interposed by a build-up method.

일반적으로 빌드업 공법에서는 절연층과 회로층의 접착 특성을 향상시키기 위하여 절연층에 조면(粗面) 처리를 한 후 이 위에 회로층을 형성한다. 절연층에 조면 처리를 하기 위하여 조면 처리가 가능한 물질로 구성되는 절연층을 형성한 후 미경화 상태에서 화학 약품 등의 조면 처리제로 조면 처리를 하는 방법이 있다. In general, in the build-up method, in order to improve adhesion characteristics between the insulating layer and the circuit layer, a roughening treatment is performed on the insulating layer, and then a circuit layer is formed thereon. In order to perform a roughening treatment on the insulating layer, there is a method of roughening the surface with a roughening agent such as a chemical in an uncured state after forming an insulating layer made of a roughening material.

그런데, 이러한 방법에 따르면 절연층을 조면 처리가 가능한 물질로 형성하여야 하므로, 절연층을 형성하기 위한 물질을 자유롭게 선택할 수 없다. 일반적으로 조면 처리가 가능한 조성물은 내열성, 경직성, 열팽창 계수 등의 특성이 좋지 않아, 인쇄회로기판의 신뢰성이 좋지 않은 문제가 있다. 반대로, 내열성, 경직성, 열팽창 계수 등을 향상할 수 있는 물질로 절연층을 형성하게 되면 조면 처리가 불가능하여 절연층과 회로층의 접착 특성이 좋지 않으며, 회로층의 회로 패턴의 미세화에 어려움이 있다. However, according to this method, since the insulating layer should be formed of a material which can be roughened, the material for forming the insulating layer cannot be freely selected. In general, the roughening treatment composition is poor in heat resistance, rigidity, thermal expansion coefficient and the like, there is a problem that the reliability of the printed circuit board is poor. On the contrary, when the insulating layer is formed of a material capable of improving heat resistance, rigidity, and coefficient of thermal expansion, it is impossible to roughen the surface, so that the adhesion between the insulating layer and the circuit layer is not good, and the circuit pattern of the circuit layer is difficult to refine. .

이와 같이 종래 기술에서는 절연층과 회로층의 접착 특성 향상과 함께 인쇄회로기판의 신뢰성을 동시에 향상시킬 수 없는 기술적 한계가 있음을 알 수 있다. As described above, it can be seen that there is a technical limitation that the reliability of the printed circuit board can not be improved simultaneously with the improvement of the adhesive property between the insulating layer and the circuit layer.

본 발명은 상기한 문제점을 해결하기 위하여 창안된 것으로, 본 발명의 목적은 절연층과 회로층의 접착 특성과 인쇄회로기판의 신뢰성을 함께 향상할 수 있는 인쇄회로기판 및 이의 제조 방법을 제공하는 데 있다. The present invention has been made to solve the above problems, and an object of the present invention is to provide a printed circuit board and a method of manufacturing the same that can improve the adhesion characteristics of the insulating layer and the circuit layer and the reliability of the printed circuit board. have.

상기 목적을 달성하기 위하여 본 발명의 실시예에 따른 인쇄회로기판은, 절연층 및 상기 절연층 위에 형성되는 회로층을 포함하고, 상기 절연층은 서로 다른 물질로 구성되는 제1 절연층 및 제2 절연층이 차례로 적층되어 형성되며, 상기 제2 절연층에서 상기 회로층이 형성되는 면이 조면 처리된다. In order to achieve the above object, a printed circuit board according to an exemplary embodiment of the present invention may include an insulating layer and a circuit layer formed on the insulating layer, and the insulating layer may include a first insulating layer and a second insulating layer. Insulating layers are formed by being stacked one by one, and the surface on which the circuit layer is formed in the second insulating layer is roughened.

상기 제1 절연층은 강화 섬유에 수지를 침투시켜 형성될 수 있다. The first insulating layer may be formed by penetrating a resin into the reinforcing fiber.

상기 제2 절연층은 적어도 둘의 수지가 혼합된 수지로 구성될 수 있다. The second insulating layer may be composed of a resin in which at least two resins are mixed.

상기 제2 절연층에서 상기 회로층이 형성되는 면의 평균 거칠기(Ra)가 0.2㎛ 내지 1㎛이거나, 10점 평균 거칠기(Rz)가 0.5㎛ 내지 3㎛일 수 있다. The average roughness Ra of the surface on which the circuit layer is formed in the second insulating layer may be 0.2 μm to 1 μm, or the 10-point average roughness Rz may be 0.5 μm to 3 μm.

상기 제1 절연층의 두께는 15㎛ 내지 90㎛이고, 상기 제2 절연층의 두께는 1㎛ 내지 10㎛일 수 있다. The first insulating layer may have a thickness of 15 μm to 90 μm, and the second insulating layer may have a thickness of 1 μm to 10 μm.

한편, 본 발명의 실시예에 따른 인쇄회로기판의 제조 방법은, 절연층을 형성하는 단계 및 상기 절연층 위에 회로층을 형성하는 단계를 포함하고, 상기 절연층을 형성하는 단계가, (a) 강화 섬유에 수지를 침투시켜 제1 절연층을 형성하는 단계; (b) 상기 제1 절연층에 상기 제1 절연층과 다른 물질로 구성되는 제2 절연층을 형성하는 단계; 및 (c) 상기 제2 절연층에 조면 처리를 하는 단계를 포함한다. Meanwhile, a method of manufacturing a printed circuit board according to an embodiment of the present invention includes forming an insulating layer and forming a circuit layer on the insulating layer, wherein forming the insulating layer includes: (a) Penetrating the resin into the reinforcing fibers to form a first insulating layer; (b) forming a second insulating layer formed of a material different from the first insulating layer on the first insulating layer; And (c) roughening the second insulating layer.

상기 제2 절연층은 적어도 둘의 수지가 혼합된 수지로 구성될 수 있다. The second insulating layer may be composed of a resin in which at least two resins are mixed.

상기 제1 절연층은 상기 수지에 상기 강화 섬유를 함침시켜 형성될 수 있다. The first insulating layer may be formed by impregnating the resin with the reinforcing fiber.

상기 제2 절연층은 커튼 코팅에 의해 형성될 수 있다.The second insulating layer may be formed by curtain coating.

상기 (a) 단계와 상기 (b) 단계가 연속적인 공정에 의해 수행될 수 있다. Step (a) and step (b) may be performed by a continuous process.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 인쇄회로기판 및 이의 제조 방법을 상세하게 설명하면 다음과 같다. Hereinafter, a printed circuit board and a manufacturing method thereof according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1a 내지 도 1g는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조 방법을 나타낸 공정 단면도들이며, 도 2는 본 발명의 일 실시예에 따른 층간 절연층 형성 방법의 일부를 나타낸 도면이다. 1A to 1G are cross-sectional views illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention, and FIG. 2 is a view illustrating a part of a method for forming an interlayer insulating layer according to an embodiment of the present invention.

먼저, 도 1a에 도시된 바와 같이, 내층 절연층(12)의 양면에 동박(14)이 형성된 동박적층판(10)을 준비한다. 인쇄회로기판의 사용 분야, 용도 등을 고려하여, 동박적층판(10)으로 유리/에폭시 동박 적층판, 내열수지 동박 적층판, 종이/페놀 동박 적층판, 고주파용 동박 적층판, 플렉시블 동박 적층판, 복합 동박 적층판 등에서 적절한 것을 선택할 수 있다. First, as shown in FIG. 1A, a copper foil laminated plate 10 having copper foils 14 formed on both surfaces of an inner layer insulating layer 12 is prepared. In consideration of the field of use of the printed circuit board and the purpose of use, the copper foil laminate 10 is suitable for glass / epoxy copper foil laminate, heat resistant resin copper foil laminate, paper / phenolic copper foil laminate, high frequency copper foil laminate, flexible copper foil laminate, composite copper foil laminate, etc. You can choose.

이어서, 도 1b에 도시된 바와 같이, 동박(도 1a의 참조부호 14, 이하 동일)을 패터닝하여 제1 회로층(16)을 형성한다. Subsequently, as shown in FIG. 1B, the copper foil (reference numeral 14 in FIG. 1A, the same as below) is patterned to form the first circuit layer 16.

명확한 이해를 위하여 도면으로 도시하지 않았지만, 먼저 상기 동박적층판(10)에 비아홀(도시하지 않음)을 형성하고 별도의 동도금층을 형성한 다음 이를 동박(14)과 함께 패터닝하여 제1 회로층(16)을 형성할 수도 있다. 이 때, 비아홀은 CNC(computer numerical control) 드릴, 이산화탄소(CO2) 레이저, UV-YAG 레이저, UV-바나데이트(vanadate) 레이저 등에 의해 형성될 수 있다. Although not illustrated in the drawings for clear understanding, first, a via hole (not shown) is formed in the copper-clad laminate 10, and a separate copper plating layer is formed, and then patterned together with the copper foil 14 to form the first circuit layer 16. ) May be formed. In this case, the via hole may be formed by a computer numerical control (CNC) drill, a carbon dioxide (CO 2 ) laser, a UV-YAG laser, a UV-vanadate laser, or the like.

이 외에도 제1 회로층(16)은 다양한 방법에 의해 형성될 수 있으며 이 또한 본 발명의 범위에 속한다. In addition to this, the first circuit layer 16 may be formed by various methods, which are also within the scope of the present invention.

이어서, 도 1c에 도시된 바와 같이, 제1 회로층(16)을 덮도록 제1 절연층(22a)과 제2 절연층(22b')이 적층된 층간 절연층(22')을 형성한다. Subsequently, as illustrated in FIG. 1C, an interlayer insulating layer 22 ′ in which the first insulating layer 22 a and the second insulating layer 22 b ′ are stacked to cover the first circuit layer 16 is formed.

본 실시예에서는 제1 절연층(22a)이 강화 섬유에 수지를 침투시켜 형성되는 프리프레그 등으로 이루어지며, 제2 절연층(22b')이 조면 처리가 가능한 물질로 이루어진다. In the present embodiment, the first insulating layer 22a is made of a prepreg formed by penetrating resin into the reinforcing fiber, and the second insulating layer 22b 'is made of a material which can be roughened.

즉, 본 실시예에서는 제1 절연층(22a)과 제2 절연층(22b')이 서로 다른 특성을 가지는 서로 다른 물질로 구성된다. 여기서, 서로 다른 물질이라 함은 전체적인 구성이 서로 상이하여 서로 다른 특성을 가지는 것을 의미하며, 일부 물질을 함께 포함하는 경우도 포함될 수 있음은 물론이다. 그 구체적인 물질을 좀더 상세하게 살펴보면 다음과 같다. That is, in the present embodiment, the first insulating layer 22a and the second insulating layer 22b 'are made of different materials having different characteristics. Here, different materials mean that the overall configuration is different from each other and have different characteristics, and of course, may include a case in which some materials are included together. Looking at the specific material in more detail as follows.

제1 절연층(22a)은 강화 섬유에 수지를 침투시켜 형성된 절연층으로, 일례로 프리프레그(prepreg) 등을 들 수 있다. The first insulating layer 22a is an insulating layer formed by penetrating resin into the reinforcing fibers, and examples thereof include prepreg and the like.

여기서, 제1 절연층(22a)의 강화 섬유로는 유리 섬유, 유기 섬유, 무기 섬유 또는 이들의 혼초를 이용할 수 있다. 유리 섬유로는 E, T(S), NE, E, 석영 등의 섬유를 이용한 유리 직섬유 또는 유리 부직섬유가 사용될 수 있다. 유기 섬유로는 액정 폴리에스테르, 전방향족, 폴리옥시벤자졸, 또는 이들의 혼초를 이용할 수 있다. 또는 강성을 향상시키기 위하여 유리 직섬유를 다층으로 적층하여 사용할 수 있다. Here, glass fibers, organic fibers, inorganic fibers, or mixtures thereof may be used as the reinforcing fibers of the first insulating layer 22a. As the glass fibers, glass woven fibers or glass nonwoven fibers using fibers such as E, T (S), NE, E, and quartz may be used. As the organic fiber, liquid crystalline polyester, wholly aromatic, polyoxybenzazole, or mixture thereof can be used. Or in order to improve rigidity, glass woven fiber can be laminated | stacked and used in multiple layers.

제1 절연층(22a)의 수지로는 에폭시 수지에 에폭시 경화제, 경화 촉진제 및 무기 충진제 등을 첨가한 것이 사용될 수 있다. As the resin of the first insulating layer 22a, an epoxy curing agent, a curing accelerator, an inorganic filler, or the like may be used as the resin.

여기서, 에폭시 수지로는 다양한 물질이 하나 또는 둘 이상 혼합되어 사용될 수 있으며, 일례로 비스페놀(bisphenol) A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 노볼락(novolac)형 에폭시 수지 등이 있다. Here, the epoxy resin may be used by mixing one or more of a variety of materials, for example, a bisphenol (A) epoxy resin, a bisphenol F-type epoxy resin, a novolak-type epoxy resin and the like.

에폭시 경화제로는 지방족 폴리아민, 방향족 폴리아민, 산무수물계 경화제, 디시안디아미드(dicyandiamide) 등이 있다. 지방족 폴리아민으로는 디에틸렌트리아민(diethylenetriamine), 트리에틸렌테트라민(triethylenetetramine), 폴리아미드아민(polyamideamine) 등이 있다. 방향족 폴리아민으로는 메타페닐렌디아민(m-phenylenediamine), 디아미노디페닐메탄(diaminodiphenylmethane), 디아미노디페닐술폰(diaminodiphenylsulfone) 등이 있다. 산무수물계 경화제로는 무수프탈산(phthalic anhydride), 테트라하이드로무수프탈산(tetrahydrophthalic anhydride), 헥사하이드로무수프탈산(hexahydrophthalic anhydride), 메틸테트라하이드로무수프탈산(methyltetrahydrophthalic anhydride), 무수메틸나지크산, 무수피로메리트산, 도니세닐계 산무수물 등이 있다. Epoxy curing agents include aliphatic polyamines, aromatic polyamines, acid anhydride curing agents, dicyandiamide, and the like. Aliphatic polyamines include diethylenetriamine, triethylenetetramine, polyamideamine, and the like. Aromatic polyamines include m-phenylenediamine, diaminodiphenylmethane, diaminodiphenylsulfone, and the like. Acid anhydride-based curing agents include phthalic anhydride, tetrahydrophthalic anhydride, hexahydrophthalic anhydride, methyltetrahydrophthalic anhydride, methylnaziric anhydride, and pyromelli anhydride. Acids, donisenyl acid anhydrides, and the like.

경화 촉진제로는 벤질디메틸아민 등의 제3 아민이나 이미다졸류가 사용될 수 있다. As the curing accelerator, a third amine such as benzyldimethylamine or imidazole may be used.

무기 충진제로는 바륨 설페이트, 바륨 티타네이트, 실리콘 옥사이드, 알루미늄 옥사이드, 수산화 알루미늄 등이 사용될 수 있다. As the inorganic filler, barium sulfate, barium titanate, silicon oxide, aluminum oxide, aluminum hydroxide and the like can be used.

인쇄회로기판의 사용 분야 및 용도 등을 고려하여 상기 에폭시 수지, 에폭시 경화제, 경화 촉진제 및 무기 충진제를 적절히 배합하여 제1 절연층(22a)의 수지를 형성하는 것이 바람직하다. It is preferable to form the resin of the first insulating layer 22a by appropriately mixing the epoxy resin, the epoxy curing agent, the curing accelerator, and the inorganic filler in consideration of the field of use of the printed circuit board, the use, and the like.

일례로, 10 내지 50 중량%의 비스페놀 A형 에폭시 수지, 2 내지 20 중량%의 비스페놀 F형 에폭시 수지, 10 내지 30 중량%의 노볼락형 에폭시 수지에 0.1 내지 5 중량%의 경화 촉진제, 5 내지 50 중량%의 무기 충진제와, 에폭시 당량에 맞는 양의 에폭시 경화제를 첨가하여 제1 절연층(22a)의 수지를 형성할 수 있다. For example, 10 to 50% by weight of bisphenol A type epoxy resin, 2 to 20% by weight of bisphenol F type epoxy resin, 10 to 30% by weight of novolak type epoxy resin, 0.1 to 5% by weight of curing accelerator, 5 to 5% The resin of the first insulating layer 22a may be formed by adding an inorganic filler of 50% by weight and an epoxy curing agent in an amount corresponding to the epoxy equivalent.

그러나, 본 발명은 이에 한정되는 것이 아니며, 제1 절연층(22a)의 수지에 상기에서 제시한 물질 이외의 물질이 더 포함되는 등 다양하게 변형이 가능하며 이 또한 본 발명의 범위에 속한다. However, the present invention is not limited thereto, and various modifications are possible such that the resin of the first insulating layer 22a further includes a material other than the above-described material, which is also within the scope of the present invention.

그리고 제2 절연층(22b')은 조면 처리에 사용되는 화학 약품에 대해 상대적으로 약한 수지와 상대적으로 강한 수지가 혼합된 수지로 구성되어, 화학 약품 처리에 의해 상기 화학 약품에 대해 상대적으로 약한 수지가 제거됨으로써 조면을 형성할 수 있다. In addition, the second insulating layer 22b ′ is composed of a resin in which a resin that is relatively weak with respect to a chemical used for roughening and a resin that is relatively strong is mixed, and thus a resin that is relatively weak with respect to the chemical by chemical treatment. The rough surface can be formed by removing.

화학 약품에 대해 상대적으로 약한 수지로 열가소성 수지가 있다. 이러한 열가소성 수지로 폴리에틸렌 수지(polyethylene resin), 폴리프로필렌 수지(polypropylene resin), 폴리에스테르 수지(polyester resin), 폴리스티렌 수지(polystyrene resin), 아크릴 수지(acrylic resin), 염화비닐수지(polyvinylchloride), 셀룰로이드 수지(celluloid resin), 폴리메틸렌메타클레이트(PMMA), 폴리에틸렌테레프탈레이트(PET), 폴리아미드(PA), 폴리카보네이트(PC), 폴리부틸렌테레프탈레이트(PBT) 등이 있다. Relatively weak resins for chemicals are thermoplastics. Such thermoplastic resins include polyethylene resins, polypropylene resins, polyester resins, polystyrene resins, acrylic resins, polyvinylchloride, and celluloid resins. (celluloid resin), polymethylene methacrylate (PMMA), polyethylene terephthalate (PET), polyamide (PA), polycarbonate (PC), polybutylene terephthalate (PBT) and the like.

화학 약품에 대해 상대적으로 강한 수지로 전술한 제1 절연층(22a)에서 사용되는 에폭시 수지, 또는 시아네이트 에스테르계 수지 등이 사용될 수 있다. 시아네 이트 에스테르계 수지를 사용하는 경우에는 이의 경화를 위한 나트턴계, 옥탄계의 금속 촉매가 더 첨가될 수 있다.As a resin that is relatively strong against chemicals, an epoxy resin, a cyanate ester resin, or the like used in the above-described first insulating layer 22a may be used. In the case of using a cyanate ester-based resin, a metal catalyst of a natton-based or octane-based catalyst for curing thereof may be further added.

상기 화학 약품에 상대적으로 약한 수지, 상기 화학 약품에 상대적으로 강한 수지, 금속 촉매 등을 적절히 배합하여 제2 절연층(22b')의 수지를 형성하는 것이 바람직하다. It is preferable to form a resin of the second insulating layer 22b 'by appropriately blending a resin relatively weak to the chemical, a resin relatively strong to the chemical, a metal catalyst and the like.

일례로, 0 내지 50 중량%의 비스페놀 A형 에폭시 수지, 2 내지 20 중량%의 비스페놀 F형 에폭시 수지, 10 내지 30 중량%의 노볼락형 에폭시 수지로 구성된 에폭시 수지 30 내지 90중량%에, 10 내지 50 중량%의 시아네이트 에스테르계 수지, 1 내지 30 중량%의 열가소성수지, 1ppm(parts per million) 내지 5000ppm의 금속 촉매를 혼합하여 제2 절연층(22b')를 형성할 수 있다. In one example, 10 to 30% by weight of an epoxy resin composed of 0 to 50% by weight of a bisphenol A type epoxy resin, 2 to 20% by weight of a bisphenol F type epoxy resin, and 10 to 30% by weight of a novolak type epoxy resin. To 50% by weight of cyanate ester resin, 1 to 30% by weight of thermoplastic resin, 1ppm (parts per million) to 5000ppm of the metal catalyst may be mixed to form a second insulating layer (22b ').

그러나, 본 발명은 이에 한정되는 것이 아니며, 제2 절연층(22b')에 상기에서 제시한 물질 이외의 물질이 더 포함되는 등 다양하게 변형이 가능하며 이 또한 본 발명의 범위에 속한다. However, the present invention is not limited thereto, and the second insulating layer 22b ′ may further include various materials other than the above-described materials, and the present invention may be modified within the scope of the present invention.

제1 절연층(22a)은 인쇄회로기판을 박형화하면서 제1 회로층(16)과 제2 회로층(도 1g의 참조부호 28, 이하 동일)의 전기적 절연, 및 적절한 내열성, 경직성, 저열팽창 계수를 확보할 수 있는 두께로 형성되는 것이 바람직하다. 이에 따라 제1 절연층(22a)은 15㎛ 내지 90㎛의 두께를 가질 수 있다. The first insulating layer 22a thins the printed circuit board while electrically insulating the first circuit layer 16 and the second circuit layer (reference numeral 28 of FIG. 1G, hereinafter identical), and appropriate heat resistance, rigidity, and low thermal expansion coefficient. It is preferable to be formed in a thickness that can secure. Accordingly, the first insulating layer 22a may have a thickness of 15 μm to 90 μm.

그리고 제2 절연층(22b')은 인쇄회로기판을 박형화하면서 조면 처리 공정에서 제1 절연층(22a)이 노출되지 않을 정도의 두께로 형성되는 것이 바람직하다. 이에 따라 제2 절연층(22b')은 1㎛ 내지 10㎛의 두께를 가질 수 있다. The second insulating layer 22b ′ is preferably formed to a thickness such that the first insulating layer 22a is not exposed in the roughening process while thinning the printed circuit board. Accordingly, the second insulating layer 22b ′ may have a thickness of about 1 μm to about 10 μm.

그러나, 본 발명이 상기 제1 절연층(22a) 및 제2 절연층(22b')의 두께에 한정되는 것이 아니며 인쇄회로기판의 기술 발전 등에 따라 이 두께가 다양하게 변화될 수 있음은 물론이다. However, the present invention is not limited to the thicknesses of the first insulating layer 22a and the second insulating layer 22b ', and of course, the thickness may be variously changed according to the technological development of the printed circuit board.

도 2를 참조하여, 제1 절연층(22a) 및 제2 절연층(22b')을 포함하는 층간 절연층(22')의 형성 공정의 일 실시예를 설명하면 다음과 같다. 먼저 롤(R)들로 강화 섬유(220)의 이동 방향을 제어하여 강화 섬유(220)를 수지(222)에 함침시켜 강화 섬유(220)에 수지(222)가 침투되도록 한 다음 건조기(224)에서 건조시켜 제1 절연층(22a)을 형성한다. 연속 공정으로 제1 절연층(22a) 위에 커튼 코팅(226)으로 제2 절연층(22b')을 형성한다. 이에 따르면 제1 절연층(22a)과 제2 절연층(22b')을 연속 공정으로 형성하여 생산성을 향상시킬 수 있다. Referring to FIG. 2, an embodiment of the process of forming the interlayer insulating layer 22 ′ including the first insulating layer 22a and the second insulating layer 22b ′ will be described. First, the rolls R control the moving direction of the reinforcing fiber 220 to impregnate the reinforcing fiber 220 in the resin 222 so that the resin 222 penetrates the reinforcing fiber 220 and then the dryer 224. To form a first insulating layer 22a. In a continuous process, the second insulating layer 22b 'is formed with the curtain coating 226 on the first insulating layer 22a. As a result, the first insulating layer 22a and the second insulating layer 22b 'may be formed in a continuous process to improve productivity.

그러나 본 발명이 이에 한정되는 것은 아니며, 이 외의 다양한 방법으로 제1 절연층(22a)과 제2 절연층(22b')을 형성할 수 있으며 이 또한 본 발명의 범위에 속한다. However, the present invention is not limited thereto, and the first insulating layer 22a and the second insulating layer 22b 'may be formed by various other methods, which are also within the scope of the present invention.

그리고, 도 1d에 도시된 바와 같이, 제2 절연층(22b')의 상면(S), 즉 제2 회로층(28)이 형성될 면에 에칭액 등을 이용하여 조면 처리를 하여 제2 절연층(22b)의 형성을 완료한다. As shown in FIG. 1D, the top surface S of the second insulating layer 22b ′, that is, the surface on which the second circuit layer 28 is to be formed is roughened using an etching solution or the like to form a second insulating layer. Formation of 22b is completed.

이 때, 제2 절연층(22)의 상면(S)의 평균 거칠기(Ra)가 0.2㎛ 내지 1㎛가 되도록 하거나, 10점 평균 거칠기(Rz)가 0.5㎛ 내지 3㎛가 되도록 하는 것이 바람직하다. 그러나 본 발명이 이에 한정되는 것이 아니며 제2 절연층(22b)과 제2 회로층(28)의 접착 특성을 향상할 수 있는 정도의 평균 거칠기를 가지도록 하면 족하 다. At this time, it is preferable that the average roughness Ra of the upper surface S of the second insulating layer 22 is 0.2 μm to 1 μm, or the 10-point average roughness Rz is 0.5 μm to 3 μm. . However, the present invention is not limited thereto, and it is sufficient to have an average roughness that can improve the adhesion characteristics of the second insulating layer 22b and the second circuit layer 28.

이어서, 도 1e 내지 도 1g에 도시된 바와 같이, 층간 절연층(20)의 상면(S)에 제2 회로층(28)을 형성한다. 이를 좀더 상세하게 설명한다. Subsequently, as illustrated in FIGS. 1E to 1G, the second circuit layer 28 is formed on the upper surface S of the interlayer insulating layer 20. This is explained in more detail.

도 1e에 도시된 바와 같이, 제2 절연층(22b)의 상면(S)에 무전해 동도금층(24')을 형성한다. 여기서, 무전해 동도금층(24')의 두께는 0.5㎛ 내지 2㎛인 것이 바람직하다. 무전해 동도금층(24')의 두께가 너무 얇은 경우에는 도금 불량이 일어날 수 있으며, 너무 두꺼운 경우에는 무전해 동도금층(24')의 에칭에 많은 시간이 소요되어 공정 시간이 늘어날 수 있기 때문이다. 그러나, 본 발명이 이러한 두께에 한정되는 것은 아니다. As shown in FIG. 1E, the electroless copper plating layer 24 ′ is formed on the upper surface S of the second insulating layer 22b. Here, it is preferable that the thickness of the electroless copper plating layer 24 'is 0.5 micrometer-2 micrometers. If the thickness of the electroless copper plating layer 24 ′ is too thin, plating failure may occur. If the thickness of the electroless copper plating layer 24 ′ is too thick, a large amount of time is required to etch the electroless copper plating layer 24 ′, thereby increasing the process time. . However, the present invention is not limited to this thickness.

도 1f에 도시된 바와 같이, 원하는 패턴에 따라 전해 동도금층(26)을 형성한다. As shown in Fig. 1F, an electrolytic copper plating layer 26 is formed according to a desired pattern.

도 1g에 도시된 바와 같이, 전해 동도금층(26)이 형성되지 않은 부분의 무전해 동도금층을 제거하여 무전해 동도금층(24)과 전해 동도금층(26)으로 구성되는 제2 회로층(28)의 제조를 완료한다. As shown in FIG. 1G, the second circuit layer 28 composed of the electroless copper plating layer 24 and the electrolytic copper plating layer 26 by removing the electroless copper plating layer of the portion where the electrolytic copper plating layer 26 is not formed is shown. To complete).

본 실시예에서는 제2 회로층(28)의 제조를 위하여 세미 어디티브(semi-additive)법을 사용하였지만 본 발명이 이에 한정되는 것은 아니며, 이외의 다양한 방법을 사용할 수 있음은 물론이다. In the present embodiment, a semi-additive method is used to manufacture the second circuit layer 28, but the present invention is not limited thereto, and various other methods may be used.

본 실시예에 따른 인쇄회로기판은 그 위에 제2 회로층(28)이 형성되는 층간 절연층(22)이 서로 다른 특성을 가지는 제1 절연층(22a)과 제2 절연층(22b)으로 구성되어 인쇄회로기판의 다양한 특성을 함께 향상시킬 수 있다. The printed circuit board according to the present exemplary embodiment includes a first insulating layer 22a and a second insulating layer 22b in which the interlayer insulating layer 22 on which the second circuit layer 28 is formed is different from each other. Therefore, various characteristics of the printed circuit board may be improved together.

즉, 강화 섬유에 수지를 침투시켜 형성된 제1 절연층(22a)을 상대적으로 두꺼운 두께로 형성하여 내열성, 경직성을 향상시키고 저열팽창 계수를 구현함으로써 인쇄회로기판의 신뢰성을 향상시킬 수 있다. 또한 조면 처리가 가능한 물질로 형성된 제2 절연층(22b)을 상대적으로 얇은 두께로 형성하여 다른 특성을 저하시키지 않으면서, 조면 처리에 의해 층간 절연층(22)과 제2 회로층(28)의 접착 특성을 향상시킬 수 있다. 이 때, 제2 회로층(28)을 형성하는 공정에서 세미 어디티브 공법을 이용할 수 있어 회로 패턴의 미세화를 구현할 수 있다. That is, the first insulating layer 22a formed by penetrating the resin into the reinforcing fiber may be formed to have a relatively thick thickness, thereby improving heat resistance and rigidity, and implementing a low thermal expansion coefficient, thereby improving reliability of the printed circuit board. In addition, the second insulating layer 22b formed of a material capable of roughening is formed to have a relatively thin thickness, and the roughening treatment of the interlayer insulating layer 22 and the second circuit layer 28 is performed without degrading other characteristics. Adhesion properties can be improved. In this case, the semi-additive process may be used in the process of forming the second circuit layer 28 to realize miniaturization of the circuit pattern.

본 실시예에서는 층간 절연층(22)이 제1 절연층(22a)과 제2 절연층(22b)을 포함하는 것을 예시하였으나, 본 발명이 이에 한정되는 것은 아니며 내층 절연층(12)이 서로 다른 특성의 적어도 둘의 절연을 포함할 수도 있다. In the present exemplary embodiment, the interlayer insulating layer 22 includes the first insulating layer 22a and the second insulating layer 22b. However, the present invention is not limited thereto and the inner insulating layers 12 are different from each other. It may also include at least two insulation of properties.

즉, 이상을 통해 본 발명의 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형 또는 변경하여 실시하는 것이 가능하며 이 또한 본 발명의 범위에 속하는 것은 당연하다.That is, the embodiments of the present invention have been described above, but the present invention is not limited thereto, and the present invention may be modified or modified in various ways within the scope of the claims and the detailed description of the invention and the accompanying drawings. Naturally, this also belongs to the scope of the present invention.

상술한 바와 같이 본 발명의 일 실시예에 따른 인쇄회로기판은, 서로 다른 특성을 가지는 제1 절연층과 제2 절연층을 포함하여 인쇄회로기판의 다양한 특성을 함께 향상시킬 수 있다. 즉, 종래에 함께 향상시킬 수 없었던 다양한 특성을 함께 향상시킴으로써 전자 통신 기기에 적용되어 더 우수한 특성을 가질 수 있도록 한다. As described above, the printed circuit board according to the exemplary embodiment of the present invention may improve various characteristics of the printed circuit board including the first insulating layer and the second insulating layer having different characteristics. That is, by improving the various characteristics that could not be improved together in the prior art to be applied to an electronic communication device to have a better characteristic.

여기서, 제1 절연층은 강화 섬유에 수지를 침투시킨 물질로 형성하여 내열성, 경직성을 향상시키고 저열팽창 계수를 구현하여 신뢰성을 향상시키는 한편, 제2 절연층은 조면 처리가 가능한 물질로 형성하여 절연층과 회로층의 접착 특성을 향상시킬 수 있다. Here, the first insulating layer is formed of a material that penetrates the resin into the reinforcing fiber to improve heat resistance and stiffness, and implement a low thermal expansion coefficient to improve reliability, while the second insulating layer is formed of a material that can be roughened and insulated. The adhesive property of a layer and a circuit layer can be improved.

이 때, 제1 절연층은 내열성, 경직성, 저열팽창 계수를 구현할 수 있도록 상대적으로 두꺼운 두께로 형성하고 제2 절연층은 조면 처리가 가능할 정도의 상대적으로 얇은 두께로 형성하여 상기 효과를 배가시킬 수 있다. At this time, the first insulating layer is formed to a relatively thick thickness to implement heat resistance, rigidity, low thermal expansion coefficient, and the second insulating layer is formed to a relatively thin thickness to roughen the process can double the effect. have.

그리고, 본 발명에서는 회로층의 회로 패턴 형성 방법으로 세미 어디티브 공법을 적용할 수 있어 미세 회로 패턴을 구현할 수 있다. 이에 따라 인쇄회로기판의 소형화 및 박형화에 기여할 수 있다. In addition, in the present invention, a semicircular method may be applied as a circuit pattern forming method of a circuit layer, thereby realizing a fine circuit pattern. This can contribute to miniaturization and thinning of the printed circuit board.

한편, 본 발명의 일 실시예에 따른 인쇄회로기판의 제조 방법에 따르면, 제1 절연층과 제2 절연층을 연속 공정으로 형성하여 공정을 단순화할 수 있다. On the other hand, according to the method for manufacturing a printed circuit board according to an embodiment of the present invention, it is possible to simplify the process by forming the first insulating layer and the second insulating layer in a continuous process.

Claims (12)

절연층 및 상기 절연층 위에 형성되는 회로층을 포함하는 인쇄회로기판에 있어서, In a printed circuit board comprising an insulating layer and a circuit layer formed on the insulating layer, 상기 절연층은 서로 다른 물질로 구성되는 제1 절연층 및 제2 절연층이 차례로 적층되어 형성되며, 상기 제2 절연층에서 상기 회로층이 형성되는 면이 조면 처리되는 것을 특징으로 하는 인쇄회로기판. The insulating layer is formed by sequentially stacking a first insulating layer and a second insulating layer made of different materials, and the surface on which the circuit layer is formed in the second insulating layer is roughened. . 제1항에 있어서,The method of claim 1, 상기 제1 절연층은 강화 섬유에 수지를 침투시켜 형성된 것을 특징으로 하는 인쇄회로기판. The first insulating layer is a printed circuit board, characterized in that formed by penetrating the resin into the reinforcing fiber. 제1항에 있어서,The method of claim 1, 상기 제2 절연층은 적어도 둘의 수지가 혼합된 수지로 구성되는 것을 특징으로 하는 인쇄회로기판.The second insulating layer is a printed circuit board, characterized in that composed of a resin in which at least two resins are mixed. 제1항에 있어서,The method of claim 1, 상기 제2 절연층에서 상기 회로층이 형성되는 면의 평균 거칠기(Ra)가 0.2㎛ 내지 1㎛인 것을 특징으로 하는 인쇄회로기판. Printed circuit board, characterized in that the average roughness (Ra) of the surface on which the circuit layer is formed in the second insulating layer is 0.2㎛ 1㎛. 제1항에 있어서, The method of claim 1, 상기 제2 절연층에서 상기 회로층이 형성되는 면의 10점 평균 거칠기(Rz)가 0.5㎛ 내지 3㎛인 것을 특징으로 하는 인쇄회로기판. Printed circuit board, characterized in that the 10-point average roughness (Rz) of the surface on which the circuit layer is formed in the second insulating layer is 0.5㎛ to 3㎛. 제1항에 있어서,The method of claim 1, 상기 제1 절연층의 두께는 15㎛ 내지 90㎛인 것을 특징으로 하는 인쇄회로기판. Printed circuit board, characterized in that the thickness of the first insulating layer is 15㎛ to 90㎛. 제1항에 있어서, The method of claim 1, 상기 제2 절연층의 두께는 1㎛ 내지 10㎛인 것을 특징으로 하는 인쇄회로기판. Printed circuit board, characterized in that the thickness of the second insulating layer is 1㎛ 10㎛. 절연층을 형성하는 단계 및 상기 절연층 위에 회로층을 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법에 있어서, In the manufacturing method of a printed circuit board comprising the step of forming an insulating layer and forming a circuit layer on the insulating layer, 상기 절연층을 형성하는 단계는, Forming the insulating layer, (a) 강화 섬유에 수지를 침투시켜 제1 절연층을 형성하는 단계; (a) penetrating the resin into the reinforcing fibers to form a first insulating layer; (b) 상기 제1 절연층에 상기 제1 절연층과 다른 물질로 구성되는 제2 절연층을 형성하는 단계; 및 (b) forming a second insulating layer formed of a material different from the first insulating layer on the first insulating layer; And (c) 상기 제2 절연층에 조면 처리를 하는 단계(c) roughening the second insulating layer 를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조 방법. Method of manufacturing a printed circuit board comprising a. 제8항에 있어서,The method of claim 8, 상기 제2 절연층은 적어도 둘의 수지가 혼합된 수지로 구성되는 것을 특징으로 하는 인쇄회로기판의 제조 방법.The second insulating layer is a manufacturing method of a printed circuit board, characterized in that composed of a resin in which at least two resins are mixed. 제8항에 있어서,The method of claim 8, 상기 제1 절연층은 상기 수지에 상기 강화 섬유를 함침시켜 형성되는 것을 특징으로 하는 인쇄회로기판의 제조 방법.And the first insulating layer is formed by impregnating the resin with the reinforcing fiber. 제8항에 있어서,The method of claim 8, 상기 제2 절연층은 커튼 코팅에 의해 형성되는 것을 특징으로 하는 인쇄회로기판의 제조 방법. The second insulating layer is a manufacturing method of a printed circuit board, characterized in that formed by curtain coating. 제8항에 있어서, The method of claim 8, 상기 (a) 단계와 상기 (b) 단계가 연속적인 공정에 의해 수행되는 것을 특징으로 하는 인쇄회로기판의 제조 방법. The method of manufacturing a printed circuit board, wherein step (a) and step (b) are performed by a continuous process.
KR1020060104524A 2006-10-26 2006-10-26 Printed circuit board and manufacturing method thereof KR100826349B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060104524A KR100826349B1 (en) 2006-10-26 2006-10-26 Printed circuit board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060104524A KR100826349B1 (en) 2006-10-26 2006-10-26 Printed circuit board and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20080037404A true KR20080037404A (en) 2008-04-30
KR100826349B1 KR100826349B1 (en) 2008-05-02

Family

ID=39575406

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060104524A KR100826349B1 (en) 2006-10-26 2006-10-26 Printed circuit board and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100826349B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021256870A1 (en) * 2020-06-17 2021-12-23 엘지이노텍 주식회사 Resin-coated copper foil, and circuit board comprising same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102125905B1 (en) 2013-04-25 2020-06-24 삼성디스플레이 주식회사 printed circuit board, display device and manufacturing method of printed circuit board

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW478089B (en) 1999-10-29 2002-03-01 Hitachi Ltd Semiconductor device and the manufacturing method thereof
JP2004179545A (en) * 2002-11-28 2004-06-24 Kyocera Corp Wiring board
JP2004207338A (en) * 2002-12-24 2004-07-22 Kyocera Corp Wiring board
CN100518449C (en) 2003-03-04 2009-07-22 日本瑞翁株式会社 Process for producing multilayer printed wiring board and multilayer printed wiring board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021256870A1 (en) * 2020-06-17 2021-12-23 엘지이노텍 주식회사 Resin-coated copper foil, and circuit board comprising same

Also Published As

Publication number Publication date
KR100826349B1 (en) 2008-05-02

Similar Documents

Publication Publication Date Title
TWI450666B (en) Production method of multilayer printed wiring board and multilayer printed wiring board
JP5573869B2 (en) Resin composition for interlayer insulation layer of multilayer printed wiring board
KR102472271B1 (en) Circuit board and method for manufacturing the same
JP2007254710A (en) Resin composition for interlayer insulation layer of multi-layer printed circuit board
KR102000921B1 (en) Insulating resin sheet
JP5446866B2 (en) Epoxy resin composition
KR100826349B1 (en) Printed circuit board and manufacturing method thereof
JP6252658B2 (en) Insulating resin sheet
JP6631902B2 (en) Circuit board manufacturing method
JP2015076589A (en) Laminate sheet
JP5378954B2 (en) Prepreg and multilayer printed wiring boards
JP2006135278A (en) Insulating resin film for printed wiring board and printed wiring board using it
JP2003258423A (en) Method of manufacturing multilayered printed board
US11664240B2 (en) Method for producing laminate having patterned metal foil, and laminate having patterned metal foil
JP2003051657A (en) Method for manufacturing printed circuit substrate having ultra fine wiring pattern
JP2007115993A (en) Printed wiring board, its production method and multilayered printed wiring board
JP2005150424A (en) Multilayer wiring board and manufacturing method thereof
JP2019197934A (en) Method of manufacturing circuit board
JP2008274002A (en) Resin composition, prepreg by using the same, metal-clad laminate plate, resin-attached metal foil, adhesive film and printed wiring board
JP2003017835A (en) Method of manufacturing printed wiring board with ultra fine wire pattern
JPH06350207A (en) Rigid flex printed wiring board and production thereof
JPH0784513B2 (en) Cured prepreg and epoxy resin composition for cured prepreg
JP2002124766A (en) Production method for multilayer printed board
JP2003062945A (en) Laminate with resin and multilayered printed wiring board
JP2000101251A (en) Multilayer printed wiring board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee