KR20080032323A - Liquid crystal display device and method for manufacturing the same - Google Patents

Liquid crystal display device and method for manufacturing the same Download PDF

Info

Publication number
KR20080032323A
KR20080032323A KR1020060097912A KR20060097912A KR20080032323A KR 20080032323 A KR20080032323 A KR 20080032323A KR 1020060097912 A KR1020060097912 A KR 1020060097912A KR 20060097912 A KR20060097912 A KR 20060097912A KR 20080032323 A KR20080032323 A KR 20080032323A
Authority
KR
South Korea
Prior art keywords
substrate
protrusion
gate line
forming
layer
Prior art date
Application number
KR1020060097912A
Other languages
Korean (ko)
Other versions
KR101264699B1 (en
Inventor
강동진
고정무
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020060097912A priority Critical patent/KR101264699B1/en
Publication of KR20080032323A publication Critical patent/KR20080032323A/en
Application granted granted Critical
Publication of KR101264699B1 publication Critical patent/KR101264699B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1339Gaskets; Spacers; Sealing of cells
    • G02F1/13394Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133345Insulating layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133371Cells with varying thickness of the liquid crystal layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

An LCD(Liquid Crystal Display) and a manufacturing method thereof are provided to enable only a column spacer for maintaining a cell gap to be contacted with a corresponding structure with a small area in an attachment state, thereby stably removing touch defects caused by reduction of a friction surface. First and second substrates(100,200) face each other. Gate lines(101) and data lines define a pixel area by crossing each other on the first substrate. A pixel electrode is formed on the pixel area. A TFT(Thin Film Transistor) comprises a gate electrode protruded from the gate line at an intersection between the gate line and the data line, a semiconductor layer on the gate electrode, a source electrode protruded from the data lines of both sides of the semiconductor layer, and a drain electrode spaced from the source electrode. On the gate line, a first protrusion(130) is formed by lamination of a first pattern(110a) of the same layer as the semiconductor layer and a second pattern of the same layer as the data line. A second protrusion(140) is composed with the same layer as the semiconductor layer on the first substrate. A first column spacer(210) is formed on the second substrate so that the first protrusion can be corresponded to its part. A second column spacer(220) is formed on the second substrate so that the second protrusion can be corresponded to its part.

Description

액정 표시 장치 및 이의 제조 방법{Liquid Crystal Display Device and Method for Manufacturing the Same} Liquid crystal display device and method for manufacturing the same

도 1은 칼럼 스페이서를 포함하는 액정 표시 장치를 나타낸 단면도1 is a cross-sectional view of an LCD including a column spacer.

도 2a 및 도 2b는 칼럼 스페이서를 포함하는 액정 표시 장치의 터치 불량을 나타낸 평면도 및 단면도2A and 2B are plan and cross-sectional views illustrating a touch failure of a liquid crystal display including a column spacer.

도 3은 본 발명의 액정 표시 장치의 돌기 구조를 나타낸 단면도3 is a cross-sectional view showing the protrusion structure of the liquid crystal display of the present invention.

도 4는 본 발명의 제 1 실시예에 따른 액정 표시 장치를 나타낸 단면도4 is a cross-sectional view of a liquid crystal display according to a first exemplary embodiment of the present invention.

도 5는 본 발명의 제 2 실시예에 따른 액정 표시 장치를 나타낸 단면도5 is a cross-sectional view of a liquid crystal display according to a second exemplary embodiment of the present invention.

도 6은 본 발명의 액정 표시 장치를 나타낸 평면도6 is a plan view showing a liquid crystal display of the present invention.

도 7은 도 6의 I~I', Ⅱ~Ⅱ' 및 Ⅲ~Ⅲ' 선상의 단면도FIG. 7 is a cross-sectional view taken along line II through II ', II through II', and III through III 'of FIG.

도 8a 내지 도 8e는 도 6의 I~I', Ⅱ~Ⅱ', Ⅲ~Ⅲ' 및 Ⅳ~Ⅳ' 선상의 공정 단면도8A to 8E are cross-sectional views taken along line I-I ', II-II', III-III 'and IV-IV' of FIG.

*도면의 주요 부분에 대한 설명** Description of the main parts of the drawings *

100 : 제 1 기판 101 : 게이트 라인100: first substrate 101: gate line

101a : 게이트 전극 102 : 데이터 라인101a: gate electrode 102: data line

102a : 소오스 전극 102b : 드레인 전극102a: source electrode 102b: drain electrode

103 : 화소 전극 104 : 반도체층103: pixel electrode 104: semiconductor layer

105 : 게이트 절연막 106 : 보호막105: gate insulating film 106: protective film

106a : 콘택홀 107 : 공통 라인106a: contact hole 107: common line

107a : 공통 전극 110a : 제 1 반도체층 패턴107a: common electrode 110a: first semiconductor layer pattern

110b : 제 2 반도체층 패턴, 제 2 돌기 130 : 제 1 돌기110b: second semiconductor layer pattern, second protrusion 130: first protrusion

135 : 제 1 돌기 140 : 제 2 돌기135: first projection 140: second projection

200 : 제 2 기판200: second substrate

201 : 블랙 매트릭스층 202 : 컬러 필터층201: black matrix layer 202: color filter layer

203 : 오버코트층 211 : 반도체층 물질층203: overcoat layer 211: semiconductor layer material layer

212 : 소오스/드레인 금속층 210 : 제 1 칼럼 스페이서212: source / drain metal layer 210: first column spacer

220 : 제 2 칼럼 스페이서 230 : 제 3 칼럼 스페이서220: second column spacer 230: third column spacer

300 : 마스크 301 : 차광부300: mask 301: light shield

302 : 반투과부 303 : 투과부302: transflective part 303: transmissive part

본 발명은 액정 표시 장치에 관한 것으로 특히, 게이트 라인의 두께가 작을 경우에도 표시 불량을 방지할 수 있도록, 칼럼 스페이서와 대향 기판 대응 관계를 다양하게 한 액정 표시 장치 및 이의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device having various relationship between a column spacer and an opposing substrate so as to prevent display defects even when the gate line thickness is small, and a manufacturing method thereof.

정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.As the information society develops, the demand for display devices is increasing in various forms, and in recent years, liquid crystal display devices (LCDs), plasma display panels (PDPs), electro luminescent displays (ELD), and vacuum fluorescent (VFD) Various flat panel display devices such as displays have been studied, and some of them are already used as display devices in various devices.

그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이하는 텔레비젼 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.Among them, LCD is the most widely used as the substitute for CRT (Cathode Ray Tube) for mobile image display device because of its excellent image quality, light weight, thinness, and low power consumption. In addition to the use of the present invention has been developed in various ways such as a television and a computer monitor for receiving and displaying broadcast signals.

이와 같은 액정 표시 장치가 일반적인 화면 표시 장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비 전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 관건이 걸려 있다고 할 수 있다.In order to use such a liquid crystal display as a general screen display device in various parts, it is a matter of how high quality images such as high definition, high brightness and large area can be realized while maintaining the characteristics of light weight, thinness and low power consumption. Can be.

일반적인 액정 표시 장치는, 일정 공간을 갖고 합착된 제 1 기판 및 제 2 기판과, 상기 제 1 기판과 제 2 기판 사이에 주입된 액정층으로 구성되어 있다.The general liquid crystal display device is comprised from the 1st board | substrate and the 2nd board | substrate bonded by the fixed space, and the liquid crystal layer injected between the said 1st board | substrate and the 2nd board | substrate.

보다 구체적으로 설명하면, 상기 제 1 기판에는 화소 영역을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인과, 상기 게이트 라인에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인이 배열된다. 그리고, 상기 각 화소 영역에는 화소 전극이 형성되고, 상기 각 게이트 라인과 데이터 라인이 교차하는 부분에 박막 트랜지스터가 형성되어 상기 게이트 라인에 인가되는 신호에 따라 상기 데이터 라인의 데이터 신호를 상기 각 화소 전극에 인가한다.In more detail, the first substrate has a plurality of gate lines in one direction and a plurality of data lines at regular intervals in a direction perpendicular to the gate line to define a pixel area. A pixel electrode is formed in each of the pixel regions, and a thin film transistor is formed at a portion where the gate line and the data line cross each other, and the data signal of the data line is applied to each pixel electrode according to a signal applied to the gate line. To apply.

그리고, 상기 제 2 기판에는 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층이 형성되고, 상기 각 화소 영역에 대응되는 부분에는 색상을 표현하기 위한 R, G, B 컬러 필터층이 형성되고, 상기 컬러 필터층위에는 화상을 구현하기 위한 공통 전극이 형성되어 있다.In addition, a black matrix layer is formed on the second substrate to block light in portions other than the pixel region, and R, G, and B color filter layers are formed on portions corresponding to the pixel regions. The common electrode is formed on the color filter layer to implement an image.

상기와 같은 액정 표시 장치는 상기 화소 전극과 공통 전극 사이의 전계에 의해 상기 제 1, 제 2 기판 사이에 형성된 액정층의 액정이 배향되고, 상기 액정층의 배향 정도에 따라 액정층을 투과하는 빛의 양을 조절하여 화상을 표현할 수 있다.In the liquid crystal display as described above, the liquid crystal of the liquid crystal layer formed between the first and second substrates is aligned by an electric field between the pixel electrode and the common electrode, and the light passes through the liquid crystal layer according to the degree of alignment of the liquid crystal layer. You can express the image by adjusting the amount of.

이와 같은 액정 표시 장치를 TN(Twisted Nematic) 모드 액정 표시 장치라 하며, 상기 TN 모드 액정 표시 장치는 시야각이 좁다는 단점을 가지고 있어 이러한 TN 모드의 단점을 극복하기 위한 횡전계(IPS: In-Plane Switching) 모드 액정 표시 장치가 개발되었다.Such a liquid crystal display is called a twisted nematic (TN) mode liquid crystal display, and the TN mode liquid crystal display has a disadvantage of having a narrow viewing angle, and thus an in-plane (IPS: In-Plane) for overcoming the disadvantages of the TN mode. Switching mode liquid crystal display device has been developed.

상기 횡전계(IPS) 모드 액정 표시 장치는 제 1 기판의 화소 영역에 화소 전극과 공통 전극을 일정한 거리를 갖고 서로 평행하게 형성하여 상기 화소 전극과 공통 전극 사이에 횡 전계(수평 전계)가 발생하도록 하고 상기 횡 전계에 의해 액정층이 배향되도록 한 것이다.In the transverse electric field (IPS) mode liquid crystal display, a pixel electrode and a common electrode are formed parallel to each other at a predetermined distance in a pixel area of the first substrate so that a transverse electric field (horizontal electric field) is generated between the pixel electrode and the common electrode. The liquid crystal layer is aligned by the lateral electric field.

한편, 이와 같이 형성되는 액정 표시 장치의 제 1, 제 2 기판 사이에는 액정층이 형성되는 일정한 간격을 유지하기 위해 스페이서가 형성된다. Meanwhile, spacers are formed between the first and second substrates of the liquid crystal display device formed as described above to maintain a constant gap between the liquid crystal layers.

이러한 스페이서는 그 형상에 따라 볼 스페이서 또는 칼럼 스페이서로 나뉘어진다. Such spacers are divided into ball spacers or column spacers according to their shape.

볼 스페이서는 구 형상이며, 제 1, 제 2 기판 상에 산포하여 제조되고, 상기 제 1, 제 2 기판의 합착 후에도 움직임이 비교적 자유롭고, 상기 제 1, 제 2 기판과의 접촉 면적이 작다.The ball spacer has a spherical shape, is distributed and manufactured on the first and second substrates, the movement is relatively free even after the bonding of the first and second substrates, and the contact area with the first and second substrates is small.

반면, 칼럼 스페이서는 제 1 기판 또는 제 2 기판 상의 어레이 공정에서 형성되는 것으로, 소정 기판 상에 소정 높이를 갖는 기둥 형태로 고정되어 형성된다. 따라서, 제 1, 2 기판과의 접촉 면적이 볼 스페이서에 비하여 상대적으로 크다.On the other hand, the column spacer is formed in an array process on the first substrate or the second substrate, and is fixed in a pillar shape having a predetermined height on the predetermined substrate. Therefore, the contact area with the 1st, 2nd board | substrate is relatively large compared with a ball spacer.

이하에서는 첨부된 도면을 참조하여 종래의 칼럼 스페이서를 구비한 액정 표시 장치에 대하여 설명한다.Hereinafter, a liquid crystal display having a conventional column spacer will be described with reference to the accompanying drawings.

도 1은 칼럼 스페이서를 포함하는 액정 표시 장치를 나타낸 단면도이다.1 is a cross-sectional view illustrating a liquid crystal display including a column spacer.

도 1과 같이, 칼럼 스페이서를 포함하는 액정 표시 장치는 서로 대향하는 제 1 기판(30) 및 제 2 기판(40)과, 상기 제 1, 제 2 기판(30, 40) 사이에 형성된 칼럼 스페이서(20) 및 상기 제 1, 제 2 기판(30, 40) 사이에 충진된 액정층(미도시)을 포함하여 이루어진다. As shown in FIG. 1, a liquid crystal display including a column spacer includes a column spacer formed between a first substrate 30 and a second substrate 40 facing each other, and the first and second substrates 30 and 40. 20) and a liquid crystal layer (not shown) filled between the first and second substrates 30 and 40.

상기 제 1 기판(30) 상에는 화소 영역을 정의하기 위해 게이트 라인(31) 및 데이터 라인(미도시)이 서로 수직으로 교차하여 배열되고, 상기 각 게이트 라인(31)과 데이터 라인이 교차하는 부분에 박막 트랜지스터(TFT)가 형성되며, 각 화소 영역에는 화소 전극(미도시)이 형성된다.On the first substrate 30, the gate lines 31 and the data lines (not shown) are arranged perpendicularly to each other to define pixel regions, and the gate lines 31 and the data lines cross each other. A thin film transistor TFT is formed, and a pixel electrode (not shown) is formed in each pixel area.

상기 제 2 기판(40) 상에는 상기 화소 영역을 제외한 영역에 대응되어 블랙 매트릭스층(41)이 형성되고, 상기 데이터 라인에 평행한 세로선상의 화소 영역들에 대응되는 스트라이프 상의 컬러 필터층(42)이 형성되고, 전면에 공통 전극 또는 오버코트층(43)이 형성된다.The black matrix layer 41 is formed on the second substrate 40 to correspond to an area except the pixel area, and the color filter layer 42 on the stripe corresponding to the pixel areas on the vertical line parallel to the data line is formed. The common electrode or overcoat layer 43 is formed on the front surface.

여기서, 상기 칼럼 스페이서(20)는 상기 게이트 라인(31) 상부의 소정 위치에 대응되어 형성된다. Here, the column spacer 20 is formed corresponding to a predetermined position on the gate line 31.

또한, 상기 제 1 기판(30) 상에는 상기 게이트 라인(31)을 포함한 기판 전면에 게이트 절연막(36)이 형성되며, 상기 게이트 절연막(36)위에 보호막(37)이 형성된다. In addition, a gate insulating layer 36 is formed on the entire surface of the substrate including the gate line 31 on the first substrate 30, and a passivation layer 37 is formed on the gate insulating layer 36.

도 2a 및 도 2b는 칼럼 스페이서를 포함하는 액정 표시 장치의 터치 불량을 나타낸 평면도 및 단면도이다.2A and 2B are plan and cross-sectional views illustrating a touch failure of a liquid crystal display including a column spacer.

도 2a 및 도 2b와 같이, 상술한 종래의 칼럼 스페이서를 포함하는 액정 표시 장치는, 액정 패널(10)의 표면을 손이나 그 밖의 물건을 이용하여 소정 방향으로 터치하여 지나가게 되면, 터치된 부위에서 얼룩이 발생한다. 이러한 얼룩은 터치시에 발생한 얼룩이라 하여 터치 얼룩이라 하며, 이와 같이 화면에서 얼룩이 관찰되기 때문에 터치 불량이라고도 한다. As shown in FIGS. 2A and 2B, when the liquid crystal display device including the above-described conventional column spacer touches the surface of the liquid crystal panel 10 in a predetermined direction using a hand or other object, the touched portion Stain occurs at Such spots are referred to as spot spots generated at the time of touch, and are referred to as touch spots, and are also referred to as touch defects because spots are observed on the screen.

이러한 터치 불량은, 이전의 볼 스페이서의 구조에 비해 상기 칼럼 스페이서(20)와 대향하는 제 1 기판(1)간의 접촉 면적이 크기 때문에, 마찰력이 커서 나타나는 것으로 파악된다. 즉, 볼 스페이서에 비해 원기둥 형태로 형성되는 칼럼 스페이서(20)는 도 2b와 같이, 제 1 기판(1)과의 접촉 면적이 크기 때문에, 터치로 인해 제 1, 제 2 기판(1, 2)간의 쉬프트된 후, 원 상태로 복원하는데 오랜 시간이 걸리기 때문에 원 상태로 복원하기 전까지 얼룩이 잔존하게 된다. 이 경우, 터치시 상기 터치로 인해 밀린 끝 부위에서 액정(3)은 모이게 되고, 터치시 지나간 자리는 복원되기 전까지는 액정이 부족하기 때문에, 원 상태로의 복원 전까지는 터치부위에서 적정량의 액정이 존재하지 않기 때문에 정상 구동이 힘들고, 또한, 터치시의 기판간의 쉬프트에서 블랙 매트릭스 층이 가려줘야 할 부위가 노출되어 빛샘 불량이 나타날 수 있다.Such a touch failure is considered to be large because the contact area between the column spacer 20 and the first substrate 1 facing the column spacer 20 is larger than the structure of the previous ball spacer. That is, since the column spacer 20 formed in a cylindrical shape compared to the ball spacer has a large contact area with the first substrate 1 as shown in FIG. 2B, the first and second substrates 1 and 2 are touched. After the liver is shifted, it takes a long time to restore to the original state, so the stain remains until the original state is restored. In this case, the liquid crystals (3) are collected at the end portion pushed by the touch during the touch, and the liquid crystals are insufficient until the spots passed during the touch are restored, so that the appropriate amount of liquid crystal is removed from the touch region until the original state is restored. Normal driving is difficult because it does not exist, and in addition, a portion of the black matrix layer that is to be covered by the shift between the substrates at the time of touch may be exposed, resulting in light leakage defects.

그러나, 상기와 같은 종래의 액정 표시 장치는 다음과 같은 문제점이 있다.However, the conventional liquid crystal display device as described above has the following problems.

첫째, 칼럼 스페이서와 대향 기판간의 접촉 면적이 크기 때문에, 마찰력이 커서 터치시 기판이 쉬프트되었을 때, 원 상태로 복원되는데 시간이 오래 걸려 복원시간동안, 블랙 매트릭스층이 가려줘야 할 부위가 노출되기도 하여 빛샘 불량이 관찰되는 등, 그 밖에 터치된 부분의 액정 양불량에 따른 광학적인 이상이 발생하는 터치 불량이 관찰된다.First, since the contact area between the column spacer and the opposing substrate is large, when the substrate is shifted during the touch due to the large frictional force, it takes a long time to recover to the original state, and during the restoration time, a portion to be covered by the black matrix layer is exposed. A touch defect in which optical abnormality occurs due to the liquid crystal defect of the touched part, etc. is observed, such as a light leakage defect is observed.

둘째, 칼럼 스페이서를 포함하는 액정 패널은 국부적인 영역을 소정의 힘으로 가하여 가압하였을 때, 해당 부위에서 눌림에 의한 얼룩이 발생한다. 이를 도장 얼룩이라 하며, 이러한 도장 얼룩은 상기 터치 불량을 보상하기 위한 구조를 채용하였을 경우 더욱 심하게 나타난다.Second, when the liquid crystal panel including the column spacer is pressed by applying a local region with a predetermined force, staining by pressing occurs at the corresponding region. This is referred to as paint stain, which is more severe when employing a structure for compensating for the touch failure.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 게이트 라인의 두께가 작을 경우에도 표시 불량을 방지할 수 있도록, 칼럼 스페이서와 대향 기판 대응 관계를 다양하게 한 액정 표시 장치 및 이의 제조 방법을 제공하는 데, 그 목적이 있다.The present invention has been made to solve the above problems and provides a liquid crystal display device and a method of manufacturing the same having a variety of correspondence between the column spacer and the opposing substrate to prevent display defects even when the thickness of the gate line is small. There is a purpose.

상기와 같은 목적을 달성하기 위한 본 발명의 액정 표시 장치는 서로 대향된 제 1 기판 및 제 2 기판과, 상기 제 1 기판 상에 서로 교차하여 화소 영역을 정의하는 게이트 라인 및 데이터 라인과, 상기 화소 영역에 형성된 화소 전극과, 상기 게이트 라인과 데이터 라인의 교차부에, 상기 게이트 라인으로부터 돌출된 게이트 전극과, 상기 게이트 전극 상부의 반도체층과, 상기 반도체층 양측의 상기 데이터 라인으로부터 돌출된 소오스 전극 및 이와 이격된 드레인 전극으로 이루어진 박막 트랜지스터와, 상기 게이트 라인 상에, 상기 반도체층과 동일층의 제 1 패턴과, 상기 데이터 라인과 동일층의 제 2 패턴의 적층체로 이루어진 제 1 돌기와, 상기 제 1 기판 상에 상기 반도체층과 동일층으로 이루어진 제 2 돌기와, 상기 제 1 돌기가 일부분에 대응되도록, 상기 제 2 기판 상에 형성된 제 1 칼럼 스페이서와, 상기 제 2 돌기가 그 일부분에 대응되도록, 상기 제 2 기판 상에 형성된 제 2 칼럼 스페이서 및 상기 제 1, 제 2 기판 사이에 충진된 액정층을 포함하여 이루어진 것에 그 특징이 있다.In order to achieve the above object, a liquid crystal display of the present invention includes a first substrate and a second substrate facing each other, a gate line and a data line crossing each other on the first substrate to define a pixel region, and the pixel. A pixel electrode formed in the region, a gate electrode protruding from the gate line at an intersection of the gate line and the data line, a semiconductor layer above the gate electrode, and a source electrode protruding from the data lines on both sides of the semiconductor layer; And a thin film transistor comprising a drain electrode spaced apart from each other, a first protrusion formed on the gate line, and a laminate of a first pattern of the same layer as the semiconductor layer and a second pattern of the same layer as the data line. A second projection formed of the same layer as the semiconductor layer on the first substrate, and the first projection corresponding to a portion thereof; A first column spacer formed on the second substrate, and a second column spacer formed on the second substrate and a liquid crystal layer filled between the first and second substrates so as to correspond to a portion of the second projection. It is characterized by what is done.

상기 제 2 기판 상에 상기 제 1 돌기가 형성되지 않은 상기 게이트 라인 상에 대응되어, 제 3 칼럼 스페이서가 더 형성된다.A third column spacer is further formed on the gate line on which the first protrusion is not formed on the second substrate.

상기 게이트 라인과 평행한 방향으로 공통 라인이 상기 제 1 기판 상에 더 형성된다.A common line is further formed on the first substrate in a direction parallel to the gate line.

상기 제 2 돌기는 상기 게이트 라인과 공통 라인의 사이의 영역에 형성된다.The second protrusion is formed in an area between the gate line and the common line.

상기 게이트 라인은 상기 반도체층에 비해 낮은 높이로 형성된다.The gate line is formed at a lower height than the semiconductor layer.

상기 게이트 라인은 저저항 금속으로 이루어진다.The gate line is made of a low resistance metal.

상기 저저항 금속은 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 및 이들의 합금 중 어느 하나이다.The low resistance metal is any one of copper (Cu), aluminum (Al), gold (Au), silver (Ag), and alloys thereof.

상기 제 1 돌기는 4000~7000Å의 두께로 형성된다.The first protrusion is formed to a thickness of 4000 ~ 7000Å.

상기 제 2 돌기는 2000~3000Å의 두께로 형성된다.The second protrusion is formed to a thickness of 2000 ~ 3000Å.

상기 게이트 라인과, 상기 제 1 돌기/제 2 돌기의 층간에는 게이트 절연막이 더 형성된다.A gate insulating film is further formed between the gate line and the layers of the first and second protrusions.

상기 제 2 기판 상에, 적어도 상기 게이트 라인, 데이터 라인 및 박막 트랜지스터 형성 부위를 가리는 블랙 매트릭스층; 및 적어도 상기 화소 영역들에 대응되어 형성된 컬러 필터층을 더 포함한다. 여기서, 상기 제 1 내지 제 3 칼럼 스페이서는 상기 블랙 매트릭스층 상부에 형성된다.A black matrix layer covering at least the gate line, the data line, and the thin film transistor forming region on the second substrate; And a color filter layer formed corresponding to at least the pixel areas. Here, the first to third column spacers are formed on the black matrix layer.

동일한 목적을 달성하기 위한 본 발명의 액정 표시 장치는 서로 대향된 제 1 기판 및 제 2 기판과, 상기 제 1 기판 상에 차례로 제 1 내지 제 3 높이(h1>h2>h3)를 갖는 제 1 단차부 내지 제 3 단차부와, 상기 제 2 기판 상에, 상기 제 1 단차부와 일부면이 대응되어 접촉하는 제 1 칼럼 스페이서와, 상기 제 2 기판 상에, 상기 제 2 단차부와 일부면이 대응되어 형성된 제 2 칼럼 스페이서와, 상기 제 2 기판 상에, 상기 제 3 단차부와 대응되어 형성된 제 3 칼럼 스페이서 및 상기 제 1, 제 2 기판 사이에 충진된 액정층을 포함하여 이루어진 것에 또 다른 특징이 있다.The liquid crystal display of the present invention for achieving the same object is a first step having a first substrate and a second substrate facing each other, and a first to third height (h1> h2> h3) in order on the first substrate The first to third stepped portions, the first column spacer on which the first stepped portion and the partial surface correspond to and contact on the second substrate, and the second stepped portion and the partial surface on the second substrate And a second column spacer correspondingly formed, a third column spacer formed on the second substrate corresponding to the third stepped portion, and a liquid crystal layer filled between the first and second substrates. There is a characteristic.

상기 제 1 단차부는 제 1 배선 및 제 2 배선과 상기 제 1, 제 2 배선 사이에 개재된 반도체층을 포함하여 이루어진다.The first stepped portion includes a semiconductor layer interposed between the first wiring and the second wiring and the first and second wirings.

그리고, 상기 제 2 단차부는 상기 반도체층으로 이루어진다.The second stepped portion is formed of the semiconductor layer.

상기 제 2 단차부는 상기 반도체층 상에 제 2 배선을 더 포함한다.The second stepped portion further includes a second wiring on the semiconductor layer.

상기 제 3 단차부는 상기 제 1 배선으로 이루어진다.The third stepped portion consists of the first wiring.

또한, 동일한 목적을 달성하기 위한 본 발명의 액정 표시 장치의 제조 방법은 제 1 기판 및 제 2 기판을 준비하는 단계와, 상기 제 1 기판 상에 서로 교차하여 화소 영역을 정의하는 게이트 라인 및 데이터 라인을 형성하는 단계와, 상기 화소 영역에 화소 전극을 형성하는 단계와, 상기 게이트 라인과 데이터 라인의 교차부에, 상기 게이트 라인으로부터 돌출된 게이트 전극과, 상기 게이트 전극 상부의 반도체층과, 상기 반도체층 양측의 상기 데이터 라인으로부터 돌출된 소오스 전극 및 이와 이격된 드레인 전극으로 이루어진 박막 트랜지스터를 형성하는 단계와, 상기 게이트 라인 상에, 상기 반도체층과 동일층의 제 1 패턴과, 상기 데이터 라인과 동일층의 제 2 패턴의 적층체로 이루어진 제 1 돌기를 형성하는 단계와, 상기 제 1 기판 상에 상기 반도체층과 동일층으로 이루어진 제 2 돌기를 형성하는 단계와, 각각 상기 제 1 돌기와 상기 제 2 돌기가 일부분에 대응되도록, 상기 제 2 기판 상에 제 1 칼럼 스페이서 및 제 2 칼럼 스페이서를 형성하는 단계 및 상기 제 1, 제 2 기판 사이에 액정층을 형성하는 단계를 포함하여 이루어진 것에 또 다른 특징이 있다.In addition, the manufacturing method of the liquid crystal display device of the present invention for achieving the same object comprises the steps of preparing a first substrate and a second substrate, the gate line and the data line to define a pixel region cross each other on the first substrate; Forming a pixel electrode in the pixel region, a gate electrode protruding from the gate line, a semiconductor layer on the gate electrode, and the semiconductor at an intersection of the gate line and the data line; Forming a thin film transistor comprising a source electrode protruding from the data lines on both sides of the layer and a drain electrode spaced apart from the data line; a first pattern of the same layer as the semiconductor layer and the same as the data line on the gate line; Forming a first protrusion made of a laminate of a second pattern of layers, and on the first substrate, the semiconductor layer Forming a second protrusion formed of the same layer, forming a first column spacer and a second column spacer on the second substrate such that the first protrusion and the second protrusion correspond to a portion, respectively; Another feature is that it comprises the step of forming a liquid crystal layer between the first and second substrates.

여기서, 상기 제 1 및 제 2 칼럼 스페이서를 형성하는 단계에서, 상기 제 2 기판 상에 상기 제 1 돌기가 형성되지 않은 상기 게이트 라인 상에 대응되어, 제 3 칼럼 스페이서를 더 형성한다.Here, in the forming of the first and second column spacers, a third column spacer is further formed on the gate line where the first protrusion is not formed on the second substrate.

그리고, 상기 게이트 라인의 형성하는 단계에서, 상기 게이트 라인과 평행한 방향으로 공통 라인을 상기 제 1 기판 상에 더 형성한다.In the forming of the gate line, a common line is further formed on the first substrate in a direction parallel to the gate line.

상기 제 2 돌기는 상기 게이트 라인과 공통 라인의 사이의 영역에 형성한다.The second protrusion is formed in an area between the gate line and the common line.

또한, 상기 제 2 기판 상에, 적어도 상기 게이트 라인, 데이터 라인 및 박막 트랜지스터 형성 부위를 가리는 블랙 매트릭스층을 형성하는 단계; 및 적어도 상기 화소 영역들에 대응되어 컬러 필터층을 형성하는 단계를 더 포함한다. 이 때, 상기 제 1 내지 제 3 칼럼 스페이서를 상기 블랙 매트릭스층 상부에 형성한다.The method may further include forming a black matrix layer on the second substrate, the black matrix layer covering at least the gate line, the data line, and the thin film transistor forming region; And forming a color filter layer corresponding to at least the pixel areas. In this case, the first to third column spacers are formed on the black matrix layer.

또한, 동일한 목적을 달성하기 위한 본 발명의 액정 표시 장치의 제조 방법은 제 1 기판 및 제 2 기판을 준비하는 단계와, 상기 제 1 기판 상에 일 방향의 게이트 라인 및 이로부터 돌출된 게이트 전극을 형성하는 단계와, 상기 게이트 라인과 교차하는 방향의 데이터 라인, 상기 데이터 라인으로부터 돌출된 소오스 전극 및 이와 이격된 드레인 전극을 형성하고, 상기 게이트 라인 상의 제 1 부위에 반도체층 및 금속층의 적층체의 제 1 돌기를 형성하고, 상기 게이트 라인이 형성되지 않은 상기 제 1 기판 상에 반도체층의 제 2 돌기를 형성하는 단계와, 상기 제 2 기판 상에, 각각 상기 제 1 돌기와 상기 제 2 돌기가 일부분에 대응되도록, 제 1 칼럼 스페이서 및 제 2 칼럼 스페이서를 형성하고, 상기 게이트 라인에 대응되도록 제 3 칼럼 스페이서를 형성하는 단계 및 상기 제 1, 제 2 기판 사이에 액정층을 형성하는 단계를 포함하여 이루어진 것에 또 다른 특징이 있다.In addition, the manufacturing method of the liquid crystal display device of the present invention for achieving the same object comprises the steps of preparing a first substrate and a second substrate, a gate line in one direction on the first substrate and a gate electrode protruding therefrom Forming a data line in a direction crossing the gate line, a source electrode protruding from the data line, and a drain electrode spaced apart from each other, and forming a stack of a semiconductor layer and a metal layer at a first portion on the gate line. Forming a first protrusion, forming a second protrusion of the semiconductor layer on the first substrate on which the gate line is not formed, and partially forming the first protrusion and the second protrusion on the second substrate, respectively. Forming a first column spacer and a second column spacer, and forming a third column spacer to correspond to the gate line. And forming a liquid crystal layer between the first and second substrates.

상기 게이트 라인을 포함한 상기 제 1 기판 상에, 게이트 절연막을 더 형성하는 단계를 포함한다.Forming a gate insulating film on the first substrate including the gate line.

여기서, 상기 데이터 라인, 소오스 전극, 드레인 전극, 제 1 돌기 및 제 2 돌기를 형성하는 단계는, 상기 게이트 절연막 상에 반도체층 물질층 및 금속 물질층을 차례로 증착하는 단계와, 상기 금속 물질층 상부 전면에 감광막을 형성하는 단계와, 상기 감광막 상부에, 마스크를 이용하여 광을 조사하여, 상기 데이터 라인 및 상기 제 1 돌기 형성 부위는 제 1 높이(t1)로, 상기 제 2 돌기 형성부위 및 상기 소오스 전극과 드레인 전극 사이의 부위는 제 2 높이(t2<t1)로 갖는 제 1 감광막 패턴을 형성하는 단계와, 상기 제 1 감광막 패턴을 마스크로 이용하여 상기 금속 물질층 및 반도체층 물질층을 선택적으로 제거하여, 제 1 돌기와 제 2 돌기형성부를 형성하고, 상기 게이트 라인과 데이터 라인의 교차부에 금속층 패턴 및 반도체층을 형성하는 단계와, 상기 제 2 높이가 제거될 정도로 상기 제 1 감광막 패턴을 애슁하여 제 2 감광막 패턴을 형성하는 단계 및 상기 제 2 감광막 패턴을 마스크로 이용하여 노출된 상기 금속 물질층을 제거하여 제 2 돌기 및 소오스/드레인 전극을 형성하는 단계를 포함하여 이루어진다.The forming of the data line, the source electrode, the drain electrode, the first protrusion, and the second protrusion may include sequentially depositing a semiconductor layer material layer and a metal material layer on the gate insulating layer, and forming an upper portion of the metal material layer. Forming a photoresist film on an entire surface of the photoresist film; and irradiating light onto the photoresist film by using a mask, wherein the data line and the first protrusion forming portion have a first height t1, and the second protrusion forming portion and the Forming a first photoresist pattern having a second height t2 <t1 at a portion between the source electrode and the drain electrode, and selectively selecting the metal material layer and the semiconductor layer material layer using the first photoresist pattern as a mask Forming a first protrusion and a second protrusion forming portion, and forming a metal layer pattern and a semiconductor layer at an intersection of the gate line and the data line; A second photoresist pattern is formed by affixing the first photoresist pattern to the extent that it is removed, and the exposed metal material layer is removed using the second photoresist pattern as a mask to form a second protrusion and a source / drain electrode. It comprises a step.

상기 마스크는 회절 노광 마스크이거나 혹은 하프톤 마스크이다.The mask is a diffraction exposure mask or a halftone mask.

상기 게이트 라인의 형성하는 단계에서, 상기 게이트 라인과 동일층에 상기 게이트 라인과 평행한 방향으로 공통 라인을 더 형성한다.In the forming of the gate line, a common line is further formed on the same layer as the gate line in a direction parallel to the gate line.

또한, 상기 제 2 돌기는 상기 게이트 라인과 공통 라인의 사이의 영역에 형성한다.상기 게이트 라인은 저저항 금속으로 형성한다.The second protrusion is formed in a region between the gate line and the common line. The gate line is formed of a low resistance metal.

상기 저저항 금속은 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 및 이들의 합금 중 어느 하나로 이루어진다.The low resistance metal is made of any one of copper (Cu), aluminum (Al), gold (Au), silver (Ag), and alloys thereof.

상기 제 2 기판 상에, 적어도 상기 게이트 라인, 데이터 라인을 가리는 블랙 매트릭스층을 형성하는 단계 및 적어도 상기 화소 영역들에 대응되어 형성된 컬러 필터층을 형성하는 단계를 더 포함한다. 또한, 상기 제 1 내지 제 3 칼럼 스페이서는 상기 블랙 매트릭스층 상부에 형성한다.The method may further include forming a black matrix layer covering at least the gate line and the data line on the second substrate, and forming a color filter layer formed corresponding to at least the pixel areas. In addition, the first to third column spacers are formed on the black matrix layer.

이하, 첨부된 도면을 참조하여 본 발명의 액정 표시 장치 및 이의 제조 방법을 상세히 설명하면 다음과 같다.Hereinafter, a liquid crystal display and a manufacturing method thereof according to the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 액정 표시 장치의 돌기 구조를 나타낸 단면도이다.3 is a cross-sectional view showing the protrusion structure of the liquid crystal display of the present invention.

도 3과 같이, 본 발명의 액정 표시 장치의 돌기 구조는 서로 대향되는 제 1 기판(60) 및 제 2 기판(70)과, 상기 제 2 기판(70) 상의 소정 부위에 형성된 칼럼 스페이서(80)와, 상기 칼럼 스페이서(80)에 비해 상대적으로 작은 체적 및 대응 표면을 가지며 상기 칼럼 스페이서(80)와 부분적으로 접촉하도록 상기 제 1 기판(60) 상에 형성된 돌기(85) 및 상기 제 1, 제 2 기판(60, 70) 사이에 충진된 액정층(미도시)을 포함하여 이루어진다.As shown in FIG. 3, the protrusion structure of the liquid crystal display of the present invention includes a first substrate 60 and a second substrate 70 facing each other, and a column spacer 80 formed at a predetermined portion on the second substrate 70. Projections 85 formed on the first substrate 60 to partially contact the column spacers 80 and have a volume and a corresponding surface relatively smaller than those of the column spacers 80 and the first and first It includes a liquid crystal layer (not shown) filled between the two substrates (60, 70).

이와 같이, 돌기(85)를 포함할 경우, 상기 제 1 기판(60) 또는 제 2 기판(70)의 표면을 터치(일 방향으로 문지르거나 훑는 동작)시 상기 제 1 기판(60) 또는 제 2 기판(70)이 대향 기판에 비해 쉬프트되었을 때, 상기 칼럼 스페이서(80)와 상기 돌기(85)와의 접촉 면적이 상기 칼럼 스페이서(80)의 상부면(상기 돌기(85)와의 대응면, 칼럼 스페이서가 형성되는 제 2 기판(70)을 기준으로 명명, 이 경우, 제 2 기판(70) 표면에 칼럼 스페이서가 대응되는 면은 하부면이라 함)에 비 해 상대적으로 작은 돌기(85)의 상부 면적으로 줄게 되어 마찰면적 감소로 인해 상기 칼럼 스페이서(80)와 대향 기판인 제 1 기판(60)과의 마찰력이 줄게 되고, 따라서, 상기 터치에 의해 일 방향으로 제 1 기판(60) 또는 제 2 기판(70)이 밀릴 때, 원 상태로의 복원이 용이하다.As such, when the protrusions 85 are included, the first substrate 60 or the second substrate 60 may be touched when the surface of the first substrate 60 or the second substrate 70 is touched (or rubbed in one direction). When the substrate 70 is shifted relative to the counter substrate, the contact area between the column spacer 80 and the protrusion 85 is the upper surface of the column spacer 80 (the corresponding surface of the protrusion 85, the column spacer Is named based on the second substrate 70 on which the top surface of the second substrate 70 is formed. In this case, the upper area of the protrusion 85 is smaller than that of the surface corresponding to the column spacer on the surface of the second substrate 70. The friction area between the column spacer 80 and the first substrate 60, which is the opposite substrate, is reduced due to the reduction of the friction area, and therefore, the first substrate 60 or the second substrate in one direction by the touch. When 70 is pushed back, restoration to an original state is easy.

그러나, 이와 같은 형상의 칼럼 스페이서(80) 대비 단순히 체적 및 표면적이 작은 돌기(85)를 이용하는 경우에는, 외부에서 소정 부위를 국부적으로 누르는 힘이 인가되면, 힘이 인가되는 부위의 돌기에 의해 칼럼 스페이서(80)가 뭉개지는 현상이 발생한다. 이를 눌림에 의한 불량이라 하여 눌림 불량이라 하며, 이러한 눌림 불량시 뭉개진 부위가 까맣게 관찰되는 얼룩을 도장 얼룩이라 한다.However, in the case of using the protrusion 85 having a smaller volume and surface area than the column spacer 80 having such a shape, when a force for locally pressing a predetermined portion from the outside is applied, the column is formed by the protrusion of the portion to which the force is applied. The phenomenon that the spacer 80 is crushed occurs. This is called a badness by pressing and is called a badness, and when such a badness is pressed, the spot where the crushed part is observed black is called a paint stain.

이하에서는, 터치 불량을 개선함과 동시에 상술한 돌기 구조에서 문제가 되었던 눌림 얼룩을 개선한 구조의 본 발명의 액정 표시 장치에 대하여 설명한다.Hereinafter, the liquid crystal display of the present invention having the structure of improving the touch failure and at the same time improving the pressing unevenness which is a problem in the above-described projection structure will be described.

- 제 1 실시예 -First Embodiment

도 4는 본 발명의 제 1 실시예에 따른 액정 표시 장치를 나타낸 단면도이다.4 is a cross-sectional view illustrating a liquid crystal display device according to a first embodiment of the present invention.

도 4와 같이, 본 발명의 제 1 실시예에 따른 액정 표시 장치는, 서로 대향된 제 1 기판(100)과 제 2 기판(200)과, 상기 제 2 기판(200) 상에 동일한 높이로 형성된 제 1 내지 제 3 칼럼 스페이서(210, 220, 230)와, 상기 제 1 칼럼 스페이서(210)에 대응되는 제 1 돌기(130)와, 상기 제 2 칼럼 스페이서(220)에 대응되는 제 2 돌기(140)를 포함하여 이루어진다.As shown in FIG. 4, the liquid crystal display according to the first exemplary embodiment of the present invention includes a first substrate 100 and a second substrate 200 facing each other and the same height on the second substrate 200. First to third column spacers 210, 220, and 230, a first protrusion 130 corresponding to the first column spacer 210, and a second protrusion corresponding to the second column spacer 220 ( 140).

여기서, 상기 제 1, 제 2 기판(100, 200)의 합착시 상기 제 1 돌기(130)는 상기 제 1, 제 2 기판(100, 200) 사이의 셀 갭을 유지하는 기능을 갖는 제 1 칼럼 스페이서(210)와 접하도록 형성되며, 상기 제 2 돌기(140)는 상기 제 2 칼럼 스페이서(220)와 소정 간격(dt2) 이격되어 형성된다.Here, when the first and second substrates 100 and 200 are bonded, the first protrusion 130 has a first column having a function of maintaining a cell gap between the first and second substrates 100 and 200. It is formed to contact the spacer 210, the second protrusion 140 is formed spaced apart from the second column spacer 220 by a predetermined distance (dt2).

그리고, 상기 제 1 칼럼 스페이서(210)와 상기 제 3 칼럼 스페이서(230)는 상기 제 1 기판(100) 상의 게이트 라인(101) 상부에 대응되어 형성되며, 상기 제 2 칼럼 스페이서(220)는 게이트 라인(101)이 형성되지 않는 부위에 대응되어 형성되는 것으로, 상기 제 1 돌기(130) 형성 부위보다 상기 제 2 돌기(140) 형성 부위가 상기 게이트 라인(101)이 형성된 두께보다 높은 높이를 유지한다. 이 때, 상기 제 2 돌기(140)가 상기 제 2 칼럼 스페이서(220)와 갖는 이격 간격(dt2)은 상기 게이트 라인(101)의 두께(s)에서 상기 제 1 돌기(130)가 상기 제 1 칼럼 스페이서(210)에 눌린 두께(α)를 뺀 값(s-α)이다.In addition, the first column spacer 210 and the third column spacer 230 are formed to correspond to the upper portion of the gate line 101 on the first substrate 100, and the second column spacer 220 is a gate. The line 101 is formed corresponding to the portion where the line 101 is not formed, and the portion forming the second protrusion 140 is higher than the thickness at which the gate line 101 is formed than the portion forming the first protrusion 130. do. In this case, the separation distance dt2 of the second protrusion 140 from the second column spacer 220 is equal to that of the first protrusion 130 at the thickness s of the gate line 101. It is the value (s-α) obtained by subtracting the thickness α pressed by the column spacer 210.

그리고, 상기 제 3 칼럼 스페이서(200)와 상기 게이트 라인(101)이 이격된 간격(dt1)은 상기 제 1 돌기(130)의 두께로부터 상기 제 1 돌기(130)가 상기 제 1 칼럼 스페이서(210)에 눌린 두께(α)를 뺀 값이다.In addition, the interval dt1 in which the third column spacer 200 and the gate line 101 are spaced apart from each other by the thickness of the first protrusion 130 may be increased by the first protrusion 130. ) Minus the thickness (α) pressed.

이와 같이, 본 발명의 제 1 실시예에 따른 액정 표시 장치는 동일 높이를 갖는 제 1 내지 제 3 칼럼 스페이서(210, 220, 230)들에 대하여, 각각 대향하는 제 1 기판(100) 상에 다른 높이의 구조물을 두어, 접촉 또는 이격 정도를 달리하고 있다. 따라서, 합착시의 조건에는 상기 제 1 칼럼 스페이서(210)만이 상기 제 1 돌기(130)와 만나 셀 갭을 유지하는 기능을 담당하고, 또한, 합착 후 일 방향으로 미는 약한 압력이 인가되는 터치의 조건에서는 제 1 칼럼 스페이서(210)만이 작은 면 적으로 상기 돌기(130)의 상부면과 접촉하게 되어, 작은 접촉면을 유지할 수 있단. 따라서, 상기 제 1 칼럼 스페이서(210)와 상기 돌기(130)와의 작은 접촉면적을 유지할 수 있어, 마찰력이 작아, 제 1 기판(100) 또는 제 2 기판(200)을 일 방향으로 민 후, 원 상태로의 복귀가 용이하기에 터치 불량을 방지할 수 있다. As described above, the liquid crystal display according to the first exemplary embodiment of the present invention differs from each other on the first substrate 100 facing the first to third column spacers 210, 220, and 230 having the same height. With structures of height, they vary in degree of contact or separation. Therefore, in the condition of bonding, only the first column spacer 210 meets the first protrusion 130 and maintains the cell gap, and after the bonding, a weak pressure pushing in one direction is applied. In the condition, only the first column spacer 210 comes into contact with the upper surface of the protrusion 130 with a small area, thereby maintaining a small contact surface. Therefore, a small contact area between the first column spacer 210 and the protrusion 130 can be maintained, and the frictional force is small, so that the first substrate 100 or the second substrate 200 is pushed in one direction, and then It is easy to return to the state, it is possible to prevent the touch failure.

상기 제 2 칼럼 스페이서(220) 및 상기 제 3 칼럼 스페이서(230)는 상기 제 1, 제 2 기판(100, 200) 중 어느 한 기판에 외압이 가해졌을 때, 각각 제 2 돌기(140) 및 게이트 라인(101)에 접할 수 있게 되어, 외압에 대해 상기 제 1 내지 제 3 칼럼 스페이서(210, 220, 230)가 각각의 대응 구조물에 대하여 접하며 압력을 분산하여 담당할 수 있다. 따라서, 특정 칼럼 스페이서, 특히 제 1 칼럼 스페이서(210)에 압력이 집중되어 상기 제 1 칼럼 스페이서(210)가 외압에 의해 눌림으로 인해 상기 제 1 돌기(130)에 찍히는 소성 변형 후 원 상태로의 복귀가 어려워 눌림 불량이 일어나는 문제를 해결할 수 있다. When the external pressure is applied to any one of the first and second substrates 100 and 200, the second column spacer 220 and the third column spacer 230 are respectively the second protrusion 140 and the gate. The line 101 can be contacted, so that the first to third column spacers 210, 220, and 230 are in contact with each corresponding structure with respect to an external pressure, and can be in charge of dispersing pressure. Therefore, the pressure is concentrated on a specific column spacer, in particular, the first column spacer 210, and the first column spacer 210 is pressed back by the external pressure, and thus is deformed after the plastic deformation of the first protrusion 130. It is difficult to return and can solve the problem of poor pressing.

여기서, 상기 제 1 돌기(130) 및 제 2 돌기(140)는 각각 제 1 기판(100) 기판 상에 박막 트랜지스터 어레이의 형성시 함께 형성되는 것으로, 하부가 반도체층 패턴(110a, 110b) 및 상부가 소오스/드레인 금속층(111a, 111b)의 적층체이며, 여기서, 반도체층 패턴(110a, 110b)은 반도체층의 형성시 함께 정의되며, 상기 소오스/드레인 금속층(111a, 111b)은 소오스/드레인 전극의 형성시 함께 정의된다. Here, the first protrusion 130 and the second protrusion 140 are formed together when the thin film transistor array is formed on the substrate of the first substrate 100, respectively, and the lower portions of the semiconductor layers patterns 110a and 110b and the upper portions are formed. Is a stack of source / drain metal layers 111a and 111b, where the semiconductor layer patterns 110a and 110b are defined together when the semiconductor layer is formed, and the source / drain metal layers 111a and 111b are source / drain electrodes. Is defined together during its formation.

한편, 상기 게이트 라인(101)으로 이용하는 금속으로는 근래 저저항 특성을 갖는 금속으로, 예를 들어, 구리 배선 등을 이용하는데, 이 경우, 배선의 증착 두 께를 앞서 도 1 등에서 설명한 구조보다 상대적으로 얇게 할 수 있다. 그런데, 이러한 저저항 금속을 배선으로 이용시 도 4에 도시된 본 발명의 제 1 실시예의 구조를 따르면, 상기 제 1 칼럼 스페이서(210)와 상기 제 2 칼럼 스페이서(220)의 대응되는 제 1 기판(100) 상의 구조물의 높이 차가 상기 게이트 라인(101)의 두께(s)에서 상기 제 1 돌기(130)가 상기 제 1 칼럼 스페이서(210)에 눌린 두께(α)을 뺀 값(s-α)에 해당하기 때문에, 상기 게이트 라인(101)의 두께(s)가 일반적인 구조에서보다 얇아지게 되면, 제 2 칼럼 스페이서(220)가 상기 제 2 돌기(140)에 대하여 합착시부터 접하는 상태를 유지하게 되어, 실제로 합착시에 의도하고자 한 칼럼 스페이서와 대향 기판의 구조물간의 접촉 면적(제 1 칼럼 스페이서와 제 1 돌기와의 접촉 면적)에 비해 구현된 접촉 면적이 크기 때문에, 터치 불량의 해결의 효과가 감소될 수 있다.On the other hand, the metal used as the gate line 101 is a metal having low resistance in recent years, for example, copper wiring, etc. are used, in this case, the deposition thickness of the wiring relative to the structure described in FIG. You can thin it. However, according to the structure of the first embodiment of the present invention illustrated in FIG. 4 when using such a low resistance metal as a wiring, the corresponding first substrate (1) of the first column spacer 210 and the second column spacer 220 ( The height difference of the structure on 100 is equal to the value s-α minus the thickness α of the first protrusion 130 pressed by the first column spacer 210 from the thickness s of the gate line 101. Therefore, when the thickness s of the gate line 101 becomes thinner than in the general structure, the second column spacer 220 is maintained in contact with the second protrusion 140 from being bonded. In practice, the contact area between the column spacer and the structure of the opposing substrate intended to be bonded to each other (the contact area between the first column spacer and the first protrusion) is large, so that the effect of solving the touch failure may be reduced. Can be.

이하에서는 터치시에는 칼럼 스페이서와 이격된 상태를 유지하고, 외압의 인가시에만 대향 기판의 보상 패턴 또는 배선과 닿게 되는 제 2, 제 3 칼럼 스페이서를 구비한 제 2 실시예에 따른 액정 표시 장치에 관하여 설명한다.Hereinafter, the liquid crystal display according to the second exemplary embodiment includes second and third column spacers, which are spaced apart from the column spacers when touched, and which come into contact with the compensation pattern or the wiring of the opposing substrate only when an external pressure is applied. Explain about.

- 제 2 실시예 -Second Embodiment

도 5는 본 발명의 제 2 실시예에 따른 액정 표시 장치를 나타낸 단면도이다.5 is a cross-sectional view of a liquid crystal display according to a second exemplary embodiment of the present invention.

도 5와 같이, 본 발명의 제 2 실시예에 따른 액정 표시 장치는 도 4에 도시된 구조에 비해 상기 제 2 칼럼 스페이서(220)에 대응되는 제 1 기판(100) 상의 구조물이 반도체층 패턴(110b)으로 이루어진 단일층의 제 2 돌기(110b)로 이루어진 점이 차이점이며, 나머지는 도 4에 도시된 구조와 동일한 구조를 유지한다. 즉, 제 1 돌기(135)는 하부가 반도체층 패턴(110a)이며, 상부가 상기 소오스/드레인 전극과 동일층의 소오스/드레인 금속층(111a)이다. As shown in FIG. 5, in the liquid crystal display according to the second exemplary embodiment of the present invention, the structure on the first substrate 100 corresponding to the second column spacer 220 is a semiconductor layer pattern (compared to the structure shown in FIG. 4). The difference is that the second projection (110b) of a single layer consisting of 110b), the rest of the structure is the same as the structure shown in FIG. That is, the first protrusion 135 has a lower portion of the semiconductor layer pattern 110a and an upper portion of the first protrusion 135 having the same source / drain metal layer 111a as the source / drain electrode.

이러한 본 발명의 제 2 실시예에 따른 액정 표시 장치는, 서로 대향된 제 1 기판(100)과 제 2 기판(200)과, 상기 제 2 기판(200) 상에 동일한 높이로 형성된 제 1 내지 제 3 칼럼 스페이서(210, 220, 230)와, 상기 제 1 칼럼 스페이서(210)에 대응되는 제 1 돌기(135)와, 상기 제 2 칼럼 스페이서(220)에 대응되는 반도체층 패턴(110b)의 제 2 돌기(이하, 110b)를 포함하여 이루어진다.In the liquid crystal display according to the second exemplary embodiment of the present invention, the first to the second substrate 200 and the second substrate 200 which face each other, and the first to the second formed on the same height on the second substrate 200 The third column spacers 210, 220, and 230, the first protrusion 135 corresponding to the first column spacer 210, and the semiconductor layer pattern 110b corresponding to the second column spacer 220. 2 projections (hereinafter referred to as 110b).

여기서, 상기 제 1, 제 2 기판(100, 200)의 합착시 상기 제 1 돌기(135)는 상기 제 1, 제 2 기판(100, 200) 사이의 셀 갭을 유지하는 기능을 갖는 제 1 칼럼 스페이서(210)와 접하도록 형성되며, 상기 제 2 돌기(110b)는 상기 제 2 칼럼 스페이서(220)와 제 2 간격(H2) 이격되어 배치된다. 그리고, 상기 제 3 칼럼 스페이서(230)는 상기 게이트 라인(101) 상에 대응되어 제 1 간격(H1)으로 이격되어 배치된다. 이 때, 상기 게이트 라인(101)과 상기 제 1, 제 2 돌기(135, 110b) 사이의 층간에는 게이트 절연막(미도시, 도 7의 105 참조)이 개재되어 있으며, 상기 제 1, 제 2 돌기(135, 110b)를 포함한 제 1 기판(100) 전면에는 보호막(미도시, 도 7의 106 참조)이 형성되어 있다. 따라서, 도 5에는 제 1, 제 2 돌기(135, 110b) 등이 개략적으로 도시되어 있기는 하지만, 상기 제 1, 제 2 기판(100, 200)의 합착시 상기 제 1 내지 제 3 칼럼 스페이서(210, 220, 230)이 상기 제 1 기판(100) 사이의 구조물과 접하거나 이격된 부위는 상기 제 1, 제 2 돌기(135, 110b) 상부에 형성된 보호막(106) 표면이나 혹은 상기 게이트 라인(101) 상부에 형성된 게이트 절연막(105) 및 보호막(106)의 상부 표면이다. 즉, 제 2, 제 3 칼럼 스페이서(220, 230)와 각각 제 2 돌기(110b) 및 게이트 라인(101)의 이격 간격(H2, H1)은 상기 제 1 기판(100) 상에 게이트 절연막(105) 및 보호막(106)이 형성된 높이를 고려하여 얻어진다.Here, when the first and second substrates 100 and 200 are bonded together, the first protrusion 135 has a first column having a function of maintaining a cell gap between the first and second substrates 100 and 200. It is formed to contact the spacer 210, the second protrusion (110b) is spaced apart from the second column spacer 220 and a second interval (H2). The third column spacer 230 is disposed on the gate line 101 to be spaced apart from each other at a first interval H1. In this case, a gate insulating film (not shown in FIG. 7, 105) is interposed between the gate line 101 and the first and second protrusions 135 and 110b, and the first and second protrusions are interposed therebetween. A protective film (not shown in FIG. 7) is formed on the entire surface of the first substrate 100 including the 135 and 110b. Accordingly, although the first and second protrusions 135 and 110b are schematically illustrated in FIG. 5, the first to third column spacers may be formed when the first and second substrates 100 and 200 are bonded to each other. The portions where 210, 220, and 230 are in contact with or spaced apart from the structure between the first substrate 100 may be formed on the surface of the passivation layer 106 formed on the first and second protrusions 135 and 110b or the gate line. 101 is an upper surface of the gate insulating film 105 and the protective film 106 formed thereon. That is, the spaced intervals H2 and H1 of the second and third column spacers 220 and 230, the second protrusion 110b, and the gate line 101 are respectively formed on the first substrate 100. ) And the height at which the protective film 106 is formed.

이러한 본 발명의 제 2 실시예에 따른 액정 표시 장치의 경우, 상기 제 2 돌기(110b)가 반도체층의 단일층으로 이루어져, 상기 제 1 칼럼 스페이서(210)와 상기 제 1 돌기(135)가 만나 합착 상태를 이룰 때, 제 1 기판(100) 상에서 상기 제 1 돌기(135) 형성 부위에 비해 적어도 게이트 라인(101) 및 제 1 돌기(135)의 소오스/드레인 금속층(111a)의 두께의 합만큼 단차가 낮은 부위에 대응되게 된다.In the liquid crystal display according to the second exemplary embodiment of the present invention, the second protrusion 110b is formed of a single layer of the semiconductor layer so that the first column spacer 210 and the first protrusion 135 meet each other. When the adhesion state is achieved, at least the thickness of the source / drain metal layer 111a of the gate line 101 and the first protrusion 135 is greater than that of the first protrusion 135 on the first substrate 100. Corresponds to the low level step.

여기서, 상기 제 1 돌기(135)와 상기 제 2 돌기(110b)는 박막 트랜지스터 어레이의 형성시 반도체층 및 소오스/드레인 금속층을 식각할 때 함께 형성되는 것으로, 상기 제 1 돌기(135)의 하부층인 반도체층 패턴(110a)과 상기 제 2 돌기(110b)를 이루는 반도체층 패턴은 동일 물질이며, 동일층이다.Here, the first protrusion 135 and the second protrusion 110b are formed when the semiconductor layer and the source / drain metal layer are etched when the thin film transistor array is formed, which is a lower layer of the first protrusion 135. The semiconductor layer pattern forming the semiconductor layer pattern 110a and the second protrusion 110b is the same material and is the same layer.

이 때, 상기 제 1 칼럼 스페이서(210)와 상기 제 3 칼럼 스페이서(230)는 상기 제 1 기판(100) 상의 게이트 라인(101) 상부에 대응되어 형성되며, 상기 제 2 칼럼 스페이서(220)는 게이트 라인(101)이 형성되지 않는 부위에 대응되어 형성되는 것으로 예를 들어, 상기 게이트 라인(101)과 인접하여 평행하게 형성되는 공통 라인(미도시, 도 6의 107 참조)과 상기 게이트 라인(101)과의 사이의 영역에 형성할 수 있다. 그리고, 상기 게이트 라인(101)이 예를 들어, 구리(Cu), 알루미 늄(Al), 금(Au), 은(Ag) 또는 이들의 합금층의 저저항 금속이 이용되어 2000Å의 두께 이하로 형성되었을 경우, 상기 제 2 돌기(110b) 형성 부위가 상기 게이트 라인(101)이 형성된 두께보다 높은 높이를 유지하게 되어, 이 경우, 상기 제 2 칼럼 스페이서(220)는 상기 제 3 칼럼 스페이서(230)에 비해 상대적으로 높은 높이를 갖는 부위에 제 2 돌기(110b)에 대응되어 위치하게 된다. 이 때, 상기 제 2 돌기(110b)이 상기 제 2 칼럼 스페이서(220)와 갖는 제 2 이격 간격(H2)은, 앞서 설명한 제 1 실시예(dt2)와 비교하여, 상기 소오스/드레인 금속층(111a)의 두께만큼 늘어난 값으로, 상대적으로 합착 상태에서, 상기 제 2 돌기(110b)와 상기 제 2 칼럼 스페이서(220)와의 충분한 이격 거리가 확보된다.In this case, the first column spacer 210 and the third column spacer 230 are formed to correspond to the upper portion of the gate line 101 on the first substrate 100, and the second column spacer 220 is The gate line 101 is formed corresponding to a portion where the gate line 101 is not formed. For example, a common line (not shown, 107 of FIG. 6) and the gate line (not shown) which are formed in parallel with the gate line 101 are formed. It can form in the area | region between 101 and. In addition, the gate line 101 is made of copper (Cu), aluminum (Al), gold (Au), silver (Ag), or a low resistance metal of an alloy layer thereof, for example, to a thickness of 2000 GPa or less. When formed, the second protrusion 110b forming portion maintains a height higher than the thickness at which the gate line 101 is formed. In this case, the second column spacer 220 is the third column spacer 230. The position corresponding to the second protrusion 110b is positioned at a portion having a relatively high height. In this case, the second separation interval H2 that the second protrusion 110b has with the second column spacer 220 is compared to the source / drain metal layer 111a as compared with the first embodiment dt2 described above. In a relatively bonded state, a sufficient separation distance between the second protrusion 110b and the second column spacer 220 is secured by a thickness increased by the thickness.

이 경우, 상기 제 3 칼럼 스페이서(230)에 대응되는 게이트 라인(101)의 두께는 저저항 금속 이용시 상기 반도체층 패턴으로 이루어진 제 2 돌기(110b)의 두께에 비해 낮을 것으로, 상대적으로 상기 제 3 칼럼 스페이서(230)와 상기 제 1 게이트 라인(101)의 제 1 이격 간격(H1)이 상기 제 2 이격 간격(H1)에 비해 크다. 예를 들어, 상기 게이트 라인(101)을 저저항 금속으로 형성시 약 1700~2000Å의 두께로 형성할 수 있고, 반도체층은 이보다 약간 두껍게 약 2000~3000Å의 두께로 형성할 수 있다. 그리고, 상기 제 1 돌기(135)의 상부층을 이루는 소오스/드레인 금속층은 약 2500~4000Å의 두께로 형성할 수 있다. 결과적으로 상기 제 1 돌기(135)는 4000~7000Å의 두께로 형성하며, 상기 제 2 돌기(110b)는 2000~3000Å의 두께로 형성하나, 이는 액정 표시 장치의 모델에 따라 가변될 수 있다.In this case, the thickness of the gate line 101 corresponding to the third column spacer 230 may be lower than the thickness of the second protrusion 110b formed of the semiconductor layer pattern when the low resistance metal is used. The first spacing H1 of the column spacer 230 and the first gate line 101 is larger than the second spacing H1. For example, when the gate line 101 is formed of a low-resistance metal, the gate line 101 may be formed to a thickness of about 1700 ~ 2000Å, and the semiconductor layer may be formed to a thickness of about 2000 ~ 3000Å slightly thicker than this. In addition, the source / drain metal layer forming the upper layer of the first protrusion 135 may be formed to a thickness of about 2500 ~ 4000Å. As a result, the first protrusion 135 is formed to a thickness of 4000 ~ 7000 Å, the second protrusion 110b is formed to a thickness of 2000 ~ 3000 Å, it may vary depending on the model of the liquid crystal display device.

실험결과 상기 제 1,제 2 기판(100, 200)간의 합착시 상기 제 1 돌기(135)와 상기 제 1칼럼 스페이서(210)간이 접촉하여 약간 눌려진 상태까지 고려하면, 상기 제 1 이격 간격(H1)은 약 5500~6000Å이며, 상기 제 2 이격 간격(H2)은 약 4500~5000Å이다.As a result of the experiment, when the first protrusion 135 and the first column spacer 210 are in contact with each other and slightly pressed when the first and second substrates 100 and 200 are bonded together, the first separation interval H1 is considered. ) Is about 5500 ~ 6000Å, the second spacing (H2) is about 4500 ~ 5000Å.

이와 같이, 본 발명의 제 2 실시예에 따른 액정 표시 장치는 동일 높이를 갖는 제 1 내지 제 3 칼럼 스페이서(210, 220, 230)들에 대하여, 각각 대향하는 제 1 기판(100) 상에 다른 높이의 구조물을 두어, 접촉 또는 이격 정도를 달리하고 있다. 따라서, 합착시의 조건에는 상기 제 1 칼럼 스페이서(210)만이 상기 제 1 돌기(135)와 만나 셀 갭을 유지하는 기능을 담당하고, 또한, 합착 후 일 방향으로 미는 약한 압력이 인가되는 터치의 조건에서는 제 1 칼럼 스페이서(210)만이 작은 면적으로 상기 제 1 돌기(135)의 상부면과 접촉하게 되어, 작은 접촉면을 유지할 수 있어, 일 방향으로 민 후, 원 상태로의 복귀가 용이하기에 터치 불량을 방지할 수 있다.  As described above, the liquid crystal display according to the second exemplary embodiment of the present invention differs from each other on the first substrate 100 facing the first to third column spacers 210, 220, and 230 having the same height. With structures of height, they vary in degree of contact or separation. Therefore, in the condition of bonding, only the first column spacer 210 meets the first protrusion 135 and functions to maintain a cell gap, and further, a touch of applying a weak pressure pushing in one direction after bonding is applied. Under the conditions, only the first column spacer 210 comes into contact with the upper surface of the first protrusion 135 with a small area, so that the small contact surface can be maintained, and thus, it is easy to return to the original state after pushing in one direction. Touch failure can be prevented.

상기 제 2 칼럼 스페이서(220) 및 상기 제 3 칼럼 스페이서(230)는 상기 제 1, 제 2 기판(100, 200) 중 어느 한 기판에 외압이 가해졌을 때, 각각 제 2 돌기(110b) 및 게이트 라인(101)에 접할 수 있게 되어, 외압에 대해 상기 제 1 내지 제 3 칼럼 스페이서(210, 220, 230)가 각각의 대응물에 대하여 접하며 압력을 분산하여 담당할 수 있다. 따라서, 특정 칼럼 스페이서, 특히 제 1 칼럼 스페이서(210)에 압력이 집중되어 상기 제 1 칼럼 스페이서(210)가 외압에 의해 눌림으로 인해 상기 제 1 돌기(135)에 찍히는 소성 변형 후 원 상태로의 복귀가 어려워 눌림 불량이 일어나는 문제를 해결할 수 있다. When the external pressure is applied to any one of the first and second substrates 100 and 200, the second column spacer 220 and the third column spacer 230 respectively have a second protrusion 110b and a gate. The line 101 can be contacted, so that the first to third column spacers 210, 220, and 230 are in contact with each counterpart with respect to an external pressure, and can be in charge of dispersing the pressure. Therefore, a pressure is concentrated on a specific column spacer, in particular, the first column spacer 210, and the first column spacer 210 is pressed back by the external pressure, and thus is deformed after the plastic deformation of the first protrusion 135. It is difficult to return and can solve the problem of poor pressing.

또한, 합착시 상기 제 2 칼럼 스페이서(220) 및 상기 제 3 칼럼 스페이서(230)가 각각 제 2 돌기(110b)와 상기 게이트 라인(101)에 대한 이격 정도가 제 2 높이(H2)와 제 1 높이(H1)로, 상기 돌기(110b) 및 상기 게이트 라인(101)이 단일층으로 형성되어, 합착시에도 상기 제 2 돌기(110b) 및 상기 게이트 라인(101)에 대하여 충분한 이격 거리를 확보할 수 있어, 합착시에는 충분히 낮은 접촉 밀도를 조성하며, 외압이 인가시에만 상기 제 2, 제 3 칼럼 스페이서(220, 230)가 상기 제 1 칼럼 스페이서(210)에 조력하여 압력을 분담시켜 눌림 방지 기능을 담당할 수 있다.In addition, when the second column spacer 220 and the third column spacer 230 are spaced apart from each other with respect to the second protrusion 110b and the gate line 101, the second height H2 and the first spaced apart from each other. At a height H1, the protrusion 110b and the gate line 101 are formed in a single layer to ensure a sufficient separation distance with respect to the second protrusion 110b and the gate line 101 even when bonded. It is possible to form a sufficiently low contact density when bonding, and the second and third column spacers 220 and 230 assist the first column spacer 210 by sharing the pressure only when an external pressure is applied, thereby preventing pressing. Can be in charge of function

또한, 본 발명의 제 2 실시예의 액정 표시 장치는 상대적으로 제 1 실시예에 비해, 상기 제 2 돌기를 반도체층 패턴과 소오스/드레인 금속층의 적층 구조에서, 반도체층 패턴의 단일층으로 형성함으로써, 상부 소오스/드레인 금속층이 결과적으로 생략되어, 게이트 라인을 저저항 금속을 이용하는 경우에도 제 1 실시예에 비해 상기 소오스/드레인금속층의 두께만큼 이격 공간을 확보할 수 있어, 합착시에도 칼럼 스페이서와 대향 구조물간의 접촉 면적을 증가시키지 않고, 충분히 제 1 칼럼 스페이서(210)와 제 1 돌기(110)만의 대향이 가능하다.In addition, the liquid crystal display device of the second embodiment of the present invention is formed by forming the second projection as a single layer of the semiconductor layer pattern in a lamination structure of the semiconductor layer pattern and the source / drain metal layer, compared with the first embodiment. The upper source / drain metal layer is omitted as a result, so that even when the gate line is made of low-resistance metal, the separation space can be ensured as much as the thickness of the source / drain metal layer compared with the first embodiment, so that it is opposed to the column spacer even when bonded. It is possible to fully oppose only the first column spacer 210 and the first protrusion 110 without increasing the contact area between the structures.

도 6은 본 발명의 액정 표시 장치를 나타낸 평면도이며, 도 7은 도 6의 I~I', Ⅱ~Ⅱ' 및 Ⅲ~Ⅲ' 선상의 단면도이다.FIG. 6 is a plan view illustrating a liquid crystal display of the present invention, and FIG. 7 is a cross-sectional view taken along lines II ′, II ′, II ′, and III ′ III ′ of FIG. 6.

도 6 및 도 7과 같이, 본 발명의 액정 표시 장치는, 서로 대향된 제 1 기판(100) 및 제 2 기판(200)과, 상기 제 1 기판 상에 서로 교차하여 화소 영역을 정 의하는 게이트 라인(101) 및 데이터 라인(102)과, 상기 화소 영역에 서로 교번하여 형성된 화소 전극(103) 및 공통 전극(107a)과, 상기 게이트 라인(101)과 데이터 라인(102)의 교차부에, 상기 게이트 라인(101)으로부터 돌출된 게이트 전극(101a)과, 상기 게이트 전극(101a) 상부의 반도체층(도 8e의 104 참조)과, 상기 반도체층(104) 양측의 상기 데이터 라인(102)으로부터 돌출된 소오스 전극(102a) 및 이와 이격된 드레인 전극(102b)으로 이루어진 박막 트랜지스터(TFT)와, 상기 게이트 라인(101) 상에, 상기 반도체층(104)과 동일층의 제 1 패턴(110a)과, 상기 데이터 라인(102)과 동일층의 제 2 패턴(110b)의 적층체로 이루어진 제 1 돌기(135)와, 상기 제 1 기판(100) 상에 상기 반도체층(104)과 동일층으로 이루어진 제 2 돌기(110b)와, 상기 제 1 돌기(135)가 일부분에 대응되도록, 상기 제 2 기판(200) 상에 형성된 제 1 칼럼 스페이서(210)와, 상기 제 2 돌기(110b)가 그 일부분에 대응되도록, 상기 제 2 기판(200) 상에 형성된 제 2 칼럼 스페이서(220) 및 상기 제 1, 제 2 기판 사이에 충진된 액정층(미도시)을 포함하여 이루어진다. As shown in FIGS. 6 and 7, the liquid crystal display of the present invention includes a first substrate 100 and a second substrate 200 facing each other, and a gate crossing each other on the first substrate to define a pixel region. In the intersection of the line 101 and the data line 102, the pixel electrode 103 and the common electrode 107a formed alternately in the pixel region, and the gate line 101 and the data line 102, A gate electrode 101a protruding from the gate line 101, a semiconductor layer (see 104 in FIG. 8E) above the gate electrode 101a, and the data line 102 on both sides of the semiconductor layer 104. A thin film transistor (TFT) including a protruding source electrode 102a and a drain electrode 102b spaced apart from each other, and a first pattern 110a of the same layer as the semiconductor layer 104 on the gate line 101. And a first protrusion 135 formed of a laminate of the second pattern 110b of the same layer as the data line 102. ), A second protrusion 110b formed of the same layer as the semiconductor layer 104 on the first substrate 100, and the second substrate 200 to correspond to a portion of the first protrusion 135. ) The first column spacer 210 formed on the second substrate and the second column spacer 220 formed on the second substrate 200 so as to correspond to a portion thereof. It includes a liquid crystal layer (not shown) filled between the two substrates.

여기서, 상기 화소 전극(103)은 상기 박막 트랜지스터(TFT)의 드레인 전극(102b)과 전기적으로 연결되며, 지그재그 형상으로 분기되어 형성되며, 상기 공통 전극(107a)은 상기 화소 전극(103)과 평행하며 교번하여 형성된다. 그리고, 상기 공통 전극(107a)은 상기 공통 라인(107)으로부터 분기되어 이루어지고 있다.여기서, 상기 화소 전극(103)의 일체형이며 상기 분기된 화소 전극(103)들을 연결하는 제 1 스토리지 전극(103a)은 상기 공통 라인(107)과 일부 오버랩되어, 오버랩된 부위에서 스토리지 캐패시터를 이룬다.The pixel electrode 103 is electrically connected to the drain electrode 102b of the thin film transistor TFT and is branched to form a zigzag shape. The common electrode 107a is parallel to the pixel electrode 103. And are formed alternately. The common electrode 107a is branched from the common line 107. Here, the first storage electrode 103a is integral with the pixel electrode 103 and connects the branched pixel electrodes 103. ) Overlaps the common line 107 to form a storage capacitor at the overlapped portion.

여기서, 상기 박막 트랜지스터(TFT)는 채널이 'U'자형의 소오스 전극(102a)과 드레인 전극(102b) 사이의 영역에 정의되는 것으로, 채널 또한, 소오스 전극(102a)의 형상의 내부를 따라 'U'자형으로 정의된다. 이러한 박막 트랜지스터(TFT)는, 상기 게이트 라인(101)에서 돌출된 게이트 전극(101a)과, 상기 데이터 라인(102)에서 돌출되어 형성된 'U' 자형의 소오스 전극(102a)과, 상기 'U'자형의 소오스 전극(102a)과 소정 간격 이격되어 상기 'U'자형의 소오스 전극(102a) 내부로 들어오는 드레인 전극(102b)을 포함하여 형성된다. 그리고, 상기 데이터 라인(102), 소오스 전극(102a), 드레인 전극(102b) 하부 및 상기 소오스 전극(102a)과 드레인 전극(102b) 사이의 채널 영역 하부에는 반도체층(도 8e의 104참조)이 더 형성된다. 여기서, 상기 반도체층은 하부로부터 비정질 실리콘층(미도시)과 n+층(불순물층)(미도시)의 적층체로 이루어지며, 상기 소오스 전극(102a)과 드레인 전극(102b) 사이의 영역에 대응되는 채널 영역에서는 상기 n+층(불순물층)이 제거되어 있다. 이러한 상기 반도체층은 상기 소오스/드레인 전극(102a, 102b) 및 그 사이의 영역 하부에만 선택적으로 형성될 수도 있고, 혹은 상기 채널 영역을 제외한 영역에서는 상기 데이터 라인(102), 소오스 전극(102a) 및 드레인 전극(102b) 하측에 형성될 수도 있다. In this case, the thin film transistor TFT is defined in a region between a source electrode 102a and a drain electrode 102b having a 'U' shape, and the channel is formed along the inside of the shape of the source electrode 102a. It is defined as U '. The thin film transistor TFT may include a gate electrode 101a protruding from the gate line 101, a 'U' source electrode 102a protruding from the data line 102, and the 'U'. The drain electrode 102b is formed to be spaced apart from the female source electrode 102a by a predetermined interval and enters into the 'U'-shaped source electrode 102a. In addition, a semiconductor layer (refer to 104 in FIG. 8E) is disposed below the data line 102, the source electrode 102a, the drain electrode 102b, and the channel region between the source electrode 102a and the drain electrode 102b. More is formed. Here, the semiconductor layer is formed of a laminate of an amorphous silicon layer (not shown) and an n + layer (impurity layer) (not shown) from below, and corresponds to a region between the source electrode 102a and the drain electrode 102b. In the channel region, the n + layer (impurity layer) is removed. The semiconductor layer may be selectively formed only under the source / drain electrodes 102a and 102b and the region therebetween, or the data line 102, the source electrode 102a and the region except for the channel region. It may be formed under the drain electrode 102b.

여기서, 상기 게이트 라인(101), 게이트 전극(101a), 상기 공통 라인(107) 및 상기 공통 전극(107a)들은 동일층에 동일한 금속으로 형성된다.The gate line 101, the gate electrode 101a, the common line 107, and the common electrode 107a may be formed of the same metal on the same layer.

그리고, 상기 게이트 라인(101)과 반도체층 사이의 층에는 게이트 절연막(105)이 개재되며, 상기 데이터 라인(102)과 상기 화소 전극(103)의 사이의 층에 는 보호막(106)이 개재된다.A gate insulating film 105 is interposed between the gate line 101 and the semiconductor layer, and a protective film 106 is interposed between the data line 102 and the pixel electrode 103. .

한편, 상기 화소 영역을 지나는 공통 라인(107)과 일체형의 제 2 스토리지 전극과, 그 상부에 형성되는 제 1 스토리지 전극(103a) 및 상기 두 전극 사이에 개재되는 게이트 절연막(105) 및 보호막(106)은 스토리지 캐패시터(storage capacitor)를 이룬다. Meanwhile, the second storage electrode integrated with the common line 107 passing through the pixel region, the first storage electrode 103a formed thereon, and the gate insulating layer 105 and the passivation layer 106 interposed between the two electrodes. ) Constitutes a storage capacitor.

여기서, 서로 다른 층간에 형성되는 상기 드레인 전극(102b)과 상기 제 1 스토리지 전극(103a)은, 상기 드레인 전극(102b)의 소정 부위의 상부의 상기 보호막(106)을 제거하여 형성된 콘택홀(106a)을 통해 접촉한다.Here, the drain electrode 102b and the first storage electrode 103a formed between the different layers may be contact holes 106a formed by removing the passivation layer 106 on an upper portion of the drain electrode 102b. Contact via).

한편, 도 6에 도시된 바에 따르면, 상기 소오스 전극(102a)의 형상이 'U'자인 것으로, 'U'자형 채널을 갖는 액정 표시 장치에 대해서 설명하였으나, 'U'자형 형상 외에 '-'자형상 혹은 그 밖의 다른 형상을 가지도록 채널이 이루어질 수 있다.Meanwhile, as illustrated in FIG. 6, the shape of the source electrode 102a is 'U', and the liquid crystal display having the 'U' channel has been described, but the '-' character in addition to the 'U' shape. The channel may be made to have a shape or other shape.

그리고, 상기 제 2 기판(200) 상에는 적어도 상기 게이트 라인(101), 데이터 라인(102) 및 박막 트랜지스터(TFT) 부위에 대응되어 블랙 매트릭스층(201)이 형성되고, 상기 블랙 매트릭스층(201)을 포함한 상기 제 2 기판(200) 상에 적어도 화소 영역에 대응되는 부위에 컬러 필터층(202)이 형성되고, 상기 블랙 매트릭스층(201) 및 상기 컬러 필터층(202)이 적층된 상부에 제 1 내지 제 3 칼럼 스페이서(210, 220, 230)이 형성된다. 한편, 도시된 도면에서는 상기 제 2 칼럼 스페이서(220)가 상기 게이트 라인(101)과 공통 라인(107) 사이에 영역에 대응되어 형성된 경우를 나타내고 있으며, 이 때, 상기 게이트 라인(101)과 공통 라인(107) 상부에 블랙 매 트릭스층(201) 및 컬러 필터층(202)이 형성된 모습을 나타내고 있다.The black matrix layer 201 is formed on the second substrate 200 to correspond to at least the gate line 101, the data line 102, and the TFT, and the black matrix layer 201. A color filter layer 202 is formed on at least a portion of the second substrate 200 corresponding to the pixel area, and the black matrix layer 201 and the color filter layer 202 are stacked on top of each other. Third column spacers 210, 220, and 230 are formed. Meanwhile, in the drawing, the second column spacer 220 is formed to correspond to an area between the gate line 101 and the common line 107. In this case, the second column spacer 220 is common to the gate line 101. The black matrix layer 201 and the color filter layer 202 are formed on the line 107.

그리고, 상기 제 1 칼럼 스페이서(210)는 상기 제 1 돌기(135)의 상부면이 일부에 대응되어 합착시 접촉하도록 배치하여 형성하고, 상기 제 2 칼럼 스페이서(220)는 상기 제 2 돌기(110b)의 상부면에 일부에 대응되어 배치하여 형성하고, 상기 제 3 칼럼 스페이서(230)는 상기 제 1, 제 2 돌기(135, 110b)가 형성되지 않은 나머지 게이트 라인(101) 상부에 대응하여 형성하도록 한다.In addition, the first column spacer 210 is formed by being disposed so that the upper surface of the first protrusion 135 corresponds to a portion thereof and contacts the bonded portion, and the second column spacer 220 is the second protrusion 110b. The third column spacer 230 is formed to correspond to an upper portion of the remaining gate line 101 on which the first and second protrusions 135 and 110b are not formed. Do it.

이하, 도면을 참조하여 상기 제 1, 제 2 돌기를 포함한 본 발명의 액정 표시 장치의 제조 방법에 대해 살펴본다.Hereinafter, a manufacturing method of the liquid crystal display of the present invention including the first and second protrusions will be described with reference to the drawings.

도 8a 내지 도 8e는 도 6의 I~I', Ⅱ~Ⅱ', Ⅲ~Ⅲ' 및 Ⅳ~Ⅳ' 선상의 공정 단면도이다.8A to 8E are cross-sectional views of lines I to I ', II to II', III to III ', and IV to IV' shown in FIG. 6.

본 발명의 액정 표시 장치는 먼저, 도 8a와 같이, 제 1 기판(100)을 준비한 후, 상기 제 1 기판(100) 상에 제 1 금속 물질을 증착한 후 이를 선택적으로 제거하여 일 방향의 게이트 라인(101) 및 이로부터 돌출된 게이트 전극(101a)을 형성한하고, 상기 게이트 라인(101)과 평행한 방향의 공통 라인(107) 및 상기 공통 라인(107)으로부터 화소 영역으로 분기되는 공통 전극(107a)을 형성한다.In the liquid crystal display of the present invention, first, as shown in FIG. 8A, a first substrate 100 is prepared, and then a first metal material is deposited on the first substrate 100, and then selectively removed to form a gate in one direction. A line 101 and a gate electrode 101a protruding therefrom are formed, and a common line 107 in a direction parallel to the gate line 101 and a common electrode branching from the common line 107 to the pixel region. 107a is formed.

이어, 상기 게이트 라인(101) 및 게이트 전극(101a)을 포함한 제 1 기판(100) 전면에 게이트 절연막(105)을 형성한다.Subsequently, a gate insulating layer 105 is formed on the entire surface of the first substrate 100 including the gate line 101 and the gate electrode 101a.

이어, 상기 게이트 절연막(105) 상에 반도체층 물질층(211) 및 제 2 금속 물질(212)을 차례로 증착한다.Subsequently, a semiconductor layer material layer 211 and a second metal material 212 are sequentially deposited on the gate insulating layer 105.

도 8b와 같이, 상기 제 2 금속 물질(212) 상부 전면에 감광막(160)을 형성한다.As shown in FIG. 8B, a photosensitive layer 160 is formed on the entire upper surface of the second metal material 212.

이어, 상기 감광막(160) 상부에, 차광부(301), 반투과부(302) 및 투과부(303)가 함께 정의된 마스크(300)를 이용하여 광을 조사하여, 도 8c와 같이, 상기 데이터 라인(102) 및 상기 제 1 돌기(135) 형성 부위는 제 1 높이(t1)로, 상기 제 2 돌기(110b) 형성부위 및 상기 소오스 전극(102a)과 드레인 전극(10b) 사이의 부위는 제 2 높이(t2<t1)로 갖는 제 1 감광막 패턴(160a, 160b)을 형성한다. 여기서, 상기 마스크는 반투과부(302)가 정의될 수 있는 그레이톤마스크(GTM: Gray Tone Mask) 또는 회절 마스크를 이용하며, 이 때, 상기 감광막(160)이 파지티브 감광성일 때는 노광 및 현상 후 상기 투과부(303)에 대응되는 부위가 제거되고, 네거티브 감광성일 때는 노광 및 현상 후 상기 투과부(303)에 대응되는 부위가 남아있게 된다. 도면에서는 상기 감광막(160)이 네거티브 감광성일 때는 도시하여 나타내고 있다.Subsequently, the light line 301, the transflective part 302, and the transmissive part 303 are irradiated with light onto the photoresist layer 160, and as shown in FIG. 8C, the data line The forming portion 102 and the first protrusion 135 may have a first height t1, and the forming portion of the second protrusion 110b and the portion between the source electrode 102a and the drain electrode 10b may have a second height. First photosensitive film patterns 160a and 160b having a height t2 <t1 are formed. Here, the mask uses a gray tone mask (GTM) or a diffraction mask in which the transflective portion 302 may be defined. In this case, when the photosensitive film 160 is positive photosensitive, after exposure and development The portion corresponding to the transmissive portion 303 is removed, and when it is negative photosensitive, the portion corresponding to the transmissive portion 303 remains after exposure and development. In the drawing, when the photosensitive film 160 is negative photosensitive, it is shown.

이어, 도 8d와 같이, 상기 제 1 감광막 패턴(160a, 160b)을 마스크로 이용하여, 상기 제 1 감광막 패턴(160a, 160b)이 제거된 부위의 상기 제 2 금속 물질(212) 및 반도체층 물질층(211)을 선택적으로 제거하여, 상기 반도체층 물질층(211)과 제 2 금속 물질(212)의 적층체의 제 1 돌기(도 8e의 135 참조)와 제 2 돌기형성부를 형성하고, 상기 게이트 전극(101a) 상부에 대응되는 상기 게이트 절연막(105) 상에 반도체층 물질층(211) 및 제 2 금속물질(212)을 남긴다.Subsequently, as shown in FIG. 8D, the second metal material 212 and the semiconductor layer material of the portion where the first photoresist pattern 160a and 160b are removed using the first photoresist pattern 160a and 160b as a mask. Selectively removing the layer 211 to form a first protrusion (see 135 in FIG. 8E) and a second protrusion forming portion of the stack of the semiconductor layer material layer 211 and the second metal material 212, and The semiconductor layer material layer 211 and the second metal material 212 are left on the gate insulating layer 105 corresponding to the gate electrode 101a.

이어, 도 8e와 같이, 상기 제 2 높이(t2)가 제거될 정도로 상기 제 1 감광막 패턴(160a, 160b)을 애슁하여 제 2 감광막 패턴(160c)을 형성한다. 여기서, 상기 제 2 감광막 패턴(160c)은 상기 제 1 감광막 패턴(160a, 160b)에서 t1만큼 동일 두께가 제거되어 상기 제 1 높이(t1)를 갖는 부위가 약 't1-t2'로 줄어든 두께를 나타낸다.Subsequently, as shown in FIG. 8E, the first photoresist layer patterns 160a and 160b are abutted to form the second photoresist layer pattern 160c such that the second height t2 is removed. Here, the second photoresist pattern 160c has a thickness in which the same thickness is removed from the first photoresist patterns 160a and 160b by t1 so that the portion having the first height t1 is reduced to about 't1-t2'. Indicates.

이어, 상기 제 2 감광막 패턴(160c)을 마스크로 이용하여 노출된 상기 제 2금속 물질(212)을 제거하여 제 2 돌기(110b) 및 소오스/드레인 전극(102a/102b)을 형성한다.Subsequently, the exposed second metal material 212 is removed using the second photoresist pattern 160c as a mask to form second protrusions 110b and source / drain electrodes 102a and 102b.

이어, 상기 제 2 감광막 패턴(160c)을 제거하고, 상기 제 1, 제 2돌기(135, 110b) 및 소오스/드레인 전극(102a/102b)을 포함한 상기 제 2 기판(200) 전면에 보호막(도 7의 106 참조)을 형성한다.Subsequently, the second photoresist layer pattern 160c is removed, and a passivation layer is formed on the entire surface of the second substrate 200 including the first and second protrusions 135 and 110b and the source / drain electrodes 102a and 102b. 7, 106).

이어, 상기 보호막(106)을 포함한 전면에 투명 전극을 증착하고, 이를 선택적으로 제거하여 상기 화소 영역에 화소 전극(도 5의 103 참조)을 형성한다. 상기 화소 영역에 공통 전극(107a)이 형성되었을 경우는 상기 화소 전극(103)을 상기 공통 전극(107a)과 교번하는 형상으로 형성한다.Subsequently, a transparent electrode is deposited on the entire surface including the passivation layer 106 and selectively removed to form a pixel electrode (see 103 in FIG. 5) in the pixel region. When the common electrode 107a is formed in the pixel region, the pixel electrode 103 is formed in an alternate shape with the common electrode 107a.

그리고, 도 7을 참조하여, 상기 제 2 기판(200) 상의 형성 공정을 설명하면, 다음과 같다. 상기 제 2 기판(200) 상에, 적어도 상기 게이트 라인, 데이터 라인을 가리는 블랙 매트릭스층(201)을 형성하고, 적어도 상기 화소 영역들에 대응되어 형성된 컬러 필터층(202)을 형성한다.Referring to FIG. 7, the forming process on the second substrate 200 will be described below. A black matrix layer 201 covering at least the gate line and the data line is formed on the second substrate 200, and at least a color filter layer 202 formed corresponding to the pixel areas is formed.

이어, 각각 상기 제 1 돌기(135)와 상기 제 2 돌기(110b)가 일부분에 대응되 도록, 제 1 칼럼 스페이서(210) 및 제 2 칼럼 스페이서(220)를 형성하고, 상기 게이트 라인에 대응되도록 제 3 칼럼 스페이서(230)를 형성한다. 여기서, 상기 제 1 내지 제 3 칼럼 스페이서(210, 220, 230)은 동일 높이로 형성한다. 이 때, 상기 제 1 내지 제 3 칼럼 스페이서(210, 220, 230)가 상기 제 2 기판(200)면에 닿는 면은 원형, 혹은 사각형이나 삼각형 등을 포함하는 다각형으로 이루어질 수 있다. 그리고, 상기 제 1 내지 제 3 칼럼 스페이서(210, 220, 230)은 감광성 수지 또는 유기 절연막으로 이루어진다. Subsequently, a first column spacer 210 and a second column spacer 220 are formed to correspond to a portion of the first protrusion 135 and the second protrusion 110b, respectively, and correspond to the gate line. The third column spacer 230 is formed. In this case, the first to third column spacers 210, 220, and 230 are formed at the same height. In this case, a surface of the first to third column spacers 210, 220, and 230 that contacts the surface of the second substrate 200 may be formed of a circle or a polygon including a rectangle or a triangle. The first to third column spacers 210, 220, and 230 may be formed of a photosensitive resin or an organic insulating layer.

이와 같이, 상기 제 1기판(100) 상에 박막 트랜지스터 어레이를 형성하고, 상기 제 2 기판(200) 상이 컬러 필터 어레이를 형성한 후에는 상기 제 1 기판(100) 또는 제 2 기판(200) 상에 액정층을 적하한 후, 액정이 적하되지 나머지 기판의 가장 자리에 씰 패턴(미도시)를 형성하여 상기 제 1, 제 2 기판(100, 200)을 합착한다.As such, after forming the thin film transistor array on the first substrate 100 and forming the color filter array on the second substrate 200, the thin film transistor array is formed on the first substrate 100 or the second substrate 200. After the liquid crystal layer is added dropwise, the liquid crystal is not dropped, and a seal pattern (not shown) is formed at the edge of the remaining substrate to bond the first and second substrates 100 and 200.

한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.On the other hand, the present invention described above is not limited to the above-described embodiment and the accompanying drawings, it is possible that various substitutions, modifications and changes within the scope without departing from the technical spirit of the present invention. It will be apparent to those of ordinary skill in Esau.

상기와 같은 본 발명의 액정 표시 장치 및 이의 제조 방법은 다음과 같은 효과가 있다.The liquid crystal display of the present invention as described above and a method of manufacturing the same have the following effects.

첫째, 제 1 기판 상의 구조물들 중 다른 높이를 갖는 구조물들에 대해 칼럼 스페이서들이 대응되는 구조에서, 셀 갭을 유지하는 칼럼 스페이서에 대응되는 구조물(반도체층 및 소오스/드레인 금속층의 이중층) 외에 나머지 구조물(반도체층의 단일층)의 높이를 충분히 낮게 하여, 합착 상태에서는 셀 갭 유지용 칼럼 스페이서만 작은 면적으로 대응 구조물과 접촉 상태를 갖게 되어, 마찰면 감소에 따른 터치 불량을 제거하는 효과를 안정적으로 가질 수 있다. 특히 저저항 금속으로 게이트 라인을 이용하는 경우에도, 게이트 라인 상에 형성되지 않은 제 1 눌림 방지용의 칼럼 스페이서(220 참조) 및 게이트 라인 상에 형성되는 제 2 눌림 방지용의 칼럼 스페이서(230 참조)와 대향 기판간의 사이의 간격을 일정 두께(H1, H2) 이상 유지할 수 있어, 합착 및 약간의 외압이 인가되는 터치시에도 상기 제 1, 제 2 눌림 방지용 칼럼 스페이서와 상기 대향 기판과 이격되어 있어, 터치 불량을 방지할 수 있다.First, in the structure in which column spacers correspond to structures having different heights among the structures on the first substrate, the remaining structure besides the structure corresponding to the column spacer holding the cell gap (double layer of semiconductor layer and source / drain metal layer) The height of the (single layer of semiconductor layer) is sufficiently low, and in the cemented state, only the cell gap holding column spacer is in contact with the corresponding structure with a small area, thereby stably eliminating the effect of removing touch defects due to the reduction of the friction surface. Can have In particular, even when the gate line is used as the low-resistance metal, the first anti-press column spacer 220 is formed on the gate line and the second anti-release column spacer 230 is formed on the gate line. The intervals between the substrates can be maintained at a predetermined thickness (H1, H2) or more, and are spaced apart from the first and second anti-press column spacers and the opposing substrate even when touched by bonding and a slight external pressure. Can be prevented.

둘째, 기판면에 터치시보다 강한 국부적인 외압이 가해졌을 경우에는 셀 갭 유지용 칼럼 스페이서 외에 제 1, 제 2 눌림 방지용 칼럼 스페이서가 함께 대향 기판의 해당 구조물에 닿으면서 압력을 분담하기에 특정 칼럼 스페이서가 형상이 변경되어 외압이 풀린 후에도 원상태로 회복되지 못하는 소성 변형이 일어나는 문제점이 방지된다. Second, when a strong external pressure is applied to the substrate surface, the first and second non-press column spacers, in addition to the cell gap holding column spacers, touch the corresponding structure of the opposing substrate and share the pressure with each other. The problem of plastic deformation that does not recover to its original state even after the external pressure is released due to the change of the shape of the spacer is prevented.

Claims (34)

서로 대향된 제 1 기판 및 제 2 기판;A first substrate and a second substrate facing each other; 상기 제 1 기판 상에 서로 교차하여 화소 영역을 정의하는 게이트 라인 및 데이터 라인;A gate line and a data line crossing each other on the first substrate to define a pixel area; 상기 화소 영역에 형성된 화소 전극;A pixel electrode formed in the pixel area; 상기 게이트 라인과 데이터 라인의 교차부에, 상기 게이트 라인으로부터 돌출된 게이트 전극과, 상기 게이트 전극 상부의 반도체층과, 상기 반도체층 양측의 상기 데이터 라인으로부터 돌출된 소오스 전극 및 이와 이격된 드레인 전극으로 이루어진 박막 트랜지스터;A gate electrode protruding from the gate line, a semiconductor layer above the gate electrode, a source electrode protruding from the data line on both sides of the semiconductor layer, and a drain electrode spaced apart from the gate line at the intersection of the data line and the data line; A thin film transistor; 상기 게이트 라인 상에, 상기 반도체층과 동일층의 제 1 패턴과, 상기 데이터 라인과 동일층의 제 2 패턴의 적층체로 이루어진 제 1 돌기;A first projection on the gate line, the first protrusion comprising a first pattern of the same layer as the semiconductor layer and a second pattern of the same layer as the data line; 상기 제 1 기판 상에 상기 반도체층과 동일층으로 이루어진 제 2 돌기;A second protrusion formed on the first substrate and formed of the same layer as the semiconductor layer; 상기 제 1 돌기가 일부분에 대응되도록, 상기 제 2 기판 상에 형성된 제 1 칼럼 스페이서; A first column spacer formed on the second substrate such that the first protrusion corresponds to a portion; 상기 제 2 돌기가 그 일부분에 대응되도록, 상기 제 2 기판 상에 형성된 제 2 칼럼 스페이서; 및A second column spacer formed on the second substrate such that the second protrusion corresponds to a portion thereof; And 상기 제 1, 제 2 기판 사이에 충진된 액정층을 포함하여 이루어진 것을 특징으로 하는 액정 표시 장치.And a liquid crystal layer filled between the first and second substrates. 제 1항에 있어서,The method of claim 1, 상기 제 2 기판 상에 상기 제 1 돌기가 형성되지 않은 상기 게이트 라인 상에 대응되어, 제 3 칼럼 스페이서가 더 형성된 것을 특징으로 하는 액정 표시 장치.And a third column spacer further formed on the gate line on which the first protrusion is not formed on the second substrate. 제 1항에 있어서,The method of claim 1, 상기 게이트 라인과 평행한 방향으로 공통 라인이 상기 제 1 기판 상에 더 형성된 것을 특징으로 하는 액정 표시 장치.And a common line is further formed on the first substrate in a direction parallel to the gate line. 제 3항에 있어서,The method of claim 3, wherein 상기 제 2 돌기는 상기 게이트 라인과 공통 라인의 사이의 영역에 형성된 것을 특징으로 하는 액정 표시 장치.And the second protrusion is formed in an area between the gate line and the common line. 제 1항에 있어서,The method of claim 1, 상기 게이트 라인은 상기 반도체층에 비해 낮은 높이로 형성된 것을 특징으로 하는 액정 표시 장치.And the gate line is formed at a lower height than the semiconductor layer. 제 1항에 있어서,The method of claim 1, 상기 게이트 라인은 저저항 금속으로 이루어진 것을 특징으로 하는 액정 표시 장치.And the gate line is made of a low resistance metal. 제 6항에 있어서,The method of claim 6, 상기 저저항 금속은 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 및 이들의 합금 중 어느 하나인 것을 특징으로 하는 액정 표시 장치.The low resistance metal is any one of copper (Cu), aluminum (Al), gold (Au), silver (Ag), and an alloy thereof. 제 1항에 있어서,The method of claim 1, 상기 제 1 돌기는 4000~7000Å의 두께로 형성되는 것을 특징으로 하는 액정 표시 장치.The first projection is formed with a thickness of 4000 ~ 7000 Å, the liquid crystal display device. 제 1항에 있어서,The method of claim 1, 상기 제 2 돌기는 2000~3000Å의 두께로 형성되는 것을 특징으로 하는 액정 표시 장치.And the second protrusion is formed to a thickness of 2000 to 3000 GPa. 제 1항에 있어서,The method of claim 1, 상기 게이트 라인과, 상기 제 1 돌기/제 2 돌기의 층간에는 게이트 절연막이 더 형성된 것을 특징으로 하는 액정 표시 장치.And a gate insulating film is further formed between the gate line and the layers of the first and second protrusions. 제 2항에 있어서,The method of claim 2, 상기 제 2 기판 상에, On the second substrate, 적어도 상기 게이트 라인, 데이터 라인 및 박막 트랜지스터 형성 부위를 가 리는 블랙 매트릭스층; 및A black matrix layer covering at least the gate line, the data line and the thin film transistor forming region; And 적어도 상기 화소 영역들에 대응되어 형성된 컬러 필터층을 더 포함하는 것을 특징으로 하는 액정 표시 장치.And a color filter layer formed corresponding to at least the pixel areas. 제 11항에 있어서,The method of claim 11, 상기 제 1 내지 제 3 칼럼 스페이서는 상기 블랙 매트릭스층 상부에 형성된 것을 특징으로 하는 액정 표시 장치.The first to third column spacers are formed on the black matrix layer. 서로 대향된 제 1 기판 및 제 2 기판;A first substrate and a second substrate facing each other; 상기 제 1 기판 상에 차례로 제 1 내지 제 3 높이(h1>h2>h3)를 갖는 제 1 단차부 내지 제 3 단차부;First to third step portions having first to third heights h1> h2> h3 on the first substrate in sequence; 상기 제 2 기판 상에, 상기 제 1 단차부와 일부면이 대응되어 접촉하는 제 1 칼럼 스페이서;A first column spacer on the second substrate and in contact with the first step portion and a part of the surface; 상기 제 2 기판 상에, 상기 제 2 단차부와 일부면이 대응되어 형성된 제 2 칼럼 스페이서;A second column spacer formed on the second substrate to correspond to the second stepped portion and a partial surface; 상기 제 2 기판 상에, 상기 제 3 단차부와 대응되어 형성된 제 3 칼럼 스페이서; 및A third column spacer formed on the second substrate so as to correspond to the third stepped portion; And 상기 제 1, 제 2 기판 사이에 충진된 액정층을 포함하여 이루어진 것을 특징으로 하는 액정 표시 장치.And a liquid crystal layer filled between the first and second substrates. 제 13항에 있어서,The method of claim 13, 상기 제 1 단차부는 제 1 배선 및 제 2 배선과 상기 제 1, 제 2 배선 사이에 개재된 반도체층을 포함하여 이루어지는 것을 특징으로 하는 액정 표시 장치.And the first stepped portion comprises a semiconductor layer interposed between the first wiring and the second wiring and the first and second wirings. 제 14항에 있어서,The method of claim 14, 상기 제 2 단차부는 상기 반도체층으로 이루어지는 것을 특징으로 하는 액정 표시 장치.And the second stepped portion comprises the semiconductor layer. 제 15항에 있어서,The method of claim 15, 상기 제 2 단차부는 상기 반도체층 상에 제 2 배선을 더 포함하는 것을 특징으로 하는 액정 표시 장치.And the second step portion further comprises a second wiring on the semiconductor layer. 제 15항에 있어서,The method of claim 15, 상기 제 3 단차부는 상기 제 1 배선으로 이루어지는 것을 특징으로 하는 액정 표시 장치.And the third step portion comprises the first wiring. 제 1 기판 및 제 2 기판을 준비하는 단계;Preparing a first substrate and a second substrate; 상기 제 1 기판 상에 서로 교차하여 화소 영역을 정의하는 게이트 라인 및 데이터 라인을 형성하는 단계;Forming a gate line and a data line on the first substrate to cross each other to define a pixel area; 상기 화소 영역에 화소 전극을 형성하는 단계;Forming a pixel electrode in the pixel area; 상기 게이트 라인과 데이터 라인의 교차부에, 상기 게이트 라인으로부터 돌출된 게이트 전극과, 상기 게이트 전극 상부의 반도체층과, 상기 반도체층 양측의 상기 데이터 라인으로부터 돌출된 소오스 전극 및 이와 이격된 드레인 전극으로 이루어진 박막 트랜지스터를 형성하는 단계;A gate electrode protruding from the gate line, a semiconductor layer above the gate electrode, a source electrode protruding from the data line on both sides of the semiconductor layer, and a drain electrode spaced apart from the gate line at the intersection of the data line and the data line; Forming a thin film transistor; 상기 게이트 라인 상에, 상기 반도체층과 동일층의 제 1 패턴과, 상기 데이터 라인과 동일층의 제 2 패턴의 적층체로 이루어진 제 1 돌기를 형성하는 단계;Forming a first protrusion on the gate line, the first protrusion including a first pattern of the same layer as the semiconductor layer and a second pattern of the same layer as the data line; 상기 제 1 기판 상에 상기 반도체층과 동일층으로 이루어진 제 2 돌기를 형성하는 단계;Forming a second protrusion formed of the same layer as the semiconductor layer on the first substrate; 각각 상기 제 1 돌기와 상기 제 2 돌기가 일부분에 대응되도록, 상기 제 2 기판 상에 제 1 칼럼 스페이서 및 제 2 칼럼 스페이서를 형성하는 단계; 및Forming a first column spacer and a second column spacer on the second substrate such that the first protrusion and the second protrusion correspond to a portion thereof, respectively; And 상기 제 1, 제 2 기판 사이에 액정층을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 액정 표시 장치의 제조 방법.And forming a liquid crystal layer between the first and second substrates. 제 18항에 있어서,The method of claim 18, 상기 제 1 및 제 2 칼럼 스페이서를 형성하는 단계에서,In the forming of the first and second column spacers, 상기 제 2 기판 상에 상기 제 1 돌기가 형성되지 않은 상기 게이트 라인 상에 대응되어, 제 3 칼럼 스페이서를 더 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.And forming a third column spacer corresponding to the gate line on which the first protrusion is not formed on the second substrate. 제 18항에 있어서,The method of claim 18, 상기 게이트 라인의 형성하는 단계에서, In the forming of the gate line, 상기 게이트 라인과 평행한 방향으로 공통 라인을 상기 제 1 기판 상에 더 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.And forming a common line on the first substrate in a direction parallel to the gate line. 제 20항에 있어서,The method of claim 20, 상기 제 2 돌기는 상기 게이트 라인과 공통 라인의 사이의 영역에 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.And the second protrusion is formed in a region between the gate line and the common line. 제 19항에 있어서,The method of claim 19, 상기 제 2 기판 상에, On the second substrate, 적어도 상기 게이트 라인, 데이터 라인 및 박막 트랜지스터 형성 부위를 가리는 블랙 매트릭스층을 형성하는 단계; 및Forming a black matrix layer covering at least the gate line, the data line and the thin film transistor forming region; And 적어도 상기 화소 영역들에 대응되어 컬러 필터층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.And forming a color filter layer corresponding to at least the pixel areas. 제 22항에 있어서,The method of claim 22, 상기 제 1 내지 제 3 칼럼 스페이서를 상기 블랙 매트릭스층 상부에 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.The first to third column spacers are formed on the black matrix layer. 제 1 기판 및 제 2 기판을 준비하는 단계;Preparing a first substrate and a second substrate; 상기 제 1 기판 상에 일 방향의 게이트 라인 및 이로부터 돌출된 게이트 전극을 형성하는 단계;Forming a gate line in one direction and a gate electrode protruding therefrom on the first substrate; 상기 게이트 라인과 교차하는 방향의 데이터 라인, 상기 데이터 라인으로부터 돌출된 소오스 전극 및 이와 이격된 드레인 전극을 형성하고, 상기 게이트 라인 상의 제 1 부위에 반도체층 및 금속층의 적층체의 제 1 돌기를 형성하고, 상기 게이트 라인이 형성되지 않은 상기 제 1 기판 상에 반도체층의 제 2 돌기를 형성하는 단계;Forming a data line in a direction crossing the gate line, a source electrode protruding from the data line, and a drain electrode spaced apart from the gate line, and forming a first protrusion of the laminate of the semiconductor layer and the metal layer at a first portion on the gate line; Forming a second protrusion of the semiconductor layer on the first substrate on which the gate line is not formed; 상기 제 2 기판 상에, 각각 상기 제 1 돌기와 상기 제 2 돌기가 일부분에 대응되도록, 제 1 칼럼 스페이서 및 제 2 칼럼 스페이서를 형성하고, 상기 게이트 라인에 대응되도록 제 3 칼럼 스페이서를 형성하는 단계; 및Forming a first column spacer and a second column spacer on the second substrate so as to correspond to a portion of the first protrusion and the second protrusion, respectively, and forming a third column spacer to correspond to the gate line; And 상기 제 1, 제 2 기판 사이에 액정층을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 액정 표시 장치의 제조 방법.And forming a liquid crystal layer between the first and second substrates. 제 24항에 있어서,The method of claim 24, 상기 게이트 라인을 포함한 상기 제 1 기판 상에, 게이트 절연막을 더 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.And forming a gate insulating film on the first substrate including the gate line. 제 25항에 있어서,The method of claim 25, 상기 데이터 라인, 소오스 전극, 드레인 전극, 제 1 돌기 및 제 2 돌기를 형성하는 단계는,The forming of the data line, the source electrode, the drain electrode, the first protrusion, and the second protrusion may include: 상기 게이트 절연막 상에 반도체층 물질층 및 금속 물질층을 차례로 증착하는 단계;Sequentially depositing a semiconductor layer material layer and a metal material layer on the gate insulating film; 상기 금속 물질층 상부 전면에 감광막을 형성하는 단계;Forming a photoresist on the entire upper surface of the metal material layer; 상기 감광막 상부에, 마스크를 이용하여 광을 조사하여, 상기 데이터 라인 및 상기 제 1 돌기 형성 부위는 제 1 높이(t1)로, 상기 제 2 돌기 형성부위 및 상기 소오스 전극과 드레인 전극 사이의 부위는 제 2 높이(t2<t1)로 갖는 제 1 감광막 패턴을 형성하는 단계;Irradiating light to the upper portion of the photoresist layer using a mask, the data line and the first protrusion forming portion have a first height t1, and the second protrusion forming portion and a portion between the source electrode and the drain electrode Forming a first photosensitive film pattern having a second height t2 <t1; 상기 제 1 감광막 패턴을 마스크로 이용하여 상기 금속 물질층 및 반도체층 물질층을 선택적으로 제거하여, 제 1 돌기와 제 2 돌기형성부를 형성하고, 상기 게이트 라인과 데이터 라인의 교차부에 금속층 패턴 및 반도체층을 형성하는 단계;The metal material layer and the semiconductor layer material layer are selectively removed by using the first photoresist pattern as a mask to form a first protrusion and a second protrusion forming portion, and the metal layer pattern and the semiconductor are formed at the intersection of the gate line and the data line. Forming a layer; 상기 제 2 높이가 제거될 정도로 상기 제 1 감광막 패턴을 애슁하여 제 2 감광막 패턴을 형성하는 단계; 및Thinning the first photoresist pattern so that the second height is removed to form a second photoresist pattern; And 상기 제 2 감광막 패턴을 마스크로 이용하여 노출된 상기 금속 물질층을 제거하여 제 2 돌기 및 소오스/드레인 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 액정 표시 장치의 제조 방법.And removing the exposed metal material layer using the second photoresist pattern as a mask to form a second protrusion and a source / drain electrode. 제 26항에 있어서,The method of claim 26, 상기 마스크는 회절 노광 마스크인 것을 특징으로 하는 액정 표시 장치의 제조 방법.The mask is a method of manufacturing a liquid crystal display device, characterized in that the diffraction exposure mask. 제 26항에 있어서,The method of claim 26, 상기 마스크는 하프톤 마스크인 것을 특징으로 하는 액정 표시 장치의 제조 방법.And said mask is a halftone mask. 제 24항에 있어서,The method of claim 24, 상기 게이트 라인의 형성하는 단계에서, In the forming of the gate line, 상기 게이트 라인과 동일층에 상기 게이트 라인과 평행한 방향으로 공통 라인을 더 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.And forming a common line on the same layer as the gate line in a direction parallel to the gate line. 제 29항에 있어서,The method of claim 29, 상기 제 2 돌기는 상기 게이트 라인과 공통 라인의 사이의 영역에 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.And the second protrusion is formed in a region between the gate line and the common line. 제 24항에 있어서,The method of claim 24, 상기 게이트 라인은 저저항 금속으로 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.And the gate line is formed of a low resistance metal. 제 31항에 있어서,The method of claim 31, wherein 상기 저저항 금속은 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 및 이들의 합금 중 어느 하나로 이루어지는 것을 특징으로 하는 액정 표시 장치의 제조 방법.The low resistance metal is made of any one of copper (Cu), aluminum (Al), gold (Au), silver (Ag), and alloys thereof. 제 24항에 있어서,The method of claim 24, 상기 제 2 기판 상에, On the second substrate, 적어도 상기 게이트 라인, 데이터 라인을 가리는 블랙 매트릭스층을 형성하는 단계; 및Forming a black matrix layer covering at least said gate line and data line; And 적어도 상기 화소 영역들에 대응되어 형성된 컬러 필터층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.Forming a color filter layer formed corresponding to at least the pixel regions. 제 33항에 있어서,The method of claim 33, 상기 제 1 내지 제 3 칼럼 스페이서는 상기 블랙 매트릭스층 상부에 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.The first to third column spacers are formed on the black matrix layer.
KR1020060097912A 2006-10-09 2006-10-09 Liquid Crystal Display Device and Method for Manufacturing the Same KR101264699B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060097912A KR101264699B1 (en) 2006-10-09 2006-10-09 Liquid Crystal Display Device and Method for Manufacturing the Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060097912A KR101264699B1 (en) 2006-10-09 2006-10-09 Liquid Crystal Display Device and Method for Manufacturing the Same

Publications (2)

Publication Number Publication Date
KR20080032323A true KR20080032323A (en) 2008-04-15
KR101264699B1 KR101264699B1 (en) 2013-05-16

Family

ID=39533096

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060097912A KR101264699B1 (en) 2006-10-09 2006-10-09 Liquid Crystal Display Device and Method for Manufacturing the Same

Country Status (1)

Country Link
KR (1) KR101264699B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8446558B2 (en) 2010-11-04 2013-05-21 Lg Display Co., Ltd. Liquid crystal display panel and method for fabricating the same
US9377655B2 (en) 2012-06-21 2016-06-28 Samsung Display Co., Ltd. Liquid crystal display

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101137842B1 (en) 2005-09-23 2012-04-20 엘지디스플레이 주식회사 Liquid Crystal Display Device and Method for Manufacturing the Same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8446558B2 (en) 2010-11-04 2013-05-21 Lg Display Co., Ltd. Liquid crystal display panel and method for fabricating the same
KR101319355B1 (en) * 2010-11-04 2013-10-18 엘지디스플레이 주식회사 Liquid crystal diplay panel and manufacturing method thereof
US9377655B2 (en) 2012-06-21 2016-06-28 Samsung Display Co., Ltd. Liquid crystal display

Also Published As

Publication number Publication date
KR101264699B1 (en) 2013-05-16

Similar Documents

Publication Publication Date Title
KR100965572B1 (en) Liquid Crystal Display Device
KR101137842B1 (en) Liquid Crystal Display Device and Method for Manufacturing the Same
KR101182314B1 (en) Liquid Crystal Display Device and Method for Manufacturing the Same
KR101157954B1 (en) Liquid Crystal Display Device and Method for Manufacturing the Same
KR100617039B1 (en) Liquid Crystal Display Device and method for Manufacturing the same
KR100949507B1 (en) Liquid crystal display device
KR101127832B1 (en) Liquid Crystal Display Device
KR20070062739A (en) Liquid crystal display device
KR101192772B1 (en) Liquid Crystal Display Device and Method for Manufacturing the Same
KR20070056318A (en) Liquid crystal display device and method of manufacturing the same
KR101182318B1 (en) In-Plane Switching mode Liquid Crystal Display Device and Method for Manufacturing the Same
KR101264699B1 (en) Liquid Crystal Display Device and Method for Manufacturing the Same
KR20070062889A (en) Liquid crystal display device and method for manufacturing the same
KR101127833B1 (en) Liquid Crystal Display Device
KR20060110665A (en) Liquid crystal display device and method for manufacturing the same
KR20080022994A (en) Liquid crystal display device and method for manufacturing the same
KR100685929B1 (en) Liquid Crystal Display Device and Method for Manufacturing the Same
KR101085148B1 (en) Liquid Crystal Display Device and Method for Manufacturing the Same
KR20070059303A (en) Liquid crystal display device and method for manufacturing the same
KR101182316B1 (en) Liquid Crystal Display and Method for Manufacturing the Same
KR101182313B1 (en) Liquid Crystal display Device and Method for Manufacturing the Same
KR20070047087A (en) Liquid crystal display and method for manufacturing the same
KR101244666B1 (en) Liquid Crystal Display Device and Method for Manufacturing the Same
KR20090056641A (en) In-plane switching liquid crystal display and method for fabricating the same
KR101085149B1 (en) Liquid Crystal Display Device and Method for Manufacturing the Same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 7