KR20070056318A - Liquid crystal display device and method of manufacturing the same - Google Patents

Liquid crystal display device and method of manufacturing the same Download PDF

Info

Publication number
KR20070056318A
KR20070056318A KR1020050114813A KR20050114813A KR20070056318A KR 20070056318 A KR20070056318 A KR 20070056318A KR 1020050114813 A KR1020050114813 A KR 1020050114813A KR 20050114813 A KR20050114813 A KR 20050114813A KR 20070056318 A KR20070056318 A KR 20070056318A
Authority
KR
South Korea
Prior art keywords
substrate
forming
layer
spacer
gate
Prior art date
Application number
KR1020050114813A
Other languages
Korean (ko)
Other versions
KR101192761B1 (en
Inventor
이혜정
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050114813A priority Critical patent/KR101192761B1/en
Publication of KR20070056318A publication Critical patent/KR20070056318A/en
Application granted granted Critical
Publication of KR101192761B1 publication Critical patent/KR101192761B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1339Gaskets; Spacers; Sealing of cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133512Light shielding layers, e.g. black matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133514Colour filters
    • G02F1/133516Methods for their manufacture, e.g. printing, electro-deposition or photolithography
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

An LCD(Liquid Crystal Display) and a method for manufacturing the same are provided to prevent the push-down defect, by forming a first column spacer contacted with a lower substrate and a second column spacer distanced from the lower substrate so that the first column spacer is restored to an original state even though the first column spacer is pushed down. A first substrate(200) and a second substrate(100) face each other. A first column spacer(50a) is formed on the second substrate and contacted with the first substrate. A second column spacer(50b) is formed on the second substrate and distanced from the first substrate, wherein the second column spacer has the same height as the first column spacer. A liquid crystal layer is formed between the first substrate and the second substrate. A spacer groove(52) is formed in the first substrate correspondingly to the second column spacer.

Description

액정표시장치 및 이의 제조방법{Liquid Crystal Display Device and method of manufacturing the same}Liquid Crystal Display Device and method of manufacturing the same

도 1은 일반적인 액정표시장치를 나타낸 분해사시도1 is an exploded perspective view showing a general liquid crystal display device

도 2는 종래기술에 의한 칼럼 스페이서가 구비된 액정 표시 장치를 나타낸 평면도2 is a plan view illustrating a liquid crystal display device having a column spacer according to the related art.

도 3은 도 2의 I-I' 선상의 구조 단면도이다. 3 is a structural cross-sectional view taken along line II ′ of FIG. 2.

도 4는 액정 표시 장치의 돌기 구조를 개략적으로 나타내는 단면도 4 is a cross-sectional view schematically illustrating a protrusion structure of the liquid crystal display device.

도 5는 본 발명에 따른 스페이서 홀이 구비된 액정표시장치의 개략도5 is a schematic view of a liquid crystal display device having a spacer hole according to the present invention;

도 6은 본 발명의 제1 실시예에 따른 액정표시 장치의 평면도6 is a plan view of a liquid crystal display according to a first exemplary embodiment of the present invention.

도 7은 도 6의 Ⅱ-Ⅱ' 선상의 단면도 FIG. 7 is a cross-sectional view taken along line II-II ′ of FIG. 6.

도 8a 내지 도 8d는 본 발명에 따른 액정표시장치의 드레인 콘택홀 및 스페이서 홀에 대한 형성방법을 설명하기 위한 단면도들8A through 8D are cross-sectional views illustrating a method of forming drain contact holes and spacer holes in a liquid crystal display according to an exemplary embodiment of the present invention.

도 9는 본 발명의 제2 실시예에 따른 액정 표시장치의 평면도9 is a plan view of a liquid crystal display according to a second exemplary embodiment of the present invention.

*도면의 주요 부분을 나타낸 부호 설명** Description of the symbols showing the main parts of the drawings

100 : 제 2 기판 31 : 블랙 매트릭스층100 second substrate 31 black matrix layer

34 : 공통 전극 200 : 제 1 기판 34: common electrode 200: first substrate

41 : 게이트 라인 41a : 게이트 전극 42 : 데이터 라인 42a : 소오스 전극 42b : 드레인 전극 43 : 화소 전극 41 gate line 41a gate electrode 42 data line 42a source electrode 42b drain electrode 43 pixel electrode

45 : 게이트 절연막 46 : 보호막 47 : 공통 라인 52: 스페이서 홀 55 : 액정층 50a, 50b: 칼럼 스페이서45 gate insulating film 46 protective film 47 common line 52 spacer hole 55 liquid crystal layer 50a, 50b column spacer

본 발명은 액정 표시 장치 및 제조방법에 관한 것으로 특히, 눌림 불량을 방지할 수 있는 액정 표시 장치 및 제조 방법에 관한 것이다. The present invention relates to a liquid crystal display device and a manufacturing method, and more particularly, to a liquid crystal display device and a manufacturing method that can prevent the failure of pressing.

정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.As the information society develops, the demand for display devices is increasing in various forms, and in recent years, liquid crystal display devices (LCDs), plasma display panels (PDPs), electro luminescent displays (ELD), and vacuum fluorescent (VFD) Various flat panel display devices such as displays have been studied, and some of them are already used as display devices in various devices.

그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이하는 텔레비젼 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.Among them, LCD is the most widely used as the substitute for CRT (Cathode Ray Tube) for mobile image display device because of its excellent image quality, light weight, thinness, and low power consumption. In addition to the use of the present invention has been developed in various ways such as a television and a computer monitor for receiving and displaying broadcast signals.

이와 같은 액정 표시 장치가 일반적인 화면 표시 장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비 전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 관건이 걸려 있다고 할 수 있다.In order to use such a liquid crystal display as a general screen display device in various parts, it is a matter of how high quality images such as high definition, high brightness and large area can be realized while maintaining the characteristics of light weight, thinness and low power consumption. Can be.

이하, 첨부된 도면을 참조하여 종래의 액정 표시 장치에 대하여 설명하면 다음과 같다.Hereinafter, a liquid crystal display according to the related art will be described with reference to the accompanying drawings.

도 1은 일반적인 액정 표시 장치를 나타낸 분해사시도이다.1 is an exploded perspective view showing a general liquid crystal display.

액정 표시 장치는, 도 1과 같이, 일정 공간을 갖고 합착된 제 1 기판(1) 및 제 2 기판(2)과, 상기 제 1 기판(1)과 제 2 기판(2) 사이에 주입된 액정층(3)으로 구성되어 있다.As shown in FIG. 1, a liquid crystal display device includes a liquid crystal injected between a first substrate 1 and a second substrate 2 bonded to each other with a predetermined space, and between the first substrate 1 and the second substrate 2. It consists of layer (3).

보다 구체적으로 설명하면, 상기 제 1 기판(1)에는 화소 영역(P)을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수 개의 게이트 라인(4)과, 상기 게이트 라인(4)에 수직한 방향으로 일정한 간격을 갖고 복수 개의 데이터 라인(5)이 배열된다. 그리고, 상기 각 화소 영역(P)에는 화소 전극(6)이 형성되고, 상기 각 게이트 라인(4)과 데이터 라인(5)이 교차하는 부분에 박막 트랜지스터(T)가 형성되어 상기 박막트랜지스터가 상기 게이트 라인에 신호에 따라 상기 데이터 라인의 데이터 신호를 상기 각 화소 전극에 인가한다. In more detail, the first substrate 1 has a plurality of gate lines 4 in one direction and constant in a direction perpendicular to the gate lines 4 at regular intervals to define the pixel region P. FIG. A plurality of data lines 5 are arranged at intervals. In addition, a pixel electrode 6 is formed in each pixel region P, and a thin film transistor T is formed at a portion where the gate line 4 and the data line 5 cross each other, so that the thin film transistor is formed. The data signal of the data line is applied to each pixel electrode according to the signal of the gate line.

그리고, 상기 제 2 기판(2)에는 상기 화소 영역(P)을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층(7)이 형성되고, 상기 각 화소 영역에 대응되는 부분에는 색상을 표현하기 위한 R, G, B 컬러 필터층(8)이 형성되고, 상기 컬러 필터층 (8)위에는 화상을 구현하기 위한 공통 전극(9)이 형성되어 있다.In addition, a black matrix layer 7 is formed on the second substrate 2 to block light in portions other than the pixel region P, and portions R corresponding to the respective pixel regions are formed to express colors. , G, B color filter layers 8 are formed, and a common electrode 9 for realizing an image is formed on the color filter layers 8.

상기와 같은 액정 표시 장치는 상기 화소 전극(6)과 공통 전극(9) 사이에 형성되는 전계에 의해 상기 제 1, 제 2 기판(1, 2) 사이에 형성된 액정층(3)이 배향되고, 상기 액정층(3)의 배향 정도에 따라 액정층(3)을 투과하는 빛의 양을 조절하여 화상을 표현할 수 있다.In the liquid crystal display as described above, the liquid crystal layer 3 formed between the first and second substrates 1 and 2 is oriented by an electric field formed between the pixel electrode 6 and the common electrode 9, The amount of light passing through the liquid crystal layer 3 may be adjusted according to the degree of alignment of the liquid crystal layer 3 to express an image.

이와 같은 액정 표시 장치를 TN(Twisted Nematic) 모드 액정 표시 장치라 하며, 상기 TN 모드 액정 표시 장치는 시야각이 좁다는 단점을 가지고 있고 이러한 TN 모드의 단점을 극복하기 위한 IPS(In-Plane Switching) 모드 액정 표시 장치가 개발되었다.Such a liquid crystal display is called a twisted nematic (TN) mode liquid crystal display, and the TN mode liquid crystal display has a disadvantage of having a narrow viewing angle, and an in-plane switching (IPS) mode to overcome the disadvantage of the TN mode. Liquid crystal display devices have been developed.

상기 IPS 모드 액정 표시 장치는 제 1 기판의 화소 영역에 화소 전극과 공통 전극을 일정한 거리를 갖고 서로 평행하게 형성하여 상기 화소 전극과 공통 전극 사이에 횡전계(수평전계)가 발생하도록 하고 상기 횡 전계에 의해 액정층이 배향되도록 한 것이다.In the IPS mode liquid crystal display, a pixel electrode and a common electrode are formed parallel to each other at a predetermined distance in a pixel area of the first substrate so that a horizontal electric field is generated between the pixel electrode and the common electrode and the horizontal electric field is generated. This is to align the liquid crystal layer.

한편, 이와 같이 형성되는 액정 표시 장치의 제 1, 제 2 기판 사이에는 액정층이 형성되는 일정한 간격을 유지하기 위해 스페이서가 형성된다. 이러한 스페이서는 그 형상에 따라 볼 스페이서 또는 칼럼 스페이서로 나뉘어진다. Meanwhile, spacers are formed between the first and second substrates of the liquid crystal display device formed as described above to maintain a constant gap between the liquid crystal layers. Such spacers are divided into ball spacers or column spacers according to their shape.

볼 스페이서는 구 형상이며, 제 1, 제 2 기판 상에 산포하여 제조되고, 상기 제 1, 제 2 기판의 합착 후에도 움직임이 비교적 자유롭고, 상기 제 1, 제 2 기판과의 접촉 면적이 작다. The ball spacer has a spherical shape, is distributed and manufactured on the first and second substrates, the movement is relatively free even after the bonding of the first and second substrates, and the contact area with the first and second substrates is small.

반면, 칼럼 스페이서는 제 1 기판 또는 제 2 기판 상의 어레이 공정에서 형 성되는 것으로, 소정 기판 상에 소정 높이를 갖는 기둥 형태로 고정되어 형성된다. 따라서, 제 1, 2 기판과의 접촉 면적이 볼 스페이서에 비하여 상대적으로 크다.On the other hand, the column spacer is formed in the array process on the first substrate or the second substrate, it is fixed is formed in a column shape having a predetermined height on a predetermined substrate. Therefore, the contact area with the 1st, 2nd board | substrate is relatively large compared with a ball spacer.

도 2는 종래기술에 의한 칼럼 스페이서가 구비된 액정 표시 장치를 나타낸 평면도이며, 도 3은 도 2의 I~I' 선상의 구조 단면도이다. FIG. 2 is a plan view illustrating a liquid crystal display device having a column spacer according to the related art, and FIG. 3 is a cross-sectional view taken along line II ′ of FIG. 2.

도 2 및 도 3과 같이, 종래의 액정 표시 장치의 어레이 영역은, 화소 영역을 정의하기 위해 게이트 라인(4) 및 데이터 라인(5)이 서로 수직으로 교차하여 배열되고, 상기 각 게이트 라인(4)과 데이터 라인(5)이 교차하는 부분에 박막트랜지스터(TFT)가 형성되며, 각 화소 영역에는 화소 전극(6)이 형성된다. 그리고, 일정 간격을 갖고 셀갭(cell gap)을 유지하기 위한 칼럼 스페이서(20)가 형성된다. 도 2에서는 3개의 서브픽셀(sub-pixel)마다, 즉, 하나의 픽셀(one pixel, R, G, B 서브픽셀이 하나의 화소를 이룸)마다 하나의 칼럼 스페이서(20)가 배치됨을 도시하였다.2 and 3, in the array area of the conventional liquid crystal display device, the gate line 4 and the data line 5 are arranged perpendicularly to each other to define the pixel area, and the respective gate lines 4 are arranged. ) And a thin film transistor TFT are formed at a portion where the data line 5 crosses each other, and a pixel electrode 6 is formed in each pixel region. In addition, column spacers 20 are formed to maintain a cell gap at regular intervals. In FIG. 2, one column spacer 20 is disposed every three subpixels, that is, every one pixel (one pixel, R, G, and B subpixels constitute one pixel). .

여기서, 상기 칼럼 스페이서(20)는, 도 3에 도시한 바와 같이, 게이트 라인(4) 상측에 상응한 부분에 형성된다. 즉, 제 1 기판(1) 상에 게이트 라인(4)이 형성되고, 상기 게이트 라인(4)을 포함한 기판 전면에 게이트 절연막(15)이 형성되며, 상기 게이트 절연막(15)위에 보호막(16)이 형성된다. Here, the column spacer 20 is formed in a portion corresponding to the upper side of the gate line 4, as shown in FIG. That is, the gate line 4 is formed on the first substrate 1, the gate insulating layer 15 is formed on the entire surface of the substrate including the gate line 4, and the passivation layer 16 is formed on the gate insulating layer 15. Is formed.

그리고 제 2 기판(2)에는 상기 화소 영역을 제외한 비화소 영역(게이트 라인, 데이터 라인 및 박막 트랜지스터 영역)을 가리기 위한 블랙 매트릭스층(7)과, 상기 블랙 매트릭스층(7)을 포함한 컬러 필터 기판(2) 상에 각 화소 영역별로 차례로 R, G, B 안료가 대응되어 형성된 컬러 필터층(8) 및 상기 컬러 필터층(8)을 포함한 상기 제 2 기판(2) 전면에 형성된 공통 전극(14)이 형성된다.The second substrate 2 includes a black matrix layer 7 for covering non-pixel regions (gate lines, data lines, and thin film transistor regions) other than the pixel region, and a color filter substrate including the black matrix layer 7. A color filter layer 8 formed by corresponding R, G, and B pigments in turn on each of the pixel regions and a common electrode 14 formed on the entire surface of the second substrate 2 including the color filter layer 8 are formed on (2). Is formed.

상기 게이트 라인(4)에 상응하는 부분의 공통 전극(14)위에 칼럼 스페이서(20)가 형성되어 상기 칼럼 스페이서(20)가 상기 게이트 라인(4)상에 위치되도록 두 기판(1, 2)이 합착된다. The column spacer 20 is formed on the common electrode 14 of the portion corresponding to the gate line 4 so that the two substrates 1 and 2 are positioned so that the column spacer 20 is positioned on the gate line 4. Are coalesced.

그러나, 상기와 같이 칼럼 스페이서가 형성된 액정표시장치에 있어서는 다음과 같은 문제점이 발생한다. However, the following problem occurs in the liquid crystal display device in which the column spacer is formed as described above.

상술한 종래의 칼럼 스페이서를 포함하는 액정 표시 장치는, 액정 패널(10)의 표면을 손이나 그 밖의 물건을 이용하여 소정 방향으로 터치하여 지나가게 되면, 터치된 부위에서 얼룩이 발생한다. 이러한 얼룩은 터치시에 발생한 얼룩이라 하여 터치 얼룩이라 하며, 이와 같이 화면에서 얼룩이 관찰되기 때문에 터치 불량이라고도 한다. 이러한 터치 불량은, 이전의 볼 스페이서의 구조에 비해 상기 칼럼 스페이서(20)와 대향하는 제 1 기판(1)간의 접촉 면적이 크기 때문에, 마찰력이 커서 나타나는 것으로 파악된다. 즉, 볼 스페이서에 비해 원기둥 형태로 형성되는 칼럼 스페이서(20)는 제 1 기판(1)과의 접촉 면적이 크기 때문에, 터치로 인해 제 1, 제 2 기판(1, 2)간의 쉬프트된 후, 원 상태로 복원하는데 오랜 시간이 걸리기 때문에 원 상태로 복원하기 전까지 얼룩이 잔존하게 된다.In the conventional liquid crystal display including the column spacer, when the surface of the liquid crystal panel 10 is touched in a predetermined direction by using a hand or other object, spots are generated at the touched portion. Such spots are referred to as spot spots generated at the time of touch, and are referred to as touch spots, and are also referred to as touch defects because spots are observed on the screen. Such a touch failure is considered to be large because the contact area between the column spacer 20 and the first substrate 1 facing the column spacer 20 is larger than the structure of the previous ball spacer. That is, since the column spacer 20 formed in a cylindrical shape compared to the ball spacer has a large contact area with the first substrate 1, after being shifted between the first and second substrates 1 and 2 due to the touch, Because it takes a long time to restore to the original state, the stain remains until the original state is restored.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 터치불량을 방지할 수 있는 액정표시장치 및 제조방법을 제공하는 데, 그 목적이 있다. Accordingly, an object of the present invention is to provide a liquid crystal display device and a manufacturing method which can prevent touch defects, which are devised to solve the above problems.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치는 서로 대 향된 제1 기판 및 제2 기판, 상기 제2 기판 상에 형성되며 상기 제1 기판과 접하는 제1 칼럼 스페이서, 상기 제2 기판 상에 상기 제1 칼럼 스페이서와 동일 높이로 형성되며, 상기 제1 기판과 이격된 제2 칼럼 스페이서 및 상기 제1 기판과 제2 기판 사이에 형성된 액정층을 포함한다. The liquid crystal display according to the present invention for achieving the above object is a first column spacer facing each other, the first column spacer formed on the second substrate and in contact with the first substrate, the second substrate And a second column spacer formed on the same height as the first column spacer and spaced apart from the first substrate, and a liquid crystal layer formed between the first substrate and the second substrate.

상기 제2 칼럼 스페이서에 대응하여 상기 제1 기판 상에 형성된 스페이서홀이 더 구비되는 것이 바람직하다. Preferably, a spacer hole is formed on the first substrate to correspond to the second column spacer.

상기 제1 기판은 상기 제1 기판 상의 소정 부위에 형성된 블랙매트릭스층 및상기 블랙매트릭스층을 포함한 상기 제1 기판 상에 형성된 상기 컬러필터층을 포함한다. The first substrate includes a black matrix layer formed on a predetermined portion on the first substrate and the color filter layer formed on the first substrate including the black matrix layer.

상기 제1 기판에는 상기 컬러 필터층 및 블랙 매트릭스층이 포함된 상기 제1 기판 전면에 형성된 공통전극이 더 구비된다.The first substrate further includes a common electrode formed on an entire surface of the first substrate including the color filter layer and the black matrix layer.

상기 제2 기판은 상기 제2 기판 상에 서로 수직으로 교차하여 화소 영역을 정의하는 게이트라인 및 데이타라인, 상기 게이트라인과 데이터라인의 교차부에 형성된 박막트랜지스터, 상기 게이트 라인과 데이타 라인 사이에의 층간에 개재된 게이트 절연막, 상기 화소영역에 형성된 화소전극 및 상기 데이타라인과 화소전극 사이에 개재된 보호막을 포함한다. The second substrate may include a gate line and a data line intersecting each other vertically on the second substrate to define a pixel region, a thin film transistor formed at an intersection of the gate line and the data line, and between the gate line and the data line. A gate insulating film interposed between the layers, a pixel electrode formed in the pixel region, and a protective film interposed between the data line and the pixel electrode.

상기 제2 기판에는 상기 화소전극과 서로 교번하여 형성되는 공통전극을 더 구비된다. The second substrate further includes a common electrode formed to alternate with the pixel electrode.

상기 스페이서 홀은 상기 게이트 절연막의 일부 깊이와 상기 보호막이 제거되어 형성되는 것이 바람직하다. The spacer hole may be formed by removing a portion of the gate insulating layer and the protective layer.

상기 스페이서 홀은 상기 제1 칼럼 스페이서의 폭보다 넓게 형성되는 것이 바람직하다. Preferably, the spacer hole is formed to be wider than the width of the first column spacer.

본 발명에 따른 액정표시장치 제조방법은 서로 대향하는 제1, 제2 기판을 준비하는 단계, 상기 제1 기판 상에 게이트 라인 및 게이트 전극을 형성하는 단계, 상기 게이트 라인 및 게이트 전극을 포함한 제1 기판 상에 게이트 절연막을 형성하는 단계, 상기 게이트 전극 상측의 상기 게이트 절연막 상에 반도체층을 형성하는 단계, 상기 반도체층을 포함한 상기 게이트 절연막 상의 소정 부위에 상기 게이트라인과 교차하는 방향으로 데이터 라인을 형성하여 화소영역을 정의하고, 상기 데이터라인으로부터 돌출된 소오스전극 및 이와 소정간격 이격된 드레인 전극을 형성하는 단계, 상기 데이타라인 및 소오스/드레인전극을 포함한 게이트 절연막 전면에 보호막을 형성하는 단계, 소정 부위의 보호막 및 게이트 절연막을 제거하여, 상기 드레인 전극을 노출하는 드레인 콘택홀을 형성하고, 상기 게이트 라인 상부의 소정영역에 스페이서홀을 형성하는 단계, 상기 드레인 콘택홀을 통해 상기 드레인 전극과 콘택되도록 상기 화소영역에 화소전극을 형성하는 단계, 상기 제2 기판 상에 컬러필터 어레이를 형성하는 단계, 상기 제1 기판과 접촉되도록 제1 칼럼 스페이서를 형성하면서 동시에 상기 스페이서 홀에 대응되도록 제2 칼럼 스페이서를 형성하는 단계, 상기 제1, 제2 기판 사이에 액정층을 형성하는 단계 및 상기 제1, 제2 기판을 합착하는 단계를 더 포함한다. According to an embodiment of the present invention, a method of manufacturing a liquid crystal display device may include preparing first and second substrates facing each other, forming a gate line and a gate electrode on the first substrate, and a first including the gate line and the gate electrode. Forming a gate insulating film on the substrate; forming a semiconductor layer on the gate insulating film above the gate electrode; and forming a data line in a direction crossing the gate line at a predetermined portion on the gate insulating film including the semiconductor layer. Forming a pixel region and forming a source electrode protruding from the data line and a drain electrode spaced apart from the predetermined line; forming a passivation layer on the entire surface of the gate insulating film including the data line and the source / drain electrode; The protective film and the gate insulating film of the site are removed to expose the drain electrode. Forming a drain contact hole, forming a spacer hole in a predetermined region above the gate line, forming a pixel electrode in the pixel region to be in contact with the drain electrode through the drain contact hole, and the second substrate Forming a color filter array on the substrate, forming a first column spacer to be in contact with the first substrate, and simultaneously forming a second column spacer to correspond to the spacer hole, a liquid crystal between the first and second substrates Forming a layer and bonding the first and second substrates together.

상기 스페이서 홀은 상기 제2 칼럼 스페이서의 폭보다 넓게 형성하는 것이 바람직하다. 상기 드레인 콘택홀 및 스페이서홀을 형성하는 단계는 상기 보호막 상 부에 포토레지스트를 형성하는 단계, 상기 드레인 전극 상의 상기 보호막을 노출시키면서 동시에 상기 제2 칼럼 스페이서가 대응되는 위치의 포토레지스트 일부가 남도록 상기 포토레지스트를 노광 및 현상하는 단계 및 상기 포토레지스트를 마스크로 이용하여 상기 노출된 보호막을 식각하여 드레인 콘택홀을 형성하는 단계, 상기 포토레지스트에 에싱공정을 수행하여 상기 제2 칼럼 스페이서가 대응되는 위치의 보호막을 노출시키는 단계, 상기 에싱된 포토레지스트를 마스크로 이용하여 상기 노출된 보호막 및 게이트 절연막을 패터닝하는 단계를 더 포함하는 것이 바람직하다. The spacer hole may be formed to be wider than the width of the second column spacer. The forming of the drain contact hole and the spacer hole may include forming a photoresist on the passivation layer, exposing the passivation layer on the drain electrode while leaving a portion of the photoresist at a position corresponding to the second column spacer. Exposing and developing a photoresist; etching the exposed protective layer using the photoresist as a mask to form a drain contact hole; and performing an ashing process on the photoresist to correspond to the second column spacer. The method may further include exposing a passivation layer, and patterning the exposed passivation layer and the gate insulating layer using the ashed photoresist as a mask.

상기 포토레지스트를 노광 및 현상하는 단계는 회절 마스크를 이용하여 수행하는 것이 바람직하다. Exposing and developing the photoresist is preferably performed using a diffraction mask.

상기 스페이서 홀은 상기 게이트 절연막의 일부 깊이와 상기 보호막이 제거되어 형성하는 것이 바람직하다. The spacer hole may be formed by removing a portion of the gate insulating layer and the protective layer.

상기 컬러필터 어레이는 상기 제2 기판 상에 블랙 매트릭스층을 형성하는 단계, 상기 블랙 매트릭스층이 형성된 제2 기판 상에 컬러 필터층을 형성하는 단계 및 상기 블랙 매트릭스층 및 컬러 필터층을 포함한 상기 제2 기판 전면에 공통전극을 형성하는 단계를 포함한다. The color filter array may include forming a black matrix layer on the second substrate, forming a color filter layer on a second substrate on which the black matrix layer is formed, and the second substrate including the black matrix layer and a color filter layer. Forming a common electrode on the front surface.

본 발명의 또 다른 액정표시장치 제조방법은 서로 대향하는 제1, 제2 기판을 준비하는 단계, 상기 제1 기판 상에 게이트 라인, 게이트 전극, 상기 게이트 라인과 평행한 공통라인 및 상기 공통라인으로부터 돌출된 공통전극을 형성하는 단계, 상기 게이트 라인 및 게이트 전극을 포함한 제1 기판 상에 게이트 절연막을 형성하 는 단계, 상기 게이트 절연막 상에 상기 게이트 전극을 덮는 형상으로 반도체층을 형성하는 단계, 상기 반도체층을 포함한 상기 게이트 절연막 상의 소정 부위에 상기 게이트라인과 교차하는 방향으로 데이터 라인을 형성하여 화소영역을 정의하고, 상기 데이터 라인으로부터 돌출된 소오스전극 및 이와 소정간격 이격된 드레인 전극을 형성하는 단계, 상기 데이타라인 및 소오스/드레인전극을 포함한 게이트 절연막 전면에 보호막을 형성하는 단계, 소정 부위의 보호막 및 게이트 절연막을 제거하여, 상기 드레인 전극을 노출하는 드레인 콘택홀을 형성하고, 상기 게이트 라인 상부의 소정영역에 스페이서홀을 형성하는 단계, 상기 드레인 콘택홀을 통해 상기 드레인 전극과 콘택되도록 상기 화소영역에 화소전극을 형성하는 단계, 상기 제2 기판 상에 컬러필터 어레이를 형성하는 단계, 상기 제1 기판과 접촉되도록 제1 칼럼 스페이서를 형성하면서 동시에 상기 스페이서 홀에 대응되도록 제2 칼럼 스페이서를 형성하는 단계, 상기 제1, 제2 기판 사이에 액정층을 형성하는 단계 및 상기 제1, 제2 기판을 합착하는 단계를 포함한다. According to still another aspect of the present invention, there is provided a method of manufacturing a liquid crystal display device, the method comprising: preparing a first and a second substrate facing each other; Forming a protruding common electrode, forming a gate insulating film on the first substrate including the gate line and the gate electrode, forming a semiconductor layer on the gate insulating film to cover the gate electrode; Defining a pixel region by forming a data line in a direction crossing the gate line on a predetermined portion of the gate insulating layer including a semiconductor layer, and forming a source electrode protruding from the data line and a drain electrode spaced apart from the predetermined interval And a protective film on the entire gate insulating film including the data line and the source / drain electrodes Forming a drain contact hole exposing the drain electrode by removing the passivation layer and the gate insulating layer of a predetermined portion, and forming a spacer hole in a predetermined region above the gate line; Forming a pixel electrode in the pixel region to be in contact with the drain electrode, forming a color filter array on the second substrate, and forming a first column spacer to be in contact with the first substrate while simultaneously corresponding to the spacer hole Forming a second column spacer so as to form a liquid crystal layer between the first and second substrates; and bonding the first and second substrates to each other.

상기 스페이서 홀은 상기 제2 칼럼 스페이서의 폭보다 넓게 형성하는 것이 바람직하다. The spacer hole may be formed to be wider than the width of the second column spacer.

상기 드레인 콘택홀 및 스페이서홀을 형성하는 단계는 상기 보호막 상부에 포토레지스트를 형성하는 단계, 상기 드레인 전극 상의 상기 보호막을 노출시키면서 동시에 상기 제2 칼럼 스페이서가 대응되는 위치의 포토레지스트 일부가 남도록 상기 포토레지스트를 노광 및 현상하는 단계 및 상기 포토레지스트를 마스크로 이용하여 상기 노출된 보호막을 식각하여 드레인 콘택홀을 형성하는 단계, 상기 포토 레지스트에 에싱공정을 수행하여 상기 제2 칼럼 스페이서가 대응되는 위치의 보호막을 노출시키는 단계, 상기 에싱된 포토레지스트를 마스크로 이용하여 상기 노출된 보호막 및 게이트 절연막을 패터닝하는 단계를 더 포함한다. The forming of the drain contact hole and the spacer hole may include forming a photoresist on the passivation layer, exposing the passivation layer on the drain electrode and simultaneously leaving a portion of the photoresist at a position corresponding to the second column spacer. Exposing and developing the resist; etching the exposed protective layer using the photoresist as a mask to form a drain contact hole; and performing an ashing process on the photoresist, where the second column spacer corresponds to Exposing the passivation layer, and patterning the exposed passivation layer and the gate insulating layer using the ashed photoresist as a mask.

상기 포토레지스트를 노광 및 현상하는 단계는 회절 마스크를 이용하여 수행하는 것이 바람직하다.Exposing and developing the photoresist is preferably performed using a diffraction mask.

상기 스페이서 홀은 상기 게이트 절연막의 일부 깊이와 상기 보호막이 제거되어 형성하는 것이 바람직하다.The spacer hole may be formed by removing a portion of the gate insulating layer and the protective layer.

상기 컬러필터 어레이는 상기 제2 기판 상에 블랙 매트릭스층을 형성하는 단계 및 상기 블랙 매트릭스층이 형성된 제2 기판 상에 컬러 필터층을 형성하는 단계를 포함한다. The color filter array may include forming a black matrix layer on the second substrate and forming a color filter layer on the second substrate on which the black matrix layer is formed.

상기 터치 불량을 개선하기 위한 노력의 하나가 돌기 구조를 갖는 액정 표시 장치이다. One of the efforts to improve the touch failure is a liquid crystal display device having a projection structure.

도 4는 액정 표시 장치의 돌기 구조를 개략적으로 나타내는 단면도이다. 4 is a cross-sectional view schematically illustrating the protrusion structure of the liquid crystal display device.

도 4와 같이, 돌기 구조를 포함한 본 발명의 액정 표시 장치는 서로 대향되는 제 1 기판(70) 및 제 2 기판(60)과, 상기 제 2 기판(60) 상의 소정 부위에 형성된 칼럼 스페이서(80)와, 상기 칼럼 스페이서(80)의 상부면(돌기 대응면)에 비해 상대적으로 작은 체적을 가지며 상기 칼럼 스페이서(80)와 부분적으로 접촉하도록 상기 제 1 기판(70) 상에 형성된 돌기(85) 및 상기 제 1, 제 2 기판(60, 70) 사이에 충진된 액정층(미도시)을 포함하여 이루어진다. As shown in FIG. 4, the liquid crystal display of the present invention including the protrusion structure includes a first substrate 70 and a second substrate 60 facing each other, and a column spacer 80 formed at a predetermined portion on the second substrate 60. ) And a protrusion 85 formed on the first substrate 70 to have a relatively small volume relative to the upper surface (protrusion corresponding surface) of the column spacer 80 and to partially contact the column spacer 80. And a liquid crystal layer (not shown) filled between the first and second substrates 60 and 70.

이와 같이, 돌기(85)를 포함할 경우, 상기 제 1 기판(60) 또는 제 2 기판 (70)의 표면을 터치(일 방향으로 문지르거나 훑는 동작)시 상기 제 1 기판(60) 또는 제 2 기판(70)이 대향 기판에 비해 쉬프트되었을 때, 상기 칼럼 스페이서(80)와 상기 돌기(85)와의 접촉 면적이, 상기 칼럼 스페이서(80)의 상부면(칼럼 스페이서가 형성되는 제 2 기판(60)을 기준으로 명명, 이 경우, 제 2 기판(60) 표면에 칼럼 스페이서가 대응되는 면은 하부면이라 함)에 비해 상대적으로 작은 돌기(85)의 상부 면적으로 줄게 되어 마찰면적 감소로 인해 상기 칼럼 스페이서(80)와 대향 기판인 제 2 기판(70)과의 마찰력이 줄게 된다. 따라서, 상기 터치에 의해 일 방향으로 제 1 기판(60) 또는 제 2 기판(70)이 밀릴 때, 원 상태로의 복원이 용이하다. 따라서, 상기 돌기구조가 적용된 액정표시소자에서 발생될 수 있는 터치 불량은 개선될 수 있다. As such, when the protrusion 85 is included, the first substrate 60 or the second substrate 60 may be touched when the surface of the first substrate 60 or the second substrate 70 is touched (or rubbed in one direction). When the substrate 70 is shifted relative to the counter substrate, the contact area between the column spacer 80 and the protrusion 85 is formed on the upper surface of the column spacer 80 (the second substrate 60 having the column spacer formed thereon). In this case, the surface corresponding to the column spacer on the surface of the second substrate 60 is reduced to the upper area of the relatively small protrusion 85 as compared to the lower surface, and the friction area decreases. The friction force between the column spacer 80 and the second substrate 70 that is the opposite substrate is reduced. Therefore, when the first substrate 60 or the second substrate 70 is pushed in one direction by the touch, restoration to the original state is easy. Therefore, touch defects that may occur in the liquid crystal display device to which the protrusion structure is applied may be improved.

이러한 돌기(85)를 포함하는 구조에 있어서, 제 1, 제 2 기판(60, 70)을 서로 합착시 상기 돌기(85)에 대응되는 칼럼 스페이서(80)의 형상의 변화를 살펴보면, 상기 칼럼 스페이서(80)는 상기 돌기(85)에 대응되는 부위에만 힘이 집중되어, 이에 따라 칼럼 스페이서(80)를 포함한 하부층인 컬러 필터층(미도시) 및 블랙 매트릭스층(미도시)이 함께 눌려지게 된다. 이와 같이, 단일 또는 복수 개의 층들이 눌려진 경우에는, 액정 패널이 고온의 환경이 놓일 때, 액정의 열 팽창에 의해 셀 갭이 늘어날 경우, 상기 칼럼 스페이서(80) 및 이하의 층들이 눌려진 정도만큼 다시 원 상태로 복원하며 제 1, 제 2 기판(60, 70) 사이를 지지할 수 있어, 돌기가 없는 구조에 비해 액정이 하측으로 처져 발생하는 중력 불량을 개선할 수 있다. In the structure including the protrusions 85, when the first and second substrates 60 and 70 are bonded to each other, the change of the shape of the column spacer 80 corresponding to the protrusions 85 will be described. The force of 80 is concentrated only on the portion corresponding to the protrusion 85 so that a color filter layer (not shown) and a black matrix layer (not shown), which are lower layers including the column spacer 80, are pressed together. As such, when a single or a plurality of layers are pressed, when the cell gap is increased by thermal expansion of the liquid crystal when the liquid crystal panel is placed in a high temperature environment, the column spacer 80 and the following layers are pressed again to the extent that the layers are pressed. It can be restored to the original state and can support between the first and second substrates 60 and 70, so that the gravity failure caused by the liquid crystal sag downward can be improved as compared to the structure without the projections.

그러나, 이와 같은 칼럼 스페이서의 중앙에 대응하여 단순히 체적 및 표면적 이 작은 돌기를 이용하는 경우에는, 돌기에 의해 칼럼 스페이서 및 하부층들이 눌려질 때, 상기 돌기(85)가 대응되는 칼럼 스페이서(80)의 부위가 집중적으로 힘을 받아 그 접촉시 제 1, 제 2 기판(60, 70)간의 눌림 압력이 과도하게 되면(제 1 기판과 제 2 기판 중 어느 한 기판의 배면에서 누르는 힘이 과도하게 되면), 상기 칼럼 스페이서(80)가 돌기(85)에 의해 눌려져 변형한 후 원 상태로 되돌아오지 않는 현상이 발생한다.However, in the case of using a projection having a small volume and surface area corresponding to the center of such a column spacer, when the column spacer and the lower layers are pressed by the projection, the portion of the column spacer 80 to which the projection 85 corresponds. Is concentrated and the contact pressure between the first and second substrates 60 and 70 becomes excessive at the time of contact (when the pressing force on the rear surface of one of the first and second substrates is excessive), The column spacer 80 is pressed by the protrusions 85 and deforms, which does not return to its original state.

이하에서는, 상술한 눌림 불량(찍힘 불량)등의 문제를 해결한 본 발명에 따른 실시예들을 살펴본다. Hereinafter, it looks at the embodiments according to the present invention that solved the problems of the above-described pressing failure (pegging failure) and the like.

도 5는 본 발명에 따른 스페이서 홀이 구비된 액정표시장치의 개략도이다. 5 is a schematic diagram of a liquid crystal display device having a spacer hole according to the present invention.

도 5에 도시된 바와 같이, 스페이서 홀이 구비된 본 발명의 액정 표시 장치는 서로 대향되는 제 1 기판(200) 및 제 2 기판(100)과, 상기 제 2 기판(100) 상의 소정 부위에 소정 간격을 두고 동일한 높이로 형성되는 제1 칼럼 스페이서(50a) 및 제2 칼럼 스페이서(50b)와, 상기 제2 칼럼 스페이서(50b)가 상응하는 위치의 소정 부위에 제2 칼럼 스페이서의 폭보다 넓은 폭으로 형성되는 스페이서 홀(52) 및 상기 제 1, 제 2 기판(100, 200) 사이에 충진된 액정층(미도시)을 포함하여 이루어진다. As shown in FIG. 5, the liquid crystal display of the present invention having the spacer hole is provided at a predetermined portion on the first substrate 200 and the second substrate 100 and the second substrate 100 facing each other. The first column spacer 50a and the second column spacer 50b, which are formed at the same height at intervals, and the second column spacer 50b is wider than the width of the second column spacer at a predetermined position at a corresponding position. And a liquid crystal layer (not shown) filled between the spacer hole 52 formed between the first and second substrates 100 and 200.

상기 스페이서 홀(52)은 제1 기판(200)인 유리기판(40)상에 형성된 게이트 절연막(45)의 소정 두께 및 보호막(46)의 소정 위치가 패터닝되어 형성되되, 상기 스페이서 홀 형성시 하부에 위치된 게이트 전극(41)이 노출되지 않기 위해 상기 게이트 절연막(45)의 소정 두께만이 제거된다. The spacer hole 52 is formed by patterning a predetermined thickness of the gate insulating layer 45 formed on the glass substrate 40, which is the first substrate 200, and a predetermined position of the passivation layer 46. Only a predetermined thickness of the gate insulating layer 45 is removed so that the gate electrode 41 positioned at is not exposed.

상기 스페이서 홀(52)이 형성되면, 상기 제1 기판(100) 또는 제2 기판(200)의 표면에 압력이 가해지지 않을 때, 상기 제1 칼럼 스페이서(50a)는 제2 기판(200)의 보호막(46)과 접촉하게 되고, 상기 스페이서 홀(52)과 대응된 제2 칼럼 스페이서(50b)는 상대적으로 제1 칼럼 스페이서(50a)에 비해 상기 스페이서 홀(52)과 제2 칼럼 스페이서간의 갭(gap)이 유지된다. When the spacer hole 52 is formed, when no pressure is applied to the surface of the first substrate 100 or the second substrate 200, the first column spacer 50a may be formed on the second substrate 200. The second column spacer 50b, which is in contact with the passivation layer 46 and corresponds to the spacer hole 52, has a gap between the spacer hole 52 and the second column spacer relative to the first column spacer 50a. (gap) is maintained.

한편, 상기 제2 기판(200)과 접촉되는 상기 제1 칼럼 스페이서(50a)의 하부면적은 돌기 구조가 적용된 액정표시장치에서의 돌기 하부면적과 동일하거나 유사한 면적으로 형성되게 한다. Meanwhile, the lower area of the first column spacer 50a in contact with the second substrate 200 is formed to be the same as or similar to the lower area of the protrusion in the liquid crystal display device having the protrusion structure.

따라서, 스페이서 홀이 구비된 본 발명에 의하면, 상기 제1 기판(100) 또는 제2 기판(200)의 표면에 압력이 가해졌을 때, 제2 칼럼 스페이서(50b)가 스페이서 홀(52)에 삽입되면서 동시에 제2 기판과 접촉된 제1 칼럼 스페이서(50a)가 눌리는 현상이 발생하더라도 제1 칼럼 스페이서가 원상태로 복원될 수 있게 되어 눌림 현상을 방지할 수 있게 된다. Therefore, according to the present invention having the spacer hole, when the pressure is applied to the surface of the first substrate 100 or the second substrate 200, the second column spacer 50b is inserted into the spacer hole 52. At the same time, even if the first column spacer 50a in contact with the second substrate is pressed, the first column spacer may be restored to its original state, thereby preventing the pressing phenomenon.

또한, 상기 제2 기판과 접촉되는 상기 제1 칼럼 스페이서의 하부면적은 돌기 구조가 적용된 액정표시장치에서의 돌기 하부면적과 동일하거나 유사한 면적으로 형성되게 하여, 대향 기판인 제2 기판과의 마찰력이 줄게 되어 돌기 구조가 적용된 액정표시장치에서 가질 수 있는 효과인 터치불량 감소를 유사하게 가질 수 있다. In addition, the lower area of the first column spacer in contact with the second substrate is formed to be the same or similar to the lower area of the protrusion in the liquid crystal display device having the protrusion structure, so that the frictional force with the second substrate, which is the opposite substrate, is reduced. It can be reduced to similarly have a reduction in touch failure which is an effect that can be obtained in the liquid crystal display device to which the projection structure is applied.

한편, 돌기 구조가 적용된 액정표시장치에서, 상기 돌기구조의 형성에 의해 막두께의 불균일이 발생하게 되어, 배향막 러빙공정시 상기 막 두께의 불균일에서 발생되는 러빙 스크래치(rubbing scratch)의 발생확률이 높아지는 데, 본 발명에서 와 같이 스페이서 홀이 적용된 액정표시장치는 돌출부를 갖지 않게 되어 막 두께의 균일성이 확보됨으로써 러빙스크래치의 발생확률이 줄어들게 된다.On the other hand, in the liquid crystal display device to which the projection structure is applied, the film thickness nonuniformity is generated by the formation of the projection structure, and the probability of occurrence of rubbing scratches generated at the nonuniformity of the film thickness during the alignment film rubbing process is increased. However, as in the present invention, the liquid crystal display device to which the spacer hole is applied does not have a protrusion so that the uniformity of the film thickness is secured, thereby reducing the occurrence probability of rubbing scratches.

도 6은 본 발명의 제1 실시예에 따른 액정표시 장치의 평면도이고, 도 7은 도 6의 Ⅱ-Ⅱ' 선상의 단면도이다. 6 is a plan view of a liquid crystal display according to a first exemplary embodiment of the present invention, and FIG. 7 is a cross-sectional view taken along line II-II 'of FIG. 6.

도 6 및 도 7에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 액정표시장치는 IPS 모드로 구동되는 것으로, 서로 대향된 제1 기판(100) 및 제2 기판(200)과, 상기 제1 및 제2 기판 사이에 충진된 액정층(55)으로 구비된다. 6 and 7, the liquid crystal display according to the first exemplary embodiment of the present invention is driven in the IPS mode, and the first substrate 100 and the second substrate 200 facing each other, and The liquid crystal layer 55 is filled between the first and second substrates.

상기 제1 기판(100)인 컬러필터 기판에는 유리 기판(30) 상에 화소영역을 제외한 부분(게이트 라인 및 데이타 라인영역, 박막 트랜지스터 영역)의 빛을 차단하기 위한 블랙 매트릭스층(31)이 형성되고, 상기 각 화소영역에 대응되어 부분에 색상을 표현하기 위한 R, G, B 컬러필터층(미도시)이 형성되며, 상기 블랙 매트릭스층(31)과 컬러필터층(미도시) 상부에 전면 오버코트층(33)이 형성된다. A black matrix layer 31 is formed on the color filter substrate, which is the first substrate 100, to block light of portions (gate lines, data line regions, and thin film transistor regions) other than the pixel region on the glass substrate 30. R, G, and B color filter layers (not shown) are formed to correspond to the pixel regions, and the front overcoat layer is formed on the black matrix layer 31 and the color filter layer (not shown). 33 is formed.

그리고, 상기 오버코트층(33) 상측의 소정 부분에 감광성 수지 등과 같은 물질로 제1 칼럼 스페이서(50a) 및 제2 칼럼 스페이서(50b)가 형성된다. The first column spacer 50a and the second column spacer 50b are formed of a material such as a photosensitive resin on a predetermined portion of the overcoat layer 33.

상기 제 1 칼럼 스페이서(50a)와 제 2 칼럼 스페이서(50b)는 동일한 높이로 형성한다. The first column spacer 50a and the second column spacer 50b are formed at the same height.

상기 컬러필터 기판(100)에 대향하는, 제2 기판(200)인 TFT기판은 유리 기판(70) 상에 수직으로 교차하여 화소영역을 정의하는 복수 개의 게이트 라인(41) 및 데이타 라인(42)이 형성되고, 상기 게이트 라인에 평행한 방향으로 공통 라인(47)이 형성되고, 상기 공통라인(47)에서 각 화소영역으로 돌출되어 일정간격을 갖고 공통 전극(47a)이 형성된다. 그리고, 상기 각 게이트 라인(41)과 데이터 라인(42)이 교차하는 부분에 소스/드레인 전극(42a, 42b)을 구비한 박막 트랜지스터(TFT)가 형성되고, 상기 박막트랜지스터의 드레인 전극(42b)에 연결되어 상기 각 화소영역에는 상기 공통 전극(47a)과 평행하게 상기 공통전극 사이에 화소전극(43)들이 형성된다. The TFT substrate, which is the second substrate 200, which faces the color filter substrate 100, crosses the glass substrate 70 vertically and defines a plurality of gate lines 41 and data lines 42 defining pixel regions. The common line 47 is formed in a direction parallel to the gate line. The common line 47 protrudes from the common line 47 to each pixel area to form a common electrode 47a at a predetermined interval. A thin film transistor (TFT) having source / drain electrodes 42a and 42b is formed at a portion where the gate line 41 and the data line 42 cross each other, and the drain electrode 42b of the thin film transistor is formed. Pixel electrodes 43 are formed in the pixel area between the common electrodes in parallel with the common electrode 47a.

그리고, 제1 기판의 게이트라인 상측에 상기 제2 칼럼 스페이서(50a)가 상응하는 위치의 소정 부위에 스페이서 홀(52)이 형성된다. 이 스페이서 홀(52)의 폭은 대응되는 제2 칼럼 스페이서(50a)의 폭보다 넓게 형성된다. In addition, a spacer hole 52 is formed at a predetermined portion of a position where the second column spacer 50a corresponds to the gate line of the first substrate. The width of the spacer hole 52 is formed wider than the width of the corresponding second column spacer 50a.

상기 스페이서 홀(52)은 제1 기판(200)인 유리기판(40)상에 형성된 게이트 절연막(45)의 소정 두께 및 보호막(46)의 소정 위치가 패터닝되어 형성되되, 상기 스페이서 홀 형성시 하부에 위치된 게이트 전극(41)이 노출되지 않기 위해 상기 게이트 절연막(45)의 소정 두께만이 제거된다. The spacer hole 52 is formed by patterning a predetermined thickness of the gate insulating layer 45 formed on the glass substrate 40, which is the first substrate 200, and a predetermined position of the passivation layer 46. Only a predetermined thickness of the gate insulating layer 45 is removed so that the gate electrode 41 positioned at is not exposed.

상기 스페이서 홀(52)이 형성되면, 상기 제1 기판(100) 또는 제2 기판(200)의 표면에 압력이 가해지지 않을 때, 상기 제1 칼럼 스페이서(50a)는 제2 기판(200)의 보호막(46)과 접촉하게 되고, 상기 스페이서 홀(52)과 대응된 제2 칼럼 스페이서(50b)는 상대적으로 제1 칼럼 스페이서(50a)에 비해 상기 스페이서 홀(52)과 제2 칼럼 스페이서간의 갭(gap)이 유지된다. When the spacer hole 52 is formed, when no pressure is applied to the surface of the first substrate 100 or the second substrate 200, the first column spacer 50a may be formed on the second substrate 200. The second column spacer 50b, which is in contact with the passivation layer 46 and corresponds to the spacer hole 52, has a gap between the spacer hole 52 and the second column spacer relative to the first column spacer 50a. (gap) is maintained.

또한, 상기 제2 기판과 접촉되는 상기 제1 칼럼 스페이서(50a)의 하부면적은 돌기 구조가 적용된 액정표시장치에서의 돌기 하부면적과 동일하거나 유사한 면적으로 형성되게 한다.In addition, the lower area of the first column spacer 50a in contact with the second substrate is formed to be the same as or similar to the lower area of the protrusion in the liquid crystal display device having the protrusion structure.

여기서, 상기 박막 트랜지스터, 화소 전극 및 스페이서 홀의 제조를 상세히 살펴보면 다음과 같다. Here, the manufacturing of the thin film transistor, the pixel electrode and the spacer hole will be described in detail.

상기 유리기판(40) 상에 Mo, Al 또는 Cr 등과 같은 금속물질을 증착한 후 사진식각공정을 통해 상기 금속물질을 패터닝하여, 복수 개의 게이트라인(41), 게이트전극(41a) 및 상기 공통라인(47) 및 상기 공통전극(47a)을 동시에 형성한다. After depositing a metal material such as Mo, Al or Cr on the glass substrate 40 and patterning the metal material through a photolithography process, a plurality of gate lines 41, gate electrodes 41a and the common line 47 and the common electrode 47a are formed at the same time.

상기 게이트 전극(41a)은 상기 게이트라인(41)에서 돌출된 형상으로 상기 화소영역의 소정위치에 형성된다. The gate electrode 41a is formed at a predetermined position of the pixel area in a shape protruding from the gate line 41.

다음으로, 상기 게이트라인(41), 공통라인(47), 게이트전극(41a), 공통전극(47a)들이 형성된 유리기판(40)상에 SiNx 등의 절연물질을 증착하여 게이트 절연막(45)을 형성한다. 상기 게이트 절연막(45) 상에 반도체 층을 증착한 후 패터닝하여, 상기 게이트전극(41a) 상측의 게이트 절연막 위에 반도체층(44)을 형성한다. Next, an insulating material such as SiNx is deposited on the glass substrate 40 on which the gate line 41, the common line 47, the gate electrode 41a, and the common electrode 47a are formed to form a gate insulating layer 45. Form. A semiconductor layer is deposited on the gate insulating layer 45 and then patterned to form a semiconductor layer 44 on the gate insulating layer above the gate electrode 41a.

이때, 상기 반도체층(44)은 비정질 실리콘(amorphous silicon)층 또는 폴리 실리콘층 및 불순물이 고농도로 도핑된 실리콘층을 연속 증착한 다음, 상기 비정질 실리콘층(또는 폴리 실리콘층) 및 도핑된 실리콘층을 동시에 패터닝하여 형성한다. In this case, the semiconductor layer 44 is formed by continuously depositing an amorphous silicon layer or a polysilicon layer and a silicon layer heavily doped with impurities, and then the amorphous silicon layer (or polysilicon layer) and the doped silicon layer. Are formed by patterning at the same time.

그리고, Mo , Al 또는 Cr 등과 같은 금속물질을 증착한 후 사진식각공정을 통해 상기 금속물질을 패터닝하여, 상기 게이트라인(41)에 수직한 방향으로 데이터라인(42)을 형성하고, 상기 반도체층(44) 양측과 각각 접촉되도록 소오스 전극(42a), 드레인 전극(42b)을 형성하며, 상기 소오스전극(42a) 및 드레인 전극(42b) 사이에 도핑된 실리콘층을 제거한다.After depositing a metal material such as Mo, Al or Cr, the metal material is patterned through a photolithography process to form a data line 42 in a direction perpendicular to the gate line 41. (44) The source electrode 42a and the drain electrode 42b are formed so as to be in contact with both sides, and the doped silicon layer is removed between the source electrode 42a and the drain electrode 42b.

상기 소오스 전극(42a)은 상기 데이터 라인(42)에서 돌출된 형상으로 형성된 다. The source electrode 42a is formed to protrude from the data line 42.

이어서, 상기 소오스 전극(42a) 및 드레인전극(42b)을 포함한 기판 전면에 보호막(passivation film: 46)을 증착한다. Subsequently, a passivation film 46 is deposited on the entire surface of the substrate including the source electrode 42a and the drain electrode 42b.

이때, 상기 보호막은 주로 SiNx 등의 무기물질이 적용되었으며, 최근 액정 셀의 개구율을 향상시키기 위해 BCB(BenzoCycloButene), SOG(Spin On Glass) 또는 아크릴(Acryl)등의 유전율이 낮은 유기물질이 사용되고 있다. In this case, an inorganic material such as SiNx is mainly applied to the passivation layer, and an organic material having a low dielectric constant such as BCB (BenzoCycloButene), SOG (Spin On Glass), or acrylic (Acryl) has been recently used to improve the opening ratio of the liquid crystal cell. .

그리고, 상기 드레인 전극(42b) 상의 보호막(46) 일부를 선택적으로 식각하여 드레인 전극(42b)의 일부를 노출시키는 드레인 콘택홀(도 8b의 54)을 형성하는 동시에, 게이트 패드부(미도시)에 위치되는 게이트 콘택홀(도 8b의 56)을 형성하고, 상기 제2 칼럼 스페이서(50a)가 상응하는 위치의 상기 보호막(46), 게이트 절연막(45)의 소정 깊이를 제거하여 스페이서 홀(도 8d의 52)을 형성한다. A portion of the passivation layer 46 on the drain electrode 42b is selectively etched to form a drain contact hole (54 of FIG. 8B) exposing a portion of the drain electrode 42b, and a gate pad part (not shown). A gate contact hole (56 of FIG. 8B) is formed in the gate hole, and the second column spacer 50a removes a predetermined depth of the passivation layer 46 and the gate insulating layer 45 at a corresponding position. 52 of 8d.

한편, 상기 게이트 패드부(미도시)는 게이트 구동 IC로부터 TFT를 제어하기 위한 게이트 신호를 화상표시부의 게이트라인(41)에 공급하는 역할을 하는 패드부이다. On the other hand, the gate pad portion (not shown) is a pad portion for supplying a gate signal for controlling the TFT from the gate driver IC to the gate line 41 of the image display portion.

도 8a 내지 도 8d는 본 발명에 따른 액정표시장치의 드레인 콘택홀 및 스페이서 홀에 대한 형성방법을 설명하기 위한 단면도들이 순차적으로 도시되어 있는 데, 이를 통해 설명하면 다음과 같다. 8A through 8D are cross-sectional views sequentially illustrating a method of forming the drain contact hole and the spacer hole of the liquid crystal display according to the present invention, which will be described below.

도 8a의 Ⅳ-Ⅳ'부분은 도 6의 Ⅳ-Ⅳ' 선상의 단면도이고, 도 8a의 Ⅲ- Ⅲ'부분은 도 6의 Ⅲ- Ⅲ' 선상의 단면도이고, 도 8a의 A부분은 도 6에는 도시되지 않았지만 게이트 패드부의 절단면이다. Part IV-IV 'of FIG. 8A is a cross-sectional view taken along line IV-IV' of FIG. 6, part III-III 'of FIG. 8A is a cross-sectional view taken along line III-III' of FIG. 6, and part A of FIG. Although not shown, it is a cut surface of the gate pad portion.

도 8a에 도시된 바와 같이, 상기 보호막(46) 상에 포토레지스트(PR)를 도포하고, 상기 포토레지스트(PR)의 상부에 회절마스크(M)를 정렬한다. As shown in FIG. 8A, the photoresist PR is coated on the passivation layer 46, and the diffraction mask M is aligned on the photoresist PR.

상기 회절마스크(M)에는 광을 차단시키는 차단부(M1)와, 광의 일부분은 투과시키고 일부분은 차단시키는 복수의 슬릿으로 이루어진 회절부(M3)와, 광을 모두 통과시키는 투과부(M2)로 구성되어 있다. The diffraction mask M includes a blocking portion M1 for blocking light, a diffraction portion M3 composed of a plurality of slits for transmitting a portion of light and blocking a portion thereof, and a transmitting portion M2 for passing all of the light. It is.

따라서, 상기 회절마스크(M)의 투과부(M2)는 게이트 콘택홀과 드레인 콘택홀이 형성될 영역에 위치되고, 회절부(M3)은 스페이서 홀이 형성될 영역에 위치되고, 상기 회절부(M3) 및 투과부(M2)가 형성된 영역을 제외한 회절 마스크(M)에 차단부(M1)가 위치된다. Therefore, the transmission part M2 of the diffraction mask M is located in the region where the gate contact hole and the drain contact hole are to be formed, the diffraction unit M3 is located in the region where the spacer hole is to be formed, and the diffraction unit M3 ) And the blocking portion M1 are positioned in the diffraction mask M except for the region where the transmitting portion M2 is formed.

즉, 회절마스크는 상기 슬릿들이 형성된 영역을 통해 조사되는 노광량은 빛을 모두 투과시키는 투과부에 조사된 노광량보다 적기 때문에, 포토레지스트를 도포한 후 상기 포토레지스트에 부분적으로 회절부 및 투과부가 구비된 회절마스크를 사용하여 노광하게 되면, 회절부에 남아있는 포토레지스트의 두께와 투과부에 남아있는 포토레지스트의 두께가 다르게 형성된다. 또한, 포지티브 포토레지스트인 경우에는 회절부를 통해 빛이 조사된 포토레지스트의 두께가 투과부에 비해 두껍게 형성되는 반면에, 네거티브 포토레지스트인 경우에는 투과부에 남아있는 포토레지스트의 두께가 두껍게 형성된다. That is, since a diffraction mask has a light exposure amount irradiated through a region in which the slits are formed, it is smaller than a light exposure amount irradiated to a transmissive portion that transmits all light, and after diffusing the photoresist, the diffraction portion and the transmissive portion are partially provided on the photoresist. When exposed using a mask, the thickness of the photoresist remaining in the diffractive portion and the thickness of the photoresist remaining in the transmissive portion are formed differently. Further, in the case of the positive photoresist, the thickness of the photoresist irradiated with light through the diffraction portion is formed thicker than that of the transmissive portion, whereas in the case of the negative photoresist, the thickness of the photoresist remaining in the transmissive portion is formed thick.

따라서, 회절부의 슬릿간의 간격은 형성하고자 하는 스페이서 홀의 깊이에 따라 조절될 수 있는 데, 본 발명은 회절부의 슬릿간의 간격을 1.2~ 1.5㎛로 두어, 광을 조사함으로써, 이후 공정들을 통해 원하는 스페이서 홀의 깊이를 얻을 수 있 다. Therefore, the spacing between the slits of the diffractive portion can be adjusted according to the depth of the spacer hole to be formed. The present invention sets the spacing between the slits of the diffractive portion to 1.2 to 1.5 占 퐉, thereby irradiating light, thereby performing the process of the desired spacer holes. Depth can be obtained.

이어, 도 8b에 도시된 바와 같이, 상기 회절마스크(M)를 이용하여 포토레지스트(PR)를 노광 및 현상한다. 노광 및 현상공정으로 인해, 회절 마스크(M)의 투과부(M2)에 해당하는 영역에는 포토레지스트(PR)가 제거되어 보호막(46)이 노출되고, 회절부(M1)에 해당하는 영역에는 포토레지스트(PR)의 원래 두께의 10~ 50%정도가 남게 되며, 차단부(M1)에 해당하는 영역에는 원래 두께에 해당되는 포토레지스트(PR)가 남게 된다. 이어서, 상기 패터닝된 포토레지스트(PR)를 마스크로 이용하여 상기 노출된 보호막(46)을 선택적으로 제거하여 드레인 콘택홀(54) 및 패드 콘택홀(56)을 형성한다. Subsequently, as shown in FIG. 8B, the photoresist PR is exposed and developed using the diffraction mask M. FIG. Due to the exposure and development processes, the photoresist PR is removed in the region corresponding to the transmission portion M2 of the diffraction mask M to expose the protective film 46, and the photoresist in the region corresponding to the diffraction portion M1. About 10 to 50% of the original thickness of the PR remains, and the photoresist PR corresponding to the original thickness remains in the region corresponding to the blocking portion M1. Subsequently, the exposed protective layer 46 is selectively removed using the patterned photoresist PR as a mask to form a drain contact hole 54 and a pad contact hole 56.

이어, 도 8c에 도시된 바와 같이, 상기 패터닝된 포토레지스트(PR)에 에싱공정을 수행하여, 패터닝된 포토레지스트(PR)의 전체적인 높이를 낮춘다. 이는 상기 스페이서 홀이 형성될 영역의 보호막(46)을 노출시키기 위함이다. Subsequently, as illustrated in FIG. 8C, an ashing process is performed on the patterned photoresist PR to lower the overall height of the patterned photoresist PR. This is to expose the passivation layer 46 in the region where the spacer hole is to be formed.

이어서, 도 8d에 도시된 바와 같이, 상기 에싱된 포토레지스트(PR)를 식각 마스크로 이용하여 건식식각공정으로 게이트절연막(45) 및 보호막(46)을 패터닝함으로써, 스페이서 홀(52)을 형성한다. 이어서, 잔존한 포토레지스트(PR)를 모두 제거하는 에싱공정을 수행한다. Subsequently, as shown in FIG. 8D, the gate insulating layer 45 and the passivation layer 46 are patterned by a dry etching process using the ashed photoresist PR as an etching mask to form a spacer hole 52. . Subsequently, an ashing process of removing all remaining photoresist PR is performed.

따라서, 상기 제2 칼럼 스페이서(50b)에 대응되는 스페이서 홀(52)의 형성이 완료된다. Therefore, the formation of the spacer hole 52 corresponding to the second column spacer 50b is completed.

이어서, 상기 스페이서 홀(52) 및 드레인 콘택홀(54)이 형성된 후, 드레인 콘택홀(54)을 통해 상기 드레인 전극(42b)에 전기적으로 연결되도록 상기 보호막 (46) 위에 투명 도전막을 증착한 다음, 선택적으로 제거하여 상기 드레인 전극(42b)에 연결되고 상기 공통전극(47a)에 평행하게 상기 공통전극 사이에 위치되도록 상기 화소영역에 화소전극(43)을 형성한다. 더불어, 상기 패드 콘택홀(56) 상부에 상기 투명 도전막을 남겨 패드 전극을 형성한다. Subsequently, after the spacer hole 52 and the drain contact hole 54 are formed, a transparent conductive film is deposited on the passivation layer 46 to be electrically connected to the drain electrode 42b through the drain contact hole 54. The pixel electrode 43 is formed in the pixel area to be selectively removed to be connected to the drain electrode 42b and positioned between the common electrode in parallel with the common electrode 47a. In addition, the pad electrode is formed by leaving the transparent conductive layer on the pad contact hole 56.

도면에는 도시되지 않았지만, TFT 어레이 공정과 컬러필터 어레이공정에서 제1 및 제2 칼럼 스페이서(50a, 50b)를 포함한 컬러필터 어레이(100)의 상부와 스페이서 홀(52)이 형성된 TFT 어레이 기판(200)의 상부에는 각각 배향막을 형성하는 공정을 더 포함할 수 있다. Although not shown in the drawings, the TFT array substrate 200 having the upper portion of the color filter array 100 including the first and second column spacers 50a and 50b and the spacer hole 52 formed in the TFT array process and the color filter array process. The upper portion of the) may further include a step of forming an alignment layer, respectively.

따라서, 스페이서 홀이 구비된 본 발명에 의하면, 상기 제1 기판(100) 또는 제2 기판(200)의 표면에 압력이 가해졌을 때, 제2 칼럼 스페이서(50b)가 스페이서 홀(52)에 삽입되면서 동시에 제2 기판과 접촉된 제1 칼럼 스페이서(50a)가 눌리는 현상이 발생하더라도 제1 칼럼 스페이서가 원상태로 복원될 수 있게 되어 눌림 현상을 방지할 수 있게 된다. Therefore, according to the present invention having the spacer hole, when the pressure is applied to the surface of the first substrate 100 or the second substrate 200, the second column spacer 50b is inserted into the spacer hole 52. At the same time, even if the first column spacer 50a in contact with the second substrate is pressed, the first column spacer may be restored to its original state, thereby preventing the pressing phenomenon.

또한, 상기 제2 기판과 접촉되는 상기 제1 칼럼 스페이서의 하부면적은 돌기 구조가 적용된 액정표시장치에서의 돌기 하부면적과 동일하거나 유사한 면적으로 형성되게 하여, 대향 기판인 제2 기판과의 마찰력이 줄게 되어 돌기 구조가 적용된 액정표시장치에서 가질 수 있는 효과인 터치불량 감소를 유사하게 가질 수 있다. In addition, the lower area of the first column spacer in contact with the second substrate is formed to be the same or similar to the lower area of the protrusion in the liquid crystal display device having the protrusion structure, so that the frictional force with the second substrate, which is the opposite substrate, is reduced. It can be reduced to similarly have a reduction in touch failure which is an effect that can be obtained in the liquid crystal display device to which the projection structure is applied.

한편, 돌기 구조가 적용된 액정표시장치에서, 상기 돌기구조의 형성에 의해 막두께의 불균일이 발생하게 되어, 배향막 러빙공정시 상기 막 두께의 불균일에서 발생되는 러빙 스크래치(rubbing scratch)의 발생확률이 높아지는 데, 본 발명에서 와 같이 스페이서 홀이 적용된 액정표시장치는 돌출부를 갖지 않게 되어 막 두께의 균일성이 확보됨으로써 러빙스크래치의 발생확률이 줄어들게 된다.On the other hand, in the liquid crystal display device to which the projection structure is applied, the film thickness nonuniformity is generated by the formation of the projection structure, and the probability of occurrence of rubbing scratches generated at the nonuniformity of the film thickness during the alignment film rubbing process is increased. However, as in the present invention, the liquid crystal display device to which the spacer hole is applied does not have a protrusion so that the uniformity of the film thickness is secured, thereby reducing the occurrence probability of rubbing scratches.

한편, 상기에서는 컬러 필터 기판에 칼럼 스페이서를 형성하고 TFT 기판에 스페이서 홀을 형성함을 설명하였으나, 이에 한정되지 않고 TFT 기판에 칼럼 스페이서를 형성하고 컬러 필터 기판에 스페이서 홀을 형성하여도 무방하다. In the above description, the column spacer is formed in the color filter substrate and the spacer hole is formed in the TFT substrate. However, the present invention is not limited thereto, and the column spacer may be formed in the TFT substrate and the spacer hole may be formed in the color filter substrate.

본 발명의 제1 실시예는 IPS 모드의 액정표시장치를 도시하였으나, 이에 한정되지 않고 TN모드의 액정표시장치에도 적용될 수 있다. Although the first embodiment of the present invention shows a liquid crystal display device in the IPS mode, the present invention is not limited thereto and may be applied to the liquid crystal display device in the TN mode.

도 9는 본 발명의 제2 실시예에 따른 TN 모드 액정표시장치의 평면도이다. 9 is a plan view of a TN mode liquid crystal display according to a second exemplary embodiment of the present invention.

한편, 도 9의 Ⅴ-Ⅴ'선상의 구조 단면도는 본 발명의 제1 실시예에 따른 IPS 모드 액정표시장치의 Ⅱ-Ⅱ'선상의 단면도와 동일하므로, 도 7을 참조한다. 9 is a cross sectional view taken along the line II-II 'of the IPS mode liquid crystal display device according to the first embodiment of the present invention.

도 7 및 도 9에 도시된 바와 같이, 상기 제1 기판(100)인 컬러필터 기판에는 유리 기판(30) 상에 화소영역을 제외한 부분(게이트 라인 및 데이타 라인영역, 박막 트랜지스터 영역)의 빛을 차단하기 위한 블랙 매트릭스층(31)이 형성되고, 상기 각 화소영역에 대응되어 부분에 색상을 표현하기 위한 R, G, B 컬러필터층(미도시)이 형성되며, 상기 블랙 매트릭스층(31)과 컬러 필터층(미도시) 상부 전면에 공통전극(34)이 형성된다. 그리고, 상기 공통전극(34) 상측의 소정 부분에 감광성 수지 등과 같은 물질로 제1 및 제2 칼럼 스페이서(50a, 50b)가 형성된다. As shown in FIGS. 7 and 9, the color filter substrate, which is the first substrate 100, receives light of portions (gate lines, data line regions, and thin film transistor regions) on the glass substrate 30 except for pixel regions. A black matrix layer 31 for blocking is formed, and R, G, and B color filter layers (not shown) are formed to correspond to each pixel area to express color. The common electrode 34 is formed on the entire upper surface of the color filter layer (not shown). First and second column spacers 50a and 50b are formed of a material such as a photosensitive resin on a predetermined portion of the common electrode 34.

이때, 상기 제2 기판(200)과 접촉될 상기 제1 칼럼 스페이서(50a)의 하부면적은 돌기 구조가 적용된 액정표시장치에서의 돌기 하부면적과 동일하거나 유사한 면적으로 형성된다.In this case, the lower area of the first column spacer 50a to be in contact with the second substrate 200 is formed to be the same as or similar to the lower area of the protrusion in the liquid crystal display device having the protrusion structure.

상기 컬러필터 기판(100)에 대향하는, 제2 기판(200)인 TFT기판은 유리 기판(40) 상에 수직으로 교차하여 화소영역을 정의하는 복수 개의 게이트 라인(41) 및 데이타 라인(42)이 형성되고, 상기 각 화소영역에는 화소전극(43)들이 형성되며, 상기 각 게이트라인(41)과 데이터 라인(42)이 교차하는 부분이 박막 트랜지스터가 형성된다. The TFT substrate, which is the second substrate 200, which faces the color filter substrate 100, crosses the glass substrate 40 vertically and defines a plurality of gate lines 41 and data lines 42 defining pixel regions. The pixel electrodes 43 are formed in the pixel regions, and thin film transistors are formed at portions where the gate lines 41 and the data lines 42 cross each other.

그리고, 제1 기판의 게이트라인 상측에 상기 제2 칼럼 스페이서(50a)가 상응하는 위치의 소정 부위에 스페이서 홀(52)이 형성된다. 이 홀(52)의 폭은 대응되는 제2 칼럼 스페이서(50a)의 폭보다 넓게 형성된다. In addition, a spacer hole 52 is formed at a predetermined portion of a position where the second column spacer 50a corresponds to the gate line of the first substrate. The width of the hole 52 is wider than that of the corresponding second column spacer 50a.

여기서, 상기 박막 트랜지스터, 화소 전극 및 스페이서 홀의 제조를 상세히 살펴보면 다음과 같다. Here, the manufacturing of the thin film transistor, the pixel electrode and the spacer hole will be described in detail.

상기 유리기판(40) 상에 Mo, Al 또는 Cr 등과 같은 금속물질을 증착한 후 사진식각공정을 통해 상기 금속물질을 패터닝하여, 복수 개의 게이트라인(41), 게이트전극(41a)을 형성한다.After depositing a metal material such as Mo, Al or Cr on the glass substrate 40, the metal material is patterned through a photolithography process to form a plurality of gate lines 41 and gate electrodes 41a.

상기 게이트 전극(41a)은 상기 게이트라인(41)에서 돌출된 형상으로 상기 화소영역의 소정위치에 형성된다.The gate electrode 41a is formed at a predetermined position of the pixel area in a shape protruding from the gate line 41.

다음으로, 상기 게이트라인(41), 게이트전극(41a)들이 형성된 유리기판(40)상에 SiNx 등의 절연물질을 증착하여 게이트 절연막(45)을 형성한다. 상기 게이트 절연막(45) 상에 반도체 층을 증착한 후 패터닝하여, 상기 게이트전극(41a) 상측의 게이트 절연막 위에 반도체층(44)을 형성한다.Next, an insulating material such as SiNx is deposited on the glass substrate 40 on which the gate line 41 and the gate electrodes 41a are formed to form a gate insulating layer 45. A semiconductor layer is deposited on the gate insulating layer 45 and then patterned to form a semiconductor layer 44 on the gate insulating layer above the gate electrode 41a.

이때, 상기 반도체층(44)은 비정질 실리콘(amorphous silicon)층 또는 폴리 실리콘층 및 불순물이 고농도로 도핑된 실리콘층을 연속 증착한 다음, 상기 비정질 실리콘층(또는 폴리 실리콘층) 및 도핑된 실리콘층을 동시에 패터닝하여 형성한다.In this case, the semiconductor layer 44 is formed by continuously depositing an amorphous silicon layer or a polysilicon layer and a silicon layer heavily doped with impurities, and then the amorphous silicon layer (or polysilicon layer) and the doped silicon layer. Are formed by patterning at the same time.

그리고, Mo , Al 또는 Cr 등과 같은 금속물질을 증착한 후 사진식각공정을 통해 상기 금속물질을 패터닝하여, 상기 게이트라인(41)에 수직한 방향으로 데이터라인(42)을 형성하고, 상기 반도체층(44) 양측과 각각 접촉되도록 소오스 전극(42a), 드레인전극(42b)을 형성하며, 상기 소오스전극(42a) 및 드레인 전극(42b) 사이에 도핑된 실리콘층을 제거한다.After depositing a metal material such as Mo, Al or Cr, the metal material is patterned through a photolithography process to form a data line 42 in a direction perpendicular to the gate line 41. (44) The source electrode 42a and the drain electrode 42b are formed so as to be in contact with both sides, and the doped silicon layer is removed between the source electrode 42a and the drain electrode 42b.

상기 소오스 전극(42a)은 상기 데이터 라인(42)에서 돌출된 형상으로 형성된다.The source electrode 42a is formed to protrude from the data line 42.

이어서, 상기 소오스 전극(42a) 및 드레인전극(42b)을 포함한 기판 전면에 보호막(passivation film: 46)을 증착한다. Subsequently, a passivation film 46 is deposited on the entire surface of the substrate including the source electrode 42a and the drain electrode 42b.

이때, 상기 보호막은 주로 SiNx 등의 무기물질이 적용되었으며, 최근 액정 셀의 개구율을 향상시키기 위해 BCB(BenzoCycloButene), SOG(Spin On Glass) 또는 아크릴(Acryl)등의 유전율이 낮은 유기물질이 사용되고 있다.In this case, an inorganic material such as SiNx is mainly applied to the passivation layer, and an organic material having a low dielectric constant such as BCB (BenzoCycloButene), SOG (Spin On Glass), or acrylic (Acryl) has been recently used to improve the opening ratio of the liquid crystal cell. .

그리고, 상기 드레인 전극(42b) 상의 보호막(46) 일부를 선택적으로 식각하여 드레인 전극(42b)의 일부를 노출시키는 드레인 콘택홀(도 8c의 54)을 형성하는 동시에, 게이트 패드부(미도시)에 위치되는 게이트 콘택홀(도 8c의 56)을 형성하고, 상기 제2 칼럼 스페이서(50a)가 상응하는 위치의 상기 보호막(46), 게이트 절연막(45)의 소정 깊이가 제거되어 스페이서 홀(52)을 형성한다. In addition, a portion of the passivation layer 46 on the drain electrode 42b is selectively etched to form a drain contact hole (54 of FIG. 8C) exposing a part of the drain electrode 42b, and a gate pad part (not shown). A gate contact hole (56 of FIG. 8C) positioned at the second gate spacer 50 is formed, and a predetermined depth of the passivation layer 46 and the gate insulating layer 45 at the position where the second column spacer 50a corresponds is removed to remove the spacer hole 52. ).

한편, 상기 게이트 패드부(미도시)는 게이트 구동 IC로부터 TFT를 제어하기 위한 게이트 신호를 화상표시부의 게이트라인(41)에 공급하는 역할을 하는 부이다.On the other hand, the gate pad part (not shown) is a part that serves to supply a gate signal for controlling the TFT from the gate driver IC to the gate line 41 of the image display part.

한편, 상기 스페이서 홀의 형성방법은 본 발명의 제1 실시예인 IPS 모드의 액정표시장치에 적용된 스페이서 홀의 형성방법 즉, 8a 내지 도 8c에 도시된 스페이서 홀의 형성방법과 동일하므로, 이에 대한 설명은 생략하도록 한다. Meanwhile, the method for forming the spacer hole is the same as the method for forming the spacer hole applied to the liquid crystal display of the IPS mode, that is, the method for forming the spacer hole shown in FIGS. 8A to 8C, which is the first embodiment of the present invention. do.

이어서, 상기 드레인 콘택홀(54)을 통해 상기 드레인 전극(42b)에 전기적으로 연결되도록 상기 보호막(46) 위에 투명 도전막을 증착한 다음, 상기 화소영역에만 남도록 선택적으로 제거하여 상기 화소영역에 화소전극(43)을 형성한다. Subsequently, a transparent conductive film is deposited on the passivation layer 46 to be electrically connected to the drain electrode 42b through the drain contact hole 54, and then selectively removed so as to remain only in the pixel region. To form 43.

그리고, 도면에는 도시되지 않았지만, TFT 어레이 공정과 컬러필터 어레이공정에서 제1 및 제2 칼럼 스페이서(50a, 50b)를 포함한 컬러필터 어레이(100)의 상부와 스페이서 홀(52)이 형성된 TFT 어레이 기판(200)의 상부에는 각각 배향막을 형성하는 공정을 더 포함할 수 있다. Although not shown in the drawings, the TFT array substrate on which the upper portion of the color filter array 100 including the first and second column spacers 50a and 50b and the spacer hole 52 are formed in the TFT array process and the color filter array process. The upper portion of the 200 may further include forming an alignment layer, respectively.

따라서, 스페이서 홀이 구비된 본 발명에 의하면, 상기 제1 기판(100) 또는 제2 기판(200)의 표면에 압력이 가해졌을 때, 제2 칼럼 스페이서(50b)가 스페이서 홀(52)에 삽입되면서 동시에 제2 기판과 접촉된 제1 칼럼 스페이서(50a)가 눌리는 현상이 발생하더라도 제1 칼럼 스페이서가 원상태로 복원될 수 있게 되어 눌림 현상을 방지할 수 있게 된다. Therefore, according to the present invention having the spacer hole, when the pressure is applied to the surface of the first substrate 100 or the second substrate 200, the second column spacer 50b is inserted into the spacer hole 52. At the same time, even if the first column spacer 50a in contact with the second substrate is pressed, the first column spacer may be restored to its original state, thereby preventing the pressing phenomenon.

또한, 상기 제2 기판과 접촉되는 상기 제1 칼럼 스페이서의 하부면적은 돌기 구조가 적용된 액정표시장치에서의 돌기 하부면적과 동일하거나 유사한 면적으로 형성되게 하여, 대향 기판인 제2 기판과의 마찰력이 줄게 되어 돌기 구조가 적용된 액정표시장치에서 가질 수 있는 효과인 터치불량 감소를 유사하게 가질 수 있다. In addition, the lower area of the first column spacer in contact with the second substrate is formed to be the same or similar to the lower area of the protrusion in the liquid crystal display device having the protrusion structure, so that the frictional force with the second substrate, which is the opposite substrate, is reduced. It can be reduced to similarly have a reduction in touch failure which is an effect that can be obtained in the liquid crystal display device to which the projection structure is applied.

또한, 돌기 구조가 적용된 액정표시장치에서, 상기 돌기구조의 형성에 의해 막두께의 불균일이 발생하게 되어, 배향막 러빙공정시 상기 막 두께의 불균일에서 발생되는 러빙 스크래치(rubbing scratch)의 발생확률이 높아지는 데, 본 발명에서와 같이 스페이서 홀이 적용된 액정표시장치는 돌출부를 갖지 않게 되어 막 두께의 균일성이 확보됨으로써 러빙스크래치의 발생확률이 줄어들게 된다.In addition, in the liquid crystal display device to which the projection structure is applied, film thickness nonuniformity is generated by the formation of the protrusion structure, and thus the probability of occurrence of rubbing scratches generated at the nonuniformity of the film thickness during the alignment film rubbing process is increased. However, as in the present invention, the liquid crystal display device to which the spacer hole is applied does not have a protrusion so that uniformity of the film thickness is secured, thereby reducing the probability of occurrence of rubbing scratches.

한편, 상기에서는 컬러 필터 기판에 칼럼 스페이서를 형성하고 TFT 기판에 스페이서 홀을 형성함을 설명하였으나, 이에 한정되지 않고 TFT 기판에 칼럼 스페이서를 형성하고 컬러 필터 기판에 스페이서 홀을 형성하여도 무방하다. In the above description, the column spacer is formed in the color filter substrate and the spacer hole is formed in the TFT substrate. However, the present invention is not limited thereto, and the column spacer may be formed in the TFT substrate and the spacer hole may be formed in the color filter substrate.

본 발명에 따른 액정표시장치 및 제조방법에 의하면, 제1 칼럼 스페이서 및 제2 칼럼 스페이서를 형성하되, 제1 칼럼 스페이서에 대응되도록 스페이서 홀을 형성함으로써, 상기 제1 기판 또는 제2 기판의 표면에 압력이 가해졌을 때, 상기 제1 칼럼 스페이서가 스페이서 홀에 삽입되면서 동시에 기판과 접촉되는 제2 칼럼 스페이서가 눌리는 현상이 발생하더라도 제2 칼럼 스페이서가 원상태로 복원될 수 있어, 눌림 현상을 방지할 수 있는 효과가 있다. According to the liquid crystal display and the manufacturing method according to the present invention, by forming a first column spacer and a second column spacer, forming a spacer hole so as to correspond to the first column spacer, on the surface of the first substrate or the second substrate When the pressure is applied, even if the first column spacer is inserted into the spacer hole and the second column spacer in contact with the substrate is pressed, the second column spacer may be restored to its original state, thereby preventing the pressing phenomenon. It has an effect.

또한, 본 발명에 따른 스페이서 홀이 적용된 액정표시장치 및 제조방법에 의하면, 배향막 러빙공정시 막 두께의 균일성이 확보되어 러빙스크래치(rubbing scratch)의 발생확률이 줄어들게 되는 효과가 있다. In addition, according to the liquid crystal display device and the manufacturing method to which the spacer hole according to the present invention is applied, the uniformity of the film thickness is secured during the alignment film rubbing process, thereby reducing the probability of occurrence of rubbing scratches.

Claims (20)

서로 대향된 제1 기판 및 제2 기판; A first substrate and a second substrate facing each other; 상기 제2 기판 상에 형성되며 상기 제1 기판과 접하는 제1 칼럼 스페이서;A first column spacer formed on the second substrate and in contact with the first substrate; 상기 제2 기판 상에 상기 제1 칼럼 스페이서와 동일 높이로 형성되며, 상기 제1 기판과 이격된 제2 칼럼 스페이서; 및A second column spacer formed on the second substrate at the same height as the first column spacer and spaced apart from the first substrate; And 상기 제1 기판과 제2 기판 사이에 형성된 액정층을 포함하는 것을 특징으로 하는 액정표시장치. And a liquid crystal layer formed between the first substrate and the second substrate. 제1 항에 있어서, According to claim 1, 상기 제2 칼럼 스페이서에 대응하여 상기 제1 기판 상에 형성된 스페이서홀이 더 구비되는 것을 특징으로 하는 액정표시장치. And a spacer hole formed on the first substrate to correspond to the second column spacer. 제1 항에 있어서, 상기 제1 기판은The method of claim 1, wherein the first substrate 상기 제1 기판 상의 소정 부위에 형성된 블랙매트릭스층; 및A black matrix layer formed on a predetermined portion on the first substrate; And 상기 블랙매트릭스층을 포함한 상기 제1 기판 상에 형성된 상기 컬러필터층을 포함하는 것을 특징으로 하는 액정표시장치. And the color filter layer formed on the first substrate including the black matrix layer. 제3 항에 있어서, 상기 제1 기판에는The method of claim 3, wherein the first substrate 상기 컬러 필터층 및 블랙 매트릭스층이 포함된 상기 제1 기판 전면에 형성 된 공통전극이 더 구비되는 것을 특징으로 하는 액정표시장치. And a common electrode formed on an entire surface of the first substrate including the color filter layer and the black matrix layer. 제1 항에 있어서, 상기 제2 기판은The method of claim 1, wherein the second substrate is 상기 제2 기판 상에 서로 수직으로 교차하여 화소 영역을 정의하는 게이트라인 및 데이타라인; A gate line and a data line crossing the second substrate perpendicularly to each other to define a pixel area; 상기 게이트라인과 데이터라인의 교차부에 형성된 박막트랜지스터;A thin film transistor formed at an intersection of the gate line and the data line; 상기 게이트 라인과 데이타 라인 사이에의 층간에 개재된 게이트 절연막; A gate insulating film interposed between the gate line and the data line; 상기 화소영역에 형성된 화소전극; 및A pixel electrode formed in the pixel region; And 상기 데이타라인과 화소전극 사이에 개재된 보호막을 포함하는 것을 특징으로 하는 액정표시장치. And a passivation layer interposed between the data line and the pixel electrode. 제5 항에 있어서, 상기 제2 기판에는 The method of claim 5, wherein the second substrate 상기 화소전극과 서로 교번하여 형성되는 공통전극을 더 구비되는 것을 특징으로 하는 액정표시장치. And a common electrode alternately formed with the pixel electrode. 제2 항 또는 제5 항에 있어서, 상기 스페이서 홀은The method of claim 2 or 5, wherein the spacer hole 상기 게이트 절연막의 일부 깊이와 상기 보호막이 제거되어 형성되는 것을 특징으로 하는 액정표시장치. And a portion of the gate insulating layer and the protective layer is removed. 제2 항에 있어서, 상기 스페이서 홀은The method of claim 2, wherein the spacer hole 상기 제1 칼럼 스페이서의 폭보다 넓게 형성되는 것을 특징으로 하는 액정표시장치. And a width greater than the width of the first column spacer. 서로 대향하는 제1, 제2 기판을 준비하는 단계;Preparing first and second substrates facing each other; 상기 제1 기판 상에 게이트 라인 및 게이트 전극을 형성하는 단계;Forming a gate line and a gate electrode on the first substrate; 상기 게이트 라인 및 게이트 전극을 포함한 제1 기판 상에 게이트 절연막을 형성하는 단계;Forming a gate insulating film on the first substrate including the gate line and the gate electrode; 상기 게이트 전극 상측의 상기 게이트 절연막 상에 반도체층을 형성하는 단계; Forming a semiconductor layer on the gate insulating film above the gate electrode; 상기 반도체층을 포함한 상기 게이트 절연막 상의 소정 부위에 상기 게이트라인과 교차하는 방향으로 데이터 라인을 형성하여 화소영역을 정의하고, 상기 데이터라인으로부터 돌출된 소오스전극 및 이와 소정간격 이격된 드레인 전극을 형성하는 단계;Defining a pixel region by forming a data line in a direction crossing the gate line in a predetermined portion on the gate insulating layer including the semiconductor layer, and forming a source electrode protruding from the data line and a drain electrode spaced apart from the predetermined distance step; 상기 데이타라인 및 소오스/드레인전극을 포함한 게이트 절연막 전면에 보호막을 형성하는 단계;Forming a protective film on an entire surface of the gate insulating film including the data line and the source / drain electrodes; 소정 부위의 보호막 및 게이트 절연막을 제거하여, 상기 드레인 전극을 노출하는 드레인 콘택홀을 형성하고, 상기 게이트 라인 상부의 소정영역에 스페이서홀을 형성하는 단계;Removing a passivation layer and a gate insulating layer at a predetermined portion to form a drain contact hole exposing the drain electrode, and forming a spacer hole in a predetermined region above the gate line; 상기 드레인 콘택홀을 통해 상기 드레인 전극과 콘택되도록 상기 화소영역에 화소전극을 형성하는 단계;Forming a pixel electrode in the pixel region to be in contact with the drain electrode through the drain contact hole; 상기 제2 기판 상에 컬러필터 어레이를 형성하는 단계;Forming a color filter array on the second substrate; 상기 제1 기판과 접촉되도록 제1 칼럼 스페이서를 형성하면서 동시에 상기 스페이서 홀에 대응되도록 제2 칼럼 스페이서를 형성하는 단계;Forming a first column spacer to be in contact with the first substrate and simultaneously forming a second column spacer to correspond to the spacer hole; 상기 제1, 제2 기판 사이에 액정층을 형성하는 단계; 및Forming a liquid crystal layer between the first and second substrates; And 상기 제1, 제2 기판을 합착하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법. And bonding the first and second substrates together. 제9 항에 있어서, 상기 스페이서 홀은The method of claim 9, wherein the spacer hole 상기 제2 칼럼 스페이서의 폭보다 넓게 형성하는 것을 특징으로 하는 액정표시장치의 제조방법. And forming a width wider than the width of the second column spacer. 제9 항에 있어서, 상기 드레인 콘택홀 및 스페이서홀을 형성하는 단계는The method of claim 9, wherein the forming of the drain contact hole and the spacer hole is performed. 상기 보호막 상부에 포토레지스트를 형성하는 단계; Forming a photoresist on the passivation layer; 상기 드레인 전극 상의 상기 보호막을 노출시키면서 동시에 상기 제2 칼럼 스페이서가 대응되는 위치의 포토레지스트 일부가 남도록 상기 포토레지스트를 노광 및 현상하는 단계; Exposing and developing the photoresist to expose a portion of the photoresist at a position corresponding to the second column spacer while exposing the passivation layer on the drain electrode; 상기 포토레지스트를 마스크로 이용하여 상기 노출된 보호막을 식각하여 드레인 콘택홀을 형성하는 단계;Etching the exposed passivation layer using the photoresist as a mask to form a drain contact hole; 상기 포토레지스트에 에싱공정을 수행하여 상기 제2 칼럼 스페이서가 대응되는 위치의 보호막을 노출시키는 단계; 및Performing an ashing process on the photoresist to expose a protective film at a position corresponding to the second column spacer; And 상기 에싱된 포토레지스트를 마스크로 이용하여 상기 노출된 보호막 및 게이트 절연막을 패터닝하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법. And patterning the exposed passivation layer and the gate insulation layer using the ashed photoresist as a mask. 제11항에 있어서, 상기 포토레지스트를 노광 및 현상하는 단계는The method of claim 11, wherein exposing and developing the photoresist is performed. 회절 마스크를 이용하여 수행하는 것을 특징으로 하는 액정표시장치의 제조방법. A method of manufacturing a liquid crystal display device, characterized in that performed using a diffraction mask. 제9 항에 있어서, 상기 스페이서 홀은 The method of claim 9, wherein the spacer hole 상기 게이트 절연막의 일부 깊이와 상기 보호막이 제거되어 형성하는 것을 특징으로 하는 액정표시장치의 제조방법. And a partial depth of the gate insulating film and the protective film are removed to form the liquid crystal display device. 제9 항에 있어서, 상기 컬러필터 어레이는 The method of claim 9, wherein the color filter array 상기 제2 기판 상에 블랙 매트릭스층을 형성하는 단계;Forming a black matrix layer on the second substrate; 상기 블랙 매트릭스층이 형성된 제2 기판 상에 컬러 필터층을 형성하는 단계; 및Forming a color filter layer on a second substrate on which the black matrix layer is formed; And 상기 블랙 매트릭스층 및 컬러 필터층을 포함한 상기 제2 기판 전면에 공통전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법. And forming a common electrode on the entire surface of the second substrate including the black matrix layer and the color filter layer. 서로 대향하는 제1, 제2 기판을 준비하는 단계;Preparing first and second substrates facing each other; 상기 제1 기판 상에 게이트 라인, 게이트 전극, 상기 게이트 라인과 평행한 공통라인 및 상기 공통라인으로부터 돌출된 공통전극을 형성하는 단계;Forming a gate line, a gate electrode, a common line parallel to the gate line, and a common electrode protruding from the common line on the first substrate; 상기 게이트 라인 및 게이트 전극을 포함한 제1 기판 상에 게이트 절연막을 형성하는 단계;Forming a gate insulating film on the first substrate including the gate line and the gate electrode; 상기 게이트 절연막 상에 상기 게이트 전극을 덮는 형상으로 반도체층을 형성하는 단계; Forming a semiconductor layer on the gate insulating layer to cover the gate electrode; 상기 반도체층을 포함한 상기 게이트 절연막 상의 소정 부위에 상기 게이트라인과 교차하는 방향으로 데이터 라인을 형성하여 화소영역을 정의하고, 상기 데이터 라인으로부터 돌출된 소오스전극 및 이와 소정간격 이격된 드레인 전극을 형성하는 단계;Defining a pixel area by forming a data line in a direction crossing the gate line in a predetermined portion on the gate insulating layer including the semiconductor layer, and forming a source electrode protruding from the data line and a drain electrode spaced apart from the predetermined distance step; 상기 데이타라인 및 소오스/드레인전극을 포함한 게이트 절연막 전면에 보호막을 형성하는 단계;Forming a protective film on an entire surface of the gate insulating film including the data line and the source / drain electrodes; 소정 부위의 보호막 및 게이트 절연막을 제거하여, 상기 드레인 전극을 노출하는 드레인 콘택홀을 형성하고, 상기 게이트 라인 상부의 소정영역에 스페이서홀을 형성하는 단계;Removing a passivation layer and a gate insulating layer at a predetermined portion to form a drain contact hole exposing the drain electrode, and forming a spacer hole in a predetermined region above the gate line; 상기 드레인 콘택홀을 통해 상기 드레인 전극과 콘택되도록 상기 화소영역에 화소전극을 형성하는 단계;Forming a pixel electrode in the pixel region to be in contact with the drain electrode through the drain contact hole; 상기 제2 기판 상에 컬러필터 어레이를 형성하는 단계;Forming a color filter array on the second substrate; 상기 제1 기판과 접촉되도록 제1 칼럼 스페이서를 형성하면서 동시에 상기 스페이서 홀에 대응되도록 제2 칼럼 스페이서를 형성하는 단계;Forming a first column spacer to be in contact with the first substrate and simultaneously forming a second column spacer to correspond to the spacer hole; 상기 제1, 제2 기판 사이에 액정층을 형성하는 단계; 및Forming a liquid crystal layer between the first and second substrates; And 상기 제1, 제2 기판을 합착하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법. And bonding the first and second substrates together. 제15 항에 있어서, 상기 스페이서 홀은The method of claim 15, wherein the spacer hole 상기 제2 칼럼 스페이서의 폭보다 넓게 형성하는 것을 특징으로 하는 액정표시장치의 제조방법. And forming a width wider than the width of the second column spacer. 제15 항에 있어서, 상기 드레인 콘택홀 및 스페이서홀을 형성하는 단계는The method of claim 15, wherein the forming of the drain contact hole and the spacer hole is performed. 상기 보호막 상부에 포토레지스트를 형성하는 단계; Forming a photoresist on the passivation layer; 상기 드레인 전극 상의 상기 보호막을 노출시키면서 동시에 상기 제2 칼럼 스페이서가 대응되는 위치의 포토레지스트 일부가 남도록 상기 포토레지스트를 노광 및 현상하는 단계; Exposing and developing the photoresist to expose a portion of the photoresist at a position corresponding to the second column spacer while exposing the passivation layer on the drain electrode; 상기 포토레지스트를 마스크로 이용하여 상기 노출된 보호막을 식각하여 드레인 콘택홀을 형성하는 단계;Etching the exposed passivation layer using the photoresist as a mask to form a drain contact hole; 상기 포토레지스트에 에싱공정을 수행하여 상기 제2 칼럼 스페이서가 대응되는 위치의 보호막을 노출시키는 단계; 및Performing an ashing process on the photoresist to expose a protective film at a position corresponding to the second column spacer; And 상기 에싱된 포토레지스트를 마스크로 이용하여 상기 노출된 보호막 및 게이트 절연막을 패터닝하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법. And patterning the exposed passivation layer and the gate insulation layer using the ashed photoresist as a mask. 제17 항에 있어서, 상기 포토레지스트를 노광 및 현상하는 단계는18. The method of claim 17, wherein exposing and developing the photoresist 회절 마스크를 이용하여 수행하는 것을 특징으로 하는 액정표시장치의 제조방법. A method of manufacturing a liquid crystal display device, characterized in that performed using a diffraction mask. 제15 항에 있어서, 상기 스페이서 홀은 The method of claim 15, wherein the spacer hole 상기 게이트 절연막의 일부 깊이와 상기 보호막이 제거되어 형성하는 것을 특징으로 하는 액정표시장치의 제조방법. And a partial depth of the gate insulating film and the protective film are removed to form the liquid crystal display device. 제15 항에 있어서, 상기 컬러필터 어레이는 The method of claim 15, wherein the color filter array 상기 제2 기판 상에 블랙 매트릭스층을 형성하는 단계; 및Forming a black matrix layer on the second substrate; And 상기 블랙 매트릭스층이 형성된 제2 기판 상에 컬러 필터층을 형성하는 단계를 포함하여 형성되는 것을 특징으로 하는 액정표시장치의 제조방법. And forming a color filter layer on the second substrate on which the black matrix layer is formed.
KR1020050114813A 2005-11-29 2005-11-29 Liquid Crystal Display Device and method of manufacturing the same KR101192761B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050114813A KR101192761B1 (en) 2005-11-29 2005-11-29 Liquid Crystal Display Device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050114813A KR101192761B1 (en) 2005-11-29 2005-11-29 Liquid Crystal Display Device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20070056318A true KR20070056318A (en) 2007-06-04
KR101192761B1 KR101192761B1 (en) 2012-10-18

Family

ID=38354095

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050114813A KR101192761B1 (en) 2005-11-29 2005-11-29 Liquid Crystal Display Device and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR101192761B1 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130068558A (en) * 2011-12-15 2013-06-26 엘지디스플레이 주식회사 Display device and method for manufacturing of the same
CN105974678A (en) * 2016-07-19 2016-09-28 武汉华星光电技术有限公司 Display device and liquid crystal display panel thereof and liquid crystal display module
WO2016173113A1 (en) * 2015-04-27 2016-11-03 深圳市华星光电技术有限公司 Flat display panel and manufacturing method
CN106125390A (en) * 2016-08-19 2016-11-16 武汉华星光电技术有限公司 Display panels and liquid crystal indicator
CN107229162A (en) * 2017-03-09 2017-10-03 京东方科技集团股份有限公司 The preparation method and display device of a kind of display panel, display panel
KR20200033175A (en) * 2018-09-19 2020-03-27 가부시키가이샤 뉴플레어 테크놀로지 Semiconductor deivce
WO2020087613A1 (en) * 2018-10-30 2020-05-07 惠科股份有限公司 Display panel and display device
WO2020103189A1 (en) * 2018-11-21 2020-05-28 惠科股份有限公司 Display panel and display device
CN114153097A (en) * 2021-12-01 2022-03-08 福州京东方光电科技有限公司 Support structure of display panel and preparation method of support structure

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002341354A (en) * 2001-05-16 2002-11-27 Matsushita Electric Ind Co Ltd Liquid crystal display element
US7561245B2 (en) * 2004-02-25 2009-07-14 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130068558A (en) * 2011-12-15 2013-06-26 엘지디스플레이 주식회사 Display device and method for manufacturing of the same
WO2016173113A1 (en) * 2015-04-27 2016-11-03 深圳市华星光电技术有限公司 Flat display panel and manufacturing method
US10095068B2 (en) 2015-04-27 2018-10-09 Shenzhen China Star Optoelectronics Technology Co., Ltd Flat display panel and manufacturing method for the same
CN105974678A (en) * 2016-07-19 2016-09-28 武汉华星光电技术有限公司 Display device and liquid crystal display panel thereof and liquid crystal display module
CN106125390A (en) * 2016-08-19 2016-11-16 武汉华星光电技术有限公司 Display panels and liquid crystal indicator
WO2018032551A1 (en) * 2016-08-19 2018-02-22 武汉华星光电技术有限公司 Liquid crystal display panel and liquid crystal display device
CN107229162A (en) * 2017-03-09 2017-10-03 京东方科技集团股份有限公司 The preparation method and display device of a kind of display panel, display panel
KR20200033175A (en) * 2018-09-19 2020-03-27 가부시키가이샤 뉴플레어 테크놀로지 Semiconductor deivce
WO2020087613A1 (en) * 2018-10-30 2020-05-07 惠科股份有限公司 Display panel and display device
WO2020103189A1 (en) * 2018-11-21 2020-05-28 惠科股份有限公司 Display panel and display device
CN114153097A (en) * 2021-12-01 2022-03-08 福州京东方光电科技有限公司 Support structure of display panel and preparation method of support structure

Also Published As

Publication number Publication date
KR101192761B1 (en) 2012-10-18

Similar Documents

Publication Publication Date Title
KR101192783B1 (en) Liquid Crystal Display Device and Method of manufacturing the same
JP4030123B2 (en) Liquid crystal display device, manufacturing method thereof, and display device
KR101137842B1 (en) Liquid Crystal Display Device and Method for Manufacturing the Same
KR101157954B1 (en) Liquid Crystal Display Device and Method for Manufacturing the Same
KR101192761B1 (en) Liquid Crystal Display Device and method of manufacturing the same
KR100672650B1 (en) Liquid Crystal Display Device and method for Manufacturing the same
KR101182314B1 (en) Liquid Crystal Display Device and Method for Manufacturing the Same
US8514360B2 (en) LCD device
KR20070000626A (en) Liquid crystal display device
KR20120038846A (en) Liquid crystal display device and method for fabricating the same
KR101118077B1 (en) liquid crystal display device and manufacturing method thereof
US7327431B2 (en) Liquid crystal display device and method for fabricating the same
KR20050086342A (en) Liquid crystal display device and method for manufacturing the same
KR20060110665A (en) Liquid crystal display device and method for manufacturing the same
KR101182312B1 (en) Liquid Crystal Display Device and Method for Manufacturing the Same
KR20070062110A (en) Liquid crystal display device and method for manufacturing the same
KR20060068035A (en) Liquid crystal display device and method for manufacturing the same
KR20060001248A (en) Liquid crystal display device
KR101244663B1 (en) Method for Manufacturing the Same
KR20060013885A (en) Liquid crystal display device
KR101085149B1 (en) Liquid Crystal Display Device and Method for Manufacturing the Same
KR101182317B1 (en) Liquid Crystal Display Device and Method for Manufacturing the Same
KR101182320B1 (en) Liquid Crystal Display Device and method for manufacturing the same
KR20050105530A (en) Liquid crystal display device
KR20070037053A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 7