KR101182312B1 - Liquid Crystal Display Device and Method for Manufacturing the Same - Google Patents

Liquid Crystal Display Device and Method for Manufacturing the Same Download PDF

Info

Publication number
KR101182312B1
KR101182312B1 KR1020050091414A KR20050091414A KR101182312B1 KR 101182312 B1 KR101182312 B1 KR 101182312B1 KR 1020050091414 A KR1020050091414 A KR 1020050091414A KR 20050091414 A KR20050091414 A KR 20050091414A KR 101182312 B1 KR101182312 B1 KR 101182312B1
Authority
KR
South Korea
Prior art keywords
substrate
pattern
layer
source
liquid crystal
Prior art date
Application number
KR1020050091414A
Other languages
Korean (ko)
Other versions
KR20070036415A (en
Inventor
박순영
박철우
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050091414A priority Critical patent/KR101182312B1/en
Publication of KR20070036415A publication Critical patent/KR20070036415A/en
Application granted granted Critical
Publication of KR101182312B1 publication Critical patent/KR101182312B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1339Gaskets; Spacers; Sealing of cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

본 발명은 셀 갭을 유지하는 제 1 칼럼 스페이서와, 눌림에 대한 칼럼 스페이서의 소성 변형을 방지하기 위해 눌림 압력을 분산시키는 제 2 칼럼 스페이서를 구비함으로써, 표시관련 불량을 방지한 액정 표시 장치 및 이의 제조 방법에 관한 것으로, 본 발명의 액정 표시 장치는 서로 대향되는 제 1 기판 및 제 2 기판과, 상기 제 1 기판 상에 소정 부위에 제 1 높이로 형성된 돌기와, 상기 돌기에 대응되어 형성되며, 상기 돌기에 대한 대응면이 돌기보다 큰 대응면을 구비하여 상기 제 2 기판 상에 형성된 제 1 칼럼 스페이서와, 상기 돌기가 형성되지 않은 소정 부분에 대응하여 형성되며, 그 중앙부위에 상기 제 1 높이보다 낮은 제 2 높이의 최고점을 갖고 가장자리로 갈수록 상기 제 2 높이에 비해 점차적으로 낮아지는 보상 패턴과, 상기 보상 패턴에 대응되어 형성된 제 2 칼럼 스페이서 및 상기 제 1, 제 2 기판 사이에 형성된 액정층을 포함하여 이루어짐을 특징으로 한다.The present invention provides a liquid crystal display device having a display gap by preventing a display-related defect by providing a first column spacer for maintaining a cell gap and a second column spacer for dispersing a pressing pressure to prevent plastic deformation of the column spacer against pressing. The liquid crystal display device of the present invention includes a first substrate and a second substrate facing each other, a protrusion formed at a first height at a predetermined portion on the first substrate, and formed to correspond to the protrusion. The corresponding surface with respect to the protrusion has a corresponding surface larger than the protrusion and is formed corresponding to the first column spacer formed on the second substrate and a predetermined portion where the protrusion is not formed, and is formed at a central portion thereof than the first height. A compensation pattern that has a lowest peak of a second height and is gradually lowered relative to the second height toward the edge, and corresponds to the compensation pattern And a liquid crystal layer formed between the formed second column spacer and the first and second substrates.

돌기, 칼럼 스페이서, 눌림 테스트, 터치 불량, 하프 톤 마스크, 보상 패턴, 회절 노광 마스크, 원형 슬릿, 균일도, 그래쥬얼 슬릿(gradual slit) Bumps, column spacers, crush tests, bad touch, halftone mask, compensation pattern, diffraction exposure mask, circular slit, uniformity, gradient slit

Description

액정 표시 장치 및 이의 제조 방법{Liquid Crystal Display Device and Method for Manufacturing the Same}Liquid crystal display device and method for manufacturing the same

도 1은 칼럼 스페이서를 포함하는 액정 표시 장치를 나타낸 단면도1 is a cross-sectional view of an LCD including a column spacer.

도 2a 및 도 2b는 칼럼 스페이서를 포함하는 액정 표시 장치의 터치 불량을 나타낸 평면도 및 단면도2A and 2B are plan and cross-sectional views illustrating a touch failure of a liquid crystal display including a column spacer.

도 3은 중력 불량이 발생된 액정 표시 장치를 나타낸 단면도3 is a cross-sectional view of a liquid crystal display device in which gravity failure occurs.

도 4는 본 발명의 액정 표시 장치의 돌기 구조를 개략적으로 나타내는 단면도4 is a cross-sectional view schematically showing the protrusion structure of the liquid crystal display of the present invention.

도 5는 본 발명의 액정 표시 장치를 나타낸 평면도5 is a plan view showing a liquid crystal display of the present invention.

도 6은 일예에 따른 도 5의 I~I' 선상 및 Ⅱ~Ⅱ'선상의 구조 단면도FIG. 6 is a cross-sectional view taken along lines II ′ and II ′ II ′ of FIG. 5 according to an example; FIG.

도 7은 도 6의 보상 패턴의 형성을 위한 마스크의 부분을 나타낸 평면도7 is a plan view showing a portion of a mask for forming the compensation pattern of FIG.

도 8a는 도 7의 마스크의 Ⅳ~Ⅳ' 선상의 단면도8A is a cross-sectional view taken along line IV-IV 'of the mask of FIG.

도 8b는 도 8a의 마스크를 이용하여 형성한 보상 패턴의 형상을 나타낸 단면도8B is a cross-sectional view illustrating the shape of a compensation pattern formed using the mask of FIG. 8A.

도 9a는 본 발명의 액정 표시 장치의 보상 패턴 형성을 위한 마스크의 단면도9A is a cross-sectional view of a mask for forming a compensation pattern of the liquid crystal display of the present invention.

도 9b는 도 9a의 마스크를 이용하여 형성된 본 발명의 액정 표시 장치의 보 상 패턴을 나타낸 단면도9B is a cross-sectional view illustrating a compensation pattern of the liquid crystal display of the present invention formed using the mask of FIG. 9A.

도 10은 본 발명의 액정 표시 장치의 보상 패턴을 형성하기 위한 마스크의 평면도10 is a plan view of a mask for forming a compensation pattern of the liquid crystal display of the present invention.

도 11은 본 발명의 액정 표시 장치의 칼럼 스페이서들과 이에 대응되는 돌기 및 보상 패턴을 도 5의 I~I' 선상 및 Ⅱ~Ⅱ'선상에 대응시켜 나타낸 단면도FIG. 11 is a cross-sectional view of column spacers of the liquid crystal display according to the present invention and protrusions and compensation patterns corresponding to the lines I to I 'and II to II' of FIG. 5.

도 12a 내지 도 12e는 도 5의 I~I', Ⅱ~Ⅱ', Ⅲ~Ⅲ' 선상의 단면상에서의 박막 트랜지스터, 돌기 및 보상 패턴의 형성 공정을 나타낸 공정 단면도12A to 12E are cross-sectional views illustrating a process of forming thin film transistors, protrusions, and compensation patterns on cross sections taken along lines II through II 'and III through III' of FIG. 5.

*도면의 주요 부분을 나타낸 부호의 설명** Description of the Signs of the Major Parts of the Drawings *

100 : 제 1 기판 101 : 게이트 라인100: first substrate 101: gate line

101a : 게이트 전극 102 : 데이터 라인101a: gate electrode 102: data line

102a : 소오스 전극 102b : 드레인 전극102a: source electrode 102b: drain electrode

103 : 화소 전극 103a : 제 1 스토리지 전극103: pixel electrode 103a: first storage electrode

104 : 공통 전극 104a : 공통 라인104: common electrode 104a: common line

104b : 제 2 스토리지 전극 105 : 게이트 절연막104b: second storage electrode 105: gate insulating film

106 : 보호막 106a : 콘택홀106: protective film 106a: contact hole

120 : 돌기 120a : 반도체층 패턴120: protrusion 120a: semiconductor layer pattern

120b : 소오스/드레인 금속층 130, 140 : 보상 패턴120b: source / drain metal layers 130, 140: compensation pattern

200 : 제 2 기판 210 : 제 1 칼럼 스페이서200: second substrate 210: first column spacer

220 : 제 2 칼럼 스페이서 400 : 마스크220: second column spacer 400: mask

405 : 차광부 410 : 슬릿405: Shading part 410: Slit

본 발명은 액정 표시 장치에 관한 것으로 특히, 셀 갭을 유지하는 제 1 칼럼 스페이서와, 눌림에 대한 칼럼 스페이서의 소성 변형을 방지하기 위해 눌림 압력을 분산시키는 제 2 칼럼 스페이서를 구비함으로써, 표시관련 불량을 방지한 액정 표시 장치 및 이의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and in particular, having a first column spacer for holding a cell gap and a second column spacer for dispersing the pressing pressure to prevent plastic deformation of the column spacer with respect to the pressing. The present invention relates to a liquid crystal display and a manufacturing method thereof.

정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.(PDP), Electro Luminescent Display (ELD), Vacuum Fluorescent (VFD), and the like have been developed in recent years in response to the demand for display devices. Display) have been studied, and some of them have already been used as display devices in various devices.

그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이하는 텔레비젼 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.Among them, LCD is the most widely used as the substitute for CRT (Cathode Ray Tube) for mobile image display device because of its excellent image quality, light weight, thinness, and low power consumption. In addition to the use of the present invention has been developed in various ways such as a television and a computer monitor for receiving and displaying broadcast signals.

이와 같은 액정 표시 장치가 일반적인 화면 표시 장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비 전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 관건이 걸려 있다고 할 수 있다.In order to use such a liquid crystal display as a general screen display device in various parts, it is a matter of how high quality images such as high definition, high brightness and large area can be realized while maintaining the characteristics of light weight, thinness and low power consumption. Can be.

일반적인 액정 표시 장치는, 일정 공간을 갖고 합착된 제 1 기판 및 제 2 기판과, 상기 제 1 기판과 제 2 기판 사이에 주입된 액정층으로 구성되어 있다.The general liquid crystal display device is comprised from the 1st board | substrate and the 2nd board | substrate bonded by the fixed space, and the liquid crystal layer injected between the said 1st board | substrate and the 2nd board | substrate.

보다 구체적으로 설명하면, 상기 제 1 기판에는 화소 영역을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인과, 상기 게이트 라인에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인이 배열된다. 그리고, 상기 각 화소 영역에는 화소 전극이 형성되고, 상기 각 게이트 라인과 데이터 라인이 교차하는 부분에 박막 트랜지스터가 형성되어 상기 게이트 라인에 인가되는 신호에 따라 상기 데이터 라인의 데이터 신호를 상기 각 화소 전극에 인가한다.In more detail, the first substrate has a plurality of gate lines in one direction and a plurality of data lines at regular intervals in a direction perpendicular to the gate line to define a pixel area. A pixel electrode is formed in each of the pixel regions, and a thin film transistor is formed at a portion where the gate line and the data line cross each other, and the data signal of the data line is applied to each pixel electrode according to a signal applied to the gate line. To apply.

그리고, 상기 제 2 기판에는 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층이 형성되고, 상기 각 화소 영역에 대응되는 부분에는 색상을 표현하기 위한 R, G, B 컬러 필터층이 형성되고, 상기 컬러 필터층위에는 화상을 구현하기 위한 공통 전극이 형성되어 있다.In addition, a black matrix layer is formed on the second substrate to block light in portions other than the pixel region, and R, G, and B color filter layers are formed on portions corresponding to the pixel regions. The common electrode is formed on the color filter layer to implement an image.

상기와 같은 액정 표시 장치는 상기 화소 전극과 공통 전극 사이의 전계에 의해 상기 제 1, 제 2 기판 사이에 형성된 액정층의 액정이 배향되고, 상기 액정층의 배향 정도에 따라 액정층을 투과하는 빛의 양을 조절하여 화상을 표현할 수 있다.In the liquid crystal display as described above, the liquid crystal of the liquid crystal layer formed between the first and second substrates is aligned by an electric field between the pixel electrode and the common electrode, and the light passes through the liquid crystal layer according to the degree of alignment of the liquid crystal layer. You can express the image by adjusting the amount of.

이와 같은 액정 표시 장치를 TN(Twisted Nematic) 모드 액정 표시 장치라 하며, 상기 TN 모드 액정 표시 장치는 시야각이 좁다는 단점을 가지고 있어 이러한 TN 모드의 단점을 극복하기 위한 횡전계(IPS: In-Plane Switching) 모드 액정 표시 장치가 개발되었다.Such a liquid crystal display is called a twisted nematic (TN) mode liquid crystal display, and the TN mode liquid crystal display has a disadvantage of having a narrow viewing angle, and thus an in-plane (IPS: In-Plane) for overcoming the disadvantages of the TN mode. Switching mode liquid crystal display device has been developed.

상기 횡전계(IPS) 모드 액정 표시 장치는 제 1 기판의 화소 영역에 화소 전극과 공통 전극을 일정한 거리를 갖고 서로 평행하게 형성하여 상기 화소 전극과 공통 전극 사이에 횡 전계(수평 전계)가 발생하도록 하고 상기 횡 전계에 의해 액정층이 배향되도록 한 것이다.In the transverse electric field (IPS) mode liquid crystal display, a pixel electrode and a common electrode are formed parallel to each other at a predetermined distance in a pixel area of the first substrate so that a transverse electric field (horizontal electric field) is generated between the pixel electrode and the common electrode. The liquid crystal layer is aligned by the lateral electric field.

한편, 이와 같이 형성되는 액정 표시 장치의 제 1, 제 2 기판 사이에는 액정층이 형성되는 일정한 간격을 유지하기 위해 스페이서가 형성된다. Meanwhile, spacers are formed between the first and second substrates of the liquid crystal display device formed as described above to maintain a constant gap between the liquid crystal layers.

이러한 스페이서는 그 형상에 따라 볼 스페이서 또는 칼럼 스페이서로 나뉘어진다. Such spacers are divided into ball spacers or column spacers according to their shape.

볼 스페이서는 구 형상이며, 제 1, 제 2 기판 상에 산포하여 제조되고, 상기 제 1, 제 2 기판의 합착 후에도 움직임이 비교적 자유롭고, 상기 제 1, 제 2 기판과의 접촉 면적이 작다.The ball spacer has a spherical shape, is distributed and manufactured on the first and second substrates, the movement is relatively free even after the bonding of the first and second substrates, and the contact area with the first and second substrates is small.

반면, 칼럼 스페이서는 제 1 기판 또는 제 2 기판 상의 어레이 공정에서 형성되는 것으로, 소정 기판 상에 소정 높이를 갖는 기둥 형태로 고정되어 형성된다. 따라서, 제 1, 2 기판과의 접촉 면적이 볼 스페이서에 비하여 상대적으로 크다.On the other hand, the column spacer is formed in an array process on the first substrate or the second substrate, and is fixed in a pillar shape having a predetermined height on the predetermined substrate. Therefore, the contact area with the 1st, 2nd board | substrate is relatively large compared with a ball spacer.

이하에서는 첨부된 도면을 참조하여 종래의 칼럼 스페이서를 구비한 액정 표시 장치에 대하여 설명한다.Hereinafter, a liquid crystal display having a conventional column spacer will be described with reference to the accompanying drawings.

도 1은 칼럼 스페이서를 포함하는 액정 표시 장치를 나타낸 단면도이다.1 is a cross-sectional view illustrating a liquid crystal display including a column spacer.

도 1과 같이, 칼럼 스페이서를 포함하는 액정 표시 장치(10)는 서로 대향하 는 제 1 기판(30) 및 제 2 기판(40)과, 상기 제 1, 제 2 기판(30, 40) 사이에 형성된 칼럼 스페이서(20) 및 상기 제 1, 제 2 기판(30, 40) 사이에 충진된 액정층(미도시)을 포함하여 이루어진다. As shown in FIG. 1, the liquid crystal display device 10 including the column spacer includes a first substrate 30 and a second substrate 40 facing each other, and between the first and second substrates 30 and 40. And a liquid crystal layer (not shown) filled between the formed column spacer 20 and the first and second substrates 30 and 40.

상기 제 1 기판(30) 상에는 화소 영역을 정의하기 위해 게이트 라인(31) 및 데이터 라인(미도시)이 서로 수직으로 교차하여 배열되고, 상기 각 게이트 라인(31)과 데이터 라인이 교차하는 부분에 박막 트랜지스터(TFT)가 형성되며, 각 화소 영역에는 화소 전극(미도시)이 형성된다.On the first substrate 30, the gate lines 31 and the data lines (not shown) are arranged perpendicularly to each other to define pixel regions, and the gate lines 31 and the data lines cross each other. A thin film transistor TFT is formed, and a pixel electrode (not shown) is formed in each pixel area.

상기 제 2 기판(40) 상에는 상기 화소 영역을 제외한 영역에 대응되어 블랙 매트릭스층(41)이 형성되고, 상기 데이터 라인에 평행한 세로선상의 화소 영역들에 대응되는 스트라이프 상의 컬러 필터층(42)이 형성되고, 전면에 공통 전극 또는 오버코트층(43)이 형성된다.The black matrix layer 41 is formed on the second substrate 40 to correspond to an area except the pixel area, and the color filter layer 42 on the stripe corresponding to the pixel areas on the vertical line parallel to the data line is formed. The common electrode or overcoat layer 43 is formed on the front surface.

여기서, 상기 칼럼 스페이서(20)는 상기 게이트 라인(31) 상부의 소정 위치에 대응되어 형성된다. Here, the column spacer 20 is formed corresponding to a predetermined position on the gate line 31.

또한, 상기 제 1 기판(30) 상에는 상기 게이트 라인(31)을 포함한 기판 전면에 게이트 절연막(36)이 형성되며, 상기 게이트 절연막(36)위에 보호막(37)이 형성된다. In addition, a gate insulating layer 36 is formed on the entire surface of the substrate including the gate line 31 on the first substrate 30, and a passivation layer 37 is formed on the gate insulating layer 36.

도 2a 및 도 2b는 칼럼 스페이서를 포함하는 액정 표시 장치의 터치 불량을 나타낸 평면도 및 단면도이다.2A and 2B are plan and cross-sectional views illustrating a touch failure of a liquid crystal display including a column spacer.

도 2a 및 도 2b와 같이, 상술한 종래의 칼럼 스페이서를 포함하는 액정 표시 장치는, 액정 패널(10)의 표면을 손이나 그 밖의 물건을 이용하여 소정 방향으로 터치하여 지나가게 되면, 터치된 부위에서 얼룩이 발생한다. 이러한 얼룩은 터치시에 발생한 얼룩이라 하여 터치 얼룩이라 하며, 이와 같이 화면에서 얼룩이 관찰되기 때문에 터치 불량이라고도 한다. As shown in FIGS. 2A and 2B, when the liquid crystal display device including the above-described conventional column spacer touches the surface of the liquid crystal panel 10 in a predetermined direction using a hand or other object, the touched portion Stain occurs at Such spots are referred to as spot spots generated at the time of touch, and are referred to as touch spots, and are also referred to as touch defects because spots are observed on the screen.

이러한 터치 불량은, 이전의 볼 스페이서의 구조에 비해 상기 칼럼 스페이서(20)와 대향하는 제 1 기판(1)간의 접촉 면적이 크기 때문에, 마찰력이 커서 나타나는 것으로 파악된다. 즉, 볼 스페이서에 비해 원기둥 형태로 형성되는 칼럼 스페이서(20)는 도 2b와 같이, 제 1 기판(1)과의 접촉 면적이 크기 때문에, 터치로 인해 제 1, 제 2 기판(1, 2)간의 쉬프트된 후, 원 상태로 복원하는데 오랜 시간이 걸리기 때문에 원 상태로 복원하기 전까지 얼룩이 잔존하게 된다.Such a touch failure is considered to be large because the contact area between the column spacer 20 and the first substrate 1 facing the column spacer 20 is larger than the structure of the previous ball spacer. That is, since the column spacer 20 formed in a cylindrical shape compared to the ball spacer has a large contact area with the first substrate 1 as shown in FIG. 2B, the first and second substrates 1 and 2 are touched. After the liver is shifted, it takes a long time to restore to the original state, so the stain remains until the original state is restored.

도 3은 중력 불량이 발생된 액정 표시 장치를 나타낸 단면도이다.3 is a cross-sectional view illustrating a liquid crystal display device in which gravity failure occurs.

도 3과 같이, 서로 대향된 제 1, 제 2 기판(1, 2) 사이에 액정(3)이 충진되고, 상기 제 1, 제 2 기판 사이의 소정 부위에 칼럼 스페이서(20)가 형성되는 액정 표시 장치는 세워져 있는 상태로, 고온 환경에 있게 되면, 액정이 열 팽창이 일어나고 이에 따라 칼럼 스페이서(20)의 높이에 따라 셀 갭이 늘어날 경우 액정(3)이 하단부 흘러내려 하단부가 불룩하게 관찰되어 보이는 중력 불량이 관찰된다.As shown in FIG. 3, the liquid crystal 3 is filled between the first and second substrates 1 and 2 facing each other, and the liquid crystal in which the column spacer 20 is formed at a predetermined portion between the first and second substrates. When the display device is in an upright state and is in a high temperature environment, when the liquid crystal is thermally expanded and the cell gap increases according to the height of the column spacer 20, the liquid crystal 3 flows down the lower end to bulge the lower end. Visible gravity failures are observed.

상기와 같은 종래의 칼럼 스페이서를 포함한 액정 표시 장치는 다음과 같은 문제점이 있다.The conventional liquid crystal display including the column spacer has the following problems.

첫째, 칼럼 스페이서와 대향 기판간의 접촉 면적이 크기 때문에, 마찰력이 커서 터치시 기판이 쉬프트되었을 때, 원 상태로 복원되는데 시간이 오래 걸려 복 원시간동안 터치 불량이 관찰된다.First, since the contact area between the column spacer and the opposing substrate is large, when the substrate is shifted during the touch due to the large frictional force, it takes a long time to recover to the original state, and touch failure is observed during the restoration time.

둘째, 칼럼 스페이서를 포함하는 액정 패널이 세워져있는 상태로, 고온 환경에 놓이게 되면 액정의 열팽창이 발생하고 심한 경우 칼럼 스페이서의 높이보다 더한 두께로 셀 갭이 늘어나 하측으로 액정이 흘러 하단부가 불룩하게 보이며, 시감적으로 불투명하게 보이는 현상이 관찰된다.Second, when the liquid crystal panel including the column spacer is upright, when it is placed in a high temperature environment, thermal expansion of the liquid crystal occurs. The phenomenon of visual opacity is observed.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 셀 갭을 유지하는 제 1 칼럼 스페이서와, 눌림에 대한 칼럼 스페이서의 소성 변형을 방지하기 위해 눌림 압력을 분산시키는 제 2 칼럼 스페이서를 구비함으로써, 표시관련 불량을 방지한 액정 표시 장치 및 이의 제조 방법을 제공하는 데, 그 목적이 있다.The present invention has been made to solve the above problems by having a first column spacer for maintaining the cell gap, and a second column spacer for dispersing the pressing pressure to prevent plastic deformation of the column spacer against the pressing, SUMMARY OF THE INVENTION An object of the present invention is to provide a liquid crystal display and a method of manufacturing the same.

상기와 같은 목적을 달성하기 위한 본 발명의 액정 표시 장치는 서로 대향되는 제 1 기판 및 제 2 기판과, 상기 제 1 기판 상에 소정 부위에 제 1 높이로 형성된 돌기와, 상기 돌기에 대응되어 형성되며, 상기 돌기에 대한 대응면이 돌기보다 큰 대응면을 구비하여 상기 제 2 기판 상에 형성된 제 1 칼럼 스페이서와, 상기 돌기가 형성되지 않은 소정 부분에 대응하여 형성되며, 그 중앙부위에 상기 제 1 높이보다 낮은 제 2 높이의 최고점을 갖고 가장자리로 갈수록 상기 제 2 높이에 비해 점차적으로 낮아지는 보상 패턴과, 상기 보상 패턴에 대응되어 형성된 제 2 칼럼 스페이서 및 상기 제 1, 제 2 기판 사이에 형성된 액정층을 포함하여 이루어짐에 그 특징이 있다.In order to achieve the above object, the liquid crystal display device of the present invention includes a first substrate and a second substrate facing each other, a protrusion formed at a first height at a predetermined portion on the first substrate, and formed to correspond to the protrusion. And a first column spacer formed on the second substrate having a corresponding surface larger than the protrusion and having a corresponding surface larger than the protrusion, and corresponding to a predetermined portion where the protrusion is not formed. A liquid crystal formed between the second column spacer and the first and second substrates having a compensation pattern that has a peak of a second height lower than a height and gradually decreases with respect to the second height toward the edge, and the second column spacer formed corresponding to the compensation pattern It is characterized by including a layer.

상기 제 1 기판 상에 화소 영역을 정의하는 게이트 라인 및 데이터 라인을 더 포함한다.The semiconductor device may further include a gate line and a data line defining a pixel area on the first substrate.

상기 게이트 라인 상에 상기 돌기 및 보상 패턴이 형성된다.The protrusion and the compensation pattern are formed on the gate line.

상기 제 1 기판 상에 상기 게이트 라인과 동일층에 상기 게이트 라인과 동일한 방향으로 형성된 공통 라인을 더 포함한다.And a common line formed on the first substrate in the same direction as the gate line on the same layer as the gate line.

상기 게이트 라인 또는 공통 라인 상에 상기 돌기 및 보상 패턴이 형성된다.The protrusion and the compensation pattern are formed on the gate line or the common line.

상기 게이트 라인과 데이터 라인의 교차부에 박막 트랜지스터가 더 형성된다.A thin film transistor is further formed at an intersection of the gate line and the data line.

상기 박막 트랜지스터는 상기 게이트 라인으로부터 돌출된 게이트 전극과, 상기 데이터 라인으로부터 돌출된 소오스 전극과, 상기 소오스 전극과 소정 간격 이격된 드레인 전극 및 상기 게이트 전극 상부이며 상기 소오스/드레인 전극 하부에 형성되며, 상기 소오스 전극과 드레인 전극과 접하여 상기 소오스 전극과 드레인 전극 사이에 채널을 형성하는 반도체층을 포함하여 이루어짐에 특징이 있다.The thin film transistor may include a gate electrode protruding from the gate line, a source electrode protruding from the data line, a drain electrode spaced apart from the source electrode by a predetermined distance, and an upper portion of the gate electrode and a lower portion of the source / drain electrode. And a semiconductor layer contacting the source electrode and the drain electrode to form a channel between the source electrode and the drain electrode.

상기 돌기는 상기 반도체층과 동일층의 반도체층 패턴과 상기 소오스/드레인 전극과 동일층의 소오스/드레인 금속층이 아래에서부터 차례로 적층되어 이루어진다.The protrusion is formed by sequentially stacking a semiconductor layer pattern of the same layer as the semiconductor layer and a source / drain metal layer of the same layer as the source / drain electrode.

상기 보상 패턴은 상기 반도체층과 동일층의 반도체층 패턴으로 이루어진다.The compensation pattern is formed of a semiconductor layer pattern on the same layer as the semiconductor layer.

상기 보상 패턴은 상기 반도체층과 동일층의 반도체층 패턴과 상기 소오스/드레인 금속층과 동일층으로 부분적으로 식각된 소오스/드레인 금속 패턴으로 이루어진다.The compensation pattern may include a semiconductor layer pattern having the same layer as the semiconductor layer and a source / drain metal pattern partially etched with the same layer as the source / drain metal layer.

또한, 동일한 목적을 달성하기 위한 본 발명의 액정 표시 장치는 서로 대향 되는 제 1 기판 및 제 2 기판과, 상기 제 1 기판 상에 서로 교차하여 형성되어 화소 영역을 정의하는 게이트 라인 및 데이터 라인과, 상기 게이트 라인에 평행하게 형성된 공통 라인과, 상기 화소 영역에 서로 교번하여 형성된 공통 전극 및 화소 전극과, 상기 게이트 라인 및 데이터 라인의 교차부에 형성된 박막 트랜지스터와, 상기 게이트 라인의 소정 부위에 형성된 돌기와, 상기 돌기에 대응되어 형성되며, 상기 돌기에 대한 대응면이 돌기보다 큰 대응면을 구비하여 제 2 기판 상에 형성된 제 1 칼럼 스페이서와, 상기 돌기가 형성되지 않은 부분의 게이트 라인 소정 부분에 대응하여 형성되며, 그 중앙부위에 상기 돌기보다 낮은 높이의 최고점을 갖고 가장자리로 갈수록 상기 최고점에 비해 점차적으로 낮아지는 보상 패턴과, 상기 보상 패턴에 대응되어 형성된 제 2 칼럼 스페이서 및 상기 제 1, 제 2 기판 사이에 형성된 액정층을 포함하여 이루어짐에 또 다른 특징이 있다.In addition, the liquid crystal display device of the present invention for achieving the same object includes a first substrate and a second substrate facing each other, a gate line and a data line formed to cross each other on the first substrate to define a pixel region, A common line formed parallel to the gate line, a common electrode and a pixel electrode alternately formed in the pixel region, a thin film transistor formed at an intersection of the gate line and the data line, and a protrusion formed at a predetermined portion of the gate line; And a first column spacer formed on a second substrate having a corresponding surface corresponding to the protrusion and having a corresponding surface larger than the protrusion, and corresponding to a gate line predetermined portion of the portion where the protrusion is not formed. It is formed to have a peak of a lower height than the projection at the center portion and toward the edge the maximum In yirueojim to a liquid crystal layer formed between the compensation pattern that is gradually lowered as compared with the point, and a second column spacer and the first and second substrates are formed corresponding to the compensation pattern it has a further feature.

상기 박막 트랜지스터는 상기 게이트 라인으로부터 돌출된 게이트 전극과, 상기 데이터 라인으로부터 돌출된 소오스 전극과, 상기 소오스 전극과 소정 간격 이격된 드레인 전극 및 상기 게이트 전극 상부이며 상기 소오스/드레인 전극 하부에 형성되며, 상기 소오스 전극과 드레인 전극과 접하여 상기 소오스 전극과 드레인 전극 사이에 채널을 형성하는 반도체층을 포함하여 이루어진다.The thin film transistor may include a gate electrode protruding from the gate line, a source electrode protruding from the data line, a drain electrode spaced apart from the source electrode by a predetermined distance, and an upper portion of the gate electrode and a lower portion of the source / drain electrode. And a semiconductor layer contacting the source electrode and the drain electrode to form a channel between the source electrode and the drain electrode.

상기 돌기는 상기 반도체층과 동일층의 반도체층 패턴과 상기 소오스/드레인 전극과 동일층의 소오스/드레인 금속층이 아래에서부터 차례로 적층되어 이루어진다.The protrusion is formed by sequentially stacking a semiconductor layer pattern of the same layer as the semiconductor layer and a source / drain metal layer of the same layer as the source / drain electrode.

상기 보상 패턴은 상기 반도체층과 동일층의 반도체층 패턴으로 이루어진다.The compensation pattern is formed of a semiconductor layer pattern on the same layer as the semiconductor layer.

상기 보상 패턴은 상기 반도체층과 동일층의 반도체층 패턴과 상기 소오스/드레인 금속층과 동일층으로 부분적으로 식각된 소오스/드레인 금속 패턴으로 이루어진다.The compensation pattern may include a semiconductor layer pattern having the same layer as the semiconductor layer and a source / drain metal pattern partially etched with the same layer as the source / drain metal layer.

또한, 동일한 목적을 달성하기 위한 본 발명의 액정 표시 장치의 제조 방법은 제 1 기판 및 제 2 기판을 준비하는 단계와, 상기 제 1 기판 상에 게이트 라인을 형성하는 단계와, 상기 게이트 라인을 포함한 제 1 기판 상에 게이트 절연막, 반도체층 물질층, 소오스/드레인 금속 물질층을 차례로 증착하는 단계와, 상기 소오스/드레인 금속 물질층 상부에 감광막을 제 1 두께로 도포하는 단계와, 상기 감광막을 선택적으로 패터닝하여, 상기 게이트 라인 상부 소정 부위에 대응되어 제 1 두께가 모두 남아있는 제 1 감광막 패턴과, 그 중앙 부위에 상기 제 1 두께에 비해 낮은 최고점을 갖고 가장자리로 갈수록 점차 낮아지는 제 2 감광막 패턴을 형성하는 단계와, 상기 제 1 감광막 패턴 및 제 2 감광막 패턴을 마스크로 이용하여 상기 소오스/드레인 금속 물질층 및 반도체층 물질층을 선택적으로 식각하여 상기 제 1 감광막 패턴에 대응되는 부위에는 돌기를 형성하고 및 상기 제 2 감광막 패턴에 대응되는 부위에는 보상 패턴을 각각 형성하는 단계와, 상기 돌기에 대응되는 부위의 상기 제 2 기판 상에 제 1 칼럼 스페이서를 형성하고 상기 보상 패턴에 대응되는 부위의 상기 제 2 기판 상에 제 2 칼럼 스페이서를 형성하는 단계와, 상기 제 1 기판과 상기 제 2 기판 중 어느 한 기판 상에 액정을 적하하는 단계 및 상기 제 1, 제 2 기판 중 액정이 적하되지 않은 나머지 기판을 반전시켜 합착하는 단계를 포함하여 이루어짐에 또 다른 특징이 있다.In addition, the manufacturing method of the liquid crystal display device of the present invention for achieving the same object comprises the steps of preparing a first substrate and a second substrate, forming a gate line on the first substrate, and including the gate line Sequentially depositing a gate insulating film, a semiconductor layer material layer, and a source / drain metal material layer on the first substrate, applying a photoresist film to a first thickness on the source / drain metal material layer, and selectively selecting the photoresist film. And a first photoresist pattern having a first thickness remaining corresponding to a predetermined portion of the gate line, and a second photoresist pattern gradually lowered toward the edge with a lower peak than that of the first thickness at a central portion thereof. And forming the source / drain metal material layer using the first photoresist pattern and the second photoresist pattern as masks; Selectively etching the conductor layer material layer to form protrusions on portions corresponding to the first photoresist pattern, and forming compensation patterns on portions corresponding to the second photoresist pattern; and Forming a first column spacer on the second substrate and forming a second column spacer on the second substrate at a portion corresponding to the compensation pattern; any one of the first substrate and the second substrate; It is another feature that comprises the step of dropping the liquid crystal on the phase and the step of inverting and bonding the remaining substrate of the first and second substrate, the liquid crystal is not dropped.

상기 제 1 감광막 패턴 및 제 2 감광막 패턴은 회절 노광 마스크를 이용하여 형성한다.The first photoresist pattern and the second photoresist pattern are formed using a diffraction exposure mask.

상기 마스크의 제 1 감광막 패턴에 대응되는 부위는 차광부로 형성되며, 상기 제 2 감광막 패턴에 대응되는 부위는 중심에서 가장 자리로 가며 점차적으로 슬릿 폭이 커지게 형성되는 복수개의 원형 슬릿을 포함한 반투과부로 형성되어 이루어진다.A portion corresponding to the first photoresist pattern of the mask is formed as a light shielding portion, and a portion corresponding to the second photoresist pattern is a semi-transmissive portion including a plurality of circular slits formed to gradually increase in slit width from the center to the edge. It is made of.

상기 감광막은 파지티브 감광성 물질로 이루어진다.The photosensitive film is made of a positive photosensitive material.

상기 마스크의 제 1 감광막 패턴에 대응되는 부위는 투과부로 형성되며, 제 2 감광막 패턴에 대응되는 부위는 중심에서 가장 자리로 가며 점차적으로 슬릿 폭이 작아지며 형성되는 복수개의 원형 슬릿을 포함하여 이루어진다.A portion corresponding to the first photoresist pattern of the mask is formed as a transmissive portion, and a portion corresponding to the second photoresist pattern includes a plurality of circular slits that are formed at the edge of the mask and gradually decrease in slit width.

상기 감광막은 네거티브 감광성 물질로 이루어진다.The photosensitive film is made of a negative photosensitive material.

상기 감광막을 선택적으로 패터닝하는 단계에서, 상기 제 1, 제 2 감광막 패턴의 형성과 동시에, 상기 게이트 라인과 교차하는 방향으로 상기 제 1 두께가 모두 남은 제 3 감광막 패턴과 상기 제 3 감광막 패턴에서 돌출되어 형성된 제 4 감광막 패턴 및 상기 제 4 감광막 패턴과 소정 간격 이격된 제 5 감광막 패턴을 형성하고, 상기 제 4, 제 5 감광막 패턴 사이의 상기 게이트 전극 상부 소정 부분에 상기 제 1 두께보다 낮은 제 2 두께로 평탄한 제 6 감광막 패턴을 형성하는 단계를 더 포함한다.In the step of selectively patterning the photoresist layer, at the same time as forming the first and second photoresist pattern, protruding from the third photoresist pattern and the third photoresist pattern in which the first thickness remains in the direction crossing the gate line. Forming a fourth photoresist pattern and a fifth photoresist pattern spaced apart from the fourth photoresist pattern by a predetermined interval, and a second lower than the first thickness in a predetermined portion of the gate electrode between the fourth and fifth photoresist patterns The method may further include forming a sixth photoresist pattern that is flat in thickness.

상기 제 3 내지 제 6 감광막 패턴을 마스크로 이용하여 상기 소오스/드레인 금속 물질층 및 반도체층 물질층을 선택적으로 식각하여, 상기 제 3 감광막 패턴에 대응되는 부위에는 데이터 라인을 형성하고, 상기 제 4 감광막 패턴과 제 5 감광막 패턴에 대응되어 소오스/드레인 전극을 형성하고, 상기 제 6 감광막 패턴에 대응되어 상기 소오스/드레인 전극 사이에 채널 영역을 정의하는 단계를 더 포함한다.The source / drain metal material layer and the semiconductor layer material layer are selectively etched using the third to sixth photoresist pattern as a mask to form a data line at a portion corresponding to the third photoresist pattern, and the fourth The method may further include forming a source / drain electrode corresponding to the photoresist pattern and the fifth photoresist pattern, and defining a channel region between the source / drain electrodes corresponding to the sixth photoresist pattern.

또한, 동일한 목적을 달성하기 위한 본 발명의 액정 표시 장치의 제조 방법은 제 1 기판 및 제 2 기판을 준비하는 단계와, 상기 제 1 기판 상에 게이트 라인 및 이와 평행하며 이격된 공통 라인을 형성하는 단계와, 상기 게이트 라인 및 공통 라인을 포함한 제 1 기판 상에 게이트 절연막, 반도체층 물질층, 소오스/드레인 금속 물질층을 차례로 증착하는 단계와, 상기 소오스/드레인 금속 물질층 상부에 감광막을 제 1 두께로 도포하는 단계와, 상기 감광막을 선택적으로 패터닝하여, 상기 게이트 라인 또는 공통 라인 상부 소정 부위에 대응되어 제 1 두께가 모두 남아있는 제 1 감광막 패턴과, 그 중앙 부위에 상기 제 1 두께에 비해 낮은 최고점을 갖고 가장자리로 갈수록 점차 낮아지는 제 2 감광막 패턴을 형성하는 단계와, 상기 제 1 감광막 패턴 및 제 2 감광막 패턴을 마스크로 이용하여 상기 소오스/드레인 금속 물질층 및 반도체층 물질층을 선택적으로 식각하여 상기 제 1 감광막 패턴에 대응되는 부위에는 돌기를 형성하고 및 상기 제 2 감광막 패턴에 대응되는 부위에는 보상 패턴을 각각 형성하는 단계와, 상기 돌기에 대응되는 부위의 상기 제 2 기판 상에 제 1 칼럼 스페이서를 형성하고 상기 보상 패턴에 대응되는 부위의 상기 제 2 기판 상에 제 2 칼럼 스페이서를 형성하는 단계와, 상기 제 1 기판과 상기 제 2 기판 중 어느 한 기판 상에 액정을 적하하는 단계 및 상기 제 1, 제 2 기판 중 액정이 적하되지 않은 나머지 기판을 반전시켜 합착하는 단계를 포함하여 이루어짐 에 또 다른 특징이 있다.In addition, the manufacturing method of the liquid crystal display device of the present invention for achieving the same object comprises the steps of preparing a first substrate and a second substrate, and forming a gate line and a common line parallel to and spaced apart on the first substrate Depositing a gate insulating film, a semiconductor layer material layer, and a source / drain metal material layer on a first substrate including the gate line and the common line, and then depositing a photoresist film on the source / drain metal material layer. Applying a thickness, and selectively patterning the photoresist to form a first photoresist pattern in which all of the first thickness remains corresponding to a predetermined portion of the gate line or the common line, and at the center portion thereof, Forming a second photoresist pattern having a low peak and gradually lowering toward an edge; and wherein the first photoresist pattern and the second photoresist are formed. By using a pattern as a mask, the source / drain metal material layer and the semiconductor layer material layer are selectively etched to form protrusions on a portion corresponding to the first photoresist pattern, and a compensation pattern on a portion corresponding to the second photoresist pattern Respectively forming a first column spacer on the second substrate of the portion corresponding to the protrusion and forming a second column spacer on the second substrate of the portion corresponding to the compensation pattern; And dropping a liquid crystal onto any one of the first substrate and the second substrate, and inverting and bonding the remaining substrates of the first and second substrates on which the liquid crystal is not dropped. There is a characteristic.

이하, 첨부된 도면을 참조하여 본 발명의 액정 표시 장치 및 이의 제조 방법을 상세히 설명하면 다음과 같다.Hereinafter, a liquid crystal display and a manufacturing method thereof according to the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명의 액정 표시 장치의 돌기 구조를 개략적으로 나타내는 단면도이다.4 is a cross-sectional view schematically illustrating the protrusion structure of the liquid crystal display of the present invention.

도 4와 같이, 돌기 구조를 포함한 본 발명의 액정 표시 장치는 서로 대향되는 제 1 기판(60) 및 제 2 기판(70)과, 상기 제 1 기판(60) 상의 소정 부위에 형성된 칼럼 스페이서(80)와, 상기 칼럼 스페이서(80)에 비해 상대적으로 작은 체적을 가지며 상기 칼럼 스페이서(80)와 부분적으로 접촉하도록 상기 제 2 기판(70) 상에 형성된 돌기(85) 및 상기 제 1, 제 2 기판(60, 70) 사이에 충진된 액정층(미도시)을 포함하여 이루어진다.As shown in FIG. 4, the liquid crystal display of the present invention including the protrusion structure includes a first substrate 60 and a second substrate 70 facing each other, and a column spacer 80 formed at a predetermined portion on the first substrate 60. ), Protrusions 85 formed on the second substrate 70 and the first and second substrates to have a relatively smaller volume than the column spacers 80 and to partially contact the column spacers 80. It includes a liquid crystal layer (not shown) filled between (60, 70).

이와 같이, 돌기(85)를 포함할 경우, 상기 제 1 기판(60) 또는 제 2 기판(70)의 표면을 터치(일 방향으로 문지르거나 훑는 동작)시 상기 제 1 기판(60) 또는 제 2 기판(70)이 대향 기판에 비해 쉬프트되었을 때, 상기 칼럼 스페이서(80)와 상기 돌기(85)와의 접촉 면적이, 상기 칼럼 스페이서(80)의 상부면(칼럼 스페이서가 형성되는 제 1 기판(60)을 기준으로 명명, 이 경우, 제 1 기판(60) 표면에 칼럼 스페이서가 대응되는 면은 하부면이라 함)에 비해 상대적으로 작은 돌기(85)의 상부 면적으로 줄게 되어 마찰면적 감소로 인해 상기 칼럼 스페이서(80)와 대향 기판인 제 2 기판(70)과의 마찰력이 줄게 된다. 따라서, 상기 터치에 의해 일 방향으로 제 1 기판(60) 또는 제 2 기판(70)이 밀릴 때, 원 상태로의 복원이 용이하다.As such, when the protrusions 85 are included, the first substrate 60 or the second substrate 60 may be touched when the surface of the first substrate 60 or the second substrate 70 is touched (or rubbed in one direction). When the substrate 70 is shifted relative to the counter substrate, the contact area between the column spacer 80 and the protrusion 85 is formed on the upper surface of the column spacer 80 (the first substrate 60 on which the column spacer is formed). In this case, the surface corresponding to the column spacer on the surface of the first substrate 60 is reduced to the upper area of the relatively small protrusions 85 as compared to the lower surface. The friction force between the column spacer 80 and the second substrate 70 that is the opposite substrate is reduced. Therefore, when the first substrate 60 or the second substrate 70 is pushed in one direction by the touch, restoration to the original state is easy.

이러한 돌기(85)를 포함하는 구조에 있어서, 제 1, 제 2 기판(60, 70)을 서로 합착시 상기 돌기(85)에 대응되는 칼럼 스페이서(80)의 형상의 변화를 살펴보면, 상기 칼럼 스페이서(80)는 상기 돌기(85)에 대응되는 부위에만 힘이 집중되어, 이에 따라 칼럼 스페이서(80)를 포함한 하부층인 컬러 필터층(미도시) 및 블랙 매트릭스층(미도시)이 함께 눌려지게 된다. 이와 같이, 단일 또는 복수개의 층들이 눌려진 경우에는, 액정 패널이 고온의 환경이 놓일 때, 액정의 열 팽창에 의해 셀 갭이 늘어날 경우, 상기 칼럼 스페이서(80) 및 이하의 층들이 눌려진 정도만큼 다시 원 상태로 복원하며 제 1, 제 2 기판(60, 70) 사이를 지지할 수 있어, 돌기가 없는 구조에 비해 액정이 하측으로 처져 발생하는 중력 불량을 개선할 수 있다.In the structure including the protrusions 85, when the first and second substrates 60 and 70 are bonded to each other, the change of the shape of the column spacer 80 corresponding to the protrusions 85 will be described. The force of 80 is concentrated only on the portion corresponding to the protrusion 85 so that a color filter layer (not shown) and a black matrix layer (not shown), which are lower layers including the column spacer 80, are pressed together. As such, when a single or a plurality of layers are pressed, when the cell gap is increased by thermal expansion of the liquid crystal when the liquid crystal panel is placed in a high temperature environment, the column spacer 80 and the following layers are pressed again to the extent that the layers are pressed. It can be restored to the original state and can support between the first and second substrates 60 and 70, so that the gravity failure caused by the liquid crystal sag downward can be improved as compared to the structure without the projections.

그러나, 이와 같은 형상의 칼럼 스페이서의 중앙에 대응하여 단순히 체적 및 표면적이 작은 돌기를 이용하는 경우에는, 돌기에 의해 칼럼 스페이서 및 하부층들이 눌려질 때, 상기 돌기(85)가 대응되는 칼럼 스페이서(80)의 부위가 집중적으로 힘을 받아 그 접촉시 제 1, 제 2 기판(60, 70)간의 눌림 압력이 과도하게 되면(제 1 기판과 제 2 기판 중 어느 한 기판의 배면에서 누르는 힘이 과도하게 되면), 상기 칼럼 스페이서(80)가 돌기(85)에 의해 눌려져 변형한 후 원 상태로 되돌아오지 않는 현상이 발생한다. However, in the case of using a projection having a small volume and surface area corresponding to the center of the column spacer having such a shape, when the column spacer and the lower layers are pressed by the projection, the projection 85 corresponds to the column spacer 80. If the part of the intensive force is applied, and the contact pressure between the first and second substrates 60 and 70 becomes excessive at the time of contact (when the pressing force on the rear surface of one of the first and second substrates is excessive) ), The column spacer 80 is pressed by the protrusions 85 and deforms, which does not return to its original state.

이러한 누르는 동작은 액정 표시 장치의 출시 전 별도의 눌림 테스트에서 진행될 수도 있고, 혹은 액정 표시 모듈을 조립하는 조립 공정에서도 이루어질 수 있는 것이다.The pressing operation may be performed in a separate pressing test before the release of the liquid crystal display, or may be performed in an assembly process of assembling the liquid crystal display module.

도 5는 본 발명의 액정 표시 장치를 나타낸 평면도이며, 도 6은 일예에 따른 도 5의 I~I' 선상 및 Ⅱ~Ⅱ'선상의 구조 단면도이다.FIG. 5 is a plan view illustrating a liquid crystal display of the present invention, and FIG. 6 is a cross-sectional view of a structure taken along line II ′ and line II ′ of FIG. 5 according to an example.

도 5 및 도 6과 같이, 본 발명의 액정 표시 장치는 크게, 서로 대향되는 제 1 기판(100) 및 제 2 기판(200)과, 상기 제 1, 제 2 기판(100, 200) 사이에 충진된 액정층(미도시)을 포함하여 이루어진다.5 and 6, the liquid crystal display of the present invention is largely filled between the first substrate 100 and the second substrate 200 facing each other, and the first and second substrates 100 and 200. And a liquid crystal layer (not shown).

상기 제 1 기판(100) 상에는 서로 교차하여 화소 영역을 정의하는 게이트 라인(101)과 데이터 라인(102)과, 상기 게이트 라인(101)과 데이터 라인(102)의 교차부에 형성된 박막 트랜지스터(TFT)와, 상기 박막 트랜지스터(TFT)의 드레인 전극(102b)과 전기적으로 연결된 제 1 스토리지 전극(103a)과, 상기 제 1 스토리지 전극(103a)으로부터 분기되어 형성된 화소 전극(103)과, 상기 화소 전극(103)과 교번되는 분기된 공통 전극(104)과, 상기 화소 영역 내에 상기 현단(現段) 게이트 라인(101) 및 전단(前段) 게이트 라인(미도시)과 인접하여 각각 평행하게 형성된 공통 라인(104a) 및 상기 공통 라인(104a)과 공통 전극(104)에 연결되며 상기 제 1 스토리지 전극(103a)과 오버랩된 제 2 스토리지 전극(104b)을 포함하여 이루어진다.On the first substrate 100, a thin film transistor TFT formed at an intersection of the gate line 101 and the data line 102 and the gate line 101 and the data line 102 that cross each other to define a pixel area. ), A first storage electrode 103a electrically connected to the drain electrode 102b of the thin film transistor TFT, a pixel electrode 103 branched from the first storage electrode 103a, and the pixel electrode. A branched common electrode 104 alternated with 103, and a common line formed in the pixel area in parallel with and adjacent to the inlet gate line 101 and the front gate line (not shown), respectively; And a second storage electrode 104b connected to the common line 104a and the common electrode 104 and overlapping the first storage electrode 103a.

여기서, 상기 박막 트랜지스터(TFT)는 채널이 'U'자형의 소오스 전극(102a)과 드레인 전극(102b) 사이의 영역에 정의되는 것으로, 채널 또한, 소오스 전극(102a)의 형상의 내부를 따라 'U'자형으로 정의된다. 이러한 박막 트랜지스터(TFT)는, 상기 게이트 라인(101)에서 돌출된 게이트 전극(101a)과, 상기 데이터 라인(102)에서 돌출되어 형성된 'U' 자형의 소오스 전극(102a)과, 상기 'U'자형의 소오스 전극(102a)과 소정 간격 이격되어 상기 'U'자형의 소오스 전극(102a) 내부로 들어오는 드레인 전극(102b)을 포함하여 형성된다. 그리고, 상기 데이터 라인(102), 소오스 전극(102a), 드레인 전극(102b) 하부 및 상기 소오스 전극(102a)과 드레인 전극(102b) 사이의 채널 영역 하부에는 반도체층(미도시)이 더 형성된다. 여기서, 상기 반도체층은 하부로부터 비정질 실리콘층(미도시)과 n+층(불순물층)(미도시)의 적층체로 이루어지며, 상기 소오스 전극(102a)과 드레인 전극(102b) 사이의 영역에 대응되는 채널 영역에서는 상기 n+층(불순물층)이 제거되어 있다. 이러한 상기 반도체층은 상기 소오스/드레인 전극(102a, 102b) 및 그 사이의 영역 하부에만 선택적으로 형성될 수도 있고, 혹은 상기 채널 영역을 제외한 영역에서는 상기 데이터 라인(102), 소오스 전극(102a) 및 드레인 전극(102b) 하측에 형성될 수도 있다. 한편, 도시된 바에 따르면, 상기 소오스 전극(102a)의 형상이 'U'자인 것으로, 'U'자형 채널을 갖는 액정 표시 장치에 대해서 설명하였으나, 본 발명의 액정 표시 장치는 상기 소오스 전극(102a)의 형상이 상기 데이터 라인(102)으로부터'-'자로 돌출되어 이루어질 수도 있고, 혹은 그 외의 형상으로 이루어질 수도 있을 것이다.In this case, the thin film transistor TFT is defined in a region between a source electrode 102a and a drain electrode 102b having a 'U' shape, and the channel is formed along the inside of the shape of the source electrode 102a. It is defined as U '. The thin film transistor TFT may include a gate electrode 101a protruding from the gate line 101, a 'U' source electrode 102a protruding from the data line 102, and the 'U'. The drain electrode 102b is formed to be spaced apart from the female source electrode 102a by a predetermined interval and enters into the 'U'-shaped source electrode 102a. A semiconductor layer (not shown) is further formed below the data line 102, the source electrode 102a, the drain electrode 102b, and the channel region between the source electrode 102a and the drain electrode 102b. . Here, the semiconductor layer is formed of a laminate of an amorphous silicon layer (not shown) and an n + layer (impurity layer) (not shown) from below, and corresponds to a region between the source electrode 102a and the drain electrode 102b. In the channel region, the n + layer (impurity layer) is removed. The semiconductor layer may be selectively formed only under the source / drain electrodes 102a and 102b and the region therebetween, or the data line 102, the source electrode 102a and the region except for the channel region. It may be formed under the drain electrode 102b. Meanwhile, as illustrated, the shape of the source electrode 102a is 'U', and the liquid crystal display having the 'U' channel has been described. However, the liquid crystal display of the present invention is the source electrode 102a. May be formed to protrude from the data line 102 in a '-' shape, or may be formed in other shapes.

여기서, 상기 게이트 라인(101), 상기 공통 라인(104a) 및 상기 공통 전극(104)들은 동일층에 동일한 금속으로 형성된다.Here, the gate line 101, the common line 104a and the common electrode 104 are formed of the same metal on the same layer.

그리고, 상기 게이트 라인(101)과 반도체층 사이의 층에는 게이트 절연막(105)이 개재되며, 상기 데이터 라인(102)과 상기 화소 전극(103)의 사이의 층에는 보호막(106)이 개재된다.A gate insulating film 105 is interposed between the gate line 101 and the semiconductor layer, and a protective film 106 is interposed between the data line 102 and the pixel electrode 103.

한편, 상기 화소 영역을 지나는 공통 라인(104a)과 연결된 제 2 스토리지 전극(104b)과, 그 상부에 형성되는 제 1 스토리지 전극(103a) 및 상기 두 전극 사이에 개재되는 게이트 절연막(105) 및 보호막(106)은 스토리지 캐패시터(storage capacitor)를 이룬다. Meanwhile, the second storage electrode 104b connected to the common line 104a passing through the pixel region, the first storage electrode 103a formed thereon, and the gate insulating layer 105 and the passivation layer interposed between the two electrodes. 106 constitutes a storage capacitor.

여기서, 서로 다른 층간에 형성되는 상기 드레인 전극(102b)과 상기 제 1 스토리지 전극(103a)은, 상기 드레인 전극(102b)의 소정 부위의 상부의 상기 보호막(106)을 제거하여 형성된 콘택홀(106a)을 통해 접촉한다.Here, the drain electrode 102b and the first storage electrode 103a formed between the different layers may be contact holes 106a formed by removing the passivation layer 106 on an upper portion of the drain electrode 102b. Contact via).

또한, 상기 게이트 라인(101) 또는 상기 공통 라인(104a) 상의 소정 부위에는 상기 반도체층(107a)과 동일층의 반도체층 패턴(120a)과 상기 소오스/드레인 전극(102a/102b)과 동일층의 소오스/드레인 금속층(120b)이 적층된 돌기(120)가 형성된다. In addition, a predetermined portion on the gate line 101 or the common line 104a may be formed on the same layer as the semiconductor layer pattern 120a and the source / drain electrodes 102a and 102b. A protrusion 120 in which the source / drain metal layer 120b is stacked is formed.

여기서, 상기 반도체층 패턴(120a)의 두께는 약 0.2~0.3㎛, 상기 소오스/드레인 금속층(120b)의 두께는 약 0.2~0.4㎛로, 상기 돌기(120)가 형성되지 않은 나머지 게이트 라인(101) 상의 부위에 비해 상기 돌기(120)가 형성된 부위는, 약 0.4~0.7㎛ 정도 단차가 형성된다. 이러한 돌기(120)를 포함한 액정 표시 장치는 제 1, 제 2 기판(100, 200)의 셀 갭 조성을 위한 합착시 상기 돌기(120)와 상기 제 2 기판(200) 상에 형성된 제 1 칼럼 스페이서(210)가 대응되게 된다. 이 때, 상기 돌기(120)의 상부면은 상대적으로 상기 제 1 칼럼 스페이서(210)의 상부면(이 경우, 상기 제 2 기판(200) 상에 형성되는 제 1 칼럼 스페이서(210)가 상기 제 2 기판(200)과 대응되는 면은 하부면으로 상정)보다 작으며, 이 때, 상기 제 1 칼럼 스페이서(210)와 상기 돌기(120)의 접촉시 상기 돌기(120)의 상부면만큼 상기 제 1 칼럼 스페이서(210)와 돌기(120)가 접촉하게 된다.Here, the thickness of the semiconductor layer pattern 120a is about 0.2 to 0.3 μm, and the thickness of the source / drain metal layer 120b is about 0.2 to 0.4 μm, and the remaining gate lines 101 on which the protrusion 120 is not formed are formed. The step where the protrusion 120 is formed as compared to the site on the step) is formed about 0.4 ~ 0.7㎛. The liquid crystal display including the protrusions 120 may include a first column spacer formed on the protrusions 120 and the second substrate 200 when the first and second substrates 100 and 200 are bonded to each other to form a cell gap. 210 corresponds. At this time, the upper surface of the protrusion 120 is relatively the upper surface of the first column spacer 210 (in this case, the first column spacer 210 formed on the second substrate 200) 2, the surface corresponding to the substrate 200 is assumed to be a lower surface. In this case, when the first column spacer 210 is in contact with the protrusion 120, the surface of the protrusion 120 corresponds to the upper surface of the protrusion 120. 1 The column spacer 210 and the protrusion 120 are in contact with each other.

여기서, 상기 돌기(120)의 상부에는 콘택홀(106a)을 제외한 나머지 영역에 형성되는 보호막(106)이 더 개재되어, 실제 제 2 기판(200)에 형성되는 제 1 칼럼 스페이서(210)와 접촉되는 부위는 상기 돌기(120) 상부의 보호막(106)에 해당될 것이다. Here, a passivation layer 106 formed in the remaining region except for the contact hole 106a is further disposed on the protrusion 120 to contact the first column spacer 210 formed on the second substrate 200. The portion to be corresponds to the protective layer 106 on the protrusion 120.

또한, 상기 돌기(120)가 형성되지 않는 나머지 게이트 라인(101) 상의 소정 부위에 보상 패턴(130)이 형성된다. 이러한 보상 패턴(130)은 상기 반도체층 패턴(120a)과 동일층에 형성되는 것으로, 상기 돌기(120)에 비해 상대적으로 낮은 높이로 형성된다.In addition, a compensation pattern 130 is formed on a predetermined portion of the remaining gate line 101 where the protrusion 120 is not formed. The compensation pattern 130 is formed on the same layer as the semiconductor layer pattern 120a and is formed at a relatively lower height than the protrusion 120.

도면 상에는 이러한 돌기(120) 및 보상 패턴(130)이 게이트 라인(101)에 형성된 것으로 도시되어 있지만, 상기 공통 라인(104a)에도 형성될 수 있다.Although the protrusion 120 and the compensation pattern 130 are illustrated as being formed in the gate line 101 in the drawing, the protrusion 120 and the compensation pattern 130 may be formed in the common line 104a.

한편, 상기 제 1 기판(100)에 대향되는 제 2 기판(200) 상에는 상기 화소 영역을 제외한 영역(게이트 라인 및 데이터 라인 부위)에 대응되어 형성되는 블랙 매트릭스층(미도시)과, 상기 제 2 기판(200) 상에 형성된 컬러 필터층(미도시)과, 상기 블랙 매트릭스층과 컬러 필터층을 포함한 제 2 기판(200) 상에 평탄화를 위한 오버코트층(미도시)이 형성된다.On the other hand, on the second substrate 200 facing the first substrate 100, a black matrix layer (not shown) formed corresponding to a region (gate line and data line region) except for the pixel region, and the second An overcoat layer (not shown) for planarization is formed on the color filter layer (not shown) formed on the substrate 200 and the second substrate 200 including the black matrix layer and the color filter layer.

그리고, 상기 돌기(120)에 대응되는 부위의 오버코트층 상에는 제 1 칼럼 스페이서(210)가 형성되고, 상기 돌기(120)가 형성되지 않은 소정 부위의 게이트 라인(101) 상의 상기 보상 패턴(130)에 대응되는 부위의 오버코트층 상에는 제 2 칼럼 스페이서(220)가 형성된다.In addition, a first column spacer 210 is formed on the overcoat layer corresponding to the protrusion 120, and the compensation pattern 130 on the gate line 101 of the predetermined portion where the protrusion 120 is not formed. The second column spacer 220 is formed on the overcoat layer of the portion corresponding to the second coat spacer 220.

여기서, 제 1 칼럼 스페이서(210) 및 제 2 칼럼 스페이서(220)는 상기 오버코트층 상에 동일한 높이로 형성된다. 셀 갭 형성을 위한 합착시 상기 제 1 칼럼 스페이서(210)와 돌기(120)가 접촉할 때, 제 1 기판(100)과 일정 간격 이격한 상태를 유지하여, 전체 칼럼 스페이서와 상기 제 1 기판(100)과의 접촉 면적비를 낮추게 된다. 따라서, 터치는 상기 돌기(120)와 상기 제 1 칼럼 스페이서(210)가 접촉하는 상태로, 일 방향으로 밀거나 훑는 터치시 상기 제 1, 제 2 기판(100, 200)간의 밀림이 발생하여도 접촉 면적이 작기 때문에 원 상태로의 복원이 용이하여 터치로 인한 휘도 불균일 현상이 방지된다.Here, the first column spacer 210 and the second column spacer 220 are formed at the same height on the overcoat layer. When the first column spacer 210 and the protrusion 120 are in contact with each other to form a cell gap, a state in which the first column spacer is spaced apart from the first substrate 100 by a predetermined distance is maintained so that the entire column spacer and the first substrate ( Lower the contact area ratio with 100). Therefore, the touch is in a state where the protrusion 120 and the first column spacer 210 are in contact with each other, even if a touch occurs between the first and second substrates 100 and 200 when the touch is pushed or swung in one direction. Since the contact area is small, the restoration to the original state is easy, and the luminance non-uniformity caused by the touch is prevented.

또한, 일정 압력 이상을 인가하여 눌림 테스트시 상기 제 1 칼럼 스페이서(210)가 돌기(120) 대응 부위에 접촉하여 있다가, 압력이 늘어날수록 제 2 칼럼 스페이서(220)가 상기 제 1 기판(100) 상의 대응 부위에 추가적으로 접촉하여, 접촉 부위가 늘게 되어, 눌림시의 압력을 분산시킬 수 있다. 이 때, 상기 보상 패턴(130)은 상기 돌기(120)와의 단차를 어느 정도 줄여, 눌림 테스트시 상기 제 1 칼럼 스페이서(210)가 변형하는 동안 상기 제 2 칼럼 스페이서(220)가 상기 제 1 기판(100)의 상부가 접촉할 수 있으며, 상기 제 2 칼럼 스페이서(220)가 제 1 기판(100)과 대응시부터는 보다 넓은 면적으로 칼럼 스페이서들과 제 1 기판이 접촉할 수 있다. 따라서, 상기 제 1 칼럼 스페이서(210)와 상기 돌기(120)와 접촉하는 동안 상기 돌기(120)로 인해 상기 제 1 칼럼 스페이서(210)에 압력이 집중됨으로 인해 상기 제 1 칼럼 스페이서(210)의 변형이 발생한다 하더라도, 그 변형이 심해지기 전에(원 상태로 회복이 불가하기 전에) 상기 제 2 칼럼 스페이서(220)가 상기 제 1 기판(100)에 대응할 수 있어, 눌림 테스트 후에도 칼럼 스페이서들(210, 220)의 원 상태로 복원이 가능할 것이다.In addition, in the pressing test by applying a predetermined pressure or more, the first column spacer 210 is in contact with the corresponding portion of the protrusion 120, and as the pressure increases, the second column spacer 220 is connected to the first substrate 100. In addition to contacting the corresponding site on the), the contact site can be increased to disperse the pressure at the time of pressing. At this time, the compensation pattern 130 reduces the step with the protrusion 120 to some extent, so that the second column spacer 220 is the first substrate while the first column spacer 210 is deformed during the pressing test. An upper portion of the substrate 100 may be in contact with each other, and when the second column spacer 220 corresponds to the first substrate 100, the column spacers may be in contact with the first substrate in a larger area. Therefore, the pressure is concentrated on the first column spacer 210 due to the protrusion 120 while contacting the first column spacer 210 and the protrusion 120. Even if a deformation occurs, the second column spacer 220 may correspond to the first substrate 100 before the deformation becomes severe (before it cannot be restored to the original state), so that even after the pressing test, the column spacers ( 210, 220 may be restored to its original state.

한편, 상기 제 1, 제 2 칼럼 스페이서(210, 220)는 그 수평 단면이 원형, 사각형 등의 다각형 등 여러 가지 형상으로 형성할 수 있을 것이다. 공정시 얼라인 마진을 고려하여, 원형 또는 정다각형으로 형성하는 것이 유리할 것이다.Meanwhile, the first and second column spacers 210 and 220 may be formed in various shapes such as a polygonal shape such as a circular cross section or a square. In consideration of the alignment margin in the process, it may be advantageous to form a circular or regular polygon.

도 7은 도 6의 보상 패턴의 형성을 위한 마스크의 부분을 나타낸 평면도이고, 도 8a는 도 7의 마스크의 단면도이며, 도 8b는 도 8a의 마스크를 이용하여 형성한 보상 패턴의 형상을 나타낸 단면도이다.7 is a plan view illustrating a portion of a mask for forming the compensation pattern of FIG. 6, FIG. 8A is a cross-sectional view of the mask of FIG. 7, and FIG. 8B is a cross-sectional view showing the shape of the compensation pattern formed using the mask of FIG. 8A. to be.

상기 보상 패턴(130)의 형성은 박막 트랜지스터의 소오스/드레인 전극(102a/102b) 및 상기 소오스/드레인 전극 하부의 반도체층(도 12e의 107a 참조)의 형성과 동시에 이루어진다. 즉, 상기 소오스/드레인 전극(102a/102b) 및 (반도체층107a)은 동일한 마스크를 이용하여 형성되는데, 이 때, 상기 마스크를 이용한 노광은 상기 소오스/드레인 전극 물질층(도 12a의 112 참조) 상부에 도포된 감광막 패턴(도 12c의 113a 참조)에 노광하여 이루어진다. 이러한 노광시, 상기 보상 패턴 상부의 감광막 패턴(도 12c에 있어서, 113a의 낮은 단차를 갖는 부위)은 그 상부의 마스크(300)의 복수개의 원형 슬릿(310a 내지 310e) 부위에 대응되어, 상기 박막 트랜지스터의 채널 부위(102a와 102b 사이) 상부의 회절 노광시 동일한 두께로 노광되어 패터닝된다. The compensation pattern 130 is formed at the same time as the source / drain electrodes 102a / 102b of the thin film transistor and the semiconductor layer (see 107a of FIG. 12E) under the source / drain electrodes. That is, the source / drain electrodes 102a / 102b and the semiconductor layer 107a are formed using the same mask, wherein the exposure using the mask is performed on the source / drain electrode material layer (see 112 in FIG. 12A). It is made by exposing to the photosensitive film pattern (refer 113A of FIG. 12C) apply | coated on the upper part. During this exposure, the photosensitive film pattern (the portion having the low step of 113a in FIG. 12C) on the compensation pattern corresponds to the portion of the plurality of circular slits 310a to 310e of the mask 300 on the upper portion of the mask. During diffraction exposure above the channel portions 102a and 102b of the transistor, they are exposed to the same thickness and patterned.

이러한 노광 공정은 도 7 및 도 8a에 도시된 원형 슬릿(310a 내지 310e)을 포함한 회절 노광 마스크(300)를 이용하여 진행하거나, 상기 원형 슬릿(310a 내지 310e) 부위에 하프톤 물질을 도포하여 대체하여 대응시켜 상기 하프톤 물질을 통과하는 광의 노광량을 조절하여 노광이 이루어질 수 있는 하프톤 마스크(미도시)를 이용하여 이루어질 수 있다. The exposure process may be performed by using a diffraction exposure mask 300 including the circular slits 310a to 310e shown in FIGS. 7 and 8A or by applying a halftone material to the circular slits 310a to 310e. By using a halftone mask (not shown) that can be exposed by adjusting the exposure amount of light passing through the halftone material correspondingly.

이 때, 상기 마스크(300)는 그 영역을 크게 차광부(305), 반투과부(원형 슬릿 대응 부위) 및 투과부(미도시) 부위로 구분하여 정의할 수 있다. 도 7 및 도 8a에 도시된 마스크(300)의 부위는 상기 보상 패턴(130)의 형성 부위로, 동심원을 이루며, 동일한 간격이 오픈되며, 그 반지름이 다른 복수개의 원형의 슬릿(310a 내지 310e)이 정의된 것이다. 이러한 투과부에 대응되는 부위는 데이터 라인(102), 소오스/드레인 전극(102a/102b) 및 돌기(120)에 대응되는 부위이고, 상기 반투과부에 대응되는 부위는 채널 부위(102a/102b 사이) 및 보상 패턴(130)에 대응되는 부위이며, 차광부(305)는 나머지 부위에 대응되는 부위이다.In this case, the mask 300 may be defined by dividing the area into a light blocking part 305, a semi-transmissive part (circular slit corresponding part), and a transmissive part (not shown). A portion of the mask 300 illustrated in FIGS. 7 and 8A is a portion of the compensation pattern 130 formed in a plurality of circular slits 310a to 310e having concentric circles, having the same spacing, and having different radii. Is defined. The portion corresponding to the transmissive portion is a portion corresponding to the data line 102, the source / drain electrodes 102a / 102b and the protrusion 120, and the portion corresponding to the transflective portion is between the channel portion 102a / 102b and A portion corresponding to the compensation pattern 130 and the light blocking portion 305 is a portion corresponding to the remaining portion.

여기서, 상기 마스크(300)는 그에 대응되는 감광막이 네거티브 감광성 물질임을 가정하여 형성된 것이고, 상기 감광막이 파지티브 감광성 물질일 경우에는 이와 역상으로 정의될 것이다. 즉, 상기 감광막이 파티지브 감광성 물질인 경우, 상기 원형 슬릿(310a 내지 310e) 부위를 제외한 부위는 투과부로 정의될 것이다.Here, the mask 300 is formed on the assumption that the corresponding photoresist film is a negative photosensitive material, and in the case where the photoresist is a positive photosensitive material, the mask 300 will be defined as a reversed phase. That is, when the photoresist film is a particle photosensitive material, a portion except for the circular slits 310a to 310e may be defined as a transmissive portion.

상기 마스크(300)(네거티브 감광성 감광막 대응)를 이용하여 소오스/드레인 전극 물질층 상부에 감광막을 노광 및 현상시에는 차광부(305)에 대응되는 부위는 상기 소오스/드레인 전극 물질층(112) 및 반도체층 물질층(도 12a의 107 참조)이 모두 식각되고, 상기 반투과부에 대응되는 부위는 상기 소오스/드레인 전극 물질층만 선택적으로 식각될 것이고, 나머지 투과부(미도시)에 대응되는 부위는 도포된 감광막 두께 그대로 남아있어, 그 하부의 소오스/드레인 전극 물질층 및 반도체층 물질이 모두 남아 데이터 라인(102), 소오스/드레인 전극(102a/102b), 돌기(120) 등이 형성될 것이다.When exposing and developing the photoresist layer on the source / drain electrode material layer by using the mask 300 (negative photosensitive photoresist film), portions corresponding to the light blocking portion 305 may be the source / drain electrode material layer 112 and All of the semiconductor layer material layers (see 107 of FIG. 12A) are etched, and portions corresponding to the transflective portions may be selectively etched only on the source / drain electrode material layers, and portions corresponding to the remaining transmissive portions (not shown) may be applied. The remaining photoresist film thickness remains, so that both the source / drain electrode material layer and the semiconductor layer material below it remain to form the data line 102, the source / drain electrodes 102a / 102b, the protrusion 120, and the like.

원형 슬릿(310a 내지 310e)에 대응되는 부위는 소정 두께의 감광막이 현상 후 남아있을 것이며, 상기 차광부(305)에 대응되는 부위는 감광막이 제거되는 패턴으로 형성될 것이다. 이와 같은 형상으로 노광 및 현상된 감광막 패턴을 이용하여 상기 소오스/드레인 전극 물질층(112) 및 반도체층 물질층(107)을 식각하면, 차광부에 대응되는 부위에는 소오스/드레인 전극 물질층 및 반도체층 물질이 모두 제거될 것이고, 상기 반투과부에 대응되는 부위에는 소오스/드레인 전극 물질층 및 반도체층 물질 중 n+층(미도시)이 선택적으로 제거되어, 채널 부위(상기 소오스/드레인 전극 사이에 반도체층이 노출된 부위) 및 보상 패턴(130)이 형성될 것이고, 상기 투과부에 대응되는 부위에는 데이터 라인(102), 소오스/드레인 전극(102a/102b) 및 돌기(120)가 남게 될 것이다. The portions corresponding to the circular slits 310a to 310e will remain after the development of the photosensitive film having a predetermined thickness, and the portions corresponding to the light blocking portions 305 will be formed in a pattern in which the photosensitive film is removed. When the source / drain electrode material layer 112 and the semiconductor layer material layer 107 are etched using the photosensitive film pattern exposed and developed in such a shape, the source / drain electrode material layer and the semiconductor may be formed at portions corresponding to the light blocking portions. All of the layer material will be removed, and an n + layer (not shown) of the source / drain electrode material layer and the semiconductor layer material is selectively removed at a portion corresponding to the transflective portion, thereby providing a semiconductor region between the channel portions (the source / drain electrodes). The exposed portion of the layer) and the compensation pattern 130 will be formed, and the data line 102, the source / drain electrodes 102a / 102b and the protrusion 120 will remain in the portion corresponding to the transmission part.

상기 원형 슬릿들(310a 내지 310e)은 모두 동일 간격의 폭으로 형성되어, 상기 원형 슬릿들의 부위는 동일한 노광량이 조사되어질 것이다.The circular slits 310a to 310e are all formed with the same width, so that the portions of the circular slits will be irradiated with the same exposure amount.

그러나, 실제 상기 마스크(300)를 이용하여 소오스/드레인 전극 물질층(112) 및 반도체층(107)을 패터닝하는 단계에 있어서는, 상기 박막 트랜지스터(TFT) 내의 채널 부위의 형상, 즉, 채널 부위의 반도체층이 노출이 되어있는지의 여부가 중요하기 때문에, 이러한 채널 형성에 주력하다보면, 상기 보상 패턴(130)의 형성은 균일성을 유지하기 어렵고, 영역별로 수평 단면의 크기가 상당히 차이가 있으며, 또한, 형성된 보상 패턴간의 높이차가 크게 발생될 것이다.However, in the actual patterning of the source / drain electrode material layer 112 and the semiconductor layer 107 using the mask 300, the shape of the channel portion in the thin film transistor TFT, that is, the channel portion Since whether the semiconductor layer is exposed or not is important, focusing on the formation of such a channel, the formation of the compensation pattern 130 is difficult to maintain uniformity, and the size of the horizontal cross section varies considerably from region to region, In addition, the height difference between the formed compensation patterns will be large.

이 경우, 도 8b와 같이, 하나의 보상 패턴(130)은 그 상부면이 평탄한 면을 가지고 있다 하더라도, 영역별로 공정시 공차를 가질 수 있으며, 그 값의 편차가 클 수 있다. 이 때, 셀 갭 조성시에 있어서, 상기 제 1 칼럼 스페이서(갭 칼럼 스페이서)(210)와 상기 돌기(120)가 접촉된 점에 비해, 상기 제 2 칼럼 스페이서(220)가 형성된 보상 패턴(130)간의 이격 높이(H)를 갖고, 또한, 그 이격 높이가 크게 되면 될수록, 상기 제 1 칼럼 스페이서(210)의 소성 변형이 발생할 확률이 크다. 이는 눌림 테스트에 있어서, 상기 제 2 칼럼 스페이서(220)가 상기 보상 패턴(130)에 접촉하기 전까지는 상기 제 1 칼럼 스페이서(210)만 상기 돌기(120)와 접촉되어, 압력을 집중적으로 받게 되기 때문이며, 상기 제 2 칼럼 스페이서(220)가 상기 보상 패턴(130)과 접촉하기 전에 상기 제 1 칼럼 스페이서(210)가 소성 변형을 일으킨다면, 이는 원 상태로 회복되기 어렵게 된다. 이 경우, 상기 제 1 칼럼 스페이서(210)의 부위에서 제 1 칼럼 스페이서(210)가 상기 돌기(120)에 의해 찍혀 무너지거나 눌려져 발생되는, 눌림 얼룩(도장 얼룩)이 관찰될 수 있다.In this case, as shown in FIG. 8B, even if the upper surface has a flat surface, one compensation pattern 130 may have a tolerance during processing for each region, and the deviation of the value may be large. At this time, when the cell gap is formed, the compensation pattern 130 in which the second column spacer 220 is formed is compared with the point where the first column spacer (gap column spacer) 210 and the protrusion 120 are in contact with each other. The higher the separation height H and the larger the separation height, the greater the probability that plastic deformation of the first column spacer 210 occurs. In the pressing test, until the second column spacer 220 contacts the compensation pattern 130, only the first column spacer 210 comes into contact with the protrusion 120 so that pressure is concentrated. This is because, if the first column spacer 210 causes plastic deformation before the second column spacer 220 contacts the compensation pattern 130, it is difficult to recover to the original state. In this case, pressing stains (paint stains) generated by the first column spacers 210 being collapsed or pressed by the protrusions 120 at the site of the first column spacers 210 may be observed.

도 8b와 같이, 보상 패턴(130)은 마스크(300)의 동일한 폭의 원형 슬릿(310a 내지 310e)에 의해 평탄한 상부면을 갖도록 형성된다. 이 경우, 상기 보상 패턴(130)의 수평 단면의 형상은 상기 원형 슬릿(103a)에 상응하는 원형 형태일 것이다.As shown in FIG. 8B, the compensation pattern 130 is formed to have a flat top surface by circular slits 310a to 310e of the same width of the mask 300. In this case, the shape of the horizontal cross section of the compensation pattern 130 may have a circular shape corresponding to the circular slit 103a.

이하에서는, 눌림 방지를 위해 형성되는 상기 제 2 칼럼 스페이서(눌림 방지 칼럼 스페이서)와 상기 보상 패턴 상부의 보호막 상부면의 간격이 H라 할 때, 이 간격은 공정 편차에 따라 영역별로 달라질 수 있음을 감안하여, 영역별 보상 패턴과 제 2 칼럼 스페이서간의 간격의 영향을 최소화하기 위해 이용되는 마스크의 형 상 및 이를 이용한 액정 표시 장치의 제조 방법에 대해 설명한다. Hereinafter, when the interval between the second column spacer (anti-press column spacer) formed to prevent the pressing and the upper surface of the passivation layer on the compensation pattern is H, the interval may vary for each region according to the process deviation. In view of this, the shape of the mask used to minimize the influence of the gap between the region-specific compensation pattern and the second column spacer and a manufacturing method of the liquid crystal display using the same will be described.

도 9a는 본 발명의 액정 표시 장치의 보상 패턴 형성을 위한 마스크의 단면도이며, 도 9b는 도 9a의 마스크를 이용하여 형성된 본 발명의 액정 표시 장치의 보상 패턴을 나타낸 단면도이다. 그리고, 도 10은 본 발명의 액정 표시 장치의 보상 패턴을 형성하기 위한 마스크의 평면도이다.9A is a cross-sectional view of a mask for forming a compensation pattern of the liquid crystal display of the present invention, and FIG. 9B is a cross-sectional view showing a compensation pattern of the liquid crystal display of the present invention formed using the mask of FIG. 9A. 10 is a plan view of a mask for forming a compensation pattern of the liquid crystal display of the present invention.

도 9a 및 도 10과 같이, 본 발명의 액정 표시 장치에 형성되는 보상 패턴(도 9b의 140)을 형성하기 위해 상기 보상 패턴(140)을 패터닝하는 감광막을 노광하는 마스크(400)는 가장자리로부터 중심으로 슬릿(410a 내지 410e)의 간격이 점차로 작아지는 원형 슬릿을 포함한 구조로 이루어진다.9A and 10, the mask 400 exposing the photoresist patterning the compensation pattern 140 to form a compensation pattern (140 of FIG. 9B) formed in the liquid crystal display of the present invention is centered from an edge. As a result, the interval between the slits 410a to 410e is made to have a structure including a circular slit gradually smaller.

이러한 마스크(400)를 이용하여 감광막(미도시)을 노광 및 현상하면, 예를 들어, 소오스/드레인 금속층 및 반도체층을 식각하는 감광막이 파지티브 감광성을 가질 때, 상기 원형 슬릿의 폭이 작은 부분에 대응되는 부위는 노광량이 작고 상기 원형 슬릿이 큰 가장자리에 대응되는 부위는 노광량이 클 것이다. 이와 같이, 슬릿이 중앙으로부터 가장자리까지 그 슬릿 폭이 점차적으로 작아지거나 혹은 점차적으로 커지는 점에 주안하여, 상기 복수개의 원형 슬릿 부위를 그래쥬얼 슬릿(gradual slit)이라 표현한다.When the photosensitive film (not shown) is exposed and developed using the mask 400, for example, when the photosensitive film for etching the source / drain metal layer and the semiconductor layer has positive photosensitive property, the portion of the circular slit having a small width is small. The portion corresponding to the portion where the exposure amount is small and the portion corresponding to the edge where the circular slit is large will have a large exposure amount. In this way, the plurality of circular slits are referred to as a gradient slit, focusing on the fact that the slit becomes gradually smaller or gradually larger from the center to the edge.

이러한 그래쥬얼 슬릿(gradual slit)이 대응되는 부위에 있어서, 가장자리와 중앙 부위가 노광량 차를 완만하게 가질 것이며, 이에 따라, 상기 감광막을 이용하여 소오스/드레인 금속층 및 반도체층이 식각되어 형성된 보상 패턴(140)의 형상은 도 9b와 같이, 중앙부위가 가장 자리에 비해 볼록한 형상을 가질 것이다. In the area corresponding to the gradual slit, the edge and the center part will have a slight difference in the exposure dose, and accordingly, a compensation pattern formed by etching the source / drain metal layer and the semiconductor layer using the photosensitive film ( As shown in FIG. 9B, the shape of the center 140 may have a convex shape with respect to the edge.

도시되지는 않았지만, 상기 마스크(400)의 나머지 부위는 즉, 돌기나 데이터 라인에 대응되는 부위 및 상기 원형 슬릿들(410a 내지 410e) 사이의 부위는 차광부(403)가 정의될 것이고, 이들은 제외한 부위는 투과부(405)로 정의될 것이다.Although not shown, the remaining portion of the mask 400, that is, the portion corresponding to the protrusion or the data line and the portion between the circular slits 410a to 410e, the light blocking portion 403 will be defined, except these The site will be defined as permeate 405.

소오스/드레인 금속층 상부에 형성되는 감광막이 네거티브 감광성을 가질 경우(도 12b 참조)에는 상기 보상 패턴에 대응되는 슬릿들의 배치가 역으로 이루어질 것이다. 즉, 중앙 부위에 대응되는 부위의 슬릿 간격이 크고, 점차적으로 중앙에서 바깥쪽으로 나갈수록 슬릿 간격이 줄어들 것이다. 이는 네거티브 감광성 물질로 이루어진 감광막이 노광이 된 부분이 남아있는 특성을 감안한 것으로, 이 경우, 보상 패턴을 제외한 나머지 영역, 즉, 데이터 라인이나 돌기 형성 부위에 대응하여서는 마스크의 대응 영역에 투과부가 정의될 것이고, 채널 영역에 대해서는 슬릿들이 균일하게 배치되어 반투과부로 정의될 것이고, 이들(데이터 라인, 돌기, 채널, 보상 패턴)을 제외한 나머지 영역에는 차광부가 정의될 것이다.When the photoresist formed on the source / drain metal layer has negative photosensitive property (see FIG. 12B), the slits corresponding to the compensation pattern will be reversed. That is, the slit gap of the portion corresponding to the center portion is large, and the slit gap will gradually decrease from the center to the outside. This is in consideration of the characteristic that the exposed portion of the photosensitive film made of the negative photosensitive material remains. In this case, the transmissive portion may be defined in the remaining region except for the compensation pattern, that is, the corresponding region of the mask corresponding to the data line or the protrusion forming portion. For the channel region, the slits are uniformly arranged to be defined as transflective portions, and light shielding portions may be defined in the remaining regions except for these (data lines, protrusions, channels, and compensation patterns).

이러한 마스크에서 상기 그래쥬얼 슬릿에서는, 상기 원형 슬릿들(410e 내지 410a)이 1㎛의 폭에서 2㎛폭까지 0.2㎛씩 점차적으로 늘어나며 형성된다. 이 때, 상기 원형 슬릿들(410a 내지 410e) 사이에 차광부(403)의 폭은 동일한 값을 유지하도록 하며, 상기 차광부(403) 폭 간격은 1~2㎛ 사이의 값으로 한다.In the gradient slit in such a mask, the circular slits 410e to 410a are formed by gradually increasing 0.2 µm from 1 µm in width to 2 µm in width. In this case, the width of the light blocking portion 403 is maintained between the circular slits 410a to 410e, and the width of the light blocking portion 403 is set to a value between 1 and 2 μm.

상기 그래쥬얼 슬릿을 이용하여 형성된 상기 보상 패턴(140)은 그 수평 단면이 원형, 사각형을 포함한 다각형 등 여러 가지 형상으로 형성될 수 있으며, 칼럼 스페이서와 대응시의 면적이 눌림 테스트에 있어서, 점차적으로 접촉 면적을 늘려가며 접촉됨을 감안하면, 원형으로 형성됨이 유리함이 관찰되고 있다. The compensation pattern 140 formed by using the gradient slit may be formed in various shapes such as a polygonal shape including a circular cross section and a square, and the area corresponding to the column spacer is gradually reduced in the pressing test. In view of increasing contact area, it is observed that it is advantageous to form a circle.

눌림 테스트에 있어서, 도 9b와 같이, 중앙 부위가 볼록하고 가장 자리로 갈수록 완만하게 내려오는 형상으로 보상 패턴(140)을 형성하게 되면, 눌림 테스트 진행시, 초기 셀 갭 유지 상태에서는 상기 제 1 칼럼 스페이서(210)와 돌기(120)만이 접촉하여 있다가, 인가되는 압력이 커질수록 상기 제 2 칼럼 스페이서(220)가 상기 보상 패턴(140)의 최고점과 접촉하다가 점차적으로 접촉 면적을 늘리며 접촉이 이루어진다. 이에 따라, 상기 돌기(120) 및 보상 패턴(140)에 의한 칼럼 스페이서들(210, 220)의 접촉 면적이 특정 시점에 갑자기 늘지 않고, 압력 인가에 따라 서서히 늘어나게 되는 효과를 갖게 된다. 따라서, 상기 눌림 테스트에 있어서, 상기 돌기(120)에 대응되는 제 1 칼럼 스페이서(210)가 받는 부위의 압력은 나머지 접촉되는 제 2 칼럼 스페이서(220)의 부위로 분산되고, 그 압력의 분산이 갑자기 이루어지지 않고, 완만히 이루어져 그만큼 칼럼 스페이서의 소성 변형 부담은 줄게 된다. In the pressing test, as shown in FIG. 9B, when the compensation pattern 140 is formed in a shape in which the central portion is convex and gradually descends to the edge, the first column is maintained in the initial cell gap maintenance state during the pressing test. Only the spacer 210 and the protrusion 120 are in contact with each other. As the applied pressure increases, the second column spacer 220 contacts the highest point of the compensation pattern 140, and then gradually increases the contact area and makes contact. . Accordingly, the contact area of the column spacers 210 and 220 by the protrusion 120 and the compensation pattern 140 does not suddenly increase at a specific time point, but has an effect of gradually increasing as the pressure is applied. Therefore, in the pressing test, the pressure of the portion received by the first column spacer 210 corresponding to the protrusion 120 is dispersed to the portion of the second column spacer 220 in contact with the rest, and the dispersion of the pressure It is not made suddenly but is made smoothly so that the plastic strain burden of the column spacer is reduced.

또한, 공정적인 측면에서 보상 패턴이나 돌기 및 데이터 라인 등의 형성을 위한 공정에서 발생되는 영역별 공차 등에 의해 셀 갭 조성시의 보상 패턴과 제 2 칼럼 스페이서간의 이격 정도(H)가 변화한다 하더라도, 영역별로 보상 패턴(140)의 최고점부터 서서히 접촉면적이 늘게 되는 형상의 보상 패턴을 구비함으로써, 공차로 인한 상기 보상 패턴(140)과 제 2 칼럼 스페이서(220)간의 영역별 이격 정도(H)를 보상할 수 있어, 전체적으로 상기 제 2 칼럼 스페이서(220)와 상기 보상 패턴(140)간의 이격 정도의 균일도(uniformity)가 향상되는 효과를 얻을 수 있다.In addition, even if the distance H between the compensation pattern and the second column spacer in forming the cell gap is changed due to a region-specific tolerance generated in the process for forming a compensation pattern, protrusions, data lines, etc. By providing a compensation pattern of a shape in which the contact area gradually increases from the highest point of the compensation pattern 140 for each area, the degree of separation (H) for each area between the compensation pattern 140 and the second column spacer 220 due to the tolerance is reduced. As a result, the uniformity of the degree of separation between the second column spacer 220 and the compensation pattern 140 may be improved.

상기 제 1 칼럼 스페이서(210) 및 제 2 칼럼 스페이서(220)는 게이트 라인 (101) 또는 공통 라인(104a) 등의 비표시 영역에 대응되어 형성되는 것이며, 각각에 대응되는 돌기(120) 및 보상 패턴(140) 역시 상기 게이트 라인(101) 또는 공통 라인(104a) 상부에 형성된다.The first column spacer 210 and the second column spacer 220 may be formed to correspond to non-display areas such as the gate line 101 or the common line 104a, and the protrusions 120 and the compensation corresponding to the respective column spacers 210 may be formed. The pattern 140 is also formed on the gate line 101 or the common line 104a.

이 경우, 상기 돌기(120) 및 보상 패턴(140)은 게이트 라인(101) 상부에 게이트 절연막(105)을 개재하여 형성되는 반도체층 물질층(107) 및 소오스/드레인 전극 물질층(112)을 선택적으로 식각하여 정의된 것으로, 상기 돌기(120)는 반도체층 패턴(120a) 및 소오스/드레인 금속층(120b)이 하부에서부터 차례로 적층된 형상으로 형성된다. 그리고, 상기 보상 패턴(140)은 상기 반도체층 패턴(도 12c의 107과 동일층)의 단일층으로 중심에서 가장자리로 갈수록 완만한 단차를 주어 형성할 수 있거나, 혹은 소오스/드레인 금속층(112과 동일층)을 상기 반도체층 패턴(107과 동일층) 상에 미세 두께를 남기며, 중앙 부위와 가장자리의 부위간의 단차를 주어 형성할 수도 있을 것이다.In this case, the protrusion 120 and the compensation pattern 140 may include the semiconductor layer material layer 107 and the source / drain electrode material layer 112 formed on the gate line 101 via the gate insulating layer 105. As defined by etching selectively, the protrusion 120 is formed in a shape in which the semiconductor layer pattern 120a and the source / drain metal layer 120b are sequentially stacked from the bottom. In addition, the compensation pattern 140 may be formed as a single layer of the semiconductor layer pattern (the same layer as 107 of FIG. 12C) by giving a gentle step from the center to the edge, or the same as the source / drain metal layer 112. Layer) may be formed by leaving a fine thickness on the semiconductor layer pattern 107 and giving a step between the center portion and the edge portion.

도 11은 본 발명의 액정 표시 장치의 칼럼 스페이서들과 이에 대응되는 돌기 및 보상 패턴을 도 5의 I~I' 선상 및 Ⅱ~Ⅱ'선상에 대응시켜 나타낸 단면도이다.FIG. 11 is a cross-sectional view of column spacers of the liquid crystal display according to the present invention and projections and compensation patterns corresponding thereto on the lines II ′ and II ′ II ′ of FIG. 5.

도 11은 도 9a 및 도 10의 도시된 과 같이, 본 발명의 액정 표시 장치는 FIG. 11 is a liquid crystal display of the present invention as shown in FIGS. 9A and 10.

도 11과 같이, 상기 돌기(120)와 보상 패턴(130)은 상기 게이트 라인(101) 또는 공통 라인(104a)에 형성된다. 여기서, 상기 보상 패턴(130)은 상기 돌기(120)에 비해 상대적으로 낮은 높이의 최고점을 그 중앙 부위에 가지며, 가장 자리로 갈수록 점차적으로 낮아지는 형상으로 형성된다. 즉, 상기 보상 패턴(130)은 그 상부면이 완만한 라운드 형상을 갖게 된다.As illustrated in FIG. 11, the protrusion 120 and the compensation pattern 130 are formed on the gate line 101 or the common line 104a. Here, the compensation pattern 130 has a peak at a relatively lower height than the protrusion 120 at its central portion, and is formed in a shape that gradually decreases toward the edge. That is, the compensation pattern 130 has a smooth rounded top surface.

그리고, 상기 돌기(120)는 하부가 반도체층과 동일층의 반도체층 패턴(120a) 및 그 상부에 소오스/드레인 전극(102a/102b)과 동일층의 소오스/드레인 금속층(120b)으로 이루어진 적층체로 이루어지며, 상기 보상 패턴(140)은 반도체층 패턴(120a)의 단일층으로 형성되거나, 혹은 상기 소오스/드레인 전극(102a/102b)의 영역별로 단차를 주어 식각하여 반도체층 패턴 상부에 소오스/드레인 전극이 일부 두께 형성된 형상으로 형성될 수도 있다.In addition, the protrusion 120 is a laminate having a lower portion of the semiconductor layer pattern 120a having the same layer as the semiconductor layer, and a source / drain electrode layer 102b having the same layer as the source / drain electrodes 102a / 102b. The compensation pattern 140 may be formed as a single layer of the semiconductor layer pattern 120a, or may be etched by giving a step for each region of the source / drain electrodes 102a / 102b to etch the source / drain on the semiconductor layer pattern. The electrode may be formed in a shape in which some thickness is formed.

이러한 상기 돌기(120) 및 보상 패턴(140)은 상기 게이트 라인(101)이나 공통 라인(104a) 상에 게이트 절연막(105)을 더 개재하여 형성되고, 상기 돌기(120) 및 보상 패턴(140) 상부에는 보호막(106)이 더 개재된다.The protrusions 120 and the compensation patterns 140 are formed on the gate line 101 or the common line 104a through the gate insulating layer 105, and the protrusions 120 and the compensation patterns 140. The protective film 106 is further interposed thereon.

또한, 상기 돌기(120)는 상기 제 1 칼럼 스페이서(210)의 중심부에 대응되고, 상기 보상 패턴(140)은 상기 제 2 칼럼 스페이서(220)의 중심부에 대응된다.In addition, the protrusion 120 corresponds to the center of the first column spacer 210 and the compensation pattern 140 corresponds to the center of the second column spacer 220.

상기 돌기(120)와 보상 패턴(140)의 수평 단면의 크기는 상기 보상 패턴(140)이 상기 돌기(120)에 비해 상대적으로 크게 형성하며, 이 때, 보상 패턴(140)의 상부면의 수평 단면은 상기 제 2 칼럼 스페이서(220)의 수평 단면(보상 패턴 대응면)보다는 작은 면적을 갖게 형성한다.The size of the horizontal cross section of the protrusion 120 and the compensation pattern 140 is larger than that of the protrusion 120, and the compensation pattern 140 is formed to be larger than the protrusion 120. The cross section is formed to have a smaller area than the horizontal cross section (compensation surface corresponding surface) of the second column spacer 220.

상기 제 1, 제 2 칼럼 스페이서(210, 220)의 수평 단면의 형상은 원 또는 사각형을 포함한 다각형의 형상이다.The horizontal cross-sectional shape of the first and second column spacers 210 and 220 is a polygonal shape including a circle or a quadrangle.

이하, 도면을 참조하여, 상기 박막 트랜지스터 부위, 돌기 부위 및 보상 패턴의 형성 공정을 살펴본다.Hereinafter, a process of forming the thin film transistor region, the protrusion region, and the compensation pattern will be described with reference to the drawings.

도 12a 내지 도 12e는 도 5의 I~I', Ⅱ~Ⅱ', Ⅲ~Ⅲ' 선상의 단면상에서의 박 막 트랜지스터, 돌기 및 보상 패턴의 형성 공정을 나타낸 공정 단면도이다(여기서, 평면은 도 5를 참조한다).12A to 12E are cross-sectional views illustrating a process of forming thin film transistors, protrusions, and compensation patterns on cross sections taken along lines II through II 'and III through III' of FIG. 5 (where, the plane is shown in FIG. See 5).

도 12a와 같이, 상기 제 1 기판(100) 상에 금속 물질을 전면 증착하고, 이를 선택적으로 제거하여 일 방향으로 게이트 라인(101)을 형성하며, 상기 게이트 라인(101)과 소정 간격 이격하며, 평행한 방향으로 공통 라인(104a)과, 상기 공통 라인(104a)에서 일 이상으로 분기된 공통 전극(104)을 형성한다. 여기서, 상기 게이트 라인(101)의 소정 부위는 소정 부분 돌출되어 게이트 전극(101a)으로 형성된다.As shown in FIG. 12A, a metal material is entirely deposited on the first substrate 100 and selectively removed to form a gate line 101 in one direction, spaced apart from the gate line 101 by a predetermined distance. The common line 104a and the common electrode 104 branched one or more from the common line 104a in a parallel direction are formed. Here, a predetermined portion of the gate line 101 protrudes a predetermined portion and is formed as the gate electrode 101a.

이어, 상기 게이트 전극(101a), 게이트 라인(101), 공통 라인(104a) 및 공통 전극(104)을 포함한 제 1 기판(100) 전면에 게이트 절연막(105)을 형성한다.Subsequently, a gate insulating layer 105 is formed on the entire surface of the first substrate 100 including the gate electrode 101a, the gate line 101, the common line 104a, and the common electrode 104.

이어, 상기 게이트 절연막(105)을 포함한 제 1 기판(100) 전면에 반도체층(107), 금속층(112)을 차례로 증착한다. 도시되지 않았지만, 상기 반도체층(107)은 하부에 비정질 실리콘층이 상부에 불순물층이 적층되어 있는 형상으로 형성한다.Subsequently, the semiconductor layer 107 and the metal layer 112 are sequentially deposited on the entire surface of the first substrate 100 including the gate insulating layer 105. Although not shown, the semiconductor layer 107 is formed in a shape in which an amorphous silicon layer is stacked below and an impurity layer is stacked above.

도 12b와 같이, 차광부(415)와, 채널 대응 부위의 제 1 반투과부(430), 보상 패턴 대응부위의 제 2 반투과부(410) 및 투과부(420)가 함께 정의된 마스크(400)를 준비한다. 여기서, 상기 투과부(420, 도면 상에는 상기 소오스/드레인 전극 형성 대응 부위만 도시)에 대응 부위는 데이터 라인 형성부, 소오스/드레인 전극 형성부 및 돌기 형성부이다.As shown in FIG. 12B, the mask 400 including the light blocking portion 415, the first transflective portion 430 of the channel corresponding portion, the second transflective portion 410 of the compensation pattern corresponding portion, and the transmissive portion 420 are defined. Prepare. In this case, the corresponding portions of the transmissive portion 420 (only the source / drain electrode formation corresponding portions shown in the drawing) are the data line forming portion, the source / drain electrode forming portion, and the protrusion forming portion.

그리고, 상기 금속층(112) 상부에 네거티브 감광막(113)을 전면 코팅한 후, 상기 마스크(400)를 상기 감광막(113)이 코팅된 제 1 기판(100) 상부에 정렬시킨다.In addition, after the negative photosensitive film 113 is completely coated on the metal layer 112, the mask 400 is aligned on the first substrate 100 coated with the photosensitive film 113.

여기서, 상기 마스크(400)의 차광부(415)에 대응되는 부위는 패터닝 후, 상기 금속층(112)과 상기 반도체층(107)이 모두 제거될 부위에 대응되며, 상기 투과부(420)는 상기 금속층(112)과 상기 반도체층(107)이 모두 남아있을 부위에 대응되며, 상기 제 1 반투과부(430)에 대응되는 부위는 상기 반도체층(107)만 남아있을 부위에 대응되며, 상기 제 2 반투과부(410)에 대응되는 부위는 상기 보상 패턴(140)이 형성되는 부위에 대응되어 형성된다. Here, a portion corresponding to the light blocking portion 415 of the mask 400 corresponds to a portion where both the metal layer 112 and the semiconductor layer 107 are to be removed after patterning, and the transmission portion 420 is the metal layer. Both the 112 and the semiconductor layer 107 correspond to a portion where remaining, the portion corresponding to the first transflective portion 430 corresponds to a portion where only the semiconductor layer 107 remains, and the second half The portion corresponding to the transmission portion 410 is formed corresponding to the portion where the compensation pattern 140 is formed.

도 12c와 같이, 상기 마스크(400)를 이용하여 상기 감광막(113)을 일차로 노광 및 현상하여, 제 1 감광막 패턴(113a)을 형성한다.As shown in FIG. 12C, the photoresist layer 113 is first exposed and developed using the mask 400 to form a first photoresist layer pattern 113a.

이러한 노광 및 현상 후, 상기 제 1 감광막 패턴(130a)은 상기 투과부(420)와 제 1 반투과부(430) 및 제 2 반투과부(410)에 대응되는 부위에 남아있게 된다. 이 때, 상기 투과부(420)에 비해 상기 제 1 반투과부(430)에 대응되는 부위가 상대적으로 평탄하게 소정 두께 더 제거되고, 상기 제 2 반투과부(410)에 대응되는 부위가 상기 제 1 반투과부(430)위에 비해 가장 자리가 보다 낮게 제거되어 단차를 갖도록 형성된다. 이 경우, 상기 투과부(420)에 대응되는 부위는 상기 감광막의 도포 두께 그대로 모두 남아있게 된다. After such exposure and development, the first photoresist layer pattern 130a remains at portions corresponding to the transmission part 420, the first transflective part 430, and the second transflective part 410. At this time, the portion corresponding to the first semi-transmissive portion 430 is further removed relatively flat, and the portion corresponding to the second semi-transmissive portion 410 is removed from the transmissive portion 420. Compared to the transmission portion 430, the edge is removed lower and is formed to have a step. In this case, all of the portions corresponding to the transmission part 420 remain as the coating thickness of the photosensitive film.

이어, 상기 제 1 감광막 패턴(113a)을 이용하여 금속층을 선택적으로 식각할 수 있는 식각액 또는 식각 가스를 통해, 상기 금속층(112)을 패터닝하여, 금속층 패턴(112a)을 형성한다(도 12c의 도시된 형태).Subsequently, the metal layer 112 is patterned through an etchant or an etching gas capable of selectively etching the metal layer using the first photoresist pattern 113a to form the metal layer pattern 112a (see FIG. 12C). Form).

이어, 도 12d와 같이, 상기 제 1 감광막 패턴(113a)을 이용하여, 상기 반도체층(107)을 선택적으로 식각할 수 있는 식각액 또는 식각 가스를 통해, 상기 반도 체층(107)을 식각하여 박막 트랜지스터(TFT)의 반도체층(107a) 및 돌기(120)의 하부층을 이루는 반도체층 패턴(107b) 및 그 중앙 부분부터 최고점을 가지며, 가장자리로 갈수록 완만하게 낮아지는 보상 패턴(140)을 형성한다. Next, as shown in FIG. 12D, the semiconductor layer 107 is etched using an etching solution or an etching gas capable of selectively etching the semiconductor layer 107 using the first photoresist layer pattern 113a to form a thin film transistor. The semiconductor layer pattern 107b constituting the semiconductor layer 107a of the TFT and the lower layer of the protrusion 120 and a compensation pattern 140 having a highest point from the center portion thereof and gradually lowering toward the edge are formed.

이어, 상기 제 1 감광막 패턴(113a)의 낮은 단차를 갖는 부위가 완전히 제거도록, 애슁(ashing) 등의 공정을 거쳐 제 2 감광막 패턴(113b)을 형성한다. 상기 보상 패턴(140) 상부측에 감광막 물질이 남아있을 경우, 애슁 등의 공정에서 상기 보상 패턴(140)은 중앙 부위에 비해 가장자리가 보다 더 식각될 수 있다.Subsequently, the second photoresist layer pattern 113b is formed through a process such as ashing to completely remove a portion having a low level of the first photoresist layer pattern 113a. When the photoresist material remains on the upper side of the compensation pattern 140, the edge of the compensation pattern 140 may be more etched than the center portion in a process such as ashing.

이어, 상기 제 2 감광막 패턴(113b)을 이용하여 금속층을 선택적으로 식각할 수 있는 식각액 또는 식각 가스를 이용하여 소오스/드레인 전극(102a, 102b) 및 돌기(120)의 상부층이 되는 소오스/드레인 금속층(120b)을 형성한다.Subsequently, a source / drain metal layer serving as an upper layer of the source / drain electrodes 102a and 102b and the protrusion 120 using an etchant or an etching gas capable of selectively etching the metal layer using the second photoresist pattern 113b. 120b is formed.

이후, 상기 반도체층(도 12a의 107)이 비정질 실리콘층/n+층(불순물층)이 하부에서부터 차례로 적층된 형태일 때, 상기 소오스/드레인 전극(102a/102b)을 형성한 후, 상기 소오스/드레인 금속층(102a/102b)을 마스크로 이용하여, 계속해서 상기 불순물층을 선택적으로 제거하는 식각 가스 또는 식각액을 적용하여, 채널 영역의 불순물층을 제거한다. Subsequently, when the semiconductor layer 107 of FIG. 12A has an amorphous silicon layer / n + layer (impurity layer) stacked in order from the bottom, the source / drain electrodes 102a / 102b are formed, and then the source / Using the drain metal layers 102a / 102b as a mask, an etching gas or an etching solution for selectively removing the impurity layer is then applied to remove the impurity layer in the channel region.

이러한 도 12c 및 도 12d에서 설명하는 반도체층 물질층(107), 소오스/드레인 전극 물질층(112)을 패터닝하는 공정에 상기 게이트 라인(101)에 수직하는 방향으로 데이터 라인(102)이 함께 패터닝되며, 이 때, 상기 소오스 전극(102a)은 상기 데이터 라인(102)으로부터 돌출되어 형성되고, 상기 소오스 전극(102a)과 소정 간격 이격된 드레인 전극(102b)이 형성된다.In the process of patterning the semiconductor layer material layer 107 and the source / drain electrode material layer 112 described with reference to FIGS. 12C and 12D, the data lines 102 are patterned together in a direction perpendicular to the gate line 101. In this case, the source electrode 102a is formed to protrude from the data line 102, and a drain electrode 102b spaced apart from the source electrode 102a by a predetermined interval is formed.

이어, 상기 제 2 감광막 패턴(113b)을 제거한다.Next, the second photoresist layer pattern 113b is removed.

도 12e와 같이, 상기 반도체층(107a)과 소오스/드레인 전극(102a/102b), 보상 패턴(140) 및 돌기(120) 등을 포함한 제 1 기판(100) 전면에 보호막(106)을 형성한다.As shown in FIG. 12E, the passivation layer 106 is formed on the entire surface of the first substrate 100 including the semiconductor layer 107a and the source / drain electrodes 102a and 102b, the compensation pattern 140, and the protrusion 120. .

여기서, 상기 마스크(400)의 투과부 및 차광부의 형상은 상기 감광막의 감광성이 네거티브(negative)인지 혹은 파지티브(positive)인지에 따라 결정되며, 도시된 바는 상기 감광막(113)이 네거티브의 감광성을 가진 경우를 도시한 경우이고, 상기 감광막이 파지티브의 감광성을 가질 경우는 상기 투과부와 차광부의 형상을 서로 역으로 하여, 동일한 패터닝의 효과를 얻을 수 있을 것이다.Here, the shape of the transmissive part and the light blocking part of the mask 400 is determined according to whether the photosensitive property of the photosensitive film is negative or positive, and as shown, the photosensitive film 113 is negative photosensitive. In this case, the photosensitive film has positive photosensitivity, and thus the same patterning effect may be obtained by reversing the shapes of the transmissive part and the light blocking part.

이어, 도시되지는 않았으나, 상기 드레인 전극(102b) 상부에 대응되는 보호막(106)을 선택적으로 제거하여 콘택홀(106a)을 형성한다.Next, although not shown, a contact hole 106a is formed by selectively removing the passivation layer 106 corresponding to the upper portion of the drain electrode 102b.

이어, 상기 콘택홀(106a)을 포함하여 투명 전극 물질을 상기 보호막(106) 상에 전면 증착하고, 이를 선택적으로 제거하여 상기 공통 전극(104)과 교번하는 형상으로 화소 전극(103)을 형성한다.Subsequently, the transparent electrode material including the contact hole 106a is entirely deposited on the passivation layer 106 and selectively removed to form the pixel electrode 103 in an alternating shape with the common electrode 104. .

이어, 상기 제 2 기판(200) 상에, 화소 영역을 제외한 영역에 대응되어 블랙 매트릭스층(미도시)을 형성하고, 화소 영역을 포함한 영역에 대응하여 컬러 필터층(미도시)을 형성하고, 상기 블랙 매트릭스층(미도시) 및 컬러 필터층(미도시)을 포함한 전면에 오버코트층(미도시)을 형성한다.Subsequently, a black matrix layer (not shown) is formed on the second substrate 200 to correspond to an area except the pixel area, and a color filter layer (not shown) is formed on the area including the pixel area. An overcoat layer (not shown) is formed on the entire surface including the black matrix layer (not shown) and the color filter layer (not shown).

이어, 상기 제 1 기판(100) 혹은 제 2 기판(200) 상에 액정(미도시)을 적하하고, 액정이 적하되지 않은 기판(100 또는 200)을 반전시킨 후, 상기 제 1, 제 2 기판(100, 200)을 합착한다.Subsequently, a liquid crystal (not shown) is dropped on the first substrate 100 or the second substrate 200, the substrate 100 or 200 on which the liquid crystal is not dropped is inverted, and the first and second substrates are then inverted. (100, 200) is bonded.

이상에서 설명한 실시예들은 횡전계(IPS: In-Plane Switching) 모드에 대해 설명한 것이고, 트위스트 네마틱(TN) 모드에도 적용 가능할 것이다. 트위스트 네마틱 모드의 경우는, 제 1 기판의 화소 영역에 화소 전극이 하나의 패턴으로 형성되고, 제 2 기판 상의 전면에 공통 전극이 형성된 점을 제외하고는 상술한 횡전계 모드에서 설명한 바와 유사하게 형성된다. 트위스트 네마틱 모드의 경우, 화소 영역 내부에는 공통 라인이 형성되지 않기 때문에, 상기 제 1, 제 2 칼럼 스페이서 및 돌기는 모두 게이트 라인 상에 형성되게 된다.The embodiments described above have been described with respect to the in-plane switching (IPS) mode, and may be applicable to the twisted nematic (TN) mode. In the case of the twisted nematic mode, the pixel electrodes are formed in one pattern on the pixel area of the first substrate, and the common electric field is formed on the front surface of the second substrate. Is formed. In the twisted nematic mode, since the common line is not formed inside the pixel region, the first and second column spacers and the protrusions are all formed on the gate line.

상기와 같은 본 발명의 액정 표시 장치 및 이의 제조 방법은 다음과 같은 효과가 있다.The liquid crystal display of the present invention as described above and a method of manufacturing the same have the following effects.

첫째, 셀 갭 조성시 돌기와 상기 돌기의 상부면에 비해 상대적으로 그 대응면의 면적이 넓은 제 1 칼럼 스페이서를 대응시켜, 터치시에도 전체 칼럼 스페이서와 대향 기판(제 1 기판)간의 접촉 면적이 상당히 작아 마찰력이 작기 때문에, 터치에 의한 밀림 후 원 상태로의 복원이 용이하다.First, when the cell gap is formed, the projections correspond to the first column spacers having a larger area of the corresponding surface than the upper surface of the projections, so that the contact area between the entire column spacer and the opposing substrate (the first substrate) is considerably increased even when touched. Since it is small and the frictional force is small, it is easy to restore | restore to the original state after sliding by touch.

둘째, 데이터 라인과 돌기 등을 형성할 때, 돌기에 비해 낮은 높이로 보상 패턴을 형성하여 두어, 셀 갭 조성을 위한 합착시 돌기가 제 1 칼럼 스페이서와 접촉 후, 눌림 테스트시 일정 압력 인가 후에는 제 2 칼럼 스페이서가 보상 패턴의 최고점부터 점차적으로 접촉 면적을 늘려 접촉하게 된다. 따라서, 영역별로 보상 패턴의 최고점과 상기 제 2 칼럼 스페이서간의 이격 높이(H)가 다르다 하더라도, 접촉 면적의 변화가 영역별로 크지 않고, 눌림 압력에 따라 완만한 변화를 갖게 되기 때문에, 눌림 테스트시 특정 부위에 압력이 집중되지 않고, 분산되는 효과를 갖게 된다. 따라서, 눌림에 의해 칼럼 스페이서 등의 패턴이 무너지지 않게 되어, 도장 얼룩(눌림 얼룩) 등이 방지된다.Second, when forming the data line and the projection, etc., the compensation pattern is formed at a lower height than the projection, so that when the projection for bonding the cell gap is made in contact with the first column spacer and after applying a constant pressure in the pressing test, The two column spacers are brought into contact with the contact area gradually increasing from the highest point of the compensation pattern. Therefore, even if the separation height H between the highest point of the compensation pattern and the second column spacer differs from area to area, the change in contact area is not large for each area, and since the change in the pressure depends on the pressing pressure. The pressure is not concentrated at the site, and the dispersion effect is obtained. Therefore, the patterns such as column spacers are not collapsed by the pressing, and coating stains (pressed stains) and the like are prevented.

셋째, 고온의 환경에서 상기 돌기와 상기 제 1 칼럼 스페이서가 대응되어, 상기 제 1 칼럼 스페이서의 소정 두께가 들어간 정도만큼, 액정이 팽창할 때, 상기 제 1 칼럼 스페이서가 상기 돌기로부터 접촉된 상태를 유지하고 있어, 액정이 지면 가까운 하단부로 흘러내리는 정도를 방지할 수 있다. 이에 따라, 중력 불량을 완화시킬 수 있다.Third, the projections and the first column spacers correspond to each other in a high temperature environment, so that the liquid crystal expands as much as a predetermined thickness of the first column spacers is maintained, so that the first column spacers are in contact with the projections. The degree of liquid crystal flowing down to the lower end near the ground can be prevented. Thereby, gravity failure can be alleviated.

Claims (24)

서로 대향되는 제 1 기판 및 제 2 기판;A first substrate and a second substrate facing each other; 상기 제 1 기판 상에 소정 부위에 제 1 높이로 형성된 돌기;A protrusion formed at a first height on a predetermined portion on the first substrate; 상기 돌기에 대응되어 형성되며, 상기 돌기에 대한 대응면이 돌기보다 큰 대응면을 구비하여 상기 제 2 기판 상에 형성된 제 1 칼럼 스페이서;A first column spacer formed corresponding to the protrusions and having a corresponding surface corresponding to the protrusions having a larger counter surface than the protrusions and formed on the second substrate; 상기 돌기가 형성되지 않은 소정 부분에 대응하여 형성되며, 그 중앙부위에 상기 제 1 높이보다 낮은 제 2 높이의 최고점을 갖고 가장자리로 갈수록 상기 제 2 높이에 비해 점차적으로 낮아지는 보상 패턴;A compensation pattern formed corresponding to a predetermined portion where the protrusion is not formed, the compensation pattern having a peak at a second height lower than the first height at a central portion thereof and gradually lowering relative to the second height toward the edge; 상기 보상 패턴에 대응되어 형성된 제 2 칼럼 스페이서; 및A second column spacer formed corresponding to the compensation pattern; And 상기 제 1, 제 2 기판 사이에 형성된 액정층을 포함하여 이루어짐을 특징으로 하는 액정 표시 장치.And a liquid crystal layer formed between the first and second substrates. 제 1항에 있어서,The method of claim 1, 상기 제 1 기판 상에 화소 영역을 정의하는 게이트 라인 및 데이터 라인을 더 포함한 것을 특징으로 하는 액정 표시 장치.And a gate line and a data line defining a pixel area on the first substrate. 제 2항에 있어서,3. The method of claim 2, 상기 게이트 라인 상에 상기 돌기 및 보상 패턴이 형성된 것을 특징으로 하는 액정 표시 장치.And the protrusion and the compensation pattern are formed on the gate line. 제 2항에 있어서,3. The method of claim 2, 상기 제 1 기판 상에 상기 게이트 라인과 동일층에 상기 게이트 라인과 동일한 방향으로 형성된 공통 라인을 더 포함한 것을 특징으로 하는 액정 표시 장치.And a common line formed on the first substrate in the same direction as the gate line on the same layer as the gate line. 제 4항에 있어서,5. The method of claim 4, 상기 게이트 라인 또는 공통 라인 상에 상기 돌기 및 보상 패턴이 형성된 것을 특징으로 하는 액정 표시 장치.And the protrusion and the compensation pattern are formed on the gate line or the common line. 제 2항에 있어서,3. The method of claim 2, 상기 게이트 라인과 데이터 라인의 교차부에 박막 트랜지스터가 더 형성된 것을 특징으로 하는 액정 표시 장치.And a thin film transistor further formed at an intersection of the gate line and the data line. 제 6항에 있어서,The method according to claim 6, 상기 박막 트랜지스터는The thin film transistor is 상기 게이트 라인으로부터 돌출된 게이트 전극;A gate electrode protruding from the gate line; 상기 데이터 라인으로부터 돌출된 소오스 전극;A source electrode protruding from the data line; 상기 소오스 전극과 소정 간격 이격된 드레인 전극; 및A drain electrode spaced apart from the source electrode at a predetermined interval; And 상기 게이트 전극 상부이며 상기 소오스/드레인 전극 하부에 형성되며, 상기 소오스 전극과 드레인 전극과 접하여 상기 소오스 전극과 드레인 전극 사이에 채널 을 형성하는 반도체층을 포함하여 이루어짐을 특징으로 하는 액정 표시 장치.And a semiconductor layer formed over the gate electrode and under the source / drain electrode, the semiconductor layer being in contact with the source electrode and the drain electrode to form a channel between the source electrode and the drain electrode. 제 7항에 있어서,8. The method of claim 7, 상기 돌기는 상기 반도체층과 동일층의 반도체층 패턴과 상기 소오스/드레인 전극과 동일층의 소오스/드레인 금속층이 아래에서부터 차례로 적층되어 이루어진 것을 특징으로 하는 액정 표시 장치.And the protrusion is formed by sequentially stacking a semiconductor layer pattern of the same layer as the semiconductor layer and a source / drain metal layer of the same layer as the source / drain electrode. 제 7항에 있어서,8. The method of claim 7, 상기 보상 패턴은 상기 반도체층과 동일층의 반도체층 패턴으로 이루어진 것을 특징으로 하는 액정 표시 장치.The compensation pattern is a liquid crystal display device comprising a semiconductor layer pattern of the same layer as the semiconductor layer. 제 7항에 있어서,8. The method of claim 7, 상기 보상 패턴은 상기 반도체층과 동일층의 반도체층 패턴과 상기 소오스/드레인 금속층과 동일층으로 부분적으로 식각된 소오스/드레인 금속 패턴으로 이루어진 것을 특징으로 하는 액정 표시 장치.The compensation pattern may include a semiconductor layer pattern having the same layer as the semiconductor layer and a source / drain metal pattern partially etched with the same layer as the source / drain metal layer. 서로 대향되는 제 1 기판 및 제 2 기판;A first substrate and a second substrate facing each other; 상기 제 1 기판 상에 서로 교차하여 형성되어 화소 영역을 정의하는 게이트 라인 및 데이터 라인;A gate line and a data line intersecting each other on the first substrate to define a pixel area; 상기 게이트 라인에 평행하게 형성된 공통 라인;A common line formed parallel to the gate line; 상기 화소 영역에 서로 교번하여 형성된 공통 전극 및 화소 전극;A common electrode and a pixel electrode which are alternately formed in the pixel region; 상기 게이트 라인 및 데이터 라인의 교차부에 형성된 박막 트랜지스터;A thin film transistor formed at an intersection of the gate line and the data line; 상기 게이트 라인의 소정 부위에 형성된 돌기;A protrusion formed at a predetermined portion of the gate line; 상기 돌기에 대응되어 형성되며, 상기 돌기에 대한 대응면이 돌기보다 큰 대응면을 구비하여 제 2 기판 상에 형성된 제 1 칼럼 스페이서;A first column spacer formed corresponding to the protrusions and having a corresponding surface corresponding to the protrusions having a larger corresponding surface than the protrusions on the second substrate; 상기 돌기가 형성되지 않은 부분의 게이트 라인 소정 부분에 대응하여 형성되며, 그 중앙부위에 상기 돌기보다 낮은 높이의 최고점을 갖고 가장자리로 갈수록 상기 최고점에 비해 점차적으로 낮아지는 보상 패턴;A compensation pattern formed corresponding to a predetermined portion of the gate line of the portion where the protrusion is not formed, the compensation pattern having a peak at a lower height than the protrusion at a central portion thereof and gradually lowering from the peak toward the edge; 상기 보상 패턴에 대응되어 형성된 제 2 칼럼 스페이서; 및A second column spacer formed corresponding to the compensation pattern; And 상기 제 1, 제 2 기판 사이에 형성된 액정층을 포함하여 이루어짐을 특징으로 하는 액정 표시 장치.And a liquid crystal layer formed between the first and second substrates. 제 11항에 있어서,12. The method of claim 11, 상기 박막 트랜지스터는The thin film transistor is 상기 게이트 라인으로부터 돌출된 게이트 전극;A gate electrode protruding from the gate line; 상기 데이터 라인으로부터 돌출된 소오스 전극;A source electrode protruding from the data line; 상기 소오스 전극과 소정 간격 이격된 드레인 전극; 및A drain electrode spaced apart from the source electrode at a predetermined interval; And 상기 게이트 전극 상부이며 상기 소오스/드레인 전극 하부에 형성되며, 상기 소오스 전극과 드레인 전극과 접하여 상기 소오스 전극과 드레인 전극 사이에 채널을 형성하는 반도체층을 포함하여 이루어짐을 특징으로 하는 액정 표시 장치.And a semiconductor layer formed over the gate electrode and under the source / drain electrode, the semiconductor layer being in contact with the source electrode and the drain electrode to form a channel between the source electrode and the drain electrode. 제 12항에 있어서,13. The method of claim 12, 상기 돌기는 상기 반도체층과 동일층의 반도체층 패턴과 상기 소오스/드레인 전극과 동일층의 소오스/드레인 금속층이 아래에서부터 차례로 적층되어 이루어진 것을 특징으로 하는 액정 표시 장치.And the protrusion is formed by sequentially stacking a semiconductor layer pattern of the same layer as the semiconductor layer and a source / drain metal layer of the same layer as the source / drain electrode. 제 12항에 있어서,13. The method of claim 12, 상기 보상 패턴은 상기 반도체층과 동일층의 반도체층 패턴으로 이루어진 것을 특징으로 하는 액정 표시 장치.The compensation pattern is a liquid crystal display device comprising a semiconductor layer pattern of the same layer as the semiconductor layer. 제 12항에 있어서,13. The method of claim 12, 상기 보상 패턴은 상기 반도체층과 동일층의 반도체층 패턴과 상기 소오스/드레인 금속층과 동일층으로 부분적으로 식각된 소오스/드레인 금속 패턴으로 이루어진 것을 특징으로 하는 액정 표시 장치.The compensation pattern may include a semiconductor layer pattern having the same layer as the semiconductor layer and a source / drain metal pattern partially etched with the same layer as the source / drain metal layer. 제 1 기판 및 제 2 기판을 준비하는 단계;Preparing a first substrate and a second substrate; 상기 제 1 기판 상에 게이트 라인을 형성하는 단계;Forming a gate line on the first substrate; 상기 게이트 라인을 포함한 제 1 기판 상에 게이트 절연막, 반도체층 물질층, 소오스/드레인 금속 물질층을 차례로 증착하는 단계;Sequentially depositing a gate insulating film, a semiconductor layer material layer, and a source / drain metal material layer on the first substrate including the gate line; 상기 소오스/드레인 금속 물질층 상부에 감광막을 제 1 두께로 도포하는 단 계;Applying a photoresist film on the source / drain metal material layer to a first thickness; 상기 감광막을 선택적으로 패터닝하여, 상기 게이트 라인 상부 소정 부위에 대응되어 제 1 두께가 모두 남아있는 제 1 감광막 패턴과, 그 중앙 부위에 상기 제 1 두께에 비해 낮은 최고점을 갖고 가장자리로 갈수록 점차 낮아지는 제 2 감광막 패턴을 형성하는 단계;By selectively patterning the photoresist layer, a first photoresist pattern having a first thickness remaining corresponding to a predetermined portion of the gate line, and a lower peak at a central portion thereof than the first thickness and gradually decreasing toward an edge Forming a second photoresist pattern; 상기 제 1 감광막 패턴 및 제 2 감광막 패턴을 마스크로 이용하여 상기 소오스/드레인 금속 물질층 및 반도체층 물질층을 선택적으로 식각하여 상기 제 1 감광막 패턴에 대응되는 부위에는 돌기를 형성하고 및 상기 제 2 감광막 패턴에 대응되는 부위에는 보상 패턴을 각각 형성하는 단계;By selectively etching the source / drain metal material layer and the semiconductor layer material layer by using the first photoresist pattern and the second photoresist pattern as masks, protrusions are formed on a portion corresponding to the first photoresist pattern, and the second Forming compensation patterns on portions corresponding to the photoresist pattern; 상기 돌기에 대응되는 부위의 상기 제 2 기판 상에 제 1 칼럼 스페이서를 형성하고 상기 보상 패턴에 대응되는 부위의 상기 제 2 기판 상에 제 2 칼럼 스페이서를 형성하는 단계;Forming a first column spacer on the second substrate at the portion corresponding to the protrusion and forming a second column spacer on the second substrate at the portion corresponding to the compensation pattern; 상기 제 1 기판과 상기 제 2 기판 중 어느 한 기판 상에 액정을 적하하는 단계; 및Dropping liquid crystal onto any one of the first substrate and the second substrate; And 상기 제 1, 제 2 기판 중 액정이 적하되지 않은 나머지 기판을 반전시켜 합착하는 단계를 포함하여 이루어짐을 특징으로 하는 액정 표시 장치의 제조 방법.And inverting and bonding the remaining substrates on which the liquid crystal is not dropped among the first and second substrates. 제 16항에 있어서,17. The method of claim 16, 상기 제 1 감광막 패턴 및 제 2 감광막 패턴은 회절 노광 마스크를 이용하여 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.The first photoresist pattern and the second photoresist pattern are formed using a diffraction exposure mask. 제 17항에 있어서,The method of claim 17, 상기 회절 노광 마스크의 상기 제 1 감광막 패턴에 대응되는 부위는 차광부로 형성되며, 상기 제 2 감광막 패턴에 대응되는 부위는 중심에서 가장 자리로 가며 점차적으로 슬릿 폭이 커지게 형성되는 복수개의 원형 슬릿을 포함한 반투과부로 형성되어 이루어짐을 특징으로 하는 액정 표시 장치의 제조 방법.A portion corresponding to the first photoresist pattern of the diffraction exposure mask may be formed as a light shielding portion, and a portion corresponding to the second photoresist pattern may be formed in a plurality of circular slits that are formed at the center and gradually increase in slit width. Method for manufacturing a liquid crystal display device, characterized in that formed by a semi-transmissive portion included. 제 18항에 있어서,19. The method of claim 18, 상기 감광막은 파지티브 감광성 물질로 이루어진 것을 특징으로 하는 액정 표시 장치의 제조 방법.And the photosensitive film is made of a positive photosensitive material. 제 17항에 있어서,The method of claim 17, 상기 회절 노광 마스크의 상기 제 1 감광막 패턴에 대응되는 부위는 투과부로 형성되며, 제 2 감광막 패턴에 대응되는 부위는 중심에서 가장 자리로 가며 점차적으로 슬릿 폭이 작아지며 형성되는 복수개의 원형 슬릿을 포함하여 이루어짐을 특징으로 하는 액정 표시 장치의 제조 방법.A portion corresponding to the first photoresist pattern of the diffraction exposure mask is formed as a transmissive portion, and a portion corresponding to the second photoresist pattern includes a plurality of circular slits that are formed at the edge of the center and gradually decrease in slit width. The manufacturing method of the liquid crystal display device characterized by the above-mentioned. 제 20항에 있어서,The method of claim 20, 상기 감광막은 네거티브 감광성 물질로 이루어진 것을 특징으로 하는 액정 표시 장치의 제조 방법.And the photosensitive film is made of a negative photosensitive material. 제 16항에 있어서,17. The method of claim 16, 상기 감광막을 선택적으로 패터닝하는 단계에서, 상기 제 1, 제 2 감광막 패턴의 형성과 동시에, 상기 게이트 라인과 교차하는 방향으로 상기 제 1 두께가 모두 남은 제 3 감광막 패턴과 상기 제 3 감광막 패턴에서 돌출되어 형성된 제 4 감광막 패턴 및 상기 제 4 감광막 패턴과 소정 간격 이격된 제 5 감광막 패턴을 형성하고, 상기 제 4, 제 5 감광막 패턴 사이에 상기 제 1 두께보다 낮은 제 2 두께로 평탄한 제 6 감광막 패턴을 형성하는 단계를 더 포함한 것을 특징으로 하는 액정 표시 장치의 제조 방법.In the step of selectively patterning the photoresist layer, at the same time as forming the first and second photoresist pattern, protruding from the third photoresist pattern and the third photoresist pattern in which the first thickness remains in the direction crossing the gate line. And forming a fourth photoresist pattern and a fifth photoresist pattern spaced apart from the fourth photoresist pattern by a predetermined interval, and the sixth photoresist pattern which is flat to a second thickness lower than the first thickness between the fourth and fifth photoresist patterns. Method of manufacturing a liquid crystal display device further comprising the step of forming a. 제 22항에 있어서, 23. The method of claim 22, 상기 제 3 내지 제 6 감광막 패턴을 마스크로 이용하여 상기 소오스/드레인 금속 물질층 및 반도체층 물질층을 선택적으로 식각하여,By selectively etching the source / drain metal material layer and the semiconductor layer material layer by using the third to sixth photoresist pattern as a mask, 상기 제 3 감광막 패턴에 대응되는 부위에는 데이터 라인을 형성하고, 상기 제 4 감광막 패턴과 제 5 감광막 패턴에 대응되어 소오스/드레인 전극을 형성하고, 상기 제 6 감광막 패턴에 대응되어 상기 소오스/드레인 전극 사이에 채널 영역을 정의하는 단계를 더 포함하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.A data line is formed at a portion corresponding to the third photoresist pattern, a source / drain electrode is formed corresponding to the fourth photoresist pattern and the fifth photoresist pattern, and the source / drain electrode corresponds to the sixth photoresist pattern. A method of manufacturing a liquid crystal display device further comprising the step of defining a channel region therebetween. 제 1 기판 및 제 2 기판을 준비하는 단계;Preparing a first substrate and a second substrate; 상기 제 1 기판 상에 게이트 라인 및 이와 평행하며 이격된 공통 라인을 형 성하는 단계;Forming a gate line and a common line parallel to and spaced apart from the first substrate; 상기 게이트 라인 및 공통 라인을 포함한 제 1 기판 상에 게이트 절연막, 반도체층 물질층, 소오스/드레인 금속 물질층을 차례로 증착하는 단계;Sequentially depositing a gate insulating film, a semiconductor layer material layer, and a source / drain metal material layer on the first substrate including the gate line and the common line; 상기 소오스/드레인 금속 물질층 상부에 감광막을 제 1 두께로 도포하는 단계;Applying a photoresist film on the source / drain metal material layer to a first thickness; 상기 감광막을 선택적으로 패터닝하여, 상기 게이트 라인 또는 공통 라인 상부 소정 부위에 대응되어 제 1 두께가 모두 남아있는 제 1 감광막 패턴과, 그 중앙 부위에 상기 제 1 두께에 비해 낮은 최고점을 갖고 가장자리로 갈수록 점차 낮아지는 제 2 감광막 패턴을 형성하는 단계;By selectively patterning the photoresist layer, a first photoresist pattern having a first thickness remaining corresponding to a predetermined portion of the gate line or the common line, and having a highest peak at the center portion thereof, which is lower than the first thickness, goes toward the edge Forming a second photoresist pattern that is gradually lowered; 상기 제 1 감광막 패턴 및 제 2 감광막 패턴을 마스크로 이용하여 상기 소오스/드레인 금속 물질층 및 반도체층 물질층을 선택적으로 식각하여 상기 제 1 감광막 패턴에 대응되는 부위에는 돌기를 형성하고 및 상기 제 2 감광막 패턴에 대응되는 부위에는 보상 패턴을 각각 형성하는 단계;By selectively etching the source / drain metal material layer and the semiconductor layer material layer by using the first photoresist pattern and the second photoresist pattern as masks, protrusions are formed on a portion corresponding to the first photoresist pattern, and the second Forming compensation patterns on portions corresponding to the photoresist pattern; 상기 돌기에 대응되는 부위의 상기 제 2 기판 상에 제 1 칼럼 스페이서를 형성하고 상기 보상 패턴에 대응되는 부위의 상기 제 2 기판 상에 제 2 칼럼 스페이서를 형성하는 단계;Forming a first column spacer on the second substrate at the portion corresponding to the protrusion and forming a second column spacer on the second substrate at the portion corresponding to the compensation pattern; 상기 제 1 기판과 상기 제 2 기판 중 어느 한 기판 상에 액정을 적하하는 단계; 및Dropping liquid crystal onto any one of the first substrate and the second substrate; And 상기 제 1, 제 2 기판 중 액정이 적하되지 않은 나머지 기판을 반전시켜 합착하는 단계를 포함하여 이루어짐을 특징으로 하는 액정 표시 장치의 제조 방법.And inverting and bonding the remaining substrates on which the liquid crystal is not dropped among the first and second substrates.
KR1020050091414A 2005-09-29 2005-09-29 Liquid Crystal Display Device and Method for Manufacturing the Same KR101182312B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050091414A KR101182312B1 (en) 2005-09-29 2005-09-29 Liquid Crystal Display Device and Method for Manufacturing the Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050091414A KR101182312B1 (en) 2005-09-29 2005-09-29 Liquid Crystal Display Device and Method for Manufacturing the Same

Publications (2)

Publication Number Publication Date
KR20070036415A KR20070036415A (en) 2007-04-03
KR101182312B1 true KR101182312B1 (en) 2012-09-20

Family

ID=38158599

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050091414A KR101182312B1 (en) 2005-09-29 2005-09-29 Liquid Crystal Display Device and Method for Manufacturing the Same

Country Status (1)

Country Link
KR (1) KR101182312B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9618801B2 (en) 2015-03-19 2017-04-11 Samsung Display Co., Ltd. Display device having a furrow structure on a light blocking member

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130121545A (en) 2012-04-27 2013-11-06 삼성디스플레이 주식회사 Display device and manufacturing method thereof
KR102256306B1 (en) 2015-03-23 2021-05-27 삼성디스플레이 주식회사 Mask of display device and display device fabricated with the mask

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002341354A (en) 2001-05-16 2002-11-27 Matsushita Electric Ind Co Ltd Liquid crystal display element

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002341354A (en) 2001-05-16 2002-11-27 Matsushita Electric Ind Co Ltd Liquid crystal display element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9618801B2 (en) 2015-03-19 2017-04-11 Samsung Display Co., Ltd. Display device having a furrow structure on a light blocking member

Also Published As

Publication number Publication date
KR20070036415A (en) 2007-04-03

Similar Documents

Publication Publication Date Title
KR101137842B1 (en) Liquid Crystal Display Device and Method for Manufacturing the Same
KR101157954B1 (en) Liquid Crystal Display Device and Method for Manufacturing the Same
KR101182314B1 (en) Liquid Crystal Display Device and Method for Manufacturing the Same
KR100617039B1 (en) Liquid Crystal Display Device and method for Manufacturing the same
KR100672652B1 (en) Liquid Crystal Display Device and Method for Manufacturing the same
KR101192783B1 (en) Liquid Crystal Display Device and Method of manufacturing the same
KR100949507B1 (en) Liquid crystal display device
JP2005316375A (en) Liquid crystal display device, method for fabricating the same and display device
KR101192761B1 (en) Liquid Crystal Display Device and method of manufacturing the same
KR20070002674A (en) Liquid crystal display device and method for manufacturing the same
KR101182312B1 (en) Liquid Crystal Display Device and Method for Manufacturing the Same
KR101182316B1 (en) Liquid Crystal Display and Method for Manufacturing the Same
KR100685929B1 (en) Liquid Crystal Display Device and Method for Manufacturing the Same
KR20060110665A (en) Liquid crystal display device and method for manufacturing the same
KR20070047087A (en) Liquid crystal display and method for manufacturing the same
KR101244663B1 (en) Method for Manufacturing the Same
KR101085148B1 (en) Liquid Crystal Display Device and Method for Manufacturing the Same
KR101074393B1 (en) Liquid Crystal Display Device
KR101244666B1 (en) Liquid Crystal Display Device and Method for Manufacturing the Same
KR101182313B1 (en) Liquid Crystal display Device and Method for Manufacturing the Same
KR101182315B1 (en) Liquid Crystal Display Device
KR101182317B1 (en) Liquid Crystal Display Device and Method for Manufacturing the Same
KR20080060825A (en) Liquid crystal display device and method for manufacturing the same
KR20070063663A (en) Liquid crystal display device and method for manufacturing the same
KR20070037053A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 7