KR20080029571A - Light emitting diode - Google Patents
Light emitting diode Download PDFInfo
- Publication number
- KR20080029571A KR20080029571A KR1020060096351A KR20060096351A KR20080029571A KR 20080029571 A KR20080029571 A KR 20080029571A KR 1020060096351 A KR1020060096351 A KR 1020060096351A KR 20060096351 A KR20060096351 A KR 20060096351A KR 20080029571 A KR20080029571 A KR 20080029571A
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- substrate
- emitting chip
- hole
- emitting diode
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45139—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
Description
도 1은 본 발명의 제 1 실시예에 따른 발광 다이오드의 사시도.1 is a perspective view of a light emitting diode according to a first embodiment of the present invention;
도 2는 도 1의 A-A 선에서 취한 단면도.FIG. 2 is a sectional view taken on line A-A in FIG. 1; FIG.
도 3 내지 도 5은 본 발명의 제 1 실시예에 따른 발광 다이오드의 제조공정을 설명하기 위한 사시도.3 to 5 are perspective views illustrating a manufacturing process of a light emitting diode according to a first embodiment of the present invention.
도 6은 본 발명의 제 2 실시예에 따른 발광 다이오드의 사시도.6 is a perspective view of a light emitting diode according to a second embodiment of the present invention;
도 7은 도 6의 선 B-B에서 취한 단면도.FIG. 7 is a sectional view taken on line B-B in FIG. 6; FIG.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
100: 기판 104: 리드패턴100: substrate 104: lead pattern
106: 관통홀 120: 발광칩106: through hole 120: light emitting chip
140: 배선 160: 몰딩부140: wiring 160: molding part
162: 방열몰드 164: 방열몰드판162: heat dissipation mold 164: heat dissipation mold plate
본 발명은 발광 다이오드에 관한 것으로, 특히 기판의 하부면의 단차형성을 방지할 수 있는 구조를 갖는 발광 다이오드에 관한 것이다.The present invention relates to a light emitting diode, and more particularly, to a light emitting diode having a structure capable of preventing the formation of steps in the lower surface of the substrate.
발광 다이오드(Light Emitting Diode; LED)는 화합물 반도체의 P-N 접합구조를 이용하여 주입된 소수캐리어(전자 또는 정공)를 만들어내고, 이들의 재결합에 의하여 소정의 빛을 발산하는 소자를 지칭한다. 상기와 같은 발광 다이오드를 이용한 발광 장치는 기존의 전구 또는 형광등에 비하여 소모 전력이 작고 수명이 수 내지 수십배에 이르러, 소모 전력의 절감과 내구성 측면에서 월등하다. 상기와 같은 발광 다이오드는 통상적으로 광을 방출하는 화합물 반도체인 발광칩과, 상기 발광칩을 실장하며 외부 전원을 인가하기 위한 외부 전원 공급부재가 형성된 기판과, 상기 발광칩을 봉지하여 보호하기 위한 몰딩부로 구성된다. 이때, 상기 몰딩부를 형성하기 위한 방법으로는 캐스팅 몰드 방식, 트랜스퍼몰드 방식 등이 있다.A light emitting diode (LED) refers to a device that generates a small number of carriers (electrons or holes) injected using a P-N junction structure of a compound semiconductor, and emits predetermined light by recombination thereof. The light emitting device using the light emitting diode as described above has a small power consumption and a lifetime of several to several tens of times compared to a conventional light bulb or a fluorescent lamp, and is superior in terms of reducing power consumption and durability. Such a light emitting diode typically includes a light emitting chip that is a compound semiconductor that emits light, a substrate on which the light emitting chip is mounted, and an external power supply member for applying external power is formed, and a molding for encapsulating and protecting the light emitting chip. It consists of wealth. In this case, a method of forming the molding part may include a casting mold method, a transfer molding method, and the like.
종래 기술에 따른 발광 다이오드 중 상기 트랜스퍼몰드 방식으로 몰딩부를 형성하는 발광 다이오드는 몰드 프레스(Mold Press)를 이용해 EMC(Epoxy Molding Compound)를 주입하고, 충분한 압력과 열로 상기 발광칩을 봉지하고 배선을 고정시키는 몰딩부를 형성하였다.Among the light emitting diodes according to the related art, the light emitting diode forming the molding part by the transfer molding method is injected with an epoxy molding compound (EMC) using a mold press, encapsulating the light emitting chip with sufficient pressure and heat, and fixing the wiring. The molding part was formed.
하지만, 상기 종래 기술에 따른 발광 다이오드는 기판에 형성된 리드패턴과 같은 외부 전원 공급부재의 두께 예를 들어, 리드패턴의 두께로 인해 기판의 하부면에는 단차가 형성된다. 상기와 같은 단차에 의해 트랜스퍼몰드 방식으로 몰딩부가 형성될 때 고압이 가해지면 단차에 의해 기판이 손상되는 문제점이 발생된다.However, in the light emitting diode according to the related art, a step is formed on the lower surface of the substrate due to the thickness of the external power supply member such as a lead pattern formed on the substrate, for example, the thickness of the lead pattern. When a high pressure is applied when the molding part is formed in the transfer molding method by the step as described above, a problem occurs in that the substrate is damaged by the step.
본 발명의 목적은 전술된 종래 기술의 문제점을 해결하기 위한 것으로서, 트 랜스퍼몰드 시 기판의 손상을 방지할 수 있는 발광 다이오드를 제공하는 것이다.An object of the present invention is to solve the problems of the prior art described above, and to provide a light emitting diode capable of preventing damage to the substrate during transfer molding.
상술한 목적을 달성하기 위해 본 발명은 관통홀이 형성된 기판과, 상기 관통홀이 형성된 영역 외의 기판 상에 실장된 발광칩과, 상기 발광칩에 외부전원을 인가하며 서로 이격되어 상기 기판의 일측 및 타측에 형성된 제 1 및 제 2 리드패턴과, 상기 발광칩을 봉지하고 관통홀을 충진하는 몰딩부를 포함하는 것을 특징으로 하는 발광 다이오드를 제공한다.In order to achieve the above object, the present invention provides a substrate having a through hole, a light emitting chip mounted on a substrate other than the region where the through hole is formed, and an external power source applied to the light emitting chip to be spaced apart from each other, It provides a light emitting diode comprising a first and second lead pattern formed on the other side, and a molding part for sealing the light emitting chip and filling the through hole.
이때, 상기 관통홀은 상기 제 1 리드패턴 또는 제 2 리드패턴의 적어도 일부영역 또는 제 1 및 제 2 리드패턴 사이에 형성될 수 있다.In this case, the through hole may be formed between at least a partial region of the first lead pattern or the second lead pattern or between the first and second lead patterns.
또한, 상기 몰딩부는 발광칩을 봉지하기 위한 렌즈부와, 상기 관통홀에 충진된 방열몰드와, 상기 기판 하부면의 제 1 및 제 2 리드패턴 사이에 형성된 방열몰드판을 포함할 수 있다. 이때, 상기 몰딩부는 트랜스퍼 몰드 방식으로 형성될 수 있다.The molding part may include a lens part for encapsulating the light emitting chip, a heat dissipation mold filled in the through hole, and a heat dissipation mold plate formed between the first and second lead patterns of the lower surface of the substrate. In this case, the molding part may be formed by a transfer mold method.
또한, 상기 제 1 및 제 2 리드패턴은 방열판을 포함할 수 있다.In addition, the first and second lead patterns may include a heat sink.
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상의 동일 부호는 동일한 요소를 지칭한다.However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms, and only the embodiments are intended to complete the disclosure of the present invention, and to those skilled in the art to fully understand the scope of the invention. It is provided to inform you. Like reference numerals in the drawings refer to like elements.
도 1은 본 발명의 제 1 실시예에 따른 발광 다이오드의 사시도이고, 도 2는 도 1의 A-A 선에서 취한 단면도이다.1 is a perspective view of a light emitting diode according to a first exemplary embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along the line A-A of FIG.
본 발명의 제 1 실시예에 따른 발광 다이오드는 도 1 및 도 2에 도시된 바와 같이 관통홀(106)이 형성된 기판(100)과, 상기 기판(100)의 하부면에 형성된 방열판(107)과, 상기 기판(100)의 상부면 및 하부면에 형성된 제 1 및 제 2 리드패턴(104a, 104b)과, 상기 제 1 리드패턴(104a) 상에 실장된 발광칩(120)과, 상기 발광칩(120)과 제 2 리드패턴(104b)을 전기적으로 연결하기 위한 배선(140)과, 상기 발광칩(120)과 배선(140)을 봉지하기 위한 몰딩부(160)를 포함한다.As shown in FIGS. 1 and 2, the light emitting diode according to the first embodiment of the present invention includes a substrate 100 having a through
상기 기판(100)은 발광칩(120)을 실장하고 외부전원을 인가할 수 있는 구조를 형성하기 위한 것으로서, 양면 인쇄 회로 기판(Double-Side Printed Circuit Board; D-S PCB)과 같이 베이스판의 양면에 리드패턴이 형성된 기판을 사용할 수 있다.The substrate 100 is to form a structure for mounting the
이러한 본 실시예에 따른 기판(100)은 베이스판(102)과, 상기 베이스판(102)의 일측 및 타측을 덮도록 형성된 제 1 및 제 2 리드패턴(104a, 104b)을 포함한다. 또한, 몰딩부(160)를 트랜스퍼 몰드 방식으로 형성 시 가해지는 높은 압력을 견디기 위해 기판(100)을 수직 관통하는 관통홀(106)을 포함한다. 이때, 상기 몰딩부(160)를 형성하기 위해 사용되는 재료인 EMC는 상기 관통홀(106)에 충진되어 방열몰드(162)를 형성하며, 상기 관통홀(106)을 통해 기판(100) 하부면의 제 1 및 제 2 리드패턴(104a, 104b) 사이에 충진되어 방열몰드판(164)을 형성한다.The substrate 100 according to the present exemplary embodiment includes a
즉, 상기 제 1 및 제 2 리드패턴(104a, 104b)으로 인해 형성된 단차를 보완 할 수 있도록 상기 몰딩부(160)를 형성하는 물질이 상기 관통홀(106)을 통해 베이스판(102) 하부면의 일측 및 타측에 형성된 제 1 및 제 2 리드패턴(104a, 104b) 사이에 충진되어 방열몰드판(164)을 형성한다. 이때, 상기 방열몰드판(164)과 제 1 및 제 2 리드패턴(104a, 104b)의 두께는 같은 것이 바람직하며, 이로 인해 본 실시예에 따른 기판(100)의 하부면은 평탄하게 형성된다.That is, a material forming the molding part 160 is formed on the bottom surface of the
본 실시예에 따른 발광 다이오드는 전술한 바와 같이 기판(100)의 하부면의 단차를 제거하여 트랜스퍼 몰드 공정 시 가해지는 압력이 기판(100) 하부면의 전체면적에 고르게 가해져 압력으로 인한 기판(100)의 파손을 방지할 수 있다.In the light emitting diode according to the present embodiment, as described above, the step of the lower surface of the substrate 100 is removed, so that the pressure applied during the transfer mold process is evenly applied to the entire area of the lower surface of the substrate 100, thereby causing the substrate 100 to be reduced. ) Can be damaged.
또한, 본 실시예에 따른 발광 다이오드는 제 1 및 제 2 리드패턴(104a, 104b)과 방열판(107)의 두께만큼 방열몰드판(164)이 형성되어 기판(100)의 하부면이 평탄해진다. 따라서, 상기 기판에 두꺼운 방열판(107)이 장착되더라도 그 두께만큼 방열몰드판(164)의 두께 역시 두꺼워져 기판(100)의 하부면이 평탄화되므로 종래보다 두꺼운 방열판의 사용이 가능하다. 또한, 이에 따라 발광 다이오드에서 발생되는 열을 보다 빨리 외부로 배출할 수 있어 열로 인해 손상될 가능성이 적은 신뢰성 있는 발광 다이오드를 제작할 수 있다.In addition, in the light emitting diode according to the present exemplary embodiment, the heat
한편, 상기 제 1 및 제 2 리드패턴(104a, 104b)은 구리(Cu)층(105d, 105a)과, 상기 구리(Cu)층(105d, 105a)의 표면에 형성되며 전기 전도성이 우수한 금(Au) 또는 은(Ag) 층(105c, 105f)과, 상기 금(Au) 또는 은(Ag)층을 형성하기 위한 버퍼층인 니켈(Ni)층(105b, 105e)을 포함한다. 이때, 상기 구리(Cu)층(105d, 105a)은 베이스판(102)의 전면에 형성되며, 상기 베이스판(102)의 하부면에 형성된 구 리(Cu)층(105d, 105a)의 하부면에는 열압착에 의해 방열판(107)을 부착시키기 위한 프리프레그(Pre-preg)층(101)이 형성된다. 또한, 상기 프리프레그(Pre-preg)층(101)의 하부면에는 방열판(107)이 형성되며, 상기 구리(Cu)로 형성된 구리(Cu)층(105d, 105a)과 방열판(107)을 감싸도록 금(Au)층 또는 은(Ag)층(105c, 105f)이 형성된다. 이때, 상기 금(Au)층 또는 은(Ag)층(105c, 105f)이 상기 구리(Cu)층(105d, 105a)과 방열판(107)에 형성될 수 있도록 상기 구리(Cu)층(105d, 105a) 및 방열판(107)과 금(Au)층 또는 은(Ag)층(105c, 105f) 사이에는 니켈(Ni)층(105b, 105e)이 형성될 수 있다.Meanwhile, the first and
상기 방열판(107)은 상기 발광칩(120)의 동작 시 생성되는 열을 빠르게 외부로 배출하기 위한 것으로서, 구리(Cu)와 같이 열전도성이 우수한 금속재질로 형성될 수 있다. 이러한 방열판(107)은 상기 베이스판(102)의 하부면에 형성될 수 있다.The
본 실시예에서는 상기 관통홀(106)을 형성할 때 상기 제 1 리드패턴(104a)의 일부영역이 중첩되도록 한다. 즉, 상기 관통홀(106)은 제 1 리드패턴(104a)의 적어도 일부영역과 제 1 리드패턴(104a)이 형성되지 않은 제 1 및 제 2 리드패턴(104a, 104b) 사이의 베이스판(102)에 형성된다. 따라서, 발광칩(120)에서 생성되는 열은 관통홀(106)에 형성된 방열몰드(162)와, 상기 방열몰드(162)와 연결된 방열몰드판(164)에 전달된다. 하지만, 이에 한정되는 것은 아니며, 상기 관통홀(106)은 제 2 리드패턴(104b)의 적어도 일부영역과 제 2 리드패턴(104b)이 형성되지 않은 제 1 및 제 2 리드패턴(104a, 104b) 사이의 베이스판(102)에 형성될 수도 있다. 하지만, 발광칩(120)의 동작 시 생성되는 열을 직접적으로 전달받는 제 1 리드패턴(104a)의 일부영역에 상기 관통홀(106)이 형성되는 것이 방열성능의 향상에 보다 바람직하다. 또한, 상기 관통홀(106)은 그 크기를 크게 하거나 관통홀(106)의 수를 증가시켜 제 1 및 제 2 리드패턴(104a, 104b)의 적어도 일부영역과 제 1 및 제 2 리드패턴(104a, 104b) 사이의 베이스판(102)에 형성될 수도 있다.In the present embodiment, when forming the through
상기와 같이 본 실시예에 따른 발광 다이오드는 발광칩(120)의 동작 시 발생되는 열이 상기 렌즈부(161)와 연결된 방열몰드(162)를 통해 방열몰드판(164)으로 전달되므로 발광칩(120)에서 생성되는 열을 보다 빠르게 외부로 배출할 수 있다. 또한, 상기 렌즈부(161)와 방열몰드(162) 및 방열몰드판(164)은 동일한 재질로 일체형으로 형성되므로 서로 상이한 재질의 경계면에서 나타나는 열저항 현상이 없으므로 열이 보다 빠르게 전달된다.As described above, in the light emitting diode according to the present embodiment, heat generated during the operation of the
또한, 상기와 같이 관통홀(106)을 형성함으로 인해 상기 렌즈부(161)는 방열몰드판(164)과 방열몰드(162)로 연결된다. 따라서, 상기 렌즈부(161)는 방열몰드판(164)에 의해 지지되므로 렌즈부(161)의 접착력이 보다 우수해진다.In addition, the
상기 발광칩(120)은 p-n 접합구조를 가지는 화합물 반도체 적층구조로서 소수 캐리어(전자 또는 정공)들의 재결합에 의하여 발광되는 현상을 이용한다. 상기 발광칩(120)은 제 1 및 제 2 반도체층(미도시)과 상기 제 1 및 제 2 반도체층 사이에 형성된 활성층(미도시)을 포함할 수 있다. 본 실시예에서는 상기 제 1 반도체층을 P형 반도체층으로하고, 제 2 반도체층을 N형 반도체층으로 한다. 또한, 상기 발광칩(120)의 상부 즉, P형 반도체층의 일면에는 P형 전극(미도시)이 형성되고, 발 광칩(120)의 하부 즉, N형 반도체층의 일면에는 N형 전극(미도시)이 형성된다. 이때, 상기 N형 전극은 제 1 리드패턴(104a)에 접하고, 상기 P형 전극은 배선(140)에 의해 제 2 리드패턴(104b)에 전기적으로 연결될 수 있다. 하지만 이에 한정되는 것은 아니며, 본 발명에 따른 발광칩(120)은 상기와 같은 수직형 발광칩 외에 수평형 발광칩을 사용할 수 있으며, 가시광 또는 자외선 등을 발광하는 다양한 종류의 발광칩을 사용할 수 있다.The
한편, 본 발명에 따른 발광소자는 상기 발광칩(120)과 리드패턴(104)을 전기적으로 연결하기 위해 배선(140)을 사용할 수 있다.Meanwhile, the light emitting device according to the present invention may use the
상기 배선(140)은 발광칩(120)과 제 2 리드패턴(104b)을 전기적으로 연결하기 위한 것으로서, 상기 배선(140)은 와이어 접합 공정 등의 공정을 통해 금(Au), 은(Ag) 또는 알루미늄(Al)과 같이 연성과 전기전도성이 우수한 금속으로 형성될 수 있다. 한편, 상기 발광칩(120)이 수평형일 경우 상기 제 1 및 제 2 리드패턴(104a, 104b)과 수평형 발광칩을 전기적으로 연결하기 위해 두 개의 배선을 사용할 수도 있다.The
상기 몰딩부(160)는 발광칩(120)을 봉지하고 상기 발광칩(120)과 연결된 배선(140)을 고정시키며, 기판(100) 하부면의 단차를 제거하기 위한 것으로서, 몰드 프레스(Mold Press)를 이용해 트랜스퍼 몰드 방식으로 형성된다. 또한, 상기 몰딩부(160)는 특정 형상으로 형성되어 발광칩(120)을 봉지하고 배선(140)을 고정시키기 위한 것뿐만 아니라 발광칩(120)에서 발산되는 빛을 모아주는 렌즈의 역할을 할 수도 있다. 이러한 몰딩부(160)는 발광칩(120)에서 방출된 광을 외부로 투과시키는 렌즈부의 역할을 해야 하므로, 통상 투명한 수지로 형성된다. 즉, 상기 몰딩부(160)는 발광칩(120)을 봉지하기 위한 렌즈부(161)와, 상기 렌즈부와 연결되어 관통홀(106)에 충진된 방열몰드(162)와, 상기 방열몰드(162)와 연결되어 제 1 및 제 2 리드패턴(104a, 104b) 사이에 충진된 방열몰드판(164)을 포함한다.The molding part 160 encapsulates the
이때, 상기 몰딩부(160) 내부에 상기 발광칩(120)으로부터 방출된 광을 산란에 의해 확산시킴으로써 균일하게 발광시키는 확산제(미도시)를 더 포함할 수 있다. 상기 확산제로는 티탄산바륨, 산화티탄, 산화알루미늄, 산화규소 등이 사용될 수 있다. 또한, 상기 몰딩부(160) 내부에는 형광체(미도시)를 더 포함할 수 있다. 상기 형광체는 발광칩(120)으로 부터 발광된 광의 일부를 흡수하여 흡수된 광과 상이한 파장의 광을 방출하는 것으로서, 임자결정(Host Lattice)과 적절한 위치에 불순물이 혼입된 활성이온으로 구성된다. 상기 활성이온들의 역할은 발광과정에 관여하는 에너지 준위를 결정함으로써 발광색을 결정하며, 그 발광색은 결정구조 내에서 활성이온이 갖는 기저상태와 여기 상태의 에너지 차(Energy Gap)에 의해 결정된다. 이러한 형광체와 확산제는 상기 렌즈부(161)에 포함되는 것이 바람직하다.In this case, the molding unit 160 may further include a diffusion agent (not shown) to uniformly emit light by diffusing light emitted from the
다음은 본 발명의 제 1 실시예에 따른 발광 다이오드의 제조공정에 대해 도면을 참조하여 설명하고자 한다.Next, a manufacturing process of a light emitting diode according to a first embodiment of the present invention will be described with reference to the accompanying drawings.
도 2 및 도 3 내지 도 5은 본 발명의 제 1 실시예에 따른 발광 다이오드의 제조공정을 설명하기 위한 사시도이다.2 and 3 to 5 are perspective views for explaining the manufacturing process of the light emitting diode according to the first embodiment of the present invention.
도 2 및 도 3을 참조하면, 본 발명의 제 1 실시예에 따른 발광 다이오드는 우선, 베이스판(102)의 일측 및 타측을 둘러싸는 제 1 및 제 2 리드패턴(104a, 104b)과 방열판(107)을 형성하고, 상기 제 1 리드패턴(104a)의 일부영역과 베이스판(102)을 관통하는 관통홀(106)을 형성한다.2 and 3, a light emitting diode according to a first exemplary embodiment of the present invention firstly includes first and second
베이스판에 D/F(Dry Film) 공정을 거쳐 패턴을 형성한 후, 베이스판(102)과 프리프레그(Pre-preg)층(101)과 구리(Cu)층(105d, 105a) 및 방열판(107)을 겹쳐 쌓는 레이업 공정(Lay-Up)을 수행한다. 또한, 상기와 같이 레이업 공정이 완료된 기판(100)을 프레스(Press)기에 공급하고 가압 및 가열에 의해 프리프레그를 용융/경화시켜 구리(Cu)층(105d, 105a) 및 방열판(107)과 베이스판(102)을 접착한다. 상기와 같이 구리(Cu)층(105d, 105a) 및 방열판(107)과 베이스판(102)이 접착된 기판(100)에 관통홀(106)과 연결홀(108)을 형성하는 드릴링(Drilling)공정을 수행한다. 이때, 상기 관통홀(106)은 이후 형성될 제 1 리드패턴(104a)의 일부영역과 제 1 및 제 2 리드패턴(104a, 104b) 사이의 베이스판(102)에 겹쳐 형성되며, 상기 연결홀(108)은 단위 발광 다이오드로 분리하기 위해 기판(100)을 절단하는 경계면에 형성되는 것이 바람직하다. 이후, 이를 패터닝하여 서로 이격된 제 1 및 제 2 리드패턴(104a, 104b)과, 방열판(107)을 형성한다.After the pattern is formed on the base plate through a dry film (D / F) process, the
상기와 같이 관통홀(106)과 연결홀(108)을 형성한 후 기판(100)의 상부면과 하부면의 도전층 즉, 제 1 및 제 2 리드패턴(104a, 104b)을 각각 전기적으로 연결하기 위해 무전해 동도금 공정을 수행하여 상기 연결홀(108)의 내주연을 도금하는 1차 도금을 실시한다. 이때, 상기 관통홀(106)의 내주연 역시 연결홀(108)과 동일하게 도금될 수 있다.After forming the through
이후, 관통홀(106)과 연결홀(108) 가공 시 구리(Cu)층(105d, 105a) 및 방열판(107)에 발생하는 불필요한 요철 부분(Burr)과 관통홀(106)과 연결홀(108) 속의 이물질 등을 제거하는 공정을 실시한다.Subsequently, unnecessary burrs and through
다음으로, 황산니켈, 염화암모늄, 붕산용액 또는 염화니켈을 첨가한 용액에 구리(Cu)층(105d, 105a) 및 방열판(107)이 형성된 기판(100)을 음극으로 하고 도금하고자 하는 금속 즉, 니켈(Ni)을 양극으로 배치한 뒤 직류 전류를 도통시킨다. 또한, 상기 니켈(Ni)층(105b, 105e)을 형성한 후 동일한 방법으로 금(Au) 또는 은(Ag)을 도금하여 금(Au)층 또는 은(Ag)층(105c, 105f)을 형성한다. 상기와 같이 직류 전류를 도통시켜 용액속의 금속이 전기 화학 반응에 의해 환원되도록 하여 음극의 기판(100)에 금속의 얇은 피막을 형성하는 2차 도금을 실시한다. 상기 2차 도금을 실시함으로서 무전해동 도금된 연결홀(108) 내벽과 표면에 전기적으로 금(Au)층 또는 은(Ag)층을 도금하여 안정된 회로 두께를 형성할 수 있으며, 제 1 및 제 2 리드패턴(104a, 104b)이 높은 도전성을 갖게 된다.Next, a metal to be plated using a substrate 100 on which copper (Cu) layers 105d and 105a and a
상기와 같이 제작된 기판(100) 표면의 오염 물질을 제거하는 수세 공정과 같은 공정을 수행한 후, 연결홀(108)이 형성된 영역을 절단하는 기판(100) 절단 공정을 수행한다. 하지만 이에 한정되는 것은 아니며, 상기 기판(100) 절단 공정은 발광 다이오드 제작 공정의 마지막 단계 즉, 몰딩부(160)가 형성된 이후에 실시할 수도 있다.After performing a process such as a washing process for removing contaminants on the surface of the substrate 100 manufactured as described above, a substrate 100 cutting process is performed to cut a region in which the
다음으로, 도 4를 참조하면, 상기 제 1 리드패턴(104a) 상에 발광칩(120)을 실장하고 발광칩(120)과 제 2 리드패턴(104b)을 배선(140)으로 연결한다.Next, referring to FIG. 4, the
상기 발광칩(120)은 여러 가지 성장 및 증착 방법을 사용하여 별도로 제작될 수 있으며, 이러한 발광칩(120)을 발광칩(120) 실장 장비를 이용해 상기 제 1 리드패턴(104a) 상에 실장한다. 이때, 상기 발광칩(120)은 은 페이스트(Silver Paste)와 같은 접착부재(미도시)를 이용해 실장할 수 있다. 또한, 상기와 같이 발광칩(120)을 실장 한 후 상기 발광칩(120)과 제 2 리드패턴(104b)을 배선(140)으로 연결하기 위해 와이어 접합 공정을 수행할 수 있으며, 이러한 배선(140)으로는 금(Au), 은(Ag) 또는 알루미늄(Al)과 같이 연성과 전기 전도성이 우수한 금속을 사용할 수 있다.The
이후, 도 5에 도시된 바와 같이 발광칩(120)과 배선(140)을 봉지하여 보호할 수 있는 몰딩부(160)를 형성하여 본 실시예에 따른 발광 다이오드를 완성한다.Subsequently, as shown in FIG. 5, the molding unit 160 may be formed to encapsulate and protect the
상기 몰딩부(160)는 몰드 프레스(미도시)를 이용해 EMC를 주입하고, 충분한 압력과 열을 가하여 형성할 수 있다. 이때, 본 실시예에서는 상기 EMC가 기판(100)에 형성된 관통홀(106)에 충진되어 방열몰드(162)가 형성되며, 관통홀(106)을 통해 제 1 및 제 2 리드패턴(104a, 104b) 사이에 충진되어 방열몰드판(164)이 형성된다.The molding part 160 may be formed by injecting EMC using a mold press (not shown) and applying sufficient pressure and heat. At this time, in the present embodiment, the EMC is filled in the through
상기와 같이 제 1 및 제 2 리드패턴(104a, 104b) 사이에 EMC가 충진되어 기판(100) 하부면에 단차가 형성되지 않으며, 트랜스퍼 몰드 시 가해지는 고압(약 1톤)에 의해 기판(100)이 파손되는 것을 방지할 수 있다.As described above, the EMC is filled between the first and second
다음은 본 발명의 제 2 실시예에 따른 발광 다이오드에 대해 도면을 참조하여 살펴보고자 한다. 후술할 내용 중 전술한 제 1 실시예와 중복되는 설명은 생략 하거나 간략히 설명하기로 한다.Next, a light emitting diode according to a second exemplary embodiment of the present invention will be described with reference to the accompanying drawings. The description overlapping with the first embodiment described above will be omitted or briefly described.
도 6은 본 발명의 제 2 실시예에 따른 발광 다이오드의 사시도이고, 도 7은 도 6의 선 B-B에서 취한 단면도이다.6 is a perspective view of a light emitting diode according to a second exemplary embodiment of the present invention, and FIG. 7 is a cross-sectional view taken along line B-B of FIG. 6.
본 발명의 제 2 실시예에 따른 발광 다이오드는 도 6 및 도 7에 도시된 바와 같이 관통홀(106)이 형성된 기판(100)과, 상기 기판(100)의 상부면 및 하부면에 형성된 제 1 및 제 2 리드 패턴(103a, 103b)과, 상기 제 1 리드 패턴(103a) 상에 실장된 발광칩(120)과, 상기 발광칩(120)과 제 2 리드 패턴(103b)을 전기적으로 연결하기 위한 배선(140)과, 상기 발광칩(120) 및 배선(140)을 봉지하기 위한 몰딩부(160)를 포함한다.As shown in FIGS. 6 and 7, the light emitting diode according to the second embodiment of the present invention has a substrate 100 having a through
상기 기판(100)은 상기 발광칩(120)을 실장하고 외부전원을 인가하기 위한 구조를 형성하기 위한 것으로서, 전술한 제 1 실시예와 동일하게 양면 인쇄 회로 기판(Double-Side Printed Circuit Board; D-S PCB)과 같이 기판의 양면에 리드패턴이 형성된 기판을 사용할 수 있다.The substrate 100 is to form a structure for mounting the
이때, 전술한 제 1 실시예에서는 상기 관통홀(106)을 제 1 리드패턴(103a) 또는 제 2 리드패턴(103b)의 일부영역과 제 1 및 제 2 리드패턴(103a, 103b)이 형성되지 않은 제 1 및 제 2 리드패턴(103a, 103b) 사이의 베이스판(102)에 형성하였으나, 본 실시예에서는 상기 관통홀(106)을 제 1 리드패턴(103a)과 제 2 리드패턴(103b) 사이에 형성한다. 즉, 제 1 및 제 2 리드패턴(103a, 103b)이 형성되지 않은 베이스판(102)에 관통홀(106)이 형성된다.At this time, in the above-described first embodiment, a partial region of the
또한, 본 실시예에 따른 발광 다이오드의 제 1 및 제 2 리드패턴(103a, 103b)은 베이스판(102)의 표면에 형성된 구리(Cu)층(101d, 101a)과, 상기 구리(Cu)층(101d, 101a)의 표면에 형성된 금(Au)층 또는 은(Ag)층(101f, 101c)을 포함한다. 이때, 상기 구리(Cu)층(101d, 101a)의 표면에 금(Au)층 또는 은(Ag)층을(101f, 101c) 형성하기 위해 상기 구리(Cu)층(101d, 101a)과 금(Au)층 또는 은(Ag)층(101f, 101c) 사이에는 니켈(Ni)층(101e, 101b)이 형성될 수 있다. 즉, 본 발명에 따른 발광 다이오드는 제 1 및 제 2 리드패턴(103b, 103a)에 방열판(107)이 형성되지 않은 발광 다이오드에도 적용될 수 있으며, 그에 따른 효과 역시 전술한 제 1 실시예와 동일하게 나타날 수 있다.In addition, the first and second
이상에서는 도면 및 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to the drawings and embodiments, those skilled in the art can be variously modified and changed within the scope of the invention without departing from the spirit of the invention described in the claims below. I can understand.
예를 들어, 본 실시예에서는 발광칩이 리드패턴 상에 실장된 경우를 예로 하여 설명하였으나 이에 한정되는 것은 아니며, 발광칩이 베이스판 상에 실장되는 경우에도 본 발명이 적용될 수 있다.For example, in the present embodiment, the case where the light emitting chip is mounted on the lead pattern has been described as an example. However, the present invention is not limited thereto, and the present invention may be applied to the case where the light emitting chip is mounted on the base plate.
상술한 바와 같이 본 발명은 기판 하부면의 단차를 제거하여 트랜스터 몰드 공정 시 가해지는 압력이 기판 하부면의 전체면적에 고르게 가해져 압력으로 인한 기판의 파손을 방지할 수 있는 발광 다이오드를 제공할 수 있다.As described above, the present invention can provide a light emitting diode capable of preventing the breakage of the substrate due to the pressure by removing the step of the lower surface of the substrate so that the pressure applied during the transfer mold process is evenly applied to the entire area of the lower surface of the substrate. have.
또한, 기판 하부면의 단차 제거가 용이하여 종래보다 두꺼운 방열판을 사용 할 수 있으며, 상기 방열판과 기판 하부면의 단차 제거 시 형성되는 방열몰드에 의해 발광칩의 동작 시 발생되는 열을 보다 빠르게 외부로 배출할 수 있어 열에 의한 발광 다이오드의 손상을 최소화하여 신뢰성 있는 발광 다이오드를 제공할 수 있다.In addition, it is easy to remove the step of the lower surface of the substrate can be used than the conventional heat sink, and the heat generated during the operation of the light emitting chip by the heat dissipation mold formed when the step of removing the heat sink and the lower surface of the substrate to the outside more quickly It can be discharged to minimize the damage of the light emitting diode due to heat can provide a reliable light emitting diode.
또한, 몰딩부와 방열몰드 및 방열몰드판은 동일한 재질로 일체형으로 형성되므로 서로 상이한 재질의 경계면에서 나타나는 열저항 현상이 없으므로 발광칩에서 생성되는 열을 보다 빠르게 외부로 배출할 수 있다.In addition, since the molding part, the heat dissipation mold, and the heat dissipation mold plate are integrally formed of the same material, there is no heat resistance phenomenon occurring at the interface of different materials so that heat generated from the light emitting chip can be discharged to the outside more quickly.
또한, 기판에 형성된 관통홀에 의해 몰딩부가 방열몰드판과 방열몰드로 연결되어 방열몰드판에 의해 지지되므로 몰딩부의 접착력이 보다 우수해진다.In addition, since the molding part is connected to the heat dissipation mold plate and the heat dissipation mold by the through hole formed in the substrate, and is supported by the heat dissipation mold plate, the adhesion of the molding part is more excellent.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060096351A KR101309764B1 (en) | 2006-09-29 | 2006-09-29 | Light emitting diode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060096351A KR101309764B1 (en) | 2006-09-29 | 2006-09-29 | Light emitting diode |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110145397A Division KR101297402B1 (en) | 2011-12-29 | 2011-12-29 | Light emitting diode |
KR1020130050375A Division KR101367382B1 (en) | 2013-05-06 | 2013-05-06 | Light emitting diode |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080029571A true KR20080029571A (en) | 2008-04-03 |
KR101309764B1 KR101309764B1 (en) | 2013-09-23 |
Family
ID=39532120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060096351A KR101309764B1 (en) | 2006-09-29 | 2006-09-29 | Light emitting diode |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101309764B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130175571A1 (en) * | 2011-12-05 | 2013-07-11 | Toyoda Gosei Co., Ltd. | Semiconductor light emitting element, method for producing semiconductor light emitting element and light emitting device |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR200342680Y1 (en) | 2003-10-13 | 2004-02-19 | 주식회사 티씨오 | Lead Frame Structure of Surface Mounting Type Lighting Diode |
JP2006093470A (en) | 2004-09-24 | 2006-04-06 | Toshiba Corp | Lead frame, light-emitting device, and manufacturing method thereof |
JP2006237190A (en) * | 2005-02-24 | 2006-09-07 | Toshiba Discrete Technology Kk | Semiconductor light emitting device |
-
2006
- 2006-09-29 KR KR1020060096351A patent/KR101309764B1/en active IP Right Grant
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130175571A1 (en) * | 2011-12-05 | 2013-07-11 | Toyoda Gosei Co., Ltd. | Semiconductor light emitting element, method for producing semiconductor light emitting element and light emitting device |
US8791469B2 (en) * | 2011-12-05 | 2014-07-29 | Toyoda Gosei Co., Ltd. | Semiconductor light emitting element having a plurality of substrate cutouts and semiconductor layer side surface projections |
Also Published As
Publication number | Publication date |
---|---|
KR101309764B1 (en) | 2013-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1253650B1 (en) | Surface-mount type light emitting diode and method for manufacturing the same | |
CN102610709B (en) | Package carrier and method for manufacturing the same | |
TWI420695B (en) | Compound semiconductor device package module structure and fabricating method thereof | |
US9490184B2 (en) | Light emitting device and manufacturing method thereof | |
KR20090072941A (en) | High Power LED Package and Fabricating Method thereof | |
US8415703B2 (en) | Semiconductor chip assembly with post/base/flange heat spreader and cavity in flange | |
KR20100089115A (en) | Method of manufacturing light emitting diode unit and light emitting diode unit manufactured by the method | |
JP2006100753A (en) | Semiconductor module and its manufacturing method | |
KR101051690B1 (en) | Optical package and manufacturing method of the same | |
US10608146B2 (en) | Production of radiation-emitting components | |
KR101309764B1 (en) | Light emitting diode | |
KR101367382B1 (en) | Light emitting diode | |
KR101297402B1 (en) | Light emitting diode | |
JP2008021795A (en) | Light source device | |
KR101677063B1 (en) | Lead Flame Substrate for LED Package and Method of Manufacturing of The Same | |
KR100814014B1 (en) | Light-emitting diode with high efficiency | |
CN108963054B (en) | Crystal-coated light-emitting diodes and its manufacturing method | |
KR101129002B1 (en) | Optical package and manufacturing method of the same | |
TWI362122B (en) | Light-emitting diode package structure and method for manufacturing the same | |
US10483446B2 (en) | Electronic device | |
KR101146659B1 (en) | Optical package and manufacturing method of the same | |
KR101136392B1 (en) | Optical package and manufacturing method of the same | |
KR101146656B1 (en) | Optical package and manufacturing method of the same | |
KR101130688B1 (en) | LED package with radiating structure and Its manufacturing method | |
KR101856217B1 (en) | Film type optical component package and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
AMND | Amendment | ||
A107 | Divisional application of patent | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
A107 | Divisional application of patent | ||
AMND | Amendment | ||
J201 | Request for trial against refusal decision | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20160601 Year of fee payment: 4 |