KR20080028570A - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR20080028570A
KR20080028570A KR1020060093993A KR20060093993A KR20080028570A KR 20080028570 A KR20080028570 A KR 20080028570A KR 1020060093993 A KR1020060093993 A KR 1020060093993A KR 20060093993 A KR20060093993 A KR 20060093993A KR 20080028570 A KR20080028570 A KR 20080028570A
Authority
KR
South Korea
Prior art keywords
electrode
conductor
amorphous silicon
contact hole
layer
Prior art date
Application number
KR1020060093993A
Other languages
English (en)
Inventor
허성권
유춘기
이율규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060093993A priority Critical patent/KR20080028570A/ko
Publication of KR20080028570A publication Critical patent/KR20080028570A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 실시예에 따르면, 반도체와 접촉 보조 부재를 형성함과 동시에 게이트 절연막에 접촉 구멍을 형성하고, 접촉 구멍을 통하여 드러난 알루미늄 계열 금속의 게이트 패드를 데이터선과 동일한 물질로 만들어지는 접촉 매개 부재로 덮어 보호하여 알루미늄 계열 금속이 접촉 보조 부재와 직접 접촉하는 것을 방지하여 알루미늄 또는 알루미늄 합금의 부식을 효과적으로 방지할 수 있고, 하나의 노광 마스크를 이용하여 투명 전극 및 반사 전극을 포함하는 화소 전극을 접촉 보조 부재와 함께 형성함으로써, 박막 트랜지스터 표시판의 제조 비용을 감소할 수 있다.
Figure P1020060093993
반투과, 게이트선, 알루미늄, ITO, 부식, 접촉 매개 부재, 화소 전극, 노광 마스크

Description

박막 트랜지스터 표시판 및 그 제조 방법{THIN FILM TRANSISTOR PANEL AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고,
도 2는 도 1의 액정 표시 장치를 II-II'-II''-II''' 선을 따라 잘라 도시한 단면도이고,
도 3, 도 5, 도 8, 그리고 도 10은 도 1 및 도 2에 도시한 액정 표시 장치의 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 박막 트랜지스터 표시판을 차례로 도시한 배치도이고,
도 4는 도 3의 박막 트랜지스터 표시판을 IV-IV'-IV''-IV''' 선을 따라 잘라 도시한 단면도이고,
도 6은 도 5의 박막 트랜지스터 표시판을 VI-VI'-VI''-VI''' 선을 따라 잘라 도시한 단면도이고,
도 7a 내지 도 7f는 도 5 및 도 6에 도시한 박막 트랜지스터 표시판의 중간 구조를 형성하는 과정을 단계별로 나타낸 단면도이고,
도 9는 도 8의 박막 트랜지스터 표시판을 IX-IX'-IX''-IX''' 선을 따라 잘라 도시한 단면도이고,
도 11은 도 10의 박막 트랜지스터 표시판을 XI- XI'- XI''- XI''' 선을 따라 잘라 도시한 단면도이고,
도 12a 내지 도 12f는 박막 트랜지스터 표시판의 투명 전극 및 반사 전극을 포함하는 화소 전극을 형성하는 과정을 단계별로 나타낸 단면도이다.
본 발명은 액정 표시 장치, 이를 위한 표시판에 관한 것이다.
일반적으로 액정 표시 장치는 전계 생성 전극과 편광판이 구비된 한 쌍의 표시판 사이에 위치한 액정층을 포함한다. 전계 생성 전극은 액정층에 전계를 생성하고 이러한 전계의 세기가 변화함에 따라 액정 분자들의 배열이 변화한다. 예를 들면, 전계가 인가된 상태에서 액정층의 액정 분자들은 그 배열을 변화시켜 액정층을 지나는 빛의 편광을 변화시킨다. 편광판은 편광된 빛을 적절하게 차단 또는 투과시켜 밝고 어두운 영역을 만들어냄으로써 원하는 영상을 표시한다.
액정 표시 장치는 스스로 발광하지 못하는 수광형 표시 장치이므로 별개로 구비된 후광 장치(backlight unit)의 램프에서 나오는 빛을 액정층을 통과시키거나 자연광 등 외부에서 들어오는 빛을 액정층을 일단 통과시켰다가 다시 반사하여 액정층을 다시 통과시킨다. 전자의 경우를 투과형(transmissive) 액정 표시 장치라 하고 후자의 경우를 반사형(reflective) 액정 표시 장치라 하는데, 후자의 경우는 주로 중소형 표시 장치에 사용된다. 또한, 환경에 따라 후광 장치를 사용하기도 하고 외부광을 사용하기도 하는 반투과형 또는 반사-투과형 액정 표시 장치가 개발 되어 주로 중소형 표시 장치에 적용되고 있다.
이러한 액정 표시 장치는 스위칭 소자를 포함하는 화소와 표시 신호선이 구비된 표시판, 그리고 표시 신호선 중 게이트선에 게이트 신호를 내보내어 화소의 스위칭 소자를 턴온/턴오프하는 복수의 스테이지를 가지는 게이트 구동부를 포함한다.
게이트 구동부의 스테이지에는 게이트 온/오프 전압, 클록 신호 등이 입력되어 이들 신호는 각 스테이지 한쪽 편에 연결되어 있는 신호선으로 공급된다.
게이트 구동부가 기판 외부에 형성되어 있는 경우, 게이트 온/오프 전압을 게이트 구동부의 스테이지에 공급하기 위해서는 온/오프 신호선과 게이트 구동부의 각 스테이지를 연결하는 패드부가 필요하다. 이때, 이러한 패드부와 신호선을 연결하기 위하여, 신호선을 드러내는 접촉 구멍을 형성하고, ITO 등으로 이루어진 연결 부재를 이용하여 접촉 구멍을 통하여 신호선과 게이트 구동부의 각 스테이지를 연결하게 된다.
한편, 표시 장치의 면적이 커짐에 따라, 신호선 또한 길어지고 그에 따라 저항이 커진다. 이와 같이 저항이 커지면 신호 지연 또는 전압 강하 따위의 문제가 생길 수 있고 이를 해결하기 위해서는 비저항이 낮은 재료로 신호선을 형성할 필요가 있다. 비저항이 낮은 재료 중 하나가 알루미늄(Al)을 포함하는 합금이며, 일반적으로 다른 금속과 함께 다중막의 형태로 신호선을 이룬다.
액정 표시 장치의 박막 트랜지스터 표시판은 게이트 층, 데이터 층 및 반도체 층을 포함한 복수의 박막으로 이루어진다. 이들 박막은 별도의 마스크를 사용하 여 포토리소그라피 공정에 의하여 개별적으로 패터닝된다. 그런데, 하나의 마스크 수가 증가할 때마다 노광, 현상, 식각 등의 공정이 추가되어 제조 비용 및 시간이 현저하게 증가한다.
그러나 알루미늄을 포함하는 신호선이 표시 장치의 화소 전극이나 연결 부재로 사용되는 ITO 등과 접촉하게 되면, 알루미늄이 산화 및 부식될 수 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 이러한 문제점을 해결하는 것으로서, 알루미늄을 포함하는 신호선과 ITO 등과의 접촉에 의한 산화 및 부식을 방지할 수 있는 반투과형 액정 표시 장치 및 그 제조 방법을 제공하고, 특히 액정 표시 장치의 제조 비용 및 시간을 절약할 수 있으면서도 알루미늄을 포함하는 신호선의 산화 및 부식을 방지할 수 있는 반투과형 액정 표시 장치 및 그 제조 방법을 제공하는 것이다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 기판, 상기 기판 위에 형성되어 있으며, 외부 구동 회로와의 연결을 위한 끝부분을 포함하는 게이트선, 상기 기판 위에 형성되어 있으며, 상기 게이트선의 끝부분을 노출하는 제1 접촉 구멍을 가지는 게이트 절연막, 상기 게이트 절연막 위의 소정 영역에 형성되어 있는 제1 반도체층, 상기 게이트 절연막 및 제1 반도체층 위에 형성되어 있으며, 소스 전극을 포함하는 데이터선, 상기 소스 전극과 소정 간격을 두고 마주하고 있는 드레인 전극, 상기 게이트 절연막 위에 형성되어 있으며, 상기 제1 접촉 구멍을 통하여 상기 게이트선의 끝부분과 연결되어 있는 도전체, 상기 데이터선, 상기 드레인 전극 및 상기 도전체 위에 형성되어 있으며 상기 드레인 전극을 드러내는 제2 접촉 구멍을 가지는 보호막, 그리고 상기 보호막 위에 형성되어 있고, 상기 제2 접촉 구멍을 통해 상기 드레인 전극과 연결되어 있으며, 투명 전극과 상기 투명 전극의 일부 위에 형성되어 있는 반사 전극을 포함하는 화소 전극을 포함한다.
상기 보호막은 상기 도전체의 일부를 드러내는 제3 접촉 구멍을 더 가지고, 상기 박막 트랜지스터 표시판은 상기 보호막 위에 형성되어 있고 상기 제3 접촉 구멍을 통하여 상기 도전체와 연결되어 있는 접촉 보조 부재를 더 포함할 수 있다.
상기 박막 트랜지스터 표시판은 상부 보호막 및 하부 보호막을 더 포함하고, 상기 상부 보호막의 표면에는 요철 구조가 형성되어 있을 수 있다.
상기 박막 트랜지스터 표시판은 상기 게이트선의 끝부분과 상기 도전체 사이에 형성되어 있는 제2 반도체를 더 포함하고, 상기 제2 반도체는 상기 제1 접촉 구멍과 정렬된 제4 접촉 구멍을 가지며, 상기 도전체는 상기 제1 및 제4 접촉 구멍을 통하여 상기 게이트선의 끝부분 과 연결되어 있을 수 있다.
상기 제2 반도체의 평면 모양은 상기 제4 접촉 구멍을 제외하면 상기 제1 도전체의 평면 모양과 실질적으로 동일할 수 있다.
상기 게이트선은 알루미늄 또는 알루미늄-네오디뮴 합금을 포함할 수 있다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 기판 위에 제1 신호선을 형성하는 단계, 상기 제1 신호선 위에 게이트 절연막을 적층하는 단계, 상기 게이트 절연막 위에 진성 비정질 규소층을 적층하는 단계, 상기 비정질 규소층 위에 불순물 비정질 규소층을 적층하는 단계, 상기 불순물 비정질 규소층 위에 위치에 따라 두께가 다르며 상기 불순물 비정질 규소층의 제1 부분을 노출하는 감광막을 형성하는 단계, 상기 감광막을 마스크로 삼아 상기 불순물 비정질 규소층, 상기 진성 비정질 규소층 및 상기 게이트 절연막을 패터닝하여 불순물 반도체 및 진성 반도체를 형성함과 동시에 상기 게이트 절연막에 상기 제1 신호선의 일부를 드러내는 제1 접촉 구멍을 형성하는 단계, 상기 불순물 반도체 위에 제2 신호선 및 드레인 전극을 형성함과 동시에, 상기 제1 접촉 구멍을 통하여 상기 제1 신호선과 연결되는 도전체를 형성하는 단계, 상기 데이터선, 상기 드레인 전극 및 상기 도전체 위에 상기 드레인 전극의 일부를 노출하는 제2 접촉 구멍을 가지는 보호막을 형성하는 단계, 그리고 상기 보호막 위에 투명 전극 및 반사 전극을 포함하는 화소 전극을 형성하는 단계를 포함할 수 있다.
상기 불순물 반도체, 진성 반도체 및 제1 접촉 구멍을 형성하는 단계는 상기 감광막을 식각 마스크로 하여 상기 불순물 비정질 규소층의 제1 부분과 그 아래의 진성 비정질 규소층 부분 및 게이트 절연막 부분을 식각하여 제거하는 단계, 상기 감광막의 두께를 줄여 상기 불순물 비정질 규소층의 제2 부분을 노출시키는 단계, 상기 불순물 비정질 규소층의 제2 부분과 그 아래의 진성 비정질 규소층 부분을 제거하는 단계, 그리고 상기 감광막을 제거하는 단계를 포함할 수 있다.
상기 감광막 형성 단계는, 상기 감광막을 도포하는 단계, 그리고 투광 영역, 반투광 영역 및 차광 영역을 가지는 마스크를 통하여 상기 감광막을 노광하는 단계를 포함하며, 상기 투광 영역은 상기 불순물 비정질 규소층의 제1 부분에 대응하 고, 상기 반투광 영역은 상기 불순물 비정질 규소층의 제2 부분에 대응할 수 있다.
상기 화소 전극을 형성하는 단계는 상기 보호막 위에 투명 도전체를 적층하는 단계, 상기 투명 도전체 위에 반사성 도전체를 적층하는 단계, 상기 반사성 도전체 위에, 위치에 따라 두께가 다르며, 상기 화소 전극이 형성될 위치에 배치되는 감광막을 형성하는 단계, 상기 감광막을 식각 마스크로 하여 노출된 상기 반사성 도전체 및 상기 투명 도전체를 식각하여 제거하는 단계, 상기 감광막의 두께를 줄여 상기 감광막이 반사 전극이 형성될 위치에 배치되도록 하는 단계, 상기 감광막을 식각 마스크로 하여 상기 반사성 도전체를 식각하여 반사 전극을 형성하는 단계, 그리고 상기 반사 도전체 위에 남아 있는 감광막을 제거하는 단계를 포함할 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 액정 표시 장치에 대하여 도면을 참조하여 상세하게 설명한다.
그러면 도 1 및 도 2를 참고로 하여 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고, 도 2는 도 1의 액정 표시 장치를 II-II'-II''-II''' 선을 따라 잘라 도시한 단면도이다.
본 발명의 실시예에 따른 액정 표시 장치는 서로 마주하는 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200), 그리고 두 표시판(100, 200) 사이에 들어 있는 액정층(3)을 포함한다.
먼저, 박막 트랜지스터 표시판(100)에 대하여 설명한다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121) 및 복수의 유지 전극선(storage electrode line)(131)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 위로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.
유지 전극선(131)은 소정의 전압을 인가 받으며 게이트선(121)과 거의 나란하게 뻗는다. 각 유지 전극선(131)은 인접한 두 게이트선(121) 사이에 위치하며 두 게이트선(121) 중 아래쪽에 가깝다. 유지 전극선(131)은 아래위로 확장된 유지 전극(storage electrode)(137)을 포함한다. 그러나 유지 전극선(131)의 모양 및 배치는 여러 가지로 변형될 수 있다.
게이트선(121) 및 유지 전극선(131)은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항이 낮은 알루미늄(Al)이나 알루미늄-네오디뮴 합금(AlNd)과 같은 알루미늄 합금 따위의 알루미늄 계열 금속 등으로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있고, 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
게이트선(121) 및 유지 전극선(131)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80°인 것이 바람직하다.
게이트선(121) 및 유지 전극선(131) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다. 게이트 절연막(140)은 게이트 패드(129)의 일부를 드러내는 복수의 접촉 구멍(141)을 가진다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세 로 방향으로 뻗어 있으며, 게이트 전극(124)을 향하여 뻗어 나온 복수의 돌출부(projection)(154)를 포함하고, 돌출부(154)로부터 복수의 확장부(157)가 연장되어 있다. 선형 반도체(151)는 게이트선(121) 및 유지 전극선(131) 부근에서 너비가 넓어져 이들을 폭넓게 덮고 있다.
반도체(151) 위에는 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 저항성 접촉 부재(161, 165)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 선형 저항성 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 저항성 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 배치되어 있다.
반도체(151, 154, 157)와 저항성 접촉 부재(161, 163, 165)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 경사각은 30° 내지 80° 정도이다.
저항성 접촉 부재(161, 163, 165) 및 게이트 절연막(140) 위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175), 그리고 복수의 접촉 매개 부재(interconnection)(178)가 형성이 형성되어 있다. 또한, 접촉 매개 부재(178) 아래에는 섬형 저항성 접촉 부재(168) 및 그 아래의 섬형 반도체(158)가 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121) 및 유지 전극선(131)과 교차한다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 J자형으로 굽은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
드레인 전극(175)은 데이터선(171)과 분리되어 있으며 게이트 전극(124)을 중심으로 소스 전극(173)과 마주한다. 각 드레인 전극(175)은 넓은 한쪽 끝 부분(177)과 막대형인 다른 쪽 끝 부분을 포함한다. 넓은 끝 부분(177)은 유지 전극(133)과 중첩하며, 막대형 끝 부분은 소스 전극(173)으로 일부 둘러싸여 있다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
접촉 매개 부재(178)는 게이트 절연막(140)의 접촉 구멍(141)을 통하여 드러난 게이트 패드(129)를 덮으며 게이트 패드(129)와 접촉한다.
데이터선(171), 드레인 전극(175) 및 접촉 매개 부재(178)는 크롬(Cr), 몰리브덴, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 그러나 데이터선(171) 및 드레인 전극(175)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있 다.
데이터선(171), 드레인 전극(175) 및 접촉 매개 부재(178) 또한 그 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
저항성 접촉 부재(161, 163, 165, 168)는 그 아래의 반도체(151, 154, 158)와 그 위의 데이터선(171), 드레인 전극(175) 및 접촉 매개 부재(178) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 대부분의 곳에서는 선형 반도체(151)가 데이터선(171)보다 좁지만, 앞서 설명하였듯이 게이트선(121)과 만나는 부분에서 너비가 넓어져 표면의 프로파일을 부드럽게 함으로써 데이터선(171)이 단선되는 것을 방지한다. 반도체(151)에는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다.
데이터선(171), 드레인 전극(175), 접촉 매개 부재(178) 및 노출된 반도체(154) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 질화규소나 산화규소 따위의 무기 절연물로 만들어진 하부막(180p)과 유기 절연물로 만들어진 상부막(180q)을 포함한다. 상부 보호막(180q)은 4.0 이하의 유전 상수를 가지는 것이 바람직하고, 감광성(photosensitivity)을 가질 수도 있으며 그 표면에는 요철이 형성되어 있다. 그러나 보호막(180)은 무기 절연물 또는 유기 절연물 따위로 만들어진 단일막 구조를 가질 수도 있다.
보호막(180)에는 접촉 매개 부재(178), 데이터선(171)의 끝 부분(179)과 드 레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(contact hole)(181, 182, 185)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191), 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다.
각 화소 전극(191)은 상부 보호막(180q)의 요철을 따라 굴곡이 져 있고, 투명 전극(192) 및 그 위의 반사 전극(194)을 포함한다. 투명 전극(192)은 ITO 또는 IZO 등의 투명한 도전 물질로 만들어지고, 반사 전극(194)은 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어진다. 그러나 반사 전극(194)은 알루미늄, 은, 또는 그 합금 등 저저항 반사성 상부막(도시하지 않음)과 몰리브덴 계열 금속, 크롬, 탄탈륨 및 티타늄 등 ITO 또는 IZO와 접촉 특성이 좋은 하부막(도시하지 않음)의 이중막 구조를 가질 수 있다.
반사 전극(194)은 투명 전극(192) 일부 위에만 존재하여 투명 전극(192)의 다른 부분을 노출한다.
화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적, 전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(191)은 공통 전압(common voltage)을 인가 받는 공통 전극 표시판(200)의 공통 전극(common electrode)(270)과 함께 전기장을 생성함으로써 두 전극(191, 270) 사이의 액정층(3)의 액정 분자의 방향을 결정한다. 이와 같이 결정된 액정 분자의 방향에 따라 액정층(3)을 통과하는 빛의 편광이 달라진다. 화소 전극(191)과 공통 전극(270)은 축전기[이하 "액정 축전기(liquid crystal capacitor)"라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.
박막 트랜지스터 표시판(100), 공통 전극 표시판(200) 및 액정층(3) 등을 포함하는 반투과형 액정 표시 장치는 투명 전극(192) 및 반사 전극(194)에 의하여 각각 정의되는 투과 영역(TA) 및 반사 영역(RA)으로 구획될 수 있다.
투과 영역(TA)에서는 액정 표시장치의 뒷면, 즉 박막 트랜지스터 표시판(100) 쪽에서 입사된 빛이 액정층(3)을 통과하여 앞면, 즉 공통 전극 표시판(200) 쪽으로 나옴으로써 표시를 수행한다. 반사 영역(RA)에서는 앞면에서 들어온 빛이 액정층(3)으로 들어왔다가 반사 전극(194)에 의하여 반사되어 액정층(3)을 다시 통과하여 앞면으로 나옴으로써 표시를 수행한다.
도시하지는 않았지만, 투과 영역(TA)에서의 액정층(3)의 두께, 또는 셀 간격(cell gap)이 반사 영역(RA)에서의 셀 간격보다 크다. 특히, 투과 영역(TA)에서의 셀 간격이 반사 영역(RA)에서의 셀 간격의 두 배인 것이 바람직하다.
화소 전극(191) 및 이와 전기적으로 연결된 드레인 전극(175)은 유지 전극선(131)과 중첩한다. 화소 전극(191) 및 이와 전기적으로 연결된 드레인 전극(175)이 유지 전극선(131)과 중첩하여 이루는 축전기를 "유지 축전기(storage capacitor)"라 하며, 유지 축전기는 액정 축전기의 전압 유지 능력을 강화한다.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 접촉 매개 부재(178) 및 데이터선(171)의 끝 부분(179)과 접촉하며 이들을 덮는다. 접촉 보조 부재(81, 82)는 접촉 매개 부재(178) 및 데이터선(171)의 끝 부분(179)과 외부 장 치와의 접착성을 보완하고 이들을 보호한다.
접촉 매개 부재(178)는 알루미늄 계열 금속으로 만들어진 게이트 패드(129)와 ITO 또는 IZO와 같은 물질로 만들어진 접촉 보조 부재(181)의 사이에 끼어서 알루미늄 계열 금속과 ITO 등 사이의 접촉 불량, 예를 들면 ITO에 의한 알루미늄의 부식 등이 일어나는 것을 방지한다.
다음으로, 공통 전극 표시판(200)에 대하여 설명한다.
투명한 유리 또는 플라스틱 등의 절연 물질로 이루어진 기판(210) 위에 차광 부재(light blocking member)(220)가 형성되어 있다. 차광 부재(220)는 블랙 매트릭스(black matrix)라고도 하며, 화소 전극(191)과 마주하는 복수의 개구 영역을 정의하는 한편 화소 전극(191) 사이의 빛샘을 막아 준다.
기판(210) 위에는 또한 복수의 색필터(230)가 형성되어 있으며, 차광 부재(220)로 둘러싸인 개구 영역 내에 거의 다 들어가도록 배치되어 있다. 색필터(230)는 화소 전극(191)을 따라 세로 방향으로 길게 뻗어 띠(stripe)를 이룰 수 있다. 각 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다.
반사 영역(RA)의 색필터(230)의 평균 두께는 투과 영역(TA)의 색필터(230)의 평균 두께 1/2 정도인 것이 바람직한데, 반사 영역(RA)과 투과 영역(TA)을 각기 통과한 빛의 색조가 일정해질 수 있다.
색필터(230) 및 차광 부재(220) 위에는 덮개막(overcoat)(250)이 형성되어 있다. 덮개막(250)은 (유기) 절연물로 만들어질 수 있으며, 색필터(230)를 보호하 고 색필터(230)가 노출되는 것을 방지하며 평탄면을 제공한다.
도시하지는 않았지만, 액정 표시 장치의 색필터 표시판(200)의 반사 영역(RA)에 배치되어 있는 덮개막(250)의 두께를 투과 영역(TA)에 배치되어 있는 덮개막(250)보다 두껍게 형성함으로써 셀 간격을 조절할 수도 있다.
덮개막(250) 위에는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 ITO나 IZO 등 투명한 도전 도전체로 만들어지는 것이 바람직하다.
표시판(100, 200)의 안쪽 면 위에는 액정층(3)을 배향하기 위한 배향막(alignment layer)(도시하지 않음)이 도포되어 있으며, 표시판(100, 200)의 바깥쪽 면에는 하나 이상의 편광자(polarizer)(도시하지 않음)가 구비되어 있다.
액정층(3)은 수직 배향 또는 수평 배향되어 있다.
액정 표시 장치는 또한 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200)을 떠받쳐서 둘 사이에 간극(間隙)을 만드는 복수의 탄성 간격재(spacer)(도시하지 않음)를 더 포함한다.
액정 표시 장치는 또한 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200)을 결합하는 밀봉재(sealant)(도시하지 않음)를 더 포함할 수 있다. 밀봉재는 공통 전극 표시판(200)의 가장자리에 위치한다.
그러면 본 발명의 실시예에 따른 반투과형 액정 표시 장치의 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 3 내지 도 12f를 참조하여 상세하게 설명한다.
도 3, 도 5, 도 8, 그리고 도 10은 도 1 및 도 2에 도시한 액정 표시 장치의 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 박막 트랜지스터 표시판을 차례로 도시한 배치도이고, 도 4는 도 3의 박막 트랜지스터 표시판을 IV-IV'-IV''-IV''' 선을 따라 잘라 도시한 단면도이고, 도 6은 도 5의 박막 트랜지스터 표시판을 VI-VI'-VI''-VI''' 선을 따라 잘라 도시한 단면도이고, 도 7a 내지 도 7f는 도 5 및 도 6에 도시한 박막 트랜지스터 표시판의 중간 구조를 형성하는 과정을 단계별로 나타낸 단면도이고, 도 9는 도 8의 박막 트랜지스터 표시판을 IX-IX'-IX''-IX''' 선을 따라 잘라 도시한 단면도이고, 도 11은 도 10의 박막 트랜지스터 표시판을 XI- XI'- XI''- XI''' 선을 따라 잘라 도시한 단면도이고, 도 12a 내지 도 12f는 도 10 및 도 11에 도시한 박막 트랜지스터 표시판의 중간 구조를 형성하는 과정을 단계별로 나타낸 단면도이다.
도 3 및 도 4를 참조하면, 알루미늄 합금 등으로 이루어진 상부 도전막을 적층하고 사진 식각하여 복수의 게이트선(121) 및 복수의 유지 전극선(131)을 형성한다. 각 게이트선(121)은 게이트 전극(124) 및 게이트 패드(129)를 포함하고 각 유지 전극선(131)은 유지 전극(137)을 포함한다.
다음으로, 도 5 및 도 6을 참고하면, 접촉 구멍(141)을 가지는 게이트 절연막(140), 돌출부(154)를 포함하는 복수의 선형 진성 반도체(151) 및 돌출부(164)를 포함하는 복수의 선형 불순물 반도체(161), 복수의 섬형 진성 반도체(158) 및 섬형 불순물 반도체(168)를 형성한다.
그러면, 도 7a 내지 도 7f를 참고로 하여 도 5 및 도 6에 도시한 박막 트랜지스터 표시판의 중간 구조를 형성하는 과정에 대하여 상세하게 설명한다.
도 7a를 참고하면, 게이트 절연막(140), 진성 비정질 규소층(150) 및 불순물 비정질 규소층(160)을 화학 기상 증착 등으로 연속하여 적층하고 그 위에 감광막(400)을 도포한다.
노광 마스크(60)를 통하여 감광막(400)에 빛을 조사한 후 현상하는데, 도 7a의 위쪽에 이러한 사진 공정에 사용되는 노광 마스크(60)의 한 예가 도시되어 있다.
노광 마스크(60)는 기판(61)과 그 위에 형성되어 있는 불투명 부재(62)를 포함한다. 노광 마스크(60)와 기판(110)은 노광 마스크(60) 상의 불투명 부재(62)의 분포 정도에 따라 투광 영역(A), 반투광 영역(B) 및 차광 영역(C)으로 나눌 수 있다.
반투광 영역(B)에는 소정 값, 예를 들면 노광기의 분해능 이하의 너비를 가진 불투명 부재(62)가 소정 값 이하의 간격으로 배치되어 있으며 이를 슬릿(slit) 패턴이라 한다. 투광 영역(A)은 불투명 부재(62)가 전혀 없는 영역으로서 소정 값 이상의 너비를 가지며, 차광 영역(C)은 전체에 걸쳐 불투명 부재(62)로 덮여 있는 영역으로서 역시 소정 값 이상의 너비를 가진다.
반투광 영역(B)에 슬릿(slit) 패턴을 두는 대신 격자(lattice) 패턴 또는 투과율이 중간이거나 두께가 중간인 박막이 구비될 수도 있다.
도 7b에 도시한 바와 같이, 노광 마스크(60)를 통하여 감광막(400)에 빛을 조사한 후 현상하면, 현상된 감광막(400)의 두께는 위치에 따라 다른데, 투광 영역(A)에 위치한 감광막(400) 부분은 모두 제거되고, 반투광 영역(B)에 위치한 감광 막(400) 부분의 두께는 감소하고, 차광 영역(C)에서는 현상된 후에도 감광막(400) 부분의 두께가 거의 줄지 않는다.
이때, 반투광 영역(B)와 차광 영역(C)에서의 감광막(400)의 두께의 비는 후속 공정에서의 공정 조건에 따라 다를 수 있는데, 반투광 영역(B)에서의 두께를 차광 영역(C)에서의 두께의 1/2 이하로 하는 것이 바람직하다.
이와 같이 감광막의 두께를 달리하는 방법의 다른 예로는 리플로우(reflow)가 가능한 감광막을 사용하는 것이다. 즉, 투광 영역과 차광 영역만을 지닌 통상의 마스크로 리플로우 가능한 감광막을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으로써 얇은 부분을 형성한다.
다음으로, 도 7c에 도시한 바와 같이, 남아 있는 감광막(400) 부분을 식각 마스크로 사용하여 불순물 비정질 규소층(160), 진성 비정질 규소층(150) 및 게이트 절연막(140)을 식각하여, 투광 영역(A)에 존재하는 불순물 비정질 규소층(160), 진성 비정질 규소층(150) 및 게이트 절연막(140)의 부분들을 제거함으로써, 게이트 절연막(140) 및 불순물 비정질 규소층(160), 진성 비정질 규소층(150)에 게이트 패드(129)를 노출하는 접촉 구멍(141)을 형성한다.
다음으로, 도 7d를 참고하면, 감광막(400)을 애싱(ashing)하여, 반투광 영역(B)에 남아 있는 감광막(400) 부분을 제거하고, 차광 영역(C)에 배치되어 있는 감광막(400) 부분의 높이를 감소시킨다.
그 후, 도 7e에 도시한 바와 같이, 차광 영역(C)에 남아 있는 감광막(400) 부분을 식각 마스크로 사용하여, 불순물 비정질 규소층(160) 및 진성 비정질 규소 층(150)을 식각하여, 선형 불순물 반도체(164) 및 선형 진성 반도체(151)를 형성한다.
마지막으로 도 7f에서와 같이, 차광 영역(C)에 남아 있는 감광막(400) 부분을 애싱 따위로 제거한다.
이처럼, 게이트 절연막(140), 진성 비정질 규소층(150) 및 불순물 비정질 규소층(160)을 하나의 노광 마스크를 사용하여 패터닝하여, 선형 불순물 반도체(164) 및 선형 진성 반도체(151)를 형성함과 동시에, 게이트 패드(129)를 드러내는 접촉 구멍(141)까지 형성할 수 있어서, 추가적인 노광 마스크가 필요하지 않으므로 공정 비용이 증가하지 않는다.
다음으로, 도 8 및 도 9를 참고하면, 금속층을 스퍼터링 따위로 적층하고 사진 식각하여 소스 전극(173) 및 데이터 패드(179)를 포함하는 복수의 데이터선(171), 복수의 드레인 전극(175), 그리고 복수의 접촉 매개 부재(178)를 형성한다.
이어서, 선형 불순물 반도체(164)에서 데이터선(171) 및 드레인 전극(175)으로 덮이지 않고 노출된 부분을 제거하여 돌출부(163)를 포함하는 복수의 선형 저항성 접촉 부재(161)와 복수의 섬형 저항성 접촉 부재(165)를 완성하는 한편, 그 아래의 진성 반도체(154) 부분을 노출한다.
다음으로, 도 10 및 도 11을 참고하면, 하부 무기막(180p)과 상부 유기막(180q)을 포함하는 보호막(180)을 형성한 후, 사진 식각하여, 복수의 접촉 구멍(181, 182, 185)을 형성한다. 이때, 반사 영역에 형성되어 있는 상부 유기 막(180q)을 슬릿 마스크를 이용하여 노광 및 현상함으로써, 상부 유기막(180q)에 요철 구조를 형성한다.
마지막으로, 도 1 및 도 2에 도시한 바와 같이 투명 전극(192) 및 반사 전극(194)을 포함하는 화소 전극(191)과 접촉 보조 부재(181, 182)를 형성한다.
그러면, 도 12a 내지 도 12f를 참고로 하여 화소 전극(191) 및 접촉 보조 부재(181, 182)를 형성하는 과정에 대하여 상세하게 설명한다.
도 12a를 참고하면, ITO 및 IZO 등 투명한 도전 물질층으로 이루어진 하부 도전막(190p)을 적층하고, 그 위에 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 이루어진 상부 도전막(190q)을 적층한 후, 그 위에 감광막(410)을 도포한다.
그 후, 투광 영역(D), 반투광 영역(E) 및 차광 영역(F)을 포함하는 노광 마스크(도시하지 않음)를 통하여 감광막(430)에 빛을 조사한 후 현상하여, 도 12b에 도시한 바와 같이 감광막 패턴을 형성한다.
도 12c를 참조하면, 감광막(410)을 식각 마스크로 하여, 투광 영역(D)에서 노출되어 있는 상부 도전막(190q) 및 하부 도전막(190p)을 차례로 식각하여 제거한다.
다음으로, 도 12d에 도시한 바와 같이, 감광막(410)을 애싱(ashing)하여, 반투광 영역(E)에 남아 있는 감광막(410) 부분을 제거하고, 차광 영역(F)에 배치되어 있는 감광막(410) 부분의 높이를 감소시킨다. 그 후, 차광 영역(F)에 남아 있는 감광막(410) 부분을 식각 마스크로 하여, 상부 도전막(190q)을 식각하여 제거하여, 반투과 영역(E)에 하부막(190p)을 남김으로써, 도 12e에 도시한 바와 같이 투명 전극(192) 및 반사 전극(194)을 포함하는 화소 전극(191)과 접촉 보조 부재(181, 182)를 형성한다.
마지막으로, 도 12f에 도시한 바와 같이, 남아 있는 감광막(410) 부분을 제거한다.
이와 같이, 반도체와 접촉 보조 부재를 형성함과 동시에 게이트 절연막에 접촉 구멍을 형성하고, 접촉 구멍을 통하여 드러난 알루미늄 계열 금속의 게이트 패드를 데이터선과 동일한 물질로 만들어지는 접촉 매개 부재로 덮어 보호하여 알루미늄 계열 금속이 접촉 보조 부재와 직접 접촉하는 것을 방지하여 알루미늄 또는 알루미늄 합금의 부식을 효과적으로 방지할 수 있고, 하나의 노광 마스크를 이용하여 투명 전극 및 반사 전극을 포함하는 화소 전극을 접촉 보조 부재와 함께 형성함으로써, 박막 트랜지스터 표시판의 제조 비용을 감소할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (10)

  1. 기판,
    상기 기판 위에 형성되어 있으며, 외부 구동 회로와의 연결을 위한 끝부분을 포함하는 게이트선,
    상기 기판 위에 형성되어 있으며, 상기 게이트선의 끝부분을 노출하는 제1 접촉 구멍을 가지는 게이트 절연막,
    상기 게이트 절연막 위의 소정 영역에 형성되어 있는 제1 반도체층,
    상기 게이트 절연막 및 제1 반도체층 위에 형성되어 있으며, 소스 전극을 포함하는 데이터선,
    상기 소스 전극과 소정 간격을 두고 마주하고 있는 드레인 전극,
    상기 게이트 절연막 위에 형성되어 있으며, 상기 제1 접촉 구멍을 통하여 상기 게이트선의 끝부분과 연결되어 있는 도전체,
    상기 데이터선, 상기 드레인 전극 및 상기 도전체 위에 형성되어 있으며 상기 드레인 전극을 드러내는 제2 접촉 구멍을 가지는 보호막, 그리고
    상기 보호막 위에 형성되어 있고, 상기 제2 접촉 구멍을 통해 상기 드레인 전극과 연결되어 있으며, 투명 전극과 상기 투명 전극의 일부 위에 형성되어 있는 반사 전극을 포함하는 화소 전극
    을 포함하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 보호막은 상기 도전체의 일부를 드러내는 제3 접촉 구멍을 더 가지고,
    상기 박막 트랜지스터 표시판은 상기 보호막 위에 형성되어 있고 상기 제3 접촉 구멍을 통하여 상기 도전체와 연결되어 있는 접촉 보조 부재를 더 포함하는 박막 트랜지스터 표시판.
  3. 제1항에서,
    상부 보호막 및 하부 보호막을 더 포함하고,
    상기 상부 보호막의 표면에는 요철 구조가 형성되어 있는 박막 트랜지스터 표시판.
  4. 제1항에서,
    상기 게이트선의 끝부분과 상기 도전체 사이에 형성되어 있는 제2 반도체를 더 포함하고,
    상기 제2 반도체는 상기 제1 접촉 구멍과 정렬된 제4 접촉 구멍을 가지며,
    상기 도전체는 상기 제1 및 제4 접촉 구멍을 통하여 상기 게이트선의 끝부분 과 연결되어 있는 박막 트랜지스터 표시판.
  5. 제4항에서,
    상기 제2 반도체의 평면 모양은 상기 제4 접촉 구멍을 제외하면 상기 제1 도 전체의 평면 모양과 실질적으로 동일한 박막 트랜지스터 표시판.
  6. 제1항에서,
    상기 게이트선은 알루미늄 또는 알루미늄-네오디뮴 합금을 포함하는 박막 트랜지스터 표시판.
  7. 기판 위에 제1 신호선을 형성하는 단계,
    상기 제1 신호선 위에 게이트 절연막을 적층하는 단계,
    상기 게이트 절연막 위에 진성 비정질 규소층을 적층하는 단계,
    상기 비정질 규소층 위에 불순물 비정질 규소층을 적층하는 단계,
    상기 불순물 비정질 규소층 위에 위치에 따라 두께가 다르며 상기 불순물 비정질 규소층의 제1 부분을 노출하는 감광막을 형성하는 단계,
    상기 감광막을 마스크로 삼아 상기 불순물 비정질 규소층, 상기 진성 비정질 규소층 및 상기 게이트 절연막을 패터닝하여 불순물 반도체 및 진성 반도체를 형성함과 동시에 상기 게이트 절연막에 상기 제1 신호선의 일부를 드러내는 제1 접촉 구멍을 형성하는 단계,
    상기 불순물 반도체 위에 제2 신호선 및 드레인 전극을 형성함과 동시에, 상기 제1 접촉 구멍을 통하여 상기 제1 신호선과 연결되는 도전체를 형성하는 단계,
    상기 데이터선, 상기 드레인 전극 및 상기 도전체 위에 상기 드레인 전극의 일부를 노출하는 제2 접촉 구멍을 가지는 보호막을 형성하는 단계, 그리고
    상기 보호막 위에 투명 전극 및 반사 전극을 포함하는 화소 전극을 형성하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  8. 제7항에서,
    상기 불순물 반도체, 진성 반도체 및 제1 접촉 구멍을 형성하는 단계는,
    상기 감광막을 식각 마스크로 하여 상기 불순물 비정질 규소층의 제1 부분과 그 아래의 진성 비정질 규소층 부분 및 게이트 절연막 부분을 식각하여 제거하는 단계,
    상기 감광막의 두께를 줄여 상기 불순물 비정질 규소층의 제2 부분을 노출시키는 단계,
    상기 불순물 비정질 규소층의 제2 부분과 그 아래의 진성 비정질 규소층 부분을 제거하는 단계, 그리고
    상기 감광막을 제거하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  9. 제8항에서,
    상기 감광막 형성 단계는,
    상기 감광막을 도포하는 단계, 그리고
    투광 영역, 반투광 영역 및 차광 영역을 가지는 마스크를 통하여 상기 감광 막을 노광하는 단계를 포함하며,
    상기 투광 영역은 상기 불순물 비정질 규소층의 제1 부분에 대응하고, 상기 반투광 영역은 상기 불순물 비정질 규소층의 제2 부분에 대응하는 박막 트랜지스터 표시판의 제조 방법.
  10. 제7항에서,
    상기 화소 전극을 형성하는 단계는
    상기 보호막 위에 투명 도전체를 적층하는 단계,
    상기 투명 도전체 위에 반사성 도전체를 적층하는 단계,
    상기 반사성 도전체 위에, 위치에 따라 두께가 다르며, 상기 화소 전극이 형성될 위치에 배치되는 감광막을 형성하는 단계,
    상기 감광막을 식각 마스크로 하여 노출된 상기 반사성 도전체 및 상기 투명 도전체를 식각하여 제거하는 단계,
    상기 감광막의 두께를 줄여 상기 감광막이 반사 전극이 형성될 위치에 배치되도록 하는 단계,
    상기 감광막을 식각 마스크로 하여 상기 반사성 도전체를 식각하여 반사 전극을 형성하는 단계, 그리고
    상기 반사 도전체 위에 남아 있는 감광막을 제거하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
KR1020060093993A 2006-09-27 2006-09-27 박막 트랜지스터 표시판 및 그 제조 방법 KR20080028570A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060093993A KR20080028570A (ko) 2006-09-27 2006-09-27 박막 트랜지스터 표시판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060093993A KR20080028570A (ko) 2006-09-27 2006-09-27 박막 트랜지스터 표시판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20080028570A true KR20080028570A (ko) 2008-04-01

Family

ID=39531489

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060093993A KR20080028570A (ko) 2006-09-27 2006-09-27 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20080028570A (ko)

Similar Documents

Publication Publication Date Title
KR101293561B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101479998B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101515382B1 (ko) 박막 트랜지스터 표시판
KR20100019666A (ko) 박막 트랜지스터 표시판, 이를 포함하는 액정 표시 장치, 그리고 액정 표시 장치의 제조 방법
JP5652841B2 (ja) 薄膜トランジスタ表示板
US20040263754A1 (en) In-plane switching mode liquid crystal display device and method of fabrication thereof
KR101383703B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20070059293A (ko) 액정 표시 장치, 이를 위한 표시판 및 그 제조 방법
KR20080078164A (ko) 액정 표시 장치의 제조 방법
KR20070092446A (ko) 색필터 표시판의 제조 방법 및 액정 표시 장치
KR20070059295A (ko) 반투과형 액정 표시 장치
KR101209044B1 (ko) 액정 표시 장치 및 그 제조 방법
US20070188682A1 (en) Method for manufacturing a display device
US20070166628A1 (en) Mask and display substrate manufactured using the mask and display panel having the display substrate
KR101133754B1 (ko) 액정 표시 장치
KR101341774B1 (ko) 액정표시장치 및 그 제조방법
KR20060070349A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080028570A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070094254A (ko) 반투과형 액정 표시 장치의 제조 방법
KR20050107728A (ko) 하부 표시판 및 이를 포함하는 액정 표시 장치
KR20080028571A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101143000B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070117801A (ko) 액정 표시 장치
KR20080101237A (ko) 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치
KR20050001708A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination