KR20080013228A - 플라즈마 디스플레이 장치 - Google Patents

플라즈마 디스플레이 장치 Download PDF

Info

Publication number
KR20080013228A
KR20080013228A KR1020060074441A KR20060074441A KR20080013228A KR 20080013228 A KR20080013228 A KR 20080013228A KR 1020060074441 A KR1020060074441 A KR 1020060074441A KR 20060074441 A KR20060074441 A KR 20060074441A KR 20080013228 A KR20080013228 A KR 20080013228A
Authority
KR
South Korea
Prior art keywords
data
plasma display
image data
signal
address
Prior art date
Application number
KR1020060074441A
Other languages
English (en)
Inventor
홍재근
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060074441A priority Critical patent/KR20080013228A/ko
Publication of KR20080013228A publication Critical patent/KR20080013228A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/26—Address electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 장치(Plasma Display Apparatus)에 관한 것으로, 플라즈마 디스플레이 패널에 포함되는 어드레스 전극(X)의 개수 또는 해상도와 관련하여 타이밍 컨트롤러부에서 데이터 구동부로의 영상 데이터의 전송 방식을 조절함으로써 다양한 호환성을 향상시키고 이에 따라 제조 단가를 저감시키는 효과가 있다.
이러한, 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널과, 입력되는 영상 신호에 관련하여 영상 데이터를 발생시키는 타이밍 컨트롤러부 및 영상 데이터에 관련하여 어드레스 전극으로 데이터 신호를 공급하는 데이터 구동부를 포함하고, 여기서 플라즈마 디스플레이 패널은 제 1 어드레스 전극이 형성되는 제 1 영역과, 제 1 어드레스 전극과 나란한 제 2 어드레스 전극이 형성되는 제 2 영역을 포함하고, 제 1 어드레스 전극에 데이터 신호를 공급하는 제 1 데이터 구동부와 제 2 어드레스 전극에 데이터 신호를 공급하는 제 2 데이터 구동부를 포함하고, 타이밍 컨트롤러부는 어드레스 전극의 개수가 제 1 개수인 경우에 제 1 데이터 구동부로 제 1 타입 영상 데이터를 공급하고, 제 2 데이터 구동부로는 제 2 타입 영상 데이터를 공급하고, 어드레스 전극의 개수가 제 1 개수와 다른 제 2 개수인 경우에는 제 1 데이터 구동부로 제 1 타입 영상 데이터와 다른 제 3 타입 영상 데이터를 공급하고, 제 2 데이터 구동부로는 제 2 타입 영상 데이터와 다른 제 4 타입 영상 데이터를 공급하는 것을 특징으로 한다.

Description

플라즈마 디스플레이 장치{Plasma Display Apparatus}
도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 구성을 설명하기 위한 도면.
도 2는 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에서의 구성 요소간의 배치 관계의 일례에 대해 설명하기 위한 도면.
도 3a 내지 도 3b는 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 포함될 수 있는 플라즈마 디스플레이 패널의 일례에 대해 설명하기 위한 도면.
도 4는 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에서 영상의 계조를 구현하기 위한 프레임(Frame)에 대해 설명하기 위한 도면.
도 5는 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 동작의 일례를 설명하기 위한 도면.
도 6a 내지 도 6b는 상승 램프 신호 또는 제 2 하강 램프 신호의 또 다른 형태에 대해 설명하기 위한 도면.
도 7은 서스테인 신호의 또 다른 타입에 대해 설명하기 위한 도면.
도 8a 내지 도 8b는 타이밍 컨트롤러부의 동작의 일례에 대해 설명하기 위한 도면.
<도면의 주요 부분에 대한 번호의 설명>
100 : 타이밍 컨트롤러부 110 : 제 1 데이터 구동부
120 : 제 2 데이터 구동부 130 : 플라즈마 디스플레이 패널
131 : 제 1 영역 132 : 제 2 영역
140 : 데이터 구동부
본 발명은 플라즈마 디스플레이 장치(Plasma Display Apparatus)에 관한 것이다.
플라즈마 디스플레이 장치는 전극이 형성된 플라즈마 디스플레이 패널과, 타이밍 컨트롤러부 및 구동부를 포함하여 이루어진다.
일반적으로 플라즈마 디스플레이 패널에는 격벽으로 구획된 방전 셀(Cell) 내에 형광체 층이 형성되고, 아울러 복수의 전극(Electrode)이 형성된다.
타이밍 컨트롤러부는 입력되는 영상 신호와 관련하여 영상 데이터를 발생시킨다.
구동부는 영상 데이터에 관련하여 전극을 통해 방전 셀로 구동 신호, 예컨대 데이터 신호를 공급한다.
그러면, 방전 셀 내에서는 공급되는 구동 신호에 의해 방전이 발생한다. 여기서, 방전 셀 내에서 구동 신호에 의해 방전이 될 때, 방전 셀 내에 충진 되어 있는 방전 가스가 진공자외선(Vacuum Ultraviolet rays)을 발생하고, 이러한 진공 자 외선이 방전 셀 내에 형성된 형광체를 발광시켜 가시 광을 발생시킨다. 이러한 가시 광에 의해 플라즈마 디스플레이 패널의 화면상에 영상이 표시된다.
한편, 종래의 플라즈마 디스플레이 장치에서는 다양한 호환성이 상대적으로 낮은 문제점이 있다. 아울러, 제조 단가가 상승하는 문제점이 있다.
상술한 문제점을 해결하기 위해 본 발명은 타이밍 컨트롤러부의 영상 데이터 전송 방식을 개선하여 호환성이 향상된 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.
상술한 목적을 이루기 위한 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널과, 입력되는 영상 신호에 관련하여 영상 데이터를 발생시키는 타이밍 컨트롤러부 및 영상 데이터에 관련하여 어드레스 전극으로 데이터 신호를 공급하는 데이터 구동부를 포함하고, 여기서 플라즈마 디스플레이 패널은 제 1 어드레스 전극이 형성되는 제 1 영역과, 제 1 어드레스 전극과 나란한 제 2 어드레스 전극이 형성되는 제 2 영역을 포함하고, 제 1 어드레스 전극에 데이터 신호를 공급하는 제 1 데이터 구동부와 제 2 어드레스 전극에 데이터 신호를 공급하는 제 2 데이터 구동부를 포함하고, 타이밍 컨트롤러부는 어드레스 전극의 개수가 제 1 개수인 경우에 제 1 데이터 구동부로 제 1 타입 영상 데이터를 공급하고, 제 2 데이터 구동부로는 제 2 타입 영상 데이터를 공급하고, 어드레스 전극의 개수가 제 1 개수와 다른 제 2 개수인 경우에는 제 1 데 이터 구동부로 제 1 타입 영상 데이터와 다른 제 3 타입 영상 데이터를 공급하고, 제 2 데이터 구동부로는 제 2 타입 영상 데이터와 다른 제 4 타입 영상 데이터를 공급하는 것을 특징으로 한다.
또한, 제 1 어드레스 전극의 개수와 제 2 어드레스 전극의 개수는 동일한 것을 특징으로 한다.
또한, 제 3 타입 영상 데이터는 제 1 타입 영상 데이터 중 일부가 생략된 것이거나, 제 4 타입의 영상 데이터는 제 2 타입 영상 데이터의 생략된 일부를 포함하는 것을 특징으로 한다.
또한, 상술한 목적을 이루기 위한 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널과, 입력되는 영상 신호에 관련하여 영상 데이터를 발생시키는 타이밍 컨트롤러부 및 영상 데이터에 관련하여 어드레스 전극으로 데이터 신호를 공급하는 데이터 구동부를 포함하고, 타이밍 컨트롤러부는 플라즈마 디스플레이 패널의 해상도(Resolution)가 제 1 해상도인 경우와 제 1 해상도와 다른 제 2 해상도인 경우에 공통 사용되는 것을 특징으로 한다.
또한, 플라즈마 디스플레이 패널은 제 1 어드레스 전극이 형성되는 제 1 영역과, 제 1 어드레스 전극과 나란한 제 2 어드레스 전극이 형성되는 제 2 영역을 포함하고, 제 1 어드레스 전극에 데이터 신호를 공급하는 제 1 데이터 구동부와 제 2 어드레스 전극에 데이터 신호를 공급하는 제 2 데이터 구동부를 포함하고, 타이밍 컨트롤러부는 플라즈마 디스플레이 패널의 해상도가 제 1 해상도인 경우에 제 1 데이터 구동부로 제 1 타입 영상 데이터를 공급하고, 제 2 데이터 구동부로는 제 2 타입 영상 데이터를 공급하고, 플라즈마 디스플레이 패널의 해상도가 제 1 해상도와 다른 제 2 해상도인 경우에는 제 1 타입 영상 데이터의 일부를 제 2 데이터 구동부로 공급하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치를 상세히 설명하기로 한다.
도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 구성을 설명하기 위한 도면이다.
도 1을 살펴보면, 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치는 타이밍 컨트롤러부(100), 데이터 구동부(140), 플라즈마 디스플레이 패널(130)을 포함한다.
플라즈마 디스플레이 패널(130)은 어드레스 전극(X)을 포함한다. 아울러 플라즈마 디스플레이 패널(130)은 제 1 어드레스 전극(X1~Xa)이 형성되는 제 1 영역과(131), 제 1 어드레스 전극(X1~Xa)과 나란한 제 2 어드레스 전극(Xa+1~Xm)이 형성되는 제 2 영역(132)을 포함할 수 있다.
여기서, 제 1 어드레스 전극(X1~Xa)의 개수와 제 2 어드레스 전극(Xa+1~Xm)이 개수는 동일한 것이 바람직하다. 즉, a와 m-a는 동일한 것이다. 이러한 플라즈마 디스플레이 패널(130)에 대해서는 이후의 3a 내지 도 3b에서 보다 상세히 설명하기로 한다.
타이밍 컨트롤러부(100)는 입력되는 영상 신호에 관련하여 영상 데이터를 발 생시킨다.
데이터 구동부(140)는 타이밍 컨트롤러부(100)가 발생시킨 영상 데이터에 관련하여 플라즈마 디스플레이 패널(100)의 어드레스 전극(X)으로 데이터 신호를 공급한다. 아울러, 데이터 구동부(140)는 플라즈마 디스플레이 패널(130)의 제 1 영역(131)의 제 1 어드레스 전극(X1~Xa)에 데이터 신호를 공급하는 제 1 데이터 구동부(110)와 제 영역(132)의 제 2 어드레스 전극(Xa+1~Xm)에 데이터 신호를 공급하는 제 2 데이터 구동부(120)를 포함하는 것이 바람직하다.
여기, 도 1에서는 데이터 구동부(140)만을 도시하였지만, 본 발명에서 구동부는 플라즈마 디스플레이 패널(130)에 형성된 전극에 따라 복수개가 형성되는 것도 가능하다.
예를 들면, 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 포함되는 플라즈마 디스플레이 패널(130)에 서로 나란한 스캔 전극과 서스테인 전극 및 이러한 스캔 전극과 서스테인 전극에 교차하는 어드레스 전극이 형성되는 경우에, 데이터 구동부(140)이외에 스캔 전극을 구동시키는 스캔 구동부(미도시)와, 서스테인 전극을 구동시키는 서스테인 구동부(미도시)를 더 포함할 수 있다.
다음, 도 2는 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에서의 구성 요소간의 배치 관계의 일례에 대해 설명하기 위한 도면이다.
도 2를 살펴보면, 플라즈마 디스플레이 패널(130)의 배면에 방열 프레임(200)이 배치되고, 이러한 방열 프레임(200)의 배면에 타이밍 컨트롤러부(100), 제 1 데이터 구동부(110) 및 제 2 데이터 구동부(120)가 배치될 수 있다.
아울러, 타이밍 컨트롤러부(100)와 제 1 데이터 구동부(110) 또는 제 2 데이터 구동부(120)는 커넥터(Connector, 240a, 240b, 250a, 250b)와 케이블(260a, 260b)에 의해 연결될 수 있다.
또한, 제 1 데이터 구동부(110)와 제 2 데이터 구동부(120)는 각각 소정의 스위칭(Switcing) 동작으로 플라즈마 디스플레이 패널의 어드레스 전극(X)으로 데이터 신호를 공급하는 데이터 드라이브 집적회로부(Data Drive Integrated Circuit, 220)와, 이러한 데이터 드라이브 집적회로부(220)가 배치되는 연성 기판(210)과, 이러한 연성 기판을 고정하기 위한 커넥터(230)를 포함할 수 있다.
이상에서 설명한 타이밍 컨트롤러부(100)의 동작에 대해서는 이후의 설명을 통해 보다 명확히 하도록 한다.
다음, 도 3a 내지 도 3b는 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 포함될 수 있는 플라즈마 디스플레이 패널의 일례에 대해 설명하기 위한 도면이다.
먼저, 도 3a를 살펴보면, 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 포함될 수 있는 플라즈마 디스플레이 패널은 서로 나란한 스캔 전극(302, Y)과 서스테인 전극(303, Z)이 형성되는 전면 기판(301)과, 전술한 스캔 전극(302, Y) 및 서스테인 전극(303, Z)과 교차하는 어드레스 전극(313, X)이 형성되는 후면 기판(311)이 합착되어 이루어질 수 있다.
여기서, 전면 기판(301) 상에 형성되는 전극, 바람직하게는 스캔 전극(302, Y)과 서스테인 전극(303, Z)은 방전 공간, 즉 방전 셀(Cell)에서 방전을 발생시키 고 아울러 방전 셀의 방전을 유지할 수 있다.
이러한 스캔 전극(302, Y)과 서스테인 전극(303, Z)이 형성된 전면 기판(301)의 상부에는 스캔 전극(302, Y)과 서스테인 전극(303, Z)을 덮도록 유전체 층, 바람직하게는 상부 유전체 층(304)이 형성될 수 있다.
이러한, 상부 유전체 층(304)은 스캔 전극(302, Y) 및 서스테인 전극(303, Z)의 방전 전류를 제한하며 스캔 전극(302, Y)과 서스테인 전극(303, Z) 간을 절연시킬 수 있다.
이러한, 상부 유전체 층(304) 상면에는 방전 조건을 용이하게 하기 위한 보호 층(305)이 형성된다. 이러한 보호 층(305)은 산화마그네슘(MgO) 등의 재료를 상부 유전체 층(304) 상부에 증착하는 방법 등을 통해 형성될 수 있다.
한편, 후면 기판(311) 상에는 전극, 바람직하게는 어드레스 전극(313, X)이 형성되고, 이러한 어드레스 전극(313, X)이 형성된 후면 기판(311)의 상부에는 어드레스 전극(313, X)을 덮도록 유전체 층, 바람직하게는 하부 유전체 층(315)이 형성될 수 있다.
이러한, 하부 유전체 층(315)은 어드레스 전극(313, X)을 절연시킬 수 있다.
이러한 하부 유전체 층(315)의 상부에는 방전 공간 즉, 방전 셀을 구획하기 위한 스트라이프 타입(Stripe Type), 웰 타입(Well Type), 델타 타입(Delta Type), 벌집 타입 등의 격벽(312)이 형성될 수 있다. 이에 따라, 전면 기판(301)과 후면 기판(311)의 사이에서 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 등의 방전 셀이 형성될 수 있다.
또한, 적색(R), 녹색(G), 청색(B) 방전 셀 이외에 백색(White : W) 또는 황색(Yellow : Y) 방전 셀이 더 형성되는 것도 가능하다.
한편, 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 포함되는 플라즈마 디스플레이 패널에서의 적색(R), 녹색(G) 및 청색(B) 방전 셀의 피치(Pitch)는 실질적으로 동일할 수도 있지만, 적색(R), 녹색(G) 및 청색(B) 방전 셀에서의 색 온도를 맞추기 위해 적색(R), 녹색(G) 및 청색(B) 방전 셀의 피치가 다르게 할 수도 있다.
이러한 경우 적색(R), 녹색(G) 및 청색(B) 방전 셀 별로 피치를 모두 다르게 할 수도 있지만, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 하나 이상의 방전 셀의 피치를 다른 방전 셀의 피치와 다르게 할 수도 있다. 예컨대, 적색(R) 방전 셀의 피치가 가장 작고, 녹색(G) 및 청색(B) 방전 셀의 피치를 적색(R) 방전 셀의 피치보다 크게 할 수도 있을 것이다.
여기서, 녹색(G) 방전 셀의 피치는 청색(B) 방전 셀의 피치와 실질적으로 동일하거나 상이할 수 있다.
또한, 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 포함되는 플라즈마 디스플레이 패널은 도 3a에 도시된 격벽(312)의 구조뿐만 아니라, 다양한 형상의 격벽의 구조도 가능할 것이다. 예컨대, 격벽(312)은 제 1 격벽(312b)과 제 2 격벽(312a)을 포함하고, 여기서, 제 1 격벽(312b)의 높이와 제 2 격벽(312a)의 높이가 서로 다른 차등형 격벽 구조, 제 1 격벽(312b) 또는 제 2 격벽(312a) 중 하나 이상에 배기 통로로 사용 가능한 채널(Channel)이 형성된 채널형 격벽 구조, 제 1 격벽(312b) 또는 제 2 격벽(312a) 중 하나 이상에 홈(Hollow)이 형성된 홈형 격벽 구조 등이 가능할 것이다.
여기서, 차등형 격벽 구조인 경우에는 제 1 격벽(312b) 또는 제 2 격벽(312a) 중 제 1 격벽(312b)의 높이가 제 2 격벽(312a)의 높이보다 더 낮은 것이 바람직하다. 아울러, 채널형 격벽 구조나 홈형 격벽 구조인 경우에는 제 1 격벽(312b)에 채널이 형성되거나 홈이 형성되는 것이 바람직할 것이다.
한편, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서는 적색(R), 녹색(G) 및 청색(B) 방전 셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, 적색(R), 녹색(G) 및 청색(B) 방전 셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 방전 셀의 형상도 사각형상뿐만 아니라 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.
여기서, 격벽(312)에 의해 구획된 방전 셀 내에는 소정의 방전 가스가 채워지는 것이 바람직하다.
아울러, 격벽(312)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(314)이 형성될 수 있다. 예를 들면, 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 형광체 층이 형성될 수 있다.
또한, 적색(R), 녹색(G), 청색(B) 형광체 이외에 백색(White : W) 및/또는 황색(Yellow : Y) 형광체 층이 더 형성되는 것도 가능하다.
또한, 적색(R), 녹색(G), 청색(B) 방전 셀의 형광체 층(314)은 두께(Width) 가 실질적으로 동일하거나 하나 이상에서 상이할 수 있다. 예를 들어, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 적어도 어느 하나의 방전 셀에서의 형광체 층(314)의 두께가 다른 방전 셀과 상이한 경우에는 녹색(G) 또는 청색(B) 방전 셀에서의 형광체 층(314)의 두께가 적색(R) 방전 셀에서의 형광체 층(314)의 두께보다 더 두꺼울 수 있다. 여기서, 녹색(G) 방전 셀에서의 형광체 층(314)의 두께는 청색(B) 방전 셀에서의 형광체 층(314)의 두께와 실질적으로 동일하거나 상이할 수 있다.
한편, 이상의 도 3a의 설명에서는 스캔 전극(302) 및 서스테인 전극(303)이 각각 하나의 층(Layer)으로 이루어지는 경우만을 도시하고 설명하였지만, 이와는 다르게 스캔 전극(302) 또는 서스테인 전극(303) 중 하나 이상이 복수의 층으로 이루어지는 것도 가능하다. 이에 대해 도 3b를 참조하여 살펴보면 다음과 같다.
도 3b를 살펴보면, 스캔 전극(302)과 서스테인 전극(303)은 각각 복수의 층, 예컨대 두 개의 층(Layer)으로 이루어질 수 있다.
특히, 광 투과율 및 전기 전도도를 고려하면 방전 셀 내에서 발생한 광을 외부로 방출시키며 아울러 구동 효율을 확보하는 차원에서 스캔 전극(302)과 서스테인 전극(303)은 은(Ag)과 같은 실질적으로 불투명한 재질을 포함하는 버스 전극(302b, 303b)과 투명한 인듐 틴 옥사이드(Indium Tin Oxide : ITO)와 같은 투명한 재질을 포함하는 투명 전극(302a, 303a)을 포함하는 것이 바람직하다.
이와 같이, 스캔 전극(302)과 서스테인 전극(303)이 투명 전극(302a, 303a)을 포함하도록 하는 이유는, 방전 셀 내에서 발생한 가시 광이 플라즈마 디스플레이 패널의 외부로 방출될 때 효과적으로 방출되도록 하기 위해서이다.
아울러, 스캔 전극(302)과 서스테인 전극(303)이 버스 전극(302b, 303b)을 포함하도록 하는 이유는, 스캔 전극(302)과 서스테인 전극(303)이 투명 전극(302a, 303a)만을 포함하는 경우에는 투명 전극(302a, 303a)의 전기 전도도가 상대적으로 낮기 때문에 구동 효율이 감소할 수 있어서, 이러한 구동 효율의 감소를 야기할 수 있는 투명 전극(302a, 303a)의 낮은 전기 전도도를 보상하기 위해서이다.
이와 같이 스캔 전극(302)과 서스테인 전극(303)이 버스 전극(302b, 303b)을 포함하는 경우에, 버스 전극(302b, 303b)에 의한 외부 광의 반사를 방지하기 위해 투명 전극(302a, 303a)과 버스 전극(302b, 303b)의 사이에 블랙 층(Black Layer : 320, 321)이 더 구비되는 것이 바람직하다.
한편, 앞선 도 3b에서와 같은 구조에서 투명 전극(302a, 303a)이 생략되는 것도 가능하다. 예를 들면, 스캔 전극(302)과 서스테인 전극(303)은 도 3b에서 투명 전극(302a, 303a)이 생략되고, 버스 전극(302b, 303b)만으로 이루어질 수 있다. 즉, 스캔 전극(302)과 서스테인 전극(303)은 버스 전극(302b, 303b)의 하나의 층(Layer)으로 이루어진 ITO-Less 전극인 것이다.
한편, 이상에서는 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 포함되는 플라즈마 디스플레이 패널의 일례만을 도시하고 설명한 것으로써, 본 발명이 이상에서 설명한 구조의 플라즈마 디스플레이 패널에 한정되는 것은 아님을 밝혀둔다. 예를 들면, 여기 이상의 설명에서는 번호 304의 상부 유전체 층 및 번호 315의 하부 유전체 층이 각각 하나의 층(Layer)인 경우만을 도시하고 있지만, 이러한 상부 유전체 층 및 하부 유전체 층 중 하나 이상은 복수의 층으로 이루지는 것 도 가능한 것이다.
아울러, 번호 312의 격벽으로 인한 외부 광의 반사를 방지하기 위해 격벽(312)의 상부에 외부 광을 흡수할 수 있는 블랙 층(미도시)을 더 형성할 수도 있다.
또한, 격벽(312)과 대응되는 전면 기판(301) 상의 특정 위치에 블랙 층(미도시)이 더 형성되는 것도 가능하다.
또한, 후면 기판(311) 상에 형성되는 어드레스 전극(313)은 폭이나 두께가 실질적으로 일정할 수도 있지만, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 폭이나 두께와 다를 수도 있을 것이다. 예컨대, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 그것보다 더 넓거나 두꺼울 수 있을 것이다.
이와 같이, 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 포함될 수 있는 플라즈마 디스플레이 패널의 구조는 다양하게 변경될 수 있는 것이다.
다음, 도 4는 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에서 영상의 계조를 구현하기 위한 프레임(Frame)에 대해 설명하기 위한 도면이다.
또한, 도 5는 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 동작의 일례를 설명하기 위한 도면이다.
먼저, 도 4를 살펴보면 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에서 영상의 계조(Gray Level)를 구현하기 위한 프레임은 발광횟수가 다른 여러 서브필드로 나누어진다.
아울러, 도시하지는 않았지만 복수의 서브필드 중 하나 이상의 서브필드는 다시 모든 방전 셀을 초기화시키기 위한 리셋 기간(Reset Period), 방전될 방전 셀을 선택하기 위한 어드레스 기간(Address Period) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(Sustain Period)으로 나누어 질 수 있다.
예를 들어, 256 계조로 영상을 표시하고자 하는 경우에 하나의 프레임은 예컨대, 도 4와 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어지게 된다.
한편, 서스테인 기간에 공급되는 서스테인 신호의 개수를 조절하여 해당 서브필드의 계조 가중치를 설정할 수 있다. 즉, 서스테인 기간을 이용하여 각각의 서브필드에 소정의 계조 가중치를 부여할 수 있다. 예를 들면, 제 1 서브필드의 계조 가중치를 20 으로 설정하고, 제 2 서브필드의 계조 가중치를 21 으로 설정하는 방법으로 각 서브필드의 계조 가중치가 2n(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가되도록 각 서브필드의 계조 가중치를 결정할 수 있다. 이와 같이 각 서브필드에서 계조 가중치에 따라 각 서브필드의 서스테인 기간에서 공급되는 서스테인 신호의 개수를 조절함으로써, 다양한 영상의 계조를 구현하게 된다.
본 발명의 일실시예에 따른 플라즈마 디스플레이 장치는 영상을 구현하기 위해, 예컨대 1초의 영상을 표시하기 위해 복수의 프레임을 사용한다. 예를 들면, 1초의 영상을 표시하기 위해 60개의 프레임을 사용하는 것이다. 이러한 경우 하나의 프레임의 길이는 1/60 초, 즉 16.67ms일 수 있다. 이러한 프레임의 길이는 다양하 게 변경될 수 있다.
여기 도 4에서는 하나의 프레임이 8개의 서브필드로 이루어진 경우만으로 도시하고 설명하였지만, 이와는 다르게 하나의 프레임을 이루는 서브필드의 개수는 다양하게 변경될 수 있다. 예를 들면, 제 1 서브필드부터 제 12 서브필드까지의 12개의 서브필드로 하나의 프레임을 구성할 수도 있고, 10개의 서브필드로 하나의 프레임을 구성할 수도 있는 것이다.
또한, 여기 도 4에서는 하나의 프레임에서 계조 가중치의 크기가 증가하는 순서에 따라 서브필드들이 배열되었지만, 이와는 다르게 하나의 프레임에서 서브필드들이 계조 가중치가 감소하는 순서에 따라 배열될 수도 있고, 또는 계조 가중치에 관계없이 서브필드들이 배열될 수도 있는 것이다.
다음, 도 5를 살펴보면 앞선 도 4와 같은 프레임에 포함된 복수의 서브필드 어느 하나의 서브필드(Subfield)에서의 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 동작의 일례가 나타나 있다.
먼저, 리셋 기간 이전의 프리(Pre) 리셋 기간에서 스캔 전극(Y)에 제 1 하강 램프(Ramp-Down) 신호가 공급될 수 있다.
아울러, 스캔 전극(Y)에 제 1 하강 램프 신호가 공급되는 동안 제 1 하강 램프 신호와 반대 극성 방향의 프리(Pre) 서스테인 신호가 서스테인 전극(Z)에 공급될 수 있다.
여기서, 스캔 전극(Y)에 공급되는 제 1 하강 램프 신호는 제 10 전압(V10)까지 점진적으로 하강하는 것이 바람직하다.
아울러, 프리 서스테인 신호는 프리 서스테인 전압(Vpz)을 실질적으로 일정하게 유지하는 것이 바람직하다. 여기서, 프리 서스테인 전압(Vpz)은 이후의 서스테인 기간에서 공급되는 서스테인 신호(SUS)의 전압, 즉 서스테인 전압(Vs)과 대략 동일한 전압인 것이 바람직하다.
이와 같이, 프리 리셋 기간에서 스캔 전극(Y)에 제 1 하강 램프 신호가 공급되고, 이와 함께 서스테인 전극(Z)에 프리 서스테인 신호가 공급되면 스캔 전극(Y) 상에 소정 극성의 벽 전하(Wall Charge)가 쌓이고, 서스테인 전극(Z) 상에는 스캔 전극(Y)과 반대 극성의 벽 전하들이 쌓인다. 예를 들면, 스캔 전극(Y) 상에는 양(+)의 벽 전하(Wall Charge)가 쌓이고, 서스테인 전극(Z) 상에는 음(-)의 벽 전하가 쌓이게 된다.
이에 따라, 이후의 리셋 기간에서 충분한 세기의 셋업 방전을 발생시킬 수 있게 되고, 결국 초기화를 충분히 안정적으로 수행할 수 있게 된다.
아울러, 리셋 기간에서 스캔 전극(Y)으로 공급되는 상승 램프 신호(Ramp-Up)의 전압이 더 작아지더라도 충분한 세기의 셋업 방전을 발생시킬 수 있게 된다.
구동 시간을 확보하는 관점에서 프레임의 서브필드 중에서 시간상 가장 먼저 배열되는 서브필드에서의 리셋 기간이전에 프리 리셋 기간이 포함되거나 프레임의 서브필드 중 2개 또는 3개의 서브필드에서 리셋 기간이전에 프리 리셋 기간이 포함되는 것도 가능하다.
또는, 이러한 프리 리셋 기간은 모든 서브필드에서 생략되는 것도 가능하다.
프리 리셋 기간 이후, 초기화를 위한 리셋 기간의 셋업(Set-Up) 기간에서는 스캔 전극(Y)으로 제 1 하강 램프 신호와 반대 극성 방향의 상승 램프(Ramp-Up) 신호가 공급될 수 있다.
여기서, 상승 램프 신호는 제 20 전압(V20)부터 제 30 전압(V30)까지 제 1 기울기로 점진적으로 상승하는 제 1 상승 램프 신호와 제 30 전압(V30)부터 제 40 전압(V40)까지 제 2 기울기로 상승하는 제 2 상승 램프 신호를 포함할 수 있다.
이러한 셋업 기간에서는 상승 램프 신호에 의해 방전 셀 내에는 약한 암방전(Dark Discharge), 즉 셋업 방전이 일어난다. 이 셋업 방전에 의해 방전 셀 내에는 어느 정도의 벽 전하(Wall Charge)가 쌓이게 된다.
여기서, 제 2 상승 램프 신호의 제 2 기울기는 제 1 기울기보다 더 완만한 것이 바람직하다. 이와 같이, 제 2 기울기를 제 1 기울기보다 더 완만하게 하게 되면, 셋업 방전이 발생하기 이전까지는 전압을 상대적으로 빠르게 상승시키고, 셋업 방전이 발생하는 동안에는 전압을 상대적으로 느리게 상승시키는 효과를 획득함으로써, 셋업 방전에 의해 발생하는 광의 양을 저감시킬 수 있다.
이에 따라, 콘트라스트(Contrast) 특성을 개선할 수 있다.
셋업 기간 이후의 셋다운(Set-Down) 기간에서는 상승 램프 신호 이후에 이러한 상승 램프 신호와 반대 극성 방향의 제 2 하강 램프(Ramp-Down) 신호가 스캔 전극(Y)에 공급될 수 있다.
여기서, 제 2 하강 램프 신호는 제 20 전압(V20)부터 제 50 전압(V50)까지 점진적으로 하강하는 것이 바람직하다.
이에 따라, 방전 셀 내에서 미약한 소거 방전(Erase Discharge), 즉 셋다운 방전이 발생한다. 이 셋다운 방전에 의해 방전 셀 내에는 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 균일하게 잔류된다.
도 6a 내지 도 6b는 상승 램프 신호 또는 제 2 하강 램프 신호의 또 다른 형태에 대해 설명하기 위한 도면이다.
먼저, 도 6a를 살펴보면, 상승 램프 신호는 제 30 전압(V30)까지는 급격히 상승한 이후에 제 30 전압(V30)부터 제 40 전압(V40)까지 점진적으로 상승하는 형태이다.
이와 같이, 상승 램프 신호는 앞선 도 5에서와 같이 두 단계에 걸쳐 서로 다른 기울기로 점진적으로 상승하는 것도 가능하고, 여기 도 6a에서와 같이 하나의 단계에서 점진적으로 상승하는 것도 가능한 것과 같이, 다양한 형태로 변경되는 것이 가능한 것이다.
다음, 도 6b를 살펴보면 제 2 하강 램프 신호는 제 30 전압(V30)에서부터 전압이 점진적으로 하강하는 형태이다.
이와 같이, 제 2 하강 램프 신호는 전압이 하강하는 시점을 다르게 변경하는 것도 가능한 것과 같이, 다양한 형태로 변경되는 것이 가능한 것이다.
한편, 리셋 기간 이후의 어드레스 기간에서는 제 2 하강 램프 신호의 제 50 전압(V50)보다는 높은 전압을 실질적으로 유지하는 스캔 바이어스 신호가 스캔 전극(Y)에 공급될 수 있다.
아울러, 스캔 바이어스 신호로부터 스캔 전압(ΔVy)만큼 하강하는 스캔 신호(Scan)가 모든 스캔 전극(Y1~Yn)에 공급될 수 있다.
예를 들면, 복수의 스캔 전극(Y) 중 첫 번째 스캔 전극(Y1)에 첫 번째 스캔 신호(Scan 1)가 공급되고, 이후에 두 번째 스캔 전극(Y2)에 두 번째 스캔 신호(Scan 2)가 공급되고, n 번째 스캔 전극(Yn)에는 n 번째 스캔 신호(Scan n)가 공급되는 것이다.
한편, 서브필드 단위로 스캔 신호(Scan)의 폭은 가변적일 수 있다. 즉, 적어도 하나의 서브필드에서 스캔 신호(Scan)의 폭은 다른 서브필드에서의 스캔 신호(Scan)의 폭과 다를 수 있다. 예컨대, 시간상 뒤에 위치하는 서브필드에서의 스캔 신호(Scan)의 폭이 앞에 위치하는 서브필드에서의 스캔 신호(Scan)의 폭보다 작을 수 있다. 또한, 서브필드의 배열 순서에 따른 스캔 신호(Scan) 폭의 감소는 2.6㎲(마이크로초), 2.3㎲(마이크로초), 2.1㎲(마이크로초), 1.9㎲(마이크로초) 등과 같이 점진적으로 이루어질 수 있거나 2.6㎲(마이크로초), 2.3㎲(마이크로초), 2.3㎲(마이크로초), 2.1㎲(마이크로초)......1.9㎲(마이크로초), 1.9㎲(마이크로초) 등과 같이 이루어질 수도 있을 것이다.
이와 같이, 스캔 신호(Scan)가 스캔 전극(Y)으로 공급될 때, 스캔 신호에 대응되게 어드레스 전극(X)에 데이터 전압의 크기(ΔVd)만큼 상승하는 데이터 신호가 공급될 수 있다.
이러한 스캔 신호(Scan)와 데이터 신호(Data) 신호가 공급됨에 따라, 스캔 신호(Scan)의 전압과 데이터 신호의 데이터 전압(Vd) 간의 전압 차와 리셋 기간에 생성된 벽 전하들에 의한 벽 전압이 더해지면서 데이터 신호의 전압(Vd)이 공급되는 방전 셀 내에는 어드레스 방전이 발생된다.
여기서, 어드레스 기간에서 서스테인 전극(Z)의 간섭에 의해 어드레스 방전이 불안정해지는 것을 방지하기 위해 서스테인 전극(Z)에 서스테인 바이어스 신호가 공급되는 것이 바람직하다.
여기서, 서스테인 바이어스 신호는 서스테인 기간에서 공급되는 서스테인 신호의 전압보다는 작고 그라운드 레벨(GND)의 전압보다는 큰 서스테인 바이어스 전압(Vz)을 실질적으로 일정하게 유지하는 것이 바람직하다.
이후, 영상 표시를 위한 서스테인 기간에서는 스캔 전극(Y) 또는 서스테인 전극(Z) 중 하나 이상으로 서스테인 신호(SUS)가 공급될 수 있다. 이러한 서스테인 신호(SUS)는 ΔVs 만큼의 전압의 크기를 갖는 것이 바람직하다.
이러한 서스테인 신호(SUS)가 공급되면, 어드레스 방전에 의해 선택된 방전 셀은 방전 셀 내의 벽 전압과 서스테인 신호(SUS)의 서스테인 전압(Vs)이 더해지면서 서스테인 신호(SUS)가 공급될 때 스캔 전극(Y)과 서스테인 전극(Z) 사이에 서스테인 방전 즉, 표시방전이 일어나게 된다.
도 7은 서스테인 신호의 또 다른 타입에 대해 설명하기 위한 도면이다.
도 7을 살펴보면, 스캔 전극(Y) 또는 서스테인 전극(Z) 중 어느 하나의 전극, 예를 들면 스캔 전극에 양(+)의 서스테인 신호와 음(-)의 서스테인 신호가 번갈아가면서 공급된다.
이와 같이 어느 하나의 전극에 양의 서스테인 신호와 음의 서스테인 신호가 공급되는 동안 나머지 전극, 예컨대 서스테인 전극(Z)에는 바이어스 신호가 공급되는 것이 바람직하다.
여기서, 바이어스 신호는 그라운드 레벨(GND)의 전압을 실질적으로 일정하게 유지하는 것이 바람직하다.
여기 도 7에서와 같이 스캔 전극(Y) 또는 서스테인 전극(Z) 중 어느 하나의 전극에만 서스테인 신호를 공급하는 경우에는 스캔 전극(Y) 또는 서스테인 전극(Z) 중 어느 하나의 전극에 서스테인 신호를 공급하기 위한 회로들이 배치되는 하나의 구동 보드만이 구비되면 된다.
이에 따라, 구동부의 전체 크기를 줄일 수 있고, 이에 따라 제조 단가를 저감시킬 수 있게 된다.
다음, 도 8a 내지 도 8b는 타이밍 컨트롤러부의 동작의 일례에 대해 설명하기 위한 도면이다.
먼저, 도 8a를 살펴보면 제 1 데이터 구동부(810)와 제 2 데이터 구동부(820)는 각각 총 8개의 커넥터와 이러한 8개의 커넥터 각각에 연결되는 8개의 데이터 드라이브 집적회로부(a~p)를 포함한다.
여기, 도 8a 내지 도 8b에서는 앞선 도 2에서의 플라즈마 디스플레이 패널, 방열 프레임, 연성 기판 등의 도시는 생략하기로 한다.
여기서, 타이밍 컨트롤러부(800)에 영상 신호가 입력되면 타이밍 컨트롤러부(800)는 이러한 영상 신호에 관련하여 영상 데이터를 출력한다. 그러면 제 1 데이터 구동부(810) 및 제 2 데이터 구동부(820)가 영상 데이터를 타이밍 컨트롤러부(800)부터 수신하고 이러한 영상 데이터에 관련하여 데이터 신호를 출력하는 것이다. 바람직하게는 제 1 데이터 구동부(810) 및 제 2 데이터 구동부(820)의 데이 터 드라이브 집적회로부(a~p)가 소정의 스위칭 동작을 수행하여 데이터 신호를 출력하는 것이다. 여기서, 데이터 신호는 앞선 도 5에서 설명한 어드레스 기간에서 어드레스 전극(X)으로 공급되는 데이터 신호이다.
여기서, 하나의 데이터 드라이브 집적회로는 총 10개의 어드레스 전극(X)이 연결된다고 가정하자. 바람직하게는, 하나의 데이터 드라이브 집적회로부는 192개 또는 256개의 어드레스 전극(X)과 연결될 수 있지만, 여기서는 설명의 편의를 위해 10개의 어드레스 전극(X)과 연결된다고 가정하는 것이다.
이러한 경우에, 여기 도 8a에서는 총 16개의 데이터 드라이브 집적회로부(a~p)를 포함하고, 이에 따라 총 160개의 어드레스 전극(X)이 형성될 수 있다. 또한, 제 1 데이터 구동부(810)가 데이터 신호를 공급하는 제 1 어드레스 전극은 X81부터 X160까지 총 80개의 어드레스 전극을 포함하고, 제 2 데이터 구동부(820)가 데이터 신호를 공급하는 제 2 어드레스 전극은 X1부터 X80까지 총 80개의 어드레스 전극을 포함할 수 있다.
그러면, 여기 도 8a의 경우에서 타이밍 컨트롤러부(800)는 X81부터 X160까지의 어드레스 전극에 공급될 데이터 신호에 해당하는 영상 데이터를 제 1 데이터 구동부(810)에 공급할 수 있다. 이러한 영상 데이터를 제 1 타입(Type 1) 영상 데이터라 하자. 또한, 타이밍 컨트롤러부(800)는 X1부터 X80까지의 어드레스 전극에 공급될 데이터 신호에 해당하는 영상 데이터를 제 2 데이터 구동부(820)에 공급할 수 있다. 이러한 영상 데이터를 제 2 타입(Type 2) 영상 데이터라 하자.
다음, 도 8b를 살펴보면 앞선 도 8a의 경우에 비해 제 1 데이터 구동부(830) 및 제 2 데이터 구동부(840)에 포함되는 데이터 드라이브 집적회로부(a~n)의 개수가 각각 8개에서 7개로 감소하였다.
여기서, 앞선 도 8a와 동일하게 하나의 데이터 드라이브 집적회로부가 10개의 어드레스 전극(X)과 연결되는 경우에 전체 어드레스 전극(X)의 개수는 도 8a의 160개에서 여기 도 8b에서는 140개로 감소하였음을 알 수 있다.
예를 들면, 제 1 어드레스 전극은 X71부터 X140까지의 어드레스 전극을 포함하고, 제 2 어드레스 전극은 X1부터 X70까지의 어드레스 전극을 포함하는 것이다.
여기서, 앞선 도 8a 및 여기 도 8b의 경우에서 데이터 신호의 공급이 우측 끝단의 첫 번째 데이터 드라이브 집적회로부(a)부터 순차적으로 이루어진다고 가정하자.
그러면, 앞선 도 8a에서는 타이밍 컨트롤러부(800)가 X1부터 X80까지의 어드레스 전극에 공급될 데이터 신호에 해당하는 제 2 타입 영상 데이터를 제 2 데이터 구동부(820)에 공급하였지만, 여기 도 8b에서는 타이밍 컨트롤러부(800)는 X1부터 X70까지의 어드레스 전극에 공급될 데이터 신호에 해당하는 제 4 타입의 영상 데이터를 제 2 데이터 구동부(840)에 공급한다.
즉, 플라즈마 디스플레이 패널에 포함되는 어드레스 전극(X)의 개수가 감소한 경우에는 이전 영상 데이터에서 일부를 생략하는 것이다.
예를 들어, 타이밍 컨트롤러부(800)는 어드레스 전극(X)의 개수가 제 1 개수인 경우에서 도 8a에서와 같이 제 1 데이터 구동부(810)로 제 1 타입(Type 1) 영상 데이터를 공급하고, 제 2 데이터 구동부(820)로는 제 2 타입(Type 2) 영상 데이터 를 공급하고, 반면에 어드레스 전극의 개수가 제 1 개수와 다른 제 2 개수인 경우에는 도 8b에서와 같이 제 1 데이터 구동부(830)로 제 1 타입(Type 1) 영상 데이터와 다른 제 3 타입(Type 3) 영상 데이터를 공급하고, 제 2 데이터 구동부(840)로는 제 2 타입(Type 2) 영상 데이터와 다른 제 4 타입(Type 4) 영상 데이터를 공급한다고 가정하자.
그러면, 여기서 제 2 타입(Type 2)의 영상 데이터는 제 4 타입(Type 4) 영상 데이터의 생략된 일부를 포함하는 것이다. 여기서 제 4 타입(Type 4)에서 생략된 일부는 8번 커넥터에 연결된 데이터 드라이브 집적회로부(h)에 해당하는 영상 데이터이고, 이는 도 8a 내지 도 8b에서 검은색으로 표시되어 있음을 주목해 주기 바란다.
결국, 플라즈마 디스플레이 패널에 포함되는 어드레스 전극(X)의 개수가 상이한 도 8a의 경우와 도 8b의 경우에 번호 800의 타이밍 컨트롤러부가 공통 적용될 수 있는 것이다.
이상에서와 같이, 플라즈마 디스플레이 패널에 포함되는 어드레스 전극(X)의 개수에 관련하여 타이밍 컨트롤러부로부터 데이터 구동부로의 영상 데이터 전송 방식을 조절하게 되면 호환성이 향상된다.
예를 들어, 플라즈마 디스플레이 패널이 제 1 개수의 어드레스 전극(X)을 포함하는 경우와 제 1 개수와 다른 제 2 개수의 어드레스 전극(X)을 포함하는 경우에 동일한 타입의 타이밍 컨트롤러부의 적용이 가능하다. 즉, 한 종류의 타이밍 컨트롤러부를 이용하여 다양한 종류의 플라즈마 디스플레이 패널을 구동시킬 수 있는 것이다. 이에 따라, 다양한 종류에 맞는 타이밍 컨트롤러부를 각각 제작할 필요가 없게 됨으로써 제조 단가가 저감될 수 있다.
한편, 플라즈마 디스플레이 패널에 포함되는 어드레스 전극(X)의 개수는 플라즈마 디스플레이 패널의 해상도(Resolution)와 연관될 수 있다. 즉, 플라즈마 디스플레이 패널에 포함되는 어드레스 전극(X)의 개수가 상대적으로 많은 경우에는 해상도가 상대적으로 높고, 반면에 플라즈마 디스플레이 패널에 포함되는 어드레스 전극(X)의 개수가 상대적으로 적은 경우에는 해상도가 상대적으로 낮은 것이다.
결국, 이상의 도 8a 내지 도 8b에서와 같이 번호 800의 타이밍 컨트롤러부의 동작을 조절하게 되면 번호 800의 타이밍 컨트롤러부는 플라즈마 디스플레이 패널의 해상도(Resolution)가 제 1 해상도인 경우와 이러한 제 1 해상도와 다른 제 2 해상도인 경우에 공통 사용될 수 있는 것이다.
예를 들면, XGA급(Extended Graphics Array) 및 WVGA급(Wide Video Graphics Array)에 공통 사용될 수 있다,
앞선, 도 8a 내지 도 8b의 경우와 플라즈마 디스플레이 패널의 해상도를 연관지어 생각하면, 플라즈마 디스플레이 패널의 해상도가 제 1 해상도인 경우에 도 8a에서와 같이 제 1 데이터 구동부(810)로 제 1 타입(Type 1) 영상 데이터가 공급되고, 제 2 데이터 구동부(820)로는 제 2 타입 영상 데이터가 공급된다면, 플라즈마 디스플레이 패널의 해상도가 앞선 제 1 해상도보다 낮은 제 2 해상도인 경우에는 도 8b에서와 같이 제 2 타입(Type 2) 영상 데이터의 일부가 제 1 데이터 구동부(830)로 공급되는 것이다.
이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
이상에서 상세히 설명한 바와 같이, 본 발명의 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널에 포함되는 어드레스 전극(X)의 개수 또는 해상도와 관련하여 타이밍 컨트롤러부에서 데이터 구동부로의 영상 데이터의 전송 방식을 조절함으로써 다양한 호환성을 향상시키고 이에 따라 제조 단가를 저감시키는 효과가 있다.

Claims (5)

  1. 어드레스 전극을 포함하는 플라즈마 디스플레이 패널;
    입력되는 영상 신호에 관련하여 영상 데이터를 발생시키는 타이밍 컨트롤러부; 및
    상기 영상 데이터에 관련하여 상기 어드레스 전극으로 데이터 신호를 공급하는 데이터 구동부;
    를 포함하고,
    상기 플라즈마 디스플레이 패널은 제 1 어드레스 전극이 형성되는 제 1 영역과, 상기 제 1 어드레스 전극과 나란한 제 2 어드레스 전극이 형성되는 제 2 영역을 포함하고,
    상기 제 1 어드레스 전극에 데이터 신호를 공급하는 제 1 데이터 구동부와 상기 제 2 어드레스 전극에 데이터 신호를 공급하는 제 2 데이터 구동부를 포함하고,
    상기 타이밍 컨트롤러부는 상기 어드레스 전극의 개수가 제 1 개수인 경우에 상기 제 1 데이터 구동부로 제 1 타입 영상 데이터를 공급하고, 상기 제 2 데이터 구동부로는 제 2 타입 영상 데이터를 공급하고, 상기 어드레스 전극의 개수가 상기 제 1 개수와 다른 제 2 개수인 경우에는 상기 제 1 데이터 구동부로 제 1 타입 영상 데이터와 다른 제 3 타입 영상 데이터를 공급하고, 상기 제 2 데이터 구동부로는 상기 제 2 타입 영상 데이터와 다른 제 4 타입 영상 데이터를 공급하는 것을 특 징으로 하는 플라즈마 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 제 1 어드레스 전극의 개수와 제 2 어드레스 전극의 개수는 동일한 것을 특징으로 하는 플라즈마 디스플레이 장치.
  3. 제 1 항에 있어서,
    상기 제 3 타입 영상 데이터는 제 1 타입 영상 데이터 중 일부가 생략된 것이거나, 상기 제 4 타입의 영상 데이터는 상기 제 2 타입 영상 데이터의 생략된 일부를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  4. 어드레스 전극을 포함하는 플라즈마 디스플레이 패널;
    입력되는 영상 신호에 관련하여 영상 데이터를 발생시키는 타이밍 컨트롤러부; 및
    상기 영상 데이터에 관련하여 상기 어드레스 전극으로 데이터 신호를 공급하는 데이터 구동부;
    를 포함하고,
    상기 타이밍 컨트롤러부는 상기 플라즈마 디스플레이 패널의 해상도(Resolution)가 제 1 해상도인 경우와 상기 제 1 해상도와 다른 제 2 해상도인 경우에 공통 사용되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  5. 제 4 항에 있어서,
    상기 플라즈마 디스플레이 패널은 제 1 어드레스 전극이 형성되는 제 1 영역과, 상기 제 1 어드레스 전극과 나란한 제 2 어드레스 전극이 형성되는 제 2 영역을 포함하고,
    상기 제 1 어드레스 전극에 데이터 신호를 공급하는 제 1 데이터 구동부와 상기 제 2 어드레스 전극에 데이터 신호를 공급하는 제 2 데이터 구동부를 포함하고,
    상기 타이밍 컨트롤러부는 상기 플라즈마 디스플레이 패널의 해상도가 제 1 해상도인 경우에 상기 제 1 데이터 구동부로 제 1 타입 영상 데이터를 공급하고, 상기 제 2 데이터 구동부로는 제 2 타입 영상 데이터를 공급하고, 상기 플라즈마 디스플레이 패널의 해상도가 상기 제 1 해상도와 다른 제 2 해상도인 경우에는 상기 제 1 타입 영상 데이터의 일부를 상기 제 2 데이터 구동부로 공급하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
KR1020060074441A 2006-08-07 2006-08-07 플라즈마 디스플레이 장치 KR20080013228A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060074441A KR20080013228A (ko) 2006-08-07 2006-08-07 플라즈마 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060074441A KR20080013228A (ko) 2006-08-07 2006-08-07 플라즈마 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20080013228A true KR20080013228A (ko) 2008-02-13

Family

ID=39341016

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060074441A KR20080013228A (ko) 2006-08-07 2006-08-07 플라즈마 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR20080013228A (ko)

Similar Documents

Publication Publication Date Title
US20060103598A1 (en) Plasma display panel and method of driving the plasma display panel
KR100844819B1 (ko) 플라즈마 디스플레이 장치
EP1505625A2 (en) Plasma display panel, and method and apparatus of driving the same
KR100811553B1 (ko) 플라즈마 디스플레이 장치
KR20080013228A (ko) 플라즈마 디스플레이 장치
KR100811549B1 (ko) 플라즈마 디스플레이 장치
KR100647616B1 (ko) 플라즈마 디스플레이 패널의 구동방법
US8098216B2 (en) Plasma display apparatus and driving method thereof
KR100592298B1 (ko) 플라즈마 디스플레이 패널
KR100637176B1 (ko) 플라즈마 디스플레이 패널
KR100793086B1 (ko) 플라즈마 디스플레이 장치
KR100637175B1 (ko) 플라즈마 디스플레이 패널
KR100615252B1 (ko) 플라즈마 디스플레이 패널
KR100488158B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100820631B1 (ko) 플라즈마 디스플레이 장치
KR100726985B1 (ko) 플라즈마 디스플레이 장치
KR20080018367A (ko) 플라즈마 디스플레이 장치
KR20080008915A (ko) 플라즈마 디스플레이 장치
JP2009109964A (ja) プラズマディスプレイパネル駆動装置及びそれを用いたプラズマディスプレイ装置
KR20080014350A (ko) 플라즈마 디스플레이 장치
KR20080014351A (ko) 플라즈마 디스플레이 장치
WO2009104220A1 (ja) プラズマディスプレイ装置
KR20080013231A (ko) 플라즈마 디스플레이 장치
KR20070104173A (ko) 플라즈마 디스플레이 장치
KR20080004839A (ko) 플라즈마 디스플레이 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination