KR20080011059A - 송신 장치, 수신 장치, 송신 방법 및 수신 방법 - Google Patents

송신 장치, 수신 장치, 송신 방법 및 수신 방법 Download PDF

Info

Publication number
KR20080011059A
KR20080011059A KR1020070071950A KR20070071950A KR20080011059A KR 20080011059 A KR20080011059 A KR 20080011059A KR 1020070071950 A KR1020070071950 A KR 1020070071950A KR 20070071950 A KR20070071950 A KR 20070071950A KR 20080011059 A KR20080011059 A KR 20080011059A
Authority
KR
South Korea
Prior art keywords
symbol
phase
symbols
sample
time shift
Prior art date
Application number
KR1020070071950A
Other languages
English (en)
Inventor
세이치로 호리카와
히데오 가사미
히로시 요시다
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20080011059A publication Critical patent/KR20080011059A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H04L27/2003—Modulator circuits; Transmitter circuits for continuous phase modulation
    • H04L27/2007—Modulator circuits; Transmitter circuits for continuous phase modulation in which the phase change within each symbol period is constrained
    • H04L27/201—Modulator circuits; Transmitter circuits for continuous phase modulation in which the phase change within each symbol period is constrained in which the allowed phase changes vary with time, e.g. multi-h modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
    • H04L27/2053—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
    • H04L27/206—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers
    • H04L27/2067—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states
    • H04L27/2071—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states in which the data are represented by the carrier phase, e.g. systems with differential coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
    • H04L27/2053—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
    • H04L27/206—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers
    • H04L27/2067—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states
    • H04L27/2075—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states in which the data are represented by the change in carrier phase
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
    • H04L27/2275—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses the received modulated signals
    • H04L27/2278—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses the received modulated signals using correlation techniques, e.g. for spread spectrum signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2331—Demodulator circuits; Receiver circuits using non-coherent demodulation wherein the received signal is demodulated using one or more delayed versions of itself

Abstract

송신 장치는, 미리 정해진 비트수를 갖는 단위 데이터를 시간 시프트량으로 변환하고; 복수의 샘플을 포함하는 제1 심볼을 기억 수단에 기억하며; 상기 제1 심볼 내의 각 샘플을 시간 시프트량만큼 순환 시프트함으로써, 단위 데이터에 대응하는 제2 심볼을 생성하고; 상기 제2 심볼을 송신한다. 수신 장치는, 각각이 복수의 샘플을 포함하는 연속하는 2개의 심볼들을 수신하고; 상기 심볼들 각각 내의 샘플들의 샘플값을 검출하며; 상기 심볼들 각각 내의 샘플들의 샘플값들에 기초하여 심볼들 사이의 시간 시프트량을 검출하고; 상기 시간 시프트량을 상기 미리 정해진 비트수를 갖는 데이터로 변환한다.
송신 장치, 수신 장치, 위상, 복조, 고정밀도, 멀티패스

Description

송신 장치, 수신 장치, 송신 방법 및 수신 방법{TRANSMITTING APPARATUS AND METHOD, RECEIVING APPARATUS AND METHOD}
본 발명은 무선 통신 장치에 관한 것이다.
수신 장치의 구성을 단순화하는 한 기술로서, 위상만을 이용하여 복조를 행하는 IF 검파 방식이 있다(예를 들어, 일본 특허 공개 평11-98208(KOKAI) 참조).
그러나, 전술한 기술은 위상만을 사용하여 복조를 행하므로, 전송 속도가 증가하는 경우, 멀티패스 지연 환경 하에서는 지연파로부터 간섭을 받아, 수신 특성이 크게 열화하게 된다고 하는 문제점이 있었다.
본 발명의 송신 장치는 (a) 입력 데이터를 미리 정해진 비트수 단위의 단위 데이터마다 시간 시프트량으로 변환하고, (b) 복수의 샘플을 포함하는 제1 심볼을 기억 수단에 기억하며, (c) 제1 심볼 내의 각 샘플을 상기 시간 시프트량만큼 순환 시프트함으로써, 상기 단위 데이터에 대응하는 제2 심볼을 생성하고, (d) 상기 제2 심볼을 송신한다. 본 발명의 수신 장치는 (e) 각각이 복수의 샘플을 포함하는 연속하는 2개의 심볼 신호를 수신하고 (f) 상기 심볼들 각각에서 샘플들의 샘플값들을 검출하며, (g) 심볼들 각각 내의 샘플들의 샘플값에 기초하여 심볼들 사이의 시간 시프트량을 검출하고, (h) 상기 시간 시프트량을 미리 정해진 상기 비트수 단위의 데이터로 변환한다.
수신 신호의 위상을 이용하여 고정밀도로 복조할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태에 대해 설명한다.
또한, 이하의 설명에 있어서, 동일한 부분에는 동일 부호를 붙이고 있다.
(제1 실시형태)
제1 실시형태에 따른 송신 장치에 대해 설명한다.
이하, 도 1을 참조하여, 본 발명의 제1 실시형태에 따른 송신 장치의 구성 및 동작에 대해 설명한다.
비트/시간 시프트량 변환부(10)는 입력 데이터를 미리 정해진 비트수 단위로 구획하고, 각 단위 데이터를 시간 시프트량으로 변환한다. 비트/시간 시프트량 변환부(10)는, 예컨대, 도 29에 도시한 바와 같은 변환 테이블을 이용하여, 각 단위 데이터를 시간 시프트량으로 변환한다.
도 29에 도시한 바와 같이, 단위 데이터의 비트수가 2비트라고 가정하자. 이 경우, 단위 데이터가 "00"인 때에는 시간 시프트량은 "0"이며, 단위 데이터가 "01"인 때에는 시간 시프트량은 "1"이며, 단위 데이터가 "10"인 때에는 시간 시프트량은 "2"이며, 단위 데이터가 "11"인 때에는 시간 시프트량은 "3"이다.
비트/시간 시프트량 변환부(10)에 의해 변환된 시간 시프트량은 심볼 생성부(20)에서 심볼로 변환된다. 이하, 심볼 생성부(20)에 대해 설명한다.
심볼 생성부(20)는 선행 심볼 기억부(22)와 순환 시프트부(21)를 포함하며, 각각이 미리 정해진 초기값을 가진 복수의 샘플로 이루어지는 심볼을 생성한다. 심볼 내의 복수의 샘플은, 다른 샘플들과 값 또는 부호가 상이한 지표 샘플(index sample)을 적어도 하나 포함한다.
도 2를 참조하여 심볼 생성부(20)에 의해 수행되는 심볼 생성 처리에 대해 기술될 것이다.
도 2를 참조하면, 1심볼은 4샘플을 포함하며, 각 샘플의 초기값은 {+1, +1, +1, -1}이다. 이 경우, 지표 샘플은 값 "-1"의 샘플이다.
비트/시간 시프트량 변환부(10)는 입력 데이터를 2비트 단위로 구획하고, 단위 데이터는 2비트를 포함하는 것으로 가정하자.
심볼 생성부(20)의 선행 심볼 기억부(22)는 심볼 생성부(20)에 의해 직전에 생성된 심볼을 일시 기억한다. 초기 상태에서는, 선행 심볼 기억부(22)는 디폴트 심볼 {+1, +1, +1, -1}을 기억하고 있다.
심볼 생성부(20)의 순환 시프트부(21)는 각 단위 데이터에 대하여, 선행 심볼 기억부(22)에 기억되어 있는(그 직전의 단위 데이터로부터 생성된) 심볼을 상기 단위 데이터에 대응하는 [비트/시간 시프트량 변환부(10)에 의해 얻어진] 시간 시프트량(샘플 시간)만큼 순환 시프트함으로써, 상기 단위 데이터에 대응하는 심볼을 생성한다.
도 2의 (a)에 도시한 바와 같이, 선행 심볼 기억부(22)는 디폴트 심볼 {+1, +1, +1, -1}을 기억하고 있다.
단위 데이터가 "00", "10", "01", "11"이라고 하면, 심볼 생성부(20)는 이 순서대로 각 단위 데이터에 대응하는 심볼들을 생성한다.
우선, 도 2의 (a)에 도시한 바와 같이, 선행 심볼 기억부(22)에 기억되어 있는 심볼 {+1, +1, +1, -1}이 단위 데이터 "00"에 대응하는 시간 시프트량 "0"만큼 순환 시프트부(21)에 의해 순환 시프트되고, 상기 단위 데이터 "00"에 대응하는 제1 심볼 {+1, +1, +1, -1}이 출력되며, 도 2의 (b)에 도시한 바와 같이, 이것이 새 로운 선행 심볼로서 선행 심볼 기억부(22)에 기억된다.
다음에, 도 2의 (b)에 도시한 바와 같이, 선행 심볼 기억부(22)에 기억되어 있는 심볼 {+1, +1, +1, -1}이 단위 데이터 "10"에 대응하는 시간 시프트량 "2"만큼 순환 시프트부(21)에 의해 우측으로 순환 시프트되고, 상기 단위 데이터 "10"에 대응하는 제2 심볼 {+1, -1, +1, +1}이 출력되며, 도 2의 (c)에 도시한 바와 같이, 이것이 새로운 선행 심볼로서 선행 심볼 기억부(22)에 기억된다.
또한, 도 2의 (c)에 도시한 바와 같이, 선행 심볼 기억부(22)에 기억되어 있는 심볼 {+1, -1, +1, +1}이 단위 데이터 "01"에 대응하는 시간 시프트량 "1"만큼 순환 시프트부(21)에 의해 우측으로 순환 시프트되어, 상기 단위 데이터 "01"에 대응하는 제3 심볼 {+1, +1, -1, +1}이 출력되며, 도 2의 (d)에 도시한 바와 같이, 이것이 새로운 선행 심볼로서 선행 심볼 기억부(22)에 기억된다.
또한, 도 2의 (d)에 도시한 바와 같이, 선행 심볼 기억부(22)에 기억되어 있는 심볼 {+1, +1, -1, +1}이 단위 데이터 "11"에 대응하는 시간 시프트량 "3"만큼 순환 시프트부(21)에 의해 우측으로 순환 시프트되고, 상기 단위 데이터 "11"에 대응하는 제4 심볼 {+1, -1, +1, +1}이 출력되며, 도 2의 (e)에 도시한 바와 같이, 이것이 새로운 선행 심볼로서 선행 심볼 기억부(22)에 기억된다.
심볼 생성부(20)에 의해 생성된 심볼은 선행 심볼 기억부(22)에 기억되며, 또한, 가드 인터벌 삽입부(30)에 출력된다. 가드 인터벌 삽입부(30)는 입력된 심볼의 말미의 일부분을 가드 인터벌로서 심볼 선두에 삽입한다.
I/O 변환부(40)는, 가드 인터벌 삽입기(30)에 의해 가드 인터벌이 삽입된 심 볼을, 디지털 신호로부터 아날로그 신호로 변환한다. 그 다음, 주파수 변환기(50)는 그 아날로그 신호를 RF 신호로 변환한다. (본 실시형태에서는, I/O를 사용하고 있지만, D/A 변환기를 사용하여도 좋다.)
대역 통과 필터(60)는, 주파수 변환기(50)에 의해 변환된 RF 신호를 대역 제한한다. 그 다음, 증폭기(70)는 이 신호를 증폭하여 안테나(80)로부터 대기중으로 송신한다.
이하, 제1 실시형태에 따른 수신 장치의 구성 및 동작이 도 3을 참조하여 설명될 것이다.
LNA(110)은, 안테나(100)에 의해 수신된 RF 신호를 증폭한다. 그 다음, 대역 통과 필터(120)는 이 신호를 대역 제한한다.
주파수 변환부(130)는, 밴드 패스 필터(120)에 의해 대역 제한된 신호를 IF 신호로 변환하여 위상 검출부(140)에 입력한다. 위상 검출부(140)는, 입력 신호의 위상을 검출한다.
도 4는 위상 검출부(140)의 구성예를 도시한다. 위상 검출부(140)는, 클록 신호를 발생하는 클록 발생부(144)를 이용하여, 입력 신호와 클록 신호간의 상대적인 위상차를 검출한다. 우선, 대역 통과 필터(141)는, 주파수 변환부(130)로부터 위상 검출부(140)에 입력된 IF 신호(입력 신호)를 대역 제한한다. 리미터(142)는, 밴드 패스 필터(141)에 의해 대역 제한된 IF 신호를 구형파로 변환한다. 위상 검출부(143)는, 리미터(142)에 의해 변환된 구형파와, 클록 발생부(144)에 의해 발생된 클록 신호간의 상대적인 위상차를 검출한다.
도 5는 위상 검출부(143)의 구성을 보다 상세하게 도시한 위상 검출부(140)의 구성예를 도시한다.
또한, 도 6의 (a) 내지 (d)는, 연속하는 2개의 심볼의 위상, 즉, 제 M 심볼과 제 (M+1)심볼의 위상을 검출하는 경우를 나타내고 있다. 제 (M+1)심볼은 제 M 심볼을 "1"샘플 시간만큼 순환 시프트하여 얻어진다.
도 5에 도시한 바와 같이, 배타적 논리합 연산 회로(145)는, 리미트(142)로부터 출력되는 구형파(도 6의 (a))와 클록 발생부(144)로부터 출력되는 클록 신호(도 16의 (b))를 수신한다. 배타적 논리합 연산 회로(145)는, 도 6의 (a)에 도시한 구형파 신호와, 도 6의 (b)에 도시한 클록 신호의 배타적 논리합을 구하여, 그 결과 얻어지는 신호(도 6의 (c))를 로우 패스 필터(LPF)(146)에 출력한다.
LPF(146)는, 도 6의 (a)의 각 심볼 내의 각 샘플의 구형파 신호와 도 6의 (b)의 클록 신호간의 상대적인 위상차를 도시한 도 6의 (d)에 도시한 바와 같은 신호를 A/D 변환부(147)에 출력한다. A/D 변환부(147)는 이 신호를 아날로그 신호로부터 디지털 신호로 변환하여, 전압/위상 변환부(148)에 입력한다. 전압/위상 변환부(148)는, 입력된 신호의 전압값을, 상기 전압값에 대응하는 각 심볼 내의 각 샘플의 위상(도 6의 (b)의 클록 신호와의 위상차)으로 변환한다.
도 6의 (a) 내지 (d)에 도시한 바와 같이, 제 M 심볼 내의 값 "+1"의 샘플의 클록 신호와, 제 (M+1) 심볼 내의 값 "+1"의 샘플의 클록 신호간의 상대적인 위상차는 거의 "0"이지만, 지표 샘플에 대응하는 클록 신호와의 상대적인 위상차는 거의 "π"이다. 따라서, 배타적 논리합 연산 회로(145)에 의해, 도 6의 (a)에 도시한 구형파 신호와, 도 6의 (b)에 도시한 클록 신호와의 배타적 논리합을 구함으로써, 도 6의 (c)에 도시한 바와 같이, 각 심볼 내의 각 샘플에 대응하는 클록 신호들간의 위상차로부터, 위상차가 거의 "π"인 지표 샘플의 시간 위치를 검출할 수 있다.
위상 검출 정밀도를 향상시키는 한 방법으로서, 리미트(142)로부터 출력되는 구형파 신호와, 클록 발생부(144)에 의해 발생된 클록 신호간의 주파수 및 위상을 동기화하는 방법이 있다. 도 7은, 클록 발생부(144)의 구성을 보다 상세하게 도시하고 있는 위상 검출부(140)의 다른 구성예를 도시한다.
도 7의 구성은 일반적인 PLL의 구성과 동일한 구성으로서, VCO(803)로부터 출력되는 클록 신호가 배타적 논리합 연산 회로(801)에 입력되며, 리미터(142)로부터 출력된 구형파의 주파수 및 위상을 VCO(803)에 의해 발생된 클록 신호와의 주파수 및 위상과 동기시키도록 제어되고 있다. 배타적 논리합 연산 회로(801)의 출력 신호는 캐리어 주파수 및 캐리어의 위상만을 추출하는 로우 패스 필터(LPF)(802)에 입력된다. LPF(802)에 의해 고주파수 성분이 제거된 신호가 VC0(803)의 주파수와 위상을 제어하기 위해 VCO(803)에 입력된다. 도 8은, 위상 검출부(140)의 또 다른 구성예를 도시한다. 도 8에 도시하는 위상 검출부(140)는, 위상차가 90°인 2개의 IF 신호를 입력 신호로서 수신한다. 이 경우, 주파수 변환부(130)로부터 출력되는 2개의 IF 신호 중에서 위상 변이가 없는 쪽의 계통을 I 채널(I-cH), 위상을 90°변이시키는 쪽의 계통을 Q 채널(Q-cH)이라고 부른다.
도 9의 (a) ∼도 12의 (d)는, 도 8의 위상 검출부(140)의 동작을 설명하기 위한 타이밍 차트이다.
만일 주어진 IF 신호가 클록 신호와의 상대 위상차의 절대값이 동일하고 부호가 상이하다고 가정하자. 이 경우, 도 9의 (a) ~ 도 10의 (d)에 도시한 바와 같이, 만일 이 신호가 한 계통(I-ch)만으로부터 온 것이라면, IF 신호와 클록 신호의 위상이 Δθ만큼 상이한 경우 및 -Δθ만큼 상이한 경우에, 배타적 논리합 연산 회로를 지나 로우 패스 필터(LPF)로부터 출력되는 결과가 동일해지고, IF 신호와 클록 신호간의 위상차의 부호를 검출할 수 없다.
대조적으로, IF 신호의 위상이 클록 신호의 위상과 Δθ만큼 상이한 때, 도 9의 I-cH의 IF 신호와, I-cH의 IF 신호에 대하여 90°위상이 상이한 도 11의 Q-cH의 IF 신호를 이용하면, IF 신호와 클록 신호간의 위상차의 부호 "+"를 검출할 수 있다. IF 신호의 위상이 클록 신호의 위상과 -Δθ만큼 상이한 경우, 도 20의 I-cH의 IF 신호와, I-cH의 IF 신호에 대하여 90°위상이 상이한 도 12의 Q-cH의 IF 신호를 이용하면, IF 신호와 클록 신호간의 위상차의 부호 "-"를 검출할 수 있다.
I-cH의 A/D 변환부(147)로부터 출력되는 신호와, Q-cH의 A/D 변환부(615)로부터 출력되는 신호가 입력되는 전압/위상 변환부(148)는, 입력된 각 계통의 신호의 전압값을, 상기 전압값에 대응하는 각 심볼 내의 각 샘플의 위상(도 6의 (b)의 클록 신호와의 위상차)으로 변환한다.
이와 같이, 2개의 계통(I-cH와 Q-ch)을 이용함으로써, IF 신호와 클록 신호간의 위상차의 부호도 검출할 수 있다. 즉, 각 심볼 내의 각 샘플의 위상(클록 신호와의 위상차)을 보다 정확하게 구할 수 있다.
도 3의 설명으로 되돌아가, 가드 인터벌 제거부(160)는, 위상 검출기(140)에 의해 검출된 위상으로부터 가드 인터벌을 제거하며, 시간 시프트량 검출기(170)는, 그 결과의 위상을 시간 시프트량으로 변환한다. 이하에서, 시간 동기가 완전히 취해져 있는 것으로 가정하고, 시간 시프트량 검출기(170)에 대해 설명한다.
도 13은, 시간 시프트량 검출기(170)의 구성예를 도시한다. 시간 시프트량 검출기(170)는, 연속하는 2개의 심볼마다 각 심볼 내의 각 샘플의 위상에 기초하여, 상기 2개의 심볼 내의 선행 심볼의 지표 샘플의 시간 위치로부터 후속 심볼의 지표 샘플까지의 순환 시프트량(샘플 시간수)을 검출한다. 즉, 연속하는 2개의 심볼마다 상기 2개의 심볼 내의 한쪽(예컨대 여기서는 선행 심볼)을 1샘플 시간씩 순환 시프트하면서, 상기 2개의 심볼 사이의 상관값을 구하여, 가장 높은 상관값을 얻을 수 있기까지의 순환 시프트량인 샘플 시간수를 검출한다. 그 때문에, 시간 시프트량 검출부(170)는 상기 연속하는 2개의 심볼 내의 선행 심볼의 각 샘플에 대응하는 위상을 기억하는 선행 심볼 위상 기억부(172)와, 상관값 산출부(171)와, 최대값 검출부(173)와, 최대값/시간 시프트 변환부(174)를 포함한다.
또한, 이하에서는, M 번째의 심볼의 n 번째의 샘플의 위상을,
Figure 112007052154536-PAT00001
로 나타낸다. 또한, 한개 심볼은, n=0∼N-1까지의 N 개의 샘플을 포함하는 것으로 가정한다.
이하, M 번째의 심볼에 대한 시간 시프트량 검출기(170)의 동작에 대해 설명한다.
가드 인터벌 제거부(160)에 의해 가드 인터벌이 제거된 결과 얻어진 M 번째의 심볼 내의 각 샘플의 위상을 도시하는 디지털 신호
Figure 112007052154536-PAT00002
가 상관값 산출부(171)에 입력된다. 상관값 산출부(171)는, 입력된 M 번째의 심볼 내의 각 샘플의 위상과, 선행 심볼 위상 기억부(172)에 기억되어 있는 선행 심볼((M-1)번째의 심볼) 내의 각 샘플에 대응하는 위상, 즉,
Figure 112007052154536-PAT00003
간의 상관값을 산출한다.
상관값 산출부(171)는, 선행 심볼 위상 기억부(172)에 기억되어 있는 (M-1)번째의 심볼을 1샘플 시간(one sample time)씩 (송신 장치의 순환 시프트부(21)에서의 순환 시프트 방향과 동일한 방향으로) 순환 시프트하면서, (M-1)번째의 심볼과 M 번째의 심볼간의 상관값 yN(y0, …, yN-1)을 수학식 (1)을 이용하여 산출한다.
Figure 112007052154536-PAT00004
수학식 (1)
또한, MOD(a, b)는, a에 대하여 b의 modulas 연산을 행하여 얻어지는 값이다.
이 경우, (M-1)번째 심볼을 순환 시프트하지 않고서 (M-1) 번째 심볼과 M 번째 심볼 사이에서 얻어진 상관값을 y0라 하고, (M-1)번째 심볼을 1샘플 시간만큼 순환 시프트한 때에 (M-1) 번째 심볼과 M 번째 심볼 사이에서 얻어진 상관값을 y1이라 하고, (M-1)번째 심볼을 2샘플 시간만큼 순환 시프트한 때에 (M-1) 번째 심볼과 M 번째 심볼 사이에서 얻어진 상관값을 y2라 하고, (M-1)번째 심볼을 (N-1) 샘플 시간만큼 순환 시프트한 때에 (M-1) 번째 심볼과 M 번째 심볼 사이에서 얻어진 상관값을 yN-1로 나타낸다.
최대값 검출부(173)는, 한번에 1샘플 시간씩 순환 시프트하면서 얻어진 복수의 상관값들(y0, ···, yN-1) 중에서 가장 레벨이 높은 값을 검출한다. 최대값/시간 시프트 변환부(174)는, 최대값 검출부(173)에 의해 검출된 최대 상관값 yn(0≤ n≤ N-1)을, 상기 최대 상관값을 얻기까지의 순환 시프트량(샘플 시간수), 즉, "n 샘플 시간"으로 변환한다.
도 3으로 되돌아가, 시간 시프트량 검출부(170)에 의해 검출된 순환 시프트량(시간 시프트량)은 시간 시프트량/비트 변환부(180)에 입력된다. 시간 시프트량/비트 변환부(180)는 입력된 시간 시프트량, 즉, 여기서는 "n 샘플 시간"을 상기 시간 시프트 시간에 대응하는 미리 정해진 비트수의 데이터로 변환한다.
시간 시프트량/비트 변환부(180)는, 예컨대, 도 30에 도시하는 변환 테이블을 기억하고, 이 변환 테이블을 이용하여 상기 시간 시프트량에 대응하는 2비트의 데이터를 구한다.
이상 설명한 바와 같이, 상기 제1 실시형태에서는, 입력 데이터를 미리 정해진 비트수 단위의 단위 데이터로 구획하고, 각 단위 데이터에 대응하는 시간 시프트량만큼 선행 심볼의 샘플들을 순환 시프트하여, 입력 데이터를 포함하는 단위 데 이터에 대응하는 심볼을 생성함으로써, 멀티패스 전파로에 대하여 강한 내성을 갖게 하는 것이 가능해진다. 또한, 송신 장치는 선행 심볼의 샘플을 순환 시프트함으로써 각 송신 심볼을 생성하고, 수신 장치는, 디퍼렌셜 코딩을 수행함으로써 수신 신호의 위상으로부터(선행 심볼에 대응하는 시간 시프트량으로부터) 복조를 수행할 수 있다. 이것은, 복조를 위해 등화기를 이용할 필요가 없게 해준다. 즉, 전송 속도가 높고, 멀티패스 간섭의 영향을 받는 경우에도, (수신 신호의 진폭을 이용하지 않고) 수신 신호의 위상으로부터 용이하게 복조할 수 있다.
(제2 실시형태)
제2 실시형태에 따른 도 14에 도시된 송신 장치에 대해 설명한다.
도 14에 있어서, 도 1과 동일한 부분에는 동일 부호를 붙이고, 주로 다른 부분에 대해 설명한다. 제1 실시형태에 따른 송신 장치의 구성(도 1)과 상이한 점은 도 14의 송신 장치는, S/P 변환부(90)와, 비트/부호 변환부(11)와, 심볼 생성부(20) 내의 순환 시프트부(21)의 뒤에 위치한 승산기(23)를 추가로 포함한다는 점이다.
S/P 변환부(90)는, 입력된 직렬 데이터를 2개의 데이터 시퀀스로 직-병렬 변환된다. 이들 데이터 시퀀스중 하나는 비트/부호 변환부(11)에 입력되고, 다른 하나는 비트/시간 시프트량 변환부(10)에 입력된다.
비트/부호 변환부(11)는, 입력된 데이터 시퀀스를 미리 정해진 제1 비트수를 갖는 단위 데이터로 구획하고, 도 31에 도시한 바와 같은 변환 테이블을 이용하여, 각 단위 데이터를 부호로 변환한다. 도 31에 도시한 바와 같이, 단위 데이터의 비 트수가 1일 때, 비트/부호 변환부(11)는, 단위 데이터가 "0"이라면 부호 "+"를 출력하며, 단위 데이터가 "1"이라면 부호 "-"를 출력한다.
전술의 제1 실시형태와 동일하게, 비트/시간 시프트량 변환부(10)는 입력 데이터 시퀀스를 미리 정해진 제2 비트수를 갖는 단위 데이터로 구획하고, 도 29에 도시한 바와 같은 변환 테이블을 이용하여, 각 단위 데이터를 시간 시프트량으로 변환한다.
심볼 생성부(20) 내의 순환 시프트부(21) 뒤쪽에 위치한 승산기(23)는, 비트/부호 변환부(11)로부터 출력되는 부호를, 순환 시프트부(21)로부터 출력되는 심볼에 승산한다.
이와 같이 제2 실시형태에 따른 송신 장치에 의하면, 한개 심볼로 송신하는 데이터의 비트수는 총 3비트로서, 그 중 2개 비트는, 비트/시간 시프트량 변환부(10)에 의해 시간 시프트량으로 변환되고, 1개 비트는, 비트/부호 변환부(11)에 의해 부호로 변환된다. 전술의 제1 실시형태와 비교하여, 심볼에 승산하는 부호에 대응하는 데이터의 비트수만큼, 1심볼로 송신하는 데이터의 비트수를 증가시킬 수 있어 전송 속도를 개선하는 것이 가능해진다.
다음에, 제2 실시형태에 따른 도 15에 도시된 수신 장치에 대해 설명한다. 도 15에 있어서, 도 3와 동일한 부분에는 동일 부호를 붙이고, 주로, 상이한 부분에 대해 설명한다.
제1 실시형태의 수신 장치(도 3)와 상이한 점은 도 3의 시간 시프트량 검출부(170) 대신에, 도 15에서는 시간 시프트량 및 부호 검출부(200)를 가지고, 또한, 부호/비트 변환부(181)와 P/S 변환부(190)를 갖고 있다.
도 16은 시간 시프트량 및 부호 검출부(200)의 구성예를 도시한 것이다. 시간 시프트량 및 부호 검출기(200)는 정수 출력기(202), 복소수 변환부(201), 상관값 산출부(171), 선행 심볼 기억부(206)), 절대값 산출부(203), 최대값 검출부(173), 최대값/시간 시프트량 변환부(174), 최대값/위상 변환부(204) 및 부호 검출부(205)를 포함한다.
여기서, M 번째의 심볼의 n 번째의 샘플의 위상을
Figure 112007052154536-PAT00005
로 나타낸다. 또한, 1심볼은 n= 0∼N-1까지의 N 개의 샘플을 포함하는 것으로 가정한다.
이하, M 번째의 심볼에 대한 시간 시프트량 및 부호 검출부(200)의 동작에 대해 설명한다.
카드 인터벌 제거부(160)에 의해 가드 인터벌이 제거된 결과 얻어진 M 번째의 심볼 내의 각 샘플의 위상을 도시하는 디지털 신호
Figure 112007052154536-PAT00006
은 복소수 변환부(201)에 입력된다.
복소수 변환부(201)는, 입력된 상기 디지털 신호를, 정수 출력부(202)로부터 출력되는 값을 진폭으로서 갖는 복소 신호
Figure 112007052154536-PAT00007
로 변환하여, 상기 복소 신호를 상관값 산출부(171)에 출력한다.
상관값 산출부(171)는 상기 복소 신호와, 선행 심볼 기억부(206)에 기억되어 있는 선행 심볼의 복소 신호
Figure 112007052154536-PAT00008
사이에서 상관값을 산출한다.
상관값 산출부(171)는 선행 심볼 기억부(206))에 기억되어 있는 (M-1)번째의 심볼을 1샘플 시간씩(송신 장치의 순환 시프트부(21)에서의 순환 시프트의 방향과 동일한 방향으로)순환 시프트하면서, M 번째의 심볼과의 상관값 yn'(y0', …, yN-1')을 수학식 (2)를 이용하여 산출한다.
Figure 112007052154536-PAT00009
수학식 (2)
또한,
Figure 112007052154536-PAT00010
은
Figure 112007052154536-PAT00011
의 복소 공액이며, MOD(a, b)는 a에 대하여 b의 modulas 연산을 행하여 얻어진 결과 값이다.
이 경우, (M-1)번째의 심볼을 순환 시프트하지 않고서(0샘플 시간만큼 순환 시프트한 때에), M 번째의 심볼과의 사이에서 얻어진 상관값을 y0', (M-1)번째의 심볼을 1샘플 시간만큼 순환 시프트한 때에, M 번째의 심볼과의 사이에서 얻어진 상관값을 y1', (M-1)번째의 심볼을 2샘플 시간만큼 순환 시프트한 때에, M 번째의 심볼과의 사이에서 얻어진 상관값을 y2', (M-1)번째의 심볼을 (N-1) 샘플 시간만큼 순환 시프트한 때에, M 번째의 심볼과의 사이에서 얻어진 상관값을 yN-1' 로 나타낸 다.
절대값 산출부(203)는 한번에 1샘플 시간씩 순환 시프트하면서 얻어진 복수의 상관값(y0', …, yN-1')의 절대값(｜y0'｜, …, ｜yN-1'｜)을 구한다.
최대값 검출부(173)는 절대값 산출부(203)에서 얻어진 절대값(｜y0'｜, …, ｜yN-1'｜) 중에서, 가장 레벨이 높은 값｜yN'｜ (0≤ n≤ N-1)을 검출하여, 상기 최대 상관값｜yN'｜를 최대값/시간 시프트량 변환부(174)와 최대값/위상 변환부(204)에 입력한다.
제1 실시형태와 동일하게(도 13참조), 최대값/시간 시프트량 변환부(174)는 최대값 검출부(173)에 의해 검출된 최대 상관값｜yN'｜를 상기 최대 상관값을 얻기까지의 순환 시프트량(샘플 시간수), 즉, "n 샘플 시간"으로 변환한다.
최대값/위상 변환부(204)는, 최대 상관값｜yN'｜에 대응하는 (상관값 산출부(171)에 의해 산출된) 상관값 yN'를 참조하여, (M-1)번째의 심볼과 M 번째의 심볼 사이의 위상차 θ를 검출한다.
부호 검출부(205)는 최대값/위상 변환부(204)에 의해 검출된 위상 θ가
-π/2 ≤θ <π/2
인 경우에는 부호 "+"를 검출하며,
π/2 ≤θ < 3π/2
인 경우에는 부호 "-"를 검출한다.
도 15의 설명으로 되돌아가, 부호/비트 변환부(181)는 예컨대, 도 32에 도시한 바와 같은 변환 테이블을 기억하고 이 변환 테이블을 이용해서 부호 검출부(205)에 의해 검출된 부호에 대응하는 1비트의 데이터를 구한다.
또한, 제1 실시형태와 동일하게, 시간 시프트량/비트 변환부(180)는 도 30에 도시하는 변환 테이블을 미리 기억하고, 이 변환 테이블을 이용하여 최대값/시간 시프트량 변환부(174)에 의해 얻어진 시간 시프트량에 대응하는 2비트의 데이터를 구한다.
P/S 변환기(190)는, 부호/비트 변환부(181)에 의해 얻어진 1비트 데이터와, 시간 시프트량/비트 변환부(180)에 의해 얻어진 2비트 데이터 양자 모두를, 직렬 데이터로 변환된다.
이상 설명한 바와 같이, 상기 제2 실시형태에 따른 송신 장치는, 심볼당 비트수를 증가시킬 수 있고, 그에 따라 전송 속도를 개선할 수 있다.
(제3 실시형태)
제3 실시형태에 따라 도 17에 도시된 송신 장치가 기술될 것이다. 도 17에 있어서, 도 1과 동일한 부분에는 동일 부호를 붙이고, 주로 다른 부분에 대해 설명한다. 제1 실시형태에 따른 송신 장치(도 1)와 상이한 점은 도 17에서는 S/P 변환부(90)와 비트/위상 변환부(12)와 심볼 생성부(20) 내의 순환 시프트부(21)의 후의 승산기(23)가 추가되어 있는 점이다.
S/P 변환부(90)는 입력된 데이터를 2개의 데이터 시퀀스로 직병렬 변환한다. 이들 데이터 시퀀스들 중 한 계열은 비트/위상 변환부(12)에 입력되고, 다른 계열 은 비트/시간 시프트량 변환부(10)에 입력된다.
비트/위상 변환기(12)는 입력된 데이터 시퀀스를 미리 정해진 제3 비트수를 갖는 단위 데이터로 구획하고, 도 31에 도시한 바와 같은 변환 테이블을 이용하여, 각 단위 데이터를 위상으로 변환한다. 도 33에 도시한 바와 같이, 단위 데이터의 비트수가 2비트인 경우, 비트/위상 변환기(12)는 단위 데이터가 "00"인 때에는 위상 "0"을 출력하고, 단위 데이터가 "01"인 때에는 위상 "π/2"를 출력하며, 단위 데이터가 "10"인 때에는 위상 "π"를 출력하고, 단위 데이터가 "11"인 때에는 위상 "3π/2"를 출력한다.
전술의 제1 실시형태와 동일하게, 비트/시간 시프트량 변환부(10)는 입력 데이터 시퀀스를, 4비트 길이의 단위 데이터로 구획하고, 도 29에 도시한 바와 같은 변환 테이블을 이용하여, 각 단위 데이터를 시간 시프트량으로 변환한다.
순환 시프트부(21) 후의 승산기(23)는, 비트/위상 변환기(12)로부터 출력되는 위상을, 순환 시프트부(21)로부터 출력되는 심볼에 승산한다.
제3 실시형태에 따른 송신 장치에 의하면, 1심볼로 송신하는 데이터의 비트수는 비트/시간 시프트량 변환부(10)에 의해 시간 시프트량으로 변환되는 2비트와, 비트/위상 변환부(12)에 의해 위상으로 변환되는 2비트의 총 4비트이며, 전술의 제1 실시형태와 비교해 볼 때, 심볼에 승산하는 위상에 대응하는 데이터의 2비트만큼, 1심볼로 송신하는 데이터의 비트수를 증가시킬 수 있어, 전송 속도를 증가시킬 수 있다.
다음에, 제3 실시형태에 따른 도 18에 도시된 수신 장치에 대해 설명한다. 도 18에 있어서, 도 3과 동일한 부분에는 동일 부호를 붙이고, 주로 다른 부분에 대해 설명한다.
제1 실시형태의 수신 장치(도 3)와 상이한 점은 도 3의 시간 시프트 검출부(170) 대신에, 도 18에서는, 시간 시프트량 및 위상 검출부(300)를 포함하며, 또한, 위상/비트 변환부(182)와 P/S 변환부(190)를 더 포함하고 있다.
시간 시프트량 및 위상 검출부(300)는 가드 인터벌 제거부(160)에 의해 가드 인터벌이 제거된 디지털 신호를 수신한다.
도 19는 시간 시프트량 및 위상 검출부(300)의 구성예를 도시한 것이다. 또한, 도 19에 있어서, 제2 실시형태의 시간 시프트량 및 부호 검출부(200)의 구성(도 16)과 동일한 부분에는 동일 부호를 붙이고, 주로, 다른 부분에 대해 설명한다.
시간 시프트량 및 위상 검출기(300)는 정수 출력부(202), 복소수 변환부(201), 상관값 산출부(171), 선행 심볼 기억부(206), 절대값 산출부(203), 최대값 검출부(173), 최대값/시간 시프트량 변환부(174), 최대값/위상 변환부(204) 및 위상 검출부(208)를 포함한다.
이 예에서, M 번째의 심볼의 n 번째의 샘플의 위상을
Figure 112007052154536-PAT00012
로 나타낸다. 또한, 1심볼은, n= 0∼N-1까지의 N 개의 샘플을 포함하는 것으로 가정한다.
이하, 시간 시프트량 및 위상 검출부(300)의 동작에 대해 설명한다.
복소수 변환부(201)는, 가드 인터벌 제거부(160)에 의해 가드 인터벌이 제거된 결과 얻어진 M 번째의 심볼 내의 각 샘플의 위상을 나타내는 디지털 신호
Figure 112007052154536-PAT00013
를 수신한다.
복소수 변환부(201)는, 입력된 상기 디지털 신호를, 정수 출력부(202)로부터 출력되는 값을 진폭으로서 갖는 복소 신호
Figure 112007052154536-PAT00014
로 변환한다.
그 다음, 복소수 변환부(201)는 상기 복소 신호를 상관값 산출부(171)에 출력한다.
상관값 산출부(171)는 상기 복소 신호와, 선행 심볼 기억부(206)에 기억되어 있는 선행 심볼의 복소 신호
Figure 112007052154536-PAT00015
와의 사이에서 상관값을 산출한다.
상관값 산출부(171)는 선행 심볼 기억부(206)에 기억되어 있는 (M-1)번째의 심볼을 1샘플 시간씩(송신 장치의 순환 시프트부(21)에서의 순환 시프트의 방향과 동일한 방향으로) 순환 시프트하면서, M 번째의 심볼과의 상관값 yN'(y0', …, yN-1')을 수학식 (3)을 이용하여 산출한다.
Figure 112007052154536-PAT00016
수학식 (3)
또한,
Figure 112007052154536-PAT00017
은
Figure 112007052154536-PAT00018
의 복소 공액이며, MOD(a, b)는 a에 대하여 b의 modulas 연산을 행하여 얻어진 값이다.
이 경우, (M-1)번째의 심볼을 순환 시프트하지 않고서(0샘플 시간만큼 순환 시프트한 때에) M 번째의 심볼과의 사이에서 얻어진 상관값을 y0', (M-1)번째의 심볼을 1샘플 시간만큼 순환 시프트한 때에, M 번째의 심볼과의 사이에서 얻어진 상관값을 y1', (M-1)번째의 심볼을 2샘플 시간만큼 순환 시프트한 때에 M 번째의 심볼과의 사이에서 얻어진 상관값을 y2', (M-1)번째의 심볼을(N-1)샘플 시간만큼 순환 시프트한 때에, M 번째의 심볼과의 사이에서 얻어진 상관값을 yN-1' 로 나타낸다.
절대값 산출부(203)는 한번에 1샘플 시간씩 순환 시프트하면서 얻어진 복수의 상관값(y0', …, yN-1')의 절대값(｜y0'｜, …, ｜yN-1'｜)를 구한다.
최대값 검출부(173)는 절대값 산출부(203)에 의해 얻어진 절대값(｜y0'｜, …, ｜yN-1'｜) 중에서, 가장 레벨이 높은 값｜yn'｜(0≤ n≤ N-1)을 검출하여, 상기 최대 상관값｜yn'｜를 최대값/시간 시프트량 변환부(174)와 최대값/위상 변환부(204)에 입력한다.
제1 실시형태와 동일하게(도 13참조), 최대값/시간 시프트량 변환부(174)는 최대값 검출부(173)에 의해 검출된 최대 상관값｜yn'｜을 얻기까지의 순환 시프트량(샘플 시간수), 즉, "n 샘플 시간"을 출력한다.
최대값/위상 변환부(204)는 최대 상관값｜yn'｜에 대응하는 (상관값 산출 부(171)에 의해 산출된) 상관값 yn'를 참조하여, (M-1)번째의 심볼과 M 번째의 심볼 사이의 위상차 θ를 검출한다.
도 17의 송신 장치의 비트/위상 변환부(12)에 있어서, 도 33에 도시한 바와 같이 위상이 할당되어 있다고 가정하자. 이 경우, 최대값/위상 변환부(204)에 의해 검출된 위상 θ이,
-π/4 ≤ θ <π/4
인 경우에는 위상 검출부(208)는 위상 "0"을 검출한다. 최대값/위상 변환부(204)에 의해 검출된 위상 θ이
π/4 ≤θ < 3π/4
인 경우에는 위상 검출부(208)는 위상 "π/2"를 검출한다. 최대값/위상 변환부(204)에 의해 검출된 위상 θ이
3π/4 ≤θ < 5π/4
인 경우에는 위상 검출부(208)는 위상 "π"를 검출한다. 최대값/위상 변환부(204)에 의해 검출된 위상 θ이,
5π/4 ≤ θ < 7π/4
인 경우에는 위상 검출부(208)는 위상 "3π/2"를 검출한다.
도 18의 설명으로 되돌아가, 위상/비트 변환부(182)는 예컨대, 도 34에 도시한 바와 같은 변환 테이블을 미리 기억하고, 이 변환 테이블을 이용하여, 위상 검출부(208)에 의해 검출된 위상에 대응하는 2비트의 데이터를 구한다.
또한, 제1 실시형태와 동일하게, 시간 시프트량/비트 변환부(180)는 도 30에 도시하는 변환 테이블을 미리 기억하고, 이 변환 테이블을 이용하며, 최대값/시간 시프트량 변환부(174)에 의해 얻어진 시간 시프트량에 대응하는 2비트의 데이터를 구한다.
P/S 변환기(190)는, 위상/비트 변환부(182)에 의해 얻어진 2비트 데이터와, 시간 시프트량/비트 변환기(180)에 의해 얻어진 2비트 데이터 양자 모두를, 직렬 비트로 변환된다.
이상 설명한 바와 같이, 상기 제3 실시형태에 따른 송신 장치에 의하면, 심볼당의 비트수를 증가시킬 수 있고, 그에 따라 전송 속도를 증가시킬 수 있다.
(제4 실시형태)
제4 실시형태에 따른 도 20에 도시된 수신 장치를 설명한다. 도 20에 있어서, 제1 실시형태의 수신 장치의 구성예를 도시하는 도 3과 동일한 부분에는 동일 부호를 붙이고, 주로, 다른 부분에 대해 설명한다. 즉, 도 20의 수신 장치는, 도 3의 시간 시프트량 검출부(170) 대신에, 시간 시프트량 검출부(400)를 포함한다.
도 21에 도시된 시간 시프트량 검출부(400)는, 복소수 변환부(201), 정수 출력부(202), 푸리에 변환부(401), 위상 검출부(402), 선행 심볼 기억부(404), 위상 비교부(403), 기울기 검출부(405) 및 기울기/시간 시프트량 변환부(406)를 포함한다.
시간 시프트량 검출부(400)는, 이하에 도시하는 푸리에 변환의 성질을 이용하여, 시간 시프트량을 검출한다.
1심볼이 N 개(0, 1, …, N-1)의 샘플로 이루어지는 시간 신호를 s(1), s(1)의 푸리에 변환 후의 각 샘플의 주파수 신호를 S(K)(K=0, 1, …, N-1)로 하면, s(1)을 n(0≤ n≤ N-1)샘플 시간만큼 순환 시프트시킨 결과 얻어지는 신호 s(1-n)의 각 샘플의 푸리에 변환 후의 주파수 신호는
Figure 112007052154536-PAT00019
로 주어진다.
따라서, 시간 영역의 순환 시프트 성분 n(0≤ n≤ N-1)은 주파수 영역에서 위상 회전량
Figure 112007052154536-PAT00020
로서 나타나는 것을 알 수 있다.
도 22는 위상 회전량의 변화를 주파수의 함수로서 도시하는 그래프이다. 도 22는 주파수 영역에서의 심볼 내의 각 샘플(K=0, 1, …, N-1)의 위상 특성을 나타내는 직선을 도시한 것이다. 도 22로부터 알 수 있는 바와 같이, 시간 영역의 순환 시프트 성분 n(0≤ n≤ N-1)은 위상 회전량의 기울기(= -2πn/N)로부터 검출할 수 있다. 시간 시프트량 검출부(400)는 이 성질을 이용하여 시간 시프트량을 검출한다.
이 경우, M 번째의 심볼의 n 번째의 샘플의 위상을
Figure 112007052154536-PAT00021
로 나타낸다. 또한, 1심볼은, n= 0 ∼ N-1까지의 N 개의 샘플을 포함하는 것으로 가정한다.
이하, M 번째 심볼에 대한 시간 시프트량 검출부(400)의 동작에 대해 설명한다.
복소수 변환부(201)는, 가드 인터벌 제거부(160)에 의해 가드 인터벌이 제거된 결과 얻어진 M 번째의 심볼 내의 각 샘플의 위상을 도시하는 디지털 신호
Figure 112007052154536-PAT00022
를 수신한다.
복소수 변환부(201)는, 입력된 상기 디지털 신호를, 정수 출력부(202)로부터 출력되는 값을 진폭으로서 갖는 복소 신호
Figure 112007052154536-PAT00023
로 변환한다.
그 다음 복소수 변환부(201)는, 각 샘플에 대응하는 상기 복소 신호를 푸리에 변환부(401)에 출력한다.
푸리에 변환부(401)는 상기 복소 신호를 푸리에 변환함으로써 각 샘플에 대응하는 주파수 신호
Figure 112007052154536-PAT00024
를 얻는다.
여기서,
Figure 112007052154536-PAT00025
그 다음, 위상 검출부(402)는 상기 주파수 신호로부터, 각 샘플의 위상
Figure 112007052154536-PAT00026
를 검출한다.
위상 비교부(403)는, 위상 검출기(402)에 의해 검출된 M 번째의 심볼의 각 샘플의 위상
Figure 112007052154536-PAT00027
와, 선행 심볼 기억부(404)에 기억되어 있는 선행 심볼, 즉, (M-1)번째의 심볼의 각 샘플에 대응하는 위상
Figure 112007052154536-PAT00028
을 비교한다. 즉, 위상 비교부(403)는, 0 ≤ n≤ N-1를 만족하는 모든 n에 대하여, 위상차
Figure 112007052154536-PAT00029
를 구하기 위해, M번째 심볼에 대응하는
Figure 112007052154536-PAT00030
와, (M-1)번째 심볼에 대응하는
Figure 112007052154536-PAT00031
과의 사이에서, 수학식 (4)로 도시하는 연산을 연속하는 2개의 심볼들의 샘플간에 행한다.
Figure 112007052154536-PAT00032
수학식 (4)
기울기 검출부(405)는, 위상 비교부(402)에 의해 산출된 연속하는 2개의 심볼 사이의 각 샘플의 위상차를, 횡축이 주파수를 나타내고 종축이 위상차를 나타내는 평면 상에서 직선으로 근사화하여, 그 직선의 기울기 Δa를 구한다. 또한, 직선으로의 근사화 방법으로서, 예컨대, 최소 제곱법을 이용할 수 있음에 주목한다.
도 22에 도시한 바와 같이, 주파수 영역에서의 심볼 내의 각 샘플(K=0, 1, …, N-1)의 위상 특성이 직선에 의해 나타낼 수 있기 때문에, (M-l)번째의 심볼 내의 각 샘플의 위상과, M 번째의 심볼 내의 각 샘플의 위상 사이의 위상차의 주파수 영역에서의 위상 특성도 역시 직선에 의해 나타낼 수 있고, 이 기울기 Δa를 이용하여, 상기 연속하는 2개의 심볼 사이의 순환 시프트량[(M-1)번째의 심볼의 샘플을 순환 시프트함으로써, (M-1)번째 심볼 내의 지표 샘플이 M번째의 심볼 내의 지표 샘플의 시간 위치에 오는데 요구되는 시간 시프트량]을 구할 수 있다.
즉, 기울기/시간 시프트 변환부(406)는, 기울기 검출부(405)에 의해 검출된 기울기 Δa를 이용하여, 0≤ n≤ N-1을 만족하는 모든 n에 대하여, 수학식 (5)로 표시된 연산을 행한다.
Figure 112007052154536-PAT00033
수학식 (5)
기울기/시간 시프트 변환부(406)는 (5)식에 의한 주어지는 값들 중 가장 작은 n을 시간 시프트량으로서 검출한다.
이와 같이, 기울기/시간 시프트 변환부(406)는, 주파수 영역에서의 위상 회전량의 기울기로부터 시간 영역의 순환 시프트량을 검출한다. 따라서, 신뢰도가 낮은 주파수에 있어서의 위상값을 이용되지 않거나, 복수의 안테나로 수신하는 경우에는, 주파수마다 신뢰도가 높은 위상값을 선택함으로써 시간 시프트에 대한 추정 정밀도를 개선할 수 있다.
(제5 실시형태)
제5 실시형태에 따른 도 23에 도시된 수신 장치가 설명된다. 도 23에 있어서, 제3 실시형태의 수신 장치의 구성예를 도시하는 도 18과 동일한 부분에는 동일 부호를 붙이고, 주로, 다른 부분에 대해 설명한다. 즉, 도 23의 구성예는, 도 18의 시간 시프트량 및 위상 검출부(300) 대신에, 시간 시프트량 및 위상 검출부(350)를 포함한다.
도 24에 도시된 시간 시프트량 및 위상 검출부(350)는, 복소수 변환부(201), 정수 출력부(202), 푸리에 변환부(401), 위상 검출부(402), 선행 심볼 기억부(404), 위상 비교부(403), 기울기 검출부(405), 기울기/시간 시프트량 변환부(406), 절편(세그먼트) 검출부(407), 및 절편/위상 변환부(408)를 포함한다.
시간 시프트량 및 위상 검출부(350)는, 이하에 도시하는 푸리에 변환의 성질을 이용하여, 시간 시프트량과 위상을 검출한다.
1심볼이 N 개(0, 1, …, N-1)의 샘플로 이루어지는 시간 신호를 s(1), s(1)의 푸리에 변환 후의 각 샘플의 주파수 신호를 S(K)(K=0, 1, …, N-1)로 하면, s(1)을 n(0≤ n≤ N-1) 샘플 시간만큼 순환 시프트함으로써 얻어진 신호 s(1-n) exp(jθ)의 각 샘플의 푸리에 변환 후의 주파수 신호는,
Figure 112007052154536-PAT00034
로 주어진다.
따라서, 시간 영역의 순환 시프트 성분 n(0≤ n≤ N-1)은, 주파수 영역에 있어서 위상 회전량
Figure 112007052154536-PAT00035
로서 나타나는 것을 알 수 있다.
도 25는, 위상 회전량의 변화를 주파수의 함수로서 도시한 그래프이다. 도 25는 주파수 영역에서의 심볼 내의 각 샘플(K=0, 1, …, N-1)의 위상 특성을 나타내는 직선을 도시한 것이다. 도 25로부터 알 수 있는 바와 같이, 시간 영역의 순환 시프트 성분 n(0≤ n≤ N-1)은 위상 회전량의 기울기(= -2πn/N)로부터 검출될 수 있고, 위상 θ은 절편로부터 검출될 수 있다. 시간 시프트량 및 위상 검출부(350)는 이들의 성질을 이용하여 시간 시프트량과 위상을 검출한다.
이 경우, M 번째의 심볼의 n 번째의 샘플의 위상을
Figure 112007052154536-PAT00036
로 나타낸다.
1심볼은, n= 0 ∼ N-1까지의 N 개의 샘플을 포함하는 것으로 가정한다.
이하, M 번째의 심볼에 대한 시간 시프트량 및 위상 검출부(350)의 동작에 대해 설명한다.
복소수 변환부(201)는, 가드 인터벌 제거부(160)에 의해 가드 인터벌을 제거한 결과 얻어진 M 번째의 심볼 내의 각 샘플의 위상을 도시하는 신호
Figure 112007052154536-PAT00037
를 수신한다.
복소수 변환부(201)는 입력된 상기 디지털 신호를 정수 출력부(202)로부터 출력되는 값을 진폭으로서 갖는 복소 신호
Figure 112007052154536-PAT00038
로 변환한다.
그 다음, 복소수 변환부(201)는 상기 복소 신호를 푸리에 변환부(401)에 출력한다.
푸리에 변환부(401)는 상기 복소 신호를 주파수 신호
Figure 112007052154536-PAT00039
로 변환한다.
그 다음, 위상 검출부(402)는 상기 주파수 신호로부터 각 샘플의 위상
Figure 112007052154536-PAT00040
을 검출한다.
위상 비교부(403)는, 위상 검출기(402)에 의해 검출된 M 번째의 심볼의 각 샘플의 위상
Figure 112007052154536-PAT00041
와, 선행 심볼 기억부(404)에 기억되어 있는 선행 심볼, 즉, (M-1)번째의 심볼의 각 샘플에 대응하는 위상
Figure 112007052154536-PAT00042
을 비교한다. 즉, 위상 비교부(403)는, 0 ≤ n≤ N-1를 만족하는 모든 n에 대하여, 위상차
Figure 112007052154536-PAT00043
를 구하기 위해, M번째 심볼에 대응하는
Figure 112007052154536-PAT00044
와, (M-1)번째 심볼에 대응하는
Figure 112007052154536-PAT00045
과의 사이에서, 수학식 (6)에 도시하는 연산을 연속하는 2개의 심볼들의 샘플간에 행한다.
Figure 112007052154536-PAT00046
수학식 (6)
기울기 검출부(405)와 절편 검출부(407)는, 위상 비교부(402)에 의해 산출된 연속하는 2개의 심볼 사이의 각 샘플의 위상차,
Figure 112007052154536-PAT00047
를 수신한다.
제4 실시형태와 동일하게, 기울기 검출부(405)는 위상 비교부(402)에 의해 산출된 연속하는 2개의 심볼 사이의 각 샘플의 위상차를, 예컨대, 최소 제곱법을 이용하여, 횡축이 주파수를 나타내고 종축이 위상차를 나타내는 평면 상의 직선으로 근사화하여, 상기 직선의 기울기 Δa를 구한다.
그 다음, 기울기/시간 시프트 변환부(406)는 (5)식에 의해 주어지는 값들 중 가장 작은 n을 시간 시프트량으로서 검출한다.
한편, 절편 검출부(407)는, 위상 비교부(402)에 의해 산출된 연속하는 2개의 심볼 사이의 각 샘플의 위상차를, 횡축이 주파수를 나타내고 종축이 위상차를 나타내는 평면 상의 직선으로 근사화하여, 절편 Δb를 구한다. 직선으로 근사화하는 방법으로서, 예컨대, 최소 제곱법이 있다.
송신 장치의 비트/위상 변환부(12)에 있어서, 도 33에 도시한 바와 같이 위상이 할당되고 있다고 가정하자. 이 경우, 절편 검출부(407)에 의해 검출된 절편 Δb가
-π/4 ≤ △b < π/4
인 경우에는, 절편/위상 변환부(408)는 위상 "0"을 출력한다. 절편 검출부(407)에 의해 검출된 절편 Δb가
π/4 ≤ △b < 3π/4
인 경우에는, 절편/위상 변환부(408)는 위상 "π/2"를 출력한다. 절편 검출부(407)에 의해 검출된 절편 Δb가
3π/4 ≤ △b < 5π/4
인 경우에는, 절편/위상 변환부(408)는 위상 "π"를 출력한다. 절편 검출부(407)에 의해 검출된 절편 Δb가
5π/4 ≤ △b < 7π/4
인 경우에는 절편/위상 변환부(408)는 위상 "3π/2"를 출력한다.
제2 실시형태로 설명한 바와 같이, 송신 장치가 위상 대신에 부호를 승산하 는 경우에 있어서도, 전술된 바와 마찬가지의 처리로 부호를 검출할 수 있다. 시간 시프트량 검출에 대해서는 제4 실시형태와 동일하다.
(제6 실시형태)
제6 실시형태에 따른 도 26에 도시된 수신 장치에 대해 설명한다. 도 26에서, 제1 실시형태에 따른 수신 장치의 구성예를 도시한 도 3과 동일한 부분에는 동일 부호를 붙이고, 주로, 다른 부분에 대해 설명한다. 즉, 이 수신 장치는, 도 3의 위상 검출부(140) 대신에 위상 검출부(500)를 포함한다.
도 27에 도시된 위상 검출부(500)는, 대역 통과 필터(밴드 패스 필터: BPF)(141), 리미터(142), 클록 발생부(501), 카운터(502), 카운터 출력 기억부(503), A/D 변환부(504) 및 카운터값/위상 변환부(505)를 포함한다.
위상 검출부(500)는, 리미터(142)로부터 출력되는 구형파와, 클록 발생부(501)에 의해 발생된 클록 신호의 상대적인 위상차를 검출한다.
도 28의 (a) 내지 (d)는 위상 검출부(500)의 동작을 설명하기 위한 타이밍 차트이다.
LNA(110)는 안테나(100)에 의해 수신된 RF 신호를 증폭한다. 그 다음, 대역 통과 필터(밴드 패스 필터)(120)는 이 신호를 대역 제한한다. 주파수 변환부(130)는 대역 통과 필터(120)에 의해 대역 제한된 상기 신호를 IF 신호로 변환하여, 위상 검출부(500)에 입력한다.
위상 검출부(500)에서는, 우선, 대역 제한 필터(141)로 입력 신호를 대역 제한한다. 그 다음, 리미터(142)는 이 신호를 구형파로 변환한다. 이러한 동작과 병행하여, 카운터(502)는, 클록 발생부(501)로부터 출력되는 클록 신호를 수신하고, 상기 클록 신호가 상승할 때마다 "1"씩 가산하여, 펄스수를 카운트한다.
도 28에 도시한 바와 같이, 카운터(502)는 심볼의 샘플 주파수와 동기되어 동작하며, 미리 정해진 수치 범위에서, 펄스수를 반복적으로 계수한다. 즉, 카운터(502)는, 미리 정해진 최대값까지 펄스수를 카운트로 하면, 클리어되고, 다시 0에서부터 펄스수의 카운트를 시작한다.
카운터 출력 기억부(503)는, 카운터(502)에 의해 카운트된 카운트값을 기억하고, 리미터(142)에 의해 변환된 구형파의 수직 상승시(또는 하강시)에 그 카운터값을 출력한다. 또한, 도 28의 (a) 내지 (d)는, 리미트(142)로부터 출력되는 구형파의 수직 상승시에 카운터 출력 기억부(503)가 카운터값을 출력하는 경우를 나타내고 있다.
동일한 값의 샘플들이 계속되는 동안(예컨대, 도 28의 (a) 내지 (d)에서는 샘플 "+1"이 연속하는 동안), 구형파의 수직 상승은 등간격이므로, 도 28의 (b) 및 (c)에 도시한 바와 같이, 카운터 출력 기억부(503)가 출력하는 카운터 값은 동일하지만, 샘플들의 값이 상이하게 나타나는 구간(예컨대, 도 28의 (a) 내지 (d)에서는 지표 샘플 "-1"의 구간)에서는, 구형파의 수직 상승이 상이한 타이밍에 나타나므로, 도 28의 (c)에 도시한 바와 같이, 카운터 출력 기억부(503)가 출력하는 카운터값도 상이하다. 예컨대, 수직 상승이 늦어지면, 이 기간 동안 카운트되는 클록수가 증가하고, 수직 상승이 빠르게 되면, 이 기간 동안 카운트되는 클록수가 감소한다.
카운터 출력 기억부(503)로부터 출력되는 카운터값들간의 차이는, 심볼 내의 각 샘플들의 위상의 차이를 나타낸다. 즉, 카운터값이 거의 동일한 샘플들은 동일한 위상을 가지며, 카운터값이 크게 변화되는 샘플들은, 그만큼 위상이 변화한다는 것을 나타낸다. 따라서, 카운터 출력 기억부(503)에 출력되는 카운터값은 각 샘플의 위상을 나타내고 있다. 또한, 카운터 출력 기억부(503)로부터 출력되는 카운터값을 이용하면, 심볼 중에서, 다른 샘플들에 비해 위상이 크게 상이한(도 28의 (a) 내지 (d)에서는, 거의 "π/2" 상이하다) 지표 샘플(샘플값 "-1"의 샘플)의 시간 위치를 검출할 수도 있다.
A/D 변환부(504)는, 카운터 출력 기억부(503)로부터 출력되는 카운터값을 디지털 신호로 변환된다. 예컨대, 도 28의 (d)에 도시한 바와 같이, 카운터값이 거의 동일한 구간에서, 그 대응하는 상기 디지털 신호는 일정한 값을 갖지만, 카운터값이 크게 변화되는 구간(지표 샘플의 구간)에서는, 상기 디지털 신호는 상기 일정값과는 상이한 값으로서 나타나고 있다. 카운터값/위상 변환부(505)는, A/D 변환부(504)로부터 출력되는 디지털 신호를 수신한다.
카운터값/위상 변환부(505)는, 카운터값(여기서는, 디지털 신호의 값)을 위상으로 변환하기 위한 변환 테이블을 미리 기억하고, 이 변환 테이블을 이용하여, 예컨대, 디지털 신호의 값에 대응하는 위상값을 출력한다.
이와 같이, 카운터를 이용하여 위상 검출을 함으로써, 디지털 회로에서의 위상 검출이 가능하게 된다.
이상 설명한 바와 같이, 상기 제1∼제6 실시형태는, 수신 신호의 위상을 이용함으로써 고정밀도로 복조를 수행할 수 있다. 즉, 선행 심볼을 순환 시프트하여 얻어진 심볼을 현 심볼로서 이용함으로써, 멀티패스 환경 하에 있더라도 선행 심볼에 대한 시간 시프트량은 유지되므로, 등화기를 이용하지 않고 수신 신호의 위상으로부터 선행 심볼에 대한 시간 시프트량을 검출할 수 있다.
전술한 실시형태에 따르면, 멀티패스 환경에서도 수신 신호의 진폭을 이용하지 않고 위상을 이용하여 고정밀도로 복조를 수행할 수 있는 고속 무선 통신 시스템(송신 장치 및 수신 장치)이 제공될 수 있다.
실시형태에서 기술된 본 발명의 기법들은, 컴퓨터에 의해 실행시킬 수 있는 프로그램으로서, 자기 디스크(플렉시블 디스크, 하드 디스크 등), 광디스크(CD-ROM, DVD 등), 반도체 메모리 등의 기록 매체에 저장하여 배포할 수도 있다.
도 l은 제1 실시형태에 따른 송신 장치의 구성예를 도시하는 블록도.
도 2는 심볼 생성 처리의 원리를 설명하기 위한 도면.
도 3은 제2 실시형태에 따른 수신 장치의 구성예를 도시하는 블록도.
도 4는 도 3의 위상 검출부의 구성예를 도시하는 블록도.
도 5는 도 4의 위상 검출부의 구성을 더욱 상세하게 도시한 블록도.
도 6의 (a) 내지 (d)는 도 5의 위상 검출부의 동작을 설명하기 위한 타이밍 차트.
도 7은 위상 검출부의 다른 구성예를 도시하는 블록도.
도 8은 위상 검출부의 또 다른 구성예를 도시하는 블록도.
도 9의 (a) 내지 (d)는 도 8의 위상 검출부의 동작을 설명하기 위한 타이밍 차트.
도 10의 (a) 내지 (d)는 도 8의 위상 검출부의 동작을 설명하기 위한 타이밍 차트.
도 11의 (a) 내지 (d)는 도 8의 위상 검출부의 동작을 설명하기 위한 타이밍 차트.
도 12의 (a) 내지 (d)는 도 8의 위상 검출부의 동작을 설명하기 위한 타이밍 차트.
도 13은 도 3의 시간 시프트량 검출부의 구성예를 도시한 도면.
도 14는 제2 실시형태에 따른 송신 장치의 구성예를 도시하는 블록도.
도 15는 제2 실시형태에 따른 수신 장치의 구성예를 도시하는 블록도.
도 16은 도 15의 시간 시프트량 및 부호 검출부의 구성예를 도시하는 블록도.
도 17은 제3 실시형태에 따른 송신 장치의 구성예를 도시하는 블록도.
도 18은 제3 실시형태에 따른 수신 장치의 구성예를 도시하는 블록도.
도 19는 도 18의 시간 시프트량 및 위상 검출부의 구성예를 도시하는 블록도.
도 20은 제4 실시형태에 따른 수신 장치의 구성예를 도시하는 블록도.
도 21은 도 20의 시간 시프트량 검출부의 구성예를 도시하는 블록도.
도 22는 주파수 영역에서의 심볼 내의 각 샘플(K=0, 1, …, N-1)의 위상 특성을 나타내는 직선을 도시한 그래프.
도 23은 제5 실시형태에 따른 수신 장치의 구성예를 도시하는 블록도.
도 24는 도 23의 시간 시프트량 및 위상 검출부의 구성예를 도시하는 블록도면.
도 25는 주파수 영역에서의 심볼 내의 각 샘플(K=0, 1, …, N-1)의 위상 특성을 나타내는 직선의 다른 예를 도시한 그래프.
도 26은 제6 실시형태에 따른 수신 장치의 구성예를 도시하는 블록도.
도 27은 도 26의 위상 검출부의 구성예를 도시하는 블록도.
도 28의 (a) 내지 (d)는 도 27의 위상 검출부의 동작을 설명하기 위한 타이밍 차트.
도 29는 2비트 데이터를 시간 시프트량으로 변환하기 위한 변환 테이블의 일례를 도시한 도면.
도 30은 시간 시프트량을 2비트 데이터로 변환하기 위한 변환 테이블의 일례를 도시한 도면.
도 31은 1비트 데이터를 부호로 변환하기 위한 변환 테이블의 일례를 도시한 도면.
도 32는 부호를 1비트 데이터로 변환하기 위한 변환 테이블의 일례를 도시한 도면.
도 33은 2비트 데이터를 위상으로 변환하기 위한 변환 테이블의 일례를 도시한 도면.
도 34는 위상을 2비트 데이터로 변환하기 위한 변환 테이블의 일례를 도시한 도면.
<도면의 주요 부분에 대한 부호의 설명>
80, 100 : 안테나
10 : 비트/시간 시프트량 변환부
11 : 비트/부호 변환부
12 : 비트/위상 변환부
20 : 심볼 생성부
21 : 순환 시프트부
22 : 선행 심볼 기억부
140, 500 : 위상 검출부
170, 400 : 시간 시프트량 검출부
300 : 시간 시프트량 및 부호 검출부
350 : 시간 시프트량 및 위상 검출기
501 : 클록 발생부
502 : 카운터
503 : 카운터 출력 기억부

Claims (18)

  1. 송신 장치에 있어서,
    미리 정해진 비트수를 갖는 단위 데이터(unit data item)를 시간 시프트량으로 변환하는 변환 수단과;
    복수의 샘플을 포함하는 제1 심볼을 기억하는 기억 수단과;
    상기 제1 심볼 내의 샘플들을 상기 시간 시프트량만큼 순환 시프트함으로써 제2 심볼을 생성하는 심볼 생성 수단과;
    상기 제2 심볼을 송신하는 송신 수단
    을 포함하는 송신 장치.
  2. 송신 장치에 있어서,
    입력 데이터를 2개의 데이터 계열(data sequene)로 변환하는 제1 변환 수단으로서, 상기 2개의 데이터 계열 중 한 계열은 제1 비트수를 갖는 제1 단위 데이터를 포함하고, 다른 한 계열은 제2 비트수를 갖는 제2 단위 데이터를 포함하는 것인, 상기 제1 변환 수단과;
    상기 제1 단위 데이터를 시간 시프트량으로 변환하는 제2 변환 수단과;
    상기 제2 단위 데이터를 양(positive) 또는 음(negative)을 나타내는 부호로 변환하는 제3 변환 수단과;
    복수의 샘플을 포함하는 제1 심볼을 기억하는 기억 수단과;
    상기 제1 심볼 내의 샘플들을 상기 시간 시프트량만큼 순환 시프트함으로써 제2 심볼을 생성하는 제1 생성 수단과;
    상기 제2 심볼에 상기 부호를 곱하여 제3 심볼을 생성하는 제2 생성 수단과;
    상기 제3 심볼을 송신하는 송신 수단
    을 포함하는 송신 장치.
  3. 송신 장치에 있어서,
    입력 데이터를 2개의 데이터 계열로 변환하는 제1 변환 수단으로서, 상기 2개의 데이터 계열 중 한 계열은 제1 비트수를 갖는 제1 단위 데이터를 포함하고, 다른 한 계열은 제2 비트수를 갖는 제2 단위 데이터를 포함하는 것인, 상기 제1 변환 수단과;
    상기 제1 단위 데이터를 시간 시프트량으로 변환하는 제2 변환 수단과;
    상기 제2 단위 데이터를 위상으로 변환하는 제3 변환 수단과;
    복수의 샘플을 포함하는 제1 심볼을 기억하는 기억 수단과;
    상기 제1 심볼 내의 샘플들을 상기 시간 시프트량만큼 순환 시프트함으로써 제2 심볼을 생성하는 제1 생성 수단과;
    상기 제2 심볼에 상기 위상을 곱하여 제3 심볼을 생성하는 제2 생성 수단과;
    상기 제3 심볼을 송신하는 송신 수단
    을 포함하는 송신 장치.
  4. 수신 장치에 있어서,
    각각이 복수의 샘플을 포함하는 연속하는 2개의 심볼을 수신하는 수신 수단과;
    상기 심볼들 각각 내의 샘플들의 샘플값들을 검출하는 제1 검출 수단과;
    상기 심볼들 중 하나의 샘플값들과 상기 심볼들 중 다른 하나의 샘플값들을 비교함으로써 상기 심볼들 사이의 시간 시프트량을 검출하는 제2 검출 수단과;
    상기 시간 시프트량을, 제1 비트수를 갖는 제1 데이터로 변환하는 제1 변환 수단
    을 포함하는 수신 장치.
  5. 제4항에 있어서, 상기 제1 검출 수단은, 상기 샘플들 각각의 샘플값으로서, 상기 샘플들 각각의 위상을 검출하는 것인, 수신 장치.
  6. 제5항에 있어서, 상기 심볼들의 주파수에 동기된 클록 신호를 발생하는 클록 발생부를 더 포함하고, 상기 제1 검출 수단은 상기 클록 신호에 상대적인 위상을 검출하는 것인, 수신 장치.
  7. 제5항에 있어서, 상기 제2 검출 수단은,
    상기 심볼들 중 전자의 심볼 내의 샘플들을 한번에 0 또는 1 샘플 시간만큼 시프트시켜, 상이한 시간 시프트량들에 대응하는 복수의 시간 시프트된 심볼들을 얻는 순환 시프트부와;
    각각의 시간 시프트된 심볼과 상기 심볼들 중 후자의 심볼 내의 각각의 샘플의 위상을 이용함으로써, 각각의 시간 시프트된 심볼과 상기 심볼들 중 후자 사이의 상관값을 계산하여, 상기 시간 시프트된 심볼들에 대응하는 복수의 상관값을 얻는 산출부
    를 포함하는 것인, 수신 장치.
  8. 제5항에 있어서, 상기 심볼들의 주파수에 동기된 클록 신호를 생성하는 클록 발생부를 더 포함하고,
    상기 제1 검출 수단은,
    상기 심볼들 중 한 심볼로부터, 상기 한 심볼과는 위상차가 90°인 위상 변이된 심볼을 생성하는 수단과;
    상기 심볼 및 상기 위상 변이된 심볼을 이용하여, 상기 클록 신호에 상대적인 위상을 검출하는 수단
    을 포함하는 것인, 수신 장치.
  9. 제5항에 있어서, 상기 제2 검출 수단은,
    상기 심볼들 각각 내의 샘플 각각에 대응하는 복소 신호를, 상기 샘플 각각의 위상을 이용하여 생성하는 수단과;
    상기 심볼들 중 한 심볼 내의 샘플들을 한번에 0 또는 1 샘플 시간만큼 시프 트시켜, 상이한 시간 시프트량들에 대응하는 복수의 시간 시프트된 심볼들을 얻는 순환 시프트부와;
    각각의 시간 시프트된 심볼과 상기 심볼들 중 다른 심볼 내의 각각의 샘플의 복소 신호를 이용하여, 상기 각각의 시간 시프트된 심볼과 상기 심볼들 중 상기 다른 심볼 사이의 상관값을 계산하고, 상기 상관값의 절대값을 계산하여 상기 시간 시프트된 심볼들에 대응하는 복수의 상관값들 및 절대값들을 얻는 산출부와;
    상기 절대값들 중 최대값에 대응하는 상기 시간 시프트된 심볼들 중 하나에 대응하는 시간 시프트량들 중 하나를 검출하는 시간 시프트량 검출 수단과;
    상기 절대값들 중 최대값에 대응하는 상기 상관값들 중 하나로부터, 상기 심볼들 사이의 위상차를 검출하는 위상차 검출 수단을 포함하고,
    상기 위상차를 제2 비트수를 갖는 제2 데이터로 변환하는 제2 변환 수단을 더 포함하는 것인, 수신 장치.
  10. 제9항에 있어서, 상기 위상차 검출 수단은 상기 위상차에 대응하는 부호를 검출하고, 상기 부호는 양 또는 음을 가리키며, 상기 제2 변환 수단은 상기 부호를 상기 제2 데이터로 변환하는 것인, 수신 장치.
  11. 제5항에 있어서, 상기 제2 검출 수단은,
    각 샘플의 위상을 이용하여 상기 심볼들 각각 내의 샘플 각각에 대응하는 복소 신호를 생성하는 수단과;
    각 샘플에 대응하는 상기 복소 신호를 푸리에 변환함으로써, 상기 심볼들 각각 내의 샘플 각각의 위상을 검출하는 위상 검출 수단과;
    상기 심볼들 중 선행 심볼 내의 각 샘플의 위상과, 상기 심볼들 중 후속 심볼 내의 각 샘플의 위상 사이의 위상차의 주파수 영역에서의 위상 특성을 나타내는 직선의 기울기로부터, 시간 영역에서의 시간 시프트량을 검출하는 시간 시프트량 검출 수단
    을 포함하는 것인, 수신 장치.
  12. 제11항에 있어서, 상기 제2 검출 수단은,
    상기 직선의 절편으로부터 상기 2개 심볼들 사이의 위상차를 검출하는 위상차 검출 수단을 더 포함하고,
    상기 위상차를 제2 비트수를 갖는 제2 데이터로 변환하는 제2 변환 수단을 더 포함하는 것인, 수신 장치.
  13. 제5항에 있어서, 상기 제1 검출 수단은,
    상기 심볼들의 주파수보다 높은 주파수를 갖는 클록 신호를 발생하는 발생 수단과;
    미리 정해진 수치 범위에서 상기 클록 신호의 펄스들을 반복하여 계수하는 카운터와;
    각 샘플의 수직 상승시(leading edge)의 상기 카운터의 값에 기초하여, 각 샘플의 위상을 검출하는 수단
    을 포함하는 것인, 수신 장치.
  14. 송신 방법에 있어서,
    미리 정해진 비트수를 갖는 단위 데이터를 시간 시프트량으로 변환하는 단계와;
    복수의 샘플을 포함하는 제1 심볼을 기억 수단에 기억하는 단계와;
    상기 제1 심볼 내의 샘플들을 상기 시간 시프트량만큼 순환 시프트함으로써 제2 심볼을 생성하는 단계와;
    상기 제2 심볼을 송신하는 단계
    를 포함하는, 송신 방법.
  15. 송신 방법에 있어서,
    입력 데이터를 2개의 데이터 계열로 변환하는 단계로서, 상기 2개의 데이터 계열 중 한 계열은 제1 비트수를 갖는 제1 단위 데이터를 포함하고, 다른 한 계열은 제2 비트수를 갖는 제2 단위 데이터를 포함하는 것인, 상기 입력 데이터를 2개의 데이터 계열로 변환하는 단계와;
    상기 제1 단위 데이터를 시간 시프트량으로 변환하는 단계와;
    상기 제2 단위 데이터를 양 또는 음을 나타내는 부호로 변환하는 단계와;
    복수의 샘플을 포함하는 제1 심볼을 기억 수단에 기억하는 단계와;
    상기 제1 심볼 내의 샘플들을 상기 시간 시프트량만큼 순환 시프트함으로써 제2 심볼을 생성하는 단계와;
    상기 제2 심볼에 상기 부호를 곱하여 제3 심볼을 생성하는 단계와;
    상기 제3 심볼을 송신하는 단계
    를 포함하는 송신 방법.
  16. 송신 방법에 있어서,
    입력 데이터를 2개의 데이터 계열로 변환하는 단계로서, 상기 2개의 데이터 계열 중 한 계열은 제1 비트수를 갖는 제1 단위 데이터를 포함하고, 다른 한 계열은 제2 비트수를 갖는 제2 단위 데이터를 포함하는 것인, 상기 입력 데이터를 2개의 데이터 계열로 변환하는 단계와;
    상기 제1 단위 데이터를 시간 시프트량으로 변환하는 단계와;
    상기 제2 단위 데이터를 위상으로 변환하는 단계와;
    복수의 샘플을 포함하는 제1 심볼을 기억 수단에 기억하는 단계와;
    상기 제1 심볼 내의 샘플들을 상기 시간 시프트량만큼 순환 시프트함으로써 제2 심볼을 생성하는 단계와;
    상기 제2 심볼에 상기 위상을 곱하여 제3 심볼을 생성하는 단계와;
    상기 제3 심볼을 송신하는 단계
    를 포함하는 송신 장치.
  17. 수신 방법에 있어서,
    각각이 복수의 샘플을 포함하는 연속하는 2개의 심볼을 수신하는 단계와;
    상기 심볼들 각각 내의 샘플들의 샘플값들을 검출하는 단계와;
    상기 심볼들 각각 내의 샘플들의 샘플값들에 기초하여 상기 심볼들 사이의 시간 시프트량을 검출하는 단계와;
    상기 시간 시프트량을, 소정 비트수를 갖는 데이터로 변환하는 단계
    를 포함하는 수신 방법.
  18. 제17항에 있어서, 상기 샘플값들 각각은 각 샘플의 위상인 것인, 수신 방법.
KR1020070071950A 2006-07-28 2007-07-18 송신 장치, 수신 장치, 송신 방법 및 수신 방법 KR20080011059A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00206785 2006-07-28
JP2006206785A JP4199269B2 (ja) 2006-07-28 2006-07-28 送信装置、受信装置、送信方法及び受信方法

Publications (1)

Publication Number Publication Date
KR20080011059A true KR20080011059A (ko) 2008-01-31

Family

ID=38986270

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070071950A KR20080011059A (ko) 2006-07-28 2007-07-18 송신 장치, 수신 장치, 송신 방법 및 수신 방법

Country Status (4)

Country Link
US (1) US20080025431A1 (ko)
JP (1) JP4199269B2 (ko)
KR (1) KR20080011059A (ko)
CN (1) CN101115042A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7737739B1 (en) * 2007-12-12 2010-06-15 Integrated Device Technology, Inc. Phase step clock generator
JP5031600B2 (ja) * 2008-01-28 2012-09-19 京セラ株式会社 無線通信方法、無線通信システム、基地局、移動局
ATE534223T1 (de) * 2008-06-13 2011-12-15 Ericsson Telefon Ab L M Verfahren und anordnungen in einem drahtlosen kommunikationssystem zur erzeugung von signalstruktur mit cyclischem präfix
US8848850B2 (en) * 2012-09-25 2014-09-30 Intel Corporation Pulse width modulation receiver circuitry
FR3023439B1 (fr) * 2014-07-04 2016-07-29 Thales Sa Procede ameliore de modulation a phase continue et emetteur mettant en oeuvre le procede
FR3052616B1 (fr) * 2016-06-09 2018-06-22 B-Com Procede de generation d'un signal module en position d'impulsions, procede de demodulation, produit progamme d'ordinateur et dispositifs correspondants
KR102627117B1 (ko) * 2017-11-17 2024-01-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 가산 방법, 반도체 장치, 및 전자 기기

Also Published As

Publication number Publication date
JP4199269B2 (ja) 2008-12-17
JP2008035242A (ja) 2008-02-14
CN101115042A (zh) 2008-01-30
US20080025431A1 (en) 2008-01-31

Similar Documents

Publication Publication Date Title
CN111095883B (zh) 在正交时频空间信号接收器中实现同步
KR20080011059A (ko) 송신 장치, 수신 장치, 송신 방법 및 수신 방법
JP2831636B2 (ja) Ｏｆｄｍシステム受信器の微細ｆｆｔウインドー位置復元装置
US8165252B2 (en) Signal processing device and method, and program
JPH10505471A (ja) デジタルシステムにおける送信機及び受信機の同期化方法と装置
JPH11186985A (ja) Ｏｆｄｍ受信機における簡略周波数オフセット推定方法及び装置
KR102341875B1 (ko) 송신기 및 수신기와 해당 방법들
KR100970363B1 (ko) 무선 통신 시스템에 있어서 타이밍을 결정하는 방법 및장치
US20090213973A1 (en) Clock regeneration circuit
US8509361B2 (en) Simplified acquisition apparatus and method for a Bluetooth receiver
EP1936896A2 (en) Delay profile extimation device and correlator
CN113055047B (zh) 低功率长程无线电装置
US6933866B1 (en) Variable data rate receiver
US9083447B2 (en) Receiver of pulses of an ultra wide band type signal and associated method
KR100534592B1 (ko) 디지털 통신 시스템의 수신 장치 및 그 방법
JP5962988B2 (ja) 通信システム、それに用いられる送信器と受信器、及び通信方法
KR20060112736A (ko) 직교주파수분할다중시스템을 위한 동기화 장치 및 방법
US8275073B2 (en) Methods and systems to discriminate between PSK and FSK signals
JP5962987B2 (ja) 同期システムとそれを備えた受信装置、同装置を備えた通信システム、及び同期方法
CN106911449A (zh) 一种重叠时分复用调制方法、装置及系统
KR20190046120A (ko) 버스트 전송 방식 기반의 DVB-S2x 슈퍼프레임 (super-frame) 전송 시스템을 위한 수신기 프레임 검출 장치 및 방법
Carroll et al. Chaotic sequences for noisy environments
JP5286321B2 (ja) ビット検出及び同期のための方法及びシステム
CN114039827B (zh) 基于多级pn序列的连续相位调制的同步方法和装置
JP3619384B2 (ja) シンボルタイミング検出方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee