KR20080009417A - 플라즈마 디스플레이 패널의 구동 방법 및 구동 장치 - Google Patents

플라즈마 디스플레이 패널의 구동 방법 및 구동 장치 Download PDF

Info

Publication number
KR20080009417A
KR20080009417A KR1020060068955A KR20060068955A KR20080009417A KR 20080009417 A KR20080009417 A KR 20080009417A KR 1020060068955 A KR1020060068955 A KR 1020060068955A KR 20060068955 A KR20060068955 A KR 20060068955A KR 20080009417 A KR20080009417 A KR 20080009417A
Authority
KR
South Korea
Prior art keywords
reset
voltage
odd
pulse
scan electrode
Prior art date
Application number
KR1020060068955A
Other languages
English (en)
Inventor
카즈히로 이토
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060068955A priority Critical patent/KR20080009417A/ko
Publication of KR20080009417A publication Critical patent/KR20080009417A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 메인 리셋 펄스(Main Reset Pulse)를 홀수번째의 주사 전극 및 짝수번째의 주사 전극에 교대로 인가하여 플라즈마 디스플레이 패널의 블랙(Black) 휘도를 저감시키는 기술에 관한 것이다. 본 발명에 따른 플라즈마 디스플레이 패널의 구동 방법에서는, 홀수번째의 프레임(Frame)에서, 홀수번째의 주사 전극에는 제 1 메인 리셋 펄스(first Main Reset Pulse)를 포함하는 구동 전압을 인가하고, 짝수번째의 주사 전극에는 상기 제 1 메인 리셋 펄스보다 작은 펄스 면적을 갖는 제 2 메인 리셋 펄스(second Main Reset Pulse)를 포함하는 구동 전압을 인가한다. 또한 본 발명에 따른 플라즈마 디스플레이 패널의 구동 방법에서는, 짝수번째의 프레임에서, 상기 홀수번째의 주사 전극에는 상기 제 2 메인 리셋 펄스를 포함하는 구동 전압을 인가하고, 상기 짝수번째의 주사 전극에는 상기 제 1 메인 리셋 펄스를 포함하는 구동 전압을 인가한다.
플라즈마 디스플레이 패널, 블랙 휘도, 메인 리셋, 서브 리셋

Description

플라즈마 디스플레이 패널의 구동 방법 및 구동 장치{Method and apparatus for driving plasma display panel}
본 발명의 상세한 설명에서 인용되는 도면을 이해하기 위하여 각 도면에 대한 간단한 설명이 제공된다.
도 1은 플라즈마 디스플레이 패널의 화면 표시 방식을 설명하기 위한 도면이다.
도 2는 제 1 서브 프레임(SF1)과 제 2 서브 프레임(SF2) 동안에 플라즈마 디스플레이 패널의 각 전극에 인가되는 구동 전압을 나타내는 도면이다.
도 3a는 각 프레임마다 메인 리셋 펄스(Main Reset Pulse)를 인가하는 경우를 나타내고, 도 3b는 2 프레임 간격으로 메인 리셋 펄스(Main Reset Pulse)를 인가하는 경우를 나타낸다.
도 4는 본 발명의 바람직한 실시예에 따른 플라즈마 디스플레이 패널의 구동 방법을 설명하기 위한 도면이다.
도 5는 본 발명의 바람직한 실시예에 따라 제 1 프레임(F1)의 제 1 서브 프레임(SF1)과 제 2 프레임(F2)의 제 1 서브 프레임(SF1) 동안에 각 전극에 인가되는 구동 전압을 나타내는 도면이다.
도 6은 본 발명의 바람직한 실시예에 따른 플라즈마 디스플레이 패널의 구동 장치를 나타내는 도면이다.
도 7a 및 도 7b는 도 6에 도시된 Y 드라이버(607)의 구체적 구성을 예시한 도면이다.
< 도면의 참조 번호에 대한 설명 >
601: 플라즈마 디스플레이 패널 603: X 드라이버
605: A 드라이버 607: Y 드라이버
608: 제 1 스캔 드라이버 609: 제 2 스캔 드라이버
본 발명은 플라즈마 디스플레이 패널의 구동 방법 및 구동 장치에 관한 것으로서, 특히 메인 리셋 펄스(Main Reset Pulse)를 홀수번째의 주사 전극 및 짝수번째의 주사 전극에 교대로 인가하여 플라즈마 디스플레이 패널의 블랙(Black) 휘도를 저감시키는 기술에 관한 것이다.
플라즈마 디스플레이 패널(plasma display panel)은 근래에 들어서 각광받고 있는 평판 디스플레이 장치 중의 하나이다. 플라즈마 디스플레이 패널에는, 복수 개의 전극이 형성된 두 기판 사이의 공간을 격벽에 의해 분리함으로써 형성되는 다수의 방전셀이 구비된다. 각각의 방전셀은 플라즈마 디스플레이 패널의 각 픽셀에 대응된다. 복수 개의 전극을 통해서 각각의 방전셀에 구동 전압을 인가하면 각 방전셀에서는 방전에 의한 진공 자외선이 발생된다. 그 진공 자외선은 소정의 패턴으 로 형성된 형광체를 여기시켜 가시광선을 발생시키고, 플라즈마 디스플레이 패널은 그 가시 광선을 이용하여 입력 영상 데이터에 상응하는 화면을 표시한다.
도 1은 플라즈마 디스플레이 패널의 화면 표시 방식을 설명하기 위한 도면이다.
플라즈마 디스플레이 패널은 프레임(Frame) 단위로 화면을 표시한다. 도 1에는 2 개의 프레임(F1, F2)이 도시되어 있다. 어느 하나의 단위 프레임(F1 또는 F2)은 시분할 계조 표시를 실현하기 위하여 다수의 서브 프레임(Sub Frame. SF1, SF2, SF3, ...)으로 구분된다. 그리고, 각각의 서브 프레임(SF1, SF2, SF3, ...)은 다시 리셋(Reset) 구간(R1, R2, R3, ...), 어드레스(Address) 구간(A1, A2, A3, ...) 및 서스테인(Sustain) 구간(S1, S2, S3, ...)으로 구분된다. 리셋(Reset) 구간(R1, R2, R3, ...)에서는 모든 방전셀을 균등하게 초기화하는 동작이 실행되고, 어드레스 구간(A1, A2, A3, ...)에서는 서스테인 구간(S1, S2, S3, ...)에서 표시 방전을 일으켜야 할 방전셀을 선택하는 동작이 실행된다. 서스테인 구간(S1, S2, S3, ...)에서는 어드레스 구간(A1, A2, A3, ...)에서 선택된 방전셀에 대하여 각 서브 프레임(SF1, SF2, SF3, ...)에 할당된 계조에 상응하는 횟수만큼 표시 방전이 실행된다.
도 2는 제 1 서브 프레임(SF1)과 제 2 서브 프레임(SF2) 동안에 플라즈마 디스플레이 패널의 각 전극에 인가되는 구동 전압을 나타내는 도면이다.
통상적으로 3 전극 타입의 플라즈마 디스플레이 패널은 공통 전극(X), 주사 전극(Yn) 및 데이터 전극(Am)을 구비한다. 리셋 구간(R1, R2)에서는 공통 전극(X) 과 주사 전극(Yn) 간에 리셋 방전이 실행되어 모든 방전셀의 상태가 동일하게 초기화된다. 어드레스 구간(A1, A2)에서 주사 전극(Yn)에는 소정 시간폭 동안 어드레스 전압(Vscl)을 갖는 스캔 펄스가 인가되고 데이터 전극(Am)에는 방전셀을 선택하기 위한 데이터 펄스가 인가되어 특정 방전셀이 선택되게 된다. 서스테인 구간(S1, S2)에서는 어드레스 구간(A1, A2)에서 선택된 방전셀에 대하여 공통 전극(X)과 주사 전극(Yn) 간에 서스테인 방전이 실행된다. 서스테인 방전을 위해서, 공통 전극(X)과 주사 전극(Yn)에는 서스테인 전압(Vs)과 접지 전압(Vg)이 교대로 인가된다.
특히, 주사 전극(Yn)에 인가되는 구동 전압을 자세히 살펴본다. 서브 프레임 SF1의 리셋 구간(R1)에서는 접지 전압 Vg로부터 리셋 전압 Vsch, 리셋 전압 Vset+Vsch 및 리셋 전압 Vnf로 단계적으로 변하는 메인 리셋 펄스(Main Reset Pulse)가 주사 전극(Yn)에 인가된다. 메인 리셋 펄스는 공통 전극(X)과 주사 전극(Yn) 간에 강한 리셋 방전을 유도하여 모든 방전셀의 상태가 동일하게 초기화되도록 한다. 서브 프레임 SF2의 리셋 구간(R2)에서는 서스테인 전압(Vs)으로 유지되다가 리셋 전압 Vnf로 변하는 서브 리셋 펄스(Sub Reset Pulse)가 주사 전극(Yn)에 인가된다. 서브 리셋 펄스는 공통 전극(X)과 주사 전극(Yn) 간에 약한 리셋 방전을 유도한다.
어느 하나의 프레임내에서, 제 1 서브 프레임(SF1)의 리셋 구간(R1)에서는 메인 리셋 펄스가 주사 전극(Yn)에 인가되고, 제 2 서브 프레임(SF2) 이후의 서브 프레임들(SF2, SF3, ...)의 리셋 구간(R2, R3, ...)에서는 서브 리셋 펄스가 주사 전극(Yn)에 인가된다. 메인 리셋 펄스의 펄스 면적이 서브 리셋 펄스의 펄스 면적보다 크다는 점에서, 모든 방전셀의 상태를 동일하게 초기화시키는 리셋 동작은 서브 리셋 펄스의 영향보다는 메인 리셋 펄스의 영향을 크게 받는다고 할 수 있다.
그런데, 메인 리셋 펄스는 플라즈마 디스플레이 패널의 블랙(Black) 휘도를 증가시키는 원인이 된다. 플라즈마 디스플레이 패널의 블랙 휘도는, 가장 어두운 계조를 표시한 경우(즉, 완전히 검은색을 표시한 경우)에 플라즈마 디스플레이 패널의 화면으로부터 측정되는 휘도를 의미한다. 블랙 휘도가 높은 경우에는 가장 어둡게 표시해야 할 픽셀이 가장 어둡게 표시되지 못하므로 화면의 콘트라스트(Contrast)가 저하된다. 따라서, 플라즈마 디스플레이 패널의 표시 품질을 향상시키기 위하여, 메인 리셋 펄스를 조정함으로써 플라즈마 디스플레이 패널의 블랙 휘도를 저감시킬 수 있는 방안이 요구되고 있다.
본 발명은, 메인 리셋 펄스(Main Reset Pulse)를 홀수번째의 주사 전극 및 짝수번째의 주사 전극에 교대로 인가함으로써 플라즈마 디스플레이 패널의 블랙(Black) 휘도를 저감시키는 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 패널의 구동 장치를 제공하고자 한다.
공통 전극, 주사 전극 및 데이터 전극을 구비하는 플라즈마 디스플레이 패널을 구동하는 방법에 있어서, 본 발명에 따른 플라즈마 디스플레이 패널의 구동 방법에서는, 홀수번째의 프레임(Frame)에서, 홀수번째의 주사 전극에는 제 1 메인 리 셋 펄스(first Main Reset Pulse)를 포함하는 구동 전압을 인가하고, 짝수번째의 주사 전극에는 상기 제 1 메인 리셋 펄스보다 작은 펄스 면적을 갖는 제 2 메인 리셋 펄스(second Main Reset Pulse)를 포함하는 구동 전압을 인가한다. 또한 본 발명에 따른 플라즈마 디스플레이 패널의 구동 방법에서는, 짝수번째의 프레임에서, 상기 홀수번째의 주사 전극에는 상기 제 2 메인 리셋 펄스를 포함하는 구동 전압을 인가하고, 상기 짝수번째의 주사 전극에는 상기 제 1 메인 리셋 펄스를 포함하는 구동 전압을 인가한다.
공통 전극을 구동하는 X 드라이버, 데이터 전극을 구동하는 A 드라이버 및 주사 전극을 구동하는 Y 드라이버를 구비하는 플라즈마 디스플레이 패널의 구동 장치에 있어서, 본 발명에 따른 플라즈마 디스플레이 패널의 구동 장치에 구비되는 상기 Y 드라이버는 제 1 스캔 드라이버 및 제 2 스캔 드라이버를 구비한다. 상기 제 1 스캔 드라이버는, 홀수번째의 프레임(Frame)에서는 홀수번째의 주사 전극에 제 1 메인 리셋 펄스(first Main Reset Pulse)를 포함하는 구동 전압을 인가하고, 짝수번째의 프레임에서는 상기 홀수번째의 주사 전극에 상기 제 1 메인 리셋 펄스보다 작은 펄스 면적을 갖는 제 2 메인 리셋 펄스(second Main Reset Pulse)를 포함하는 구동 전압을 인가한다. 상기 제 2 스캔 드라이버는, 상기 홀수번째의 프레임에서는 짝수번째의 주사 전극에 상기 제 2 메인 리셋 펄스를 포함하는 구동 전압을 인가하고, 상기 짝수번째의 프레임에서는 상기 짝수번째의 주사 전극에 상기 제 1 메인 리셋 펄스를 포함하는 구동 전압을 인가한다.
본 발명의 어느 한 실시예에 있어서, 상기 홀수번째의 프레임 및 상기 짝수 번째의 프레임은 다수의 서브 프레임(Sub Frame)으로 구분되고, 하나의 서브 프레임은 리셋(Reset) 구간, 어드레스(Address) 구간 및 서스테인(Sustain) 구간으로 구분되며, 상기 제 1 메인 리셋 펄스 또는 상기 제 2 메인 리셋 펄스는 상기 리셋 구간에 상기 홀수번째의 주사 전극 또는 상기 짝수번째의 주사 전극에 인가된다.
본 발명의 어느 한 실시예에 있어서, 상기 제 1 메인 리셋 펄스는, 접지 전압에서 상기 접지 전압보다 높은 전위의 제 1 리셋 전압으로 스텝식 상승(step type rising)한 후, 상기 제 1 리셋 전압에서 상기 제 1 리셋 전압보다 높은 전위의 제 2 리셋 전압으로 램프식 상승(ramp type rising)한 후, 상기 제 2 리셋 전압에서 상기 제 1 리셋 전압으로 스텝식 하강(step type falling)한 후, 상기 제 1 리셋 전압에서 상기 접지 전압보다 낮은 전위의 제 3 리셋 전압으로 램프식 하강(ramp type falling)하는 파형을 가질 수 있다.
본 발명의 어느 한 실시예에 있어서, 상기 제 2 메인 리셋 펄스는, 상기 접지 전압에서 상기 제 2 리셋 전압과 상기 제 1 리셋 전압의 전위차에 해당하는 전위를 갖는 제 4 리셋 전압으로 램프식 상승한 후, 상기 제 4 리셋 전압에서 상기 제 1 리셋 전압으로 스텝식 하강한 후, 상기 제 1 리셋 전압에서 상기 제 3 리셋 전압으로 램프식 하강하는 파형을 가질 수 있다.
본 발명의 어느 한 실시예에 있어서, 상기 제 1 메인 리셋 펄스 또는 상기 제 2 메인 리셋 펄스는, 상기 홀수번째의 프레임 또는 상기 짝수번째의 프레임을 구성하는 다수의 서브 프레임 중에서 최초의 서브 프레임의 리셋 구간에 상기 홀수번째의 주사 전극 또는 상기 짝수번째의 주사 전극에 인가될 수 있다. 이 경우에, 상기 최초의 서브 프레임 외의 서브 프레임들의 리셋 구간에서는, 상기 서스테인 구간에서 상기 주사 전극과 상기 공통 전극에 교대로 인가되는 서스테인 전압으로 유지되다가, 상기 서스테인 전압에서 상기 제 3 리셋 전압으로 램프식 하강하는 파형을 갖는 서브 리셋 펄스(Sub Reset Pulse)가 상기 홀수번째의 주사 전극 및 상기 짝수번째의 주사 전극에 인가될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 본 발명을 설명함에 있어, 관련된 공지의 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.
본 발명을 설명하기에 앞서, 먼저 도 3a 및 도 3b를 살펴 본다.
도 3a는 각 프레임마다 메인 리셋 펄스(Main Reset Pulse)를 인가하는 경우를 나타내고, 도 3b는 2 프레임 간격으로 메인 리셋 펄스(Main Reset Pulse)를 인가하는 경우를 나타낸다.
도 3a 및 도 3b에는 연속되는 5 개의 프레임(F1, F2, F3, F4, F5)이 도시되어 있다. 도 3a 및 도 3b에서 리셋 구간 R1_M은 메인 리셋 펄스(Main Reset Pulse)를 인가하는 리셋 구간을 나타내며, 리셋 구간 R1_MN은 메인 리셋 펄스(Main Reset Pulse)를 인가하지 않는 리셋 구간을 나타낸다.
도 3a와 같이 각 프레임마다 메인 리셋 펄스를 인가하는 경우에는 높은 블랙(Black) 휘도 성분의 영향 때문에 높은 콘트라스트(Contrast) 특성을 갖는 화면을 기대하기 어렵다. 이러한 점을 개선하기 위하여, 도 3b와 같이 2 프레임 간격으 로 메인 리셋 펄스를 인가하는 방안을 생각해 볼 수 있다. 즉, 도 3b에 도시된 바와 같이, 홀수번째의 프레임(F1, F3, F5, ...)에는 메인 리셋 펄스를 인가하는 리셋 구간(R1_M)을 포함시키고 짝수번째의 프레임(F2, F4, ...)에는 메인 리셋 펄스를 인가하지 않는 리셋 구간(R1_MN)을 포함시키면, 전체적으로는 2 프레임 간격으로 메인 리셋 펄스를 인가하는 것이므로, 플라즈마 디스플레이 패널의 블랙 휘도를 대략 1/2로 줄일 수 있을 것이다.
그러나, 도 3b와 같은 방안을 적용하면, 메인 리셋 펄스를 인가하는 프레임과 메인 리셋 펄스를 인가하지 않는 프레임의 경계에서 플리커(Flicker) 현상이 발생할 수 있다. 즉, 도 3b와 같은 방안을 적용하면, 플라즈마 디스플레이 패널의 블랙 휘도를 감소시킬 수는 있으나 원하지 않는 플리커 현상이 수반될 수 있다.
도 4는 본 발명의 바람직한 실시예에 따른 플라즈마 디스플레이 패널의 구동 방법을 설명하기 위한 도면이다.
도 4에는 연속되는 5 개의 프레임(F1, F2, F3, F4, F5)이 도시되어 있다. 도 4에서 Yn_odd는 전체의 주사 전극들 중에서 홀수번째의 주사 전극을 나타내고, Yn_even는 전체의 주사 전극들 중에서 짝수번째의 주사 전극을 나타낸다. 전체의 주사 전극들을 홀수번째의 주사 전극(Yn_odd)과 짝수번째의 주사 전극(Yn_even)으로 나누고, 메인 리셋 펄스(Main Reset Pulse)를 홀수번째의 주사 전극(Yn_odd)과 짝수번째의 주사 전극(Yn_even)에 프레임 단위로 교대로 인가하면, 플리커(Flicker) 현상이 나타나지 않도록 하면서 플라즈마 디스플레이 패널의 블랙 휘도를 저감시킬 수 있다.
어느 프레임에서 홀수번째의 주사 전극(Yn_odd)에만 메인 리셋 펄스(Main Reset Pulse)를 인가하고, 짝수번째의 주사 전극(Yn_even)에는 메인 리셋 펄스(Main Reset Pulse)를 인가하지 않는다. 그리고, 다음 프레임에서 홀수번째의 주사 전극(Yn_odd)에는 메인 리셋 펄스(Main Reset Pulse)를 인가하지 않고, 짝수번째의 주사 전극(Yn_even)에만 메인 리셋 펄스(Main Reset Pulse)를 인가한다. 이와 같이, 어느 한 프레임내에서 홀수번째의 주사 전극(Yn_odd)에만 또는 짝수번째의 주사 전극(Yn_even)에만 메인 리셋 펄스(Main Reset Pulse)를 인가하면, 플라즈마 디스플레이 패널의 블랙 휘도는 1/2로 저감된다. 또한, 메인 리셋 펄스(Main Reset Pulse)를 홀수번째의 주사 전극(Yn_odd)과 짝수번째의 주사 전극(Yn_even)에 교대로 인가하므로, 플리커(Flicker) 현상을 방지할 수 있다.
도 4에서 R1_M1은 제 1 메인 리셋 펄스(first Main Reset Pulse)를 인가하는 리셋 구간을 나타내고, R1_M2는 제 2 메인 리셋 펄스(second Main Reset Pulse)를 인가하는 리셋 구간을 나타낸다. 여기서, 제 1 메인 리셋 펄스(first Main Reset Pulse)는 앞서 설명한 메인 리셋 펄스(Main Reset Pulse)에 대응된다. 즉, 제 1 메인 리셋 펄스(first Main Reset Pulse)는 모든 방전셀의 상태를 동일하게 초기화시키는 리셋 동작에 지배적인 영향을 미치는 리셋 펄스이다. 이에 비하여, 제 2 메인 리셋 펄스(second Main Reset Pulse)는 리셋 동작에 상대적으로 적은 영향을 미치는 리셋 펄스이다. 펄스 면적의 크기 측면에서 볼 때, 제 2 메인 리셋 펄스의 펄스 면적은 제 1 메인 리셋 펄스의 펄스 면적보다 작다. 제 1 메인 리셋 펄스(first Main Reset Pulse)와 제 2 메인 리셋 펄스(second Main Reset Pulse)의 구체적 파 형은 도 5를 참조하여 자세하게 설명한다.
도 4에 도시된 바와 같이, 홀수번째의 프레임(F1, F3, F5, ...)에서, 홀수번째의 주사 전극(Yn_odd)에는 제 1 메인 리셋 펄스(first Main Reset Pulse)를 포함하는 구동 전압을 인가하고, 짝수번째의 주사 전극(Yn_even)에는 제 2 메인 리셋 펄스(second Main Reset Pulse)를 포함하는 구동 전압을 인가한다. 그리고, 짝수번째의 프레임(F2, F4, ...)에서, 홀수번째의 주사 전극(Yn_odd)에는 제 2 메인 리셋 펄스를 포함하는 구동 전압을 인가하고, 짝수번째의 주사 전극(Yn_even)에는 제 1 메인 리셋 펄스를 포함하는 구동 전압을 인가한다.
도 5는 본 발명의 바람직한 실시예에 따라 제 1 프레임(F1)의 제 1 서브 프레임(SF1)과 제 2 프레임(F2)의 제 1 서브 프레임(SF1) 동안에 각 전극에 인가되는 구동 전압을 나타내는 도면이다. 즉, 도 5에는 제 1 서브 프레임(SF1)의 리셋 구간(R1), 어드레스 구간(A1) 및 서스테인 구간(S1) 동안에 공통 전극(X), 데이터 전극(Am), 홀수번째의 주사 전극(Yn_odd) 및 짝수번째의 주사 전극(Yn_even)에 인가되는 구동 전압이 도시되어 있다.
제 1 프레임(F1)의 제 1 서브 프레임(SF1)에서 리셋 구간(R1) 동안에, 홀수번째의 주사 전극(Yn_odd)에는 제 1 메인 리셋 펄스가 인가되고, 짝수번째의 주사 전극(Yn_even)에는 제 2 메인 리셋 펄스가 인가된다. 제 1 프레임(F1)의 다음 프레임인 제 2 프레임(F2)의 제 1 서브 프레임(SF1)에서 리셋 구간(R1) 동안에, 홀수번째의 주사 전극(Yn_odd)에는 제 2 메인 리셋 펄스가 인가되고, 짝수번째의 주사 전극(Yn_even)에는 제 1 메인 리셋 펄스가 인가된다.
도 5에서 제 1 메인 리셋 펄스는, 접지 전압(Vg)에서 접지 전압(Vg)보다 높은 전위의 제 1 리셋 전압(Vsch)으로 스텝식 상승(step type rising)한 후, 제 1 리셋 전압(Vsch)에서 제 1 리셋 전압(Vsch)보다 높은 전위의 제 2 리셋 전압(Vset+Vsch)으로 램프식 상승(ramp type rising)한 후, 제 2 리셋 전압(Vset+Vsch)에서 제 1 리셋 전압(Vsch)으로 스텝식 하강(step type falling)한 후, 제 1 리셋 전압(Vsch)에서 접지 전압(Vg)보다 낮은 전위의 제 3 리셋 전압(Vnf)으로 램프식 하강(ramp type falling)하는 파형을 갖는 것으로 도시되어 있다.
도 5에서 제 2 메인 리셋 펄스는, 접지 전압(Vg)에서 제 2 리셋 전압(Vset+Vsch)과 제 1 리셋 전압(Vsch)의 전위차에 해당하는 전위를 갖는 제 4 리셋 전압(Vset)으로 램프식 상승한 후, 제 4 리셋 전압(Vset)에서 제 1 리셋 전압(Vsch)으로 스텝식 하강한 후, 제 1 리셋 전압(Vsch)에서 제 3 리셋 전압(Vnf)으로 램프식 하강하는 파형을 갖는 것으로 도시되어 있다. 도 5에서 보듯이, 제 2 메인 리셋 펄스의 펄스 면적(혹은, 평균값 또는 실효값)은 제 1 리셋 펄스의 펄스 면적(혹은, 평균값 또는 실효값)보다 작으며, 제 2 메인 리셋 펄스가 플라즈마 디스플레이 패널의 블랙 휘도에 미치는 영향이 없도록 또는 작도록 제 2 메인 리셋 펄스의 펄스 면적이 조절된다.
도 5에는, 어느 프레임을 구성하는 다수의 서브 프레임(SF1, SF2, SF3, SF4, SF5, ...) 중에서 최초의 서브 프레임(SF1)의 리셋 구간(R1)에, 홀수번째의 주사 전극(Yn_odd) 또는 짝수번째의 주사 전극(Yn_even)에 제 1 메인 리셋 펄스 또는 제 2 메인 리셋 펄스가 인가되는 실시예가 도시되어 있다. 이와 같은 경우에, 최초의 서브 프레임(SF1) 외의 서브 프레임들(SF2, SF3, SF4, SF5, ...)의 리셋 구간(R2, R3, R4, R5, ...)에서는, 서스테인 전압(Vs)으로 유지되다가 서스테인 전압(Vs)에서 제 3 리셋 전압(Vnf)으로 램프식 하강(ramp type falling)하는 파형을 갖는 서브 리셋 펄스(Sub Reset Pulse. 도 2에서 제 2 서브 프레임 SF2의 리셋 구간 R2를 참조)가 홀수번째의 주사 전극(Yn_odd) 및 짝수번째의 주사 전극(Yn_even)에 인가될 수 있다.
어드레스 구간(A1)에서, 주사 전극(Yn_odd, Yn_even)에는 소정의 시간폭 동안 어드레스 전압 Vscl을 갖는 스캔 펄스가 인가되고, 데이터 전극(Am)에는 방전셀을 선택하기 위한 데이터 펄스가 인가된다. 서스테인 구간(S1)에서는 공통 전극(X)과 주사 전극(Yn) 간의 서스테인 방전을 위해서, 공통 전극(X)과 주사 전극(Yn)에 서스테인 전압(Vs)과 접지 전압(Vg)이 교대로 인가된다.
도 6은 본 발명의 바람직한 실시예에 따른 플라즈마 디스플레이 패널의 구동 장치를 나타내는 도면이다.
도 6에는 플라즈마 디스플레이 패널(601), 공통 전극(X)을 구동하는 X 드라이버(603), 데이터 전극(A1, A2, A3, A4, A5, ..., Am)을 구동하는 A 드라이버(605) 및 주사 전극(Y1, Y2, Y3, Y4, Y5, ..., Yn)을 구동하는 Y 드라이버(607)가 도시되어 있다. Y 드라이버(607)는 홀수번째의 주사 전극(Yn_odd: Y1, Y3, Y5, ...)을 구동하는 제 1 스캔 드라이버(608) 및 짝수번째의 주사 전극(Yn_even: Y2, Y4, ...)을 구동하는 제 2 스캔 드라이버(609)를 구비한다.
제 1 스캔 드라이버(608)는, 홀수번째의 프레임에서는 홀수번째의 주사 전극(Yn_odd)에 제 1 메인 리셋 펄스(first Main Reset Pulse. 도 5 참조)를 포함하는 구동 전압을 인가하고, 짝수번째의 프레임에서는 홀수번째의 주사 전극(Yn_odd)에 제 1 메인 리셋 펄스보다 작은 펄스 면적을 갖는 제 2 메인 리셋 펄스(second Main Reset Pulse. 도 5 참조)를 포함하는 구동 전압을 인가한다.
제 2 스캔 드라이버(609)는, 홀수번째의 프레임에서는 짝수번째의 주사 전극(Yn_even)에 제 2 메인 리셋 펄스를 포함하는 구동 전압을 인가하고, 짝수번째의 프레임에서는 짝수번째의 주사 전극(Yn_even)에 제 1 메인 리셋 펄스를 포함하는 구동 전압을 인가한다.
앞서 설명하였듯이, 본 발명의 어느 한 실시예에 있어서, 제 1 메인 리셋 펄스(first Main Reset Pulse. 도 5 참조) 또는 제 2 메인 리셋 펄스(second Main Reset Pulse. 도 5 참조)는, 어느 프레임을 구성하는 다수의 서브 프레임(SF1, SF2, SF3, SF4, SF5, ...) 중에서 최초의 서브 프레임(SF1)의 리셋 구간(R1)에, 홀수번째의 주사 전극(Yn_odd) 또는 짝수번째의 주사 전극(Yn_even)에 인가될 수 있다. 이와 같은 경우에는, 최초의 서브 프레임(SF1) 외의 서브 프레임들(SF2, SF3, SF4, SF5, ...)의 리셋 구간(R2, R3, R4, R5, ...)에서, 도 2에서 제 2 서브 프레임(SF2)의 리셋 구간(R2)에 도시된 바와 같은 서브 리셋 펄스(Sub Reset Pulse)가 홀수번째의 주사 전극(Yn_odd) 및 짝수번째의 주사 전극(Yn_even)에 인가된다.
도 7a 및 도 7b는 도 6에 도시된 Y 드라이버(607)의 구체적 구성을 예시한 도면이다.
도 7a 및 도 7b에서, Vsch는 제 1 리셋 전압을 나타내고, Vnf는 제 3 리셋 전압을 나타내고, Vset는 제 4 리셋 전압을 나타내고, Vs는 서스테인 전압을 나타내며, Vscl는 어드레스 전압을 나타낸다. 플라즈마 디스플레이 패널에 구비되는 다수의 방전셀은 도 7a 및 도 7b에서 처럼 패널 커패시터(Cp)로 모델링될 수 있다.
홀수번째의 프레임에서, 홀수번째의 주사 전극(Yn_odd)에는 제 1 메인 리셋 펄스(first Main Reset Pulse. 도 5 참조)를 포함하는 구동 전압이 인가되고, 짝수번째의 주사 전극(Yn_even)에는 제 2 메인 리셋 펄스(second Main Reset Pulse. 도 5 참조)를 포함하는 구동 전압이 인가되는 경우를 도 7a를 참조하여 살펴본다.
홀수번째의 주사 전극(Yn_odd)에 제 1 메인 리셋 펄스의 최대값(도 5에서의 제 2 리셋 전압 Vset+Vsch)을 인가하는 경우에, 제 4 리셋 전압(Vset)은 다이오드 D_set 및 트랜지스터 SET를 거쳐 커패시터 C_odd의 일단에 전달된다. 제 1 리셋 전압(Vsch)이 다이오드 D_odd를 거쳐 커패시터 C_odd의 타단에 전달되어 커패시터 C_odd가 미리 제 1 리셋 전압(Vsch)으로 충전된 상태라면, 커패시터 C_odd의 타단의 전위는 제 2 리셋 전압(Vset+Vsch)으로 되고, 제 2 리셋 전압(Vset+Vsch)은 트랜지스터 SCH_odd를 거쳐 홀수번째의 주사 전극(Yn_odd)에 인가된다.
짝수번째의 주사 전극(Yn_even)에 제 2 메인 리셋 펄스의 최대값(도 5에서의 제 4 리셋 전압 Vset)을 인가하는 경우에, 제 4 리셋 전압(Vset)은 다이오드 D_set, 트랜지스터 SET 및 트랜지스터 SCL_even을 거쳐 짝수번째의 주사 전극(Yn_even)에 인가된다.
짝수번째의 프레임에서, 홀수번째의 주사 전극(Yn_odd)에는 제 2 메인 리셋 펄스(second Main Reset Pulse. 도 5 참조)를 포함하는 구동 전압이 인가되고, 짝수번째의 주사 전극(Yn_even)에는 제 1 메인 리셋 펄스(first Main Reset Pulse. 도 5 참조)를 포함하는 구동 전압이 인가되는 경우를 도 7b를 참조하여 살펴본다.
홀수번째의 주사 전극(Yn_odd)에 제 2 메인 리셋 펄스의 최대값(도 5에서의 제 4 리셋 전압 Vset)을 인가하는 경우에, 제 4 리셋 전압(Vset)은 다이오드 D_set, 트랜지스터 SET 및 트랜지스터 SCL_odd를 거쳐 홀수번째의 주사 전극(Yn_odd)에 인가된다.
짝수번째의 주사 전극(Yn_even)에 제 1 메인 리셋 펄스의 최대값(도 5에서의 제 2 리셋 전압 Vset+Vsch)을 인가하는 경우에, 제 4 리셋 전압(Vset)은 다이오드 D_set 및 트랜지스터 SET를 거쳐 커패시터 C_even의 일단에 전달된다. 제 1 리셋 전압(Vsch)이 다이오드 D_even을 거쳐 커패시터 C_even의 타단에 전달되어 커패시터 C_even이 미리 제 1 리셋 전압(Vsch)으로 충전된 상태라면, 커패시터 C_even의 타단의 전위는 제 2 리셋 전압(Vset+Vsch)으로 되고, 제 2 리셋 전압(Vset+Vsch)은 트랜지스터 SCH_even을 거쳐 짝수번째의 주사 전극(Yn_even)에 인가된다.
도 7a 및 도 7b에 도시된 바와 같이 Y 드라이버(607)를 구동하면, 홀수번째의 주사 전극(Yn_odd) 또는 짝수번째의 주사 전극(Yn_even)에 제 1 메인 리셋 펄스와 제 2 메인 리셋 펄스를 프레임 단위로 교대로 인가할 수 있다.
이상에서는 도면에 도시된 구체적인 실시예를 참고하여 본 발명을 설명하였으나 이는 예시적인 것에 불과하므로, 본 발명이 속하는 기술 분야에서 통상의 기술을 가진 자라면 이로부터 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발 명의 보호 범위는 후술하는 특허청구범위에 의하여 해석되어야 하고, 그와 동등 및 균등한 범위 내에 있는 모든 기술적 사상은 본 발명의 보호 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 설명한 바와 같이 본 발명에는 다음과 같은 효과가 있다.
첫째, 어느 한 프레임내에서 홀수번째의 주사 전극에만 또는 짝수번째의 주사 전극에만 메인 리셋 펄스(제 1 메인 리셋 펄스)를 인가하므로, 플라즈마 디스플레이 패널의 블랙 휘도를 1/2로 저감시킬 수 있다.
둘째, 메인 리셋 펄스(제 1 메인 리셋 펄스)를 홀수번째의 주사 전극과 짝수번째의 주사 전극에 프레임 단위로 교대로 인가하므로, 2 프레임 간격으로 메인 리셋 펄스(제 1 메인 리셋 펄스)를 인가하는 경우에 발생할 수 있는 플리커(Flicker) 현상을 방지할 수 있다.

Claims (11)

  1. 공통 전극, 주사 전극 및 데이터 전극을 구비하는 플라즈마 디스플레이 패널을 구동하는 방법에 있어서,
    홀수번째의 프레임(Frame)에서, 홀수번째의 주사 전극에는 제 1 메인 리셋 펄스(first Main Reset Pulse)를 포함하는 구동 전압을 인가하고, 짝수번째의 주사 전극에는 상기 제 1 메인 리셋 펄스보다 작은 펄스 면적을 갖는 제 2 메인 리셋 펄스(second Main Reset Pulse)를 포함하는 구동 전압을 인가하고,
    짝수번째의 프레임에서, 상기 홀수번째의 주사 전극에는 상기 제 2 메인 리셋 펄스를 포함하는 구동 전압을 인가하고, 상기 짝수번째의 주사 전극에는 상기 제 1 메인 리셋 펄스를 포함하는 구동 전압을 인가하는 것
    을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  2. 제 1 항에 있어서,
    상기 홀수번째의 프레임 및 상기 짝수번째의 프레임은 다수의 서브 프레임(Sub Frame)으로 구분되고,
    하나의 서브 프레임은 리셋(Reset) 구간, 어드레스(Address) 구간 및 서스테인(Sustain) 구간으로 구분되며,
    상기 제 1 메인 리셋 펄스 또는 상기 제 2 메인 리셋 펄스는 상기 리셋 구간에 상기 홀수번째의 주사 전극 또는 상기 짝수번째의 주사 전극에 인가되는 것
    을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  3. 제 2 항에 있어서,
    상기 제 1 메인 리셋 펄스는,
    접지 전압에서 상기 접지 전압보다 높은 전위의 제 1 리셋 전압으로 스텝식 상승(step type rising)한 후, 상기 제 1 리셋 전압에서 상기 제 1 리셋 전압보다 높은 전위의 제 2 리셋 전압으로 램프식 상승(ramp type rising)한 후, 상기 제 2 리셋 전압에서 상기 제 1 리셋 전압으로 스텝식 하강(step type falling)한 후, 상기 제 1 리셋 전압에서 상기 접지 전압보다 낮은 전위의 제 3 리셋 전압으로 램프식 하강(ramp type falling)하는 파형을 갖는 펄스인 것
    을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  4. 제 3 항에 있어서,
    상기 제 2 메인 리셋 펄스는,
    상기 접지 전압에서 상기 제 2 리셋 전압과 상기 제 1 리셋 전압의 전위차에 해당하는 전위를 갖는 제 4 리셋 전압으로 램프식 상승한 후, 상기 제 4 리셋 전압에서 상기 제 1 리셋 전압으로 스텝식 하강한 후, 상기 제 1 리셋 전압에서 상기 제 3 리셋 전압으로 램프식 하강하는 파형을 갖는 펄스인 것
    을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  5. 제 4 항에 있어서,
    상기 제 1 메인 리셋 펄스 또는 상기 제 2 메인 리셋 펄스는,
    상기 홀수번째의 프레임 또는 상기 짝수번째의 프레임을 구성하는 다수의 서브 프레임 중에서 최초의 서브 프레임의 리셋 구간에 상기 홀수번째의 주사 전극 또는 상기 짝수번째의 주사 전극에 인가되는 것
    을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  6. 제 5 항에 있어서,
    상기 최초의 서브 프레임 외의 서브 프레임들의 리셋 구간에서는,
    상기 서스테인 구간에서 상기 주사 전극과 상기 공통 전극에 교대로 인가되는 서스테인 전압으로 유지되다가, 상기 서스테인 전압에서 상기 제 3 리셋 전압으로 램프식 하강하는 파형을 갖는 서브 리셋 펄스(Sub Reset Pulse)가 상기 홀수번째의 주사 전극 및 상기 짝수번째의 주사 전극에 인가되는 것
    을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  7. 공통 전극을 구동하는 X 드라이버, 데이터 전극을 구동하는 A 드라이버 및 주사 전극을 구동하는 Y 드라이버를 구비하는 플라즈마 디스플레이 패널의 구동 장치에 있어서,
    상기 Y 드라이버는,
    홀수번째의 프레임(Frame)에서는 홀수번째의 주사 전극에 제 1 메인 리셋 펄 스(first Main Reset Pulse)를 포함하는 구동 전압을 인가하고, 짝수번째의 프레임에서는 상기 홀수번째의 주사 전극에 상기 제 1 메인 리셋 펄스보다 작은 펄스 면적을 갖는 제 2 메인 리셋 펄스(second Main Reset Pulse)를 포함하는 구동 전압을 인가하는 제 1 스캔 드라이버; 및
    상기 홀수번째의 프레임에서는 짝수번째의 주사 전극에 상기 제 2 메인 리셋 펄스를 포함하는 구동 전압을 인가하고, 상기 짝수번째의 프레임에서는 상기 짝수번째의 주사 전극에 상기 제 1 메인 리셋 펄스를 포함하는 구동 전압을 인가하는 제 2 스캔 드라이버;
    를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치.
  8. 제 7 항에 있어서,
    상기 홀수번째의 프레임 및 상기 짝수번째의 프레임은 다수의 서브 프레임(Sub Frame)으로 구분되고, 하나의 서브 프레임은 리셋(Reset) 구간, 어드레스(Address) 구간 및 서스테인(Sustain) 구간으로 구분되며,
    상기 제 1 스캔 드라이버 또는 상기 제 2 스캔 드라이버는,
    상기 다수의 서브 프레임 중에서 최초의 서브 프레임의 리셋 구간에 상기 제 1 메인 리셋 펄스 또는 상기 제 2 메인 리셋 펄스를 상기 홀수번째의 주사 전극 또는 상기 짝수번째의 주사 전극에 인가하는 것
    을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치.
  9. 제 8 항에 있어서,
    상기 제 1 메인 리셋 펄스는,
    접지 전압에서 상기 접지 전압보다 높은 전위의 제 1 리셋 전압으로 스텝식 상승(step type rising)한 후, 상기 제 1 리셋 전압에서 상기 제 1 리셋 전압보다 높은 전위의 제 2 리셋 전압으로 램프식 상승(ramp type rising)한 후, 상기 제 2 리셋 전압에서 상기 제 1 리셋 전압으로 스텝식 하강(step type falling)한 후, 상기 제 1 리셋 전압에서 상기 접지 전압보다 낮은 전위의 제 3 리셋 전압으로 램프식 하강(ramp type falling)하는 파형을 갖는 펄스인 것
    을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치.
  10. 제 9 항에 있어서,
    상기 제 2 메인 리셋 펄스는,
    상기 접지 전압에서 상기 제 2 리셋 전압과 상기 제 1 리셋 전압의 전위차에 해당하는 전위를 갖는 제 4 리셋 전압으로 램프식 상승한 후, 상기 제 4 리셋 전압에서 상기 제 1 리셋 전압으로 스텝식 하강한 후, 상기 제 1 리셋 전압에서 상기 제 3 리셋 전압으로 램프식 하강하는 파형을 갖는 펄스인 것
    을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치.
  11. 제 10 항에 있어서,
    상기 최초의 서브 프레임 외의 서브 프레임들의 리셋 구간에서 상기 제 1 스 캔 드라이버 및 상기 제 2 스캔 드라이버는,
    상기 서스테인 구간에서 상기 주사 전극과 상기 공통 전극에 교대로 인가되는 서스테인 전압으로 유지되다가, 상기 서스테인 전압에서 상기 제 3 리셋 전압으로 램프식 하강하는 파형을 갖는 서브 리셋 펄스(Sub Reset Pulse)를 상기 홀수번째의 주사 전극 및 상기 짝수번째의 주사 전극에 인가하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치.
KR1020060068955A 2006-07-24 2006-07-24 플라즈마 디스플레이 패널의 구동 방법 및 구동 장치 KR20080009417A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060068955A KR20080009417A (ko) 2006-07-24 2006-07-24 플라즈마 디스플레이 패널의 구동 방법 및 구동 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060068955A KR20080009417A (ko) 2006-07-24 2006-07-24 플라즈마 디스플레이 패널의 구동 방법 및 구동 장치

Publications (1)

Publication Number Publication Date
KR20080009417A true KR20080009417A (ko) 2008-01-29

Family

ID=39221809

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060068955A KR20080009417A (ko) 2006-07-24 2006-07-24 플라즈마 디스플레이 패널의 구동 방법 및 구동 장치

Country Status (1)

Country Link
KR (1) KR20080009417A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9047820B2 (en) 2012-02-28 2015-06-02 Samsung Display Co., Ltd. Organic light emitting display and method of driving the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9047820B2 (en) 2012-02-28 2015-06-02 Samsung Display Co., Ltd. Organic light emitting display and method of driving the same

Similar Documents

Publication Publication Date Title
JP4320008B2 (ja) プラズマディスプレイ装置及びその駆動方法
KR100627118B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
JP2006350330A (ja) プラズマディスプレイ装置及びその駆動方法
JP2005338784A (ja) プラズマ表示装置とプラズマパネルの駆動方法
KR100784543B1 (ko) 플라즈마 디스플레이 장치, 그의 구동방법, 플라즈마 디스플레이 패널 및 플라즈마 디스플레이 패널의 구동장치
JP4655150B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR100692041B1 (ko) 플라즈마 디스플레이 장치 및 그 구동 방법
KR100285623B1 (ko) 플라즈마디스플레이패널의구동방법
KR100884798B1 (ko) 플라즈마 디스플레이 패널 및 그의 구동 방법
KR100774943B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
JP4198125B2 (ja) プラズマディスプレイ装置
KR20070087703A (ko) 플라즈마 디스플레이 패널, 장치, 패널의 구동 장치 및구동 방법
KR20080009417A (ko) 플라즈마 디스플레이 패널의 구동 방법 및 구동 장치
KR20090054229A (ko) 플라즈마 표시 장치 및 그 구동 방법
JP2008287245A (ja) プラズマディスプレイパネルの駆動方法
KR20060114130A (ko) 플라즈마 표시장치 및 그 구동방법
KR20060061200A (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100645792B1 (ko) 플라즈마 디스플레이 패널의 구동 장치
KR100747269B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
KR100740096B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR20080067866A (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의구동 방법
KR100599762B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100646319B1 (ko) 플라즈마 디스플레이 장치, 그의 구동방법, 플라즈마디스플레이 패널 및 플라즈마 디스플레이 패널의 구동장치
KR100759397B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100667321B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination