KR20080006151A - 반도체 정렬 장치 및 방법 - Google Patents

반도체 정렬 장치 및 방법 Download PDF

Info

Publication number
KR20080006151A
KR20080006151A KR1020060064939A KR20060064939A KR20080006151A KR 20080006151 A KR20080006151 A KR 20080006151A KR 1020060064939 A KR1020060064939 A KR 1020060064939A KR 20060064939 A KR20060064939 A KR 20060064939A KR 20080006151 A KR20080006151 A KR 20080006151A
Authority
KR
South Korea
Prior art keywords
wafer
scope image
alignment
semiconductor
aligning
Prior art date
Application number
KR1020060064939A
Other languages
English (en)
Inventor
김용운
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060064939A priority Critical patent/KR20080006151A/ko
Publication of KR20080006151A publication Critical patent/KR20080006151A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67288Monitoring of warpage, curvature, damage, defects or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00Material or article handling
    • Y10S414/135Associated with semiconductor wafer handling
    • Y10S414/136Associated with semiconductor wafer handling including wafer orienting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

반도체 제작을 위한 사진 공정 중 오류 검사(defect inspection)를 위해 웨이퍼를 정렬하는 장치 및 방법이 제공된다. 이와 같은 반도체 정렬 장치는 웨이퍼의 특정 부위에 대한 스코프 이미지(scope image)를 스캔하기 위한 정렬 센서와, 상기 정렬 센서에 스캔된 스코프 이미지를 기준 데이터로 메모리에 등록하고, 현재 웨이퍼에 대해 스캔된 스코프 이미지를 상기 기준 데이터와 비교하여 웨이퍼의 위치를 정렬(align)하는 컨트롤러 및 웨이퍼 정렬을 위한 각종 정보를 저장하는 메모리를 포함하여 이루어진다. 여기서, 상기 기준 데이터는 장비 셋업시 레시피(recipe)에 등록되는 것이 바람직하며, 상기 정렬 센서로서 레이저광이 이용될 수 있다.
반도체, 웨이퍼, 정렬, 레시피, 스코프 이미지

Description

반도체 정렬 장치 및 방법 {Apparatus and Method for aligning semiconductor}
도 1은 종래 방식의 반도체 정렬 방법에 대한 개념도.
도 2는 본 발명의 반도체 정렬 방법에 대한 개념도.
도 3은 본 발명의 반도체 정렬 장치의 블럭도.
도 4는 본 발명의 반도체 정렬 방법을 순차적으로 도시한 플로우챠트.
본 발명은 반도체 제작을 위한 사진 공정 중 오류 검사(defect inspection)를 위해 웨이퍼를 정렬하는 장치 및 방법에 관한 것이다.
반도체 장치는 웨이퍼 위에 다층의 막을 형성하고, 마스크 상의 패턴을 웨이퍼 위에 옮기는 공정을 수차례에서 수십 차례 반복하여 미세 구조물을 형성함으로써 제조된다. 이와 같이 마스크 상의 패턴을 웨이퍼 위에 옮기는 공정을 사진 공정이라 하는데, 구체적으로는 웨이퍼상에 포토 레지스트를 도포하는 단계와, 상기 웨이퍼의 전면에 도포된 포토 레지스트를 베이킹(baking)하는 단계와, 마스크에 형성된 패턴을 웨이퍼 표면의 패턴과 일치시킨 후 자외선 빛을 부분적으로 투과시켜 해 당부위의 포토 레지스트를 노광하는 단계와, 노광이 끝난 웨이퍼에 현상 용액을 분사시켜 노광 시 빛을 받은 부분이나 빛을 받지 않은 부분을 화학작용에 의해 제거하는 단계와, 현상된 상태와 정렬(align)된 상태를 오버레이하고 결함(defect)을 검사하는 단계로 진행된다.
특히, 상기의 결함 검사 단계는 주로 피검사체의 선폭(Critical Dimension, CD) 등의 결함을 검사하기 위한 것으로서, 웨이퍼 상에 형성된 회절격자 형태의 정렬마크에 레이저 광을 조사하여 해당 회절광의 강도(intensity)를 정렬신호로 이용하는 주사 전자 현미경(SEM)을 통해 웨이퍼 상에 전사된 패턴의 폭이 원하는 치수로 형성되었는지 등을 확인하게 된다. 이때, 상기 주사 전자 현미경은 피검사체에 대한 측정코드인 레시피(recipe)에 따라 제어되는데, 이러한 레시피는 피검사체의 종류, 피검사체의 상태, 피검사체에 수행된 공정의 종류 등에 따라 다르게 작성되는 특징이 있다.
즉, 주사 전자 현미경에 이용되는 레이저광은 간섭성이 크기 때문에 상기 포토 레지스트(resist) 도포 과정에서 정렬마크에 얼룩이 발생하거나 수차례의 공정을 거치면서 정렬마크의 형상이 왜곡(distortion)되면 스케일링 에러(scaling error)가 유발될 수 있고, 표면이 거친 알루미늄 웨이퍼 등에서는 레이저광의 반사율이 심하여 랜덤(random) 에러가 발생할 수 있으므로, 결국 정확한 정렬을 위해 레시피의 수정이 불가피하게 된다. 이러한 레시피의 잦은 수정은 반도체 제조 공정을 장시간화 하고, 웨이퍼의 수율을 떨어뜨리는 요인이 된다.
본 발명은 위와 같은 문제점을 해결하기 위해 제안된 것으로서, 주사 전자 현미경의 스코프(scope) 이미지를 레시피에 등록하여 웨이퍼 정렬을 위한 기준 데이터로 활용함으로써 보다 정확한 웨이퍼 정렬을 가능하게 하는 데에 그 목적이 있다.
위와 같은 목적을 달성하기 위한 본 발명은 반도체 제작을 위한 사진 공정 중 오류 검사(defect inspection)를 위해 웨이퍼를 정렬하는 장치에 관한 것으로서, 웨이퍼의 특정 부위에 대한 스코프 이미지(scope image)를 스캔하기 위한 정렬 센서 및 상기 정렬 센서에 스캔된 스코프 이미지를 기준 데이터로 메모리에 등록하고, 현재 웨이퍼에 대해 스캔된 스코프 이미지를 상기 기준 데이터와 비교하여 웨이퍼의 위치를 정렬(align)하는 컨트롤러를 포함하여 이루어진다.
여기서, 상기 기준 데이터는 장비 셋업시 레시피(recipe)에 등록되는 것이 바람직하며, 상기 정렬 센서로서 레이저광이 이용될 수 있다.
한편, 위와 같은 목적을 달성하기 위한 본 발명은 반도체 제작을 위한 사진 공정 중 오류 검사(defect inspection)를 위해 웨이퍼를 정렬하는 방법에 관한 것으로서, 웨이퍼의 특정 부위에 대한 제1 스코프 이미지(scope image)를 정렬 기준 정보로서 레시피(recipe)에 등록하는 단계와, 정렬 대상 웨이퍼의 상기 특정 부위를 스캔하여 제2 스코프 이미지를 입력받는 단계와, 상기 제1 스코프 이미지 및 제2 스코프 이미지가 일치하도록 해당 웨이퍼를 정렬(align)시키는 단계를 포함하여 이루어진다. 여기서, 상기 제1 스코프 이미지 및 제2 스코프 이미지는 레이저의 반 사광을 이용하여 스캔될 수 있다.
이하, 본 발명의 명세서에 첨부된 도면을 참고하여 바람직한 실시예에 대해 상세히 살펴보기로 하되, 먼저 종래 방식의 반도체 정렬 방법의 대표적인 일 실시예를 살펴보고 이와 비교되는 본 발명의 일 실시예를 설명하기로 한다.
도 1은 종래 방식의 반도체 정렬 방법의 일 실시예에 대한 개념도이다.
웨이퍼(10)에는 정렬을 위한 기준 데이터인 소정의 정렬 키가 둘 이상의 지점에 배치된다. 본 실시예에서는 A 지점과 B 지점에 정렬 키가 배치된다고 가정한다. 정렬센서(도면에 미도시)는 A 지점의 정렬 키를 일정 픽셀 크기로 스캔하여 각 픽셀을 그레이 레벨 데이터로 처리한다. 이때, 검사 패턴의 크기에 따라 다소 상이할 수 있으나 일반적으로 하나의 픽셀 크기를 0.62㎛2 이하로 설정할 때 단위 픽셀 데이터는 0∼255 단계(8 비트) 이상의 그레이 레벨로 분류할 수 있다. 또한, 이는 B 지점에 대하여도 마찬가지로 수행될 수 있다.
그러나, 먼저 언급한 바와 같이 웨이퍼 표면의 얼룩이나 반복되는 공정으로 인해 상기 A 지점 또는 B 지점의 정렬 키가 왜곡되거나 웨이퍼 자체의 재질이 알루미늄 등으로 구성되어 스캔광의 반사가 심해지면, 정렬 키 지점의 스캔 이미지가 부정확하게 된다. 즉, 상기와 같은 경우 도면 중 A 지점의 확대 부분(20)과 같이 스캔된 이미지가 불분명해지므로 결국 웨이퍼(10)의 시작점을 찾지 못하여 불완전한 정렬이 수행되고 그로 인해 노이즈성의 오류(defect)가 발생하게 된다. 따라서, 그러한 오류를 방지하기 위해 일정한 주기로 또는 일정한 공정을 마친 후에 레시피를 재정비해주어야 하는바, 이는 반도체 제조 공정을 자주 지연시키는 원인이 되었다.
따라서, 본 발명에서는 정렬 키 자체가 왜곡되거나 레이저광의 산란/회절/반사 특성으로 정렬 키를 왜곡하여 스캔하는 것을 근본적으로 차단하기 위해, 웨이퍼의 특정 지점에 대한 스코프 이미지(scope image)를 정렬 기준 데이터로 활용하기로 한다. 이를 위한 본 발명의 웨이퍼 정렬 장치를 아래 도 2 및 도 3을 참고로 설명하기로 한다. 도 2는 본 발명의 반도체 정렬 장치에 대한 개념을 도시하고 있고, 도 3은 본 발명의 반도체 정렬 장치의 구성을 블럭으로 도시하고 있다.
정렬 센서(100)는 웨이퍼(10)의 특정 부위를 스캔하여 해당 부위에 대한 스코프 이미지(scope image)를 입력받는다.
여기서 상기 특정 부위로는 해당 웨이퍼에 피복된 회로중에서 일정 크기를 가지는 블럭이나 반도체 소자를 포함하는 부위가 설정되는 것이 바람직하다. 이때, 상기 블럭 또는 반도체 소자는 사각형으로 배치되는 것이 일반적이므로 특정 블럭 또는 반도체 소자의 형상 중 직각 성분을 차후 정렬을 수행하는 데에 있어 기준 형상으로 채택하기 위함이다. 도 2에서 스코프된 부위(30) 중 십자로 표시된 부분은 차후 웨이퍼 정렬의 기준이 될 수 있다.
한편, 이와 같은 정렬 센서(100)로는 CCD(charge-coupled device) 소자가 이용될 수도 있고, 레이저광을 사용하는 주사 전자 현미경(SEM)이 이용될 수도 있다.
컨트롤러(200)는 장비 셋업 시에 정렬 센서(100)를 제어하여 해당 웨이 퍼(10)의 특정 부위를 스캔하도록 하고, 이렇게 스캔한 스코프 이미지를 메모리(도면에 미도시)의 레시피(recipe)에 등록하여 차후 웨이퍼 정렬의 기준 데이터로 활용한다.
즉, 웨이퍼(10)를 정렬하는 공정에 임하여 컨트롤러(200)는 정렬 센서(100)를 제어하여 스테이지(300)에 놓인 웨이퍼(10) 중 일정 크기 이상의 블럭이 형성된 회로 부분을 스캔하도록 명령한다. 이어서, 레시피에 미리 등록된 스코프 이미지와 상기 스캔된 스코프 이미지를 비교하되, 상기 블럭 회로 부분의 직교 성분을 특히 비교하여 양 블럭의 직교 성분이 일치하도록 정렬 구동부(400)를 제어하여 정렬을 수행한다.
이제, 위와 같은 구성을 가지는 반도체 정렬 장치를 이용하여 정렬을 수행하는 방법을 살펴보기로 한다. 참고로, 도 4는 본 발명의 반도체 정렬 방법을 순차적으로 도시한 플로우챠트이다.
먼저, 장비 셋업 시에 웨이퍼의 특정 부위에 대한 제1 스코프 이미지(scope image)를 정렬 기준 정보로서 레시피(recipe)에 등록한다(S401).
이후 웨이퍼 정렬 공정에 임하여 정렬 대상 웨이퍼의 상기 특정 부위를 스캔하여 제2 스코프 이미지를 입력받고(S403), 상기 제1 스코프 이미지 및 제2 스코프 이미지가 일치하지 않으면(S405), 해당 차이만큼 웨이퍼를 정렬(align)시킨다(S407).
이상, 본 발명을 실시 예를 사용하여 설명하였으나 이들 실시예는 예시적인 것에 불과하며 본 발명이 속하는 기술 분야에서 통상의 지식을 지닌 자라면 본 발 명의 사상에서 벗어나지 않으면서 다양한 수정과 변경을 가할 수 있음을 이해할 수 있을 것이다.
본 발명에 의하면 주사 전자 현미경의 스코프(scope) 이미지를 레시피에 등록하여 웨이퍼 정렬을 위한 기준 데이터로 활용함으로써 보다 정확하게 웨이퍼 정렬을 수행할 수 있으며, 종래의 웨이퍼 정렬 방식에 본 발명의 정렬 방식을 추가적으로 적용함으로써 레시피 수정으로 인한 불필요한 공정 시간의 낭비를 줄일 수 있다.

Claims (5)

  1. 반도체 제작을 위한 사진 공정 중 오류 검사(defect inspection)를 위해 웨이퍼를 정렬하는 장치에 있어서,
    웨이퍼의 특정 부위에 대한 스코프 이미지(scope image)를 스캔하기 위한 정렬 센서; 및
    상기 정렬 센서에 스캔된 스코프 이미지를 기준 데이터로 메모리에 등록하고, 현재 웨이퍼에 대해 스캔된 스코프 이미지를 상기 기준 데이터와 비교하여 웨이퍼의 위치를 정렬(align)하는 컨트롤러
    를 포함하는 반도체 정렬 장치.
  2. 제1항에 있어서,
    상기 기준 데이터는 장비 셋업시 레시피(recipe)에 등록되는 반도체 정렬 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 정렬 센서로서 레이저광이 이용되는 반도체 정렬 장치.
  4. 반도체 제작을 위한 사진 공정 중 오류 검사(defect inspection)를 위해 웨이퍼를 정렬하는 방법에 있어서,
    웨이퍼의 특정 부위에 대한 제1 스코프 이미지(scope image)를 정렬 기준 정보로서 레시피(recipe)에 등록하는 단계;
    정렬 대상 웨이퍼의 상기 특정 부위를 스캔하여 제2 스코프 이미지를 입력받는 단계;
    상기 제1 스코프 이미지 및 제2 스코프 이미지가 일치하도록 해당 웨이퍼를 정렬(align)시키는 단계를 포함하는 반도체 정렬 방법.
  5. 제4항에 있어서,
    상기 제1 스코프 이미지 및 제2 스코프 이미지는 레이저의 반사광을 이용하여 스캔되는 반도체 정렬 방법.
KR1020060064939A 2006-07-11 2006-07-11 반도체 정렬 장치 및 방법 KR20080006151A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060064939A KR20080006151A (ko) 2006-07-11 2006-07-11 반도체 정렬 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060064939A KR20080006151A (ko) 2006-07-11 2006-07-11 반도체 정렬 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20080006151A true KR20080006151A (ko) 2008-01-16

Family

ID=39220017

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060064939A KR20080006151A (ko) 2006-07-11 2006-07-11 반도체 정렬 장치 및 방법

Country Status (1)

Country Link
KR (1) KR20080006151A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101373930B1 (ko) * 2008-11-14 2014-03-12 우시오덴키 가부시키가이샤 얼라인먼트 마크의 검출 방법 및 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101373930B1 (ko) * 2008-11-14 2014-03-12 우시오덴키 가부시키가이샤 얼라인먼트 마크의 검출 방법 및 장치

Similar Documents

Publication Publication Date Title
JP4912241B2 (ja) インスペクション方法およびインスペクション装置、リソグラフィ装置、リソグラフィ処理セルならびにデバイス製造方法
US6245584B1 (en) Method for detecting adjustment error in photolithographic stepping printer
TWI447535B (zh) 疊對量測的方法、微影裝置、檢驗裝置、處理裝置及微影處理單元
US6498640B1 (en) Method to measure alignment using latent image grating structures
TWI389137B (zh) 形成一用來校正度量衡工具之基底的方法、校正基底及度量衡工具校正方法
US20050179883A1 (en) System for automated focus measuring of a lithography tool
US10571812B2 (en) Method of calibrating focus measurements, measurement method and metrology apparatus, lithographic system and device manufacturing method
KR980011724A (ko) 노광장치
US7759136B2 (en) Critical dimension (CD) control by spectrum metrology
US6777145B2 (en) In-line focus monitor structure and method using top-down SEM
TW200937144A (en) Alignment method, exposure method, pattern forming method, and exposure apparatus
US6600561B2 (en) Apparatus and method for measuring pattern alignment error
TWI467346B (zh) 決定特性之方法
US20050026385A1 (en) Method for manufacturing a semiconductor device and semiconductor device with overlay mark
US6319637B1 (en) Method for forming pattern
JPH1022205A (ja) パターン形成状態検出装置、及びこれを用いた投影露光装置
KR20080006151A (ko) 반도체 정렬 장치 및 방법
JPH0530293B2 (ko)
KR20040030295A (ko) 노광장치의 파라미터값을 최적화하는 방법과 시스템 및노광장치와 노광방법
CN113611650A (zh) 对准晶片图案的方法
JP4304413B2 (ja) 半導体露光装置のレチクルのレベル測定方法
KR100457223B1 (ko) 정렬 마크로 이용 가능한 중첩도 측정 패턴 형성방법
KR100714266B1 (ko) 반도체장치의 제조공정에서 이미지 보정 방법
JP2004200691A (ja) レンズ系の特性決定のための方法およびマスク
KR20030016458A (ko) 오버레이 장비에서의 툴 인듀스 시프트 데이터 인터록 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application