KR20080003181A - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20080003181A
KR20080003181A KR1020060124002A KR20060124002A KR20080003181A KR 20080003181 A KR20080003181 A KR 20080003181A KR 1020060124002 A KR1020060124002 A KR 1020060124002A KR 20060124002 A KR20060124002 A KR 20060124002A KR 20080003181 A KR20080003181 A KR 20080003181A
Authority
KR
South Korea
Prior art keywords
gate
film
substrate
self
liquid crystal
Prior art date
Application number
KR1020060124002A
Other languages
English (en)
Other versions
KR101338986B1 (ko
Inventor
김경록
백승한
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to US11/644,080 priority Critical patent/US7898610B2/en
Priority to TW095149351A priority patent/TWI332264B/zh
Publication of KR20080003181A publication Critical patent/KR20080003181A/ko
Priority to US12/816,965 priority patent/US8222060B2/en
Application granted granted Critical
Publication of KR101338986B1 publication Critical patent/KR101338986B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/42Arrangements for providing conduction through an insulating substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시장치 및 그 제조방법에 관해 개시한다. 본 발명에 개시된 방법은 게이트라인영역, 게이트전극영역 및 게이트 패드영역으로 이루어진 게이트배선영역이 정의된 절연기판을 제공하고; 상기 기판 상에 게이트배선용 은(Ag)금속막 및 자기조립 단분자막을 차례로 형성하고; 상기 자기조립 단분자막을 가진 기판 상부에 상기 게이트배선영역을 노출하는 패턴을 가진 몰드마스크를 준비하고; 상기 몰드마스크의 패턴을 상기 자기조립 단분자막에 전사하여 자기조립 단분자막 패턴을 형성하고; 상기 자기조립 단분자막 패턴을 마스크로 하여 상기 게이트배선용 은(Ag)금속막을 선택적으로 식각하여 게이트배선을 형성하되, 상기 게이트배선은 차례로 적층된 자기조립 단분자막 패턴 및 식각된 은(Ag)금속막의 2중 구조로 이루어진 각각의 게이트 패드, 게이트전극 및 게이트라인으로 이루어진 것을 포함한다.

Description

액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY AND FABRICATION METHOD THE SAME}
도 1은 종래의 액정표시장치를 나타내는 평면도.
도 2는 도 1에서 A-A'선을 따라 절취한 액정표시장치를 나타내는 단면도.
도 3a 내지 도 3b는 종래의 인쇄법을 이용한 액정표시장치의 제조방법을 설명하기 위한 도면.
도 4는 본 발명에 따른 액정표시장치의 제조방법을 설명하기 위한 플로우챠트(flowchart).
도 5는 본 발명에 따른 액정표시장치의 개략적인 평면도.
도 6a 내지 도 6f는 도 5의 Ι-Ι`선의 절단면을 보인 공정별 단면도.
도 7a 내지 도 7f는 도 5의 Ⅱ-Ⅱ`선의 절단면을 보인 공정별 단면도.
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 특히 은(Ag)금속을 이용하여 게이트 배선을 형성하는 데 있어서, 게이트배선 선폭과 표면 균일도를 향 상시킬 수 있는 액정표시장치 및 그 제조방법을 제공하려는 것이다.
통상적으로, 액정표시장치(Liquid Crystal Display; LCD)는 비디오신호에 따라 액정셀들의 광투과율을 조절함으로써 액정셀들이 매트릭스 형태로 배열되어진 액정패널에 비디오신호에 해당하는 화상을 표시하게 된다. 이를 위하여, 상기 액정표시장치는 액정셀들이 액티브 매트릭스(Active Matrix) 형태로 배열된 액티브 영역과 액티브 영역의 액정셀들을 구동하기 위한 구동회로들을 포함한다.
도 1은 종래의 액정표시장치를 나타내는 평면도이다. 또한, 도 2는 도 1에서 선 'A-A''를 따라 절취한 액정표시장치를 나타내는 단면도이다.
도 1 및 도 2를 참조하면, 종래의 액정표시장치는 상판(10)과 하판(20)이 대향하여 합착된 구조로 액정셀들이 위치하는 화상표시부(4)와, 상판(10)과 하판(20)의 외각을 따라 형성된 실런트(sealant ; 2)와, 실런트(2) 외각에 형성되며 상판(10)과 하판(20)을 전기적으로 접속시키는 도트(3)를 구비한다.
도 2를 참조하면, 상기 화상표시부(4)는 상부기판(11) 및 상기 상부기판(11) 상에 순차적으로 형성된 블랙매트릭스(13), 컬러필터(15), 공통전극(17) 및 상부 배향막(19)으로 구성되는 상판(10)과, 하부기판(21)과 상기 하부기판(21) 상에 순차적으로 형성된 박막 트랜지스터(TFT), 화소전극(33) 및 하부 배향막(31)으로 구성되는 하판(20)과, 상판과 하판 사이에 형성된 스페이서(35)와, 상판(10) 및 하판(20)과 스페이서(35)에 의해 마련된 내부공간에 주입되는 액정(도시되지 않음)이 구비된다.
우선, 상판(10) 구조에 대해 구체적으로 알아보면 다음과 같다.
상부기판(11) 상에 블랙매트릭스(13)가 배치된다. 상기 블랙 매트릭스(13)는 상부기판(11) 상에 매트릭스 형태로 형성되어 칼라필터(15)들이 형성되어질 다수의 셀영역들로 나눔과 아울러 인접 셀간의 광간섭을 방지하는 역할을 한다.
상기 블랙매트릭스(13)가 형성된 상부기판(11) 상에 적, 녹, 청 삼원색의 칼라필터(15)들이 순차적으로 형성된다. 이 경우, 삼원색의 칼라필터(15) 각각은 블랙매트릭스(13)가 형성된 상부기판(11)의 전면에 백색광원을 흡수하여 특정파장(적색, 녹색, 또는 청색)의 광만을 투과시키는 물질을 도포한 후 패터닝함으로써 형성된다. 여기서, 상기 그리고, 상기 블랙 매트릭스(13) 및 칼라필터(15)가 형성된 상부기판(11) 상에 그라운드 전위가 공급되는 투명도전막인 공통전극(17)가 형성된다. 상기 공통전극(17)을 가진 상부기판(10)에는 상부 배향막(19)이 형성된다. 이때, 상기 상부 배향막(19)은 공통전극(17) 상에 폴리이미드를 도포함으로써 형성된다.
한편, 하판(20) 구조에 대해 구체적으로 알아보면 다음과 같다.
하부기판(21) 상에는 박막 트랜지스터(TFT)가 배치된다. 상기 박막 트랜지스터(TFT)는 액정셀의 구동을 스위칭하기 위한 것으로서, 게이트라인(도시하지 않음)에서 돌출된 게이트전극(25), 데이터라인(도시하지 않음)에서 돌출된 소스전극(28S) 및 드레인전극(28D)이 구비된다. 또한, 박막 트랜지스터(TFT)는 상기 게이트전극(25)에 공급되는 게이트전압에 의해 소스전극(28S)과 드레인전극(28D)간에 도통채널을 형성하기 위한 반도체층(26, 27)과, 상기 게이트전극(25)과 반도체층(26, 27) 사이에 배치되어 게이트전극(25)과 소스전극(28S) 및 드레인 전극(28D) 의 절연을 위한 게이트절연막(6)이 더 구비된다.
상기 박막 트랜지스터(TFT)를 가진 기판 전면에는 보호막(29)이 배치된다. 이때, 상기 보호막(29)은 상기 드레인전극(28D)을 노출하는 콘택홀(29H)이 구비되어 있다. 상기 보호막(29)을 가진 기판 상에는 상기 콘택홀(29H)을 덮어 드레인전극(28D)과 전기적으로 연결되는 화소전극(31)이 형성된다. 이때, 상기 화소전극(22)은 데이터라인과 게이트라인에 의해 분할된 셀영역에 위치하며 광투과율이 높은 투명전도성물질로 이루어진다. 그리고, 상기 화소전극(31)이 형성된 하부기판(21) 상부에 배향막(33)이 형성된다.
상기 박막 트랜지스터(TFT)는 게이트라인으로부터의 게이트신호에 응답하여 데이터라인으로부터의 데이터신호를 선택적으로 화소전극(22)에 공급한다. 상기 박막 트랜지스터를 통해 공급되는 데이터신호와 공통전극(14)에 공급되는 공통전압(Vcom)의 전압차에 의해 액정이 회전하게 되며 액정의 회전 정도에 따라서 광투과량이 결정된다.
이와 같은 구조를 가진 상판(10)의 상부기판(11) 혹은 하판(20)의 하부기판(21)의 가장자리에는 상기 실런트(2)와 상기 도트(3)를 형성한 후, 구형상의 스페이서(24)를 산포한다. 이후, 상판(10)과 하판(20)을 정위치시켜 합착한 후 액정을 주입하여 봉지함으로써 액정표시장치를 완성한다.
상기 구성을 가진 액정표시장치에서, 상기 게이트전극(25)은 통상적으로 포토리쏘그라피(photolithography) 방법을 적용하여 은(Ag)금속막을 패터닝함으로써 형성된다. 즉, 상기 게이트전극(25)은 기판 상에 은(Ag)금속막을 증착하고, 별도의 감광막패턴을 이용하여 상기 은(Ag)금속막을 식각함으로써 형성된다.
이러한 포토리쏘그라피 방법은 감광막을 스핀 코팅방식으로 도포하기 때문에 감광막 손실이 크며, 감광막 노광, 현상 및 감광막 패턴 제거 공정이 수반되어야 한다. 또한, 상기 은(Ag)금속막 증착과 감광막 패턴 형성 공정 사이에 세정공정이 더 진행된다. 따라서, 노광 공정 진행에 따른 레이저 노광장비 등의 장비 구입 비용 상승과 공정시간이 길어지는 문제점이 있다.
한편, 상술한 바와 같이, 은(Ag)금속막을 게이트전극으로 사용할 경우, 은금속이 비저항 면에서 우수한 특성이 있지만 은금속을 구입하는 비용이 비쌀 뿐만 아니라, 상기 은금속을 포토리쏘그라피 방법으로 패터닝하기 때문에 소모되는 은금속량도 많아지는 문제점도 있다.
따라서, 상기 문제점들을 해결하고자, 상기 포토리쏘그라피 방법 대신 은(Ag)금속막을 게이트전극(25)을 형성하기 위한 대안으로 프린팅 방법이 시도되었다. 즉, 기질(하부기판) 표면에 원하는 부위에만 선택적으로 (Ag)금속을 직접 프린팅함으로써 게이트전극을 형성한 것이다. 상기 프린팅법을 적용하여 게이트전극을 형성하는 방법에 대해 이하에서 자세하게 설명하면 다음과 같다.
도 3a 내지 도 3b는 종래의 프린팅법에 의해 액정표시장치의 게이트전극을 제조하는 방법을 설명하기 위한 공정별 단면도이다.
도 3a에 도시된 바와 같이, 절연기판(41) 위에 실란분자를 프린팅하여 선택적으로 실란패턴(43)을 형성한다. 상기 절연기판(41)은 글라스 기판일 수 있다. 상기 실란패턴(43)은 게이트전극이 형성될 영역을 노출하도록 일정 간격을 두고 기 판(41) 위에 배치되도록 패터닝된다.
도 3b에 도시된 바와 같이, 상기 실란패턴들(43)을 갖는 기판에 은(Ag) 금속 프린팅법에 의해 상기 실란패턴들(43) 사이에 은(Ag)금속을 성장시켜 은금속(Ag) 게이트전극(25)을 형성한다.
상술한 바와 같이, 프린팅 방법에 의해 은 금속(Ag) 게이트전극을 형성하는 경우에는, 상기 실란패턴 사이에 은금속을 성장시키는 방식을 사용하고 있기 때문에, 포토리쏘그라피 방법을 사용하는 경우에 비해 은금속의 소비량이 매우 적은 잇점이 있다. 그러나, 상기 게이트배선으로 사용되는 은금속(Ag)은 매우 효율이 좋은 비저항 금속에 속하기는 하나, 쉽게 산화되며, 실란분자의 흡착은 강한 반면 흡착의 조건이 매우 어렵고 흡착 콘트롤 조건이 까다롭고, 패턴 선폭과 표면 균일도(uniformity)가 다소 저하되는 문제점이 있다.
상기 문제점을 해결하고자, 본 발명의 과제는 자기 조립 단분자막(self-assembled monolayers, SAMs)을 이용하여 은금속(Ag) 게이트배선을 형성함으로써, 흡착 콘트롤이 용이하고 패턴 선폭과 표면 균일도를 향상시킬 수 있는 액정표시장치 및 그 제조방법을 제공하려는 것이다.
상기 과제를 달성하고자, 본 발명에 따른 액정표시장치는 절연기판과; 상기 절연기판 위에 형성되며, 차례로 적층된 자기조립 단분자막 및 은(Ag)금속막의 2중 적층 구조로 이루어진 게이트전극과; 상기 게이트전극을 가진 기판 상에 형성된 게 이트절연막과; 상기 게이트절연막 상에 형성된 액티브층과; 상기 액티브층을 갖는 기판 상에 형성되며, 일정 간격으로 이격 배치된 소오스전극 및 드레인전극과; 상기 드레인전극과 연결되는 화소전극을 포함한다.
상기 구성을 가진 본 발명에 따른 액정표시장치의 제조방법은 게이트라인영역, 게이트전극영역 및 게이트 패드영역으로 이루어진 게이트배선영역이 정의된 절연기판을 제공하고; 상기 기판 상에 게이트배선용 은(Ag)금속막 및 자기조립 단분자막을 차례로 형성하고; 상기 자기조립 단분자막을 가진 기판 상부에 상기 게이트배선영역을 노출하는 패턴을 가진 몰드마스크를 준비하고; 상기 몰드마스크의 패턴을 상기 자기조립 단분자막에 전사하여 자기조립 단분자막 패턴을 형성하고; 상기 자기조립 단분자막 패턴을 마스크로 하여 상기 게이트배선용 은(Ag)금속막을 선택적으로 식각하여 게이트배선을 형성하되, 상기 게이트배선은 차례로 적층된 자기조립 단분자막 패턴 및 식각된 은(Ag)금속막의 2중 구조로 이루어진 각각의 게이트 패드, 게이트전극 및 게이트라인으로 이루어진 것을 포함한다.
(실시예)
본 발명은 자기 조립 단분자막을 적용하여 은금속 (Ag) 게이트배선을 형성한다. 여기서, 게이트 배선이라 함은 게이트전극 뿐 아니라 게이트라인 및 게이트 패드를 총칭한 것이다. 여기서, 상기 자기조립 단분자막은 액정 패널에 형성된 어떠한 구조물 표면에도 잘 흡착되는 특성이 있으므로, 기존의 프린팅 방법에 비해 흡착 콘트롤이 쉬우며, 또한 상기 게이트배선의 선폭 및 표면 균일도(uniformity)가 우수한 이점이 있다.
상기 자기조립 단분자막은 주어진 기질의 표면에 자발적으로 입혀진 규칙적으로 잘 정렬된 유기 분자막으로서, 수 ㎛에서 수십㎚이하의 두께로 형성될 수 있다.
이러한 자기조립 단분자막은 기질의 표면과 막을 이루게 되는 분자들 사이에 직접적인 화학결합을 형성하여 매우 튼튼한 분자막을 만들 수 있고 기질의 모양이나 크기에 구애를 받지 않아 복잡한 모양의 기질 위에서도 제조가 가능하며, 대면적화에도 용이하다. 따라서, 상기 자기조립 단분자막을 형성하는 물질은 액정 패널에 형성된 어떠한 구조물 표면에도 잘 부착되므로, 상기 액정 패널에 형성되는 게이트배선 표면 쉽게 형성될 수 있다.
도 4는 본 발명에 따른 액정표시장치의 제조방법을 설명하기 위한 플로우챠트(flowchart)이다.
도 4에 도시된 바와 같이, 절연기판 상에 게이트배선용 은(Ag) 금속막을 형성한다.(S11) 이때, 상기 절연기판에는 게이트배선영역이 정의되어 있다. 상기 게이트배선영역은 게이트라인, 게이트전극 및 게이트패드가 각각 형성될 영역을 뜻한다.
이어, 상기 게이트배선용 은(Ag)금속막을 가진 기판 상에 자기조립 단분자막을 형성한다.(S12) 그 다음, 몰드마스크를 이용하여 게이트배선용 은(Ag) 금속막 상에 자기조립 단분자막 패턴을 형성한다. 이때, 상기 자기조립 단분자막 패턴은 기판 상의 게이트배선영역을 덮도록 형성된다.
이후, 상기 자기조립 단분자막 패턴을 마스크로 하여 상기 게이트배선용 은(Ag) 금속막을 식각하여 게이트배선용 금속막 패턴을 형성한다. 여기서, 상기 차례로 적층된 자기조립 단분자막 패턴 및 게이트배선용 금속막 패턴은 게이트배선을 구성한다.
도 5는 본 발명에 따른 액정표시장치의 개략적인 평면도이다.
도 5에 도시된 바와 같이, 절연기판(51)에는 종횡으로 화소영역을 정의하는 게이트라인(60GL)과 데이터라인(65DL)이 형성되어 있다. 이때, 상기 게이트라인(60GL)은 게이트라인(60GL)에 연장되도록 배치된 게이트 패드(60P) 및 게이트전극(60G)을 포함한다. 여기서, 상기 게이트 패드(60P), 게이트전극(60G), 게이트라인(60GL)은 게이트 배선(60)을 구성한다. 상기 게이트 패드(60P), 게이트전극(60G), 및 상기 게이트라인(60GL)은 동일 은(Ag)금속막으로 패터닝된다. 상기 게이트 배선(60)은 차례로 적층된 자기조립 단분자막 및 은(Ag)금속막의 2중 구조로 이루어진다. 즉, 상기 게이트 패드(60P) 및 게이트전극(60G)은 차례로 적층된 자기조립 단분자막 및 은(Ag)금속막의 2중 구조로 이루어진다.
또한, 상기 데이터라인(65DL)은 데이터전극(65D) 및 소오스전극(65S)을 포함한다. 상기 소오스전극(65S), 드레인전극(65D), 데이터패드(미도시) 및 데이터라인(65DL)은 데이터 배선(65)을 구성한다. 상기 소오스전극(65S), 드레인전극(65D),데이터패드 및 데이터라인(65DL)은 동일 금속막으로 패터닝된다.
상기 절연 기판(51)은 어레이기판에 해당된다. 상기 기판(51)과 게이트배선(60) 사이에는 버퍼막(buffer layer)(미도시)이 개재된다. 또한, 상기 게이트배 선(60)과 데이터배선(65) 사이에는 게이트절연막(미도시)이 개재된다. 한편, 상기 버퍼막과 게이트배선(60) 사이에는 접착막(미도시)이 개재될 수 있다.
상기 게이트라인(60GL)과 데이터라인(65DL)의 교차영역에는 스위칭 소자인 TFT(Thin Film Transistor)가 형성되어 있다. 상기 화소영역 내에는 상기 TFT에 연결되어 컬러필터 기판(미도시)의 공통전극(미도시)과 함께 액정(미도시)을 구동시키는 화소전극(69P1)이 형성되어 있다.
상기 TFT는 게이트라인(60DL)에 연결된 게이트전극(60G), 데이터라인(65DL)에 연결된 소오스전극(65S) 및 드레인전극(65D)으로 구성되어 있다. 또한, 상기 TFT는 상기 게이트전극(60G)에 공급되는 게이트전압에 의해 소오스전극(65S) 및 드레인전극(65D) 간에 전도채널을 형성하는 활성층(63)을 포함한다.
상기 TFT를 가진 기판 위에는 보호막(미도시)이 배치된다. 상기 보호막에는 상기 드레인전극(65D) 및 게이트패드(60P)를 각각 노출하는 제 1콘택홀(67H1) 및 제 2콘택홀(67H2)이 형성된다. 상기 보호막 위에는 상기 제 1콘택홀(67H1)을 통해 상기 드레인전극(65D)과 연결되는 화소전극(69P1)이 형성된다. 이때, 상기 화소전극(69P1)은 투명도전막으로 형성될 수 있다. 또한, 상기 보호막 위에는 상기 제 2콘택홀(67H2)을 통해 게이트패드(60P)와 연결되는 투명도전막 패턴(69P2)이 형성된다. 상기 화소전극(69P1) 및 투명도전막 패턴(69P2)은 동일한 투명도전막으로 패터닝된다.
도 6a 내지 도 6f는 도 5의 Ι-Ι`선의 절단면을 보인 공정별 단면도이다. 또한, 도 7a 내지 도 7e는 도 5의 Ⅱ-Ⅱ`선의 절단면을 보인 공정별 단면도이다. 이하, 첨부된 도면을 참고로 하여 상술한 본 발명에 따른 액정표시소자를 제조하는 방법에 대해 설명하기로 한다.
도 6a 및 도 7a에 도시된 바와 같이, 먼저, 절연기판(51)을 제공한다. 상기 절연기판(51)은 어레이기판일 수 있다. 상기 절연기판(51)은 글라스 재질의 기판일 수 있다. 이어, 상기 절연기판(51) 상에 게이트배선용 금속막(57)을 형성한다. 이때, 상기 기판(51)과 상기 게이트배선용 금속막(57) 사이에는 버퍼막(53)이 개재될 수 있다. 상기 버퍼막(53)으로는 Si막 및 SiOx막을 이용할 수 있다. 여기에서, 게이트배선이라 함은 게이트전극, 게이트패드, 및 게이트라인을 포함한 것을 의미한다.
또한, 상기 게이트배선용 금속막(57)은 은(Ag)금속막으로 형성할 수 있다. 이때, 상기 게이트배선용 금속막(55)으로 은(Ag)금속막을 사용할 경우, 상기 은(Ag)은 상기 버퍼막(53)과의 접착력이 약한 특성이 있다. 따라서, 상기 버퍼막(53)과 상기 게이트배선용 금속막(57) 사이에 이들 간의 접착력을 향상시키기 위한 접착막(glue layer)(55)을 개재시킬 수 있다. 상기 접착막(55)은 Ti막을 이용할 수 있다.
도 6b 및 도 6b에 도시된 바와 같이, 상기 게이트배선용 금속막(57)을 가진 절연 기판 상에 자기조립 단분자막(59)을 형성한다. 이때, 상기 자기조립 단분자막(59) 형성공정은 상기 게이트배선용 금속막(57)을 가진 절연 기판 상에 자기조립 단분자막 형성용 코팅 조성물을 코팅하고 나서, 열처리나 자외선 등의 광처리를 실시하는 것을 포함한다. 여기서, 상기 자기조립 단분자막 형성용 코팅 조성물은 MCM(16-mercaptohe hexadecanoic acid)분자와 같이 은(Ag)금속 게이트배선용 금속막(57) 표면에 쉽게 흡착되는 -SH작용기를 가진 긴 사슬분자를 포함한다. 상기 -SH 작용기가 있는 MCM 단분자는 게이트배선용 금속막 성분인 은(Ag)금속과의 표면 흡착을 빠르게 하는 특성과 함께 실란 작용기보다 표면 흡착이 쉬운 특성이 있다. 한편, 상기 -SH작용기 외에도 -CN, -COOH 등의 작용기가 이용될 수도 있다.
도 6c 및 도 7c에 도시된 바와 같이, 상기 자기조립 단분자막(59)을 가진 기판 상부에 몰드 마스크(61)를 준비한다. 이때, 상기 몰드 마스크(61)에는 게이트배선 형성영역을 노출하는 소정 패턴(61P)이 마련되어 있다. 즉, 상기 몰드 마스크(61)의 패턴(61P)은 게이트전극, 게이트 패드, 및 게이트라인이 형성될 영역을 각각 노출하도록 패터닝된다.
이어, 상기 몰드 마스크(61)의 패턴(61P)을 상기 자기조립 단분자막(59)에 전사한다. 이때, 상기 전사과정에서 자외선과 오존(UV-O3)을 공급할 수도 있다.
도 6d 및 도 7d에 도시된 바와 같이, 상기 몰드 마스크를 제거한다. 그 결과, 상기 게이트배선용 금속막(57) 표면에는 몰드 마스크(61)의 패턴(61P)과 동일한 형태의 자기조립 단분자막 패턴(59P1,59P2,59P3)이 형성된다. 여기서, 도면부호 59P1은 이후에 형성될 게이트전극을 구성하는 자기조립 단분자막 패턴에 해당되고, 도면부호 59P2은 이후에 형성될 게이트패드를 구성하는 자기조립 단분자막 패턴에 해당된다. 또한, 도면부호 59P3은 이후에 형성될 게이트라인을 구성하는 자기조립 단분자막 패턴에 해당된다.
도 6e 및 도 7e에 도시된 바와 같이, 상기 자기조립 단분자막 패턴(59P1, 59P2,59P3)을 기판으로부터 게이트배선용 금속막을 선택적으로 식각하여 게이트배선용 금속막 패턴(57P1,57P2)을 형성한다. 즉, 상기 식각 공정이 진행되는 동안, 상기 자기조립 단분자막 패턴(59P1,59P2,59P3)이 형성된 부위의 게이트배선용 금속막 만이 잔류되고 나머지 부위의 게이트배선용 금속막은 모두 제거된다. 이때, 상기 게이트배선용 금속막 식각 공정은 습식 식각공정으로 진행한다. 상기 습식 식각공정은 제 1, 제 2시안화물 에천트를 이용한다.
한편, 상기 습식 식각 공정에서, 상기 자기조립 단분자막 패턴(59P1,59P2,59P3)은 게이트배선용 금속막이 대기 중에 침식되는 것을 막는 역할을 수행할 수 있다.
그 결과, 차례로 적층된 자기조립 단분자막 패턴 및 금속막 패턴으로 구성된 게이트배선(60G, 60P 60GL :60)이 형성된다. 즉, 본 발명에 따른 게이트전극(60G)은 차례로 적층된 자기조립 단분자막 패턴(59P1) 및 금속막 패턴(57P1)로 구성된다. 본 발명에 따른 게이트 패드(60P)는 차례로 적층된 자기조립 단분자막 패턴(59P2) 및 금속막 패턴(57P2)로 구성된다. 또한, 본 발명에 따른 게이트 라인(60GL)는 차례로 적층된 자기조립 단분자막 패턴(59P3) 및 금속막 패턴(57P3)로 구성된다.
그 다음, 게이트배선(60)을 가진 기판 상에 게이트절연막(61)을 형성한다. 이때, 상기 게이트절연막(61)은 실리콘산화막 또는 실리콘질화막을 이용한다. 이어, 상기 게이트절연막(61)을 가진 기판 상에 실리콘막으로 이루어진 활성층(63)을 형성한다. 이후, 상기 활성층(63)을 가진 기판 상에 데이터배선용 금속막을 증착하 고, 상기 금속막을 패터닝하여 데이터 배선(65S, 65D, 65DL: 65)을 형성한다. 상기 데이터 배선(65)은 소오스전극(65S), 드레인전극(65D) 및 데이터라인(65DL)을 포함한다. 그 다음, 상기 데이터 배선(65)을 가진 기판 상에 보호막(67)을 형성한다. 이어, 상기 보호막(67)을 식각하여 드레인전극(65D) 및 게이트 패드(60P)를 노출하는 각각의 제 1콘택홀(67H1) 및 제 2콘택홀(67H2)을 형성한다. 이후, 상기 콘택홀들을 가진 기판 상에 투명도전막을 형성하고, 상기 투명도전막을 패터닝하여 제 1콘택홀(67H1)을 채워 상기 드레인전극(65D)과 연결되는 화소전극(69P1) 및 상기 제 2콘택홀(67H2)을 채워 상기 게이트 패드(60P)와 연결되는 투명도전막 패턴(69P2)를 형성한다.
본 발명에 따르면, 자기조립 단분자막을 이용하여 은(Ag)금속으로 이루어진 게이트배선을 형성한다. 따라서, 기존의 프린팅 방법에 비해 흡착 콘트롤이 쉬우며, 또한 상기 게이트배선의 선폭 및 표면 균일도가 우수한 이점이 있다.

Claims (19)

  1. 절연기판과;
    상기 절연기판 위에 형성되며, 게이트전극, 게이트패드 및 게이트라인으로 이루어진 게이트배선을 포함하며,
    상기 게이트배선은 차례로 적층된 자기조립 단분자막 및 은(Ag)금속막의 2중 적층 구조로 이루어진 것을 특징으로 하는 액정표시장치.
  2. 제 1항에 있어서, 상기 기판과 게이트배선 사이에 개재된 완충막을 더 포함하는 액정표시장치.
  3. 제 2항에 있어서, 상기 완충막은 Si막 및 SiOx막인 것을 특징으로 하는 액정표시장치.
  4. 제 2항에 있어서, 상기 완충막과 상기 게이트배선 사이에 개재된 접착막을 더 포함하는 액정표시장치.
  5. 제 4항에 있어서, 상기 접착막은 Ti막인 것을 특징으로 하는 액정표시장치.
  6. 절연기판과;
    상기 절연기판 위에 형성되며, 차례로 적층된 자기조립 단분자막 및 은(Ag)금속막의 2중 적층 구조로 이루어진 게이트전극과;
    상기 게이트전극을 가진 기판 상에 형성된 게이트절연막과;
    상기 게이트절연막 상에 형성된 액티브층과;
    상기 액티브층을 갖는 기판 상에 형성되며, 일정 간격으로 이격 배치된 소오스전극 및 드레인전극과;
    상기 드레인전극과 연결되는 화소전극을 포함한 액정표시장치.
  7. 제 1항에 있어서, 상기 기판과 게이트전극 사이에 개재된 완충막을 더 포함하는 액정표시장치.
  8. 제 7항에 있어서, 상기 완충막과 상기 게이트전극 사이에 개재된 접착막을 더 포함하는 액정표시장치.
  9. 제 8항에 있어서, 상기 접착막은 Ti막인 것을 특징으로 하는 액정표시장치.
  10. 게이트라인영역, 게이트전극영역 및 게이트 패드영역으로 이루어진 게이트배선영역이 정의된 절연기판을 제공하고,
    상 기판 상에 게이트배선용 은(Ag)금속막 및 자기조립 단분자막을 차례로 형성하고,
    상기 자기조립 단분자막을 가진 기판 상부에 상기 게이트배선영역을 노출하는 패턴을 가진 몰드마스크를 준비하고,
    상기 몰드마스크의 패턴을 상기 자기조립 단분자막에 전사하여 자기조립 단분자막 패턴을 형성하고,
    상기 자기조립 단분자막 패턴을 마스크로 하여 상기 게이트배선용 은(Ag)금속막을 선택적으로 식각하여 게이트배선을 형성하되, 상기 게이트배선은 차례로 적층된 자기조립 단분자막 패턴 및 식각된 은(Ag)금속막의 2중 구조로 이루어진 각각의 게이트 패드, 게이트전극 및 게이트라인으로 이루어진 것을 포함한 액정표시장치의 제조방법.
  11. 제 10항에 있어서, 상기 기판과 상기 게이트배선용 은(Ag)금속막 사이에 완충막을 형성하는 것을 더 포함하는 액정표시장치의 제조방법.
  12. 제 11항에 있어서, 상기 완충막과 상기 게이트배선용 금속막 사이에 접착막을 형성하는 것을 더 포함하는 액정표시장치의 제조방법.
  13. 제 12항에 있어서, 상기 접착막은 Ti막을 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  14. 제 10항에 있어서, 상기 자기조립 단분자막 형성은,
    상기 기판 상에 자기조립 단분자막 형성용 코팅 조성물을 코팅 처리하는 것을 포함하는 액정표시장치의 제조방법.
  15. 제 14항에 있어서, 상기 자기조립 단분자막 형성용 코팅 조성물은 -SH 작용기를 가진 MCM(16-mercaptohe hexadecanoic acid)분자를 포함하는 액정표시장치의 제조방법.
  16. 제 14항에 있어서, 상기 자기조립 단분자막 형성용 코팅 조성물은 -CN 및 -COOH 중 어느 하나의 작용기를 가진 단분자를 포함하는 액정표시장치의 제조방법.
  17. 제 10항에 있어서, 상기 게이트배선용 금속막을 선택적으로 제거하는 것은 습식 식각으로 진행하는 것을 특징으로 하는 액정표시장치의 제조방법.
  18. 제 17항에 있어서, 상기 습식 식각은 제 1, 제 2시안화물 에천트를 이용하는 것을 특징으로 하는 액정표시장치의 제조방법.
  19. 제 10항에 있어서, 상기 게이트배선을 형성한 다음,
    상기 게이트배선을 가진 기판 상에 게이트절연막을 개재시켜 액티브층을 형성하고,
    상기 액티브층을 갖는 기판 상에 데이터배선을 형성하되, 상기 데이터배선은 소오스전극, 드레인전극 및 데이터라인으로 이루어지고,
    상기 데이터배선을 가진 기판 상에 상기 드레인전극 및 상기 게이트 패드를 노출하는 각각의 제 1, 제 2콘택홀을 가진 보호막을 형성하고,
    상기 보호막 상에 투명도전막을 형성하고,
    상기 투명도전막을 선택적으로 식각하여 상기 제 1콘택홀을 통해 상기 드레인전극과 연결되는 화소전극 및 상기 제 2콘택홀을 통해 상기 게이트 패드와 연결되는 투명도전막 패턴을 형성하는 것을 더 포함하는 액정표시장치의 제조방법.
KR1020060124002A 2006-06-30 2006-12-07 액정표시장치 및 그 제조방법 KR101338986B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US11/644,080 US7898610B2 (en) 2006-06-30 2006-12-21 Liquid crystal display device and method of fabricating the same
TW095149351A TWI332264B (en) 2006-06-30 2006-12-27 Liquid crystal display device and method of fabricating the same
US12/816,965 US8222060B2 (en) 2006-06-30 2010-06-16 Liquid crystal display device and method of fabricating the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060061655 2006-06-30
KR20060061655 2006-06-30

Publications (2)

Publication Number Publication Date
KR20080003181A true KR20080003181A (ko) 2008-01-07
KR101338986B1 KR101338986B1 (ko) 2013-12-10

Family

ID=39214573

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060124002A KR101338986B1 (ko) 2006-06-30 2006-12-07 액정표시장치 및 그 제조방법

Country Status (2)

Country Link
KR (1) KR101338986B1 (ko)
TW (1) TWI332264B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160147117A (ko) * 2015-06-11 2016-12-22 삼성디스플레이 주식회사 박막 트랜지스터 기판

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100968560B1 (ko) * 2003-01-07 2010-07-08 삼성전자주식회사 박막 트랜지스터 기판 및 박막 트랜지스터 기판의금속배선 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160147117A (ko) * 2015-06-11 2016-12-22 삼성디스플레이 주식회사 박막 트랜지스터 기판

Also Published As

Publication number Publication date
TWI332264B (en) 2010-10-21
TW200802886A (en) 2008-01-01
KR101338986B1 (ko) 2013-12-10

Similar Documents

Publication Publication Date Title
US8043550B2 (en) Manufacturing method of display device and mold therefor
US7973885B2 (en) Display apparatus having a color layer interposed between substrates and having a plurality of microcapsules formed by encapsulating polarity particles
JP4799481B2 (ja) 液晶表示装置の製造方法
US8072572B2 (en) Substrate for a display panel, a display panel having the substrate, a production process of the substrate, and a production process of the display panel
JP2001100217A (ja) カラー液晶表示装置およびその製造方法
US7102722B2 (en) Liquid crystal display and a fabricating method thereof
JP3946683B2 (ja) アクティブマトリクス基板の製造方法
US8222060B2 (en) Liquid crystal display device and method of fabricating the same
US8598581B2 (en) Thin film transistor substrate and method for manufacturing the same
US7652745B2 (en) Liquid crystal display panel and a fabricating method thereof that are capable of forming an insulating film exposing a metal pattern without a photolithography process
KR101279509B1 (ko) 액정 표시 패널 및 그 제조 방법
KR101338986B1 (ko) 액정표시장치 및 그 제조방법
US7760307B2 (en) Mother glass for a liquid crystal display with passivation layer and barrier layer and method of fabricating liquid crystal display using the same
JPH1068956A (ja) 液晶表示素子及びその製造方法
JP4252595B2 (ja) 液晶表示装置とその製造方法
JP2001133791A (ja) 液晶表示装置
JPH0667135A (ja) 液晶表示装置の製造方法
KR100470022B1 (ko) 액정표시장치와 그 제조방법
JP3949945B2 (ja) 液晶表示装置
JP2001133790A (ja) 液晶表示装置
KR101381204B1 (ko) 액정표시장치용 어레이 기판의 제조 방법
KR101013693B1 (ko) 액정표시소자 및 그 제조방법
JP4297938B2 (ja) 液晶表示装置とその製造方法
KR101333593B1 (ko) 액정표시장치 및 그 제조방법
WO2010082435A1 (ja) 表示パネル用の基板および表示パネル

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 6