KR20080002397A - Data driver - Google Patents

Data driver Download PDF

Info

Publication number
KR20080002397A
KR20080002397A KR1020060061212A KR20060061212A KR20080002397A KR 20080002397 A KR20080002397 A KR 20080002397A KR 1020060061212 A KR1020060061212 A KR 1020060061212A KR 20060061212 A KR20060061212 A KR 20060061212A KR 20080002397 A KR20080002397 A KR 20080002397A
Authority
KR
South Korea
Prior art keywords
carry
data
signal
pixel
data driver
Prior art date
Application number
KR1020060061212A
Other languages
Korean (ko)
Other versions
KR101211283B1 (en
Inventor
김상규
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020060061212A priority Critical patent/KR101211283B1/en
Publication of KR20080002397A publication Critical patent/KR20080002397A/en
Application granted granted Critical
Publication of KR101211283B1 publication Critical patent/KR101211283B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/096—Synchronous circuits, i.e. using clock signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

A data driver is provided to display normally images even when a flat panel is driven by bidirectional operation by adjusting the delay time of carry signals progressed opposite to the progress direction of a data clock. A data driver includes a pixel driver, a carry generator, and a programmable delayer. The pixel driver converts pixel data to be synchronized with data clock into pixel driving signals and supplies the converted pixel driving signals to pixels on a flat panel. The carry generator generates carry signals to be outputted through one of first and second carry terminals in response to carry signals inputted from the other of the first and second carry terminals. The programmable delayer delays carry signals to be outputted to a carry terminal as much as a set time.

Description

데이터 드라이버{Data Driver}Data Driver

본 발명의 상세한 설명에서 사용되는 도면에 대한 보다 충분한 이해를 돕기 위하여, 각 도면의 간단한 설명이 제공된다.In order to better understand the drawings used in the detailed description of the invention, a brief description of each drawing is provided.

도 1 은 통상의 액정 패널 구동 회로를 개략적으로 도시하는 블록도이다.1 is a block diagram schematically showing a conventional liquid crystal panel drive circuit.

도 2a 는 데이터 레프트 모드 시 도 1의 데이터 드라이버에 입력되는 입출력 인에이블 신호 지연 특성을 설명하는 파형도이다.FIG. 2A is a waveform diagram illustrating input and output enable signal delay characteristics input to the data driver of FIG. 1 in the data left mode.

도 2b 는 데이터 라이트 모드 시 도 1의 데이터 드라이버에 입력되는 입출력 인에이블 신호 지연 특성을 설명하는 파형도이다.FIG. 2B is a waveform diagram illustrating input and output enable signal delay characteristics input to the data driver of FIG. 1 in the data write mode.

도 3 은 본 발명의 실시 예에 따른 데이터 드라이버를 설명하는 블럭도이다.3 is a block diagram illustrating a data driver according to an exemplary embodiment of the present invention.

《도면의 주요부분에 대한 부호의 설명》`` Explanation of symbols for main parts of drawings ''

10 : 액정 패널 10A : 매트릭스 영역10: liquid crystal panel 10A: matrix area

20 : 게이트 드라이버 30 : 데이터 드라이버20: gate driver 30: data driver

100 : 쉬프트 레지스터 102 : 래치부100: shift register 102: latch portion

104 : DAC 어레이 106 : 버퍼 어레이104: DAC array 106: buffer array

108,110 : 제1 및 제2 버퍼 112 : 카운터108,110: first and second buffer 112: counter

SW1,SW2 ; 제1 및 제2 제어용 스위치 114 : 프로그램어블 지연기SW1, SW2; First and second control switch 114: Programmable delay

본 발명은 평판 표시 패널 상의 데이터 라인을 동시에 구동하는 표시 패널의 데이터 라인들을 구동하는 데이터 드라이버에 관한 것이다. The present invention relates to a data driver for driving data lines of a display panel for simultaneously driving data lines on a flat panel display panel.

최근, 기존의 표시 소자인 음극선관(Cathode Ray Tube)은 액정 패널 및 유기 EL(Electro-Luminescence) 표시 패널 등과 같은 평판 패널로 대치되고 있다. 평판 표시 패널은 화소가 매트릭스 형태로 배열되어 있다. 매트릭스 형태로 배열된 화소들은 라인 단위로 구동된다. 이러한 평판 패널을 구동하기 위해서는, 화소들을 라인 단위로 선택하는 스캔 구동 드라이버(액정 패널의 경우에는 "게이트 드라이버"라고도 함)와 함께 선택된 라인 단위의 화소들에 화소 구동 신호를 공급하는 데이터 드라이버가 사용될 수밖에 없다.Recently, a cathode ray tube, which is a conventional display element, has been replaced by a flat panel such as a liquid crystal panel and an organic electroluminescence (EL) display panel. In a flat panel display panel, pixels are arranged in a matrix. Pixels arranged in a matrix form are driven in units of lines. In order to drive such a flat panel, a data driver for supplying a pixel driving signal to the pixels in the selected line unit is used together with a scan driving driver (also referred to as a "gate driver" in the case of a liquid crystal panel) to select the pixels in line units. There is no choice but to.

평판 패널은 단순히 휴대용 정보 단말기의 표시 화면 또는 컴퓨터 시스템의 표시 화면으로 사용되는 것에 텔레비전 신호와 같은 동영상을 표시하는 방향으로 사용이 확대되고 있다. 이에 따라, 평판 패널은 대면적화됨과 아울러 화소의 구동에 필요한 드라이버들을 탑재하고 있는 추세에 있다. 또한, 평판 패널은 사용자의 편의에 따라 상단과 하단이 바뀐 상태로 자주 사용된다. 이에 따라, 평판 패널에 사용되는 데이터 드라이버는 선택에 따라 좌측 방향 또는 우측 방향으로 진행하는 형태로 데이터를 입력할 수 있도록 요구받고 있다.The flat panel is simply being used as a display screen of a portable information terminal or a display screen of a computer system, and its use is being expanded in the direction of displaying moving images such as television signals. Accordingly, the flat panel has a large area and has a trend of mounting drivers necessary for driving the pixels. In addition, the flat panel is often used with the upper and lower sides changed according to the user's convenience. Accordingly, the data driver used for the flat panel is required to input data in a form that proceeds in a left direction or a right direction according to selection.

이에 따라, 평판 표시 장치의 일종인 액정 표시 장치에서는, 도 1에서와 같이, 데이터 드라이버들(30A~30C)이 액정 패널(10)의 가장자리에 직렬 접속되게 설치된다. 직렬 연결된 데이터 드라이버들(30A 내지 30C) 사이에서, 비디오 데이터(VD)와 데이터 클럭(Dclk)는 한쪽 방향의 진행하나, 화소 데이터는 제1 데이터 드라이버(30A)에서부터 제3 데이터 드라이버(30C) 쪽으로(즉, 우측 방향으로) 순차적으로 데이터 드라이버들(30A 내지 30C)에 채워지거나 또는 제3 데이터 드라이버(30C)에서부터 제1 데이터 드라이버(30A) 쪽으로(즉, 좌측 방향으로) 순차적으로 데이터 드라이버들(30A 내지 30C)에 채워지게 된다. 이를 위하여, 데이터 드라이버들(30A 내지 30C) 각각은 양방향으로 데이터의 입력 시점을 가르키는 캐리 신호(EOI)를 주고 받는다.Accordingly, in the liquid crystal display device which is a kind of flat panel display device, as shown in FIG. 1, the data drivers 30A to 30C are provided to be connected in series to the edge of the liquid crystal panel 10. Between the serially connected data drivers 30A to 30C, the video data VD and the data clock Dclk run in one direction, but the pixel data is directed from the first data driver 30A to the third data driver 30C. (I.e., in the right direction), the data drivers 30A to 30C are sequentially filled or sequentially from the third data driver 30C to the first data driver 30A (i.e., to the left direction). 30A to 30C). To this end, each of the data drivers 30A to 30C transmits and receives a carry signal EIO indicating a data input time point in both directions.

이 캐리 신호(EOI)는 비디오 데이터가 데이터 드라이버들(30A 내지 30C)에 채워지는 방향에 따라 데이터 클럭(Dclk)를 기준으로 지연 시간의 차이가 크게 나타난다. 실제로, 캐리 신호(EOI)가 데이터 클럭(Dclk)와 같은 방향으로 진행되는 경우(즉, 좌우 모드 제어 신호(L/R)가 로우 논리인 경우), 제1 데이터 드라이버(30A)에서 제2 데이터 드라이버(30B)에 공급되는 제1 캐리 신호(EOI1)와 제2 데이터 드라이버(30B)에서 제3 데이터 드라이버(30C)에 공급되는 제2 캐리 신호(EOI2)는, 도 1a에서의 "Td1" 및 "Td2"와 같이, 데이터 클럭(Dclk)의 에지부로부터 짧은 기간 지연된다. 반대로, 캐리 신호(EOI)가 데이터 클럭(Dclk)와는 반대 방향으로 진행되는 경우(즉, 좌우 모드 제어 신호(L/R)가 하이 논리인 경우), 제3 데이터 드라이버(30C)에서 제2 데이터 드라이버(30B)에 공급되는 제3 캐리 신 호(EOI3)와 제2 데이터 드라이버(30B)에서 제1 데이터 드라이버(30A)에 공급되는 제2 캐리 신호(EOI2)는, 도 1b에서의 "Td3" 및 "Td2"와 같이, 데이터 클럭(Dclk)의 에지부로부터 긴 기간 지연된다.The carry signal EIO has a large difference in delay time based on the data clock Dclk according to the direction in which video data is filled in the data drivers 30A to 30C. In fact, when the carry signal EIO proceeds in the same direction as the data clock Dclk (that is, when the left and right mode control signals L / R are low logic), the second data in the first data driver 30A is performed. The first carry signal EIO1 supplied to the driver 30B and the second carry signal EIO2 supplied to the third data driver 30C from the second data driver 30B are " Td1 " As in " Td2 ", a short period of time is delayed from the edge portion of the data clock Dclk. On the contrary, when the carry signal EIO proceeds in the opposite direction to the data clock Dclk (that is, when the left and right mode control signals L / R are high logic), the second data in the third data driver 30C is performed. The third carry signal EOI3 supplied to the driver 30B and the second carry signal EOI2 supplied to the first data driver 30A from the second data driver 30B are " Td3 " And a long period of delay from the edge portion of the data clock Dclk, such as " Td2 ".

이렇게 비디오 데이터가 데이터 드라이버들에 채워지는 방향에 따라, 데이터 클럭(Dclk)으로부터 지연되는 캐리 신호(EOI)의 지연 시간에 차이가 나타난다. 이로 인하여, 캐리 신호(EOI)를 입력하여야 하는 데이터 드라이버(30)가 캐리 신호(EOI)를 인식하지 못하는 경우가 발생된다. 이 결과, 비디오 데이터의 기록 방향에 따라 화상이 정상적으로 표시되지 않는 현상이 발생될 수 있다.According to the direction in which the video data is filled in the data drivers, a difference occurs in the delay time of the carry signal EIO delayed from the data clock Dclk. As a result, the data driver 30 which needs to input the carry signal EOI may not recognize the carry signal EOI. As a result, a phenomenon may occur in which an image is not normally displayed according to the recording direction of the video data.

따라서, 본 발명의 목적은 화상의 정상 표시를 가능하게 하면서도 평판 패널의 양방향 구동을 할 수 있는 데이터 드라이버를 제공함에 있다.Accordingly, an object of the present invention is to provide a data driver capable of bidirectional driving of a flat panel while enabling normal display of an image.

상술한 목적을 달성하기 위한 본 발명의 일면의 실시 예에 따른 데이터 드라이버는, 데이터 클럭에 동기되게 입력되는 화소 데이터들을 화소 구동 신호의 형태로 평판 패널 상의 일정수의 화소들에 공급하기 위한 화소 구동 수단; 제1 및 제2 캐리 단자 중 어느 하나로부터의 입력 캐리 신호에 응답하여 제1 및 제2 캐리 단자 중 나머지 다른 하나를 통해 출력될 출력용 캐리 신호를 발생하는 캐리 생성부; 상기 캐리 생성부로부터 상기 제1 및 제2 캐리 단자 중 상기 데이터 클럭이 입력되는 쪽으로 출력하는 캐리 단자 쪽으로 공급될 출력용 캐리 신호를 설정된 시간만큼 지연시키는 프로그램어블 지연기를 구비한다.A data driver according to an embodiment of the present invention for achieving the above object is a pixel drive for supplying pixel data input in synchronization with a data clock to a predetermined number of pixels on a flat panel in the form of a pixel drive signal. Way; A carry generator configured to generate an output carry signal to be output through the other of the first and second carry terminals in response to an input carry signal from one of the first and second carry terminals; And a programmable delayer configured to delay an output carry signal to be supplied to a carry terminal from among the first and second carry terminals, to the carry terminal, from which the data clock is input.

상기 목적들 외에 본 발명의 다른 목적들, 다른 장점들 및 다른 특징들은 첨부된 도면과 결부된 발명의 상세한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects, other advantages, and other features of the present invention in addition to the above objects will become apparent from the detailed description of the invention in conjunction with the accompanying drawings.

이하, 본 발명의 실시 예들이 첨부된 도면과 결부되어 상세하게 설명될 것이다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 실시 예에 따른 데이터 드라이버(30)를 설명하는 블럭도이다. 도3을 참조하면, 데이터 드라이버(30)은 데이터 입력 단자(DIP)에 직렬 접속된 쉬프트 레지스터(100), 래치부(102), 디지털-아날로그 변환기(Digital-Analog Converter; 이하 "DAC"라 함) 어레이(104) 및 버퍼 어레이(106)을 구비한다. 쉬프트 레지스터(100)은 클럭 입력 단자(CIP)로부터의 데이터 클럭(Dclk)에 의하여 지정된 화소 수에 해당하는 화소 데이터를 순차적으로 쉬프트 시켜 설정된 화소 수에 해당하는 화소 데이터(VD)를 입력한다. 래치부(102)는 쉬프트 레지스터에 입력된 화소 데이터들을 DAC 어레이(104) 쪽으로 래치하여 1 수평 동기 신호의 기간 유지한다. DAC 어레이(104)는 화소 데이터들을 아날로그 형태의 화소 구동 신호로 변환한다. 버퍼 어레이(106)는 화소 구동 신호들을 완충하여 지정된 수의 데이터 라인들(DL)에 공급하여 평판 패널 상의 화소들이 구동되게 한다.3 is a block diagram illustrating a data driver 30 according to an embodiment of the present invention. Referring to FIG. 3, the data driver 30 includes a shift register 100, a latch portion 102, and a digital-analog converter (DAC) connected in series with a data input terminal DIP. ) Array 104 and buffer array 106. The shift register 100 sequentially shifts pixel data corresponding to the number of pixels designated by the data clock Dclk from the clock input terminal CIP to input pixel data VD corresponding to the set number of pixels. The latch unit 102 latches the pixel data input to the shift register toward the DAC array 104 to maintain the period of one horizontal synchronizing signal. The DAC array 104 converts pixel data into a pixel driving signal in an analog form. The buffer array 106 buffers the pixel driving signals to supply a predetermined number of data lines DL to drive the pixels on the flat panel.

데이터 입력 단자(DIP)와 데이터 출력 단자(DOP) 사이에 접속된 제1 버퍼(108)는 우측의 다른 데이터 드라이버 쪽으로 공급될 화소 데이터들을 완충한다. 클럭 입력 단자(CIP) 및 클럭 출력 단자(COP) 사이에 접속된 제2 버퍼(110)도 우측 의 다른 데이터 드라이버에 공급될 데이터 클럭(Dclk)을 완충한다.The first buffer 108 connected between the data input terminal DIP and the data output terminal DOP buffers pixel data to be supplied toward the other data driver on the right side. The second buffer 110 connected between the clock input terminal CIP and the clock output terminal COP also buffers the data clock Dclk to be supplied to the other data driver on the right side.

제1 제어용 스위치(SW1)은 제1 캐리 단자(또는 좌측 캐리 단자(SPL))로부터 입력되는 인접한 좌측의 데이터 드라이버로부터의 캐리 신호(예를 들면, EOI1) 또는 제2 캐리 단자(또는 우측 캐리 단자(SPR))로부터 입력되는 인접한 우측의 데이터 드라이버로부터의 캐리 신호(예를 들면, EOI3)를 카운터(112) 쪽으로 전송한다. 좌우 모드 제어 신호(L/R)가 화소 데이터의 우측 방향으로의 진행을 지정하는 로우 논리를 가지는 경우, 제1 제어용 스위치(SW1)는 제1 캐리 단자(SPL)로부터의 캐리 신호(예를 들면, EOI1)을 카운터(112)에 공급한다. 반대로, 좌우 모드 제어 신호(L/R)가 화소 데이터의 좌측 방향으로의 진행을 지정하는 하이 논리를 가지는 경우, 제1 제어용 스위치(SW1)는 제2 캐리 단자(SPR)로부터의 캐리 신호(예를 들면, EOI3)을 카운터(112)에 공급한다.The first control switch SW1 is a carry signal (for example, EOI1) or a second carry terminal (or right carry terminal) from an adjacent left data driver inputted from a first carry terminal (or left carry terminal SPL). (SPR) transmits a carry signal (e.g., EOI3) from the adjacent right data driver toward the counter 112. When the left / right mode control signal L / R has a low logic for specifying the progression of the pixel data in the right direction, the first control switch SW1 may carry a carry signal (for example, from the first carry terminal SPL). , EOI1) is supplied to the counter 112. On the contrary, when the left and right mode control signals L / R have a high logic for designating the progress of the pixel data in the left direction, the first control switch SW1 carries a carry signal from the second carry terminal SPR (eg, For example, EOI3) is supplied to the counter 112.

제2 제어용 스위치(SW2)은 카운터(112)로부터의 캐리 신호(예를 들면, EOI2)를 제1 캐리 단자(SPL) 또는 제2 캐리 단자(SPR) 쪽으로 전송한다. 좌우 모드 제어 신호(L/R)가 화소 데이터의 우측 방향으로의 진행을 지정하는 로우 논리를 가지는 경우, 제2 제어용 스위치(SW2)는 카운터(112)로부터의 캐리 신호(예를 들면, EOI2)를 제2 캐리 단자(SPR)에 공급하여 인접한 우측의 다른 데이터 드라이버에 공급되게 한다. 반대로, 좌우 모드 제어 신호(L/R)가 화소 데이터의 좌측 방향으로의 진행을 지정하는 하이 논리를 가지는 경우, 제2 제어용 스위치(SW2)는 카운터(112)로부터의 캐리 신호(예를 들면, EOI2)를 제1 캐리 단자(SPL)에 공급하여 인접한 좌측의 다른 데이터 드라이버에 공급되게 한다.The second control switch SW2 transmits a carry signal (for example, EOI2) from the counter 112 toward the first carry terminal SPL or the second carry terminal SPR. When the left / right mode control signal L / R has a low logic for specifying the progression of the pixel data in the right direction, the second control switch SW2 carries a carry signal (for example, EOI2) from the counter 112. Is supplied to the second carry terminal SPR so as to be supplied to another data driver adjacent to the right side. In contrast, when the left / right mode control signal L / R has a high logic for designating the progress of the pixel data in the left direction, the second control switch SW2 may carry a carry signal (for example, EOI2) is supplied to the first carry terminal SPL so as to be supplied to another data driver adjacent to the left.

카운터(112)는 제1 제어용 스위치(SW1)로부터의 캐리 신호(예를 들면, EOI1 또는 EOI3)에 응답하여 캐리 신호(예를 들면, EOI2)가 발생될 때가지 데이터 클럭(Dclk)의 수를 카운트하고 발생된 캐리 신호가 제2 제어용 스위치(SW2)를 경유하여 좌측 또는 우측의 다른 데이터 드라이버에 공급되게 한다.The counter 112 measures the number of data clocks Dclk until a carry signal (eg, EOI2) is generated in response to a carry signal (eg, EOI1 or EOI3) from the first control switch SW1. It counts and causes the generated carry signal to be supplied to another data driver on the left or right side via the second control switch SW2.

제2 제어용 스위치(SW2)와 제1 캐리 단자(SPL) 사이에는 프로그램어블 지연기(114)가 접속된다. 이 프로그램어블 지연기(114)는, 카운터(112)로부터 인접한 좌측의 다른 데이터 드라이버 쪽으로 캐리 신호(예를 들면, EOI2)가 전송되는 경우(즉, 데이터 클럭(Dclk)과 반대 방향으로 캐리 신호가 진행하는 경우), 사용자 또는 제작자에 의해 프로그램된 시간만큼 캐리 신호를 지연시킨다. 이 프로그램어블 지연기(114)에 의하여, 캐리 신호(예를 들면, EOI2)의 지연량이 인접한 우측의 다른 데이터 드라이버로부터의 다른 캐리 신호(EOI2)의 지연량과 동일하게 조절되게 한다. 아울러, 데이터 클럭(Dclk)와 동일한 방향의 진행하는 캐리 신호의 지연량과도 일정한 차이를 가지게끔 설정될 있다. 이 프로그램어블 지연기는 제2 제어용 스위치(SW2)와 제2 캐리 단자(SPR) 사이에도 또는 사이에만 설치될 수도 있다.The programmable delay unit 114 is connected between the second control switch SW2 and the first carry terminal SPL. The programmable delay unit 114 transmits a carry signal (e.g., EOI2) from the counter 112 toward another data driver on the left side (i.e., in a direction opposite to the data clock Dclk). Proceeds), delaying the carry signal by a time programmed by the user or producer. The programmable delay unit 114 allows the amount of delay of the carry signal (e.g., EOI2) to be adjusted to be equal to the amount of delay of the other carry signal EOI2 from another adjacent data driver on the right side. In addition, it may be set to have a constant difference from the delay amount of the carry signal in the same direction as the data clock Dclk. The programmable delay device may be provided between or only between the second control switch SW2 and the second carry terminal SPR.

이렇게 데이터 클럭(Dclk)의 진행 방향과 반대 방향으로 진행하는 캐리 신호의 지연 시간이 조절됨으로써, 본 발명의 실시 예에 따른 데이터 드라이버는 액정 패널과 같은 평판 패널 상의 화소들에 공급될 화소 데이터가 좌측에서부터 우측으로 또는 우측에서부터 좌측으로 진행하는 형태로 구동될 수 되더라도 캐리 신호를 정확게 인식되게 한다. 이에 따라, 액정 패널과 같은 평판 패널이 양방향 구동되더라도 화상이 정상적으로 표시될 수 있다. As such, the delay time of the carry signal proceeding in the opposite direction to the progress direction of the data clock Dclk is adjusted, so that the data driver according to the embodiment of the present invention has left the pixel data to be supplied to the pixels on the flat panel such as the liquid crystal panel. The carry signal can be accurately recognized even if it can be driven from the right to the left or from the right to the left. Accordingly, even when a flat panel such as a liquid crystal panel is driven in both directions, the image can be displayed normally.

상술한 바와 같이, 본 발명에 따른 데이터 드라이버에서는, 데이터 클럭의 진행 방향과 반대 방향으로 진행하는 캐리 신호의 지연 시간이 조절됨으로써, 액정 패널과 같은 평판 패널 상의 화소들에 공급될 화소 데이터가 좌측에서부터 우측으로 또는 우측에서부터 좌측으로 진행하는 형태로 구동될 수 되더라도 캐리 신호를 정확게 인식되게 한다. 이에 따라, 액정 패널과 같은 평판 패널이 양방향 구동되더라도 화상이 정상적으로 표시될 수 있다. As described above, in the data driver according to the present invention, the delay time of the carry signal proceeding in the direction opposite to the progress direction of the data clock is adjusted, so that pixel data to be supplied to pixels on a flat panel such as a liquid crystal panel from the left side. The carry signal can be accurately recognized even if it can be driven from the right side or from the right side to the left side. Accordingly, even when a flat panel such as a liquid crystal panel is driven in both directions, the image can be displayed normally.

이상과 같이, 본 발명이 도면에 도시된 실시 예를 참고하여 설명되었으나, 이는 예시적인 것들에 불과하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자라면 본 발명의 요지 및 범위를 벗어나지 않으면서도 다양한 변형, 변경 및 균등한 타 실시 예들이 가능하다는 것을 명백하게 알 수 있을 것이다. 따라서, 본 발명이 보호되어야 할 권리 범위는 첨부된 특허청구의 범위에 의하여 정해져야만 할 것이다. As described above, the present invention has been described with reference to the embodiments shown in the drawings, which are merely exemplary, and a person of ordinary skill in the art without departing from the spirit and scope of the present invention. It will be apparent that various modifications, changes, and equivalent other embodiments are possible. Accordingly, the scope of the present invention to be protected should be defined by the appended claims.

Claims (4)

데이터 클럭에 동기되게 입력되는 화소 데이터들을 화소 구동 신호의 형태로 평판 패널 상의 일정수의 화소들에 공급하기 위한 화소 구동 수단;Pixel driving means for supplying pixel data input in synchronization with the data clock to a predetermined number of pixels on the flat panel in the form of a pixel driving signal; 제1 및 제2 캐리 단자 중 어느 하나로부터의 입력 캐리 신호에 응답하여 제1 및 제2 캐리 단자 중 나머지 다른 하나를 통해 출력될 출력용 캐리 신호를 발생하는 캐리 생성부;A carry generator configured to generate an output carry signal to be output through the other of the first and second carry terminals in response to an input carry signal from one of the first and second carry terminals; 상기 캐리 생성부로부터 상기 제1 및 제2 캐리 단자 중 상기 데이터 클럭이 입력되는 쪽으로 출력하는 캐리 단자 쪽으로 공급될 출력용 캐리 신호를 설정된 시간만큼 지연시키는 프로그램어블 지연기를 구비하는 것을 특징으로 하는 데이터 드라이버. And a programmable delayer for delaying an output carry signal to be supplied to a carry terminal from among the first and second carry terminals to the carry terminal to which the data clock is input. 제 1 항에 있어서, The method of claim 1, 상기 제1 및 제2 캐리 단자로부터의 상기 입력 캐리 신호를 상기 캐리 생성부로 선택적으로 전송하는 제1 스위치; 및A first switch for selectively transmitting the input carry signal from the first and second carry terminals to the carry generator; And 상기 캐리 생성부로부터의 상기 출력용 캐리 신호를 상기 제1 및 제2 캐리 단자 중 어느 하나에 접속된 상기 프로그램어블 지연기 및 나머지 캐리 단자 쪽으로 선택적으로 전달하는 제2 스위치를 추가로 구비하는 것을 특징으로 하는 데이터 드라이버.And a second switch for selectively transferring the output carry signal from the carry generator to the programmable delay unit connected to any one of the first and second carry terminals and to the remaining carry terminal. Data driver. 제 2 항에 있어서, The method of claim 2, 상기 제1 및 제2 스위치가 방향 제어 신호에 응답하여 상호 보완적으로 절환되는 것을 특징으로 하는 데이터 드라이버.And the first and second switches are complementary to each other in response to a direction control signal. 제 1 항에 있어서,The method of claim 1, 인접한 데이터 드라이버 쪽으로 출력되는 데이터 클럭 및 화소 데이터를 완충하는 버퍼를 추가로 구비하는 것을 특징으로 하는 데이터 드라이버.And a buffer for buffering the data clock and pixel data output to the adjacent data driver.
KR1020060061212A 2006-06-30 2006-06-30 Data Driver KR101211283B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060061212A KR101211283B1 (en) 2006-06-30 2006-06-30 Data Driver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060061212A KR101211283B1 (en) 2006-06-30 2006-06-30 Data Driver

Publications (2)

Publication Number Publication Date
KR20080002397A true KR20080002397A (en) 2008-01-04
KR101211283B1 KR101211283B1 (en) 2012-12-11

Family

ID=39214186

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060061212A KR101211283B1 (en) 2006-06-30 2006-06-30 Data Driver

Country Status (1)

Country Link
KR (1) KR101211283B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240031769A (en) 2022-09-01 2024-03-08 한양대학교 산학협력단 Display module and electronic device including the same

Also Published As

Publication number Publication date
KR101211283B1 (en) 2012-12-11

Similar Documents

Publication Publication Date Title
US10529298B1 (en) Electro-optical device and electronic device
KR102512990B1 (en) Display driving circuit and display device comprising thereof
JP5754182B2 (en) Integrated circuit for driving and electronic device
US11004399B2 (en) Display apparatus and driving method thereof
KR101051895B1 (en) Display device, display panel driver, display panel driving method, and providing image data to display panel driver
US10720093B2 (en) Display device
US10614743B2 (en) Display apparatus and a method of driving the same
KR20040073948A (en) Device for driving display apparatus
JP2015079173A (en) Electro-optical device, driving method of the same, and electronic apparatus
US20090085858A1 (en) Driving circuit and related driving method of display panel
KR20160033351A (en) Display device
KR20160071422A (en) Electro-optical device, driving method of electro-optical device, and electronic apparatus
KR20160049164A (en) Display apparatus
JP7114875B2 (en) ELECTRO-OPTICAL DEVICE, ELECTRO-OPTICAL DEVICE CONTROL METHOD, AND ELECTRONIC DEVICE
US8810477B2 (en) Display device to drive a plurality of display modules for dividing data signals and method for driving the same
KR101878171B1 (en) Flat panel display
US9087493B2 (en) Liquid crystal display device and driving method thereof
US7542030B2 (en) Display panel driving circuits and methods for driving image data from multiple sources within a frame
KR102589904B1 (en) Display Device
JP2009037028A (en) Display device and method for changing display mode
KR101211283B1 (en) Data Driver
KR20230101617A (en) Gate Driving Circuit and Display Device using the same
KR102568162B1 (en) Level shifter interface and display device using the same
WO2006134853A1 (en) Display device, drive control device thereof, scan signal drive method, and drive circuit
JP2018017793A (en) Electro-optic device and electronic apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee