KR20080002200A - Manufacturing method of iii-nitride semiconductor light enitting device - Google Patents

Manufacturing method of iii-nitride semiconductor light enitting device Download PDF

Info

Publication number
KR20080002200A
KR20080002200A KR20060060870A KR20060060870A KR20080002200A KR 20080002200 A KR20080002200 A KR 20080002200A KR 20060060870 A KR20060060870 A KR 20060060870A KR 20060060870 A KR20060060870 A KR 20060060870A KR 20080002200 A KR20080002200 A KR 20080002200A
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
light emitting
emitting device
etching
region
Prior art date
Application number
KR20060060870A
Other languages
Korean (ko)
Other versions
KR101028345B1 (en
Inventor
김창태
전의규
김현석
Original Assignee
주식회사 에피밸리
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에피밸리 filed Critical 주식회사 에피밸리
Priority to KR20060060870A priority Critical patent/KR101028345B1/en
Publication of KR20080002200A publication Critical patent/KR20080002200A/en
Application granted granted Critical
Publication of KR101028345B1 publication Critical patent/KR101028345B1/en

Links

Images

Abstract

A method for fabricating a III-group nitride semiconductor LED(light emitting device) is provided to improve external quantum efficiency by forming fine and high-density surface gratings outside a device except a light emitting part. A second electrode is formed on a nitride semiconductor layer of a second conductivity type. A first electrode is formed, and a photoresist material is deposited in a region except a cutting region. By using an etch solution including hydrochloric acid, a wet etch process is performed on a region where the photoresist material is not deposited. The wet-etched region is dry-etched. The second electrode is made of a conductive oxide layer.

Description

3족 질화물 반도체 발광소자의 제조 방법{MANUFACTURING METHOD OF III-NITRIDE SEMICONDUCTOR LIGHT ENITTING DEVICE}Manufacturing method of group III nitride semiconductor light emitting device {MANUFACTURING METHOD OF III-NITRIDE SEMICONDUCTOR LIGHT ENITTING DEVICE}

도 1은 종래의 Ⅲ-질화물 반도체 발광 소자를 설명하기 위한 단면도,1 is a cross-sectional view illustrating a conventional III-nitride semiconductor light emitting device;

도 2,3은 본 발명을 이용하여 제작한 질화갈륨계 발광다이오드의 실시예를 나타내는 단면도,2 and 3 are cross-sectional views showing an embodiment of a gallium nitride based light emitting diode manufactured using the present invention;

도 4는 본 발명을 이용하여 제작한 질화갈륨계 발광다이오드의 실시예를 나타내는 평면도,4 is a plan view showing an embodiment of a gallium nitride-based light emitting diode prepared by using the present invention,

도 5는 일반적인 발광다이오드(육면체 구조)의 경우 발생한 빛이 내부에서 소멸되는 과정을 보여 주는 개념도,5 is a conceptual diagram showing a process in which light generated in the case of a general light emitting diode (hexahedral structure) is extinguished inside;

도 6은 발생한 빛이 모두 외부로 탈출 할 수 있는(외부 양자효율이 1인 경우) 경우(구, 원뿔)에 대한 개념도,6 is a conceptual diagram for the case where all generated light can escape to the outside (when the external quantum efficiency is 1) (sphere, cone),

도 7은 본 발명을 이용하여 제작된 발광다이오드에서 빛이 탈출하는 경로를 보여 주는 개념도,7 is a conceptual diagram illustrating a path of light escape from a light emitting diode manufactured using the present invention;

도 8은 본 발명의 습식식각후 산화금속막의 표면 현미경 사진,8 is a surface micrograph of a metal oxide film after wet etching of the present invention;

도 9는 본 발명에 의해 형성된 표면격자의 SEM(Scanning Electron Microscope) 사진,9 is a SEM (Scanning Electron Microscope) photo of the surface lattice formed by the present invention,

도 10은 본 발명에 의해 형성된 표면격자의 AFM(Atomic Force Microscope) 사진,10 is an AFM (Atomic Force Microscope) photograph of the surface grid formed by the present invention,

도 11은 종래의 발광다이오드와 본 발명을 적용한 발광다이오드의 특성(휘도) 비교한 도면.11 is a view comparing characteristics (luminance) of a conventional light emitting diode and a light emitting diode to which the present invention is applied.

본 발명은 Ⅲ-질화물 반도체 발광소자(III-Nitride compound semiconductor light emitting device)에 관한 것으로서, 특히 높은 외부 양자 효율을 가지는 Ⅲ-질화물 반도체 발광 소자에 관한 것이다. 본 발명에서 말하는 Ⅲ-질화물 반도체는 AlxGayIn1-x-yN (0 ≤x ≤1, 0 ≤y ≤1, x + y ≤1)를 말한다.The present invention relates to a III-nitride compound semiconductor light emitting device, and more particularly to a III-nitride semiconductor light emitting device having a high external quantum efficiency. The III-nitride semiconductor referred to in the present invention refers to Al x Ga y In 1-x -y N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1).

일반적으로 발광 소자를 구성하는 반도체는 외부환경(에폭시 혹은 공기층)에 비해 높은 굴절률을 가지므로 전자와 정공의 결합으로 인해 생기는 대다수의 광자가 소자 내부에 머물게 된다. In general, since the semiconductor constituting the light emitting device has a higher refractive index than the external environment (epoxy or air layer), the majority of photons generated by the combination of electrons and holes stay in the device.

GaN을 기본으로 하는 질화갈륨계 반도체 발광 소자에 있어서는 p형 GaN의 낮은 전도도 때문에 효율적인 전류확산을 위해서 상층의 대다수의 영역에 일정한 두께의 전도막을 형성하게 되는데, 이러한 전도 막에 의한 광자의 흡수에 의해 외부 양자 효율이 많이 저하된다. In GaN-based gallium nitride-based semiconductor light emitting devices, due to the low conductivity of p-type GaN, a conductive film having a constant thickness is formed in a large area of the upper layer for efficient current diffusion. The absorption of photons by the conductive film The external quantum efficiency is much lowered.

또한, 기판이 마땅히 없어 높은 격자 부정합에도 불구하고 사파이어 기판을 사용하는데, 사파이어는 전기적인 절연체이기 때문에 n형 GaN에 전기적으로 연결되는 금속전극을 소자의 뒷면에 형성하기가 불가능하여 소자의 표면 일부를 n형 GaN 가 노출되도록 식각하여 금속전극을 형성한다. 이러한 소자제작의 제한으로 인해 소자의 형태를 변형하여 외부양자효율을 높이는데 많은 제약이 따른다. 이러한 제약을 극복하고 외부 양자 효율을 높이기 위해 많은 기술개발이 이루어져 왔다.In addition, a sapphire substrate is used in spite of high lattice mismatch because there is no substrate. Since sapphire is an electrical insulator, it is impossible to form a metal electrode on the back of the device, which is electrically connected to n-type GaN. Etching is performed to expose the n-type GaN to form a metal electrode. Due to the limitation of the device fabrication, there are many limitations in increasing the external quantum efficiency by deforming the device shape. Many technologies have been developed to overcome these limitations and increase external quantum efficiency.

Ⅲ-질화물 반도체 발광소자의 경우 외부양자효율을 높이기 대표적인 기술들은 플립칩 기술(미국특허 제 6573537B1호), 질화물반도체 발광 소자를 형성하는 최상층인 p형 반도체층의 표면 거칠기를 높이는 기술(미국특허 제6441403B1호), p형 반도체층 표면에 물결무늬를 형성하는 기술(미국특허 제6420735B2호) 등이 있다. In the case of III-nitride semiconductor light emitting device, the external quantum efficiency is increased. The representative techniques are flip chip technology (US Patent No. 6573537B1), and the technology of increasing the surface roughness of the p-type semiconductor layer, which is the top layer forming the nitride semiconductor light emitting device (US Patent No. 6441403B1), and the technique of forming a wave pattern on the surface of a p-type semiconductor layer (US Pat. No. 6,20,735B2).

출원중인 기술 중에 건식식각의 특성을 이용한 식각잔해물(Etching Residue)의 마이크로 마스크 효과(Micro-mask Effect)를 이용한 기술은 건식 식각하는 진공챔버의 분위기에 의해 재현성의 제약을 받는다. 또한 결정의 수직결함(Threading Dislocation, Etch Pit 등)을 이용한 광전식각에 의한 표면격자 형성법은 수평결함(Stacking Fault 등), 활성층을 형성하는 InGaN 층이 식각속도가 빨라서 표면격자를 형성할 때 소자의 측면에 또 다른 결함을 제공하는 단점이 있다.The technique using the micro-mask effect of the etching residue (etching residue) using the characteristics of the dry etching of the pending technology is limited by the reproducibility by the atmosphere of the vacuum chamber to dry etching. In addition, the surface lattice formation method using photolithography using vertical defects of crystals (Threading Dislocation, Etch Pit, etc.) is used for the horizontal defects (Stacking Fault, etc.), when the InGaN layer forming the active layer forms a surface lattice due to the rapid etching rate. It has the disadvantage of providing another flaw on the side.

본 발명이 이루고자 하는 기술적 과제는, 질화갈륨계 발광다이오드에 있어 발광부를 제외한 소자 외부에 미세 고밀도 표면격자를 제공하여 외부양자효율이 높은 발광다이오드 제작하는 데에 있다.An object of the present invention is to provide a light emitting diode having a high external quantum efficiency by providing a fine high density surface lattice on the outside of the device except for the light emitting part in the gallium nitride-based light emitting diode.

기 기술적 과제를 달성하기 위한 본 발명에 따른 Ⅲ-질화물 반도체 발광소자는, 절연기판 상에 형성되며 n형 Ⅲ-질화물 반도체로 이루어지는 하부접촉층; 상기 하부접촉층 표면의 일정한 영역에 형성되며 Ⅲ-질화물 반도체로 이루어지는 활성층; 상기 활성층 상에 형성되며 p형 Ⅲ-질화물 반도체로 이루어지는 상부접촉층; 상기 활성층에 의해 가려지지 않는 상기 하부접촉층의 노출표면 소정영역 상에 형성되는 n형 오믹접촉 금속층; 및 상기 상부접촉층 상에 형성되는 투명전극층; 을 구비하되, 상기 활성층 및 상기 n형 오믹접촉 금속층에 의해서 가려지지 않는 상기 하부접촉층의 노출표면 상에는 표면격자가 형성되어 있으며, 상기 표면격자는 금속 또는 금속산화물을 습식식각하여 얻어지는 마스크 패턴을 이용하여 건식식각에 의해 형성되는 것을 특징으로 한다. According to an aspect of the present invention, there is provided a III-nitride semiconductor light emitting device comprising: a lower contact layer formed on an insulating substrate and formed of an n-type III-nitride semiconductor; An active layer formed on a predetermined region of the lower contact layer surface and formed of a III-nitride semiconductor; An upper contact layer formed on the active layer and made of a p-type III-nitride semiconductor; An n-type ohmic contact metal layer formed on a predetermined exposed surface area of the lower contact layer that is not covered by the active layer; And a transparent electrode layer formed on the upper contact layer. A surface lattice is formed on the exposed surface of the lower contact layer, which is not covered by the active layer and the n-type ohmic contact metal layer, and the surface lattice uses a mask pattern obtained by wet etching a metal or metal oxide. It characterized in that it is formed by dry etching.

상기 습식식각은 HCL을 포함하는 용액일수 있다.The wet etching may be a solution containing HCL.

상기 건식식각은 플라즈마를 이용하는 것일 수 있다.The dry etching may be to use a plasma.

상기 건식식각은 반응성 이온 식각일 수 있다. The dry etching may be reactive ion etching.

상기 표면격자는 튀어나온 부분이 원뿔 모양을 할 수 있다. 이 때, 상기 원뿔 바닥면의 지름 및 원뿔의 높이는 각각 1nm - 10㎛ 정도면 좋다. The protruding portion of the surface lattice may have a conical shape. At this time, the diameter of the bottom surface of the cone and the height of the cone may be about 1 nm-10 µm, respectively.

이하에서, 본 발명의 바람직한 실시예를 첨부한 도면들을 참조하여 상세히 설명한다. 도면에 있어서, 도 1과 동일한 참조번호는 동일기능을 수행하는 구성요소를 나타내며 반복적인 설명은 생략한다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention will be described in detail. In the drawings, the same reference numerals as in FIG. 1 denote components that perform the same function, and a repetitive description thereof will be omitted.

아래의 실시예는 본 발명의 내용을 이해하기 위해 제시된 것일 뿐이며 당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상 내에서 많은 변형을 할 수 있다. 따라서, 본 발명의 권리범위가 이러한 실시예에 한정되어지는 것으로 해석되어져서는 안된다.The following examples are only presented to understand the content of the present invention, and those skilled in the art may make many modifications within the technical spirit of the present invention. Accordingly, the scope of the present invention should not be construed as being limited to these embodiments.

도 2는 발명의 실시예에 따른 질화물반도체 발광소자를 설명하기 위한 단면도이고, 도 3은 본 발명의 또 다른 실시예 중 하나이다.2 is a cross-sectional view illustrating a nitride semiconductor light emitting device according to an embodiment of the present invention, and FIG. 3 is one of still other embodiments of the present invention.

도 2 및 도 3을 참조하면, 본 발명은 상부접촉층(35), 상부클래드층(34), 활성층(33), 및 하부클래드층(32)을 메사식각하여 하부접촉층(31)을 노출시킨 후에 하부접촉층(31) 상에 n형 오믹금속전극층(52)을 형성한 구조를 갖는데, 이 때, 하부접촉층(31)의 노출부위 표면에 표면격자(54)가 형성되어 있는 것을 특징으로 한다. 즉, 본 발명은 발광부를 제외한 칩의 외곽 부위에 표면격자(54)가 형성되는 것을 특징으로 한다. 도 4는 본 발명의 실시예에 따른 평면도이다.2 and 3, the present invention exposes the lower contact layer 31 by mesa etching the upper contact layer 35, the upper cladding layer 34, the active layer 33, and the lower cladding layer 32. After the n-type ohmic metal electrode layer 52 is formed on the lower contact layer 31, the surface lattice 54 is formed on the exposed surface of the lower contact layer 31. It is done. That is, the present invention is characterized in that the surface grid 54 is formed on the outer portion of the chip excluding the light emitting portion. 4 is a plan view according to an embodiment of the present invention.

상기 표면격자(54)를 형성하는 가장 바람직한 실시예는 아래와 같다. The most preferred embodiment for forming the surface grid 54 is as follows.

(1) 사진공정을 이용하여 질화갈륨계 반도체 표면의 격자를 형성하기 위한 영역에 1? ~ 1um의 두께를 가진 금속 혹은 산화 금속 막을 형성한다. 이때 형성하는 금속은 Ni, Cr, W, La, Au, Pt, Ti, Ta, Pd, Ru, V, Ir, In, Sn, Ga, Al의 한 개 혹은 두개 이상의 합금 일수 있다. 산화 금속 막은 NixOy, CrxOy, WxOy, LaxOy, TixOy, TaxOy, RuxOy, MgxOy, RuxOy, VxOy, InxOy, SnxOy, GaxOy, AlxOy 등의 하나 혹은 두개 이상의 산화막 일 수 있다(단 x, y는 1보다 크거나 같고 10보다 작거나 같은 정수). 본 실시예에서 사용된 물질은 ITO(Indium Tin Oxide : InxSnyOz)이다. ITO 물질을 사용한 이유는 투명전극막으로 널리 쓰이고 있으며, 그럼으로 인하여 투명전극막 형성시 동시에 하부접촉층에 금속막을 형성시킴으로써, 별다른 금속 증착 또는 사진 공정을 필요로 하지 않아 공정의 편리성이 있기 때문이다.(1) 1? Form a metal or metal oxide film with a thickness of ~ 1um. In this case, the metal to be formed may be one, two or more alloys of Ni, Cr, W, La, Au, Pt, Ti, Ta, Pd, Ru, V, Ir, In, Sn, Ga, Al. The metal oxide film is Ni x O y , Cr x O y , W x O y , La x O y , Ti x O y , Ta x O y , Ru x O y , Mg x O y , Ru x O y , V x It may be one or two or more oxide films such as O y , In x O y , Sn x O y , Ga x O y , Al x O y (where x and y are integers greater than or equal to 1 and less than or equal to 10). . The material used in this embodiment is ITO (Indium Tin Oxide: In x Sn y O z ). The reason for using ITO material is widely used as a transparent electrode film. Therefore, by forming a metal film on the lower contact layer at the same time when forming the transparent electrode film, it is convenient because the process does not require any metal deposition or photo process. to be.

본 실시예에서는 형성된 산화 금속막의 두께는 240nm이며, 이를 600℃에서 2분간 열처리를 진행한후 습식식각을 통해 도 5와 같은 형상의 표면을 형성시켜주어 별도의 사진공정없이 건식식각시의 마스크 패턴으로 사용한다. 이때 습식식각은 염산을 포함하는 용액으로 진행하며, 본 실시예에서 사용한 식각 조건은 용액의 온도를 45℃로 유지한후 30초간 식각을 진행하였다. 상기 식각 조건은 산화 금속막의 두께나 기타 조건에 의해 충분히 변화될 수 있다. In the present embodiment, the thickness of the formed metal oxide film is 240 nm, and the heat treatment is performed at 600 ° C. for 2 minutes to form a surface as shown in FIG. 5 through wet etching, thereby performing a mask pattern during dry etching without a separate photo process. Used as At this time, the wet etching proceeds to a solution containing hydrochloric acid, and the etching conditions used in this example were performed for 30 seconds after maintaining the temperature of the solution at 45 ° C. The etching condition may be sufficiently changed by the thickness of the metal oxide film or other conditions.

(2) (1)에서 형성된 질화갈륨계 반도체를 건식식각 한다. 이때 건식식각은 통상 플라즈마를 이용하고 플라즈마를 형성하는 가스는 염소계열을 사용한다. 상기 염소계열의 가스는 Cl2, BCl3, CCl4, HCl 중 하나 혹은 두개 이상을 섞어서 사용할 수 있다. 본 실시예에서 사용한 식각 조건은 Cl2=30sccm, 1.5mTorr의 공정 압력에 RF Power가 ICP source인 경우 200W, RF bias 인 경우 45W이고, 시간은 20분 정도 이다. 상기 식각 조건은 공정에 사용되는 식각 장비, 가스에 따라 여러 조건을 가질 수 있다.(2) The gallium nitride semiconductor formed in (1) is dry etched. At this time, the dry etching usually uses a plasma, and the gas forming the plasma uses a chlorine series. The chlorine-based gas may be used by mixing one or two or more of Cl 2 , BCl 3 , CCl 4 , and HCl. The etching conditions used in this embodiment are 200W when the RF power is ICP source and 45W when the RF bias is at a process pressure of Cl2 = 30sccm, 1.5mTorr, and the time is about 20 minutes. The etching conditions may have various conditions depending on the etching equipment and gas used in the process.

금속막 혹은 금속산화막에 의해 표면격자를 형성하는 방법은 질화갈륨계 반도체의 표면에 상기 금속, 혹은 금속 산화막을 열처리 후 습식식각을 하게되면 별도의 마스크 패턴없이 선택식각되어 표면 거칠기를 가지게 되고, 이것을 건식식각하면 하부 접촉층(31) 표면상에 표면격자(54)가 형성되게 된다. 이때 사용되는 가스는 질화갈륨계 반도체와 금속과의 식각 선택비가 클수록 표면격자를 형성하는데 유리하다. 식각을 진행할수록 식각되어지는 면적이 좁아지게 되고 식각마스크가 제 거 되면서 점차 원뿔형태의 표면격자를 형성하게 된다.In the method of forming the surface lattice by the metal film or the metal oxide film, when the metal or the metal oxide film is wet-etched after the heat treatment on the surface of the gallium nitride-based semiconductor, it is selectively etched without a separate mask pattern to have a surface roughness. When dry etching, the surface lattice 54 is formed on the surface of the lower contact layer 31. In this case, the gas used is advantageous to form a surface lattice as the etching selectivity between the gallium nitride-based semiconductor and the metal increases. As the etching proceeds, the area to be etched becomes narrower and the etching mask is removed, thereby forming a conical surface grid.

발광다이오드 소자의 활성층에서 발생한 빛은 도6에서 보이는 것처럼 거의 대부분의 빛들이 소자 내부에서 소멸되는데 외부양자효율이 1이되는 구조는 도7에 보는 것처럼 구, 혹은 원뿔일 경우 이다. 따라서 가장 이상적인 표면격자의 모양은 활성층 위에 반구 혹은 원뿔이 형성되어 있는 것이다. 상기된 방법에 의해 형성된 표면 격자의 모양은 도 7에서 보이는 것처럼 원뿔에 가까워 가장 이상적이라 할 수 있다. 도 8은 도 7에서와 같은 표면 격자를 형성시킨 발광다이오드 소자의 효과를 나타낸 단면도이다. The light generated in the active layer of the light emitting diode device is almost disappeared inside the device as shown in Figure 6, the external quantum efficiency is 1 structure is a sphere or a cone as shown in FIG. The ideal shape of the surface lattice is therefore a hemisphere or cone formed on the active layer. The shape of the surface grating formed by the method described above is closest to the cone as shown in FIG. FIG. 8 is a cross-sectional view illustrating the effect of a light emitting diode device in which a surface grating is formed as in FIG. 7.

발광소자가 완성되면 이를 패키징하기 위해서 각각의 소자를 분리하는 절단공정이 이어진다. 이런 절단공정을 위해서 소자간에 20 ~ 60㎛ 정도의 여유를 두게 되는데, 이러한 여유공간은 특별한 이유없이 단지 공정여유를 위한 것이다. 본 발명은 이러한 여유공간에 표면격자를 형성하는 것이다.When the light emitting device is completed, a cutting process of separating each device is followed to package the light emitting device. For this cutting process, a space of about 20 to 60 µm is provided between the devices, and this clearance is only for process margin for no particular reason. The present invention is to form a surface grid in such a clearance.

본딩패드(53)는 도1과 같이 투명전극층(51) 상에 형성하는 것이 보통이지만 도 2와 같이 투명전극층(51) 일부를 제거하여 상부접촉층(35)에 직접 접하도록 형성하기도 한다. 클래드층(32, 34)은 반드시 있어야 하는 것은 아니며 소자의 성능을 향상시키기 위해서 존재하는 층이다.Although the bonding pads 53 are generally formed on the transparent electrode layer 51 as shown in FIG. 1, the bonding pads 53 may be formed to directly contact the upper contact layer 35 by removing a portion of the transparent electrode layer 51 as shown in FIG. 2. The cladding layers 32 and 34 are not necessarily present but are present to improve the performance of the device.

도 9와 도 10은 각각 본 발명에 의해 형성된 표면격자의 SEM과 AFM 사진이다. 표면격자의 모양은 원뿔 모양을 가지며 원뿔 바닥면의 지름은 1nm ~ 10㎛ 이고, 높이는 1nm - 10㎛인이며, 밀도는 약 9x108 개/cm2이다.9 and 10 are SEM and AFM photographs of the surface lattice formed by the present invention, respectively. The surface lattice has a conical shape, the diameter of the bottom of the cone is 1 nm to 10 μm, the height is 1 nm to 10 μm, and the density is about 9 × 10 8 holes / cm 2.

도 11은 종래의 경우와 본 발명의 경우를 비교한 인가전류-휘도 그래프이다. 본 발명의 경우 표면요철의 크기 및 모양에 따라 조금의 차이는 있지만 종래에 비해 30~50% 정도의 휘도 증가율을 보인다.11 is an applied current-luminance graph comparing the conventional case and the present invention. In the case of the present invention there is a slight difference depending on the size and shape of the surface irregularities, but shows a brightness increase of about 30 to 50% compared to the prior art.

본 발명에 의하면, 통상의 소자보다 높은 양자효율을 구현할 수 있다. 또한, 발광소자 제조 공정에서 필수 공정인 하부접촉층을 노출하는 식각공정을 하게 되는데, 이 공정은 건식식각을 이용하고 건식식각 시에 표면격자를 형성하는 부위를 동시에 식각하여 표면격자가 형성할 수 있게 하며, 표면격자 형성을 위해 하부접촉층에 필요로되는 금속산화막도 투명전극층 형성시 동시에 진행이 되어, 별도의 표면격자를 형성하는 공정이 필요 없게 된다. 따라서 공정을 간소화 할 수 있어서 생산성 향상의 효과가 있다.According to the present invention, it is possible to implement higher quantum efficiency than conventional devices. In addition, an etching process for exposing the lower contact layer, which is an essential process in the light emitting device manufacturing process, is performed. This process uses dry etching and simultaneously forms a surface lattice by etching the portions that form the surface lattice during dry etching. In addition, the metal oxide film required for the bottom contact layer for forming the surface lattice also proceeds at the same time during the formation of the transparent electrode layer, thereby eliminating the need for forming a separate surface lattice. Therefore, the process can be simplified, thereby improving productivity.

Claims (5)

제1 전극이 형성되며 발광소자의 절단을 위한 영역을 포함하는 제1 도전성을 가지는 질화물 반도체층과 제1 도전성과 다른 제2 도전성을 가지는 질화물 반도체층 사이에 전자와 정공의 재결합에 의하여 빛을 생성하는 활성층이 개재되며, 상기 발광소자의 절단을 위한 영역에 거친 표면을 포함하는 3족 질화물 반도체 발광소자의 제조 방법에 있어서,Light is generated by recombination of electrons and holes between a nitride semiconductor layer having a first conductivity and a nitride semiconductor layer having a second conductivity different from the first conductivity, wherein the first electrode is formed and includes a region for cutting the light emitting device. In the method of manufacturing a group III nitride semiconductor light emitting device having an active layer is interposed, and comprising a rough surface in the region for cutting the light emitting device, 제2 도전성을 가지는 질화물 반도체층 위에 제2 전극을 형성하는 제1 단계;A first step of forming a second electrode on the nitride semiconductor layer having a second conductivity; 제1 전극이 형성되며, 절단을 위한 영역을 제외한 영역에 감광물질을 증착하는 제2 단계;A second step of forming a first electrode and depositing a photosensitive material in an area except for an area for cutting; 상기 감광물질이 증착되지 않은 영역을 습식 식각하는 제3 단계;A third step of wet etching a region where the photosensitive material is not deposited; 상기 습식 식각된 영역을 건식 식각하는 제4 단계;를 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자의 제조 방법.And a fourth step of dry etching the wet etched region. 제 1 항에 있어서,The method of claim 1, 제1 단계에서, 제2 전극은 도전성 산화물막으로 형성되는 것을 특징으로 하는 3족 질화물 반도체 발광소자의 제조 방법.In the first step, the second electrode is a method of manufacturing a group III nitride semiconductor light emitting device, characterized in that formed of a conductive oxide film. 제 1 항에 있어서,The method of claim 1, 제3 단계에서, 습식 식각은 염산을 포함하는 식각 용액에 의하여 이루어지는 것을 특징으로 하는 3족 질화물 반도체 발광소자의 제조 방법.In the third step, the wet etching is a method for manufacturing a group III nitride semiconductor light emitting device, characterized in that the etching solution containing hydrochloric acid. 제 2 항에 있어서, 도전성 산화물막은 Zn, In, Sn, Ni, Ga, Cu, La, Ag 및 Al으로 이루어진 군으로부터 선택되는 적어도 하나를 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자의 제조 방법.The method of claim 2, wherein the conductive oxide film includes at least one selected from the group consisting of Zn, In, Sn, Ni, Ga, Cu, La, Ag, and Al. . 제 1 항에 있어서,The method of claim 1, 제3 단계 및 제4 단계에서, 식각 마스크는 도전성 산화물막인 것을 특징으로 하는 3족 질화물 반도체 발광소자의 제조 방법. The method of manufacturing a group III nitride semiconductor light emitting device, characterized in that in the third step and the fourth step, the etching mask is a conductive oxide film.
KR20060060870A 2006-06-30 2006-06-30 Manufacturing method of iii-nitride semiconductor light enitting device KR101028345B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20060060870A KR101028345B1 (en) 2006-06-30 2006-06-30 Manufacturing method of iii-nitride semiconductor light enitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20060060870A KR101028345B1 (en) 2006-06-30 2006-06-30 Manufacturing method of iii-nitride semiconductor light enitting device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020110010470A Division KR20110017415A (en) 2011-02-07 2011-02-07 Manufacturing method of iii-nitride semiconductor light enitting device

Publications (2)

Publication Number Publication Date
KR20080002200A true KR20080002200A (en) 2008-01-04
KR101028345B1 KR101028345B1 (en) 2011-04-11

Family

ID=39214021

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20060060870A KR101028345B1 (en) 2006-06-30 2006-06-30 Manufacturing method of iii-nitride semiconductor light enitting device

Country Status (1)

Country Link
KR (1) KR101028345B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101219120B1 (en) * 2011-03-02 2013-01-11 순천대학교 산학협력단 High efficiency LED and Method for fabricating of the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101505119B1 (en) * 2013-06-21 2015-03-23 비비에스에이 리미티드 Method of manufacturing iii-nitride semiconductor layer
KR102075988B1 (en) 2013-09-25 2020-03-02 삼성전자주식회사 Manufacturing method of semiconductor light emitting device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100568830B1 (en) * 2004-08-26 2006-04-10 에피밸리 주식회사 ?-nitride semiconductor light emitting device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101219120B1 (en) * 2011-03-02 2013-01-11 순천대학교 산학협력단 High efficiency LED and Method for fabricating of the same

Also Published As

Publication number Publication date
KR101028345B1 (en) 2011-04-11

Similar Documents

Publication Publication Date Title
JP4999696B2 (en) GaN-based compound semiconductor light emitting device and manufacturing method thereof
KR100670928B1 (en) GaN compound semiconductor light emitting element and method of manufacturing the same
KR101277445B1 (en) Semiconductor Light Emitting Device and Method for Manufacturing Thereof
KR20080093918A (en) Method for forming coarse surface on the object
US20150349196A1 (en) Nitride semiconductor light-emitting device and method of manufacturing same
JP2007281037A (en) Semiconductor light emitting element, and its manufacturing method
WO2006022532A1 (en) Iii-nitride semiconductor light emitting device
CN105702820A (en) Reversed-polarity AlGaInP-based LED coated with ITO on surface and manufacturing method thereof
JP2012500479A (en) Method for manufacturing a semiconductor light-emitting device with double-sided passivation
KR101203137B1 (en) GaN compound semiconductor light emitting element and method of manufacturing the same
KR102443027B1 (en) Semiconductor light emitting device
KR101028345B1 (en) Manufacturing method of iii-nitride semiconductor light enitting device
KR101008268B1 (en) Vertical Light Emitting Diode and manufacturing method of the same
KR101239852B1 (en) GaN compound semiconductor light emitting element
KR100663016B1 (en) Light emitting diode of vertical electrode type and fabricating method thereof
KR101018280B1 (en) Vertical Light Emitting Diode and manufacturing method of the same
KR100688068B1 (en) Iii-nitride semiconductor light emitting device
JP2007242669A (en) Semiconductor light emitting device, and its fabrication process
KR100452749B1 (en) III-Nitride compound semiconductor light emitting device with fine and high density surface gratings
KR20110017415A (en) Manufacturing method of iii-nitride semiconductor light enitting device
KR20150089548A (en) Vertical light emitting diode including porous GaN layer and method for thereof
WO2015027656A1 (en) Method for preparing gallium nitride-based light-emitting diode, and gallium nitride-based light-emitting diode
TWI786503B (en) Light-emitting device and manufacturing method thereof
US20230420610A1 (en) Semiconductor light emitting device
KR101115571B1 (en) GaN compound semiconductor light emitting element

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
J201 Request for trial against refusal decision
A107 Divisional application of patent
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee