KR100688068B1 - Iii-nitride semiconductor light emitting device - Google Patents

Iii-nitride semiconductor light emitting device Download PDF

Info

Publication number
KR100688068B1
KR100688068B1 KR1020060060871A KR20060060871A KR100688068B1 KR 100688068 B1 KR100688068 B1 KR 100688068B1 KR 1020060060871 A KR1020060060871 A KR 1020060060871A KR 20060060871 A KR20060060871 A KR 20060060871A KR 100688068 B1 KR100688068 B1 KR 100688068B1
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
light emitting
emitting device
semiconductor layer
group iii
Prior art date
Application number
KR1020060060871A
Other languages
Korean (ko)
Inventor
김창태
정현민
김현석
Original Assignee
에피밸리 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에피밸리 주식회사 filed Critical 에피밸리 주식회사
Priority to KR1020060060871A priority Critical patent/KR100688068B1/en
Priority to PCT/KR2006/005756 priority patent/WO2008001990A1/en
Application granted granted Critical
Publication of KR100688068B1 publication Critical patent/KR100688068B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

A III-group nitride semiconductor LED is provided to increase external quantum efficiency by forming a rough surface composed of protrusions in a III-group nitride semiconductor LED having an electrode structure of a vertical type. A groove(80) is formed in a substrate(10). A plurality of nitride semiconductor layers include an active layer which generates light by recombination of electrons and holes between a nitride semiconductor layer of first conductivity type grown on the substrate and a nitride semiconductor layer of second conductivity type different from first conductivity type. A first electrode is formed under the nitride semiconductor layer of first conductivity type. A second electrode is formed on the nitride semiconductor layer of second conductivity type. The plurality of nitride semiconductor layers include a region for cutting a light emitting device. The region for cutting the light emitting device has protrusions constituting a rough surface(70) caused by an etch process in which an etch mask made of a conductive oxide layer(5) is used.

Description

3족 질화물 반도체 발광소자{Ⅲ-NITRIDE SEMICONDUCTOR LIGHT EMITTING DEVICE}Group III nitride semiconductor light emitting device {Ⅲ-NITRIDE SEMICONDUCTOR LIGHT EMITTING DEVICE}

도 1은 종래의 3족 질화물 반도체 발광소자를 나타내는 단면도,1 is a cross-sectional view showing a conventional Group III nitride semiconductor light emitting device,

도 2는 종래의 수직 형태의 전극 구조를 가지는 질화물 반도체 발광소자를 나타내는 단면도,2 is a cross-sectional view showing a nitride semiconductor light emitting device having a conventional vertical electrode structure;

도 3은 한국특허출원 제2006-35149호의 대표 도면,3 is a representative view of Korean Patent Application No. 2006-35149,

도 4는 본 발명에 따른 3족 질화물 반도체 발광소자의 반도체층의 성장 후의 단면도,4 is a cross-sectional view after growth of a semiconductor layer of a group III nitride semiconductor light emitting device according to the present invention;

도 5는 본 발명에 따른 3족 질화물 반도체 발광소자를 제작하는 공정을 설명하는 도면,5 is a view for explaining a step of manufacturing a group III nitride semiconductor light emitting device according to the present invention;

도 6은 활성층에서 발생한 빛이 거친 표면을 통하여 외부로 방출되는 광경로를 설명하는 도면. 6 is a view for explaining an optical path emitted to the outside through the rough surface of the light generated in the active layer.

본 발명은 3족 질화물 반도체 발광소자에 관한 것으로, 특히 수직 구조의 전극 형태를 가지는 발광소자의 발광부를 제외한 영역 즉, 소자의 절단을 위한 영역 에 거친 표면을 형성하여 외부양자효율을 증가시킨 3족 질화물 반도체 발광소자에 관한 것이다.The present invention relates to a group III nitride semiconductor light emitting device, and particularly, a group III having increased external quantum efficiency by forming a rough surface in an area except for the light emitting part of the light emitting device having a vertical electrode shape, that is, a region for cutting the device. It relates to a nitride semiconductor light emitting device.

도 1은 종래의 3족 질화물 반도체 발광소자를 나타내는 단면도로서, 3족 질화물 반도체 발광소자는 기판(100), 기판(100) 위에 에피성장되는 버퍼층(200), 버퍼층(200) 위에 에피성장되는 n형 질화물 반도체층(300), n형 질화물 반도체층(300) 위에 에피성장되는 활성층(400), 활성층(400) 위에 에피성장되는 p형 질화물 반도체층(500), p형 질화물 반도체층(500) 위에 형성되는 p측 전극(600), p측 전극(600) 위에 형성되는 p측 본딩 패드(700), p형 질화물 반도체층(500)과 활성층(400)이 메사 식각되어 노출된 n형 질화물 반도체층(301) 위에 형성되는 n측 전극(800)을 포함한다. 1 is a cross-sectional view illustrating a conventional group III nitride semiconductor light emitting device, wherein the group III nitride semiconductor light emitting device is epitaxially grown on the substrate 100, the substrate 100, and n n epitaxially grown on the buffer layer 200. Type nitride semiconductor layer 300, active layer 400 epitaxially grown on n-type nitride semiconductor layer 300, p-type nitride semiconductor layer 500 epitaxially grown on active layer 400, p-type nitride semiconductor layer 500 P-type electrode 600 formed thereon, p-side bonding pad 700 formed on p-side electrode 600, p-type nitride semiconductor layer 500 and active layer 400 are n-type nitride semiconductors exposed by mesa etching An n-side electrode 800 formed over the layer 301.

종래의 3족 질화물 반도체 발광소자는 기판(100)으로 주로 사파이어 기판이 이용된다. 사파이어 기판은 절연체로서 수직 형태의 전극 구조를 가질 수 없다. 이러한 문제점때문에 종래의 3족 질화물 반도체 발광소자는 수평 형태의 전극 구조를 가질 수 밖에 없다. 수평 형태의 전극 구조는 소자 내부의 전류 밀도의 불균형을 초래하기 때문에 소자 내부에 많은 열이 발생하게 되며 소자의 신뢰성에 좋지 않은 영향을 준다.In the conventional group III nitride semiconductor light emitting device, a sapphire substrate is mainly used as the substrate 100. The sapphire substrate cannot have an electrode structure of vertical form as an insulator. Due to this problem, the conventional group III nitride semiconductor light emitting device has a horizontal electrode structure. Since the horizontal electrode structure causes an unbalance in current density inside the device, a lot of heat is generated inside the device and adversely affects the reliability of the device.

상기 문제점을 해결하기 위하여 수직 형태의 전극 구조를 가지는 발광소자가 개발되기 시작하였다. 도 2에 수직 형태의 전극 구조를 가지는 질화물 반도체 발광소자의 일예를 나타내었다. 일반적으로 수직 구조의 발광소자는 기판(100) 위에 전자와 정공의 재결합에 의하여 빛을 생성하는 활성층(400)을 포함하는 복수개의 질 화물 반도체층을 성장한 후 레이저(1000)를 이용하여 질화물 반도체층과 기판(100)을 분리한다.In order to solve the above problems, a light emitting device having a vertical electrode structure has been developed. 2 shows an example of a nitride semiconductor light emitting device having a vertical electrode structure. In general, a light emitting device having a vertical structure grows a plurality of nitride semiconductor layers including an active layer 400 that generates light by recombination of electrons and holes on a substrate 100, and then uses a nitride semiconductor layer using a laser 1000. And substrate 100 are separated.

레이저(1000)를 이용하여 기판(100)과 질화물 반도체층을 분리하는 과정에서 기판(100)과 질화물 반도체층의 계면(101)에서 열이 많이 발생하게 되는데 기판(100)과 질화물 반도체층의 열팽창 계수의 차이로 인하여 기판(100)이 휘어지면서 위에 성장된 질화물 반도체층 또한 휘는 현상이 발생하게 된다. 이러한 문제점으로 인하여 발광소자의 수율이 떨어지는 문제점을 가진다.In the process of separating the substrate 100 and the nitride semiconductor layer by using the laser 1000, a lot of heat is generated at the interface 101 between the substrate 100 and the nitride semiconductor layer, and thermal expansion of the substrate 100 and the nitride semiconductor layer is performed. Due to the difference in coefficient, the substrate 100 is bent and the nitride semiconductor layer grown thereon is also bent. Due to this problem, the yield of the light emitting device is lowered.

도 3에 도시된 바와 같이, 이러한 문제점을 극복하는 기술로서, 본원인의 특허출원인 한국특허출원 제2006-35149호는 기판(100)의 상면에 홈(110)을 형성한 후 기판(100) 위에 활성층(400)을 포함하는 복수개의 질화물 반도체층을 성장한다. 그리고, 기판(100)의 후면을 그라인딩 등의 공정을 이용하여 기판(100)의 후면을 적어도 홈(110)이 형성된 곳까지 제거한다. 이러한 공정을 거친 후 홈(110)을 통하여 노출된 n형 질화물 반도체층(301)에 n측 전극(800)을 형성하여 수직 형태의 전극 구조를 가지는 발광소자를 구현하는 기술이다. 한국특허출원 제2006-35149호는 기판(100)을 완전히 제거하지 않으면서 수직 형태의 전극 구조를 가지는 발광소자를 구현하여 칩으로 제작하는 공정에서 높은 수율을 얻을 수 있다. As shown in FIG. 3, as a technique for overcoming such a problem, Korean Patent Application No. 2006-35149, which is a patent application of the present inventors, forms a groove 110 on an upper surface of a substrate 100 and then, on the substrate 100. A plurality of nitride semiconductor layers including the active layer 400 are grown. Then, the back surface of the substrate 100 is removed by grinding or the like to remove the back surface of the substrate 100 to at least a place where the groove 110 is formed. After this process, the n-side electrode 800 is formed in the n-type nitride semiconductor layer 301 exposed through the groove 110 to implement a light emitting device having a vertical electrode structure. Korean Patent Application No. 2006-35149 can achieve a high yield in a process of manufacturing a chip by implementing a light emitting device having a vertical electrode structure without removing the substrate 100 completely.

그러나, 수직 형태의 전극 구조를 가지는 발광소자는 소자 내부의 전류밀도를 균일하게 해주지만, 발광소자를 구성하는 질화물 반도체층과 외부(공기)와 굴절률의 차이로 인하여 활성층에서 생성된 빛의 많은 양이 발광소자 내부에 갇혀 빠져나오지 못하고 열로 소멸되고 있는 실정이다.However, the light emitting device having the vertical electrode structure uniforms the current density inside the device, but a large amount of light is generated in the active layer due to the difference in refractive index between the nitride semiconductor layer constituting the light emitting device and the outside (air). It is a situation where it is extinguished by heat without being trapped inside the light emitting device.

본 발명은 수직 형태의 전극 구조를 가지는 3족 질화물 반도체 발광소자의 발광부를 제외한 영역 즉, 칩을 만들기 위해 절단되는 영역에 거친 표면을 형성하여 3족 질화물 반도체 발광소자의 외부양자효율을 증가시키는 것을 목적으로 한다.The present invention is to increase the external quantum efficiency of the group III nitride semiconductor light emitting device by forming a rough surface in the region except the light emitting portion of the group III nitride semiconductor light emitting device having a vertical electrode structure, that is, the region cut to make a chip. The purpose.

이를 위해, 본 발명은 홈이 형성된 기판; 홈이 형성된 기판 위에 성장되는 제1 도전성을 가지는 질화물 반도체층과 제1 도전성과 다른 제2 도전성을 가지는 질화물 반도체층 사이에 전자와 정공의 재결합에 의하여 빛을 생성하는 활성층을 구비하는 복수개의 질화물 반도체층을 포함하며, 상기 제1 도전성을 가지는 질화물 반도체층의 아래에 제1 전극과, 상기 제2 도전성을 가지는 질화물 반도체층의 위에 제2 전극을 포함하는 3족 질화물 반도체 발광소자에 있어서, 복수개의 질화물 반도체층은 발광소자의 절단을 위한 영역을 포함하며, 발광소자의 절단을 위한 영역은 식각에 의하여 거친 표면을 형성하는 돌기를 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다.To this end, the present invention is a grooved substrate; A plurality of nitride semiconductors having an active layer for generating light by recombination of electrons and holes between a nitride semiconductor layer having a first conductivity and a nitride semiconductor layer having a second conductivity different from the first conductivity, which is grown on the grooved substrate A group III nitride semiconductor light emitting device comprising a layer, the first electrode under a nitride semiconductor layer having a first conductivity, and a second electrode over a nitride semiconductor layer having a second conductivity. The nitride semiconductor layer includes a region for cutting a light emitting device, and the region for cutting a light emitting device provides a group III nitride semiconductor light emitting device, characterized in that it includes protrusions forming a rough surface by etching.

또한 본 발명은 거친 표면을 형성하는 돌기가 습식 식각과 건식 식각 공정에 의하여 형성되는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다.In another aspect, the present invention provides a Group III nitride semiconductor light emitting device, characterized in that the projection forming the rough surface is formed by a wet etching process and a dry etching process.

또한 본 발명은 식각 공정은 식각 마스크가 도전성 산화물막으로 이루어진 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다.In another aspect, the present invention provides a group III nitride semiconductor light emitting device, characterized in that the etching mask is made of a conductive oxide film.

또한 본 발명은 도전성 산화물막이 Zn, In, Sn, Ni, Ga, Cu, La, Ag 및 Al으로 이루어진 군으로부터 선택되는 적어도 하나를 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다.In another aspect, the present invention provides a Group III nitride semiconductor light emitting device, characterized in that the conductive oxide film comprises at least one selected from the group consisting of Zn, In, Sn, Ni, Ga, Cu, La, Ag and Al.

또한 본 발명은 도전성 산화물막이 ITO로 형성되는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다.In addition, the present invention provides a Group III nitride semiconductor light-emitting device characterized in that the conductive oxide film is formed of ITO.

또한 본 발명은 홈이 형성된 기판의 후면이 연마되어 홈이 노출되며 노출된 홈을 통하여 제1 전극이 제1 도전성을 가지는 질화물 반도체층의 아래에 형성되는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다.In another aspect, the present invention provides a Group III nitride semiconductor light emitting device, characterized in that the back surface of the grooved substrate is polished to expose the groove and the first electrode is formed under the nitride semiconductor layer having the first conductivity through the exposed groove. to provide.

이하 도면을 참고하여 본 발명을 더욱 자세하게 설명한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.

도 4는 본 발명에 따른 3족 질화물 반도체 발광소자의 반도체층의 성장 후의 단면도로서, 3족 질화물 반도체 발광소자는 홈(80)이 형성된 기판(10), 홈(80)이 형성된 기판(10) 위에 버퍼층(20), 버퍼층(20) 위에 n형 질화물 반도체층(30), n형 질화물 반도체층(30) 위에 전자와 정공의 재결합에 의하여 빛을 생성하는 활성층(40), 활성층(40) 위에 p형 질화물 반도체층(50), p형 질화물 반도체층(50) 위에 p측 전극(60)을 포함한다.4 is a cross-sectional view after the growth of the semiconductor layer of the Group III nitride semiconductor light emitting device according to the present invention. The Group III nitride semiconductor light emitting device includes a substrate 10 having grooves 80 formed therein and a substrate 10 having grooves 80 formed therein. On the buffer layer 20, on the buffer layer 20, on the n-type nitride semiconductor layer 30, on the n-type nitride semiconductor layer 30, on the active layer 40, which generates light by recombination of electrons and holes, on the active layer 40 A p-side electrode 60 is included on the p-type nitride semiconductor layer 50 and the p-type nitride semiconductor layer 50.

기판(10)의 윗면에 홈(80)을 형성하는 방법은 355nm 파장 영역의 레이저를 이용하며, 레이저의 초점이 잡힌 상태에서 수 ㎛에서 수백 ㎛ 사이의 직경을 가지는 원형, 타원형 또는 여러 형태의 다각형 모양의 홈(80)을 형성할 수 있다. 또한 홈(80)의 깊이는 레이저의 에너지 등에 의해서 수 ㎛에서 수백 ㎛ 까지 홈(80)의 깊이를 조절할 수 있으며, 홈(80)은 기판(10)을 관통하여 형성하여도 된다.The groove 80 is formed on the upper surface of the substrate 10 by using a laser in the wavelength region of 355 nm, a circular, elliptical or polygon of various shapes having a diameter of several micrometers to several hundred micrometers while the laser is focused. Shaped grooves 80 can be formed. In addition, the depth of the groove 80 can be adjusted from the depth of the groove 80 to several hundred μm by the energy of the laser, etc., the groove 80 may be formed through the substrate 10.

홈(80)이 형성된 기판(10) 위에 버퍼층(20)은 기판(10)과 질화물 반도체층 사이의 격자상수 및 열팽창계수의 차이를 극복하기 위한 것이며, 수십 Å에서 수백 Å 사이의 값을 가지는 상당히 얇은 층이기 때문에 홈(80)이 형성된 부분에는 수평방향 성장이 이루어지 않는다.The buffer layer 20 on the substrate 10 in which the grooves 80 are formed is intended to overcome the difference in lattice constant and thermal expansion coefficient between the substrate 10 and the nitride semiconductor layer, and has a value between tens of and several hundreds of microseconds. Since it is a thin layer, horizontal growth does not occur in the portion where the groove 80 is formed.

버퍼층(20) 위에 성장되는 n형 질화물 반도체층(30)은 성장 조건을 조절하여 수평방향 성장이 이루어지도록 한다. 수평방향 성장이 이루어지면서 n형 질화물 반도체층(30)은 홈(80)이 형성된 부분을 채워가며 성장하게 된다.The n-type nitride semiconductor layer 30 grown on the buffer layer 20 controls growth conditions to allow horizontal growth. As the horizontal growth occurs, the n-type nitride semiconductor layer 30 grows while filling the portion where the grooves 80 are formed.

p형 질화물 반도체층(50) 위에 p측 전극(60)은 활성층(40)에 생성된 빛을 방출하기 위하여 투광성을 가지는 도전성 산화물막으로 형성된다. 도전성 산화물막은 Zn, In, Sn, Ni, Ga, Cu, La, Ag 및 Al으로 이루어진 군으로부터 선택되는 적어도 하나를 포함하여 형성한다.The p-side electrode 60 is formed on the p-type nitride semiconductor layer 50 as a conductive oxide film having a light transmissive property in order to emit light generated in the active layer 40. The conductive oxide film is formed including at least one selected from the group consisting of Zn, In, Sn, Ni, Ga, Cu, La, Ag, and Al.

도 5는 본 발명에 따른 3족 질화물 반도체 발광소자를 제작하는 공정을 설명하는 도면으로서, 발광부(90)를 제외한 영역에 거친 표면(70)을 형성한 모습을 나타내며, 상기 발광부(90)를 제외한 영역은 칩의 제작과정에서 절단을 위한 여유공간으로서의 역할을 하게 된다. 절단을 위한 여유 공간은 일반적으로 소자와 소자 사이에 20㎛ ~ 60㎛ 정도의 크기를 가진다.FIG. 5 is a view illustrating a process for manufacturing a group III nitride semiconductor light emitting device according to the present invention, and shows a state in which a coarse surface 70 is formed in an area except for the light emitting part 90. The area except for serves as a free space for cutting in the chip manufacturing process. The clearance for cutting generally has a size of about 20 μm to 60 μm between the device and the device.

사진 공정을 이용하여 발광부에 포토레지스터(7)를 증착한 후 습식 식각 공정을 수행한다. 습식 식각 공정은 HCl을 포함하는 용액을 이용하였으며, 식각액의 농도, 온도 및 식각 시간에 의하여 발광부(90)를 제외한 영역의 표면 거칠기가 변하는 것은 매우 자명한 것이다. 본 실시예에서는 식각액의 온도를 45℃로 유지하여 30초간 습식 식각 공정을 수행하였다. 습식 식각 공정 후에 거친 표면을 가지는 도전성 산화물막(5)은 이후 실시하게 될 건식 식각 공정에서 마스크로서 기능하게 된 다.After the photoresist 7 is deposited on the light emitting part using a photo process, a wet etching process is performed. In the wet etching process, a solution containing HCl was used, and it is obvious that the surface roughness of the region except for the light emitting part 90 is changed by the concentration, temperature, and etching time of the etching solution. In this example, the wet etching process was performed for 30 seconds while maintaining the temperature of the etchant at 45 ° C. The conductive oxide film 5 having the rough surface after the wet etching process serves as a mask in the dry etching process to be performed later.

습식 식각 공정 후에 건식 식각 공정을 수행한다. 건식 식각 공정은 일반적으로 플라즈마를 이용하고 플라즈마를 형성하는 가스는 염소계열을 사용한다. 상기 염소계열의 가스는 Cl2, BCl3, CCl4, HCl 중 하나 혹은 두개 이상을 섞어서 사용할 수 있다. 본 실시예에서 사용한 식각 조건은 Cl2=30sccm, 1.5mTorr의 공정 압력에 RF Power가 ICP source인 경우 200W, RF bias 인 경우 45W이고, 시간은 20분 정도 이다. The dry etching process is performed after the wet etching process. Dry etching process generally uses a plasma and the gas forming the plasma uses a chlorine series. The chlorine-based gas may be used by mixing one or two or more of Cl 2 , BCl 3 , CCl 4 , and HCl. The etching conditions used in this embodiment are 200W for RF power of ICP source, 45W for RF bias, and time is about 20 minutes at a process pressure of Cl 2 = 30sccm, 1.5mTorr.

상기 습식 식각 공정과 건식 식각 공정에 의하여 발광부(90)를 제외한 영역의 도전성 산화막(5)은 모두 제거되며, 거친 표면(70)이 형성되어 활성층에서 생성된 빛이 더욱 많이 외부로 방출되도록 역할하게 된다. 이를 모식화한 도면을 도 6에 나타내었다.By the wet etching process and the dry etching process, all of the conductive oxide film 5 except for the light emitting part 90 is removed, and the rough surface 70 is formed so that more light generated in the active layer is emitted to the outside. Done. A schematic diagram of this is shown in FIG. 6.

발광부(90)를 제외한 영역에 거친 표면(70)을 형성한 후, 기판(10)의 후면을 적어도 홈(80)이 형성된 곳까지 그라인딩, 랩핑의 방법으로 기판(10)을 연마하여 형성된 홈(80)이 노출되도록 한다.The groove formed by grinding the substrate 10 by grinding and lapping the rough surface 70 in the region except for the light emitting part 90 to the place where the groove 80 is formed at least. Allow 80 to be exposed.

기판(10)의 아래 면을 연마한 후 기판(10)의 최종 두께는 50㎛에서 400㎛ 사이의 값을 가지며 바람직하게는 30㎛ ~ 300㎛의 값을 가진다. 기판(10)의 최종 두께가 50㎛ 이하이면 후속 공정에서 기판(10)이 깨지는 단점을 가지며, 최종 두께가 400㎛ 이상이면 후속 공정인 스크라이빙 방법에 의한 기판(10)의 절단이 어렵고, 수직 구조의 발광소자로서 휘도 및 열적 개선의 폭이 작다. After polishing the bottom surface of the substrate 10, the final thickness of the substrate 10 has a value between 50㎛ 400㎛ and preferably has a value of 30㎛ ~ 300㎛. If the final thickness of the substrate 10 is 50㎛ or less has a disadvantage that the substrate 10 is broken in a subsequent process, if the final thickness is 400㎛ or more it is difficult to cut the substrate 10 by the scribing method is a subsequent process, As a light emitting device having a vertical structure, the width of luminance and thermal improvement is small.

기판(10)의 후면을 연마한 후, 노출된 홈(80)을 통하여 n측 전극(81)을 형성한다. n측 전극(81)은 스퍼터링(Sputtering)법 전자빔 증착법(E-Beam Evaporation), 열 증착법에 의하여 형성될 수 있으며, 니켈, 금, 은, 크롬, 티타늄, 백금, 팔라듐, 로듐, 이리듐, 알루미늄, 주석, 인듐, 탄탈륨, 구리, 코발트, 철, 루테늄, 지르코늄, 텅스텐, 몰리브덴으로 이루어진 군으로부터 선택된 어느 하나 또는 이들의 조합으로 형성된다. 또한 기판(10) 위에 형성된 n측 전극(81)이 n측 본딩 패드의 역할을 하여 반도체 발광소자에 전류를 주입한다.After polishing the back surface of the substrate 10, the n-side electrode 81 is formed through the exposed groove 80. The n-side electrode 81 may be formed by sputtering, e-beam evaporation, or thermal evaporation. Nickel, gold, silver, chromium, titanium, platinum, palladium, rhodium, iridium, aluminum, It is formed of any one or a combination of tin, indium, tantalum, copper, cobalt, iron, ruthenium, zirconium, tungsten, molybdenum. In addition, the n-side electrode 81 formed on the substrate 10 serves as an n-side bonding pad to inject a current into the semiconductor light emitting device.

상기 공정은 본 발명에 따른 실시예이며, 에피 구조의 약간 변경이나 부가적인 에피층의 가감 및 기타 부가적인 공정의 첨가 및 삭제 또한 본 발명에 포함됨을 밝혀둔다.The above process is an embodiment according to the present invention, and it is understood that slight modification of the epi structure, addition or subtraction of additional epi layer and addition and deletion of other additional processes are also included in the present invention.

본 발명에 의하면, 수직 형태의 전극 구조를 가지는 3족 질화물 반도체 발광소자에 돌기로 구성된 거친 표면을 형성함으로써, 외부양자효율을 높여 발광소자의 휘도를 향상시킬 수 있다.According to the present invention, by forming a rough surface composed of protrusions on the group III nitride semiconductor light emitting device having the vertical electrode structure, the external quantum efficiency can be increased to improve the brightness of the light emitting device.

Claims (6)

홈이 형성된 기판; 홈이 형성된 기판 위에 성장되는 제1 도전성을 가지는 질화물 반도체층과 제1 도전성과 다른 제2 도전성을 가지는 질화물 반도체층 사이에 전자와 정공의 재결합에 의하여 빛을 생성하는 활성층을 구비하는 복수개의 질화물 반도체층을 포함하며, 상기 제1 도전성을 가지는 질화물 반도체층의 아래에 제1 전극과, 상기 제2 도전성을 가지는 질화물 반도체층의 위에 제2 전극을 포함하는 3족 질화물 반도체 발광소자에 있어서,A grooved substrate; A plurality of nitride semiconductors having an active layer for generating light by recombination of electrons and holes between a nitride semiconductor layer having a first conductivity and a nitride semiconductor layer having a second conductivity different from the first conductivity, which is grown on the grooved substrate A group III nitride semiconductor light emitting device comprising a layer, the first electrode below a nitride semiconductor layer having a first conductivity, and a second electrode above a nitride semiconductor layer having a second conductivity. 복수개의 질화물 반도체층은 발광소자의 절단을 위한 영역을 포함하며,The plurality of nitride semiconductor layers include a region for cutting the light emitting device. 발광소자의 절단을 위한 영역은 식각에 의하여 거친 표면을 형성하는 돌기를 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.The group III nitride semiconductor light emitting device of claim 3, wherein the region for cutting the light emitting device includes a protrusion that forms a rough surface by etching. 제 1 항에 있어서, 거친 표면을 형성하는 돌기는 습식 식각과 건식 식각 공정에 의하여 형성되는 것을 특징으로 하는 3족 질화물 반도체 발광소자.The group III nitride semiconductor light emitting device of claim 1, wherein the protrusions forming the rough surface are formed by a wet etching process and a dry etching process. 제 1 항에 있어서, 식각 공정은 식각 마스크가 도전성 산화물막으로 이루어진 것을 특징으로 하는 3족 질화물 반도체 발광소자.The group III nitride semiconductor light emitting device of claim 1, wherein the etching process comprises a conductive oxide film. 제 3 항에 있어서, 도전성 산화물막은 Zn, In, Sn, Ni, Ga, Cu, La, Ag 및 Al으로 이루어진 군으로부터 선택되는 적어도 하나를 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.The group III nitride semiconductor light emitting device according to claim 3, wherein the conductive oxide film comprises at least one selected from the group consisting of Zn, In, Sn, Ni, Ga, Cu, La, Ag, and Al. 제 4 항에 있어서, 도전성 산화물막은 ITO로 형성되는 것을 특징으로 하는 3족 질화물 반도체 발광소자.The group III nitride semiconductor light emitting device according to claim 4, wherein the conductive oxide film is formed of ITO. 제 1 항에 있어서, 홈이 형성된 기판은 기판의 후면이 연마되어 홈이 노출되며 노출된 홈을 통하여 제1 전극이 제1 도전성을 가지는 질화물 반도체층의 아래에 형성되는 것을 특징으로 하는 3족 질화물 반도체 발광소자.2. The group III nitride according to claim 1, wherein the grooved substrate is formed by polishing a rear surface of the substrate to expose the groove, and through the exposed groove, the first electrode is formed under the nitride semiconductor layer having the first conductivity. Semiconductor light emitting device.
KR1020060060871A 2006-06-30 2006-06-30 Iii-nitride semiconductor light emitting device KR100688068B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060060871A KR100688068B1 (en) 2006-06-30 2006-06-30 Iii-nitride semiconductor light emitting device
PCT/KR2006/005756 WO2008001990A1 (en) 2006-06-30 2006-12-27 Iii-nitride semiconductor light emitting device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060060871A KR100688068B1 (en) 2006-06-30 2006-06-30 Iii-nitride semiconductor light emitting device

Publications (1)

Publication Number Publication Date
KR100688068B1 true KR100688068B1 (en) 2007-03-02

Family

ID=38102073

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060060871A KR100688068B1 (en) 2006-06-30 2006-06-30 Iii-nitride semiconductor light emitting device

Country Status (2)

Country Link
KR (1) KR100688068B1 (en)
WO (1) WO2008001990A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101097878B1 (en) 2009-02-11 2011-12-23 전북대학교산학협력단 Method for manufacturing gan-based semiconductor light emitting diode

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100992749B1 (en) * 2009-02-16 2010-11-05 엘지이노텍 주식회사 Semiconductor light emitting device and fabrication method thereof
CN102479886A (en) * 2010-11-22 2012-05-30 鼎元光电科技股份有限公司 Method for manufacturing light emitting diode with coarsening layer
WO2022151201A1 (en) * 2021-01-14 2022-07-21 天津三安光电有限公司 Semiconductor light-emitting element and method for manufacturing same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050097076A (en) * 2004-03-30 2005-10-07 삼성전기주식회사 Nitride based semiconductor having improved external quantum efficiency and fabrication method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004297095A (en) * 2001-11-19 2004-10-21 Sanyo Electric Co Ltd Process for fabricating compound semiconductor light emitting device
KR100648136B1 (en) * 2004-03-03 2006-11-24 주식회사 이츠웰 Light Emitting Diode and manufacturing method of the same
KR100598155B1 (en) * 2004-03-17 2006-07-07 (주)옵토웨이 Anti-reflected high efficiency light emitting diode device
KR100598154B1 (en) * 2004-10-04 2006-07-07 (주)옵토웨이 Manufacture method of LED having roughness surface

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050097076A (en) * 2004-03-30 2005-10-07 삼성전기주식회사 Nitride based semiconductor having improved external quantum efficiency and fabrication method thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
한국공개특허공보1020050097076

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101097878B1 (en) 2009-02-11 2011-12-23 전북대학교산학협력단 Method for manufacturing gan-based semiconductor light emitting diode

Also Published As

Publication number Publication date
WO2008001990A1 (en) 2008-01-03

Similar Documents

Publication Publication Date Title
KR100631981B1 (en) Vertical group iii-nitride light emitting device and method for manufacturing the same
KR100921457B1 (en) LED Having Vertical Structure and Method Of Manufacturing The Same
JP5719493B2 (en) Highly efficient (B, Al, Ga, In) N-based light emitting diode by surface roughening
KR100967841B1 (en) Gallium nitride-based compound semiconductor light-emitting device
KR101125395B1 (en) Light emitting device and fabrication method thereof
US7358539B2 (en) Flip-chip light emitting diode with indium-tin-oxide based reflecting contacts
US20060186552A1 (en) High reflectivity p-contacts for group lll-nitride light emitting diodes
KR20080102497A (en) Semiconductor light emitting device and manufacturing method thereof
JP2009510730A (en) Semiconductor light emitting device and manufacturing method thereof
KR100926319B1 (en) Light emitting diode device having advanced light extraction efficiency and preparation method thereof
KR20110077707A (en) Vertical light emitting diode and manufacturing method of the same
JP2004079972A (en) Surface-emitting type light emitting element
TW201312792A (en) Light emitting diode structure and method for manufacturing the same
JP2016034036A (en) P-contact layer for iii-p semiconductor light emitting device
KR100688068B1 (en) Iii-nitride semiconductor light emitting device
KR20120034910A (en) Semiconductor light emitting device and preparing therof
JP6587765B1 (en) Infrared LED element
TW202046515A (en) Infrared led device
TW201414004A (en) Manufacturing method of LED
KR20120081042A (en) Gan compound semiconductor light emitting element
KR101028345B1 (en) Manufacturing method of iii-nitride semiconductor light enitting device
KR20130104518A (en) Fabrication method of semiconductor light emitting device
JP5702165B2 (en) High efficiency gallium nitride based light emitting diodes by surface roughening
KR101055778B1 (en) Light emitting diodes and method for manufacturing same
US20240113257A1 (en) Light-emitting diode and light-emitting device

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110607

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee