KR20070121915A - 액정표시장치와 그의 제조 및 구동방법 - Google Patents

액정표시장치와 그의 제조 및 구동방법 Download PDF

Info

Publication number
KR20070121915A
KR20070121915A KR1020060056744A KR20060056744A KR20070121915A KR 20070121915 A KR20070121915 A KR 20070121915A KR 1020060056744 A KR1020060056744 A KR 1020060056744A KR 20060056744 A KR20060056744 A KR 20060056744A KR 20070121915 A KR20070121915 A KR 20070121915A
Authority
KR
South Korea
Prior art keywords
electrode
gate
thin film
film transistor
liquid crystal
Prior art date
Application number
KR1020060056744A
Other languages
English (en)
Other versions
KR101284926B1 (ko
Inventor
추교섭
강희광
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020060056744A priority Critical patent/KR101284926B1/ko
Priority to US11/637,096 priority patent/US8624821B2/en
Publication of KR20070121915A publication Critical patent/KR20070121915A/ko
Application granted granted Critical
Publication of KR101284926B1 publication Critical patent/KR101284926B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G09G3/342—Control of illumination source using several illumination sources separately controlled corresponding to different display panel areas, e.g. along one dimension such as lines
    • G09G3/3426—Control of illumination source using several illumination sources separately controlled corresponding to different display panel areas, e.g. along one dimension such as lines the different display panel areas being distributed in two dimensions, e.g. matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G02F1/13312—Circuits comprising photodetectors for purposes other than feedback
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G02F1/13318—Circuits comprising a photodetector
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/0633—Adjustment of display parameters for control of overall brightness by amplitude modulation of the brightness of the illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/144—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light being ambient light

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 제조비용을 절감함과 아울러 콘트라스트비의 저하를 방지할 수 있는 액정표시장치와 그의 제조 및 구동방법에 관한 것이다.
본 발명에 따른 액정표시장치는 액정표시패널과; 상기 액정표시패널 내에 형성되어 액정표시패널로 조사되는 외부광을 센싱하는 포토센싱소자와; 상기 포토센싱소자에 의한 센싱결과에 따라 상기 외부광에 의한 조도분포를 판단하는 집적회로부와; 상기 집적회로부로부터 판단된 조도분포에 따라 독립적으로 상기 액정표시패널에 광을 공급하는 광원들이 매트릭스 형태로 배열된 백라이트와; 상기 백라이트를 구동시키는 백라이트 구동부를 구비하는 것을 특징으로 한다.

Description

액정표시장치와 그의 제조 및 구동방법{Liquid Crystal Display Device And fabricating Method and Driving Method Thereof}
도 1은 종래의 액정표시장치를 개략적으로 나타내는 블럭도.
도 2는 액정표시패널의 일부에 외부광이 조사됨을 나타내는 도면.
도 3은 본 발명의 실시예에 의한 액정표시장치를 나타내는 도면.
도 4에 도시된 액정표시패널의 박막 트랜지스터 어레이 기판을 나타내는 평면도.
도 5는 도 4의 Ⅰ-Ⅰ'선,Ⅱ-Ⅱ'선 및 Ⅲ-Ⅲ'선을 절취하여 도시한 단면도.
도 6은 도 4의 백라이트 구동부 및 백라이트의 구성을 구체적으로 나타내는 블럭도.
도 7은 본 발명에 따른 액정표시장치의 포토 센싱 과정을 구체적으로 설명하기 위한 회로도.
도 8은 액정표시패널의 조도영역과 메모리에 조도영역 데이터가 저장된 상태를 나타낸 모식도.
도 9는 4개의 단위영역으로 구분된 액정표시패널을 나타내는 도면.
도 10a 내지 도 10e는 본 발명의 실시예에 따른 액정표시장치의 박막 트랜지 스터 어레이 기판의 제조공정을 나타내는 공정도.
< 도면의 주요 부분에 대한 부호의 설명 >
52,152 : 액정표시패널 102 : 게이트 라인
104 : 데이터 라인 172 : 데이터 구동부
182 : 게이트 구동부 174 : 데이터 집적회로
184 : 게이트 집적회로 176 : 데이터 TCP
186 : 게이트 TCP 177 : 포토센싱소자
170 : 박막 트랜지스터 어레이 기판
180 : 컬러필터 어레이 기판 181 : 소스 라인
183 : 드레인 라인 110a : 제1 소스 전극
112a : 제1 드레인 전극 110b : 제2 소스 전극
112b : 제2 드레인 전극 148a : 제1 반도체 패턴
148b : 제2 반도체 패턴 106a, 106b : 박막 트랜지스터
175 : 액정 120 : 스토리지 캐패시터
134 : 블랙 매트릭스 136 : 컬러필터
138 : 공통전극 118 : 화소전극
144 : 게이트 절연막 150 : 보호막
70,170 : 시스템 68,168 : 감마전압 공급부
64,164 : 데이터 구동부 66,166 : 게이트 구동부
78,212 : 백라이트 74,174 : DC/DC 변환부
62,162 : 전원 공급부 60,160 : 타이밍 콘트롤러
206 : 메모리 220 : ADC
202 : 리드아웃 직접회로부
본 발명은 액정표시장치에 관한 것으로 특히, 시인성을 향상시키고 소비전력을 절감함과 아울러 제조비용을 절감할 수 있는 액정표시장치와 그의 제조 및 구동방법에 관한 것이다.
액정표시장치는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하게 된다. 이러한 액정표시장치는 셀마다 스위칭소자가 형성된 액티브 매트릭스(Active Matrix) 타입으로 구현되어 컴퓨터용 모니터, 사무기기, 셀룰라폰 등의 표시장치에 적용되고 있다. 액티브 매트릭스 타입의 액정표시장치에 사용되는 스위칭소자로는 주로 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 함)가 이용되고 있다.
도 1은 종래의 액정표시장치의 구동장치를 개략적으로 나타낸 것이다.
도 1을 참조하면, 종래의 액정표시장치의 구동장치는 m×n 개의 액정셀들(Clc)이 매트릭스 타입으로 배열되고 m 개의 데이터라인들(DL1 내지 DLm)과 n 개 의 게이트라인들(GL1 내지 GLn)이 교차되며 그 교차부에 TFT가 형성된 액정표시패널(152)과, 액정표시패널(152)의 데이터라인들(DL1 내지 DLm)에 데이터신호를 공급하기 위한 데이터 드라이버(64)와, 게이트라인들(GL1 내지 GLn)에 스캔신호를 공급하기 위한 게이트 드라이버(66)와, 데이터 드라이버(64)에 감마전압을 공급하기 위한 감마전압 공급부(68)와, 시스템(70)으로부터 공급되는 동기신호를 이용하여 데이터 드라이버(64)와 게이트 드라이버(66)를 제어하기 위한 타이밍 콘트롤러(60)와, 전원 공급부(62)로부터 공급되는 전압을 이용하여 액정표시패널(52)에 공급되는 전압들을 발생하기 위한 직류/직류 변환부(이하 "DC/DC 변환부"라 함)(74)와, 백라이트(78)를 구동하기 위한 인버터(76)를 구비한다.
시스템(70)은 수직/수평 동기신호(Vsync, Hsync), 클럭신호(DCLK), 데이터 인에이블 신호(DE) 및 데이터(R,G,B)를 타이밍 콘트롤러(60)로 공급한다.
액정표시패널(52)은 데이터라인들(D1 내지 Dm) 및 게이트라인들(G1 내지 Gn)의 교차부에 매트릭스 형태로 배치되는 다수의 액정셀(Clc)을 구비한다. 액정셀(Clc)에 각각 형성된 TFT는 게이트라인(G)으로부터 공급되는 스캔신호에 응답하여 데이터라인들(DL1 내지 DLm)로부터 공급되는 데이터신호를 액정셀(Clc)로 공급한다. 또한, 액정셀(Clc) 각각에는 스토리지 캐패시터(Cst)가 형성된다. 스토리지 캐패시터(Cst)는 액정셀(Clc)의 화소전극과 전단 게이트라인 사이에 형성되거나, 액정셀(Clc)의 화소전극과 공통전극라인 사이에 형성되어 액정셀(Clc)의 전압을 일정하게 유지시킨다.
감마전압 공급부(68)는 다수의 감마전압을 데이터 드라이버(64)로 공급한다.
데이터 드라이버(64)는 타이밍 콘트롤러(60)로부터의 제어신호(CS)에 응답하여 디지털 비디오 데이터(R,G,B)를 계조값에 대응하는 아날로그 감마전압(데이터신호)으로 변환하고, 이 아날로그 감마전압을 데이터라인들(D1 내지 Dm)에 공급한다.
게이트 드라이버(66)는 타이밍 콘트롤러(60)로부터의 제어신호(CS)에 응답하여 스캔펄스를 게이트라인들(GL1 내지 GLn)에 순차적으로 공급하여 데이터신호가 공급되는 액정표시패널(52)의 수평라인을 선택한다.
타이밍 콘트롤러(60)는 시스템(70)으로부터 입력되는 수직/수평 동기신호(Vsync, Hsync) 및 클럭신호(DCLK)를 이용하여 게이트 드라이버(66) 및 데이터 드라이버(64)를 제어하기 위한 제어신호(CS)를 생성한다. 여기서 게이트 드라이버(66)를 제어하기 위한 제어신호(CS)에는 게이트 스타트 펄스(Gate Start Pulse : GSP), 게이트 쉬프트 클럭(Gate Shift Clock : GSC), 게이트 출력 신호(Gate Output Enable : GOE)등이 포함된다. 그리고, 데이터 드라이버(64)를 제어하기 위한 제어신호(CS)에는 소스 스타트 펄스(Source Start Pulse : GSP), 소스 쉬프트 클럭(Source Shift Clock : SSC), 소스 출력 신호(Source Output Enable : SOE) 및 극성신호(Polarity : POL)등이 포함된다. 그리고 타이밍 콘트롤러(60)는 시스템(70)으로부터 공급되는 데이터(R,G,B)를 재정렬하여 데이터 드라이버(64)로 공급한다.
DC/DC 변환부(74)는 전원 공급부(62)로부터 입력되는 3.3V의 전압을 승압 또는 감압하여 액정표시패널(52)로 공급되는 전압을 발생한다. 이와 같은 DC/DC 변환부(72)는 감마 기준전압, 게이트 하이전압(VGH), 게이트 로우전압(VGL) 및 공통전 압(Vcom)등을 생성한다.
인버터(76)는 전원공급부(62) 또는 시스템(70) 중 어느 하나에서 공급되는 구동전압(Vinv)을 이용하여 백라이트(78)를 구동시킨다. 백라이트(78)는 인버터(76)에 의해 제어되어 빛을 생성하여 액정표시패널(52)로 공급한다.
한편, 이러한 종래의 액정표시장치의 액정표시패널(52)에는 외부환경과 무관하게 일정한 광이 백라이트(78)로부터 공급됨으로써 외부 조도가 패널 휘도보다 밝은 곳에서는 시인성이 떨어지고, 외부조도가 어두워 상대적으로 패널 휘도가 지나치게 밝을 경우는 불필요한 소비전력을 사용하게 되는 문제가 있다. 이러한 문제를 해결하고자 포토 다이오드(diode) 등의 포토 센서를 이용하여 외부광을 감지하고 감지된 결과에 따라, 사용자의 조작에 의해 백라이트(78)의 밝기를 조절하는 기술이 제안되었다. 그러나, 별도로 포토 센서를 추가하는 경우에는 그에 따른 부품 비용이 증가하는 단점이 있다.
뿐만 아니라 포토 센서를 이용하여 외부광(53)을 감지하고 감지 결과에 따라 백라이트의 밝기를 조절하는 기술은 액정표시패널(52) 전체에 공급되는 백라이트의 밝기를 조절할 수 있을 뿐 액정표시패널(52)의 특정영역에만 선택적으로 백라이트의 밝기를 증가시킬 수 없는 문제가 있다. 그 결과, 도 2에 도시된 바와 같이 외부광(53) 등이 액정표시패널(52)의 일부에만 비치게 되어 외부광(53)이 비추어지는 영역(이하 "조도영역" 이라 한다)(P1)이 외부광(53)이 비추지 않는 영역(이하 "비조도영역" 이라 한다)(P2)에 비하여 콘트라스트비가 저하되는 문제가 발생된다.
따라서, 본 발명의 목적은 제조비용을 절감함과 아울러 콘트라스트비의 저하를 방지할 수 있는 액정표시장치와 그의 제조방법 및 구동방법를 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명에 따른 액정표시장치는 액정표시패널과; 상기 액정표시패널 내에 형성되어 액정표시패널로 조사되는 외부광을 센싱하는 포토센싱소자와; 상기 포토센싱소자에 의한 센싱결과에 따라 상기 외부광에 의한 조도분포를 판단하는 집적회로부와; 상기 집적회로부로부터 판단된 조도분포에 따라 독립적으로 상기 액정표시패널에 광을 공급하는 광원들이 매트릭스 형태로 배열된 백라이트와; 상기 백라이트를 구동시키는 백라이트 구동부를 구비하는 것을 특징으로 한다.
상기 집적회로부로부터의 조도분포에 대한 정보를 가지는 아날로그 신호를 디지털 신호로 변환하는 아날로그 디지털 변환기와; 상기 아날로그-디지털 변환기로부터의 디지털 신호를 이용하여 조도분포 데이터를 저장하는 메모리와; 상기 메모리로부터의 조도분포 데이터를 이용하여 상기 다수의 광원들을 제어하기 위한 제어신호를 생성하고 상기 제어신호를 상기 백라이트 구동부에 공급하는 타이밍 콘트롤러를 더 구비하는 것을 특징으로 한다.
상기 백라이트 구동부는 상기 광원들 각각에 독립적인 구동전압을 공급하는 인버터 회로부들과; 상기 제어신호를 이용하여 상기 인버터 회로부들을 제어하는 인버터 제어부를 포함하는 것을 특징으로 한다.
상기 액정표시패널은 액정을 사이에 두고 합착된 박막 트랜지스터 어레이 기판 및 컬러필터 어레이 기판으로 구성되고, 상기 포토센싱소자는 상기 박막 트랜지스터 어레이 기판에 형성된 것을 특징으로 한다.
상기 박막 트랜지스터 어레이 기판은 서로 교차되게 형성되어 화소영역을 정의하는 게이트 라인 및 데이터 라인과; 상기 게이트 라인 및 데이터 라인의 교차영역에 위치하는 제1 박막 트랜지스터와; 상기 제1 박막 트랜지스터와 접속되며 상기 화소영역에 위치하는 화소전극과; 상기 화소전극에 충전되는 화소전압을 저장하는 제1 스토리지 캐패시터를 포함하는 것을 특징으로 한다.
상기 포토 센싱소자는 상기 외부광을 센싱하기 위한 센서 박막 트랜지스터와; 상기 게이트 라인과 나란하게 형성되어 상기 센서 박막 트랜지스터에 제1 구동전압을 공급하는 제1 구동전압 공급라인과; 상기 제1 구동전압 공급라인과 나란하게 형성되어 상기 센서 박막 트랜지스터에 제2 구동전압을 공급하기 위한 제2 구동전압 공급라인과; 상기 센서 박막 트랜지스터에 의해 센싱된 신호를 저장하기 위한 제2 스토리지 캐패시터와; 상기 제1 스토리지 캐패시터와 상기 집적회로 사이에 위치하여 상기 센싱 신호를 선택적으로 상기 집적회로에 공급하기 위한 제2 박막 트랜지스터와; 제2 박막 트랜지스터로부터의 센싱 신호를 상기 집적회로부에 전달하기 위한 센싱신호전달라인을 포함하는 것을 특징으로 한다.
상기 센서 박막 트랜지스터는 기판 상에 형성되며 상기 제2 구동전압 공급라인과 접속된 제1 게이트 전극과; 상기 제1 게이트 전극을 덮도록 형성된 게이트 절연막과; 상기 게이트 절연막을 사이에 두고 상기 제1 게이트 전극과 중첩되는 제1 반도체 패턴과; 상기 제1 반도체 패턴과 접촉되며 상기 제1 구동전압 공급라인과 전기적으로 접속된 제1 소스전극과; 상기 제1 소스전극과 마주보는 제1 드레인 전극을 구비하는 것을 특징으로 한다.
상기 센서 박막 트랜지스터를 덮도록 형성된 보호막과; 상기 보호막 및 게이트 절연막을 관통하여 상기 제1 구동전압 공급라인을 노출시키는 제1 홀과; 상기 제1 홀을 덮도록 형성되는 투명전극 패턴을 구비하고, 상기 제1 소스전극과 제1 구동전압 공급라인은 상기 투명전극 패턴에 의해 전기적으로 접속되는 것을 특징으로 한다.
상기 제1 스토리지 캐패시터는 상기 제1 게이트 전극과 접속되는 제1 스토리지 하부전극과; 상기 게이트 절연막을 사이에 두고 상기 제1 스토리지 하부전극과 중첩되며 상기 제1 드레인 전극과 접속된 제1 스토리지 상부전극을 포함하는 것을 특징으로 한다.
상기 제2 박막 트랜지스터는 상기 게이트 라인에서 신장된 제2 게이트 전극과; 상기 게이트 절연막을 사이에 두고 상기 제2 게이트 전극과 중첩되는 제2 반도체 패턴과; 상기 제2 반도체 패턴과 전기적으로 접속되는 제2 소스전극과; 상기 제2 소스전극과 마주보며 상기 센싱신호전달라인과 접속된 제2 드레인 전극을 구비하는 것을 특징으로 한다.
상기 제1 박막 트랜지스터는 상기 게이트 라인에서 신장된 제3 게이트 전극과; 상기 게이트 절연막을 사이에 두고 상기 제3 게이트 전극과 중첩되게 형성되는 제3 반도체 패턴과; 상기 제3 반도체 패턴과 전기적으로 접속됨과 아울러 상기 데이터 라인에서 신장된 제3 소스전극과; 상기 제3 소스전극과 마주보며 상기 화소전극과 접속된 제3 드레인 전극을 구비하는 것을 특징으로 한다.
상기 액정표시패널의 게이트 라인에 게이트 신호를 공급하는 게이트 구동부와; 상기 액정표시패널의 데이터 라인에 데이터 신호를 공급하는 데이터 구동부를 더 포함한다.
본 발명에 따른 액정표시장치의 구동방법은 액정표시패널 내에 형성된 포토센싱소자를 이용하여 액정표시패널에 조사되는 외부광을 센싱하는 단계와; 상기 포토센싱소자에 의한 센싱결과 따라 상기 외부광에 의한 조도분포를 판단하는 단계와; 상기 조도분포에 따라 상기 액정표시패널에 공급되는 광량을 조절하는 단계를 포함하는 것을 특징으로 한다.
상기 조도분포에 따라 상기 광량을 조절하는 단계는 상기 포토센싱소자에 의해 센싱된 신호를 디지털 신호로 변환하는 단계와; 상기 디지털 신호를 이용하여 조도분포 데이터를 생성하는 단계와; 상기 조도분포 데이터를 이용하여 상기 액정표시패널에 광을 공급하는 다수의 광원을 제어하기 위한 제어신호를 생성하는 단계와; 상기 제어신호를 이용하여 상기 광원으로부터의 광량을 선택적으로 조절하는 단계를 포함하는 것을 특징으로 한다.
상기 광량을 조절하는 단계는 상기 액정표시패널에 외부광이 조사되는 영역에는 상기 외부광이 조사되는 영역을 제외한 영역에 비하여 상대적으로 많은 양의 광을 공급하는 것을 특징으로 한다.
본 발명에 따른 액정표시장치의 제조방법은 외부광을 센싱하기 위한 포토센싱소자를 구비하는 액정표시패널을 형성하는 단계와; 상기 포토센싱소자에 의한 센싱결과에 따라 상기 외부광에 의한 조도분포를 판단하기 위한 집적회로부를 마련하는 단계와; 상기 집적회로부로부터 판단된 조도분포에 따라 독립적으로 상기 액정표시패널에 광을 공급하는 광원들을 마련하는 단계를 포함하고, 상기 액정표시패널을 형성하는 단계는 상기 포토센싱소자를 구비하는 박막 트랜지스터 어레이 기판을 형성하는 단계와; 상기 박막 트랜지스터 어레이 기판과 마주보는 컬러필터 어레이 기판을 형성하는 단계와; 상기 박막 트랜지스터 어레이 기판과 상기 컬러필터 어레이 기판을 합착하는 단계를 포함하는 것을 특징으로한다.
상기 포토센싱소자를 구비하는 박막 트랜지스터 어레이 기판을 형성하는 단계는 기판 상에 게이트 라인, 센서 박막 트랜지스터의 제1 게이트 전극, 제1 박막 트랜지스터의 제2 게이트 전극, 제2 박막 트랜지스터의 제3 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계와; 상기 게이트 패턴이 형성된 기판 상에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상에 상기 제1 게이트 전극과 중첩되는 제1 반도체 패턴, 상기 제2 게이트 전극과 중첩되는 제2 반도체 패턴, 제3 게이트 전극과 중첩되는 제3 반도체 패턴을 형성하는 단계와; 상기 게이트 절연막을 사이에 두고 상기 게이트 라인과 교차되는 데이터 라인, 제1 반도체 패턴과 각각 접속되며 서로 마주보게 위치하는 제1 소스전극 및 제1 드레인 전극, 상기 제2 반도체 패턴과 각각 접속되며 서로 마주보게 위치하는 제2 소스전극과 제2 드레인 전극, 상기 제3 반도체 패턴과 각각 접속되며 서로 마주보게 위치하는 제3 소스전극 및 제3 드레인 전극을 포함하는 소스/드레인 패턴을 형성하여 상기 센서 박막 트랜지스터 및 제2 박막 트랜지스터를 포함하는 포토센싱소자를 형성함과 아울러 제1 박막 트랜지스터를 단계와; 상기 제1 박막 트랜지스터의 제2 드레인 전극을 노출시키는 제1 홀을 가지는 보호막을 형성하는 단계와; 상기 제1 홀을 통해 상기 제2 드레인 전극과 접속되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 게이트 패턴을 형성하는 단계는 상기 게이트 라인과 나란하게 형성되어 상기 센서 박막 트랜지스터에 제1 구동전압을 공급하는 제1 구동전압 공급라인과, 상기 제1 게이트 전극과 접속됨과 아울러 상기 제1 구동전압 공급라인과 나란한 제2 구동전압 공급라인과, 상기 게이트 라인과 나란하며 상기 제2 구동전압 공급라인에서 신장된 제1 스토리지 하부전극을 형성하는 단계를 포함한다.
상기 소스/드레인 패턴을 형성하는 단계는 상기 게이트 절연막을 사이에 두고 상기 제1 스토리지 하부전극과 중첩되게 형성되어 상기 제1 스토리지 하부전극과 제1 스토리지 캐패시터를 이루는 제1 스토리지 상부전극을 형성하는 단계를 포함한다.
상기 센서 박막 트랜지스터에 의해 센싱된 신호를 저장하기 위한 제2 스토리지 캐패시터를 형성하는 단계를 더 포함하고, 상기 제2 스토리지 캐패시터를 형성하는 단계는 상기 센서 박막 트랜지스터의 제1 드레인전극 및 상기 제2 박막 트랜지스터의 제2 소스전극 사이에 위치하는 제2 스토리지 전극과, 상기 게이트 절연막을 사이에 두고 상기 제2 스토리지 전극과 중첩되는 상기 제2 구동전압 공급라인을 포함하는 제2-1 스토리지 캐패시터를 형성하는 단계와; 상기 제2 스토리지 전극 과, 상기 게이트 절연막을 사이에 두고 상기 제2 스토리지 전극과 중첩되는 상기 제1 구동전압 공급라인을 포함하는 제2-2 스토리지 캐패시터를 형성하는 단계와; 상기 제2 스토리지 전극과, 보호막을 사이에 두고 상기 제2 스토리지 전극과 중첩되며 상기 제2 구동전압 공급라인을 노출시키는 제2 홀을 통해 상기 제2 구동전압 공급라인과 접촉되는 제2 투명전극 패턴을 포함하는 제2-3 스토리지 캐패시터를 형성하는 단계를 포함한다.
상기 화소전극을 형성하는 단계는 상기 게이트 절연막 및 보호막을 관통하여 상기 제1 구동전압 공급라인을 노출시키는 제3 홀을 통해 상기 제1 구동전압 공급라인과 접촉됨과 아울러 상기 보호막을 관통하여 상기 센싱 박막 트랜지스터의 제1 소스전극을 노출시키는 제4 홀을 통해 상기 제1 소스전극과 접촉되는 제1 투명전극 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
상기 소스/드레인 패턴을 형성하는 단계는 상기 데이터 라인과 나란하게 위치함과 아울러 상기 제2 박막 트랜지스터의 제3 드레인 전극과 접속되는 센싱신호 전달라인을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 3 내지 도 10e를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 3은 본 발명의 실시예에 의한 액정표시장치를 개략적으로 나타내는 블럭도이다.
도 3에 도시된 액정표시장치는 포토센서가 액정표시패널(152)의 박막 트랜지스터 어레이 기판의 박막 패턴들과 동시에 형성된다. 이에 따라, 종래 대비 외부에서 장착되는 별도의 포토 다이오드(diode) 등의 센서소자가 필요 없게 됨으로써 비용이 절감되고 액정표시패널(152) 내에 직접 형성됨으로써 센서의 신뢰성 또한 향상된다. 뿐만 아니라 센서소자에 의한 외부광 센싱을 이용하여 액정표시패널(152)의 조도영역에만 선택적으로 백라이트로부터의 광량을 증가시킬 수 있게 되어 콘트라스트비의 저하를 방지할 수 있게 된다.
이하, 도 3 내지 도 5를 참조하여 본 발명에 따른 액정표시장치의 구성 및 작용 효과를 상세히 설명한다.
도 3을 참조하면, 본 발명의 액정표시장치는 액정표시패널(152)과, 액정표시패널(152)의 데이터라인들(DL1 내지 DLm)에 데이터신호를 공급하기 위한 데이터 구동부(164)와, 게이트라인들(GL1 내지 GLn)에 스캔신호를 공급하기 위한 게이트 구동부(166)와, 액정표시패널(152)의 리드아웃 라인(read-out line)(RL1 내지 RLm)들이 공통으로 접속된 리드아웃 집적회로부(202)와, 리드아웃 집적회로부(202)로부터의 아날로그전압을 디지털 신호로 변환하는 아날로그-디지털 변환기(Analog-Digital Convertor : ADC)(220)와, 데이터 구동부(164)에 감마전압을 공급하기 위한 감마전압 공급부(168)와, 시스템(170)으로부터 공급되는 동기신호를 이용하여 데이터 구동부(164)와 게이트 구동부(166)를 제어하기 위한 타이밍 콘트롤러(160)와, 타이밍 콘트롤러(160)에 접속된 메모리(206), 전원 공급부(162)로부터 공급되는 전압을 이용하여 액정표시패널(152)에 공급되는 전압들을 발생하기 위한 DC/DC 변환부(174)와, 독립적으로 구동가능한 광원들로 구성되는 백라이트(212)와, 상기 백라이트(212)의 광원들 각각을 독립적으로 구동시키는 백라이트 구동부(210)를 구비한다.
시스템(170)은 수직/수평 동기신호(Vsync, Hsync), 클럭신호(DCLK), 데이터 인에이블 신호(DE) 및 데이터(R,G,B)를 타이밍 콘트롤러(160)로 공급한다.
액정표시패널(152)은 액정을 사이에 두고 블랙 매트릭스, 컬러필터 등의 박막 패턴을 포함하는 컬러필터 어레이 기판과 박막 트랜지스터 등을 포함하는 박막 트랜지스터 어레이 기판이 합착됨으로써 형성되며 m×n 개의 액정셀들이 매트릭스 타입으로 배열된 구조를 가진다.
도 4는 도 3의 액정표시패널(152)에서의 액정셀들 중 어느 하나의 액정셀에 대응되는 박막 트랜지스터 어레이 기판(190)을 나타내는 평면도이고, 도 5는 도 4에 도시된 Ⅰ-Ⅰ'선, Ⅱ-Ⅱ'선 및 Ⅲ-Ⅲ'선을 각각 절취하여 도시한 단면도이다.
도 5 및 도 6에 도시된 박막 트랜지스터 어레이 기판(190)은 하부기판(142) 위에 게이트 절연막(144)을 사이에 두고 교차하게 형성된 게이트 라인(102) 및 데이터 라인(104)과, 그 교차부마다 형성된 화소(Pixel)스위칭 TFT(이하 "제1 TFT"라 한다.)(106)와, 그 교차구조로 마련된 셀영역에 형성된 화소전극(118), 화소전극(118)을 사이에 두고 데이터 라인(104)과 나란하게 형성된 리드아웃 라인(Read-Out Line)(204), 게이트 라인(102)과 나란하게 형성되는 제1 및 제2 구동전압공급라인(152,171), 제1 및 제2 구동전압공급라인(152,171) 사이에 위치하며 제1 및 제2 구동전압공급라인(152,171)으로부터의 제1 및 제2 구동전압이 공급되는 센서 TFT(140), 전단 게이트 라인(102)과 리드아웃 라인(204)의 교차영역에 형성된 스위칭 TFT(이하 "제2 TFT" 라 한다.)(170)와, 제2 구동전압공급라인(171)과 화소전극(118)의 중첩부에 형성된 화소 데이터 저장용 스토리지 캐패시터(이하, "제1 스토리지 캐패시터" 라 한다.)와, 제2 TFT(170)와 센서 TFT(140) 사이에 위치하는 센싱 신호 저장용 스토리지 캐패시터(이하, "제2 스토리지 캐패시터"라 한다)(180)를 구비한다.
제1 TFT(106)는 게이트 라인(102)에 접속된 게이트 전극(108a)과, 데이터 라인(104)에 접속된 소스 전극(110a)과, 화소 전극(118)에 접속된 드레인 전극(112a)과, 게이트 전극(108a)과 중첩되고 소스 전극(110a)과 드레인 전극(112a) 사이에 채널을 형성하는 활성층(114a)을 구비한다. 활성층(114a)은 소스전극(110a) 및 드레인전극(112a)과 부분적으로 중첩되게 형성되고 소스전극(110a)과 드레인전극(112a) 사이의 채널부를 더 포함한다. 활성층(114a) 위에는 소스전극(110a) 및 드레인전극(112a)과 오믹접촉을 위한 오믹접촉층(148a)이 더 형성된다. 여기서, 통상적으로 활성층(114a) 및 오믹접촉층(148a)을 반도체 패턴(145a)이라 명명한다.
이러한 제1 TFT(106)는 게이트 라인(102)에 공급되는 게이트 신호에 응답하여 데이터 라인(104)에 공급되는 화소전압 신호가 화소전극(118)에 충전되어 유지되게 한다.
화소전극(118)은 보호막(150)을 관통하는 제1 접촉홀(115a)을 통해 TFT(106)의 드레인전극(112a)과 접속된다. 화소전극(118)은 충전된 화소전압에 의해 도시하지 않은 상부 기판(예를 들어, 컬러필터 어레이 기판)에 형성되는 공통 전극과 전 위차를 발생시키게 된다. 이 전위차에 의해 TFT 어레이 기판과 컬러필터 어레이 기판 사이에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소전극(118)을 경유하여 입사되는 광을 상부 기판 쪽으로 투과시키게 된다.
제1 스토리지 캐패시터(120)는 제2 구동전압공급라인(171)에서 신장된 제1 스토리지 하부전극(121), 게이트 절연막(144)을 사이에 두고 제1 스토리지 하부전극(121)과 중첩되는 제1 스토리지 상부전극(123)으로 구성된다. 제1 스토리지 상부전극(123)은 보호막(150)을 관통하여 제2 접촉홀(115b)을 통해 화소전극(118)과 접촉된다.
이러한 제1 스토리지 캐패시터(120)는 화소 전극(118)에 충전된 화소전압이 다음 화소전압이 충전될 때까지 유지되게 한다.
센서 TFT(140)는 제2 구동전압 공급라인(171)에서 신장된 게이트 전극(108b)과, 게이트 절연막(144)을 사이에 두고 게이트 전극(108b)과 중첩되는 활성층(114b), 활성층(114b)과 전기적으로 접속됨과 아울러 제1 구동전압 공급라인(152)과 접속된 소스전극(110b), 소스전극(110b)과 마주보는 드레인전극(112b)을 구비한다. 센서 TFT(140)의 드레인 전극(112b)은 "U" 형으로 형성되어 광을 수광하기 위한 채널 영역이 넓게 형성될 수 있게 된다.
또한, 센서 TFT(140)는 보호막(150) 및 게이트 절연막(144)을 관통하여 제1 구동전압 공급라인(152)을 일부 노출시키는 제3 접촉홀(115c) 및 보호막(150)을 관통하여 소스전극(110b)을 노출시키는 제4 접촉홀(115d)을 구비하며, 제3 접촉 홀(115c)을 통해 소스전극(110b)과 접촉되고 제4 접촉홀(115d)을 통해 제1 구동전압 공급라인(152)과 접촉되는 제1 투명전극 패턴(155)을 구비한다. 이러한, 제1 투명전극 패턴(155)은 소스전극(110b)과 제1 구동전압 공급라인(152)을 전기적으로 연결시키는 역할을 한다. 활성층(114b)은 소스전극(110b) 및 드레인전극(112b)과 부분적으로 중첩되게 형성되고 소스전극(110b)과 드레인전극(112b) 사이의 채널부를 더 포함한다. 활성층(114b) 위에는 소스전극(110b) 및 드레인전극(112b)과 오믹접촉을 위한 오믹접촉층(148b)이 더 형성된다. 이러한, 센서 TFT(140)는 패널에 입사되는 외부광을 감시하는 역할을 한다.
제2 스토리지 캐패시터(180)는 적어도 3 이상의 스토리지 캐패시터로 이루어진다. 도 5에서는 게이트 절연막(144)을 사이에 두고 서로 중첩되는 제2 스토리지 전극(182)과 제2 구동전압공급라인(171)으로 이루어지는 제2-1 스토리지 캐패시터(180a), 게이트 절연막(144)을 사이에 두고 서로 중첩되는 제2 스토리지 전극(182)과 제1 구동전압공급라인(152)으로 이루어지는 제2-2 스토리지 캐패시터(180b), 보호막(150)을 사이에 두고 서로 중첩되는 제2 스토리지 전극(182)과 제2 투명전극 패턴(156)으로 이루어지는 제2-3 스토리지 캐패시터(180c)를 나타내었다. 여기서, 제2 스토리지 전극(182)은 제2 TFT(170)의 소스전극(110c) 및 센서 TFT(140)의 드레인 전극(112b)과 각각 연결되며, 제2 투명전극 패턴(156)은 게이트 절연막(144) 및 보호막(150)을 관통하는 제5 접촉홀(115e)을 통해 제2 구동전압공급라인(171)과 접촉된다.
이러한, 제2 스토리지 캐패시터(180)는 포토 TFT(140)에서 발생된 광전류에 의한 전하를 저장하는 역할을 한다.
제2 TFT(170)는 전단 게이트 라인(102)의 일부분인 게이트 전극(108c)과, 제2 스토리지 전극(182)과 접속된 소스전극(110c), 소스전극(110c)과 마주보는 드레인전극(112c)과, 게이트 전극(108c)과 중첩되고 소스전극(110c)과 드레인 전극(112c) 사이에 채널을 형성하는 활성층(114c)을 구비한다. 제2 TFT(170)에서의 게이트 전극(108c)은 제1 TFT(106)에서의 게이트 전극(108a)과는 구분된다. 즉, 제1 TFT(106)에서의 게이트 전극(108a)은 게이트 라인(102)에서 돌출된 형태를 가짐에 비하여, 제2 TFT(170)에서의 게이트 전극(108c)은 실질적으로 게이트 라인(102)의 일영역을 나타내고 있다. 활성층(114c)은 소스전극(110c) 및 드레인전극(112c)과 부분적으로 중첩되게 형성되고 소스 전극(110c)과 드레인전극(112c) 사이의 채널부를 더 포함한다. 활성층(114c) 위에는 소스전극(110c) 및 드레인전극(112c)과 오믹접촉을 위한 오믹접촉층(148c)이 더 형성된다.
다시 도 3을 참조하면, DC/DC 변환부(174)는 전원 공급부(162)로부터 입력되는 전압을 승압 또는 감압하여 액정표시패널(152)로 공급되는 전압을 발생한다. 이와 같은 DC/DC 변환부(172)는 감마 기준전압, 게이트 하이전압(VGH), 게이트 로우전압(VGL) 및 공통전압(Vcom)등을 생성한다.
감마전압 공급부(168)는 다수의 감마전압을 데이터 구동부(164)로 공급한다.
데이터 구동부(164)는 타이밍 콘트롤러(160)로부터의 제어신호(CS)에 응답하여 디지털 비디오 데이터(R,G,B)를 계조값에 대응하는 아날로그 감마전압(데이터신호)으로 변환하고, 이 아날로그 감마전압을 데이터라인들(DL1 내지 DLm)에 공급한 다.
게이트 구동부(166)는 타이밍 콘트롤러(160)로부터의 제어신호(CS)에 응답하여 스캔펄스를 게이트라인들(GL1 내지 GLn)에 순차적으로 공급하여 데이터신호가 공급되는 액정표시패널(152)의 수평라인을 선택한다.
리드 아웃 집적회로부(202)는 센서 TFT(140)에서 감지되어 리드 아웃라인(204)으로 공급되는 센싱전압을 리딩함으로서 액정표시패널의 조도분포 즉, 빛을 받은 영역의 위치를 판단하는 역할을 한다.
ADC(220)는 리드아웃 집적회로부(202)로부터 아날로그 센싱전압을 디지털 신호로 변환시키고 변환된 디지털 신호를 타이밍 콘트롤러(160)에 공급한다.
타이밍 콘트롤러(160)는 시스템(170)으로부터 입력되는 수직/수평 동기신호(Vsync, Hsync) 및 클럭신호(DCLK)를 이용하여 게이트 구동부(166) 및 데이터 구동부(164)를 제어하기 위한 제어신호(CS)를 생성한다. 여기서 게이트 구동부(166)를 제어하기 위한 제어신호(CS)에는 게이트 스타트 펄스(Gate Start Pulse : GSP), 게이트 쉬프트 클럭(Gate Shift Clock : GSC), 게이트 출력 신호(Gate Output Enable : GOE)등이 포함된다. 그리고, 데이터 구동부(64)를 제어하기 위한 제어신호(CS)에는 소스 스타트 펄스(Source Start Pulse : GSP), 소스 쉬프트 클럭(Source Shift Clock : SSC), 소스 출력 신호(Source Output Enable : SOE) 및 극성신호(Polarity : POL)등이 포함된다. 그리고, 타이밍 콘트롤러(160)는 시스템(170)으로부터 공급되는 데이터(R,G,B)를 재정렬하여 데이터 구동부(164)로 공급한다.
또한, 타이밍 콘트롤러(160)는 ADC(220)로부터 공급되는 디지털 신호를 메모리(206)에 공급하고 메모리(206)로부터의 조도분포 데이터를 이용하여 백라이트 구동부(210)에 밝기 제어신호(D1 내지 Dk)를 생성하고, 생성된 밝기 제어신호(D1 내지 Dk)를 백라이트 구동부(210)에 공급한다.
메모리(206)는 타이밍 콘트롤러(160)로부터의 디지털 신호를 이용하여 외부광을 센싱한 센서 TFT(140)의 위치에 대응되는 영역과 외부광이 센싱되지 않은 영역을 구분할 수 있는 조도분포 데이터를 프레임 형식으로 저장한다. 또한, 메모리(206)는 프레임 형식으로 저장된 조도분포 데이터를 다시 타이밍 콘트롤러(160)에 공급한다.
백라이트 구동부(210)는 타이밍 컨트롤러(160)의 제어하에 전원 공급부(162)로부터 공급되는 백라이트 구동전압(Vinv)을 이용하여 백라이트(212) 내의 다수의 광원들을 독립적으로 구동시킨다.
이하, 도 6을 참조하여 백라이트 구동부(210) 및 백라이트(212)에 대하여 상세히 설명하면 다음과 같다.
백라이트(212)는 액정표시패널(152) 뒤에서 매트릭스 형태로 배열되며 독립적으로 구동이 가능한 구조를 가지는 제1 내지 제k 광원(212a 내지 212k)으로 이루어진다. 여기서, 광원(210a 내지 210k)으로는 예를 들어, LED 등이 이용될 수 있다.
백라이트 구동부(210)는 각각의 광원(212a 내지 212k)과 대응되는 제1 내지 제k 인버터 회로부들(210a 내지 210k)과, 제1 내지 제k 인버터 회로부들(210a 내지 210k)을 제어하는 인버터 제어부(220)를 포함한다. 인버터 제어부(220)는 타이밍 콘트롤러(160)로부터의 제1 내지 제K 밝기 제어신호(D1 내지 Dk)를 이용하여 제1 내지 제k 인버터 회로부들(210a 내지 210k)을 제어한다.
이러한, 구성을 가지는 백라이트 구동부(210)는 타이밍 컨트롤러(160)로부터의 제1 내지 제K 밝기 제어신호(D1 내지 Dk)에 의해 조도 분포에 따라 광원들을 독립적으로 구동시킬 수 있게 된다. 즉, 백라이트 구동부(210)의 인버터 제어부(220)는 외부광이 비추어지는 조도영역(P1)과 중첩되는 영역에 위치하는 광원들에 더 많은 양의 고압을 공급함으로써 액정표시패널(152)의 조도영역(P1)에 많은 양의 광을 공급함으로써 콘트라스트비를 증가시킬 수 있게 된다.
이러한 구성을 가지는 액정표시장치는 포토 센서가 액정표시패널(152) 내부에 위치하므로 포토센서를 추가할 필요가 없게 됨으로써 비용이 절감된다.
뿐만 아니라, 독립적으로 구동이 가능하며 액정표시패널(152) 뒤에 매트릭스 형태로 배열된 광원들을 구비함으로써 조도분포에 따라 차별화된 휘도를 가지는 광을 액정표시패널에 공급할 수 있게 된다. 이에 따라, 액정표시패널(152)의 조도영역(P1)에 대응되는 광원들의 휘도를 증가시킬 수 있게 됨으로써 조도영역(P1)에의 콘트라스트비 저하를 방지할 수 있게 된다.
이러한, 구조를 가지는 본 발명에서의 액정표시장치에서의 광센싱 과정에서 광원들의 독립적 구동에 이르기까지의 구동과정을 구체적으로 설명하면 다음과 같다.
먼저, 도 7에 도시된 회로도를 참조하면, 센서 TFT(140)의 소스전극(110b)에 제1 구동전압(Vdrv)(예를 들어, 10V 정도의 전압)이 인가됨과 아울러 센서 TFT(140)의 게이트 전극(108b)으로 제2 구동전압(Vbias)(예를 들어, -5V 정도의 전압)이 인가되고 도 2와 같이 액정표시패널(152)의 일정영역에만 외부광이 조사되면 외부광이 조사된 조도영역(P1)에 위치하는 센서 TFT(140)의 활성층(114b)에 소정의 광이 센싱된다. 이에 따라, 센서 TFT(140)의 소스전극(110b)에서 채널을 경유하여 드레인전극(112b)으로 흐르는 광전류(Photo Current) 패스가 형성된다. 광전류는 센서 TFT(140)의 드레인전극(112b)에서 제2 스토리지 전극(182)으로 흐르게 된다. 이에 따라, 제2 구동전압 공급라인(171)과 제2 스토리지 전극(182)에 의한 제2-1 스토리지 캐패시터(180a), 제2 스토리지 전극(182)과 제1 구동전압공급라인(152)에 의한 제2-2 스토리지 캐패시터(180b), 제2 스토리지 전극(182)과 제2 투명전극 패턴(156)에 의한 제2-3 스토리지 캐패시터(180c) 들을 포함하는 제2 스토리지 캐패시터(180)에 광전류에 의한 센싱전압이 충전되게 된다. 이와 같이 제2 스토리지 캐패시터(180)에 충전된 센싱전압은 제2 TFT(170) 및 리드아웃 라인(204)을 경유하여 리드아웃 집적회로(Read Out IC)부(202)로 전달되게 된다.
이와 같이, 리드아웃 집적회로(Read Out IC)부(202)에서 센싱된 아날로그 전압은 ADC(220)를 통해 디지털 신호로 변환된 후 타이밍 콘트롤러(160)로 공급된다.
타이밍 콘트롤러(160)는 ADC로(220)부터 공급되는 디지털 신호를 메모리(206)에 공급하고, 메모리(206)는 타이밍 콘트롤러(160)로부터의 디지털 신호를 이용하여 액정표시패널(152)에서 외부광을 센싱한 센서 TFT(140)의 위치에 대응되는 조도영역(P1)과 외부광이 센싱되지 않은 비조도영역(P2)을 구분할 수 있는 조도 분포 데이터를 프레임 형식으로 저장한다.
예를 들어, 도 8에 도시된 바와 같이 액정표시패널(152)에서 외부광이 조사되지 않은 비조도영역(P2)과 외부광이 조사되는 조도영역(P1)에 대한 정보를 가지는 조도분포 데이터는 메모리(206)에 각각 "0"의 디지털 값과 "1"의 디지털 값으로 각각 저장된다.
메모리(206)로부터의 조도분포 데이터는 타이밍 콘트롤러(160)에 공급되고 타이밍 콘트롤러(160)는 메모리(206)로부터의 조도분포 데이터를 이용하여 밝기 제어신호(D1 내지 Dk)를 생성하고, 생성된 밝기 제어신호(D1 내지 Dk)를 백라이트 구동부(210)에 공급한다. 백라이트 구동부(210)는 밝기 제어신호(D1 내지 Dk)를 이용하여 백라이트(212)의 다수의 광원들의 광량을 독립적으로 제어할 수 있게 된다.
이하, 도 9에 도시된 바와 같이 액정표시패널을 4개의 단위영역 즉, 제1 내지 제4 영역(A,B,C,D)으로 구분하고 각각의 단위영역(A,B,C,D) 마다 하나의 광원이 위치하는 경우를 예를 들어 설명하면 다음과 같다.
백라이트 구동부(210)의 인버터 제어부(220)는 타이밍 콘트롤러(160)로부터 제1 내지 제4 밝기 제어신호(D1 내지 D4)를 공급받아 제1 내지 제4 인버터회로부(210a 내지 210d)를 제어하게 된다. 즉, 인버터 제어부(220)는 PWM 또는 PAM 제어신호인 제1 밝기 제어신호(D1)를 제1 인버터 회로부(210a)에 공급하고, 제2 밝기 제어신호(D2)를 제2 인버터 회로부(210b)에 공급하고, 제3 밝기 제어신호(D3)를 제3 인버터 회로부(210c)에 공급하고, 제4 밝기 제어신호(D4)를 제4 인버터 회로부(210d)에 공급한다. 제1 인버터 회로부(210a)는 액정표시패널(152)의 제1 영 역(A)과 대응되는 제1 광원(212a)을 구동시키고, 제2 인버터 회로부(210b)는 액정표시패널(152)의 제2 영역(B)과 대응되는 제2 광원(212b)을 구동시키고, 제3 인버터 회로부(210c)는 액정표시패널(152)의 제3 영역(C)과 대응되는 제3 광원(212c)을 구동시키고, 제4 인버터 회로부(210d)는 액정표시패널(152)의 제4 영역(D)과 대응되는 제4 광원(212d)을 구동시킨다.
여기서, 제2 영역(B)이 조도 영역(P1)인 경우, 제2 인버터 회로부(210b)는 타이밍 콘트롤러(160)로부터의 제2 밝기 제어신호(D2)에 대응되는 구동전압(또는 구동전류)을 제2 광원(212b)에 공급함으로써 제2 광원(212b)은 조도에 따라 감소되는 콘트라스트비의 저하를 보상할 수 있는 광을 액정표시패널(152)에서의 제2 영역(B)에 공급하게 된다. 그 결과, 액정표시패널(152)의 조도영역(P1)에의 콘트라스트비 저하를 방지할 수 있게 된다.
이하, 도 10a 내지 도 10e를 참조하여 센서 TFT를 포함하는 액정표시패널의 제조방법을 구체적으로 살펴 본다.
먼저, 하부기판(142) 상에 스퍼터링 방법 등의 증착방법을 통해 게이트 금속층이 형성된 후 포토리쏘그래피 공정과 식각공정으로 게이트 금속층이 패터닝됨으로써 도 10a에 도시된 바와 같이, 게이트라인(102), 제1 TFT(106)의 게이트전극(108a), 제2 TFT(170)의 게이트 전극(108c), 제1 구동전압 공급라인(152), 제2 구동전압 공급라인(171), 제2 구동전압 공급라인(171)에서 신장된 센서 TFT(140)의 게이트전극(108b) 및 제1 스토리지 하부 전극(121)을 포함하는 게이트 패턴들이 형성된다. 여기서, 제2 구동전압 공급라인(171)은 제1 스토리지 캐패시터(180)의 제1 스토리지 하부전극(121) 및 센서 TFT(140)의 게이트전극(108b)과 일체화된다.
게이트 패턴들이 형성된 하부기판(142) 상에 PECVD 등의 증착방법을 통해 게이트 절연막(144)이 형성된다. 게이트 절연막(144)이 형성된 하부기판(142) 상에 비정질 실리콘층, n+ 비정질 실리콘층이 순차적으로 형성된다.
이후, 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 비정질 실리콘층, n+ 비정질 실리콘층이 패터닝됨으로써 도 10b에 도시된 바와 같이 제1, 제2 TFT(106,170) 및 센서 TFT(140)들에 각각 대응되는 반도체 패턴(145a,145b,145c)들이 형성된다. 여기서, 반도체 패턴(145a,145b,145c)들은 활성층(114a,114b,114c) 및 오믹접촉층(148a,148b,148c)의 이중층으로 이루어진다.
반도체 패턴(145a,145b,145c)들이 형성된 하부기판(142) 상에 소스/드레인 금속층이 순차적으로 형성된 후 마스크를 이용한 포토리쏘그래피 공정 및 식각공정 등을 이용하여 도 10c에 도시된 바와 같이 데이터 라인(104), 제1 TFT(106)의 소스전극(110a) 및 드레인 전극(112a), 제2 TFT(170)의 소스전극(110c) 및 드레인 전극(112c), 센서 TFT(140)의 소스전극(110b) 및 드레인 전극(112b), 게이트 절연막(144)을 사이에 두고 제1 스토리지 하부전극(121)과 중첩되는 제1 스토리지 상부전극(123), 센서 TFT(140)의 드레인 전극(112b)과 접속된 제2 스토리지 전극(182)을 포함하는 소스/드레인 패턴들이 형성된다.
이후, 소스/드레인 패턴들이 형성된 게이트 절연막(144) 상에 PECVD 등의 증착방법으로 보호막(150)이 전면 형성된 후 포토리쏘그래피 공정과 식각공정으로 패터닝됨으로써 도 10d에 도시된 바와 같이 제1 TFT(106)의 드레인 전극(112a)을 노 출시키는 제1 접촉홀(115a), 제1 스토리지 상부전극(123)을 노출시키는 제2 접촉홀(115b), 제1 구동전압 공급라인(152)을 노출시키는 제3 접촉홀(115c), 센서 TFT(140)의 소스전극(110b)을 노출시키는 제4 접촉홀(115d), 제2 스토리지 캐패시터(180)에서의 제2 구동전압 공급라인(171)을 노출시키는 제5 접촉홀(115e)이 형성된다.
보호막(150) 상에 스퍼터링 등의 증착방법으로 투명전극 물질이 전면 증착된 후 포토리쏘그래피 공정과 식각공정을 통해 투명전극 물질이 패터닝됨으로써 도 10e에 도시된 바와 같이 화소전극(118), 제1 투명전극 패턴(155), 제2 투명전극 패턴(156)이 형성된다.
화소전극(118)은 제1 접촉홀(115a)을 통해 제1 TFT(106)의 드레인 전극(112a)과 접촉됨과 동시에 제2 접촉홀(115b)을 통해 제1 스토리지 상부전극(123)과 접촉된다.
제1 투명전극 패턴(155)은 제3 접촉홀(115c)을 통해 제1 구동전압 공급라인(152)과 접촉됨과 동시에 제4 접촉홀(115d)을 통해 센서 TFT(140)의 소스전극(110b)과 접촉된다.
제2 투명전극 패턴(156)은 제2 스토리지 전극(182)과 일부 중첩됨과 동시에 제5 접촉홀(115e)을 통해 제1 구동전압 공급라인(171) 접촉된다. 이에 따라, 센서 TFT를 구비하는 박막 트랜지스터 어레이 기판이 형성된다.
이후, 별도의 공정에 의해 액정셀 영역을 구획하며 액정표시장치의 구동시 빛샘을 방지하는 블랙 매트릭스, 블랙 매트릭스에 의해 구획되는 액정셀 영역에 형 성되는 컬러필터 등을 구비하는 컬러필터 어레이 기판을 형성한 후, 컬러필터 어레이 기판과 박막 트랜지스터 어레이 기판의 합착됨에 따라 센서 TFT를 포함하는 액정표시패널이 형성된다.
상술한 바와 같이, 본 발명에 따른 액정표시장치와 그의 제조 및 구동방법은 포토 센서가 액정표시패널 내부에 위치하게 되므로 별도로 액정표시장치에 포토센서를 추가할 필요가 없게 됨으로써 비용이 절감된다.
또한, 본 발명에서의 액정표시장치는 독립적으로 구동이 가능하며 액정표시패널 뒤에 매트릭스 형태로 배열된 광원들을 구비함으로써 조도분포에 따라 차별화된 광량을 가지는 광을 액정표시패널에 공급할 수 있게 된다. 이에 따라, 액정표시패널의 조도영역에 대응되는 광원들의 휘도를 증가시킬 수 있게 됨으로써 조도영역에의 콘트라스트비 저하를 방지할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (23)

  1. 액정표시패널과;
    상기 액정표시패널 내에 형성되어 액정표시패널로 조사되는 외부광을 센싱하는 포토센싱소자와;
    상기 포토센싱소자에 의한 센싱결과에 따라 상기 외부광에 의한 조도분포를 판단하는 집적회로부와;
    상기 집적회로부로부터 판단된 조도분포에 따라 독립적으로 상기 액정표시패널에 광을 공급하는 광원들을 포함하는 백라이트와;
    상기 백라이트를 구동시키는 백라이트 구동부를 구비하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 집적회로부로부터의 조도분포에 대한 정보를 가지는 아날로그 신호를 디지털 신호로 변환하는 아날로그 디지털 변환기와;
    상기 아날로그-디지털 변환기로부터의 디지털 신호를 이용하여 조도분포 데이터를 저장하는 메모리와;
    상기 메모리로부터의 조도분포 데이터를 이용하여 상기 다수의 광원들을 제어하기 위한 제어신호를 생성하고 상기 제어신호를 상기 백라이트 구동부에 공급하는 타이밍 콘트롤러를 더 구비하는 것을 특징으로 하는 액정표시장치.
  3. 제 2 항에 있어서,
    상기 백라이트 구동부는
    상기 광원들 각각에 독립적인 구동전압을 공급하는 인버터 회로부들과;
    상기 제어신호를 이용하여 상기 인버터 회로부들을 제어하는 인버터 제어부를 포함하는 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서,
    상기 액정표시패널은
    액정을 사이에 두고 합착된 박막 트랜지스터 어레이 기판 및 컬러필터 어레이 기판으로 구성되고,
    상기 포토센싱소자는 상기 박막 트랜지스터 어레이 기판에 형성된 것을 특징으로 하는 액정표시장치.
  5. 제 1 항에 있어서,
    상기 박막 트랜지스터 어레이 기판은
    서로 교차되게 형성되어 화소영역을 정의하는 게이트 라인 및 데이터 라인과;
    상기 게이트 라인 및 데이터 라인의 교차영역에 위치하는 제1 박막 트랜지스터와;
    상기 제1 박막 트랜지스터와 접속되며 상기 화소영역에 위치하는 화소전극과;
    상기 화소전극에 충전되는 화소전압을 저장하는 제1 스토리지 캐패시터를 포함하는 것을 특징으로 하는 액정표시장치.
  6. 제 5 항에 있어서,
    상기 포토 센싱소자는
    상기 외부광을 센싱하기 위한 센서 박막 트랜지스터와;
    상기 게이트 라인과 나란하게 형성되어 상기 센서 박막 트랜지스터에 제1 구동전압을 공급하는 제1 구동전압 공급라인과;
    상기 제1 구동전압 공급라인과 나란하게 형성되어 상기 센서 박막 트랜지스터에 제2 구동전압을 공급하기 위한 제2 구동전압 공급라인과;
    상기 센서 박막 트랜지스터에 의해 센싱된 신호를 저장하기 위한 제2 스토리지 캐패시터와;
    상기 제1 스토리지 캐패시터와 상기 집적회로 사이에 위치하여 상기 센싱 신호를 선택적으로 상기 집적회로에 공급하기 위한 제2 박막 트랜지스터와;
    제2 박막 트랜지스터로부터의 센싱 신호를 상기 집적회로부에 전달하기 위한 센싱신호전달라인을 포함하는 것을 특징으로 하는 액정표시장치.
  7. 제 6 항에 있어서,
    상기 센서 박막 트랜지스터는
    기판 상에 형성되며 상기 제2 구동전압 공급라인과 접속된 제1 게이트 전극과;
    상기 제1 게이트 전극을 덮도록 형성된 게이트 절연막과;
    상기 게이트 절연막을 사이에 두고 상기 제1 게이트 전극과 중첩되는 제1 반도체 패턴과;
    상기 제1 반도체 패턴과 접촉되며 상기 제1 구동전압 공급라인과 전기적으로 접속된 제1 소스전극과;
    상기 제1 소스전극과 마주보는 제1 드레인 전극을 구비하는 것을 특징으로 하는 액정표시장치.
  8. 제 7 항에 있어서,
    상기 센서 박막 트랜지스터를 덮도록 형성된 보호막과;
    상기 보호막 및 게이트 절연막을 관통하여 상기 제1 구동전압 공급라인을 노출시키는 제1 홀과;
    상기 제1 홀을 덮도록 형성되는 투명전극 패턴을 구비하고,
    상기 제1 소스전극과 제1 구동전압 공급라인은 상기 투명전극 패턴에 의해 전기적으로 접속되는 것을 특징으로 하는 액정표시장치.
  9. 제 7 항에 있어서,
    상기 제1 스토리지 캐패시터는
    상기 제1 게이트 전극과 접속되는 제1 스토리지 하부전극과;
    상기 게이트 절연막을 사이에 두고 상기 제1 스토리지 하부전극과 중첩되며 상기 제1 드레인 전극과 접속된 제1 스토리지 상부전극을 포함하는 것을 특징으로 하는 액정표시장치.
  10. 제 7 항에 있어서,
    상기 제2 박막 트랜지스터는
    상기 게이트 라인에서 신장된 제2 게이트 전극과;
    상기 게이트 절연막을 사이에 두고 상기 제2 게이트 전극과 중첩되는 제2 반도체 패턴과;
    상기 제2 반도체 패턴과 전기적으로 접속되는 제2 소스전극과;
    상기 제2 소스전극과 마주보며 상기 센싱신호전달라인과 접속된 제2 드레인 전극을 구비하는 것을 특징으로 하는 액정표시장치.
  11. 제 7 항에 있어서,
    상기 제1 박막 트랜지스터는
    상기 게이트 라인에서 신장된 제3 게이트 전극과;
    상기 게이트 절연막을 사이에 두고 상기 제3 게이트 전극과 중첩되게 형성되는 제3 반도체 패턴과;
    상기 제3 반도체 패턴과 전기적으로 접속됨과 아울러 상기 데이터 라인에서 신장된 제3 소스전극과;
    상기 제3 소스전극과 마주보며 상기 화소전극과 접속된 제3 드레인 전극을 구비하는 것을 특징으로 하는 액정표시장치.
  12. 제 1 항에 있어서,
    상기 액정표시패널의 게이트 라인에 게이트 신호를 공급하는 게이트 구동부와;
    상기 액정표시패널의 데이터 라인에 데이터 신호를 공급하는 데이터 구동부를 더 포함하는 것을 특징으로 하는 액정표시장치.
  13. 제 1 항에 있어서,
    상기 광원들은 상기 액정표시패널의 후면에 매트릭스 형태로 배열될 것을 특징으로 하는 액정표시장치.
  14. 액정표시패널 내에 형성된 포토센싱소자를 이용하여 액정표시패널에 조사되는 외부광을 센싱하는 단계와;
    상기 포토센싱소자에 의한 센싱결과 따라 상기 외부광에 의한 조도분포를 판단하는 단계와;
    상기 조도분포에 따라 상기 액정표시패널에 공급되는 광량을 조절하는 단계 를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
  15. 제 14 항에 있어서,
    상기 조도분포에 따라 상기 광량을 조절하는 단계는
    상기 포토센싱소자에 의해 센싱된 신호를 디지털 신호로 변환하는 단계와;
    상기 디지털 신호를 이용하여 조도분포 데이터를 생성하는 단계와;
    상기 조도분포 데이터를 이용하여 상기 액정표시패널에 광을 공급하는 다수의 광원을 제어하기 위한 제어신호를 생성하는 단계와;
    상기 제어신호를 이용하여 상기 광원으로부터의 광량을 선택적으로 조절하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
  16. 제 15 항에 있어서,
    상기 광량을 조절하는 단계는
    상기 액정표시패널에 외부광이 조사되는 영역에는 상기 외부광이 조사되는 영역을 제외한 영역에 비하여 상대적으로 많은 양의 광을 공급하는 것을 특징으로 하는 액정표시장치의 구동방법.
  17. 외부광을 센싱하기 위한 포토센싱소자를 구비하는 액정표시패널을 형성하는 단계와;
    상기 포토센싱소자에 의한 센싱결과에 따라 상기 외부광에 의한 조도분포를 판단하기 위한 집적회로부를 마련하는 단계와;
    상기 집적회로부로부터 판단된 조도분포에 따라 독립적으로 상기 액정표시패널에 광을 공급하는 광원들을 마련하는 단계를 포함하고,
    상기 액정표시패널을 형성하는 단계는
    상기 포토센싱소자를 구비하는 박막 트랜지스터 어레이 기판을 형성하는 단계와;
    상기 박막 트랜지스터 어레이 기판과 마주보는 컬러필터 어레이 기판을 형성하는 단계와;
    상기 박막 트랜지스터 어레이 기판과 상기 컬러필터 어레이 기판을 합착하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  18. 제 17 항에 있어서,
    상기 포토센싱소자를 구비하는 박막 트랜지스터 어레이 기판을 형성하는 단계는
    기판 상에 게이트 라인, 센서 박막 트랜지스터의 제1 게이트 전극, 제1 박막 트랜지스터의 제2 게이트 전극, 제2 박막 트랜지스터의 제3 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계와;
    상기 게이트 패턴이 형성된 기판 상에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 상에 상기 제1 게이트 전극과 중첩되는 제1 반도체 패턴, 상기 제2 게이트 전극과 중첩되는 제2 반도체 패턴, 제3 게이트 전극과 중첩되 는 제3 반도체 패턴을 형성하는 단계와;
    상기 게이트 절연막을 사이에 두고 상기 게이트 라인과 교차되는 데이터 라인, 제1 반도체 패턴과 각각 접속되며 서로 마주보게 위치하는 제1 소스전극 및 제1 드레인 전극, 상기 제2 반도체 패턴과 각각 접속되며 서로 마주보게 위치하는 제2 소스전극과 제2 드레인 전극, 상기 제3 반도체 패턴과 각각 접속되며 서로 마주보게 위치하는 제3 소스전극 및 제3 드레인 전극을 포함하는 소스/드레인 패턴을 형성하여 상기 센서 박막 트랜지스터 및 제2 박막 트랜지스터를 포함하는 포토센싱소자를 형성함과 아울러 제1 박막 트랜지스터를 단계와;
    상기 제1 박막 트랜지스터의 제2 드레인 전극을 노출시키는 제1 홀을 가지는 보호막을 형성하는 단계와;
    상기 제1 홀을 통해 상기 제2 드레인 전극과 접속되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  19. 제 18 항에 있어서,
    상기 게이트 패턴을 형성하는 단계는
    상기 게이트 라인과 나란하게 형성되어 상기 센서 박막 트랜지스터에 제1 구동전압을 공급하는 제1 구동전압 공급라인과,
    상기 제1 구동전압 공급라인과 나란한 제2 구동전압 공급라인과,
    상기 게이트 라인과 나란하며 상기 제2 구동전압 공급라인에서 신장된 제1 스토리지 하부전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치 의 제조방법.
  20. 제 19 항에 있어서,
    상기 소스/드레인 패턴을 형성하는 단계는
    상기 게이트 절연막을 사이에 두고 상기 제2 스토리지 하부전극과 중첩되게 형성되어 상기 제1 스토리지 하부전극과 제1 스토리지 캐패시터를 이루는 제1 스토리지 상부전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  21. 제 20 항에 있어서,
    상기 센서 박막 트랜지스터에 의해 센싱된 신호를 저장하기 위한 제2 스토리지 캐패시터를 형성하는 단계를 더 포함하고,
    상기 제2 스토리지 캐패시터를 형성하는 단계는
    상기 센서 박막 트랜지스터의 제1 드레인전극 및 상기 제2 박막 트랜지스터의 제2 소스전극 사이에 위치하는 제2 스토리지 전극과, 상기 게이트 절연막을 사이에 두고 상기 제2 스토리지 전극과 중첩되는 상기 제2 구동전압 공급라인을 포함하는 제2-1 스토리지 캐패시터를 형성하는 단계와;
    상기 제2 스토리지 전극과, 상기 게이트 절연막을 사이에 두고 상기 제2 스토리지 전극과 중첩되는 상기 제1 구동전압 공급라인을 포함하는 제2-2 스토리지 캐패시터를 형성하는 단계와;
    상기 제2 스토리지 전극과, 보호막을 사이에 두고 상기 제2 스토리지 전극과 중첩되며 상기 제2 구동전압 공급라인을 노출시키는 제2 홀을 통해 상기 제2 구동전압 공급라인과 접촉되는 제2 투명전극 패턴을 포함하는 제2-3 스토리지 캐패시터를 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  22. 제 18 항에 있어서,
    상기 화소전극을 형성하는 단계는
    상기 게이트 절연막 및 보호막을 관통하여 상기 제1 구동전압 공급라인을 노출시키는 제3 홀을 통해 상기 제1 구동전압 공급라인과 접촉됨과 아울러 상기 보호막을 관통하여 상기 센싱 박막 트랜지스터의 제1 소스전극을 노출시키는 제4 홀을 통해 상기 제1 소스전극과 접촉되는 제1 투명전극 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  23. 제 18 항에 있어서,
    상기 소스/드레인 패턴을 형성하는 단계는
    상기 데이터 라인과 나란하게 위치함과 아울러 상기 제2 박막 트랜지스터의 제3 드레인 전극과 접속되는 센싱신호 전달라인을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
KR1020060056744A 2006-06-23 2006-06-23 액정표시장치와 그의 제조 및 구동방법 KR101284926B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060056744A KR101284926B1 (ko) 2006-06-23 2006-06-23 액정표시장치와 그의 제조 및 구동방법
US11/637,096 US8624821B2 (en) 2006-06-23 2006-12-12 Liquid crystal display device and fabricating method and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060056744A KR101284926B1 (ko) 2006-06-23 2006-06-23 액정표시장치와 그의 제조 및 구동방법

Publications (2)

Publication Number Publication Date
KR20070121915A true KR20070121915A (ko) 2007-12-28
KR101284926B1 KR101284926B1 (ko) 2013-07-10

Family

ID=38873096

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060056744A KR101284926B1 (ko) 2006-06-23 2006-06-23 액정표시장치와 그의 제조 및 구동방법

Country Status (2)

Country Link
US (1) US8624821B2 (ko)
KR (1) KR101284926B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8390607B2 (en) 2009-04-01 2013-03-05 Acer Incorporated Liquid crystal display panel, liquid crystal display device, photo detecting device and light intensity adjustment method
KR20130056613A (ko) * 2011-11-22 2013-05-30 엘지디스플레이 주식회사 액정표시장치의 구동회로
US8730163B2 (en) 2010-03-16 2014-05-20 Samsung Display Co., Ltd. Flat panel display
KR101502371B1 (ko) * 2008-07-08 2015-03-16 엘지디스플레이 주식회사 액정 표시 장치 및 이의 구동 방법
KR20170136809A (ko) * 2016-06-02 2017-12-12 엘지디스플레이 주식회사 전기변색입자를 포함하는 표시장치 및 그 구동방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI291237B (en) * 2005-10-07 2007-12-11 Integrated Digital Technologie Photo detector array
US8344313B2 (en) * 2005-10-07 2013-01-01 Integrated Digital Technologies, Inc. Optical input type touch system and feedback control method thereof
KR101211345B1 (ko) * 2005-12-14 2012-12-11 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
US8289248B2 (en) * 2007-04-05 2012-10-16 Sony Mobile Communications Ab Light sensor within display
TWI354823B (en) * 2007-09-17 2011-12-21 Au Optronics Corp Display device, manufacturing method thereof, cont
WO2011125271A1 (ja) * 2010-04-06 2011-10-13 シャープ株式会社 表示装置、液晶モジュール及び画像表示システム
TWI413829B (zh) * 2010-04-20 2013-11-01 Au Optronics Corp 反射式觸控顯示面板及其製造方法
GB2502566A (en) * 2012-05-31 2013-12-04 Ibm Display brightness adjustment
KR102140134B1 (ko) * 2013-09-25 2020-07-31 삼성전자주식회사 전자장치의 화면 표시장치 및 방법
CN104122726B (zh) * 2014-07-11 2017-09-26 京东方科技集团股份有限公司 显示面板、显示器、显示设备及驱动方法
CN104914602B (zh) * 2015-07-10 2019-05-31 京东方科技集团股份有限公司 显示装置和阵列基板
KR101718476B1 (ko) * 2015-09-17 2017-03-21 주식회사 비욘드아이즈 지문 인식 기능을 구비한 표시 장치
KR102511348B1 (ko) * 2018-04-10 2023-03-20 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN109752871B (zh) * 2019-03-21 2021-11-23 京东方科技集团股份有限公司 一种测试显示面板透过率的设备及方法
CN114675444A (zh) * 2020-12-10 2022-06-28 群创光电股份有限公司 电子装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7019736B2 (en) * 2002-03-20 2006-03-28 Hewlett-Packard Development Company, L.P. Method and apparatus for image display
US7656393B2 (en) * 2005-03-04 2010-02-02 Apple Inc. Electronic device having display and surrounding touch sensitive bezel for user interface and control
WO2004006220A1 (en) * 2002-07-03 2004-01-15 Innovative Solutions & Support, Inc. Method and apparatus for illuminating a flat panel display with a variably-adjustable backlight
US7679614B2 (en) * 2003-05-06 2010-03-16 Au Optronics Corporation Matrix driven liquid crystal display module system, apparatus and method
KR100957585B1 (ko) * 2003-10-15 2010-05-13 삼성전자주식회사 광 감지부를 갖는 전자 디스플레이 장치
KR101054343B1 (ko) * 2004-06-10 2011-08-04 삼성전자주식회사 표시 장치 및 그 구동 방법
EP1605342A3 (en) * 2004-06-10 2010-01-20 Samsung Electronics Co, Ltd Display device and driving method thereof
US8279158B2 (en) * 2005-02-28 2012-10-02 Research In Motion Limited Dual-function light guide for LCD backlight
DE102005012627A1 (de) * 2005-03-18 2006-08-10 Siemens Ag LCD-Displaymodul

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101502371B1 (ko) * 2008-07-08 2015-03-16 엘지디스플레이 주식회사 액정 표시 장치 및 이의 구동 방법
US8390607B2 (en) 2009-04-01 2013-03-05 Acer Incorporated Liquid crystal display panel, liquid crystal display device, photo detecting device and light intensity adjustment method
US8730163B2 (en) 2010-03-16 2014-05-20 Samsung Display Co., Ltd. Flat panel display
KR20130056613A (ko) * 2011-11-22 2013-05-30 엘지디스플레이 주식회사 액정표시장치의 구동회로
KR20170136809A (ko) * 2016-06-02 2017-12-12 엘지디스플레이 주식회사 전기변색입자를 포함하는 표시장치 및 그 구동방법

Also Published As

Publication number Publication date
KR101284926B1 (ko) 2013-07-10
US8624821B2 (en) 2014-01-07
US20070296685A1 (en) 2007-12-27

Similar Documents

Publication Publication Date Title
KR101284926B1 (ko) 액정표시장치와 그의 제조 및 구동방법
KR101256663B1 (ko) 액정표시장치와 그의 제조 및 구동방법
KR101319340B1 (ko) 액정표시장치
US10571726B2 (en) Display panel and display device
KR101001969B1 (ko) 광감지 패널과, 이를 갖는 액정 표시 장치
US8669933B2 (en) Liquid crystal display, electronic device, and method for controlling brightness of illumination unit of liquid crystal display
US8223115B2 (en) Liquid crystal display and driving method thereof
US7995026B2 (en) Sensor and display device including the sensor
KR20070017695A (ko) 표시 장치 및 그 구동 방법
KR20180025507A (ko) 터치형 표시장치
KR20080099594A (ko) 광센서와, 이를 구비한 표시 패널 및 표시 장치
KR20070115263A (ko) 액정표시소자의 백라이트 유닛
KR20080020860A (ko) 액정표시장치 및 그 구동방법
KR101213808B1 (ko) 액정표시장치 및 그 구동방법
US20190018564A1 (en) Display device and touch sensing method using the same
US20110164012A1 (en) Display device
KR101263511B1 (ko) 필드 시퀀셜 컬러 액정표시장치 및 그 구동방법
KR101340444B1 (ko) 액정표시장치 및 제조방법
KR101277819B1 (ko) 액정표시장치 및 그 구동방법
KR20080037187A (ko) 액정표시장치
KR20080068343A (ko) 액정 표시 장치와 그 구동 방법
KR101254794B1 (ko) 필드 시퀀셜 컬러 액정표시장치 및 그 제조방법과 이를이용한 이미지 센싱 방법
KR20120113500A (ko) 광센서를 포함한 액정표시패널과 이를 이용한 표시장치
KR101409659B1 (ko) 액정표시장치
JP2008158025A (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 7