KR20070121782A - 나노와이어 크로스바용 멀티플렉서 인터페이스 및나노와이어 접합부의 현재 상태를 판정하는 방법 - Google Patents

나노와이어 크로스바용 멀티플렉서 인터페이스 및나노와이어 접합부의 현재 상태를 판정하는 방법 Download PDF

Info

Publication number
KR20070121782A
KR20070121782A KR1020077024049A KR20077024049A KR20070121782A KR 20070121782 A KR20070121782 A KR 20070121782A KR 1020077024049 A KR1020077024049 A KR 1020077024049A KR 20077024049 A KR20077024049 A KR 20077024049A KR 20070121782 A KR20070121782 A KR 20070121782A
Authority
KR
South Korea
Prior art keywords
nanowire
multiplexer
nanowires
signal
wire
Prior art date
Application number
KR1020077024049A
Other languages
English (en)
Other versions
KR100936858B1 (ko
Inventor
필립 제이 퀘크스
스탠리 알 윌리엄스
Original Assignee
휴렛-팩커드 디벨롭먼트 컴퍼니, 엘 피
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘 피 filed Critical 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘 피
Publication of KR20070121782A publication Critical patent/KR20070121782A/ko
Application granted granted Critical
Publication of KR100936858B1 publication Critical patent/KR100936858B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/81—Array wherein the array conductors, e.g. word lines, bit lines, are made of nanowires
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
    • Y10S977/938—Field effect transistors, FETS, with nanowire- or nanotube-channel region

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 나노와이어 크로스바 메모리의 내용을 판독하기 위한 전자 장치에 관한 것이다. 본 발명의 일실시예에서, 마이크로 규모 또는 서브마이크로 규모의 신호 라인(402)이 구성가능한 나노와이어 접합 스위치(404)에 의해 나노와이어 크로스바 메모리로부터 나온 한 세트의 병렬 나노와이어(310 내지 315)와 상호접속된다. 마이크로 규모 또는 서브마이크로 규모의 신호 라인(402)은 단일 와이어 멀티플렉서 역할을 하여, 나노와이어 크로스바 메모리 내의 임의의 특정한 단일 비트 저장 요소(316)의 내용이 판독될 수 있게 한다.

Description

나노와이어 크로스바용 멀티플렉서 인터페이스 및 나노와이어 접합부의 현재 상태를 판정하는 방법{MULTIPLEXER INTERFACE TO A NANOSCALE-CROSSBAR}
본 발명은 전자 장치 및 회로에 관한 것으로서, 보다 구체적으로는 나노와이어 크로스바 메모리(nanowire-crossbar memory)에 저장되어 있는 정보를 판독하고, 나노와이어 크로스바를 서브마이크로 규모 및/또는 마이크로 규모(microscale)의 전자기기에 인터페이스하기 위한 멀티플렉서에 관한 것이다.
본 발명은 DARPA Moletronics에 의해 맺어진 #MDA972-01-3-005 협약 하에 정부의 지원으로 이루어졌다. 정부는 본 발명에 대해 소정의 권한을 갖고 있다.
최근에, 부품 크기를 추가적으로 감소시키기 위한 종래의 포토리소그래피 기반의 방법에 의한 전자 장치 및 회로의 설계 및 제조가 물리적 한계에 도달함에 따라, 나노 규모의 전자 회로를 제조하기 위한 다른 방법이 개발되어 왔다. 나노와이어 크로스바 기술은, 포토리소그래픽 방법에 의해 현재 생산될 수 있는 서브마이크로 규모의 회로 및 부품들보다 훨씬 더 작은 크기를 가지며 이에 따라 더 큰 부품 밀도를 갖는 전자 회로 및 장치를 제조하기 위한 특히 유망한 새로운 방법이다.
도 1은 예시적인 나노와이어 크로스바를 도시한 것이다. 도 1의 나노와이어 크로스바는 간단한 메모리 장치를 나타낸다. 나노와이어 크로스바는 (1) 제 1 병렬 나노와이어 세트(102), (2) 쌍안정 비트 저장층(104), (3) 제 1 병렬 나노와이어층에 직교하는 제 2 병렬 나노와이어층(106)을 포함한다. 단일 비트의 정보는 제 1 나노와이어층(102)의 나노와이어와 제 2 나노와이어층(106)의 나노와이어 사이의 각각의 최소 간격 지점, 즉 교차점에 있는 비트 저장층(104)의 각각의 작은 영역 내에 저장된다. 예를 들면, 나노와이어(110) 위에 위치하며 또한 나노와이어(112) 아래에 위치하는, 도 1에 직교 평행선으로 표시된 비트 저장층(104)의 작은 영역(108)이 이 영역과 접촉하는 나노와이어(110, 112)의 부분들과 함께, 나노 규모 메모리 내의 단일 비트 저장 요소(114) 역할을 하는 나노와이어 접합부를 형성한다.
많은 나노 규모 메모리 실시예에서, 도 1의 단일 비트 저장 요소(114)와 같은 단일 비트 저장 요소는, 저항과 같이, 나노와이어 접합부 내의 쌍안정 비트 저장층의 물리적 상태를 변화시키기 위해 교차해서 단일 비트 저장 요소를 형성하는 두 나노와이어 중 하나 또는 둘 모두에 전압 또는 전류 신호를 인가함으로써 수정된다. 예를 들면, 도 1에서는, 화살표(116)와 같이 도 1에서 화살표로 표시된 바와 같이 단일 비트 자장 요소(114)를 변화시키기 위해 신호가 두 나노와이어(110, 112) 중 하나 또는 둘 모두에 인가될 수 있다. 일반적으로, 다른 모든 단일 비트 저장 요소로부터 어드레스된 단일 비트 저장 요소를 구별하기 위해 나머지 나노와이어들에는 아무런 신호도 인가되지 않거나 또는 다른 신호가 인가된다. 많은 실 시예에서, WRITE 동작을 수행하기 위해 비교적 큰 크기의 신호가 인가되는데, 이 경우 물리적 상태가 변화되며, 반면에 READ 동작을 수행하기 위해서는 비교적 작은 크기의 신호가 인가되며, 이 경우에는 일반적으로 물리적 상태가 변하지 않고 대신에 단지 결정될 뿐이다. READ 동작에서는, 나노와이어 크로스바의 나노와이어에 하나 이상의 신호를 인가함으로써, 교차하여 단일 비트 저장 요소를 형성하는 두 개의 나노와이어 중 하나 또는 둘 모두에서 신호의 존재, 부재 또는 세기로부터 단일 비트 저장 요소의 물리적 상태가 결정된다. 나노와이어 크로스바에 의해 구현된 나노 규모 메모리는 단일 비트 저장 요소의 2차원 행렬로서 생각할 수 있는데, 이는 각각의 단일 비트 저장 요소가, 교차하여 단일 비트 저장 요소를 형성하는 두 개의 나노와이어를 통해 개별적으로 고유하게 어드레스 가능하기 때문이다. 어 떤 경우에는, 2 차원 나노 규모 메모리 내에 있는 단일 비트 저장 요소로 이루어진 전체 행, 열 또는 보다큰 그룹이 단일 동작으로 액세스될 수 있다.
도 1은 예시적인 나노와이어 크로스바의 단순한 개략도이다. 도 1에서의 각각의 나노와이어는 직사각형 단면을 갖는 것으로 도시되어 있지만, 나노와이어는 원형, 타원형 또는 보다 복잡한 단면을 가질 수도 있고, 또한 많은 다른 폭 또는 직경과 종횡비 또는 편심률을 가질 수도 있다. 나노와이어는 표면 상의 화학적 자기 조합(chemical self-assembly) 및 기판으로의 전사에 의해, 적소의 화학적 합성에 의해, 그리고 금속성 및/또는 반도전성 원소 또는 화합물, 도핑된 유기 중합체, 합성 재료, 나노튜브 및 도핑된 나노튜브, 많은 부가적인 타입의 도전성 및 반도전성 재료로부터의 다양한 다른 기법에 의해, 임프린트 리소그래피(imprint lithography)를 이용하여 제조될 수 있다. 도 1에는 쌍안정 비트 저장층(104)이 두 세트의 병렬 나노와이어 사이에 연속 층으로서 도시되어 있지만, 이와 달리 불연속적일 수도 있고, 또는 별도의 층이라기보다는 나노와이어들을 둘러싸는 덮개 형태의 분자 코팅 또는 나노와이어 내의 구성 원자들 또는 분자들을 구성할 수도 있다. 쌍안정 비트 저장층(104)은 또한 다양한 금속 재료, 반도체 재로, 도핑된 중합체 재료 및 합성 재료로 이루어질 수도 있다.
개별 나노와이어를 식별하고 조작하는 한편 나노와이어 크로스바를 종래의 전자 장치에 통합시키기 위해 나노와이어 크로스바의 개별 나노와이어 리드를 서브 마이크로 규모 및 마이크로 규모의 신호 라인에 상호접속시키는 것과 관련하여 중대한 문제가 발생할 수 있다. 이 문제에 대한 한가지 해결책은 나노와이어 크로스바와 결합되는 마이크로 규모 또는 서브마이크로 규모의 어드레스 라인을 갖는 디멀티플렉서를 이용하는 것이다. 도 2는 나노와이어 크로스바 메모리의 각각의 비트 저장 요소가 마이크로 규모 또는 서브마이크로 규모의 어드레스 라인을 통해 고유하게 액세스되도록 하기 위해 나노 규모/마이크로 규모의 디멀티플렉서와 결합된 나노와이어 크로스바 메모리를 도시한 것이다. 도 2에서, 16×16 나노와이어 크로스바(202)는 병렬 나노와이어층을 가지며, 여기서 나노와이어들은 나노와이어 크로스바 어레이(202)의 경계를 지나 연장되어 제 1 디멀티플렉서(204) 및 제 2 디멀티플렉서(206)를 형성한다. 디멀티플렉서(204)는 나노와이어(208)와 같이, 네 쌍의 직교하는 마이크로 규모 또는 서브마이크로 규모의 어드레스 라인 쌍(212 내지 215)과 직교하는 마이크로 규모 또는 서브마이크로 규모의 소스 전압 라인(210)의 위 또는 아래에 위치하는, 나노와이어 크로스바의 제 1 평행 나노와이어층으로부터 연장된 나노와이어를 포함한다. 제 2 디멀티플렉서(206)는 나노와이어 크로스바의 제 2 병렬 나노와이어층의 연장된 나노와이어로부터 이와 유사하게 구현된다. 도 2에 도시된 예와 같은 어떤 유형의 실시예에서는, 어드레스 라인이 보완적인 쌍으로 존재하고, 여기서 각 쌍은 멀티 비트 어드레스의 1 비트와 그 역을 나타내며, 반면에 다른 예에서는 단일 어드레스 라인이 사용될 수도 있다. 네 쌍의 어드레스 라인(212 내지 215)을 통해 입력된 4 비트 어드레스는 나노와이어(208)와 같은 16 나노와이어 각각에 대한 고유 어드레스를 제공하기에 충분하며, 두 개의 디멀티플렉서(204, 206) 각각의 네 개의 어드레스 라인 쌍에 동시에 입력된 두 개의 4 비트 어드레스는 나노 규모 크로스바 어레이(202) 내의 256 개의 나노와이어 접합부 중에서 특정 나노와이어 접합부를 고유하게 어드레스할 수 있다.
특정한 단일 비트 저장 요소에서 교차하는 나노와이어 크로스바 메모리의 나노와이어 상에 WRITE 신호를 인가함으로써, 단일 비트 저장 요소의 상태가 이진수 값 "0" 및 "1"을 인코딩하는 두 개의 쌍안정 상태 중 원하는 한 상태로 설정될 수 있다. 그러나, READ 신호를 인가하여 주어진 단일 비트 저장 요소에서의 상태를 결정하는 것은 이와는 다를 수 있다. 나노와이어 크로스바 메모리 설계자들, 제조업자들, 판매업자들 및 종합 조립자 뿐만 아니라 궁극적으로는 그러한 장치의 사용자들까지 나노와이어 크로스바 메모리 내의 단일 비트 저장 요소의 상태를 판독하기 위한 신뢰할 수 있고 효율적으로 제조된 수단에 대한 필요성을 인식하였으며, 다른 유형의 나노와이어 크로스바로 구현된 장치의 설계자, 제조업자, 판매업자, 종합 조립자 및 사용자들은 나노와이어 크로스바로 구현된 장치를 서브마이크로 규모 및 마이크로 규모의 전자기기와 상호접속시키는 신뢰할 수 있고 효율적으로 제조된 인터페이스에 대한 필요성을 인식하였다.
본 발명의 다양한 실시예들은 나노와이어 크로스바 메모리의 내용을 판독하는 전자 수단에 관한 것이다. 본 발명의 일실시예에서는, 마이크로 규모 또는 서브마이크로 규모의 신호 라인이 구성 가능한 나노와이어 접합 스위치에 의해 나노와이어 크로스바로부터 나오는 한 세트의 병렬 나노와이어와 상호접속된다. 마이크로 규모 또는 서브마이크로 규모의 신호 라인은 단일 와이어 멀티플렉서 역할을 하며, 나노와이어 크로스바 메모리 내의 임의의 특정한 단일 비트 저장 요소의 내용이 3 사이클의 READ 동작에서 판독될 수 있게 한다.
도 1은 예시적인 나노와이어 크로스바를 도시한 도면.
도 2는 나노와이어 크로스바 메모리의 각각의 비트 저장 요소가 마이크로 규모 또는 서브마이크로 규모의 어드레스 라인을 통해 고유하게 액세스될 수 있도록 나노 규모/마이크로 규모의 디멀티플렉서와 결합된 나노와이어 크로스바 메모리를 도시한 도면.
도 3a 내지 3d는 제 1 전자 멀티플렉서 수단, 전자 멀티플렉서 수단을 이용 한 READ 동작 및 전자 멀티플렉서 수단의 단점 및 문제점을 도시한 도면.
도 4a 내지 4e는 본 발명의 일실시예에 따른 나노와이어 크로스바 메모리 내의 선택된 단일 비트 저장 요소에 대한 READ 동작을 용이하게 하는데 적합한 단일 와이어 멀티플렉서 구현예를 도시한 도면.
본 발명의 다양한 실시예들은 나노와이어 크로스 바 메모리 내에 선택된 단일 비트 요소의 내용을 판독하기 위한 전자 멀티플렉서를 포함한다. 본 명세서에서, "나노와이어(nanowire)"란 용어는 종래의 포토리소그래픽 기법으로 현재 제조될 수 있는 서브 마이크로 규모의 신호 라인의 폭보다 작은 50 나노미터 미만 또는 20 나노미터 미만 또는 10 나노미터 미만의 폭을 갖는 신호 라인을 지칭한다. 나노와이어 접합부(nanowire junction)란 용어는 나노와이어와 다른 구성요소(제 2 나노와이어 또는 신호 라인 또는 보다 큰 규모의 다른 구성요소) 사이의 상호접속부를 지칭한다. 도 3a 내지 3d는 제 1 전자 멀티플렉서 수단, 전자 멀티플렉서 수단을 이용한 READ 동작 및 전자 멀티플렉서 수단의 단점 및 문제점을 도시한 것이다. 도 3a는 도 3a 내지 3d 모두에서 사용되는 규정을 채용한다. 도 3a에서, 6×6 나노와이어 크로스바 메모리(302)는 수직의 나란한 제 1 나노와이어 세트(304 내지 309)와, 수평의 나란한 제 2 나노와이어 세트(310 내지 315)를 상호접속하는 나노와이어 접합부에서 만들어진 36 개의 단일 비트 저장 요소 각각에서의 단일 비트의 정보를 저장한다. 각각의 나노와이어 접합부는 도 3a 내지 3d에서 수평 나노와 이어를 수직 나노와이어에 직접 상호접속하는 다이오드(316)와 같은 다이오드로서 표시되어 있다. 나노와이어 접합부(316)의 경우, 수평 나노와이어(311)와 수직 나노와이어(305)가 상호접속되고, 일반적으로 전류 또는 전압 신호를 수평 나노와이어(311)로부터 수직 나노와이어(305)로 나노와이어 접합부(316)를 통해 전송할 수 있지만 정상 동작 상태 하에서 역방향으로는 전송할 수 없다. 나노와이어 크로스바의 쌍안정 메모리층은 신호를 다이오드 부호에서 화살표의 방향으로 표시된 순방향으로 진행시킬 수 있지만, 반대 방향으로의 신호의 진행을 방해하는 반도체 서브층, 필름, 또는 다른 화학적 물리적 수단을 포함한다. 다이오드 나노와이어 접합부는, 후술하는 바와 같이 나노와이어 크로스바 메모리 내의 불필요한 회로를 제거하기 때문에, 나노와이어 크로스바 메모리 애플리케이션에 바람직하다.
제 1 디멀티플렉서(318)는 전압 또는 전류 신호의 수평 나노와이어 세트(310 내지 315)로의 입력을 제어하고, 제 2 디멀티플렉서(320)는 수직 나노와이어 세트(304 내지 309)로의 신호의 입력을 제어한다. 따라서, 디멀티플렉서(318)에 의해 제 1 WRITE 신호를 나노와이어(311)에 인가하고, 디멀티플렉서(320)에 의해 대응하는 제 2 WRITE 신호를 나노와이어(305)에 인가함으로써 단일 비트 저장 요소(316)와 같은 특정 단일 비트 저장 요소가 기록될 수 있다. 나노와이어 크로스바 메모리의 일실시예에서는, 제 1 WRITE 신호가 비교적 큰 크기의 정의 전압 신호일 수 있는 반면에, 제 2 WRITE 신호는 비교적 큰 크기의 부의 전압 신호일 수 있다. 제 1 및 제 2 WRITE 신호를 인가하면, 단일 비트 저장 요소 양단에 실질적인 전압 강하가 일어나서 단일 비트 저장 요소가 두 쌍안정 물리적 상태 중 한 상태가 된다. 제 2 WRITE 신호를 수평 나노와이어(311)에 인가하고, 제 1 WRITE 신호를 수직 나노와이어(305)에 인가함으로써, 즉, 나노와이어에 인가된 전압 신호의 신호를 반전시킴으로써 단일 비트 저장 요소는 두 쌍안정 물리적 상태 중 다른 상태가 될 수 있다.
도 3a에 도시된 나노와이어 크로스바 메모리 내의 선택된 단일 비트 저장 요소의 내용은 다이오드와 같은 나노와이어 접합부(324 내지 329)에 의해 수평 나노와이어 세트(310 내지 315)와 상호접속된 단일 와이어 멀티플렉서(322)를 이용하여 판독된다. 단일 와이어 멀티플렉서(322)는 READ 동작에 의해 생성된 신호를 증폭하기 위해 증폭기(330)에 접속될 수 있으며, 또한 저항기(332)를 통해 접지된다. 저항기(332)의 저항은 수평 나노와이어(310 내지 315)로부터 입력된 신호를 단일 와이어 멀티플렉서(322), 증폭기(330)로 보낼 정도로 충분히 높게 선택되되, 입력 신호의 부재 시에는 단일 와이어 멀티플렉서(322)를 저 전압 또는 저 전류 상태가 될 수 있도록 충분히 낮게 선택될 필요가 있다. 또한, 저항은 수평 나노와이어(310 내지 315)를 단일 와이어 멀티플렉서(322)와 상호접속시키는 다이오드형 나노와이어 접합부(324 내지 329)에 대한 불필요한 상태 변화 또는 손상을 방지하기 위해 가변적일 필요가 있을 수 있다.
도 3b는 단일 와이어 멀티플렉서에 의해 용이하게 된 READ 동작을 통해 나노와이어 접합부의 고 저항 상태에 대응하는, 단일 비트 저장 요소, 즉 나노와이어 접합부에서의 개방 상태의 검출을 도시한 것이다. 수평 나노와이어(311)와 수직 나노와이어(305) 사이의 교차점에서 원(336)으로 표시된 바와 같이 단일 비트 저장 요소(316)가 개방 상태인 경우, 도 3b에서 부호 "H"(338)로 표시된, 제 1 디멀티플렉서(318)에 의해 나노와이어(311)에 인가된 비교적 약한 전압 또는 신호, 즉 입력 신호가 나노와이어(311)에 대응하는 라인 위에 중첩되어 굵은 라인(340)으로 표시된 부분을 지나 단일 와이어 멀티플렉서(322)로 전달되어, 증폭기(330)로부터 출력된 신호 라인 상의 부호 "H"(342)로 표시된 신호가 단일 와이어 멀티플렉서에 의해 검출된다. 수평 나노와이어(311)에 인가된 비교적 약한 전압 전류 신호는 나노와이어 접합부(344 내지 348)를 지나며, 다이오드형 나노와이어 접합부가 순방향 바이어스되어 있지 않기 때문에, 매칭 입력의 결과로서 비교적 약한 전압 또는 전류 신호가 제 2 멀티플렉서(320)에 의해 수직 나노와이어(304, 306 내지 309)로 진행한다. 제 2 디멀티플렉서가 도 3b에서 부호 "L"(350)로 표시된 저 전압을 수직 나노와이어(305)에 인가하더라도, 제 1 디멀티플렉서(318)에 의해 수평 나노와이어(311)에 인가된 약한 전압 또는 전류 신호는 개방 상태에서 나노와이어 접합부(316)의 고 저항 때문에 나노와이어 접합부(316)를 통해 디멀티플렉서(320)에 의해 낮은 상태에 있는 수직 나노와이어(305)로 진행할 수 없다. 제 1 디멀티플렉서(318)는 수평 나노와이어(310, 312 내지 315)를 저 전압 상태로 하기 때문에, 수직 나노와이어(304, 306-309)와 수평 나노와이어(310, 312 내지 315)를 상호접속하는 나머지 모든 나노와이어 접합부는 순방향 바이어스되지 않고 , 따라서 전류 또는 전압은 이들 나노와이어를 통해 수평 나노와이어(310, 312 내지 315)로 누설될 수 없다. 따라서, 제 1 디멀티플렉서(318)에 의해 수평 나노와이어(311)에 인가된 비교적 약한 전압 또는 전류 신호만이 단일 와이어 멀티플렉서(322)에 도달한다. 또한 저항기(332)의 저항은 제 1 디멀티플렉서(318)에 의해 수평 나노와이어(311)에 인가된 신호가 대부분 접지부(334)로 방산되기보다는 증폭기(330)로 향하게 할 정도로 충분히 높다는 점에 주목하라.
도 3c에서 수평 나노와이어(311)와 수직 나노와이어(305) 사이의 교차점에서 흑색 원(352)으로 표시된 바와 같이 단일 비트 저장 요소(316)가 저 저항 상태에 있거나 또는 닫혀 있는 경우, 제 1 디멀티플렉서(318)에 의해 수평 나노와이어(311)에 인가된 비교적 약한 전류 또는 전압 신호는 단일 와이어 멀티플렉서(322)로 진행하기보다는, 나노와이어 접합부(316)를 통해 제 2 디멀티플렉서(320)에 의해 저 전압 또는 저 전류 상태에 있는 수직 나노와이어(305)로 진행한다. 따라서, 로우(low) 신호(354)가 단일 와이어 멀티플렉서(322)와 상호접속된 증폭기(330)에 의해 출력된다.
불행히도, 도 3a 내지 3c와 관련하여 위에서 논의한 단일 와이어 멀티플렉서 예와 관련된 문제점들이 있을 수 있다. 이들 문제점들은 주로 수평 나노와이어(310 내지 315)를 단일 와이어 멀티플렉서(322)와 상호접속하는 다이오드형 나노와이어 접합부(324 내지 329)와 관계가 있다.
전술한 단일 와이어 멀티플렉서 예와 관련된 첫 번째 문제점은, 수평 나노와이어와 단일 와이어 멀티플렉서 사이에 다이오드형 나노와이어 접합부를 제조하는 것이 기술적으로 또는 경제적으로 비실용적일 수 있다는 것이다. 단일 와이어 멀티플렉서는 나노와이어 크로스바 메모리와 부분적으로 또는 완전히 외부에서 별도의 단계로 제조될 수 있다. 나노와이어와 마이크로 규모 또는 서브마이크로 규모 의 단일 와이어 멀티플렉서 사이에 다이오드형 나노와이어 접합부를 신뢰할 수 있게 제조하는 것은 어떤 경우에는 기술적으로 가능하지 않을 수 있으며, 또는 단일 와이어 멀티플렉서 대량 제조에 너무 많은 비용이 들어 이를 구현하는데 상당한 부가적인 제조 비용이 들 수도 있다. 어떤 경우에는, 나노와이어와 마이크로 규모 또는 서브마이크로 규모의 단일 와이어 멀티플렉서 사이의 교차점은 제외하고라도 나노와이어 크로스바 메모리 내의 어떠한 장소에도 신뢰할 수 있는 다이오드형 나노와이어 접합부를 제조하는 것이 비실용적이거나 불가능할 수도 있다.
전술한 단일 와이어 멀티플렉서 예와 관련된 두 번째 문제점은, 수평 나노와이어와 단일 와이어 멀티플렉서를 상호접속하는 다이오드형 나노와이어 접합부가 제조될 수 있다 하더라도, 이들은 불필요한 회로들이 나노와이어 크로스바 메모리 내에서 존재하지 않는다는 것을 보장하기 위해 비교적 한정된 허용범위 내에서 제조되어야 한다는 것이다. 도 3d는 나노와이어와 단일 와이어 멀티플렉서를 상호접속하는 다이오드형 나노와이어 접합부가 지정된 방향의 신호 전송 특성을 가지고 동작하지 않을 때, READ 동작 동안에 나노와이어 크로스바 메모리 내의 불필요한 회로를 도시한 것이다. 도 3d에서, 단일 비트 저장 요소(316)는 개방 상태에 있고, 따라서 제 1 멀티플렉서(318)에 의해 나노와이어(311)에 인가된 약한 전압 또는 전류 신호가 단일 와이어 멀티플렉서(322)로 전송된다. 그러나, 나노와이어 접합부(324, 326 내지 329)는 이들의 사양에 따라 순방향 바이어스되어 있지 않음에도 불구하고, 단일 와이어 멀티플렉서(322)로부터 수평 나노와이어(310, 312 내지 315)로 역방향으로 전류를 전달한다. 따라서, 제 1 디멀티플렉서(318)에 의해 나 노와이어(311)에 인가된 신호는 증폭기(330)로 전달되기보다는 나노와이어(310, 312 내지 315)를 통해 제 1 디멀티플렉서로 되돌아오며, 그 결과 도 3b를 참조하여 위에서 논의한 바와 같이, 단일 비트 저장 요소가 개방 상태에 있을 때 검출되어야 하는 하이 신호보다는, 단일 와이어 멀티플렉서에 의해 로우 신호(356)가 출력된다.
전술한 단일 와이어 멀티플렉서 예와 관련된 세 번째 문제점은 수평 나노와이어와 단일 와이어 멀티플렉서를 상호접속하는 다이어드형 나노와이어 접합부의 전기적 특징이 단일 멀티플렉서의 전기적 특징 및 나노와이어 크로스바 메모리의 다른 전자 소자에 대해 세심하게 균형을 이룰 필요가 있다는 것이다. 예를 들면, 수평 나노와이어와 단일 비트 멀티플렉서를 상호접속하는 다이오드형 나노와이어 접합부는 제 1 디멀티플렉서에 의해 수평 나노와이어에 인가된 신호에 의해 순방향 바이어스될 필요가 있지만, 인가된 신호가 없는 경우에는 순방향 바이어스되어서는 안 된다. 다이오드형 나노와이어 접합부의 특징을 단일 와이어 멀티플렉서의 특징과 매칭시키는 것은 어려울 수 있다.
도 4a 내지 4e는 본 발명의 일실시예를 나타내는, 나노와이어 크로스바 메모리 내의 선택된 단일 비트 저장 요소에 대한 READ 판독을 용이하게 하기에 적합한 단일 와이어 멀티플렉서 예를 도시한 것이다. 도 4a 내지 4e는 도 3a 내지 3d에서 사용된 것과 유사한 규정을 사용하며, 이들은 간략화를 위하여 다시 설명하지 않는다. 본 발명의 일실시예를 나타내는 제 2 단일 와이어 멀티플렉서 예에서, 수평 나노와이어(310 내지 315)는 위에서 논의한 예에서와 같이 다이오드형 나노와이어 접합부를 통해 단일 와이어 멀티플렉서(402)와 상호접속되지 않고, 대신에 스위치형 나노와이어 접합부를 통해 상호접속된다. 이들 스위치형 나노와이어 접합부는 도 4a에서 수평 나노와이어(310 내지 315)와 단일 와이어 멀티플렉서(402)의 교차점에 원으로 표시되어 있다.
스위치형 다이오드 접합부는 구성 가능하다. 이들은 수평 나노와이어를 통해 제 1 RESET 신호를 인가하고, 단일 와이어 멀티플렉서를 통해 제 2 RESET 신호를 인가함으로써 개방될 수 있으며, 수평 나노와이어에 제 1 SET 산호를 인가하고 단일 와이어 멀티플렉서에 제 2 SET 신호를 인가함으로써 닫힐 수 있다. RESET 및 SET 신호의 부호 및 크기는 스위치형 나노와이어 접합부의 특정한 화학적 및 물리적 특징에 따라 변할 수도 있다. 예를 들면, 어떤 경우에는, 제 1 RESET 신호가 나노와이어에 인가된 비교적 큰 크기의 정의 전압을 구성하고, 제 2 RESET 신호가 단일 와이어 멀티플렉서(402)에 인가된 비교적 큰 크기의 부의 전압을 구성할 수도 있다. 이 경우, 반대의 제 1 및 제 2 SET 신호가 유사한 크기를 갖지만 극성은 반대일 수 있다.
도 4b 내지 4e는 나노와이어 크로스바 메모리 내의 선택된 단일 비트 저장 요소의 내용을 판독하기 위해 채용된 3 사이클 READ 동작을 도시한 것이다. 도 4b 내지 4e를 참조하여 논의한 예에 있어서, 단일 비트 저장 요소(316)의 내용이 판독된다. 도 4b에 도시된 제 1 단계에서, 도 4b에서 부호 "R"(예를 들면, 부호(406))로 표시된 제 1 RESET 신호가 모든 수평 나노와이어(310 내지 315)에 인가되고, 제 2 RESET 신호(408)가 단일 와이어 멀티플렉서(402)에 인가된다. 그 다음에, 도 4c 에 도시된 제 2 단계에서, 제 1 SET 신호가 제 1 디멀티플렉서(318)에 의해 수평 나노와이어(311)에 인가되고, 제 2 SET 신호(410)가 단일 와이어 멀티플렉서(402)에 인가된다. 그 다음에, 도 4d 및 4e에 도시된 바와 같이, 도 3a 내지 3c를 참고하여 위에서 논의한 제 1 및 제 2 디멀티플렉서에 의해 나노와이어에 인가된 약한 저 전압 또는 전류 신호의 패턴이 다시 단일 비트 저장 요소(316)의 내용을 판독하기 위해 인가된다. 도 4d에 도시된 바와 같이, 단일 비트 저장 요소(316)가 개방 상태에 있는 경우, 제 1 디멀티플렉서(318)에 의해 나노와이어(311)에 인가된 약한 전압 또는 전류는 닫힌 스위치형 다이오드(44)를 통해 단일 와이어 멀티플렉서(402)로 전달된다. 이 신호는 단일 와이어 멀티플렉서(404)와 상호접속된 증폭기에 의해 증폭되어 하이 신호(412)를 출력한다. 나머지 스위치형 나노와이어 접합부(403, 405 내지 408)가 개방되고, 나머지 수평 나노와이어(310, 312 내지 315)와 단일 와이어 멀티플렉서(402) 사이의 어느 방향으로도 전류가 흐를 수 없다. 따라서, 전술한 나노와이어와 단일 와이어 멀티플렉서 사이의 다이오드형 나노와이어 접합부와 관련된 문제점이 회피된다. 반대로, 도 4e에 도시된 바와 같이, 단일 비트 저장 요소(316)가 닫힌 상태에 있으면, 제 1 디멀티플렉서(318)에 의해 수평 나노와이어(311)에 인가된 약한 전압 또는 전류는 단일 와이어 멀티플렉서로 진행하기보다는, 이제는 저 저항 상태인 나노와이어 접합부(316)를 통해 제 2 디멀티플렉서(320)로 진행하며, 결국 단일 와이어 멀티플렉서에 의해 로우 신호(414)가 출력된다. 나머지 수평 나노와이어(310, 312 내지 315)를 단일 와이어 멀티플렉서(402)에 상호접속하는 스위치형 다이오드는 개방되어 수평 나노와이어(310, 312 내지 315)를 통해 제 1 디멀티플렉서(318)로 전류가 역류하는 것을 방지한다.
이상 특정 실시예를 참고하여 본 발명을 설명하였지만, 본 발명은 이들 실시예에 한정되지 않는다. 본 발명의 사상 내에서의 변경은 당업자에게 자명할 것이다. 예를 들면, 나노와이어 크로스바 내의 병렬 나노와이어들로 이루어진 하나의 평면의 나노와이어들을 단일 와이어 멀티플렉서에 상호접속하는 스위치형 나노와이어 접합부를 제조하기 위한 많은 상이한 기법 및 재료들이 존재할 것이다. 다른 예로서, 메모리를 포함하는 임의의 수의 나노와이어 크로스바로 구현된 장치로부터 정보를 추출하기 위해 단일 와이어 멀티플렉서가 사용될 수 있다. 스위치형 나노와이어 접합부의 구현에 따라서, 다른 실시예에서는 다른 READ 사이클 시퀀스가 사용될 수 있다. 또 다른 실시예에서는, 멀티플렉서 와이어가 다른 나노 규모, 서브마이크로 규모 또는 마이크로 규모의 구성요소일 수도 있다.
전술한 설명은 본 발명의 철저한 이해를 위해 특정 용어를 사용하였다. 그러나, 당업자라면 본 발명을 실시하기 위해 그 특정한 세부사항이 요구되지 않는다는 것을 알 수 있을 것이다. 본 발명의 특정 실시예에 대한 전술한 설명은 예시 및 설명을 위해 제시되었다. 이들은 본 발명을 개시된 정확한 형태로 한정하고자 하는 것은 아니다. 이들 개시된 내용으로부터 분명히 많은 변형 및 변경이 가능하다. 실시예들은, 본 발명의 원리 및 그 실용적인 응용을 가장 잘 설명하고, 따라서 당업자들이 본 발명 및 특정 사용에 적합한 다양한 변형을 갖는 다양한 실시예를 가장 잘 활용하도록 기술되어 있다. 본 발명의 범위는 첨부한 청구범위 및 그 등가물에 의해 규정된다.

Claims (10)

  1. 나노와이어 크로스바용 멀티플렉서 인터페이스에 있어서,
    멀티플렉서 와이어(402)와,
    나노와이어 접합부들에 의해 상호접속된 적어도 두 세트의 병렬 나노와이어를 구비한 나노와이어 크로스바와,
    각각이 상기 나노와이어 크로스바의 상기 적어도 두 세트의 병렬 나노와이어 중 한 세트의 나노와이어로부터 하나의 나노와이어(311)를 상기 멀티플렉서 와이어와 상호접속하는 스위치형 나노와이어 접합부들(404)
    를 포함하는 멀티플렉서 인터페이스.
  2. 제 1 항에 있어서,
    상기 멀티플렉서 와이어는 출력 신호를 생성하는 증폭기(410)에 접속되는
    멀티플렉서 인터페이스.
  3. 제 1 항에 있어서,
    각각의 스위치형 나노와이어 접합부(404)는, 상기 나노와이어 접합부에서 상기 멀티플렉서 와이어와 교차하는 상기 나노와이어 크로스바의 나노와이어(311)에 제 1 RESET 신호를 인가하고 동시에 상기 멀티플렉서 와이어(402)에 제 2 RESET 신호를 인가함으로써 개방 상태로 될 수 있고,
    각각의 스위치형 나노와이어 접합부(404)는, 상기 나노와이어 접합부에서 상기 멀티플렉서 와이어(402)와 교차하는 상기 나노와이어 크로스바의 나노와이어(311)에 제 1 SET 신호를 인가하고 제 2 SET 신호를 상기 멀티플렉서 와이어에 인가함으로써 닫힌 상태로 될 수 있는
    멀티플렉서 인터페이스.
  4. 제 1 항에 있어서,
    상기 나노와이어 크로스바 내의 선택된 나노와이어 접합부(316)의 현재의 상태는
    나노와이어 접합부를 통해 상기 멀티플렉서 와이어와 상호접속된 각각의 상기 나노와이어(310 내지 315)에 제 1 RESET 신호를 인가하고, 제 2 RESET 신호를 상기 멀티플렉서 와이어(402)에 인가하며,
    상기 멀티플렉서 와이어(402)와 상기 선택된 나노와이어 접합부(404) 모두와 상호접속된 상기 나노와이어(311)에 제 1 SET 신호를 인가하고, 제 2 SET 신호를 상기 멀티플렉서 와이어에 인가하며,
    약한 신호를 상기 멀티플렉서 와이어(402) 및 상기 선택된 나노와이어 접합부(316) 모두에 상호접속된 상기 나노와이어(311)에 인가하되, 상기 멀티플렉서 와이어와 상호접속된 상기 나노와이어 크로스바의 임의의 나머지 나노와이어를 로우 상태로 유지하고, 상기 선택된 나노와이어 접합부와 상호접속되었지만 상기 멀티플렉서 와이와는 상호접속되지 않은 임의의 다른 나노와이어를 로우 상태로 유지 하며, 약한 신호를 상기 나머지 나노와이어에 인가함으로써
    결정될 수 있는 멀티플렉서 인터페이스.
  5. 제 4 항에 있어서,
    상기 선택된 나노와이어 접합부의 상기 현재의 상태를 판정하기 위해 전압 신호 또는 전류 신호들 중 하나가 나노와이어(310 내지 315) 및 상기 멀티플렉서 와이어에 인가되는
    멀티플렉서 인터페이스.
  6. 제 1 항에 있어서,
    상기 나노와이어 크로스바 내의 상기 나노와이어들을 상호접속하는 상기 나노와이어 접합부(316)는 다이오드형 나노와이어 접합부이고,
    상기 나노와이어 크로스바는, 상기 나노와이어 크로스바 내의 상기 나노와이어들을 상호접속하는 상기 나노와이어 접합부의 물리적 상태로 저장된 정보를 갖는 메모리인
    멀티플렉서 인터페이스.
  7. 제 1 항에 있어서,
    상기 멀티플렉서 와이어(402)는 서브마이크로 규모(submicroscale) 또는 그 보다 큰 신호 와이어인
    멀티플렉서 인터페이스.
  8. 나노와이어 접합부를 통해 상호접속된 적어도 두 세트의 병렬 나노와이어를 갖는 나노와이어 크로스바 내에서 두 개의 나노와이어를 상호접속하는 선택된 나노와이어 접합부(316)의 현재의 상태를 판정하는 방법에 있어서,
    스위치형 나노와이어 접합부(404)를 통해 상기 나노와이어 크로스바의 한 세트의 병렬 나노와이어(310 내지 315)를 멀티플렉서 와이어(402)에 상호접속하는 단계와,
    상기 멀티플렉서 와이어(412, 414)로부터 출력된 신호에 의해 상기 선택된 나노와이어 접합부(316)의 상기 현재의 상태를 판정하기 위해 상기 한 세트의 병렬 나노와이어 및 상기 멀티플렉서 와이어에 신호를 인가하는 단계
    를 포함하는 방법.
  9. 제 8 항에 있어서,
    상기 한 세트의 병렬 나노와이어 및 상기 멀티플렉서 와이어(402)에 신호를 인가하는 단계는
    스위치형 나노와이어 접합부를 통해 상기 멀티플렉서 와이어와 상호접속된 상기 나노와이어 크로스바의 각각의 나노와이어(310 내지 315)에 제 1 RESET 신호를 인가하고, 제 2 RESET 신호를 상기 멀티플렉서 와이어(402)에 인가하는 단계와,
    상기 멀티플렉서 와이어(402)와 상기 선택된 나노와이어 접합부(316) 모두와 상호접속된 상기 나노와이어(311)에 제 1 SET 신호를 인가하고, 제 2 SET 신호를 상기 멀티플렉서 와이어에 인가하는 단계와,
    약한 신호를 상기 멀티플렉서 와이어(402) 및 상기 선택된 나노와이어 접합부(316) 모두에 상호접속된 상기 나노와이어(311)에 인가하되, 상기 멀티플렉서 와이어와 상호접속된 상기 나노와이어 크로스바의 임의의 나머지 나노와이어를 로우 상태로 유지하고, 상기 선택된 나노와이어 접합부(316)와 상호접속되었지만 상기 멀티플렉서 와이어(402)와는 상호접속되지 않은 임의의 다른 나노와이어를 로우 상태로 유지하며, 약한 신호를 상기 나노와이어 크로스바의 상기 나머지 나노와이어에 인가하는 단계
    를 더 포함하는 방법.
  10. 제 9 항에 있어서,
    상기 선택된 나노와이어 접합부(316)의 상기 현재의 상태를 판정하기 위해 전압 신호들 또는 전류 신호들 중 하나가 나노와이어 및 상기 멀티플렉서 와이어(402)에 인가되고,
    상기 나노와이어 크로스바 내의 상기 나노와이어를 상호접속하는 상기 나노와이어 접합부(316)는 다이오드형 나노와이어 접합부이며,
    상기 멀티플렉서 와이어(402)는 서브마이크로 규모 또는 그보다 큰 신호 와이어인
    방법.
KR1020077024049A 2005-04-22 2006-04-19 나노와이어 크로스바용 멀티플렉서 인터페이스 및나노와이어 접합부의 현재 상태를 판정하는 방법 KR100936858B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/112,085 US7447055B2 (en) 2005-04-22 2005-04-22 Multiplexer interface to a nanoscale-crossbar
US11/112,085 2005-04-22

Publications (2)

Publication Number Publication Date
KR20070121782A true KR20070121782A (ko) 2007-12-27
KR100936858B1 KR100936858B1 (ko) 2010-01-14

Family

ID=36763683

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077024049A KR100936858B1 (ko) 2005-04-22 2006-04-19 나노와이어 크로스바용 멀티플렉서 인터페이스 및나노와이어 접합부의 현재 상태를 판정하는 방법

Country Status (7)

Country Link
US (1) US7447055B2 (ko)
EP (1) EP1872370B1 (ko)
JP (1) JP4769860B2 (ko)
KR (1) KR100936858B1 (ko)
CN (1) CN101164117B (ko)
TW (1) TWI413122B (ko)
WO (1) WO2006115980A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7227379B1 (en) * 2005-07-27 2007-06-05 Hewlett-Packard Develoment Company, L.P. Nanoscale latch-array processing engines
US7763978B2 (en) * 2007-03-28 2010-07-27 Hewlett-Packard Development Company, L.P. Three-dimensional crossbar array systems and methods for writing information to and reading information stored in three-dimensional crossbar array junctions
US7492624B2 (en) * 2007-06-29 2009-02-17 Stmicroelectronics S.R.L. Method and device for demultiplexing a crossbar non-volatile memory
US8245177B2 (en) * 2008-10-30 2012-08-14 Meta Systems Crossbar structure with mechanism for generating constant outputs
JP2012508182A (ja) * 2008-11-06 2012-04-05 シェーリング コーポレイション γ−セクレターゼ調節剤
US8258801B2 (en) * 2009-03-05 2012-09-04 Hewlett-Packard Development Company, L.P. Nanoscale multiplexer
EP2363958A1 (en) * 2010-03-04 2011-09-07 Thomson Licensing Field programmable gate array
US9142287B2 (en) 2010-03-12 2015-09-22 Hewlett-Packard Development Company, L.P. Coding for crossbar architecture
US8780601B2 (en) 2010-06-08 2014-07-15 Hewlett-Packard Development Company, L.P. Three-dimensional integrated circuit
CN106130541B (zh) * 2016-07-22 2018-10-23 宁波大学 一种抑制纳米cmos电路常连缺陷传播的方法
CN112585152A (zh) * 2018-07-11 2021-03-30 加利福尼亚大学董事会 基于核酸的电学上可读的只读存储器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6128214A (en) 1999-03-29 2000-10-03 Hewlett-Packard Molecular wire crossbar memory
US6256767B1 (en) 1999-03-29 2001-07-03 Hewlett-Packard Company Demultiplexer for a molecular wire crossbar network (MWCN DEMUX)
US6663797B2 (en) * 2000-12-14 2003-12-16 Hewlett-Packard Development Company, L.P. Stabilization of configurable molecular mechanical devices
US6531371B2 (en) * 2001-06-28 2003-03-11 Sharp Laboratories Of America, Inc. Electrically programmable resistance cross point memory
US6597598B1 (en) * 2002-04-30 2003-07-22 Hewlett-Packard Development Company, L.P. Resistive cross point memory arrays having a charge injection differential sense amplifier
US6760245B2 (en) * 2002-05-01 2004-07-06 Hewlett-Packard Development Company, L.P. Molecular wire crossbar flash memory
US6828685B2 (en) * 2002-06-14 2004-12-07 Hewlett-Packard Development Company, L.P. Memory device having a semiconducting polymer film
US6880146B2 (en) * 2003-01-31 2005-04-12 Hewlett-Packard Development Company, L.P. Molecular-wire-based restorative multiplexer, and method for constructing a multiplexer based on a configurable, molecular-junction-nanowire crossbar
US7211503B2 (en) * 2005-02-24 2007-05-01 Hewlett-Packard Development Company, L.P. Electronic devices fabricated by use of random connections
US7358614B2 (en) * 2005-03-08 2008-04-15 Hewlett-Packard Development Company, L.P. Antisymmetric nanowire crossbars

Also Published As

Publication number Publication date
US7447055B2 (en) 2008-11-04
JP4769860B2 (ja) 2011-09-07
TW200639862A (en) 2006-11-16
CN101164117B (zh) 2012-03-28
KR100936858B1 (ko) 2010-01-14
TWI413122B (zh) 2013-10-21
JP2008538645A (ja) 2008-10-30
CN101164117A (zh) 2008-04-16
WO2006115980A1 (en) 2006-11-02
US20060238223A1 (en) 2006-10-26
EP1872370B1 (en) 2012-07-11
EP1872370A1 (en) 2008-01-02

Similar Documents

Publication Publication Date Title
KR100936858B1 (ko) 나노와이어 크로스바용 멀티플렉서 인터페이스 및나노와이어 접합부의 현재 상태를 판정하는 방법
KR101409310B1 (ko) 3차원 크로스바 어레이 접합에 저장된 정보를 판독 및 기록하기 위한 3차원 크로스바 어레이 시스템 및 방법
US6314019B1 (en) Molecular-wire crossbar interconnect (MWCI) for signal routing and communications
US6256767B1 (en) Demultiplexer for a molecular wire crossbar network (MWCN DEMUX)
JP5068251B2 (ja) ３次元ナノスケールクロスバー
US7778061B2 (en) Crossbar-memory systems and methods for writing to and reading from crossbar memory junctions of crossbar-memory systems
US6898098B2 (en) Molecular-junction-nanowire-crossbar-based associative array
US7340356B2 (en) Method and system for reading the resistance state of junctions in crossbar memory
US7292498B2 (en) Factored nanoscale multiplexer/demultiplexer circuit for interfacing nanowires with microscale and sub-microscale electronic devices
JP5047184B2 (ja) ワイヤが重なり合う場所における電気部品の位置合わせ不良を許容するクロスバーアレイ設計及びワイヤアドレス指定方法
US20090189642A1 (en) Nanowire Crossbar Implementations of logic Gates using configurable, tunneling resistor junctions
US7254799B2 (en) Method for allocating resources in heterogeneous nanowire crossbars having defective nanowire junctions
US7948271B1 (en) Molecular wire crossbar logic (MWCL)
US8780601B2 (en) Three-dimensional integrated circuit
Wu et al. Advances in Nanowire-Based Computing Architectures

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 10