KR20070117959A - 플라즈마 디스플레이 장치 - Google Patents

플라즈마 디스플레이 장치 Download PDF

Info

Publication number
KR20070117959A
KR20070117959A KR1020060052238A KR20060052238A KR20070117959A KR 20070117959 A KR20070117959 A KR 20070117959A KR 1020060052238 A KR1020060052238 A KR 1020060052238A KR 20060052238 A KR20060052238 A KR 20060052238A KR 20070117959 A KR20070117959 A KR 20070117959A
Authority
KR
South Korea
Prior art keywords
scan
electrodes
signal
electrode
sustain
Prior art date
Application number
KR1020060052238A
Other languages
English (en)
Inventor
이상국
전우곤
김재성
김중균
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060052238A priority Critical patent/KR20070117959A/ko
Publication of KR20070117959A publication Critical patent/KR20070117959A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/40—Layers for protecting or enhancing the electron emission, e.g. MgO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/44—Optical arrangements or shielding arrangements, e.g. filters, black matrices, light reflecting means or electromagnetic shielding means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 장치(Plasma Display Apparatus)에 관한 것으로, 하나 이상의 스캔 전극(Y)을 사이에 두고 공간적으로 서로 이격된 임의의 두 개의 스캔 전극(Y)에 연속하여 스캔 신호를 인가함으로써, 노이즈 및 전자파 장애의 발생을 저감시키는 효과가 있다.
아울러, 본 발명은 임의의 두 개의 스캔 전극(Y)에 인가되는 스캔 신호는 일부가 서로 중첩(Overlap)되도록 함으로써, 전체 구동 시간을 줄이는 효과가 있다.
이러한, 본 발명의 플라즈마 디스플레이 장치는 복수의 스캔 전극이 형성되는 플라즈마 디스플레이 패널과, 어드레싱(Addressing)을 위한 어드레스 기간에서 복수의 스캔 전극 중 하나 이상의 스캔 전극을 사이에 두고 공간적으로 서로 이격된 임의의 두 개의 스캔 전극에 연속하여 스캔 신호를 인가하고, 임의의 두 개의 스캔 전극에 인가되는 스캔 신호는 일부가 서로 중첩(Overlap)되도록 하는 구동부를 포함하는 것이 바람직하다.

Description

플라즈마 디스플레이 장치{Plasma Display Apparatus}
도 1은 본 발명의 플라즈마 디스플레이 장치의 구성을 설명하기 위한 도면.
도 2a 내지 도 2b는 본 발명의 플라즈마 디스플레이 장치에 포함되는 플라즈마 디스플레이 패널의 구조의 일례를 설명하기 위한 도면.
도 3은 본 발명의 플라즈마 디스플레이 장치에서 영상의 계조를 구현하기 위한 프레임(Frame)에 대해 설명하기 위한 도면.
도 4는 본 발명의 플라즈마 디스플레이 장치의 동작의 일례를 설명하기 위한 도면.
도 5a 내지 도 5b는 상승 램프 신호 또는 제 2 하강 램프 신호의 또 다른 형태에 대해 설명하기 위한 도면.
도 6은 서스테인 신호의 또 다른 타입에 대해 설명하기 위한 도면.
도 7a 내지 도 7b는 어드레스 기간에서 스캔 전극에 스캔 신호를 인가하는 방법에 대해 보다 상세히 설명하기 위한 도면.
도 8은 어드레스 기간에서 스캔 전극에 스캔 신호를 인가하는 또 다른 방법에 대해 보다 상세히 설명하기 위한 도면.
도 9는 도 8의 경우에서의 어드레싱 전압 마진에 대해 설명하기 위한 도면.
도 10a 내지 도 10b는 어드레스 기간에서 스캔 전극에 스캔 신호를 인가하는 또 다른 방법에 대해 보다 상세히 설명하기 위한 도면.
도 11은 프레임의 서브필드에 따라 적용되는 스캐닝 순서를 다르게 하는 방법의 일례를 설명하기 위한 도면.
<도면의 주요 부분에 대한 부호의 설명>
100 : 플라즈마 디스플레이 패널 110 : 구동부
본 발명은 플라즈마 디스플레이 장치(Plasma Display Apparatus)에 관한 것이다.
플라즈마 디스플레이 장치는 전극이 형성된 플라즈마 디스플레이 패널과, 이러한 플라즈마 디스플레이 패널의 전극에 소정의 구동 신호를 인가하는 구동부를 포함하여 이루어진다.
일반적으로 플라즈마 디스플레이 패널에는 격벽으로 구획된 방전 셀(Cell) 내에 형광체 층이 형성되고, 아울러 복수의 전극(Electrode)이 형성된다.
그리고 구동부는 전극을 통해 방전 셀로 구동 신호를 인가한다.
그러면, 방전 셀 내에서는 공급되는 구동 신호에 의해 방전이 발생한다. 여기서, 방전 셀 내에서 구동 신호에 의해 방전이 될 때, 방전 셀 내에 충진 되어 있는 방전 가스가 진공자외선(Vacuum Ultraviolet rays)을 발생하고, 이러한 진공 자외선이 방전 셀 내에 형성된 형광체를 발광시켜 가시 광을 발생시킨다. 이러한 가 시 광에 의해 플라즈마 디스플레이 패널의 화면상에 영상이 표시된다.
이러한 플라즈마 디스플레이 장치에서는 전극으로 구동 신호가 인가될 때, 노이즈(Noise) 및 전자파 장애(Electro Magnetic Interference : EMI)가 발생하는 문제점이 있다.
아울러, 이러한 노이즈 및 전자파 장애로 인해 플라즈마 디스플레이 패널 상에 표시되는 영상의 화질이 악화되는 문제점이 있다.
상술한 문제점을 해결하기 위해 본 발명은 플라즈마 디스플레이 패널의 스캔 전극의 스캐닝(Scanning) 순서를 조절하여 노이즈 및 전자파 장애의 발생이 저감된 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.
상술한 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 장치는 복수의 스캔 전극이 형성되는 플라즈마 디스플레이 패널과, 어드레싱(Addressing)을 위한 어드레스 기간에서 복수의 스캔 전극 중 하나 이상의 스캔 전극을 사이에 두고 공간적으로 서로 이격된 임의의 두 개의 스캔 전극에 연속하여 스캔 신호를 인가하고, 임의의 두 개의 스캔 전극에 인가되는 스캔 신호는 일부가 서로 중첩(Overlap)되도록 하는 구동부를 포함하는 것이 바람직하다.
또한, 구동부는 임의의 두 개의 스캔 전극 중 스캔 순서가 앞선 하나의 스캔 전극에 인가되는 스캔 신호의 종료 시점을 나머지 하나의 스캔 전극에 인가되는 스캔 신호의 시작시점보다 더 늦게 하여 임의의 두 개의 스캔 전극에 인가되는 스캔 신호의 일부가 서로 중첩되도록 하는 것을 특징으로 한다.
또한, 구동부는 짝수 번째 스캔 전극에 연속하여 스캔 신호를 인가하고, 홀수 번째 스캔 전극에 연속하여 스캔 신호를 인가하는 것을 특징으로 한다.
또한, 구동부는 n(n은 2이상의 자연수) 개 건너 하나씩의 스캔 전극에 연속하여 스캔 신호를 인가하는 것을 특징으로 한다.
또한, 임의의 두 개의 스캔 전극은 제 1 스캔 전극과, 제 1 스캔 전극보다 스캔 순서가 늦은 제 2 스캔 전극을 포함하고, 제 1 스캔 전극에 인가되는 스캔 신호와 제 2 스캔 전극에 인가되는 스캔 신호는 대략 500ns(나노초)이하의 범위 내에서 서로 중첩되는 것을 특징으로 한다.
또한, 제 1 스캔 전극에 인가되는 스캔 신호와 제 2 스캔 전극에 인가되는 스캔 신호는 대략 300ns(나노초)이상 500ns(나노초)이하의 범위 내에서 서로 중첩되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 플라즈마 디스플레이 장치를 상세히 설명하기로 한다.
도 1은 본 발명의 플라즈마 디스플레이 장치의 구성을 설명하기 위한 도면이다.
도 1을 살펴보면, 본 발명의 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널(100)과 구동부(110)를 포함한다.
구동부(110)는 어드레싱(Addressing)을 위한 어드레스 기간에서 플라즈마 디스플레이 패널(100)에 형성된 복수의 스캔 전극(Y) 중 하나 이상의 스캔 전극(Y)을 사이에 두고 공간적으로 서로 이격된 임의의 두 개의 스캔 전극(Y)에 연속하여 스캔 신호를 인가하고, 아울러 임의의 두 개의 스캔 전극(Y)에 인가되는 스캔 신호는 일부가 서로 중첩(Overlap)되도록 한다.
여기, 도 1에서는 구동부(110)가 하나의 보드(Board) 형태로 이루어지는 경우만 도시하고 있지만, 본 발명에서 구동부(110)는 플라즈마 디스플레이 패널(100)에 형성된 전극에 따라 복수개의 보드 형태로 나누어지는 것도 가능하다.
예를 들면, 본 발명의 플라즈마 디스플레이 장치는 스캔 전극(Y)을 구동시키는 스캔 구동부(미도시)와, 서스테인 전극(Z)을 구동시키는 서스테인 구동부(미도시)와, 어드레스 전극(X)을 구동시키는 데이터 구동부(미도시)로 나누어질 수 있는 것이다.
이러한 본 발명의 플라즈마 디스플레이 장치의 구동부(110)에 대해서는 이후의 설명을 통해 보다 명확히 하도록 한다.
플라즈마 디스플레이 패널(100)은 스캔 신호가 인가되는 스캔 전극(Y)이 형성되는 것이 바람직하다.
이러한 플라즈마 디스플레이 패널(100)의 구조의 일례를 첨부된 도 2a 내지 도 2b를 결부하여 상세히 살펴보면 다음과 같다.
도 2a 내지 도 2b는 본 발명의 플라즈마 디스플레이 장치에 포함되는 플라즈마 디스플레이 패널의 구조의 일례를 설명하기 위한 도면이다.
먼저, 도 2a를 살펴보면 본 발명의 플라즈마 디스플레이 패널은 전극(Electrode), 바람직하게는 스캔 전극(202, Y)과 서스테인 전극(203, Z)이 형성 되는 전면 기판(201)을 포함하는 전면 패널(400)과, 전술한 스캔 전극(202, Y) 및 서스테인 전극(203, Z)과 교차하는 전극, 바람직하게는 어드레스 전극(213, X)이 형성되는 후면 기판(211)을 포함하는 후면 패널(210)이 합착되어 이루어진다.
여기서, 전면 기판(201) 상에 형성되는 전극, 바람직하게는 스캔 전극(202, Y)과 서스테인 전극(203, Z)은 방전 공간, 즉 방전 셀(Cell)에서 방전을 발생시키고 아울러 방전 셀의 방전을 유지한다.
이러한 스캔 전극(202, Y)과 서스테인 전극(203, Z)이 형성된 전면 기판(201)의 상부에는 스캔 전극(202, Y)과 서스테인 전극(203, Z)을 덮도록 유전체 층, 바람직하게는 상부 유전체 층(204)이 형성된다.
이러한, 상부 유전체 층(204)은 스캔 전극(202, Y) 및 서스테인 전극(203, Z)의 방전 전류를 제한하며 스캔 전극(202, Y)과 서스테인 전극(203, Z) 간을 절연시킨다.
이러한, 상부 유전체 층(204) 상면에는 방전 조건을 용이하게 하기 위한 보호 층(205)이 형성된다. 이러한 보호 층(205)은 산화마그네슘(MgO) 등의 재료를 상부 유전체 층(204) 상부에 증착하는 방법 등을 통해 형성된다.
한편, 후면 기판(211) 상에 형성되는 전극, 바람직하게는 어드레스 전극(213, X)은 방전 셀에 데이터(Data) 신호를 인가하는 전극이다.
이러한 어드레스 전극(213, X)이 형성된 후면 기판(211)의 상부에는 어드레스 전극(213, X)을 덮도록 유전체 층, 바람직하게는 하부 유전체 층(215)이 형성된다.
이러한, 하부 유전체 층(215)은 어드레스 전극(213, X)을 절연시킨다.
이러한 하부 유전체 층(215)의 상부에는 방전 공간 즉, 방전 셀을 구획하기 위한 스트라이프 타입(Stripe Type), 웰 타입(Well Type), 델타 타입(Delta Type), 벌집 타입 등의 격벽(212)이 형성된다. 이에 따라, 전면 기판(201)과 후면 기판(211)의 사이에서 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 등의 방전 셀이 형성된다.
여기서, 격벽(212)에 의해 구획된 방전 셀 내에는 소정의 방전 가스가 채워진다.
아울러, 격벽(212)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(214)이 형성된다. 예를 들면, 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 형광체 층이 형성될 수 있다.
이상에서 설명한 본 발명의 플라즈마 디스플레이 패널에서는 스캔 전극(202, Y), 서스테인 전극(203, Z) 또는 어드레스 전극(213, X) 중 적어도 하나 이상의 전극으로 구동 신호가 공급되면, 격벽(212)에 의해 구획된 방전 셀 내에서 방전이 발생한다.
그러면, 방전 셀 내에 채워진 방전 가스에서 진공 자외선이 발생하고, 이러한 진공 자외선이 방전 셀 내에 형성된 형광체 층(214)에 가해진다. 그러면, 형광체 층(214)에서 소정의 가시광선이 발생되고, 이렇게 발생된 가시광선이 상부 유전체 층(204)이 형성된 전면 기판(201)을 통해 외부로 방출되고, 이에 따라 전면 기판(201)의 외부 면에 소정의 영상이 표시된다.
한편, 여기 도 2a의 설명에서는 스캔 전극(202, Y) 및 서스테인 전극(203, Z)이 각각 하나의 층(Layer)으로 이루어지는 경우만을 도시하고 설명하였지만, 이와는 다르게 스캔 전극(202, Y) 또는 서스테인 전극(203, Z) 중 하나 이상이 복수의 층으로 이루어지는 것도 가능하다. 이에 대해 도 2b를 참조하여 살펴보면 다음과 같다.
도 2b를 살펴보면, 스캔 전극(202, Y)과 서스테인 전극(203, Z)은 각각 두 개의 층(Layer)으로 이루어질 수 있다.
특히, 광 투과율 및 전기 전도도를 고려하면 방전 셀 내에서 발생한 광을 외부로 방출시키며 아울러 구동 효율을 확보하는 차원에서 스캔 전극(202, Y)과 서스테인 전극(203, Z)은 불투명한 은(Ag) 재질의 버스 전극(202b, 203b)과 투명한 인듐 틴 옥사이드(Indium Tin Oxide : ITO) 재질의 투명 전극(202a, 203a)을 포함하는 것이 바람직하다.
이와 같이, 스캔 전극(202, Y)과 서스테인 전극(203, Z)이 투명 전극(202a, 203a)을 포함하도록 하는 이유는, 방전 셀 내에서 발생한 가시 광이 플라즈마 디스플레이 패널의 외부로 방출될 때 효과적으로 방출되도록 하기 위해서이다.
아울러, 스캔 전극(202, Y)과 서스테인 전극(203, Z)이 버스 전극(202b, 203b)을 포함하도록 하는 이유는, 스캔 전극(202, Y)과 서스테인 전극(203, Z)이 투명 전극(202a, 203a)만을 포함하는 경우에는 투명 전극(202a, 203a)의 전기 전도도가 상대적으로 낮기 때문에 구동 효율이 감소할 수 있어서, 이러한 구동 효율의 감소를 야기할 수 있는 투명 전극(202a, 203a)의 낮은 전기 전도도를 보상하기 위 해서이다.
이와 같이 스캔 전극(202, Y)과 서스테인 전극(203, Z)이 버스 전극(202b, 203b)을 포함하는 경우에, 버스 전극(202b, 203b)에 의한 외부 광의 반사를 방지하기 위해 투명 전극(202a, 203a)과 버스 전극(202b, 203b)의 사이에 블랙 층(Black Layer : 220, 221)이 더 구비되는 것이 바람직하다.
한편, 앞선 도 2b에서와 같은 구조에서 투명 전극(202a, 203a)이 생략되는 것도 가능하다. 다시 말해 ITO-Less 인 경우도 가능한 것이다.
예를 들면, 스캔 전극(202, Y)과 서스테인 전극(203, Z)은 도 2b에서 투명 전극(202a, 203a)이 생략되고, 버스 전극(202b, 203b)만으로 이루어질 수 있다. 즉, 스캔 전극(202, Y)과 서스테인 전극(203, Z)은 버스 전극(202b, 203b)의 하나의 층(Layer)으로 이루어질 수 있다.
이상의 도 2a 내지 도 2b에서는 본 발명의 플라즈마 디스플레이 패널의 일례만을 도시하고 설명한 것으로써, 본 발명이 여기 도 2a 내지 도 2b와 같은 구조의 플라즈마 디스플레이 패널에 한정되는 것은 아님을 밝혀둔다. 예를 들면, 여기 도 2a 내지 도 2b의 플라즈마 디스플레이 패널에는 상부 유전체 층(204) 및 하부 유전체 층(215)이 각각 하나의 층(Layer)인 경우만을 도시하고 있지만, 상부 유전체 층(204) 및 하부 유전체 층(215) 중 적어도 하나 이상은 복수의 층으로 이루지는 것도 가능한 것이다.
아울러, 격벽(212)으로 인한 외부 광의 반사를 방지하기 위해 격벽(212)의 상부에 외부 광을 흡수할 수 있는 블랙 층(미도시)을 더 형성할 수도 있다.
이와 같이, 본 발명의 플라즈마 디스플레이 장치에 적용되는 플라즈마 디스플레이 패널의 구조는 다양하게 변경될 수 있다.
이러한 플라즈마 디스플레이 패널을 포함하는 본 발명의 플라즈마 디스플레이 장치의 동작의 일례에 대해 첨부된 도 3 내지 도 4를 결부하여 살펴보면 다음과 같다.
도 3은 본 발명의 플라즈마 디스플레이 장치에서 영상의 계조를 구현하기 위한 프레임(Frame)에 대해 설명하기 위한 도면이다.
또한, 도 4는 본 발명의 플라즈마 디스플레이 장치의 동작의 일례를 설명하기 위한 도면이다.
먼저, 도 3을 살펴보면 본 발명의 플라즈마 디스플레이 장치에서 영상의 계조(Gray Level)를 구현하기 위한 프레임은 발광횟수가 다른 여러 서브필드로 나누어진다.
아울러, 도시하지는 않았지만 각 서브필드는 다시 모든 방전 셀을 초기화시키기 위한 리셋 기간(Reset Period), 방전될 방전 셀을 선택하기 위한 어드레스 기간(Address Period) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(Sustain Period)으로 나누어 질 수 있다.
예를 들어, 256 계조로 영상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임기간(16.67ms)은 예컨대, 도 3과 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어지게 된다.
한편, 서스테인 기간에 공급되는 서스테인 신호의 개수를 조절하여 해당 서브필드의 계조 가중치를 설정할 수 있다. 즉, 서스테인 기간을 이용하여 각각의 서브필드에 소정의 계조 가중치를 부여할 수 있다. 예를 들면, 제 1 서브필드의 계조 가중치를 20 으로 설정하고, 제 2 서브필드의 계조 가중치를 21 으로 설정하는 방법으로 각 서브필드의 계조 가중치가 2n(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가되도록 각 서브필드의 계조 가중치를 결정할 수 있다. 이와 같이 각 서브필드에서 계조 가중치에 따라 각 서브필드의 서스테인 기간에서 공급되는 서스테인 신호의 개수를 조절함으로써, 다양한 영상의 계조를 구현하게 된다.
이러한 본 발명의 플라즈마 디스플레이 장치는 1초의 영상을 표시하기 위해 복수의 프레임을 사용한다. 예를 들면, 1초의 영상을 표시하기 위해 60개의 프레임을 사용하는 것이다.
여기 도 3에서는 하나의 프레임이 8개의 서브필드로 이루어진 경우만으로 도시하고 설명하였지만, 이와는 다르게 하나의 프레임을 이루는 서브필드의 개수는 다양하게 변경될 수 있다. 예를 들면, 제 1 서브필드부터 제 12 서브필드까지의 12개의 서브필드로 하나의 프레임을 구성할 수도 있고, 10개의 서브필드로 하나의 프레임을 구성할 수도 있는 것이다.
이러한, 프레임으로 영상의 계조를 구현하는 플라즈마 디스플레이 장치가 구현하는 영상의 화질은 프레임에 포함되는 서브필드의 개수에 따라 결정될 수 있다. 즉, 프레임에 포함되는 서브필드가 12개인 경우는 212 가지의 영상의 계조를 표현 할 수 있고, 프레임에 포함되는 서브필드가 8개인 경우는 28 가지의 영상의 계조를 구현할 수 있게 되는 것이다.
또한, 여기 도 3에서는 하나의 프레임에서 계조 가중치의 크기가 증가하는 순서에 따라 서브필드들이 배열되었지만, 이와는 다르게 하나의 프레임에서 서브필드들이 계조 가중치가 감소하는 순서에 따라 배열될 수도 있고, 또는 계조 가중치에 관계없이 서브필드들이 배열될 수도 있는 것이다.
다음, 도 4를 살펴보면 앞선 도 3과 같은 프레임에 포함된 복수의 서브필드 어느 하나의 서브필드(Subfield)에서의 본 발명의 플라즈마 디스플레이 장치의 동작의 일례가 나타나 있다.
앞선, 도 1의 부호 110의 구동부는 리셋 기간 이전의 프리 리셋 기간에서 스캔 전극(Y)에 제 1 하강 램프(Ramp-Down) 신호를 인가한다.
아울러, 구동부(110)는 스캔 전극(Y)에 제 1 하강 램프 신호가 인가되는 동안 제 1 하강 램프 신호와 반대 극성 방향의 제 1 서스테인 바이어스 신호를 서스테인 전극(Z)에 인가한다.
여기서, 스캔 전극(Y)에 인가되는 제 1 하강 램프 신호는 제 10 전압(V10)까지 점진적으로 하강하는 것이 바람직하다. 바람직하게는, 제 1 하강 램프 신호는 그라운드 레벨(GND)의 전압으로부터 점진적으로 하강하는 것이 바람직하다.
아울러, 제 1 서스테인 바이어스 신호는 제 1 서스테인 바이어스 전압(Vz1)을 실질적으로 일정하게 유지하는 것이 바람직하다. 여기서, 제 1 서스테인 바이어스 전압(Vz1)은 이후의 서스테인 기간에서 인가되는 서스테인 신호(SUS)의 전압, 즉 서스테인 전압(Vs)과 대략 동일한 전압인 것이 바람직하다.
이와 같이, 프리 리셋 기간에서 스캔 전극(Y)에 제 1 하강 램프 신호가 인가되고, 이와 함께 서스테인 전극(Z)에 제 1 서스테인 바이어스 신호가 인가되면 스캔 전극(Y) 상에 소정 극성의 벽 전하(Wall Charge)가 쌓이고, 서스테인 전극(Z) 상에는 스캔 전극(Y)과 반대 극성의 벽 전하들이 쌓인다. 예를 들면, 스캔 전극(Y) 상에는 양(+)의 벽 전하(Wall Charge)가 쌓이고, 서스테인 전극(Z) 상에는 음(-)의 벽 전하가 쌓이게 된다.
이에 따라, 이후의 리셋 기간에서 충분한 세기의 셋업 방전을 발생시킬 수 있게 되고, 이에 따라 초기화를 충분히 안정적으로 수행할 수 있게 된다.
심지어는, 방전 셀 내에 벽 전하의 양이 부족한 경우에서도 충분한 세기의 셋업 방전을 발생시킬 수 있다.
아울러, 리셋 기간에서 스캔 전극(Y)으로 인가되는 상승 램프 신호(Ramp-Up)의 전압이 더 작아지더라도 충분한 세기의 셋업 방전을 발생시킬 수 있게 된다.
이상에서 설명한 프리 리셋 기간은 프레임(Frame)의 모든 서브필드에서 리셋 기간이전에 포함될 수 있다.
또는, 구동 시간을 확보하는 관점에서 프레임의 서브필드 중에서 계조 가중치가 가장 작은 하나의 서브필드에서 리셋 기간이전에 프리 리셋 기간이 포함되거나 또는 프레임의 서브필드 중 2개 또는 3개의 서브필드에서 리셋 기간이전에 프리 리셋 기간이 포함되는 것도 가능한 것이다.
또는, 이러한 프리 리셋 기간은 모든 서스필드에서 생략되는 것도 가능한 것 이다.
프리 리셋 기간 이후, 초기화를 위한 리셋 기간의 셋업(Set-Up) 기간에서는 구동부(110)는 스캔 전극(Y)으로 제 1 하강 램프 신호와 반대 극성 방향의 상승 램프(Ramp-Up) 신호를 인가한다.
여기서, 상승 램프 신호는 제 20 전압(V20)부터 제 30 전압(V30)까지 제 1 기울기로 점진적으로 상승하는 제 1 상승 램프 신호와 제 30 전압(V30)부터 제 40 전압(V40)까지 제 2 기울기로 상승하는 제 2 상승 램프 신호를 포함하는 것이 바람직하다.
이때, 구동부(110)는 서스테인 전극(Z)에 제 1 서스테인 바이어스 신호의 제 1 서스테인 바이어스 전압(Vz1)보다 낮은 전압을 갖는 제 2 서스테인 바이어스 신호를 인가하는 것이 바람직하다.
여기서, 제 2 서스테인 바이어스 신호는 제 2 서스테인 바이어스 전압(Vz2)을 실질적으로 유지하는 것이 바람직하고, 아울러 이러한 제 2 서스테인 바이어스 전압(Vz2)은 그라운드 레벨(GND)의 전압일 수 있다.
이러한 셋업 기간에서는 상승 램프 신호에 의해 방전 셀 내에는 약한 암방전(Dark Discharge), 즉 셋업 방전이 일어난다. 이 셋업 방전에 의해 방전 셀 내에는 어느 정도의 벽 전하(Wall Charge)가 쌓이게 된다.
여기서, 제 2 상승 램프 신호의 제 2 기울기는 제 1 기울기보다 더 완만한 것이 바람직하다. 이와 같이, 제 2 기울기를 제 1 기울기보다 더 완만하게 하게 되면, 셋업 방전이 발생하기 이전까지는 전압을 상대적으로 빠르게 상승시키고, 셋업 방전이 발생하는 동안에는 전압을 상대적으로 느리게 상승시키는 효과를 획득함으로써, 셋업 방전에 의해 발생하는 광의 양을 저감시킬 수 있다.
이에 따라, 콘트라스트(Contrast) 특성을 개선할 수 있다.
셋업 기간 이후의 셋다운(Set-Down) 기간에서는 구동부(110)는 상승 램프 신호 이후에 이러한 상승 램프 신호와 반대 극성 방향의 제 2 하강 램프(Ramp-Down) 신호를 스캔 전극(Y)에 인가한다.
여기서, 제 2 하강 램프 신호는 제 20 전압(V20)부터 제 50 전압(V50)까지 점진적으로 하강하는 것이 바람직하다.
이때, 구동부(110)는 리셋 기간에서 스캔 전극(Y)에 제 2 하강 램프 신호가 인가되는 동안의 일부에서는 실질적으로 제 2 서스테인 바이어스 전압(Vz2)을 유지하는 제 2 서스테인 바이어스 신호(Vz2)를 인가하는 것이 바람직하다.
이에 따라, 방전 셀 내에서 미약한 소거 방전(Erase Discharge), 즉 셋다운 방전이 발생한다. 이 셋다운 방전에 의해 방전 셀 내에는 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 균일하게 잔류된다.
한편, 여기 도 4와는 다르게 상승 램프 신호 또는 제 2 하강 램프 신호를 설정할 수도 있는데, 이에 대해 첨부된 도 5a 내지 도 5b를 결부하여 살펴보면 다음과 같다.
도 5a 내지 도 5b는 상승 램프 신호 또는 제 2 하강 램프 신호의 또 다른 형태에 대해 설명하기 위한 도면이다.
먼저, 도 5a를 살펴보면, 상승 램프 신호는 제 30 전압(V30)까지는 급격히 상승한 이후에 제 30 전압(V30)부터 제 40 전압(V40)까지 점진적으로 상승하는 형태이다.
이와 같이, 상승 램프 신호는 도 4에서와 같이 두 단계에 걸쳐 서로 다른 기울기로 점진적으로 상승하는 것도 가능하고, 여기 도 5a에서와 같이 하나의 단계에서 점진적으로 상승하는 것도 가능한 것과 같이, 다양한 형태로 변경되는 것이 가능한 것이다.
다음, 도 5b를 살펴보면 제 2 하강 램프 신호는 제 30 전압(V30)에서부터 전압이 점진적으로 하강하는 형태이다.
이와 같이, 제 2 하강 램프 신호는 전압이 하강하는 시점을 다르게 변경하는 것도 가능한 것과 같이, 다양한 형태로 변경되는 것이 가능한 것이다.
이상 도 5a 내지 도 5b에 대한 설명을 마무리하기로 한다.
한편, 리셋 기간 이후의 어드레스 기간에서는 구동부(110)는 제 2 하강 램프 신호의 제 50 전압(V50)보다는 높은 전압을 실질적으로 유지하는 스캔 바이어스 신호를 스캔 전극(Y)에 인가할 수 있다.
아울러, 스캔 바이어스 신호로부터 제 60 전압(V60)까지 하강하는 스캔 신호(Scan)를 모든 스캔 전극(Y1~Yn)에 인가한다.
아울러, 구동부(110)는 어드레싱(Addressing)을 위한 어드레스 기간에서 복수의 스캔 전극(Y) 중 하나 이상의 스캔 전극(Y)을 사이에 두고 공간적으로 서로 이격된 임의의 두 개의 스캔 전극(Y)에 연속하여 스캔 신호를 인가하고, 임의의 두 개의 스캔 전극(Y)에 인가되는 스캔 신호는 일부가 서로 중첩(Overlap)되도록 한 다.
이에 대해서는 도 7a이후에서 보다 상세히 설명하기로 한다.
이와 같이, 제 60 전압(V60)까지 하강하는 스캔 신호(Scan)를 스캔 전극(Y)으로 인가할 때, 이에 대응되게 어드레스 전극(X)에 데이터 전압(Vd)까지 상승하는 데이터 신호를 인가할 수 있다.
이에 따라, 스캔 신호(Scan)의 부극성 스캔 전압(-Vy)과 데이터 신호의 데이터 전압(Vd) 간의 전압 차와 리셋 기간에 생성된 벽 전하들에 의한 벽 전압이 더해지면서 데이터 신호의 전압(Vd)이 인가되는 방전 셀 내에는 어드레스 방전이 발생된다.
이러한, 어드레스 방전에 의해 선택된 방전 셀 내에는 이후의 서스테인 기간에서 서스테인 신호(SUS)가 인가될 때 서스테인 방전이 일어날 수 있게 하는 정도의 벽 전하가 형성된다.
아울러, 이러한 어드레스 기간에서는 구동부(110)는 서스테인 전극(Z)에 의한 간섭에 의해 어드레스 방전이 불안정해지는 것을 방지하기 위해 서스테인 전극(Z)에 제 3 서스테인 바이어스 신호를 인가하는 것이 바람직하다.
여기서, 제 3 서스테인 바이어스 신호는 제 1 서스테인 바이어스 전압(Vz1)보다는 작고 제 2 서스테인 바이어스 전압(Vz2)보다는 큰 제 3 서스테인 바이어스 전압(Vz3)을 실질적으로 일정하게 유지하는 것이 바람직하다.
이후, 구동부(110)는 영상 표시를 위한 서스테인 기간에서는 스캔 전극(Y) 또는 서스테인 전극(Z) 중 하나 이상에 서스테인 신호(SUS)를 인가한다. 예를 들 면, 스캔 전극(Y) 및 서스테인 전극(Z)에 번갈아가며 서스테인 신호를 인가한다.
이에 따라 어드레스 방전에 의해 선택된 방전 셀은 방전 셀 내의 벽 전압과 서스테인 신호(SUS)의 서스테인 전압(Vs)이 더해지면서 매 서스테인 신호(SUS)가 인가될 때 마다 스캔 전극(Y)과 서스테인 전극(Z) 사이에 서스테인 방전 즉, 표시방전이 일어나게 된다. 이에 따라, 플라즈마 디스플레이 패널 상에 소정의 영상이 구현되는 것이다.
이러한 도 4와는 다른 타입(Type)으로 서스테인 신호를 인가하는 것도 가능하다. 이에 대해 첨부된 도 6을 결부하여 살펴보면 다음과 같다.
도 6은 서스테인 신호의 또 다른 타입에 대해 설명하기 위한 도면이다.
도 6을 살펴보면, 스캔 전극(Y) 또는 서스테인 전극(Z) 중 어느 하나의 전극, 예를 들면 스캔 전극에 양(+)의 서스테인 신호와 음(-)의 서스테인 신호가 번갈아가면서 인가된다.
이와 같이 어느 하나의 전극에 양의 서스테인 신호와 음의 서스테인 신호가 인가되는 동안 나머지 전극, 예컨대 서스테인 전극(Z)에는 바이어스 신호가 인가되는 것이 바람직하다.
여기서, 바이어스 신호는 그라운드 레벨(GND)의 전압을 실질적으로 일정하게 유지하는 것이 바람직하다.
이와 같이 서스테인 기간에서 스캔 전극(Y) 또는 서스테인 전극(Z) 중 어느 하나에만 서스테인 신호를 인가하고, 나머지 하나의 전극에는 바이어스 신호를 인가하게 되면, 구동부의 형태를 보다 단순화 할 수 있다.
예를 들어, 스캔 전극(Y)에도 서스테인 신호를 인가하고, 서스테인 전극(Z)에도 서스테인 신호를 인가하는 경우에는 스캔 전극(Y)에 서스테인 신호를 인가하기 위한 회로들이 배치되는 구동 보드(Board)와 서스테인 전극(Z)에 서스테인 신호를 인가하기 위한 회로들이 배치되는 구동 보드가 각각 필요하게 된다.
반면에, 본 발명에서와 같이 스캔 전극(Y) 또는 서스테인 전극(Z) 중 어느 하나의 전극에만 서스테인 신호를 인가하는 경우에는 스캔 전극(Y) 또는 서스테인 전극(Z) 중 어느 하나의 전극에 서스테인 신호를 인가하기 위한 회로들이 배치되는 하나의 구동 보드만이 구비되면 된다.
이에 따라, 구동부의 전체 크기를 줄일 수 있고, 이에 따라 제조 단가를 저감시킬 수 있게 된다.
한편, 어드레스 기간에서 스캔 전극(Y)에 스캔 신호를 인가하는 방법에 대해 보다 상세히 살펴보면 다음과 같다.
도 7a 내지 도 7b는 어드레스 기간에서 스캔 전극에 스캔 신호를 인가하는 방법에 대해 보다 상세히 설명하기 위한 도면이다.
먼저, 도 7a를 살펴보면 Y1, Y2, Y3 스캔 전극이 순차적으로 배치되어 있는 경우에, 첫 번째 스캔 전극(Y1)에 첫 번째 스캔 신호(Scan 1)를 인가하고, 이후에 세 번째 스캔 전극(Y3)에 두 번째 스캔 신호(Scan 2)를 인가하고, 두 번째 스캔 전극(Y2)에는 세 번째 스캔 신호(Scan 3)를 인가한다.
즉, 공간적으로 두 번째 스캔 전극(Y2)을 사이에 두고 서로 이격된 첫 번째 스캔 전극(Y1)과 세 번째 스캔 전극(Y3)에 연속하여 스캔 신호를 인가하는 것이다.
다음, 도 7b를 살펴보면 스캐닝(Scanning) 순서가 연속인 두 개의 스캔 전극, 즉 스캔 신호가 연속되어 인가되는 Y1 스캔 전극과 Y3 스캔 전극에 인가되는 스캔 신호는 그 일부가 서로 중첩된다.
예를 들어, Y1 스캔 전극에 인가되는 스캔 신호와 Y3 스캔 전극에 인가되는 스캔 신호는 d의 기간만큼 중첩된다.
보다 바람직하게는, 임의의 두 개의 스캔 전극(Y) 중 스캔 순서가 앞선 하나의 스캔 전극, 예컨대 Y1 스캔 전극에 인가되는 스캔 신호의 종료 시점이 t2이고, 나머지 하나의 스캔 전극, 예컨대 Y3 스캔 전극에 인가되는 스캔 신호의 시작시점이 t1이라고 할 때, t2의 시점이 t1의 시점보다 시간적으로 더 늦게 설정됨으로써 임의의 두 개의 스캔 전극에 인가되는 스캔 신호의 일부가 서로 중첩되는 것이다.
이와 같이, 스캔 신호를 인가하는 순서를 조절하고 아울러 두 개의 스캔 신호의 일부가 서로 중첩되도록 하게 되면, 전체 구동 시간을 저감시키며 아울러 노이즈(Noise) 및 전자파 장애(Electro Magnetic Interference : EMI)의 발생을 저감시킬 수 있다.
보다 자세히 설명하면, 스캔 전극(Y)의 배치 순서에 맞추어 순차적으로 스캔 신호를 인가하는 경우, 즉 스캔 신호의 인가 순서가 Y1, Y2, Y3, Y4......Yn 스캔 전극인 경우에는 인접하는 스캔 전극(Y) 간에 커플링(Coupling) 효과, 스캔 전극(Y) 사이의 정전 용량(Capacitance) 값 등의 원인으로 인해 노이즈 및 전자파 장애가 발생하게 된다. 특히, 서로 인접하도록 배치된 두 개의 스캔 전극(Y)에 인가되는 스캔 신호가 서로 중첩되는 경우에는 노이즈 및 전자파 장애의 발생이 더욱 증가하게 된다.
반면에, 하나 이상의 스캔 전극(Y)을 사이에 두고 공간적으로 이격된 두 개의 스캔 전극(Y)에 연속되게 스캔 신호를 인가하게 되면, 즉 스캔 신호의 인가 순서가 Y1, Y3, Y5, Y7......Y2, Y4, Y6.....Yn 스캔 전극인 경우에는 인접하는 스캔 전극(Y) 간에 커플링(Coupling) 효과 및 스캔 전극(Y) 사이의 정전 용량(Capacitance) 값이 상대적으로 작아지게 됨으로써 노이즈 및 전자파 장애의 발생이 감소하게 된다.
아울러, 하나 이상의 스캔 전극(Y)을 사이에 두고 공간적으로 이격된 두 개의 스캔 전극(Y)에 연속되게 스캔 신호를 인가하고 아울러, 두 개의 스캔 전극(Y)에 인가되는 스캔 신호가 서로 중첩되게 함으로써, 전체 구동 시간을 줄일 수 있다.
예를 들어, 하나의 스캔 신호의 폭이 1㎲(마이크로 초)이고, 스캔 전극(Y)의 총 개수가 1000개라고 가정하면, 총 1000개의 스캔 전극(Y)에 스캔 신호를 인가하는데 걸리는 총 시간, 즉 1000개의 스캔 전극(Y)의 스캐닝에 걸리는 총 시간은 1㎲(마이크로 초)ㅧ 1000 = 1ms 인 것이다.
반면에, 하나의 스캔 신호의 폭이 1㎲(마이크로 초)이고, 스캔 전극(Y)의 총 개수가 1000개이고, 두 개의 스캔 신호가 0.1㎲(마이크로 초)씩 중첩된다고 가정하면, 총 1000개의 스캔 전극(Y)에 스캔 신호를 인가하는데 걸리는 총 시간, 즉 1000개의 스캔 전극(Y)의 스캐닝에 걸리는 총 시간은 대략 (1㎲ㅧ 1000) - 1000ㅧ 0.1㎲ = 0.9ms 인 것이다. 즉, 스캔 신호의 폭을 동일하게 유지하더라도 전체 구동 시 간을 저감시킬 수 있는 것이다.
아울러, 이와 같이 스캔 순서가 연속인 두 개의 스캔 전극(Y)에 인가되는 스캔 신호를 중첩시키더라도, 스캔 순서가 연속인 두 개의 스캔 전극(Y)이 하나 이상의 다른 스캔 전극(Y)을 사이에 두고 공간적으로 서로 이격되어 있기 때문에 노이즈 및 전자파 장애의 발생이 급격히 증가하는 것이 방지된다.
여기서, 임의의 두 개의 스캔 전극, 예컨대 Y1 스캔 전극과 Y3 스캔 전극에 인가되는 스캔 신호가 서로 중첩되는 시간은 과도하게 큰 경우에는 어드레싱 전압의 마진(Margin)이 감소할 가능성이 증가하고, 아울러 과도하게 작은 경우에는 구동 시간을 충분히 저감시키는 것이 어렵고 아울러 방전 효율이 저감될 가능성이 증가한다.
이를 고려할 때, 임의의 두 개의 스캔 전극, 예컨대 Y1 스캔 전극과 Y3 스캔 전극에 인가되는 스캔 신호가 서로 중첩되는 시간은 대략 500ns(나노초)이하의 범위 내에서 결정되는 것이 바람직하다. 여기서, 방전 효율 및 구동 시간의 저감의 측면을 고려할 때 임의의 두 개의 스캔 전극, 예컨대 Y1 스캔 전극과 Y3 스캔 전극에 인가되는 스캔 신호가 서로 중첩되는 시간은 대략 300ns(나노초)이상 500ns(나노초)이하의 범위 내에서 결정되는 것이 더욱 바람직하다.
다음, 도 8은 어드레스 기간에서 스캔 전극에 스캔 신호를 인가하는 또 다른 방법에 대해 보다 상세히 설명하기 위한 도면이다.
도 8을 살펴보면, 복수의 스캔 전극(Y) 중 짝수 번째 스캔 전극에 연속하여 스캔 신호가 인가되고, 아울러 홀수 번째 스캔 전극에 연속하여 스캔 신호가 인가 된다.
예를 들면, Y1 스캔 전극부터 Y8 스캔 전극까지에 스캔 신호가 인가되는 경우에 t1의 시점에 Y1 스캔 전극에 스캔 신호가 인가되고, t2의 시점에 Y1 스캔 전극과 Y2 스캔 전극을 사이에 두고 이격된 Y3 스캔 전극에 스캔 신호가 인가되고, t3의 시점에 Y3 스캔 전극과 Y4 스캔 전극을 사이에 두고 이격된 Y5 스캔 전극에 스캔 신호가 인가되고, 이러한 방식으로 Y7 스캔 전극, Y2 스캔 전극, Y4 스캔 전극, Y6 스캔 전극, Y8 스캔 전극에 스캔 신호가 인가될 수 있다.
이와 같이, 복수의 스캔 전극(Y) 중에서 짝수 번째 스캔 전극에 연속되게 스캔 신호가 인가되고, 아울러 홀수 번째 스캔 전극에 연속되게 스캔 신호가 인가되면 노이즈 및 전자파 장애의 발생을 저감시킬 수 있는 것은 물론, 전체 구동도 상대적으로 간단해질 수 있다.
이와 같이, 짝수 번째 스캔 전극과 홀수 번째 스캔 전극에 각각 연속되게 스캔 신호가 인가된는 경우에서의 어드레싱 전압 마진에 대해 첨부된 도 9를 결부하여 살펴보면 다음과 같다.
도 9는 도 8의 경우에서의 어드레싱 전압 마진에 대해 설명하기 위한 도면이다.
도 9를 살펴보면, 먼저 (a)에는 스캔 순서가 순차적인 경우의 일례가 나타나 있다. 예를 들면 Y1 스캔 전극부터 Y10 스캔 전극까지 스캔 신호가 인가된는 경우 스캔 신호의 인가 순서가 Y1, Y2, Y3......Y10 스캔 전극의 순서인 것이다.
이러한 경우에, 스캔 순서가 연속인 두 개의 스캔 신호, 예컨대 Y1 스캔 전 극과 Y2 스캔 전극에 인가되는 두 개의 스캔 신호의 중첩 시간을 0ns(나노초)로 하는 경우에, 즉 중첩시키지 않는 경우에 최대 어드레싱 전압은 대략 95V이고, 최소 어드레스 전압은 대략 33V이다. 즉, 어드레싱 전압의 마진이 대략 62V인 것이다.
아울러, 스캔 순서가 연속인 두 개의 스캔 신호의 중첩 시간을 100ns(나노초)로 하는 경우에 최대 어드레싱 전압은 대략 80V이고, 최소 어드레스 전압은 대략 33V이다. 즉, 어드레싱 전압의 마진이 대략 47V인 것이다.
이러한 방식으로, 중첩 시간이 200ns(나노초)인 경우는 어드레싱 전압의 마진이 대략 12V이고, 중첩 시간이 300ns(나노초)인 경우는 어드레싱 전압의 마진이 0에 가까워진다.
반면에, (b)에는 앞선 도 8에서와 같은 방법으로 스캔 순서가 조절되는 경우의 일례가 나타나 있다. 예를 들면 Y1 스캔 전극부터 Y10 스캔 전극까지 스캔 신호를 인가하는 경우 스캔 신호의 인가 순서가 Y1, Y3, Y5......Y9, Y2, Y4......Y10 스캔 전극의 순서인 것이다.
이러한 경우에, 스캔 순서가 연속인 두 개의 스캔 신호, 예컨대 Y1 스캔 전극과 Y3 스캔 전극에 인가되는 두 개의 스캔 신호의 중첩 시간을 0ns(나노초)로 하는 경우에, 즉 중첩시키지 않는 경우에 최대 어드레싱 전압은 대략 100V이고, 최소 어드레스 전압은 대략 33V이다. 즉, 어드레싱 전압의 마진이 대략 67V인 것이다.
아울러, 스캔 순서가 연속인 두 개의 스캔 신호의 중첩 시간을 100ns(나노초)로 하는 경우에 최대 어드레싱 전압은 대략 95V이고, 최소 어드레스 전압은 대략 33V이다. 즉, 어드레싱 전압의 마진이 대략 62V인 것이다.
이러한 방식으로, 중첩 시간이 200ns(나노초)인 경우는 어드레싱 전압의 마진이 대략 52V이고, 중첩 시간이 300ns(나노초)인 경우는 어드레싱 전압의 마진이 대략 37V이고, 중첩 시간이 400ns(나노초)인 경우는 어드레싱 전압의 마진이 대략 22V이고, 중첩 시간이 500ns(나노초)인 경우는 어드레싱 전압의 마진이 대략 12V이다.
이와 같이, 본 발명에서와 같이 공간적으로 이격된 두 개의 스캔 전극(Y)에 연속되게 스캔 신호를 인가하고, 아울러 두 개의 스캔 신호를 중첩되게 하면 어드레싱 전압의 마진을 상대적으로 충분히 크게 확보할 수 있게 된다. 이에 따라 어드레스 방전이 안정된다.
아울러, 스캔 신호를 인접한 두 개의 스캔 전극에 연속적으로 인가하는 경우는 스캔 신호를 대략 300ns(나노초)이상으로 중첩시키는 경우에는 어드레싱 전압의 마진이 확보되지 않지만, 본 발명에서와 같이 공간적으로 이격된 두 개의 스캔 전극(Y)에 연속되게 스캔 신호를 인가하고, 아울러 두 개의 스캔 신호를 중첩되게 하면 두 개의 스캔 신호의 중첩 시간이 대략 500ns(나노초)인 경우에도 어느 정도의 어드레싱 전압의 마진을 확보할 수 있다.
결국 두 개의 스캔 신호의 중첩 시간을 상대적으로 길게 하더라도 어드레싱 전압의 마진을 충분히 확보할 수 있게 됨으로써 어드레스 방전을 더욱 안정시키며 아울러, 전체 구동 시간을 더욱 저감시킬 수 있다.
다음, 도 10a 내지 도 10b는 어드레스 기간에서 스캔 전극에 스캔 신호를 인가하는 또 다른 방법에 대해 보다 상세히 설명하기 위한 도면이다.
먼저, 도 10a를 살펴보면, n은 2이상의 자연수라고 가정할 때, n 개 건너 하나씩의 스캔 전극(Y)에 연속하여 스캔 신호가 인가될 수 있다.
예를 들면, Y1 스캔 전극부터 Y9 스캔 전극까지에 스캔 신호가 인가되는 경우에 t1의 시점에 Y1 스캔 전극에 스캔 신호가 인가되고, t2의 시점에 Y1 스캔 전극과 Y2 스캔 전극 및 Y3 스캔 전극을 사이에 두고 이격된 Y4 스캔 전극에 스캔 신호가 인가되고, t3의 시점에 Y4 스캔 전극과 Y5 스캔 전극 및 Y6 스캔 전극을 사이에 두고 이격된 Y7 스캔 전극에 스캔 신호가 인가되고, 이러한 방식으로 Y2 스캔 전극, Y5 스캔 전극, Y8 스캔 전극, Y3 스캔 전극, Y6 스캔 전극, Y9 스캔 전극의 순서로 스캔 신호가 인가될 수 있다.
즉, 2개 건너 하나씩의 스캔 전극(Y)에 연속되게 스캔 신호를 인가하는 것이다.
이러한 방식으로, 3개 건너 하나씩, 4개 건너 하나씩, 5개 건너 하나씩의 스캔 전극(Y)에 연속되게 스캔 신호를 인가하는 것도 가능함으로 당연한 것이다.
다음, 도 10b를 살펴보면 예를 들면, Y1 스캔 전극부터 Y10 스캔 전극까지에 스캔 신호가 인가되는 경우에 t1의 시점에서 Y1 스캔 전극에 스캔 신호가 인가되고, t2의 시점에서 Y1 스캔 전극과 인접하여 배치된 Y2 스캔 전극에 스캔 신호가 인가되고, t3의 시점에서 Y2 스캔 전극과 Y3 스캔 전극을 사이에 두고 공간적으로 이격된 Y4 스캔 전극에 스캔 신호가 인가되고, 이러한 방식으로 Y6 스캔 전극, Y7 스캔 전극, Y3 스캔 전극, Y5 스캔 전극, Y8 스캔 전극, Y9 스캔 전극, Y10의 순서로 스캔 신호가 인가될 수 있다.
즉, 스캐닝 순서가 Y1, Y2, Y4, Y6, Y7, Y3, Y5, Y8, Y9, Y10의 순서인 것이다.
이와 같이, 스캐닝 순서, 즉 스캔 신호가 인가되는 순서는 다양하게 변경될 수 있다.
한편, 프레임(Frame)에 포함된 서브필드의 계조 가중치에 따라 스캐닝 순서를 다르게 할 수 있다. 이에 대해 살펴보면 다음과 같다.
도 11은 프레임의 서브필드에 따라 적용되는 스캐닝 순서를 다르게 하는 방법의 일례를 설명하기 위한 도면이다.
도 11을 살펴보면, 하나의 프레임이 총 7개의 서브필드, 즉 제 1, 2, 3, 4, 5, 6, 7 서브필드로 이루어진다고 가정할 때, 제 1 서브필드(SF1)에서는 (a)와 같이 첫 번째 스캔 전극(Y1)부터 4번째 스캔 전극(Y4)까지 순차적으로 스캐닝, 즉 Y1 스캔 전극부터 Y4스캔 전극까지 순차적으로 스캔 신호를 인가하고, 제 6 서브필드(SF6)에서는 (b)와 같이 첫 번째 스캔 전극(Y1), 3번째 스캔 전극(Y3), 다시 2번째 스캔 전극(Y2), 4번째 스캔 전극(Y4)의 순서로 스캐닝할 수 있다.
이와 같이, 프레임의 복수의 서브필드 중 하나 이상의 서브필드에는 하나 이상의 스캔 전극(Y)을 사이에 두고 공간적으로 서로 이격된 임의의 두 개의 스캔 전극(Y)에 연속하여 스캔 신호를 인가하고, 나머지 서브필드에서는 스캔 전극(Y)의 배치 순서에 따라 순차적으로 스캔 신호를 인가하는 것도 가능한 등 다양하게 변경될 수 있는 것이다.
이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
이상에서 상세히 설명한 바와 같이, 본 발명의 플라즈마 디스플레이 장치는 하나 이상의 스캔 전극(Y)을 사이에 두고 공간적으로 서로 이격된 임의의 두 개의 스캔 전극(Y)에 연속하여 스캔 신호를 인가함으로써, 노이즈 및 전자파 장애의 발생을 저감시키는 효과가 있다.
아울러, 본 발명은 임의의 두 개의 스캔 전극(Y)에 인가되는 스캔 신호는 일부가 서로 중첩(Overlap)되도록 함으로써, 전체 구동 시간을 줄이는 효과가 있다.

Claims (6)

  1. 복수의 스캔 전극이 형성되는 플라즈마 디스플레이 패널과,
    어드레싱(Addressing)을 위한 어드레스 기간에서 상기 복수의 스캔 전극 중 하나 이상의 스캔 전극을 사이에 두고 공간적으로 서로 이격된 임의의 두 개의 스캔 전극에 연속하여 스캔 신호를 인가하고, 상기 임의의 두 개의 스캔 전극에 인가되는 스캔 신호는 일부가 서로 중첩(Overlap)되도록 하는 구동부
    를 포함하는 플라즈마 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 구동부는
    상기 임의의 두 개의 스캔 전극 중 스캔 순서가 앞선 하나의 스캔 전극에 인가되는 스캔 신호의 종료 시점을 나머지 하나의 스캔 전극에 인가되는 스캔 신호의 시작시점보다 더 늦게 하여 임의의 두 개의 스캔 전극에 인가되는 스캔 신호의 일부가 서로 중첩되도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  3. 제 1 항에 있어서,
    상기 구동부는
    짝수 번째 상기 스캔 전극에 연속하여 스캔 신호를 인가하고, 홀수 번째 상기 스캔 전극에 연속하여 스캔 신호를 인가하는 것을 특징으로 하는 플라즈마 디스 플레이 장치.
  4. 제 1 항에 있어서,
    상기 구동부는
    n(n은 2이상의 자연수) 개 건너 하나씩의 상기 스캔 전극에 연속하여 스캔 신호를 인가하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  5. 제 1 항에 있어서,
    상기 임의의 두 개의 스캔 전극은 제 1 스캔 전극과, 상기 제 1 스캔 전극보다 스캔 순서가 늦은 제 2 스캔 전극을 포함하고,
    상기 제 1 스캔 전극에 인가되는 스캔 신호와 상기 제 2 스캔 전극에 인가되는 스캔 신호는 대략 500ns(나노초)이하의 범위 내에서 서로 중첩되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  6. 제 5 항에 있어서,
    상기 제 1 스캔 전극에 인가되는 스캔 신호와 상기 제 2 스캔 전극에 인가되는 스캔 신호는 대략 300ns(나노초)이상 500ns(나노초)이하의 범위 내에서 서로 중첩되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
KR1020060052238A 2006-06-09 2006-06-09 플라즈마 디스플레이 장치 KR20070117959A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060052238A KR20070117959A (ko) 2006-06-09 2006-06-09 플라즈마 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060052238A KR20070117959A (ko) 2006-06-09 2006-06-09 플라즈마 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20070117959A true KR20070117959A (ko) 2007-12-13

Family

ID=39142967

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060052238A KR20070117959A (ko) 2006-06-09 2006-06-09 플라즈마 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR20070117959A (ko)

Similar Documents

Publication Publication Date Title
KR20070118915A (ko) 플라즈마 디스플레이 패널의 구동 방법
US7796096B2 (en) Plasma display apparatus
KR100844819B1 (ko) 플라즈마 디스플레이 장치
KR100877191B1 (ko) 플라즈마 디스플레이 장치
KR100800499B1 (ko) 플라즈마 디스플레이 장치
KR100820640B1 (ko) 플라즈마 디스플레이 장치
KR20070117959A (ko) 플라즈마 디스플레이 장치
US20080012798A1 (en) Plasma display apparatus and driving method of plasma display panel
EP1768092A2 (en) Plasma display apparatus and driving method thereof
KR100793086B1 (ko) 플라즈마 디스플레이 장치
KR100903647B1 (ko) 플라즈마 디스플레이 패널 구동 장치 및 그를 이용한플라즈마 디스플레이 장치
KR100862568B1 (ko) 플라즈마 디스플레이 패널
KR100784755B1 (ko) 플라즈마 디스플레이 장치
KR100726985B1 (ko) 플라즈마 디스플레이 장치
KR100800465B1 (ko) 플라즈마 디스플레이 장치
KR100811549B1 (ko) 플라즈마 디스플레이 장치
KR20080008915A (ko) 플라즈마 디스플레이 장치
US8098216B2 (en) Plasma display apparatus and driving method thereof
KR100872363B1 (ko) 플라즈마 디스플레이 패널
KR20080018367A (ko) 플라즈마 디스플레이 장치
KR100774870B1 (ko) 플라즈마 디스플레이 장치
KR20080001535A (ko) 플라즈마 디스플레이 장치
KR20080006824A (ko) 플라즈마 디스플레이 장치
KR20080008914A (ko) 플라즈마 디스플레이 장치
KR20080004840A (ko) 플라즈마 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20080421

Effective date: 20080930