KR20070117903A - 액정표시패널 - Google Patents

액정표시패널 Download PDF

Info

Publication number
KR20070117903A
KR20070117903A KR1020060052124A KR20060052124A KR20070117903A KR 20070117903 A KR20070117903 A KR 20070117903A KR 1020060052124 A KR1020060052124 A KR 1020060052124A KR 20060052124 A KR20060052124 A KR 20060052124A KR 20070117903 A KR20070117903 A KR 20070117903A
Authority
KR
South Korea
Prior art keywords
pixel electrode
region
incision pattern
area
pattern
Prior art date
Application number
KR1020060052124A
Other languages
English (en)
Inventor
도희욱
문현철
유혜란
유승후
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060052124A priority Critical patent/KR20070117903A/ko
Publication of KR20070117903A publication Critical patent/KR20070117903A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)

Abstract

본 발명은 액정표시패널에 관한 것이다. 본 발명에 따른 액정표시패널은 복수의 게이트배선과, 복수의 데이터배선과, 적어도 하나의 화소전극 절개패턴을 갖는 화소전극과, 적어도 하나의 공통전극 절개패턴을 갖는 공통전극을 포함하는 액정표시패널에 있어서, 화소전극은 화소전극 절개패턴과 공통전극 절개패턴에 의하여 복수의 영역으로 구분되고, 복수의 영역 중 게이트배선과 데이터배선의 교차영역에 인접하여 위치하는 영역은 게이트배선과 나란한 제1면과, 데이터배선과 나란한 제2면 및 제1면과 제2면을 연결하는 제3면을 가지며, 3면의 길이는 제1면 및 제2면 중 어느 하나의 길이의 1.5배 내지 5배인 것을 특징으로 한다. 이에 의하여, 텍스처(texture)의 발생 및 소멸시간을 최소화할 수 있다.

Description

액정표시패널{LIQUID CRYSTAL DISPLAY PANEL}
도 1은 본 발명의 일 실시예에 따른 박막트랜지스터 기판에 공통전극을 나타낸 도면,
도 2는 도 1의 Ⅱ-Ⅱ선을 따른 액정표시패널의 단면도,
도 3은 본 발명의 일 실시예에 따른 화소전극과 공통전극을 나타낸 도면,
도 4는 도 3의 Ⅳ-Ⅳ선을 따른 액정표시패널의 단면도이다.
* 도면의 주요부분의 부호에 대한 설명 *
121 : 제1게이트선 122 : 제2게이트선
123 : 제1게이트전극 124 : 제2게이트전극
131 : 게이트 절연막 132 : 반도체층
133 : 저항 접촉층 141 : 데이터선
142 : 소스전극 143 : 드레인전극
151 : 보호막 161 : 메인화소전극
161a : 제1영역 161b : 제2영역
161c : 제7영역 161d : 제8영역
162a : 제3영역 162b : 제4영역
162c : 제5영역 162d : 제6영역
171 : 접촉구 172 : 제1화소전극 절개패턴
173 : 제2화소전극 절개패턴 174 : 제3화소전극 절개패턴
175 : 제4화소전극 절개패턴 251 : 제1공통전극 절개패턴
252 : 제2공통전극 절개패턴 253 : 제3공통전극 절개패턴
254 : 제4공통전극 절개패턴
본 발명은, 액정표시패널에 관한 것이다. 보다 상세하게는, 텍스처의 발생 및 소멸시간을 최소화 할 수 있는 액정표시패널에 관한 것이다.
액정표시패널은 박막 트랜지스터가 형성되어 있는 박막 트랜지스터 기판과 컬러필터층이 형성되어 있는 컬러필터 기판, 그리고 이들 사이에 액정층을 포함한다. 액정표시패널은 비발광소자이기 때문에 박막 트랜지스터 기판의 후면에는 빛을 조사하기 위한 백라이트 유닛이 위치할 수 있다. 백라이트 유닛에서 조사된 빛은 액정층의 배열상태에 따라 투과량이 조절된다.
근래에는, 액정표시패널의 광시야각 등의 구현을 위한PVA(patterned vertically aligned) 모드가 개발되었고, 시인성 등의 향상을 위한 SPVA(super patterned vertically aligned) 모드 등이 개발되었다.
그런데, 이러한 SPVA 모드를 포함한 액정표시패널의 경우, 게이트배선과 데이터배선의 교차영역에서 데이터배선과 화소전극 사이 및 게이트배선과 화소전극 사이의 전계에 의해 텍스처가 발생되고, 이 발생된 텍스처의 소멸시간도 증가되는 어려움이 있다.
따라서, 본 발명은 텍스처(texture)의 발생 및 소멸시간을 최소화할 수 있는 액정표시패널을 제공하는 것이다.
상기의 목적은, 복수의 게이트배선, 복수의 데이터배선, 적어도 하나의 화소전극 절개패턴을 갖는 화소전극 및 적어도 하나의 공통전극 절개패턴을 갖는 공통전극을 포함하는 액정표시패널에 있어서, 화소전극은 화소전극 절개패턴과 공통전극 절개패턴에 의하여 복수의 영역으로 구분되고, 복수의 영역 중 게이트배선과 데이터배선의 교차영역에 인접하여 위치하는 영역은 게이트배선과 나란한 제1면과, 데이터배선과 나란한 제2면 및 제1면과 제2면을 연결하는 제3면을 가지며, 제3면의 길이는 제1면 및 제2면 중 적어도 어느 하나의 길이의 1.5배 내지 5배인 것을 특징으로 하는 액정표시패널에 의하여 달성된다.
여기서, 화소전극은 화소전극 절개패턴에 의하여 메인화소전극과 서브화소전극으로 분리되고, 화소전극 절개패턴은 데이터배선을 따라 연장되어 있는 제1화소전극 절개패턴과, 제1화소전극 절개패턴의 양단으로부터 사선방향으로 서로 멀어지게 연장되어 있는 제2화소전극 절개패턴 및 제3화소전극 절개패턴을 포함한다.
그리고, 복수의 게이트배선은 상호 소정간격 이격되어 배치되는 제1게이트선과 제2게이트선을 포함하며, 메인화소전극은 제1게이트선에 인접한 제1메인화소 구역과, 제2게이트선에 인접한 제2메인화소구역을 포함하며, 서브화소전극은 제1메인화소구역과 제2메인화소구역 사이에 위치하며, 화소전극 절개패턴은 서브화소전극을 제1메인화소구역에 인접한 제1서브화소구역과 제2메인화소구역에 인접한 제2서브화소구역으로 구분하는 제4화소전극 절개패턴을 더 포함한다.
또한, 공통전극은 제2화소전극 절개패턴과 실질적으로 평행하게 제1메인화소구역을 가로질러 형성되어 있는 제1공통전극 절개패턴과; 제3화소전극 절개패턴과 실질적으로 평행하게 제2메인화소구역을 가로질러 형성되어 있는 제2공통전극 절개패턴과; 제2화소전극 절개패턴과 평행하게 제1서브화소구역을 가로질러 형성되어 있는 제3공통전극 절개패턴과; 제3화소전극 절개패턴과 평행하게 제2서브화소구역을 가로질러 형성되어 있는 제4공통전극 절개패턴을 포함한다.
여기서, 화소전극은, 제1게이트선 및 데이터배선의 교차영역과 제1공통전극 절개패턴 사이에 위치하는 제1영역과; 제1공통전극 절개패턴과 제2화소전극 절개패턴 사이에 위치하는 제2영역과; 제2화소전극 절개패턴과 제3공통전극 절개패턴 사이에 위치하는 제3영역과; 제3공통전극 절개패턴과 제4화소전극 절개패턴 사이에 위치하는 제4영역과; 제4화소전극 절개패턴과 제4공통전극 절개패턴 사이에 위치하는 제5영역과; 제4공통전극 절개패턴과 제3화소전극 절개패턴 사이에 위치하는 제6영역과; 제3화소전극 절개패턴과 제2공통전극 절개패턴 사이에 위치하는 제7영역과; 제2공통전극 절개패턴과 제2게이트선 및 데이터배선의 교차영역 사이에 위치하는 제8영역을 포함한다.
그리고, 제1영역의 면적과 제2영역의 면적은 실질적으로 동일하고, 제3영역 의 면적과 제4영역의 면적은 실질적으로 동일하며, 제5영역의 면적과 제6영역의 면적은 실질적으로 동일하며, 제7영역의 면적과 제8영역의 면적은 실질적으로 동일할 수 있다.
그리고, 제1, 2, 7 및 8영역의 각 면적의 합은 제3, 4, 5 및 6영역의 각 면적의 합과 실질적으로 동일할 수 있다.
여기서, 복수의 영역 중 게이트배선과 데이터배선의 교차영역에 인접하여 위치하는 영역은 제1영역 및 제8영역 중 적어도 어느 하나이다.
또한, 제2화소전극 절개패턴과 접해있는 제1메인화소구역의 측변의 길이는 제2화소전극 절개패턴과 접해있는 제1서브화소구역의 측변의 길이보다 크게 형성되어 있으며, 제3화소전극 절개패턴과 접해있는 제2메인화소구역의 측변의 길이는 상기 제3화소전극 절개패턴과 접해있는 제2서브화소구역의 측변의 길이보다 크게 형성되어 있을 수 있다.
그리고, 데이터배선과 화소전극 사이에 위치하며, 무기 물질을 포함하는 보호막을 더 포함하며, 데이터배선은 화소전극과 중첩되지 않게 형성되어 있다.
그리고, 데이터배선과 화소전극 사이에 위치하며, 유기물질을 포함하는 보호막을 더 포함하며, 데이터배선은 화소전극과 일부 중첩되도록 형성되어 있을 수 있다.
이하 첨부된 도면을 참조로 하여 본 발명을 더욱 상세히 설명하겠다. 이하에서 어떤 막(층)이 다른 막(층)의 ‘상부에’형성되어(위치하고) 있다는 것은, 두 막(층)이 접해 있는 경우뿐 아니라 두 막(층) 사이에 다른 막(층)이 존재하는 경우 도 포함한다.
도 1은 본 발명의 일 실시예에 따른 박막트랜지스터 기판에 공통전극을 나타낸 도면이고, 도 2는 도 1의 Ⅱ-Ⅱ를 따른 액정표시패널의 단면을 나타낸 도면이다.
본 발명의 일 실시예에 따른 액정표시패널(10)은 박막 트랜지스터 기판(제1기판, 100)과 이에 대면하고 있는 컬러필터 기판(제2기판, 200), 그리고 이들 사이에 위치하고 있는 액정층(300)을 포함한다.
우선, 제1기판(100)에 대하여 설명하면 다음과 같다.
제1기판소재(111) 위에 복수의 게이트 배선(121, 122, 123, 124)이 형성되어 있다. 게이트 배선(121, 122, 123, 124)은 금속 단일층 또는 다중층일 수 있다. 게이트 배선(121, 122, 123, 124)은 서로 이격되어 배치되는 제1게이트배선(121, 123)과 제2게이트배선(122, 124)을 포함한다. 제1게이트배선(122, 124)은 일방향으로 연장되어 있는 제1게이트선(121)과 제1게이트선(121)에서 폭이 확장되어 있는 제1게이트전극(123)을 포함한다. 제2게이트배선(122, 124)은 상기 제1게이트선(121)과 소정 간격 이격되어 나란히 연장되어 있는 제2게이트선(122)과 제2게이트선(122)에서 폭이 확장되어 있는 제2게이트전극(124)을 포함한다.
제1기판소재(111)위에는 실리콘 질화물(SiNx) 등으로 이루어진 게이트 절연막(131)이 복수의 게이트 배선(121, 122, 123, 124)을 덮고 있다.
게이트 전극(124)의 게이트 절연막(131) 상부에는 비정질 실리콘 등의 반도체로 이루어진 반도체층(132)이 형성되어 있으며, 반도체층(132)의 상부에는 실리 사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘 등의 물질로 만들어진 저항 접촉층(133)이 형성되어 있다. 소스전극(142)과 드레인전극(143) 사이의 채널부에서는 저항 접촉층(133)이 제거되어 있다.
저항 접촉층(133) 및 게이트 절연막(131) 위에는 데이터배선(141, 142, 143)이 형성되어 있다. 데이터배선(141, 142, 143) 역시 금속층으로 이루어진 단일층 또는 다중층일 수 있다. 데이터배선(141, 142, 143)은 세로방향으로 형성되어 게이트선(121, 122)과 교차하여 화소를 형성하는 데이터선(141), 데이터선(141)의 분지이며 저항 접촉층(133)의 상부까지 연장되어 있는 소스전극(142), 소스전극(142)과 분리되어 있으며 소스전극(142)의 반대쪽 저항 접촉층(133) 상부에 형성되어 있는 드레인전극(143)을 포함한다. 여기서, 드레인전극(143)은 메인화소전극(161)의 일 영역과 서브화소전극(162)의 일영역과 중첩되도록 배치되어 있으며, 메인화소전극(161)과는 접촉구(171)를 통해 연결되어 있다. 그리고, 본 발명의 데이터선(141)은 본 발명에 따르는 화소전극(161, 162)의 양측 가장자리를 따라 연장되어 있다. 더욱 구체적으로, 데이터선(141)은 화소전극(161, 162)의 측면 형상에 대응하도록 마련되어 화소전극(161, 162)과 겹치지 않는다. 한편, 다른 실시예로, 데이터선(141)은 곧은 직선으로 마련되어 본 발명에 따르는 화소전극(161, 162)과 일부 겹쳐있을 수 있다. 이러한 데이터선(141)의 형상차이는 보호막(151)의 재질에 의하여 결정된다. 이에 대하여는 후술하겠다.
복수의 데이터 배선(141, 142, 143) 및 이들이 가리지 않는 반도체층(132)의 상부에는 보호막(151)이 형성되어 있다. 보호막(151)에는 드레인 전극(143)를 드러내는 접촉구(171)가 형성되어 있다. 여기서, 보호막(151)은 SiNx, SiO2와 같은 무기물질로 이루어질 수 있으며, 유기물질로 이루어질 수 있다. 보호막(151)이 무기물질로 이루어진 경우에, 데이터선(141)은 화소전극(161, 162)과 겹치지 않도록 마련되는 것이 바람직하다. 이는, 데이터선(141)과 화소전극(161, 162)이 겹치면 용량(capacitor)이 형성될 수 있으며, 이런 용량은 액정층(300)의 배열에 영향을 미치기 때문이다. 그래서, 데이터선(141)은 화소전극(161, 162)과 적어도 일부가 겹치지 않도록 화소전극(161, 162) 양측의 가장자리를 따라 형성되는 것이다. 한편, 보호막(151)이 유기물질로 이루어진 경우에, 데이터선(141)은 화소전극(161, 162)과 일부 겹쳐있어도 된다. 그 이유는, 유기물질은 일반적으로 두껍게 형성되어 때문에 데이터선(141)과 화소전극(161, 162) 사이에 형성된 용량(capacitor)은 작기 때문이다. 그러나, 보호막(151)이 유기물질을 포함한 경우에도, 데이터선(141)은 화소전극(161, 162) 양측의 가장자리를 따라 형성될 수 있음은 당연하다
보호막(151)의 상부에는 화소전극(161, 162)이 형성되어 있다. 화소전극(161, 162)은 통상 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)등의 투명한 도전물질로 이루어진다. 화소전극(161, 162)은 접촉구(171)를 통해 드레인전극(143)과 전기적으로 연결되어 있는 메인화소전극(161)과, 상기 드레인전극(143) 및 상기 메인화소전극(161)과 전기적으로 분리되어 있으며 상기 드레인전극(143)과 적어도 일부분이 겹쳐있는 서브화소전극(162)을 갖는다.
화소전극(161, 162)은 데이터선(141)을 따라 연장되어 있는 제1화소전극 절개패턴(172)과 제1화소전극 절개패턴(172)의 양단으로부터 사선방향으로 서로 멀어 지게 연장되어 있는 제2화소전극 절개패턴(173)과 제3화소전극 절개패턴(174)을 포함한다. 화소전극(161, 162)은 이러한 화소전극 절개패턴(172, 173, 174)에 의해 메인화소전극(161)과 서브화소전극(162)으로 분리된다.
여기서, 메인화소전극(161)은 제1게이트선(121)에 인접한 제1메인화소구역(161a, 161b, 도3 및 도4참조)과 제2게이트선(122)에 인접한 제2메인화소구역(161c, 161d, 도3 및 도4참조)을 포함한다.
그리고, 서브화소전극(162)은 제1메인화소구역(161a, 161b, 도3 및 도4참조)과 제2메인화소구역(161c, 161d, 도3 및 도4참조) 사이에 위치하며, 제1메인화소구역(161a, 161b, 도3 및 도4참조)에 인접한 제1서브화소구역(162a, 162b, 도3 및 도4참조)과 제2메인화소구역(161c, 161d, 도3 및 도4참조)에 인접한 제2서브화소구역(162c, 162d, 도3 및 도4참조)으로 구분하는 제4화소전극 절개패턴(175)을 포함한다.
화소전극 절단패턴들(172, 173, 174, 175)은 실시예에 한정되지 않고 다양한 형상으로 형성될 수 있다.
이어 제2기판(200)에 대하여 설명한다.
제2기판소재(211) 위에 블랙 매트릭스(221)가 형성되어 있다. 블랙 매트릭스(221)는 일반적으로 적색, 녹색 및 청색 필터 사이를 구분하며, 제1기판(100)에 위치하는 박막 트랜지스터로의 직접적인 광조사를 차단하는 역할을 한다. 블랙 매트릭스(221)는 통상 검은색 안료가 첨가된 감광성 유기물질로 이루어져 있다. 상기 검은색 안료로는 카본블랙이나 티타늄 옥사이드 등을 사용한다.
컬러필터층(231)은 블랙 매트릭스(221)를 경계로 하여 적색, 녹색 및 청색 필터가 반복되어 형성된다. 컬러필터층(231)은 백라이트 유닛(도시하지 않음)으로부터 조사되어 액정층(300)을 통과한 빛에 색상을 부여하는 역할을 한다. 컬러필터층(231)은 통상 감광성 유기물질로 이루어져 있다.
컬러필터층(231)과 컬러필터층(231)이 덮고 있지 않은 블랙 매트릭스(221)의 상부에는 오버코트막(241)이 형성되어 있다. 오버코트막(241)은 컬러필터층(231)을 평탄화하면서, 컬러필터층(231)을 보호하는 역할을 하며 통상 아크릴계 에폭시 재료가 많이 사용된다.
오버코트막(241)의 상부에는 공통전극(250)이 형성되어 있다. 공통전극(250)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)등의 투명한 도전물질로 이루어진다. 공통전극(250)은 박막 트랜지스터 기판의 화소전극(161, 162)과 함께 액정층(300)에 직접 전압을 인가한다. 공통전극(250)에는 공통전극 절개패턴(251, 252, 253, 254)이 형성되어 있다. 공통전극 절개패턴(251, 252, 253, 254)은 화소전극(161, 162)의 화소전극 절개패턴(172, 173, 174, 175)들과 함께 액정층(300)을 다수의 영역으로 나누는 역할을 한다.
공통전극(250)은 제2화소전극 절개패턴(173)과 실질적으로 평행하게 제1메인화소구역(161a, 161b)을 가로질러 형성되어 있는 제1공통전극 절개패턴(251)과 제3화소전극 절개패턴(174)과 실질적으로 평행하게 제2메인화소구역(161c, 161d)을 가로질러 형성되어 있는 제2공통전극 절개패턴(252)과 제2화소전극 절개패턴(173)과 평행하게 제1서브화소구역(162a, 162b)을 가로질러 형성되어 있는 제3공통전극 절 개패턴(253)과 제3화소전극 절개패턴(174)과 평행하게 제2서브화소구역(162c, 162d)을 가로질러 형성되어 있는 제4공통전극 절개패턴(254)을 포함한다.
공통전극 절개패턴(251, 252, 253, 254)은 실시예에 한정되지 않고 다양한 형상으로 형성될 수 있다.
제1 기판(100)과 제2 기판(200)의 사이에 액정층(300)이 위치한다. 액정층(300)은 VA(vertically aligned)모드로서, 액정분자는 전압이 가해지지 않은 상태에서는 길이방향이 수직을 이루고 있다. 전압이 가해지면 액정분자는 유전율 이방성이 음이기 때문에 전기장에 대하여 수직방향으로 눕는다. 화소전극 절개패턴(172, 173, 174, 175)을 갖는 화소전극(161, 162)과 공통전극 절개패턴(251, 252, 253, 254)을 갖는 공통전극(250)에 의한 프린지 필드는 액정층(300)의 액정 배향의 방위각을 결정해 준다. 이에 의해, 액정층(300)은 광시야각을 구현할 수 있다.
이하에서는 도 3 및 도 4에 도시된 바에 따라 본 발명의 일 실시예를 설명한다.
도 3은 본 발명의 일 실시예에 따른 화소전극과 공통전극을 나타낸 도면이고, 도 4는 도 3의 Ⅳ-Ⅳ를 따른 액정표시패널의 단면을 나타낸 도면이다.
화소전극(161, 162)은 화소전극 절개패턴(172, 173, 174, 175)과 공통전극 절개패턴(251, 252, 253, 254)에 의하여 복수의 영역(161a, 161b, 161c, 161d, 162a, 162b, 162c, 162d)으로 구분된다.
즉, 화소전극(161, 162)은 제1게이트선(121, 도1참조)과 데이터선(141, 도1 참조)의 교차영역과 상기 제1공통전극 절개패턴(251) 사이에 위치하는 제1영역(161a)과 제1공통전극 절개패턴(251)과 제2화소전극 절개패턴(173) 사이에 위치하는 제2영역(161b)과 제2화소전극 절개패턴(173)과 제3공통전극 절개패턴(253) 사이에 위치하는 제3영역(162a)과 제3공통전극 절개패턴(253)과 제4화소전극 절개패턴(175) 사이에 위치하는 제4영역(162b)과 제4화소전극 절개패턴(175)과 제4공통전극 절개패턴(254) 사이에 위치하는 제5영역(162c)과 제4공통전극 절개패턴(254)과 제3화소전극 절개패턴(174) 사이에 위치하는 제6영역(162d, 도3 및 도4참조)과 제3화소전극 절개패턴(174)과 제2공통전극 절개패턴(252) 사이에 위치하는 제7영역(161c)과 제2공통전극 절개패턴(252)과 제2게이트선(122)과 데이터선(141)의 교차영역 사이에 위치하는 제8영역(161d)을 포함한다.
여기서, 제1영역(161a)의 면적과 제2영역(161b)의 면적은 실질적으로 동일하고 제3영역(162a)의 면적과 제4영역(162b)의 면적은 실질적으로 동일하며, 제5영역(162c)의 면적과 제6영역(162d)의 면적은 실질적으로 동일하며, 제7영역(161c)의 면적과 제8영역(161d)의 면적은 실질적으로 동일하다. 또한, 제1, 2, 7 및 8영역(161a, 161b, 161c, 161d)의 각각의 면적의 합과 제3, 4, 5 및 6영역(162a, 162b, 162c, 162d)의 각각의 면적의 합은 실질적으로 동일하다.
제1영역(161a)은 복수의 영역(161a, 161b, 161c, 161d, 162a, 162b, 162c, 162d) 중 제1게이트선(121)과 데이터선(141)의 교차영역에 인접하여 위치한다. 제1영역(161a)은 제1게이트선(121)과 나란한 제1면(c)과, 데이터선(141)과 나란한 제2면(a) 및 제1면(c)과 제2면(a)을 연결하는 제3면(b)을 가지며, 3면(b)의 길이는 제 1면(c) 및 제2면(a) 중 어느 하나의 길이의 1.5배 내지 5배일 수 있다.
이에 의해, 제1면(c)에서 제1게이트선(121, 도1참조)과 메인화소전극(161) 사이의 전계에 의해 발생되는 텍스처와 이 발생된 텍스처의 소멸시간을 최소화 할 수 있다. 이에 대한 원리를 이하 설명한다. 여기서, 액정층(300)은 VA(vertically aligned) 모드로 마련되어 있다.
제1면(c)은 제1게이트선(121, 도1참조)과 접하는 면으로, 이 면에서는 제1게이트선(121, 도1참조)과 메인화소전극(161) 사이의 전계에 의해 제1면(c)과 수직한 방향으로 액정이 배열되며, 신호 인가시 이러한 액정의 배열에 때문에 이 면에서 텍스처가 시인될 수 있다. 따라서 제1면(c)의 길이가 길수록 제1게이트선(121, 도1참조)과 메인화소전극(161) 사이의 전계에 의한 텍스처의 시인은 증가하게 된다. 따라서, 본원발명의 일 실시예와 같이, 제1면(c)의 길이를 작게하는 것이 텍스처의 시인을 감소시키는 방법으로 바람직하다. 제3면(b)은 제1공통전극 절개패턴(251) 나란히 사선방향으로 형성되어 있는데, 이는 메인화소전극(161)과 공통전극(250)에 인가되는 전압에 의해 제1영역(161a)에 대응되는 액정을 제3면(b)과 수직하는 사선 방향으로 배열하기 위함이다. 이것은 메인화소전극(161)과 공통전극(250)에 인가되는 전압에 의해 액정이 사선방향으로 제어되는 것을 의미하며, 이러한 제어에 의해 백라이트 유닛에서 조사된 빛의 투과량이 조절된다. 그리고, 사선방향의 액정에 대한 규제력은 제3면(b)의 길이가 길어 질수록 강해지는데, 이는 조사된 빛의 투과량을 조절하는 관점에서 유용한 것이다. 이러한 이유로 본원발명의 일 실시예와 같이 제3면(b)의 길이를 제1면(c) 길이의 1.5배 내지 5배로 한정한 것이다.
그리고, 이러한 제1면(c) 및 제3면(b)의 길이는 액정표시패널의 PVA, SPVA 모드 등의 설계상의 제한을 벗어나지 않아야 하는 한계에서 정해진 것으로, 제1면(c)의 길이는 작게 제3면(b)의 길이는 크게 한다는 원칙 아래 다양하게 마련될 수 있다. 또한, 제1면(c) 길이를 작게 하고 제3면(b) 길이를 크게 하는 설계에 의해, 제3면(b)과 수직하여 사선방향으로 배열되도록 하는 액정의 규제력이 증가되며, 이렇게 증가된 액정에 대한 규제력은 제1면(c)에서 발생되는 텍스처의 소멸시간을 줄이는 역할을 한다.
여기서, 제1면(c)의 길이와 제2면(a)의 길이는 동일할 수 있다.
제8영역(161d)은 복수의 영역(161a, 161b, 161c, 161d, 162a, 162b, 162c, 162d) 중 제2게이트선(121, 도1참조)과 데이터선(141, 도1참조)의 교차영역에 인접하여 위치한다. 제8영역(161d)은 위에서 설명한 제1영역(161a)과 같이 형성될 수 있다. 다만, 박막트랜지스터(124, 142, 143, 도1참조)의 위치에 따라 변경될 수 있다.
제1메인화소구역(161a, 161b)은 제2화소전극 절개패턴(173)과 접해있는 측변(d)의 길이가 서브화소전극(162) 중 제2화소전극 절개패턴(173)과 접해있는 측변(e)의 길이보다 크게 형성되어 있다.
이에 대한 이유를 이하에서 설명한다. 위에서 설명한 바와 같이, 제1면(c)에서 발생되는 텍스처를 최소화하기 위해 제1면(c)의 길이를 작게하고 제3면(b)의 길이를 크게 하고 있다. 그런데, 이러한 길이의 조정은 액정표시패널의 PVA, SPVA 모드 등의 설계상의 제한을 벗어나지 않아야 하는 한계가 있다. 예를 들면 SPVA 모 드의 경우 제1영역(161a)의 면적과 제2영역(161b)의 면적은 실질적으로 동일해야 하고, 제1, 2, 7 및 8영역(161a, 161b, 161c, 161d)의 각각의 면적의 합과 제3, 4, 5 및 6영역(162a, 162b, 162c, 162d)의 면적의 합은 실질적으로 동일해야한다. 또한, SPVA 모드의 개구율과 면적비를 유지해야한다. 따라서, SPVA 모드에서 위의 제한을 만족하면서, 제1면(c)의 길이를 작게하고 제3면(b)의 길이를 크게 하기 위해서는 제2영역(161b)중 제3영역(162a)과 접해있는 측변(d)의 길이는 제3영역(162a) 중 제2영역(161b)과 접해 있는 측변(e)의 길이보다 크게 하여야 한다. 이 때문에 보호막(151)이 유기막이 아닌 무기물질을 포함한 비유기막인 경우, 데이터선(141, 도1참조)은 굴곡되어 배치된다.
제2메인화소구역(161c, 161d)은 제3화소전극 절개패턴(174)과 접해있는 측변의 길이가 서브화소전극(162) 중 제3화소전극 절개패턴(174)과 접해있는 측변의 길이보다 크게 형성될 수 있다. 다만, 박막트랜지스터(124, 142, 143, 도1참조)의 위치에 따라 변경될 수 있다.
이상 설명한 바와 같이, 본 발명에 따르면, 텍스처(texture)의 발생 및 소멸시간을 최소화할 수 있는 액정표시패널이 제공된다.

Claims (11)

  1. 복수의 게이트배선과, 복수의 데이터배선과, 적어도 하나의 화소전극 절개패턴을 갖는 화소전극과, 적어도 하나의 공통전극 절개패턴을 갖는 공통전극을 포함하는 액정표시패널에 있어서,
    상기 화소전극은 상기 화소전극 절개패턴과 상기 공통전극 절개패턴에 의하여 복수의 영역으로 구분되고,
    상기 복수의 영역 중 상기 게이트배선과 상기 데이터배선의 교차영역에 인접하여 위치하는 영역은 상기 게이트배선과 나란한 제1면과, 상기 데이터배선과 나란한 제2면 및 상기 제1면과 제2면을 연결하는 제3면을 가지며, 상기 제3면의 길이는 상기 제1면 및 상기 제2면 중 적어도 어느 하나의 길이의 1.5배 내지 5배인 것을 특징으로 하는 액정표시패널.
  2. 제1항에 있어서,
    상기 화소전극은 상기 화소전극 절개패턴에 의하여 메인화소전극과 서브화소전극으로 분리되고,
    상기 화소전극 절개패턴은 상기 데이터배선을 따라 연장되어 있는 제1화소전극 절개패턴과, 상기 제1화소전극 절개패턴의 양단으로부터 사선방향으로 서로 멀어지게 연장되어 있는 제2화소전극 절개패턴 및 제3화소전극 절개패턴을 포함하는 것을 특징으로 하는 액정표시패널.
  3. 제2항에 있어서,
    상기 복수의 게이트배선은 상호 소정간격 이격되어 배치되는 제1게이트선과 제2게이트선을 포함하고,
    상기 메인화소전극은 상기 제1게이트선에 인접한 제1메인화소구역과, 상기 제2게이트선에 인접한 제2메인화소구역을 포함하며,
    상기 서브화소전극은 상기 제1메인화소구역과 상기 제2메인화소구역 사이에 위치하고,
    상기 화소전극 절개패턴은 상기 서브화소전극을 상기 제1메인화소구역에 인접한 제1서브화소구역과, 상기 제2메인화소구역에 인접한 제2서브화소구역으로 구분하는 제4화소전극 절개패턴을 더 포함하는 것을 특징으로 하는 액정표시패널.
  4. 제3항에 있어서,
    상기 공통전극은,
    상기 제2화소전극 절개패턴과 실질적으로 평행하게 상기 제1메인화소구역을 가로질러 형성되어 있는 제1공통전극 절개패턴과;
    상기 제3화소전극 절개패턴과 실질적으로 평행하게 상기 제2메인화소구역을 가로질러 형성되어 있는 제2공통전극 절개패턴과;
    상기 제2화소전극 절개패턴과 평행하게 상기 제1서브화소구역을 가로질러 형성되어 있는 제3공통전극 절개패턴과;
    상기 제3화소전극 절개패턴과 평행하게 상기 제2서브화소구역을 가로질러 형성되어 있는 제4공통전극 절개패턴을 포함하는 것을 특징으로 하는 액정표시패널.
  5. 제4항에 있어서,
    상기 화소전극은,
    상기 제1게이트선 및 상기 데이터배선의 교차영역과 상기 제1공통전극 절개패턴 사이에 위치하는 제1영역과;
    상기 제1공통전극 절개패턴과 상기 제2화소전극 절개패턴 사이에 위치하는 제2영역과;
    상기 제2화소전극 절개패턴과 상기 제3공통전극 절개패턴 사이에 위치하는 제3영역과;
    상기 제3공통전극 절개패턴과 상기 제4화소전극 절개패턴 사이에 위치하는 제4영역과;
    상기 제4화소전극 절개패턴과 상기 제4공통전극 절개패턴 사이에 위치하는 제5영역과;
    상기 제4공통전극 절개패턴과 상기 제3화소전극 절개패턴 사이에 위치하는 제6영역과;
    상기 제3화소전극 절개패턴과 상기 제2공통전극 절개패턴 사이에 위치하는 제7영역과;
    상기 제2공통전극 절개패턴과 상기 제2게이트선 및 상기 데이터배선의 교차영역 사이에 위치하는 제8영역을 포함하는 것을 특징으로 하는 액정표시패널.
  6. 제5항에 있어서,
    상기 제1영역의 면적과 상기 제2영역의 면적은 실질적으로 동일하고, 상기 제3영역의 면적과 상기 제4영역의 면적은 실질적으로 동일하며, 상기 제5영역의 면적과 상기 제6영역의 면적은 실질적으로 동일하고, 상기 제7영역의 면적과 상기 제8영역의 면적은 실질적으로 동일한 것을 특징으로 하는 액정표시패널.
  7. 제6항에 있어서,
    상기 제1, 2, 7 및 8영역의 각 면적의 합은 상기 제3, 4, 5 및 6영역의 각 면적의 합과 실질적으로 동일한 것을 특징으로 하는 액정표시패널.
  8. 제1항 또는 제7항에 있어서,
    상기 복수의 영역 중 상기 게이트배선과 상기 데이터배선의 교차영역에 인접하여 위치하는 영역은 상기 제1영역 및 상기 제8영역 중 적어도 어느 하나인 것을 특징으로 하는 액정표시패널.
  9. 제8항에 있어서,
    상기 제2화소전극 절개패턴과 접해있는 상기 제1메인화소구역의 측변의 길 이는 상기 제2화소전극 절개패턴과 접해있는 상기 제1서브화소구역의 측변의 길이보다 크게 형성되어 있으며,
    상기 제3화소전극 절개패턴과 접해있는 상기 제2메인화소구역의 측변의 길이는 상기 제3화소전극 절개패턴과 접해있는 상기 제2서브화소구역의 측변의 길이보다 크게 형성되어 있는 것을 특징으로 하는 액정표시패널.
  10. 제9항에 있어서,
    상기 데이터배선과 상기 화소전극 사이에 위치하며, 무기 물질을 포함하는 보호막을 더 포함하며,
    상기 데이터배선은 상기 화소전극과 중첩되지 않게 형성되어 있는 것을 특징으로 하는 액정표시패널.
  11. 제9항에 있어서,
    상기 데이터배선과 상기 화소전극 사이에 위치하며, 유기물질을 포함하는 보호막을 더 포함하며,
    상기 데이터배선은 상기 화소전극과 일부 중첩되도록 형성되어 있는 것을 특징으로 하는 액정표시패널.
KR1020060052124A 2006-06-09 2006-06-09 액정표시패널 KR20070117903A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060052124A KR20070117903A (ko) 2006-06-09 2006-06-09 액정표시패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060052124A KR20070117903A (ko) 2006-06-09 2006-06-09 액정표시패널

Publications (1)

Publication Number Publication Date
KR20070117903A true KR20070117903A (ko) 2007-12-13

Family

ID=39142923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060052124A KR20070117903A (ko) 2006-06-09 2006-06-09 액정표시패널

Country Status (1)

Country Link
KR (1) KR20070117903A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9159883B2 (en) 2012-10-10 2015-10-13 Samsung Display Co., Ltd. Array substrate and liquid crystal display having the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9159883B2 (en) 2012-10-10 2015-10-13 Samsung Display Co., Ltd. Array substrate and liquid crystal display having the same

Similar Documents

Publication Publication Date Title
KR101325068B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR101323412B1 (ko) 액정표시장치 및 그 제조 방법
KR20050001707A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20190112228A (ko) 표시 장치
KR20050115098A (ko) 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
KR101071257B1 (ko) 다중 도메인 박막 트랜지스터 표시판 및 이를 포함하는액정 표시 장치
KR101784447B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR100920348B1 (ko) 액정 표시 장치
KR20080000458A (ko) 액정표시장치
KR20080046042A (ko) 표시 패널
KR100366769B1 (ko) 액정 표시 장치
KR20080025872A (ko) 액정표시장치
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
KR20080090649A (ko) 액정표시장치
KR20070112532A (ko) 액정표시장치와 이의 제조방법
JP2005182048A (ja) 多重ドメイン薄膜トランジスタ表示板及びこれを含む液晶表示装置
KR20080022355A (ko) 액정표시장치
KR101609826B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR101282402B1 (ko) 액정표시장치
KR20080003998A (ko) 액정표시장치
KR20070117903A (ko) 액정표시패널
KR101971144B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR20060062908A (ko) 액정 표시 패널
KR20070111155A (ko) 액정표시패널
KR20080020883A (ko) 액정표시장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination