KR20070109455A - 데이지 체인 방식의 멀티 ｃｐｕ 시스템 - Google Patents

데이지 체인 방식의 멀티 ｃｐｕ 시스템 Download PDF

Info

Publication number
KR20070109455A
KR20070109455A KR1020060042453A KR20060042453A KR20070109455A KR 20070109455 A KR20070109455 A KR 20070109455A KR 1020060042453 A KR1020060042453 A KR 1020060042453A KR 20060042453 A KR20060042453 A KR 20060042453A KR 20070109455 A KR20070109455 A KR 20070109455A
Authority
KR
South Korea
Prior art keywords
cpu
signal
multiplexer
transceiver
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020060042453A
Other languages
English (en)
Inventor
김지환
김동식
Original Assignee
주식회사 팬택
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 팬택 filed Critical 주식회사 팬택
Priority to KR1020060042453A priority Critical patent/KR20070109455A/ko
Publication of KR20070109455A publication Critical patent/KR20070109455A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4247—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명은 데이지 체인 방식의 멀티 CPU 시스템에 관한 것으로서, 상기 멀티 CPU 시스템은, 메인 CPU, 적어도 하나 이상의 서브 CPU, 상기 메인 CPU 및 상기 적어도 하나 이상의 서브 CPU에 대응되어 연결된 적어도 두 개 이상의 트랜시버들, 및 인터럽트 신호에 따라 외부 통신을 소정 기간 턴오프시키고, 상기 소정 기간 후에 모드 신호에 따라 외부 통신 신호를 상기 적어도 두 개 이상의 트랜시버들 중 어느 하나로 스위칭하는 멀티플렉서를 포함할 수 있다. 또는, 상기 멀티 CPU 시스템은, 메인 CPU, 적어도 하나 이상의 서브 CPU, 인터럽트 신호에 따라 외부 통신을 소정 기간 턴오프시키고 상기 소정 기간 후에 외부 통신 신호를 내부로 스위칭하는 제1 멀티플렉서; 상기 제1 멀티플렉서에 연결된 트랜시버, 및 상기 트랜시버에 연결되고, 상기 트랜시버와 상기 메인 CPU 및 상기 적어도 하나 이상의 서브 CPU 사이에서, 모드 신호에 따라 상기 트랜시버의 입출력 신호를 상기 메인 CPU 및 상기 적어도 하나 이상의 서브 CPU 중 어느 하나로 스위칭하는 제2 멀티플렉서를 포함할 수 있다.
ICC 커넥터, 트랜시버, 데이지 체인, USB, 멀티 CPU 시스템

Description

데이지 체인 방식의 멀티 ＣＰＵ 시스템{Multi-CPU System of Daisy Chain Scheme}
도 1은 멀티 CPU 시스템이 동작되는 종래의 방법을 설명하기 위한 도면이다.
도 2는 본 발명의 일실시예에 따른 복수의 트랜시버들을 사용한 멀티 CPU 시스템의 블록도이다.
도 3은 본 발명의 다른 실시예에 따른 하나의 트랜시버를 사용한 멀티 CPU 시스템의 블록도이다.
도 4는 본 발명의 일실시예에 따라 멀티 CPU 시스템의 데이지 체인 수행 방법을 설명하기 위한 흐름도이다.
<도면의 주요 부분에 대한 부호의 설명>
200: 멀티 CPU 시스템 300: 멀티 CPU 시스템
210: 통신 커넥터 310: 통신 커넥터
220: 멀티플렉서 320: 제1 멀티플렉서
230: 제1 트랜시버 330: 트랜시버
240: 제2 트랜시버 340: 제2 멀티플렉서
250: 메인 CPU 350: 메인 CPU
260: 서브 CPU 360: 서브 CPU
본 발명은 멀티 CPU 시스템에 관한 것으로서, 더욱 상세하게는 시스템 재부팅없이 데이지 체인 방식으로 CPU를 절체하여 외부 통신이 이루어지도록 하는 멀티 CPU 시스템에 관한 것이다.
현대 사회에서 컴퓨터는 필수품화 되어 가고 있으며 컴퓨터의 응용 분야도 점차 확대되어 성능이 급격하게 향상되고 있다. 특히, 다수의 CPU를 사용하여 일을 처리하는 멀티 CPU 시스템은 기존의 단일 CPU 시스템을 조금씩 대처화하는 추세에 있다. 또한, 이러한 원리는 일반적으로 사용되는 퍼스널 컴퓨터뿐만 아니라 통신 단말기에도 적용되고 있다.
현대 사회에서 통신 단말기는 장거리 의사 소통 수단으로서 많은 사람들이 이용하고 있으며, 특히 이동 통신 단말기는 사용자들에게 장소에 구애됨이 없이 이동 중에도 편리하게 의사 소통할 수 있도록 하는 기능을 제공하므로 필수품처럼 널리 이용되고 있다. 최근의 이동 통신 단말기는 프로세서의 성능이 향상되고, 메모리의 리소스가 증대됨에 따라 종래의 이동 통신 서비스뿐만 아니라 다방면에서 여러 기능들을 제공하고 있다. 이를 위해, 이동 통신 단말기에서 컴퓨터의 CPU 와 같은 기능을 수행하는 모뎀용 칩도 복수 개 사용되는 형태의 제품 생산이 증가한다. 이와 같이 사용되는 멀티 CPU 시스템의 사용 일례가 도 1에 있다.
도 1은 멀티 CPU 시스템이 동작되는 종래의 방법을 설명하기 위한 도면이다.
도 1에서 보는 것과 같이, 소정 전기전자 장치에서 사용되는 멀티 CPU 시스템을 파워 온 시킨 후 메인 CPU가 작동되면 해당 모뎀 동작 등 일정 동작들을 수행한다(110). 여기서 서브 CPU가 다른 외부 통신을 수행하도록 하기 위해 즉, 상기 소정 전기전자 장치의 커넥터에 외부 전기전자 장치(예를 들어, USB 메모리)가 결합하여 외부 통신을 수행해야만 하는 경우에 상기 멀티 CPU 시스템은 재부팅된다(120). 그 후에 서브 CPU의 외부 통신이 수행되도록 한다.
이와 같이, 종래의 멀티 CPU 시스템에서, 메인 CPU가 사용되는 도중에 외부 통신 등을 위하여 다른 서브 CPU 들이 사용되고자 할 경우에는 시스템 재부팅을 통하여 이루어져야 하는 문제점이 있다.
본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 복수개의 CPU들을 데이지 체인으로 연결시킴으로써, 동작중인 메인 CPU에서 다른 서브 CPU로 절체하여 외부 통신을 하고자 할 때, 시스템을 재부팅하지 않고 외부 통신을 수행하도록 하는 멀티 CPU 시스템을 제공하는데 있다.
상기와 같은 본 발명의 목적을 달성하고 상술한 종래 기술의 문제점을 해결하기 위한 본 발명에 따른 멀티 CPU 시스템은, 메인 CPU; 적어도 하나 이상의 서브 CPU; 상기 메인 CPU 및 상기 적어도 하나 이상의 서브 CPU에 대응되어 연결된 적어도 두 개 이상의 트랜시버들; 및 인터럽트 신호에 따라 외부 통신을 소정 기간 턴 오프시키고, 상기 소정 기간 후에 모드 신호에 따라 외부 통신 신호를 상기 적어도 두 개 이상의 트랜시버들 중 어느 하나로 스위칭하는 멀티플렉서를 포함한다.
본 발명의 다른 일측에 따른 멀티 CPU 시스템은, 메인 CPU; 적어도 하나 이상의 서브 CPU; 인터럽트 신호에 따라 외부 통신을 소정 기간 턴오프시키고 상기 소정 기간 후에 외부 통신 신호를 내부로 스위칭하는 제1 멀티플렉서; 상기 제1 멀티플렉서에 연결된 트랜시버; 및 상기 트랜시버에 연결되고, 상기 트랜시버와 상기 메인 CPU 및 상기 적어도 하나 이상의 서브 CPU 사이에서, 모드 신호에 따라 상기 트랜시버의 입출력 신호를 상기 메인 CPU 및 상기 적어도 하나 이상의 서브 CPU 중 어느 하나로 스위칭하는 제2 멀티플렉서를 포함한다.
이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하지만, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 일실시예에 따른 복수의 트랜시버들을 사용한 멀티 CPU 시스템(200)의 블록도이다.
도 2에서 보는 것과 같이, 상기 멀티 CPU 시스템(200)은 ICC(In Car Connector) 커넥터(또는 통신 커넥터)(210), 멀티플렉서(220), 제1 트랜시버(230), 제2 트랜시버(240), 메인 CPU(250), 및 서브 CPU(260)를 포함한다.
상기 ICC 커넥터(210)는 외부 전기전자 장치와 연결될 수 있는 커넥터로서 연결 시 통신 방식은 USB(Universal Serial Bus) 또는 UART(Universal Asynchronous Receiver/Transmitter) 등이 될 수 있다. 예를 들어, USB 또는 UART 방식의 단자를 가지고 있는 MP3 플레이어, 메모리, 마우스 등 각종 전기장치가 연결될 수 있다.
본 발명에서 상기 멀티플렉서(220)는 상기 ICC 커넥터(210)에 연결된 MP3 플레이어, 메모리, 마우스 외부 전기전자 장치로부터 일정 외부 통신(USB, UART 등) 신호를 수신한다. 이때, 다른 사양의 외부 통신을 위하여 CPU를 변경할 필요가 있는 경우에, 소정 제어부로부터 인터럽트 신호가 발생된다. 이에 따라, 상기 멀티플렉서(220)는 상기 인터럽트 신호에 따라 이미 연결되어 있던 외부 통신을 소정 기간 턴오프시키고, 상기 소정 기간 후에는 모드 신호에 따라 외부 통신 신호를 상기 제1 트랜시버(230) 및 제2 트랜시버(240) 중 어느 하나로 스위칭한다. 도 2에서, 두 개의 트랜시버들(230, 240) 및 이에 대응되는 상기 메인 CPU(250), 및 상기 서브 CPU(260)를 예로 들어 도시하였으나, 이에 한정되지 않고 다른 트랜시버와 해당 서브 CPU가 더 포함될 수 있다.
또한, 상기 모드 신호는 00, 01, 10, 11 등과 같은 디지털 값일 수 있다. 따라서, 상기 멀티플렉서(220)는 각 모드 신호에 따라서 상기 ICC 커넥터(210)로부터의 외부 통신 신호가 해당 트랜시버로 선택적으로 전송되도록 제어한다.
상기 제1 트랜시버(230) 및 상기 제2 트랜시버(240)는 각종 송신 신호를 트랜스미터(transmitter)를 통해 다른 장치로 전송하거나 각종 수신 신호를 리시버(receiver)를 통해 수신하는 기능을 수행한다. 여기서, 상기 제1 트랜시버(230) 및 상기 제2 트랜시버(240)는 상기 메인 CPU(250) 및 상기 서브 CPU(260)에 대응되 어 연결되고, 상기 멀티플렉서(220)를 통하여 받은 외부 통신 신호를 해당 CPU로 전달하거나, 해당 CPU로부터의 신호를 상기 멀티플렉서(220)를 통하여 상기 ICC 커넥터(210)로 전달한다. 예를 들어, 상기 메인 CPU(250) 또는 상기 서브 CPU(260)와 상기 ICC 커넥터(210) 간의 통신 신호로서 TDI, TDO, TCK, RTCK, TRST/, TMS 등이 있을 수 있다.
상기 메인 CPU(250)는 상기 제1 트랜시버(230)와 연결되어 상기 제1 트랜시버(230)로부터 신호를 받거나 상기 제1 트랜시버(230)로 신호를 전송하여 일정 동작을 수행할 수 있다.
상기 서브 CPU(260)는 상기 메인 CPU(250)를 대신하여 외부 통신을 수행할 수 있는 장치로서, 적어도 하나 이상 사용될 수 있다. 상기 서브 CPU(260)는 상기 제2 트랜시버(240)와 연결되어 상기 제2 트랜시버(240)로부터 신호를 받거나 상기 제2 트랜시버(240)로 신호를 전송하여 일정 동작을 수행할 수 있다. 도 2에 도시하지는 않았으나 상기 서브 CPU(260)에 추가적으로 다른 서브 CPU가 적어도 하나 이상 함께 사용될 수 있고, 추가되는 각각의 서브 CPU들에 트랜시버가 각각 대응되어 사용될 수 있다.
상기 메인 CPU(250) 및 상기 서브 CPU(260)는 MSM(Mobile Station Modem), DSP(Digital Signal Processor), 또는 OMAP(Open Multimedia Application Platform) 등과 같이 시스템을 제어하는 장치로서, 다중 모드 및 다중 밴드(Multi Mode Multi Band) 시스템에서는 이와 같은 CPU가 복수 개 구비될 수 있다.
특히, 본 발명에서는 상기 메인 CPU(250)가 상기 외부 통신을 하던 도중 상 기 서브 CPU(260)가 상기 외부 통신을 하고자 한다면, 상기 멀티플렉서(220)는 인터럽트 신호에 따라 외부 통신 신호를 접지시켜 턴오프시키고, 일정 기간이 지난 후에 모드 신호에 따라 스위칭한다. 따라서, 순간적으로 상기 ICC 커넥터(210)에 연결된 전기전자 장치가 분리된 것과 같은 효과가 나타나게 한다. 상기 스위칭 동작은 소정 제어부에 의하여 제어될 수 있으며, 상기 일정 기간은 1초 등으로 설정될 수 있다.
도 3은 본 발명의 다른 실시예에 따른 하나의 트랜시버를 사용한 멀티 CPU 시스템(300)의 블록도이다.
도 3에서 보는 것과 같이, 상기 멀티 CPU 시스템(300)은 ICC 커넥터(또는 통신 커넥터)(310), 제1 멀티플렉서(320), 트랜시버(330), 제2 멀티플렉서(340), 메인 CPU(350), 및 서브 CPU(360)를 포함한다.
상기 ICC 커넥터(310)는 외부 전기전자 장치와 통신을 하기 위해 연결되는 장치로서 주로 통신 단말기에서 사용되며 앞서 설명한 것과 같이 연결 시 통신 방식은 USB 또는 UART 등이 될 수 있으며 이와 같은 통신을 할 수 있는 메모리 등의 다양한 장치가 연결될 수 있다.
여기서도 상기 ICC 커넥터(310)에 연결되는 다른 사양의 외부 통신을 위하여 CPU를 변경할 필요가 있는 경우에, 소정 제어부로부터 인터럽트 신호가 발생된다. 상기 제1 멀티플렉서(320)는 상기 인터럽트 신호에 따라 외부 통신을 소정 기간 턴오프시키고 상기 소정 기간 후에 외부 통신 신호를 내부로 스위칭한다. 즉, 도 2의 상기 멀티 CPU 시스템(200)과 달리 인터럽트 신호만을 받고, 모드 신호를 수신 하는 멀티플렉서인 제2 멀티플렉서(340)가 별도로 있다.
상기 트랜시버(330)는 상기 제1 멀티플렉서(320) 및 상기 제2 멀티플렉서(340) 사이에 연결되어 일정 신호를 송신 또는 수신하기 위해 단일 패키지에 트랜스미터와 리시버를 결합한 형태가 될 수 있다.
상기 제2 멀티플렉서(340)는 상기 트랜시버(330)에 연결되고, 상기 트랜시버(330)와 상기 메인 CPU(350) 및 상기 서브 CPU(360) 사이에서, 모드 신호에 따라 상기 트랜시버(330)의 입출력 신호를 상기 메인 CPU(350) 및 상기 서브 CPU(360) 중 어느 하나로 스위칭한다. 도 3에서, 상기 메인 CPU(250), 및 상기 서브 CPU(260)를 예로 들어 도시하였으나, 이에 한정되지 않고 더 많은 서브 CPU들이 더 포함될 수 있다.
상기 메인 CPU(350)는 상기 제2 멀티플렉서(340)와 연결되어 상기 트랜시버(330)로부터 신호를 받거나 상기 트랜시버(330)로 신호를 전송하여 일정 동작을 수행할 수 있다.
상기 서브 CPU(360)는 상기 메인 CPU(350)를 대신하여 외부 통신을 수행할 수 있는 장치로서, 적어도 하나 이상 사용될 수 있다. 상기 서브 CPU(360)는 상기 제2 멀티플렉서(340)에 연결되어 상기 트랜시버(330)로부터 신호를 받거나 상기 트랜시버(330)로 신호를 전송하여 일정 동작을 수행할 수 있다.
본 발명에서 상기 메인 CPU(350)가 상기 외부 통신을 하던 도중 상기 서브 CPU(360)가 상기 외부 통신을 하고자 한다면, 상기 제1 멀티플렉서(320)는 인터럽트 신호에 따라 외부 통신 신호를 접지시켜 턴오프시킨다. 따라서, 순간적으로 상 기 ICC 커넥터(310)에 연결된 전기전자 장치가 분리된 것과 같은 효과가 나타나게 한다. 상기 일정 기간이 지난 후에는 모드 신호에 따라 상기 제2 멀티플렉서(340)는 상기 ICC 커넥터(310) 및 상기 제1 멀티플렉서(320)를 통하여 상기 트랜시버(330)로 전달되는 입력 신호를 상기 메인 CPU(350) 및 상기 서브 CPU(360) 중 어느 하나로 스위칭한다. 이때, 상기 제2 멀티플렉서(340)는 해당 CPU로부터 받은 송신 신호를 상기 트랜시버(330)를 통하여 상기 제1 멀티플렉서(320)로 전송함으로써, 상기 제1 멀티플렉서(320)에 연결된 상기 ICC 커넥터(310)를 통하여 외부 통신이 이루어지도록 한다.
또한, 본 발명의 기술적 사상은 멀티 CPU를 사용하는 모든 장치에 사용될 수 있고, 특히 상기 멀티 CPU 시스템(200/300)은 다중 모드 및 다중 밴드를 지원하는 이동 통신 단말기에 사용될 수 있다.
상기 다중 모드 및 다중 밴드(Multi Mode Multi Band)는 하나의 통신 칩이 내장된 단말기를 통해 CDMA, GSM, WCDMA, 와이브로 등 서로 다른 통신 방식의 서비스를 자유롭게 이용할 수 있는 차세대 기술로서 세계 어디에서든지 끊김 없는 이동 통신 서비스를 사용할 수 있는 글로벌 로밍을 구현한다. 또한, 이와 같은 다중 모드 및 다중 밴드 기술은 기존 통신과 차세대 통신 모든 영역에서 사용할 수 있다.
또한, 상기 멀티 CPU 시스템(300)에서와 같이 상기 이동 통신 단말기에서 사용되는 CPU 기능의 칩으로서 MSM(Mobile Station Modem), DSP(Digital Signal Processor), OMAP(Open Multimedia Application Platform) 등이 사용될 수 있다. 여기서, 상기 MSM은 이동 통신 단말기에서 무선 통신을 위한 음성 메시지 통신을 제공할 뿐만 아니라, 단문 메시지 지원, 멀티미디어, 인터넷 등 각종 부가 서비스 지원, 및 애플리케이션 구동을 위한 프로세서 기능을 수행한다. 상기 MSM은 MSM 3000, MSM 3300, MSM 5000 등 각 세대, 모드 및 밴드에 따라 다양한 칩셋이 있고 그 종류도 세분화되어 있다. 또한, DSP는 디지털 신호 처리기로서 디지털 신호를 송수신하는데 있어서 정확성과 신뢰도를 높이기 위해 디지털 신호의 레벨이나 상태를 정화하거나 규격화하고 특히 회로들의 노이즈를 구별하여 신호 대 잡음비(S/N)를 최소화하는 기능을 한다. 주로, 전송되는 신호의 세기를 증가시키고, 수신기 감도를 증가하는 방법을 이용하여 신호 대 잡음비를 최소화한다.
또한, 상기 이동 통신 단말기는 PDC(Personal Digital Cellular)폰, PCS(Personal Communication Service)폰, PHS(Personal Handyphone System)폰, CDMA-2000(1X, 3X)폰, WCDMA(Wideband CDMA)폰, 듀얼 밴드/듀얼 모드(Dual Band/Dual Mode)폰, GSM(Global Standard for Mobile)폰, MBS(Mobile Broadband System)폰, DMB(Digital Multimedia Broadcasting)폰, 스마트(Smart) 폰, 핸드폰 등과 같은 통신 기능이 포함될 수 있는 휴대용 기기, PSTN(public switched telephone network) 단말기, VoIP(Voice over Internet Protocol), SIP(Session Initiation Protocol), MGCP(Media Gateway Control Protocol), MEGACO(Media Gateway Control), PDA(Personal Digital Assistant), 핸드 헬드 PC(Hand-Held PC), 노트북 컴퓨터, 랩탑 컴퓨터, 와이브로(WiBro) 단말기, MP3 플레이어, MD 플레이어 등과 같은 휴대 단말기, 그리고 국제 로밍(Roaming) 서비스와 확장된 이동 통신 서비스를 제공하는 IMT-2000(International Mobile Telecommunication-2000) 단말기, UMTS(Universal Mobile Telecommunication Service) 기반의 단말기 등을 포함하는 모든 종류의 핸드 헬드 기반의 무선 통신 장치를 의미하는 휴대용 전기전자장치로서, CDMA(Code Division Multiplexing Access) 모듈, 블루투스(Bluetooth) 모듈, 적외선 통신 모듈(Infrared Data Association), 유무선 랜카드 및 GPS(Global Positioning System)를 통한 위치 추적이 가능하도록 하기 위해 GPS 칩이 탑재된 무선 통신 장치와 같은 소정의 통신 모듈을 구비할 수 있으며, 멀티미디어 재생 기능을 수행할 수 있는 마이크로프로세서를 탑재함으로써 일정한 연산 동작을 수행할 수 있는 단말기를 통칭하는 개념으로 해석된다.
도 4는 본 발명의 일실시예에 따라 멀티 CPU 시스템(200, 300)의 데이지 체인 수행 방법을 설명하기 위한 흐름도이다.
먼저, 상기 멀티 CPU 시스템(200/300)은 상기 ICC 커넥터(210/310)를 통해 외부 통신 연결이 되어 있는지를 판단한다(S410). 즉, 상기 ICC 커넥터(210/310)에 MP3 플레이어와 같은 소정 전기전자 장치의 외부 통신 연결을 위한 단자가 연결될 때, 상기 멀티 CPU 시스템(200/300)은 외부 통신 연결이 된 것으로 결정한다.
다음에, 멀티플렉서(220/340)가 CPU 연결을 스위칭한다(S420). 즉, 상기 멀티 CPU 시스템(200)에서는 멀티플렉서(220)가 모드 신호에 따라 제1 트랜시버(230) 또는 제2 트랜시버(240) 중 하나를 선택하여 CPU 연결을 스위칭한다. 또한, 상기 멀티 CPU 시스템(300)에서는 제2 멀티플렉서(340)가 모드 신호를 수신하고 수신된 모드 신호에 따라서 상기 트랜시버(330)의 입출력 신호를 상기 메인 CPU(350) 또는 상기 서브 CPU(360)로 스위칭한다.
그 다음에, 상기 멀티플렉서(220/340)가 수신한 모드 신호에 따라서 상기 메인 CPU(250/350)와 외부 통신을 수행하거나(S430), 상기 서브 CPU(260/360)가 외부 통신을 수행한다(S440). 도 4에 나타난 것과 같이, 상기 멀티 CPU 시스템(200/300)은 모드값이 0이라면 상기 메인 CPU(250/350)과 상기 ICC 커넥터(210/310)에 연결된 전기전자 장치와 외부 통신을 수행한다. 또한, 상기 멀티 CPU 시스템(200/300)은 모드값이 1, 2, 3, ... N 등이라면 해당 서브 CPU(260/360)와 외부 통신을 수행한다. 여기서, 상기 메인 CPU(250/350)가 작동 중이라면 상기 서브 CPU(260/360)가 작동되도록 전환될 수 있고, 반대로 상기 서브 CPU(260/360)가 작동 중이라면 상기 메인 CPU(250/350)가 작동되도록 전환될 수 있다.
만약, 여기서 현재 외부 통신이 수행되고 있는 CPU에서 다른 CPU로 절체하려고 한다면, 멀티플렉서(220/320)는 인터럽트 신호를 인식하여 인터럽트 신호에 따라 외부 통신을 소정 기간 턴오프시키고 상기 소정 기간 후에 외부 통신 신호를 내부로 스위칭 한다(S450). 여기서, 상기 멀티 CPU 시스템(200)에서는 상기 인터럽트 신호를 상기 멀티플렉서(220)에서 수신하고, 또한 수신된 모드 신호에 따라 상기 멀티플렉서(220)는 외부 통신을 상기 제1 트랜시버(230) 또는 상기 제2 트랜시버(240) 중 어느 하나로 절체한다. 또한, 상기 멀티 CPU 시스템(300)에서는 상기 인터럽트 신호는 제1 멀티플렉서(320)에 전달되고 상기 모드 신호는 상기 제2 멀티플렉서(340)에 전달되며, 상기 모드 신호에 따라 상기 제2 멀티플렉서(340)는 상기 외부 통신을 상기 메인 CPU(350) 또는 상기 서브 CPU(360)로 절체한다.
본 발명에 따른 멀티 CPU 시스템(200/300)의 데이지 체인 방식의 CPU 절체 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 상기 매체는 프로그램 명령, 데이터 구조 등을 지정하는 신호를 전송하는 반송파를 포함하는 광 또는 금속선, 도파관 등의 전송 매체일 수도 있다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 본 발명에서는 구체적인 구성 소자 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.
상술한 바와 같이 본 발명에 따른 멀티 CPU 시스템에서는, 복수개의 CPU 중 어느 하나의 CPU를 사용하는 도중에 다른 사양의 외부 통신을 위하여 시스템을 재부팅하지 않고 다른 CPU로 해당 외부 통신을 수행하도록 절체하여 보다 신속하게 외부 통신을 수행할 수 있도록 하는 효과가 있다.

Claims (4)

  1. 복수의 CPU들을 사용하는 시스템에 있어서,
    메인 CPU;
    적어도 하나 이상의 서브 CPU;
    상기 메인 CPU 및 상기 적어도 하나 이상의 서브 CPU에 대응되어 연결된 적어도 두 개 이상의 트랜시버들; 및
    인터럽트 신호에 따라 외부 통신을 소정 기간 턴오프시키고, 상기 소정 기간 후에 모드 신호에 따라 외부 통신 신호를 상기 적어도 두 개 이상의 트랜시버들 중 어느 하나로 스위칭하는 멀티플렉서
    를 포함하는 것을 특징으로 하는 멀티 CPU 시스템.
  2. 복수의 CPU들을 사용하는 시스템에 있어서,
    메인 CPU;
    적어도 하나 이상의 서브 CPU;
    인터럽트 신호에 따라 외부 통신을 소정 기간 턴오프시키고 상기 소정 기간 후에 외부 통신 신호를 내부로 스위칭하는 제1 멀티플렉서;
    상기 제1 멀티플렉서에 연결된 트랜시버; 및
    상기 트랜시버에 연결되고, 상기 트랜시버와 상기 메인 CPU 및 상기 적어도 하나 이상의 서브 CPU 사이에서, 모드 신호에 따라 상기 트랜시버의 입출력 신호를 상기 메인 CPU 및 상기 적어도 하나 이상의 서브 CPU 중 어느 하나로 스위칭하는 제2 멀티플렉서
    를 포함하는 것을 특징으로 하는 멀티 CPU 시스템.
  3. 제1항 또는 제2항에 있어서,
    상기 멀티 CPU 시스템은 다중 모드 및 다중 밴드를 지원하는 이동 통신 단말기인 것을 특징으로 하는 멀티 CPU 시스템.
  4. 제1항 또는 제2항에 있어서,
    상기 외부 통신은 USB 또는 UART 통신인 것을 특징으로 하는 멀티 CPU 시스템.
KR1020060042453A 2006-05-11 2006-05-11 데이지 체인 방식의 멀티 ｃｐｕ 시스템 Ceased KR20070109455A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060042453A KR20070109455A (ko) 2006-05-11 2006-05-11 데이지 체인 방식의 멀티 ｃｐｕ 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060042453A KR20070109455A (ko) 2006-05-11 2006-05-11 데이지 체인 방식의 멀티 ｃｐｕ 시스템

Publications (1)

Publication Number Publication Date
KR20070109455A true KR20070109455A (ko) 2007-11-15

Family

ID=39063962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060042453A Ceased KR20070109455A (ko) 2006-05-11 2006-05-11 데이지 체인 방식의 멀티 ｃｐｕ 시스템

Country Status (1)

Country Link
KR (1) KR20070109455A (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020095877A (ko) * 2001-06-16 2002-12-28 삼성전자 주식회사 유니버셜 시리얼 버스 장치
KR20030035079A (ko) * 2001-10-30 2003-05-09 엘지전자 주식회사 디바이스 컨트롤 시스템
KR20030086088A (ko) * 2002-05-03 2003-11-07 한전기공주식회사 복수의 입력채널을 가진 회로시험기
KR20060039501A (ko) * 2004-11-03 2006-05-09 주식회사 팬택 원격 함수 제어 기능을 가지는 개인 휴대 단말기 및 그 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020095877A (ko) * 2001-06-16 2002-12-28 삼성전자 주식회사 유니버셜 시리얼 버스 장치
KR20030035079A (ko) * 2001-10-30 2003-05-09 엘지전자 주식회사 디바이스 컨트롤 시스템
KR20030086088A (ko) * 2002-05-03 2003-11-07 한전기공주식회사 복수의 입력채널을 가진 회로시험기
KR20060039501A (ko) * 2004-11-03 2006-05-09 주식회사 팬택 원격 함수 제어 기능을 가지는 개인 휴대 단말기 및 그 방법

Similar Documents

Publication Publication Date Title
US8190192B2 (en) Method and mobile device for operating in different data transfer modes
US8619710B2 (en) Technique for providing network access to different entities
EP2073128B1 (en) Technique for interconnecting functional modules of an apparatus
EP2144428B1 (en) Modem apparatus for a modular wireless communication system
US20080119137A1 (en) Multi-band multi-mode terminal having short-range wireless communication module
WO2003027874A1 (en) Systems and methods for multi-mode wireless communication
US8073389B2 (en) Dual-mode mobile communication device capable of sharing bluetooth module to perform communication
KR100732381B1 (ko) 효율적으로 송신 전력을 제어하여 빠른 접속이 가능한 이동통신 단말기 및 방법
US20080212648A1 (en) Method and system for multiple hci transport for bluetooth® host controllers
TW200828866A (en) WiFi SiP module
US20110034162A1 (en) Technique for providing network access to different entities
KR100811598B1 (ko) 대기화면에 바로가기 아이콘을 제공하는 이동 통신 단말기및 방법
KR20070109455A (ko) 데이지 체인 방식의 멀티 ｃｐｕ 시스템
JP4392160B2 (ja) プログラマブルな無線装置用の集積回路構造
US6755343B1 (en) Electronic card capable of changing communication functionality of a coupled electronic device
US7085586B2 (en) Multi-band radio terminal and band switching method used therefor and program thereof
US20050096083A1 (en) Dual communication mode wireless network transmission device
US20080119227A1 (en) Mobile Communication Device Capable of Performing Group Communication between a Cellular Communication System and a VoIP System
JP2001313576A (ja) ラジオ・インタフェースにおける共用モジュール装置
KR100901715B1 (ko) 개인 휴대 단말기와 무선 통신모듈의 인터페이스를 위한 계층구조
KR100644158B1 (ko) Ｅｖｄｏ 및 ｓｖｄ 서비스를 지원하는 하이브리드 모드이동 통신 단말기 및 방법
JP2003163966A (ja) デュアルモード端末用チップセット
KR100595264B1 (ko) 듀얼모드용 이동통신 단말기의 ＩｒＤＡ인터페이스 및ＵＡＲＴ인터페이스 제어장치
KR100698136B1 (ko) 이동통신 단말기를 이용한 데이터 송수신방법
KR20070068928A (ko) 단일 ｕｓｂ 인터페이스를 통한 다중 기능 이동통신단말기,그 시스템 및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060511

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070828

Patent event code: PE09021S01D

PG1501 Laying open of application
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20071228

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20070828

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I