KR20070107239A - 소스 구동회로, 데이터 라인 구동 방법 및 액정 표시 장치 - Google Patents

소스 구동회로, 데이터 라인 구동 방법 및 액정 표시 장치 Download PDF

Info

Publication number
KR20070107239A
KR20070107239A KR1020060039460A KR20060039460A KR20070107239A KR 20070107239 A KR20070107239 A KR 20070107239A KR 1020060039460 A KR1020060039460 A KR 1020060039460A KR 20060039460 A KR20060039460 A KR 20060039460A KR 20070107239 A KR20070107239 A KR 20070107239A
Authority
KR
South Korea
Prior art keywords
voltage
source
data line
common electrode
switching
Prior art date
Application number
KR1020060039460A
Other languages
English (en)
Other versions
KR100806122B1 (ko
Inventor
정규영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060039460A priority Critical patent/KR100806122B1/ko
Priority to US11/743,363 priority patent/US8044911B2/en
Publication of KR20070107239A publication Critical patent/KR20070107239A/ko
Application granted granted Critical
Publication of KR100806122B1 publication Critical patent/KR100806122B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

전류 소모를 감소 시킬 수 있는 소스 구동 회로 및 방법 이를 포함하는 액정 디스플레이 장치가 개시된다. 소스 구동 회로는 소스 드라이버 회로, 중간 전압 발생기, 스위칭 제어부를 포함한다.

Description

전류소모를 줄일 수 있는 소스 드라이버 및 액정 표시 장치{Source Driver and Liquid Crystal Display for Reducing Current Consumption}
도 1은 종래의 디스플레이 시스템을 나타내는 개략도이다.
도 2는 종래의 소스 드라이버 회로를 나타내는 개략도이다.
도 3은 디스플레이 패널의 공통전극(VCOM)을 구동하기 위해 도 1의 시스템에 구현된 공통전압 드라이버 회로의 개략도이다
도 4는 도2 와 도 3의 회로에 의해 구동되는 소스 전압과 공통전압의 타이밍도이다.
도 5는 본 발명의 실시예에 따른 소스 구동회로를 나타내는 개략도이다.
도 6은 본 발명의 실시예에 따른 디스플레이 패널에 적용되는 공통전극(VCOM)을 구동하는 공통전압 드라이버 회로를 나타낸다.
도 7은 본 발명의 실시예에 따른 소스 구동 회로의 소비 전류 감소 효과를 설명하기 위하여 도 5의 소스 구동회로에서 스위칭 제어부(530)가 없을 때의 소스 구동회로의 회로도이다
도 8은 도 7의 소스 구동 회로와 도 6의 공통전압 드라이버 회로의 제어신호에 따른 출력을 나타내는 타이밍도이다.
도 9는 본 발명의 실시예에 따른 도 5의 소스 구동 회로와 도 6의 공통 전압 구동 회로의 출력 전압의 트랜지션을 보여주는 타이밍도이다.
도 10은 best case pattern일 경우에 도 5의 소스 구동 회로와 도 6의 공통 전압 구동 회로의 출력 전압의 트랜지션을 보여주는 타이밍도이다.
<도면의 주요 부분에 대한 부호 설명>
510 : 소스 드라이버 530 : 스위칭 제어부
560 : 중간 전압 발생기
본 발명은 LCD(Liquid crystal display)와 같은 플랫 패널 디스플레이를 구동하는 회로 및 방법에 관한 것으로, 보다 상세하게는 전류 소모를 줄일 수 있는 플랫 패널 디스플레이의 데이터 라인을 구동하는 소스 드라이버(source driver) 회로 및 방법 이를 포함하는 액정 디스플레이 장치에 관한 것이다.
LCD, 플라즈마 디스플레이 패널(PDP), 전자 발광(electroluminescence) 디스플레이 패널 등과 같은 여러 가지 타입의 플랫 패널 디스플레이가 전통적인 CRT(Cathode ray tube)를 대체하기 위해 개발되었다. 이러한 플랫 패널 디스플레이들은 소형, 경량, 저전력 소모를 요구하는 장치들과 응용들에 적절하다. 예컨대, LCD는 저전압 전원에 의해 구동될 수 있고 전력소모가 적기 때문에 LSI(Large scale integration) 드라이버들에 사용하여 동작될 수 있다. 따라서 LCD는 랩탑(laptop) 컴퓨터, 셀룰러 폰(celluar phone), 포켓(pocket) 컴퓨터, 자동차 및 컬러 텔러비젼 등에 널리 채용되어 왔다. 즉 LCD의 경량, 소형, 저전력 소모와 같은 특징들이 LCD가 휴대용 장치들과 사용될 수 있도록 한다.
도 1은 종래의 디스플레이 시스템을 나타내는 개략도이다. 도1을 참조하면, 디스플레이 시스템(100)은 LCD와 같은 디스플레이 패널(110) 및 디스플레이 패널(110)을 구동하고 제어하는 복수개의 구성요소들을 포함한다. 복수개의 구성 요소들에는 소스 구동(source driving) IC(120), 게이트 구동(gate driving) IC(130), GRAM(graphic random access memory)을 갖는 제어기(140) 및 전원 발생기(150)를 구비한다. 제어기(140)는 전원 발생기(150), 소스 구동 IC(120) 및 게이트 구동 IC(130)를 제어하기 위해 제어신호들을 발생한다.
디스플레이 패널(110)은 소스 구동 IC(120)에 연결되는 복수개의 데이터 라인들(D1 ~ Dn) 및 게이트 구동 IC(130)에 연결되는 복수개의 게이트 라인들(G1 ~ Gn)을 구비한다. 디스플레이 패널(110)은 행(row)과 열(column)의 매트릭스(matrix)로 배열되는 복수개의 화소들(pixels)/부화소들(subpixels)을 구비한다. 어느 하나의 행에 배열되는 화소들/부화소들은 어느 하나의 게이트 라인에 공통 연결되고 어느 하나의 열에 배열되는 화소들/부화소들은 어느 하나의 데이터 라인에 공통 연결된다. 설계에 따라, 하나의 화소/부화소가 게이트 라인과 데이터 라인의 각 교차점에 구성된다.
디스플레이 패널(110)이 TFT-LCD라면, 디스플레이 패널(110)은 매트릭스 형 태로 배열된 복수개의 화소/부화소를 포함하는 TFT(Thin-film transistor) 보드(board)를 구비한다. 도 1에 도시된 바와 같이, 각각의 화소/부화소 단위(unit)는 TFT, TFT의 드레인 전극과 공통전극(VCOM) 사이에 연결되는 액정 커패시터(CL) 및 액정 커패시터(CL)와 병렬로 연결되는 스토리지 커패시터(Cst)를 포함한다. 스토리지 커패시터(Cst)는 디스프레이 상의 이미지가 비선택(non-selected) 구간 동안에 유지되도록 전하를 저장한다. 액정 커패시터(CL)는 플레이트의 공통전극(VCOM), TFT의 화소 전극 및 이 전극들 사이의 액정 재료에 의해 형성된다. TFT의 소스 전극은 데이터 라인에 연결되고, TFT의 게이트 전극은 게이트 라인에 연결된다. TFT는 게이트 라인 상의 게이트 드라이버 신호(VGH)가 TFT의 게이트에 인가될 때 데이터 라인 상의 소스 전압을 화소 전극으로 인가하는 스위치 역할을 한다.
전원 발생기(150)는 복수개의 기준 전압들, 즉 소스 구동 IC(120)에 인가되는 AVDD(소스 드라이버 전원)와 GVDD(gamma 기준전압), 패널(110)의 공통 전압 전극(VCOM)에 인가되는 VCOMH(하이(high) 공통 전극 전압)와 VCOML(로우(low) 공통 전극 전압) 그리고 선택된 게이트 라인들을 구동하기 위해 게이트 구동 IC(130)에 인가되는 VGON(게이트 드라이버 턴온 전압)와 VGOFF(게이트 드라이버 턴오프 전압)을 발생한다.
제어기(140)는 이미지 공급원으로부터 출력되는 복수개의 구동 데이터 신호들과 구동 제어 신호들을 수신한다. 구동 데이터 신호들은 디스플레이 패널(110) 상에 이미지를 형성하는 R, G, B 데이터를 포함한다. 구동 제어 신호들은 수직동기 신호들(Vsync), 수평동기 신호들(Hsync), 데이터 인에이블 신호(DE) 및 클럭 신 호(CK)를 포함한다. 제어기(140)는 R, G, B 데이터에 대응하는 복수개의 디스플레이 데이터 신호들(DDATA) 및 소스 제어신호들을 소스 구동 IC(120)로 출력한다. 제어기(140)는 게이트 구동 IC(130)를 제어하기 위해서 게이트 제어신호들을 출력한다. 제어기(140)는 데이터와 제어신호들이 소스 구동 IC(120)와 게이트 구동 IC9(130)로부터 출력되는 타이밍을 제어한다. 예컨대, 소정의 동작모드에서, 제어기(140)는 게이트 구동 IC(130)가 연속적인 방식으로 게이트 드라이버 출력신호(VGON)를 각 게이트 라인(G1 ~ Gm)으로 전달하고 데이터 전압이 순서대로 활성화되는 행에 배열된 각 화소/부화소에 선택적으로 인가되도록, 소스 및 게이트 제어신호들을 발생한다. 소정의 다른 동작 모드에서는, 첫 번째 열에 배열된 화소들/부화소들을 순차적으로 스캐닝(scanning)하고 이후 다음 열에 배열된 화소들/부화소들을 스캐닝함으로써 화소들/부화소들이 차지(charge)될 수 있다.
게이트 구동 IC(130)는 각각 대응되는 게이트 라인(G1 ~ Gm)을 구동하는 복수개의 게이트 드라이버를 포함한다. 소스 구동 IC(120)는 대응되는 데이터 라인들(D1 ~ Dn)을 구동하는 복수개의 소스 드라이버 회로들(120-1 내지 120-m)을 포함한다.
도 2는 종래의 소스 드라이버 회로(200)를 개략적으로 나타낸다. 이 소스 드라이버 회로(200)는 디스플레이 패널(101)의 데이터 라인들을 구동하기 위해 도 1의 시스템(100)에 적용될 수 있다. 일반적으로, 도 2에 도시된 바와 같이 소스 드라이버 회로(200)는 해당 데이터 라인(Di)을 구동하는 소스 드라이버(12-i) 및 계조(grayscale) 전압발생기(230)를 구비한다. 도 2의 소스 드라이버 회로(200)는 도 1의 소스 드라이버 IC(120)의 종래 구조를 나타내며, 여기에서 각 데이터 라인(또는 RGB 채널)에 대해 하나의 소스 드라이버(120-i)가 있다. 계조(grayscale)전압 발생기(230)의 출력은 소스 드라이버 IC(120)의 각 소스 드라이버(120-1 내지 120-m)에 공통으로 인가된다.
일반적으로, 소스 드라이버(120-i)는 극성 반전회로(210), 래치회로(220), 감마 디코더(240), 구동 버퍼(250)를 구비한다. 소스 드라이버(120-i)는 복수개의 제어신호들, 예를 들어 극성 제어신호(M), 래치 제어신호(S-LATCH) 및 스위칭 제어 신호(GRAY_ON)에 의해 제어된다. 소오스 드라이버(120-i)는 계조전압 발생기(230)에 의해 생성되는 계조 전압들을 입력으로 수신한다.
소스 드라이버(120-i)는 GRAM(140)으로부터 R, G, B를 위한 n 비트 디스플레이 데이터(DDATA)를 수신한다. 극성반전 회로(210)는 디스플레이 데이터(DDATA)를 수신하고 극성 제어신호(M)에 응답하여 n 비트 데이터의 극성을 제어한다. 예를 들어, 극성 제어신호(M)가 논리 "0"이면, 디스플레이 데이터(DDATA)의 극성이 동일하게 유지될 것이다. 반면에, 극성 제어신호(M)이 논리 "1"이면, 디스플레이 데이터(DDATA)의 극성이 네거티브 극성으로 반전될 것이다.
래치회로(220)는 래치 제어신호(S_LATCH)에 응답하여 극성반전회로(210)으로부터 출력되는 n 비트 데이터를 래치한다. 래치회로(22)는 래치된 디스플레이 데이터를 감마 디코더(240)로 출력한다. 계조전압 발생기(230)는 2n 개의 서로 다른 계조 기준 전압들을 발생하여 감마 디코더(240)로 출력한다. 감마 디코더(240)는 래치회로(220)로부터 출력되는 n 비트 디스플레이 데이터를 디코딩하고, 하나의 계조 전압을 선택하여 구동버퍼(250)로 출력한다.
구동 버퍼(250)는 감마 디코더(240)로부터 출력되는 계조 전압을 버퍼링하고 증폭한다. 상기 증폭된 계조 전압은 스위칭 제어신호(GRAY_ON)에 응답하여 디스플레이 패널의 데이터라인에 선택적으로 인가된다.
도 3은 디스플레이 패널(110)의 공통전극(VCOM)을 구동하기 위해 도 1의 시스템(100)에 구현된 공통전압 드라이버 회로를 개략적으로 나타낸다.
도 3을 참조하면, 공통전압 드라이버는 제1 및 제2 드라이버들(310, 320), 스위치들(330, 340) 및 커패시터들(350, 360)을 포함한다. 제1 드라이버(310)는 VCOMH(high 공통전압)을 버퍼링하고 출력한다. 커패시터(350)는 출력전압을 안정화시키기 위해 제1 드라이버(310)의 출력에 연결된다. 스위치(330)는 제1 드라이버(310)의 출력을 VCOM노드(N)에 선택적으로 연결하여 VCOM을 하이 공통전압(VCOMH)으로 구동하기 위해 제어신호(VCMH_ON)에 의해 제어된다. 제2 드라이버(320)는 VCOML(low 공통전압)을 버퍼링하고 출력한다. 커패시터(360)는 출력전압을 안정화시키기 위하여 제2 드라이버(320)의 출력에 연결된다. 스위치(340)는 제2 드라이버(320)의 출력을 VCOM노드(N)에 선택적으로 연결하여 VCOM을 로우 공통전압(VCOML)으로 구동하기 위해 제어신호(VCML_ON)에 의해 제어된다.
도 4는 도2 와 도 3의 회로에 의해 구동되는 소스 전압과 공통전압의 타이밍도이다. 도4는 디스플레이 패널(110)의 worst case 패턴을 가정한 것이다. 예를 들어, 노말 블랙(normal black) 패널의 화이트 패턴(white pattern)을 가정한 것이 다.
도 4를 참조하면, 시간 T1에 극성제어신호(M)와 제어신호(VCMH_ON)가 활성화되고, 제어신호(VCML_ON)가 비활성화된다. 그 결과 스위치(330)는 활성화되고 스위치(340)는 비활성화되어 VCOM은 제1 드라이버(310)에 의해 VCOML로부터 VCOMH로 구동된다. 이 때 구동되는 소스 전압은 VCOM과는 반대 방향으로 VH에서 VL로 구동된다, 여기서 VH는 가장 높은 계조 전압이고, VL은 가장 낮은 계조 전압이다. T는 VCOM의 토글링 주기이다.
LCD 패널과 같은 디스플레이 시스템이 소형 휴대용 장치들에 구현될 때는 배터리 전원을 보전하기 위하여 디스플레이 시스템을 구동하기 위해 필요한 전력 소모를 감소시키는 것이 중요하다. 일반적으로 평판 패널 디스플레이 장치를 구동하기 위해 필요한 전력은 주로 소스 드라이버들과 공통전압 드라이버들에서 소모된다. 특히, 데이터 데이터 라인들을 구동하기 위해 소스 드라이버들에 의해 발생되는 전압들은 디스플레이의 구동 속도를 향상시키기 위해 (즉 액정 커패시터 CL을 빨리 차지시키기 위해)비교적 높은 레벨을 갖도록 설계된다. 그러나, 구동전압이 높아지면 이에 비례하여 전력소모가 증가하게 된다. 또한 공통전압의 극성이 매 싸이클 마다 반전되기 때문에 공통전극을 구동하는 것이 전력소모의 중요한 원인이다.
일반적으로, 소스 및 VCOM 구동전압들은 소정의 전압 발생기들에 의해 발생되는 내부 전압들이며 상기 전압 발생기들은 기준전압원으로부터 출력되는 전압을 승압(boosting)함으로써 구동 전압들을 발생한다.
도 4에 나타나듯이, 종래의 소스 및 VCOM드라이버 회로들의 문제점은 데이터 라인들과 VCOM을 구동하기 위해 승압전압을 사용함으로 인해 발생되는 전력소모의 증가이다.
도 4에서 AVDD 전압으로부터 구동된 VCOMH에 대한 평균 부하 소비 전류(average load current consumption)는 다음의 식으로 표현된다.
[수학식 1]
IVCOMH = (m(VCOMH - VCOML + VH - VL)Ceq)/2T
여기서 m은 소스채널의 개수를 나타내고, Ceq는 등가 커패시터를 나타내고 T는 VCOM의 토글링 주기를 나타낸다.
또한, VCL 전압으로부터 구동된 VCOML에 대한 평균 부하 소비 전류는 다음의 식으로 표현된다.
[수학식 2]
IVCOML = (m(VCOMH - VCOML + VH - VL)Ceq)/2T
또한, AVDD 전압으로부터 구동된 소스에 대한 평균 부하 소비 전류는 다음의 식으로 표현된다.
[수학식 3]
ISRC = (m(VCOMH - VCOML + VH - VL)Ceq)/2T
여기서, AVDD가 외부 입력 전원 전압의 a배 승압 출력 전압이고, VCL이 외부 입력 전원 전압의 -b배 승압 출력 전압이라고 가정하면, 전체 평균 소비 전류는 다 음의 식으로 표현된다.
[수학식 4]
ITOT =(2a + b)*(m(VCOMH - VCOML + VH - VL)Ceq)/2T
상기와 같은 문제점을 해결하기 위한 본 발명의 제1 목적은 전류 소모를 감소시킬 수 있는 소스 구동 회로를 제공하는데 있다.
본 발명의 제2 목적은 전류 소모를 감소시킬 수 있는 데이터 라인 구동 방법을 제공하는데 있다.
본 발명의 제3 목적은 전류 소모를 감소 시킬 수 있는 소스 구동 회로를 포함한 액정 디스플레이 장치를 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 소스 구동 회로는 디스플레이 데이터를 수신하여 상기 수신된 디스플레이 데이터에 대응하는 소스 구동 전압을 생성하는 소스 드라이버 회로, 중간 소스 구동 전압을 발생시키는 중간 전압 발생기 및 상기 구동 전압들을 디스플레이의 데이터 라인에 선택적으로 인가하기 위한 제어신호를 입력받아 상기 디스플레이의 데이터 라인에 연결된 액정 커패시터의 타단에 연결된 공통 전극에 인가되는 공통 전극 전압과 상기 데이터 라인에 인가되는 상기 구동 전압들의 최종 레벨로의 트랜지션 순서를 제어하는 스위칭 제어부를 포함한다.
상기 스위칭 제어부는 상기 디스플레이 데이터 중 데이터 패턴에 관한 비트와 상기 제어 신호 중 패널 타입 신호에 기초하여 패널 선택 신호를 출력하는 패널 타입 선택기, 상기 패널 선택 신호와 상기 제어 신호 중 제1 및 제2 제어 신호에 기초하여 상기 중간 소스 구동 전압이 상기 데이터 라인에 인가되는 것을 제어하는 제1 스위칭 신호 제어기, 상기 패널 선택 신호와 상기 제어 신호 중 제3 및 제4 제어 신호에 기초하여 상기 소스 구동 전압이 상기 데이터 라인에 인가되는 것을 제어하는 제2 스위칭 신호 제어기, 상기 제1 스위칭 신호 제어기의 출력신호에 따라 상기 중간 소스 구동 전압이 상기 디스플레이의 데이터 라인에 인가되는 것을 스위칭하는 제1 스위치 및 상기 제2 스위칭 신호 제어기의 출력신호에 따라 상기 소스 구동 전압이 상기 디스플레이의 데이터 라인에 인가되는 것을 스위칭하는 제2 스위치를 포함한다.
실시예에서, 상기 패널 타입 선택기는 배타적 OR 게이트로 구현될 수 있다.
실시예에서, 상기 제1 및 제2 제어 신호는 상기 중간 소스 구동 전압의 최종 레벨로의 트랜지션 타이밍을 조절할 수 있다. 상기 제1 스위칭 신호 제어기는 2-to-1 MUX로 구현될 수 있다. 상기 제1 스위칭 신호 제어기에서 상기 제1 제어 신호가 선택되면, 상기 공통 전극에 인가되는 공통 전극 전압 보다 상기 데이터 라인에 인가되는 상기 구동 전압이 최종 레벨로 먼저 트랜지션된다. 상기 제1 스위칭 신호 제어기에서 상기 제2 제어신호가 선택되면, 상기 공통 전극에 인가되는 공통 전극 전압과 상기 데이터 라인에 인가되는 상기 구동 전압이 동시에 최종 레벨로 트랜지션된다.
실시예에서, 상기 제3 및 제4 제어 신호는 상기 소스 구동 전압의 최종레벨로의 트랜지션 타이밍을 조절할 수 있다. 상기 제2 스위칭 신호 제어기는 2-to-1 MUX로 구현될 수 있다. 상기 제2 스위칭 신호 제어기에서 상기 제3 제어신호가 선택되면, 상기 공통 전극에 인가되는 공통 전극 전압 보다 상기 데이터 라인에 인가되는 상기 구동 전압이 최종 레벨로 먼저 트랜지션된다. 상기 제2 스위칭 신호 제어기에서 상기 제4 제어신호가 선택되면, 상기 공통 전극에 인가되는 공통 전극 전압과 상기 데이터 라인에 인가되는 상기 구동 전압이 동시에 최종 레벨로 트랜지션된다.
실시예에서, 상기 중간 전압 발생기로부터 발생되는 중간 소스 구동 전압은 기준 계조 전압일 수 있다. 상기 중간 전압 발생기로부터 발생되는 중간 소스 구동 전압은 정중앙의 기준 계조 전압일 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 디스플레이의 데이터 라인 구동 방법은 수신된 디스플레이 데이터에 대응하는 소스 구동 전압을 발생시키는 단계, 중간 소스 구동 전압을 발생시키는 단계, 상기 구동 전압들을 디스플레이의 데이터 라인에 선택적으로 인가하기 위한 제어신호를 입력받아 상기 디스플레이의 데이터 라인에 연결된 액정 커패시터의 타단에 연결된 공통 전극에 인가되는 공통 전극 전압과 상기 데이터 라인에 인가되는 상기 구동 전압들의 최종 레벨로의 트랜지션 순서를 제어하는 단계를 포함한다.
상기 트랜지션 순서를 제어하는 단계는 상기 디스플레이 데이터 중 최상위 비트와 상기 제어 신호 중 패널 타입 신호에 기초하여 패널 선택 신호를 출력하는 단계, 상기 패널 선택 신호와 상기 제어 신호 중 제1 및 제2 제어 신호에 기초하여 상기 중간 소스 구동 전압이 상기 데이터 라인에 인가되는 것을 스위칭하는 제1 스위칭 단계 및 상기 패널 선택 신호와 상기 제어 신호 중 제3 및 제4 제어 신호에 기초하여 상기 소스 구동 전압이 상기 데이터 라인에 인가되는 것을 스위칭하는 제2 스위칭 단계를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 액정 디스플레이 장치는 복수개의 게이트 라인들과 복수개의 데이터 라인들을 구비하는 액정 디스플레이 패널, 상기 액정 디스플레이 패널의 게이트 라인들을 구동하기 위한 게이트 드라이버, 상기 액정 디스플레이 패널의 데이터 라인들을 구동하기 위한 소스 드라이버 및 상기 액정 디스플레이 패널의 공통전극에 인가되는 공통전압을 구동하는 공통전압 드라이버 회로를 포함하고, 상기 소스 드라이버는, 디스플레이 데이터를 수신하여 상기 수신된 디스플레이 데이터에 대응하는 소스 구동 전압을 생성하는 소스 드라이버 회로, 중간 소스 구동 전압을 발생시키는 중간 전압 발생기 및 상기 수신된 디스플레이 데이터와 제어신호에 기초하여 상기 소스 구동 전압과 상기 중간 소스 구동 전압이 디스플레이의 데이터 라인에 인가되는 것을 스위칭하여 상기 데이터 라인과 공통 전극 사이의 액정 커패시터에 인가되는 구동 전압의 트랜지션 타이밍을 조절하는 스위칭 제어부를 포함한다.
상기 공통전압 드라이버 회로는, 제1 공통전압을 출력하는 제1 드라이버 회로, 제2 공통전압을 출력하는 제2 드라이버 회로, 제1 중간 제어신호에 응답하여 상기 디스플레이 패널의 공통전극에 상기 제1 드라이버 회로의 출력을 스위칭하는 제1 중간 스위치, 제2 중간 제어신호에 응답하여 상기 디스플레이 패널의 공통전극에 상기 제2 드라이버 회로의 출력을 스위칭하는 제2 중간 스위치 및 하나 또는 그 이상의 중간 제어신호들에 응답하여 상기 공통전극에 하나 또는 그 이상의 중간 공통전압들을 출력하는 중간 전압 출력회로를 포함한다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 5는 본 발명의 실시예에 따른 소스 구동회로를 나타내는 개략도이다. 도 5의 소스 구동 회로는 도 1의 시스템에 적용될 수 있다.
도 5를 참조하면, 본 발명의 실시예에 따른 소스 구동회로는 대응하는 데이터 라인(Dm)을 구동하기 위해서 소스 드라이버 출력신호(Sm)을 발생하는 소스 드라이버(510), 스위칭 제어부(530), 계조 전압 발생기(540) 및 중간 전압 발생기(560)를 포함한다. 도 5의 소스 구동회로는 도 1의 디스플레이 시스템에서 소스 드라이버 IC(120) 내에 구현될 수 있다. 소스 구동회로(500)에서 각 데이터 라인에 대해 하나의 소스 드라이버(510)가 할당되고 계조 전압 발생기(540) 및 중간전압 발생기(560)는 모든 소스 드라이버들을 위해 공통으로 구현된다.
소스 드라이버(510)와 계조전압 발생기(540)의 작용은 도 2의 소스 드라이버(120-i)와 계조전압 발생기(230)와 그 작용이 동일하다.
중간 전압 발생기(560)는 전압 조정기(voltage regulator, 562)를 포함하며 선택적으로 커패시터(564)를 더 포함할 수도 있다. 전압 조정기(562)는 입력전압(VGc)가 변하더라도 일정한 출력전압(R_VGc)을 유지하는 역할을 한다. 본 발명의 실시예에서, 입력전압(VGc)는 계조 기준 전압중 하나일 수 있고 , 정중앙의 계조 기준 전압일 수도 있다. 본 발명의 실시예에서, 출력전압(R_VGc)의 전압 레벨은 입력전압(VGc)의 전압 레벨과 같을 수 있다. 커패시터(564)는 출력전압(R_VGc)를 안정화시키기 위해 전압 조정기(562)의 출력에 선택적으로 연결될 수 있다.
스위칭 제어부(530)는 패널 타입 선택기(531), 제1 스위칭 신호 제어기(533), 제2 스위칭 신호 제어기(535), 제1 스위치(537) 및 제2 스위치(539)를 포함한다.
패널 타입 선택기(531)는 디스플레이 데이터(Dm)의 최상위 비트와 패널 타입 신호(NW_SEL)를 입력받아 패널 선택 신호를 출력한다. 디스플레이 데이터의 최상위 비트는 디스플레이 데이터가 worst case pattern에 가까운지 best case pattern에 가까운지에 대한 정보를 가지고 있다. 본 발명의 실시예에서, 디스플레이 데이터의 최상위 비트가 "0"일 때는 worst case pattern이고, 디스플레이 데이터의 최상위 비트가 "1"일 때는 best case pattern일 수 있다. 본 발명의 실시예에서 패 널 타입이 normal black 패널일 경우에는 패널 타입 신호(NW_SEL)가 논리 "0"이고 normal white 패널일 경우에는 논리 "1"일 수 있다. 하지만, 실시예에 따라 달리 구현될 수도 있다. 본 발명의 실시예에서, 패널 타입 선택기(530)는 배타적 OR 게이트로 구현될 수 있다. 결론적으로, 패널 타입 선택기(531)는 디스플레이 데이터의 최상위 비트와 패널 타입 신호가 서로 다를 때 논리 "1"을 출력한다.
제1 스위칭 신호제어기(533)는 제1 제어신호(E_CR_ON)와 제2 제어신호(L_CR_ON)를 입력받고 패널 타입 선택기(531)의 출력 신호에 따라 제1 제어신호(E_CR_ON)와 제2 제어신호(L_CR_ON) 중 하나를 선택하여 출력한다. 본 발명의 실시예에서, 제1 스위칭 신호제어기(533)는 2-to-1 MUX로 구현될 수 있다. 제1 제어신호는 되도록 설정되어 있는 중간 전압 발생기(560)의 출력 전압(R_VGc)과 소스 출력(Sm)간 스위칭 컨트롤 시그널이다. 제2 제어신호(L_CR_ON)는 VCOM과 소스 출력(Sm)이 동시에 최종 레벨로 트래지션되도록 설정되어 있는 R_VGc와 소스 출력(Sm)간 스위칭 컨트롤 시그널이다. 다시 말하면, 제1 스위칭 신호제어기(533)의 출력신호(I_CR_ON)로서 제1 제어신호(E_CR_ON)가 선택되면, 공통 전극 전압(VCOM)보다 소스 출력(Sm)이 최종 레벨로 먼저 트랜지션(transition)되고 제2 제어신호(L_CR_ON)가 선택되면 VCOM과 소스 출력(Sm)이 동시에 최종 레벨로 트래지션된다.
제2 스위칭 신호 제어기(535)는 제3 제어신호(E_GRAY_ON)와 제4 제어신호(L_GRAY_ON)를 입력받고 패널 타입 선택기(531)의 출력 신호에 따라 제3 제어신호(E_GRAY_ON)와 제4 제어신호(L_GRAY_ON) 중 하나를 선택하여 출력한다. 본 발명 의 실시예에서, 제2 스위칭 신호제어기(535)는 2-to-1 MUX로 구현될 수 있다. 제3 제어신호(E_GRAY_ON)는 공통 전극 전압(VCOM)보다 소스 출력(Sm)이 최종 레벨로 먼저 트랜지션(transition)되도록 설정되어 있는 버퍼(517)와 소스 출력(Sm)간 스위칭 컨트롤 시그널이다. 제4 제어신호(L_GRAY_ON)는 VCOM과 소스 출력(Sm)이 동시에 최종 레벨로 트래지션되도록 설정되어 있는 버퍼(517)와 소스 출력(Sm)간 스위칭 컨트롤 시그널이다. 다시 말하면, 제2 스위칭 신호 제어기(535)의 출력신호(I_GRAY_ON)로서 제3 제어신호(E_GRAY_ON)가 선택되면, 공통 전극 전압(VCOM)보다 소스 출력(Sm)이 최종 레벨로 늦게 트랜지션(transition)되고, 제4 제어신호(L_GRAY_ON)가 선택되면, VCOM과 소스 출력(Sm)이 동시에 최종 레벨로 트래지션된다.
제1 스위치(537)는 제1 스위칭 신호제어기(533)의 출력신호(I_CR_ON)에 따라서 R_VGc를 소스 출력(Sm)에 선택적으로 인가한다.
제2 스위치(539)는 제2 스위칭 신호 제어기(535)의 출력신호(I_GRAY_ON)에 따라서 버퍼(517)의 출력을 소스 출력(Sm)에 선택적으로 인가한다.
소스 출력(Sm)에 인가되는 전압과 VCOM의 전압차이에 따라서 액정커패시터(Ceq)의 액정 물질에 변화가 생기고, 이에 따라서 디스플레이 패널이 작동한다.
도 6은 본 발명의 실시예에 따른 액정 디스플레이 장치에 적용되는 공통전극(VCOM)을 구동하는 방법을 설명하기 위한 공통전압 드라이버 회로를 나타낸다. 도 6의 공통전압 드라이버 회로는 도 1의 시스템에 적용될 수 있다.
도 6을 참조하면, 공통전압 드라이버 회로는 제1 및 제2 드라이버들(610, 620), 스위치들(630, 640), 커패시터들(670, 680) 및 중간 전압 출력회로(650)를 포함한다.
본 발명의 실시예에서, 중간 전압 출력회로(650)는 기준 전압(VDD)을 버퍼링하고 출력하는 제3 드라이버(651) 및 각각 중간 전압 제어신호들(VCIR, VSSR)에 의해 제어되는 스위치들(630, 640)을 포함한다. 스위치(653)는 드라이버(653)의 출력을 VCOM 노드(N)에 연결하기 위해 제어되고 스위치(655)는 VCOM 노드(N) 전압을 접지 전압(VSS)에 연결하기 위해 제어된다.
도 7은 본 발명의 실시예에 따른 소스 구동 회로의 소비 전류 감소 효과를 설명하기 위하여 도 5의 소스 구동회로에서 스위칭 제어부(530)가 없을 때의 소스 구동회로의 회로도이다. 도 8은 도 7의 소스 구동 회로와 도 6의 공통전압 드라이버 회로의 제어신호에 따른 출력을 나타내는 타이밍도이다. 설명의 편의를 위해 도 8은 도 6과 도 7을 참조하여 설명된다. 도 8은 worst case pattern을 가정한 것이다. 먼저 공통전압드라이버 회로의 출력을 설명하고 다음에 소스 구동회로의 출력을 설명한다. 여기서 제어신호(GRAY_ON)은 버퍼(517)와 소스 출력(Sm)간의 스위칭 제어신호이고 제어신호(CR_ON)은 중간전압 발생기(560)의 출력과 소스 출력(Sm)간의 스위칭 제어신호이다.
T1 시간전의 구간에서 극성 제어신호(M)이 논리 "0"일 때, 제어신호(VCML_ON)은 활성화되고(스위치(640)가 연결), 제어신호들(VCMH_ON, VCIR, VSSR)은 비활성화된다. 따라서, 공통전극 VCOM이 제2 드라이버(620)에 의해 VCOML로 구동된다. 이 때, 제어신호(CR_ON)은 비활성화 상태이고, 제어신호(GRAY_ON)은 활성 화 상태이다. 그리고, worst case pattern을 가정하였기 때문에 소스 출력(Sm)은 VH로 구동된다.
T1 시간에서, 극성 제어신호(M)는 디스플레이 데이터를 반전시키기 위해 논리 "1"로 바뀌고, VCML_ON이 비활성화되어 스위치(640)가 오프된다. 그리고 제어신호(VSSR)는 활성화되고 이에 따라 스위치(655)가 온 되어 VCOM노드(N)가 중간전압(AVSS, 즉 접지 전압)에 연결된다. 이 때, P1 시간 구간동안에 VCOM이 VCOML로부터 AVSS로 구동된다. T1 시간에서 제어신호(CR_ON)은 활성화되고 제어신호(GRAY_ON)는 비활성화 된다. 따라서, 스위치(537)은 온 되고 스위치(539)는 비활성화 된다. 그러므로, P1 시간 구간동안에 소스 출력은 VGc로 구동된다. T2 시간에서, VSSR이 비활성화 되어 스위치(655)가 오프되고 VCIR이 활성화되어 스위치(653)이 온 되어 VCOM 노드(N)의 출력이 제3 드라이버(651)의 출력에 연결된다. 따라서, P2 구간동안에 VCOM이 VDD 전원을 사용하여 AVSS로부터 중간전압(VDD)로 구동된다. 이 때, 제어신호들(CR_ON, GRAY_ON)의 상태는 P1 구간과 동일하므로 소스 출력은 VGc로 유지된다. T3 시간에 VCIR이 비활성화되어 스위치(653)가 오프되고 제어신호(VCMH_ON)가 활성화되어 스위치(630)이 온 되고 제1 드라이버(610)의 출력이 VCOM 노드(N)에 연결된다. 따라서, P3 구간동안에 VCOM이 제1 드라이버에 의해 중간전압(VDD)로부터 VCOMH로 구동된다. 이 때, 제어신호(CR_ON)는 비활성화되고, 제어신호(GRAY_ON)은 활성화되므로 스위치(537)은 온 되고, 스위치(539)는 비활성화 되므로 소스 출력(Sm)은 VGc에서 VL로 구동된다.
T4 시간에, 극성 제어신호(M)는 포지티브 극성을 갖는 디스플레이 데이터를 나타내는 논리 "0"으로 바뀌고 VCMH_ON이 비활성화되어 스위치(640)이 오프된다. 그리고 VCIR은 활성화되고 이에 따라 스위치(653)이 온 되어 VCOM 노드(N)가 제3 드라이버(651)의 출력에 연결된다. 따라서 P4 구간동안에, VCOM은 제3 드라이버(651)에 의해 VCOMH로부터 VDD로 구동된다. 이 때, T4 시간에 CR_ON은 활성화되고, GRAY_ON은 비활성화되므로 스위치(537)은 온 되고 스위치(539)는 오프된다. 따라서, P4 구간 동안에 소스 출력(Sm)은 VL로부터 VGc로 구동된다. T5 시간에 VCIR은 비활성화되고, VSSR은 활성화되어 스위치(653)은 오프되고 스위치(655)는 온 되어 VCOM 노드(N)가 접지(VSS)에 연결된다. 따라서, P5 구간동안에 VCOM이 VDD로부터 VSS로 구동된다. 이 때, CR_ON과 GRAY_ON의 상태는 P4 구간과 동일하므로 소스 출력은 VGc로 유지된다. T6 시간에, VSSR이 비활성화되어 스위치(655)가 오프 되고 VCML이 활성화되어 스위치(640)이 온되어 VCOM 노드(N)가 제2 드라이버(620)에 연결된다. 따라서, P6 구간 동안에 VCOM이 중간전압(VSS)으로부터 VCOML로 구동된다. 이 때, T6 시간에 CR_ON은 비활성화 되고 GRAY_ON은 활성화 되므로 스위치(537)은 온 되고 스위치(539)는 오프된다. 따라서, P6 구간 동안에 소스 출력(Sm)은 VGc로부터 VH로 구동된다.
도 8의 AVDD 전압으로부터 구동된 VCOMH에 대한 평균 부하 전류 소비(average load current consumption)는 다음의 식으로 주어진다.
[수학식 5]
IVCOMH = (m(VCOMH - VDD + VGc)Ceq)/2T = (m(VCOMH - VDD +(VH - VL)/2)Ceq)/2T
여기서 m은 소스채널의 개수를 나타내고, Ceq는 등가 커패시터를 나타내고 T는 VCOM의 토글링 주기를 나타낸다.
또한, VCL 전압으로부터 구동된 VCOML에 대한 평균 부하 소비 전류는 다음의 식으로 표현된다.
[수학식 6]
IVCOML = (m(VGc - VCOML)Ceq)/2T = (m((VH - VL)/2 - VCOML)Ceq)/2T
또한, AVDD 전압으로부터 구동된 소스에 대한 평균 부하 소비 전류는 다음의 식으로 표현된다.
[수학식 7]
ISRC = (m(VGc - VCOML)Ceq)/2T = (m((VH - VL)/2 - VCOML)Ceq)/2T
또한, VDD에 대한 평균 부하 전류 소비는 다음의 식으로 표현된다.
[수학식 8]
IVDD = (m(VGc - (VH - VL - VGc - VCOML)Ceq)/2T = m*VCOML*Ceq/2T
여기서, AVDD가 외부 입력 전원 전압의 a배 승압 출력 전압이고, VCL이 외부 입력 전원 전압의 -b배 승압 출력 전압이라고 가정하면, 전체 평균 소비 전류는 다음의 식으로 표현된다.
[수학식 9]
ITOT = m(a(VCOMH _ VDD + VH - VL - VCOML)
+ b((VH - VL)/2 - VCOML) + VCOML)Ceq)/2T
소모 전류의 비교를 위해서 [수학식 4]에서 [수학식 9]를 빼면,
[수학식 10]
m((a + b)VCOMH - (a + 1)VCOML + (a + b/2)(VH - VL) + a*VDD)Ceq)/2T
즉, 도 2와 도 3 의 회로를 사용할 때 보다 도 6과 도 7의 회로를 사용할 때 [수학식 10]만큼의 소모 전류를 줄일 수 있다. [수학식 10]에서 VCOML은 네거티브 값이므로 소모 전류 감소 효과는 상당하다.
도 8은 본 발명의 실시예에 따른 도 5의 소스 구동 회로와 도 6의 공통 전압 구동 회로의 출력 전압의 트랜지션을 보여주는 타이밍도이다. 설명의 편위를 위하여 도 8은 도 5와 도 6을 참조하여 설명된다. 도 8은 worst case pattern을 가정한 것이다. 먼저 공통전압드라이버 회로의 출력에 대해서 설명하고 소스 구동회로의 출력을 설명한다. 도 8에서는 패널 타입 선택기(531)의 출력 신호가 논리 "1"인 경우를 가정한다. 즉, 디스플레이 데이터(Dm)의 최상위 비트의 값과 패널 타입 신호(NW_SEL)이 서로 다른 경우이다.
T1 시간 전의 구간에서 극성 제어신호(M)이 논리 "0"일 때, 제어신호(VCML_ON)가 활성화되어 스위치(640)가 온 되고 제어신호들(VCMH_ON, VCIR, VSSR)은 비활성화 된다. 따라서, 공통전극 VCOM이 제2 드라이버(620)에 의해 VCOML로 구동된 상태이다. T1 시간 전의 구간에서 래치 제어신호(S_LATCH)가 비활성화 상태이고 제1 및 제2 제어신호들(E_CR_ON, L_CR_ON)도 비활성화 상태이고 제3 및 제4 제어신호들(E_GRAY_ON, L_GRAY_ON)은 활성화 상태이다. 그러므로 제1 스위칭 제어신호(I_CR_ON)은 비활성화 상태여서 스위치(537)는 오프 상태이고 제2 스위칭 제어 신호(I_GRAY_ON)는 활성화 상태여서 스위치(539)는 온 상태이다. 따라서, 소스 출력(Sm)은 기준 계조 전압 중 가장 높은 값인 VH로 구동된 상태이다.
T1 시간에, 극성 제어신호(M)은 디스플레이 데이터를 반전시키기 위 해 논리 "1"로 바뀌고, VCML_ON이 비활성화 되어 스위치(640)가 오프된다. 그리고 VSSR은 활성화 되어 스위치(655)가 온 되므로 VCOM 노드(N)가 VSS(접지 전압)에 연결된다. 이 때, P1 시간 구간동안에 VCOM이 VCOML로부터 VSS로 구동된다. T1 시간에 E_CR_ON과 L_CR_ON은 활성화 되고, E_GRAY_ON과 L_GRAY_ON은 비활성화 된다. 따라서 I_CR_ON은 활성화 되고, I_GRAY_ON은 비활성화 되어 스위치(537)은 온 되고 스위치(539)는 오프된다. 따라서, 중간 전압 발생기(560)의 출력에 소스 출력(Sm)에 연결된다. 그러므로, P1 시간 구간동안에 소스 출력(Sm)은 VH로부터 VGc로 구동된다.
T2 시간에서, VSSR이 비활성화 되어 스위치(655)가 오프되고 VCIR이 활성화되어 스위치(653)이 온 되어 VCOM 노드(N)의 출력이 제3 드라이버(651)의 출력에 연결된다. 따라서, P2 구간동안에 VCOM이 VDD 전원을 사용하여 중간전압(AVSS)로부터 중간전압(VDD)로 구동된다. P2 구간동안에 E_CR_ON, L_CR_ON, E_GRAY_ON, L_GRAY_ON, I_CR_ON 및 I_GRAY_ON의 상태는 P1 구간에서와 동일하므로 P2 구갖동안에 소스 출력(Sm)은 VGc로 유지된다.
P3 구간동안에 VCOM은 P2 구간과 같은 상태, 즉 VDD 상태를 유지한다. T3 시간에 E_CR_ON이 비활성화 되므로 I_CR_ON이 비활성화 되어 스위치(537)이 오프되고, E_GRAY_ON이 활성화 되므로 I_GRAY_ON이 활성화 되어 스위치(539)가 온 된다. 따라서 버퍼(517)의 출력이 소스 출력(Sm)에 연결된다. 그러므로 P3 구간동안에 소스 출력(Sm)은 VGc로부터 기준 계조전압 중 가장 낮은 값인 VL로 구동된다. P3 구간 동안에 VCOM보다 소스 출력(Sm)이 먼저 최종 레벨(VL)로 트랜지션한다.
T4 시간에 VCIR이 비활성화되어 스위치(653)가 오프되고 제어신호(VCMH_ON)가 활성화되어 스위치(630)이 온 되고 제1 드라이버(610)의 출력이 VCOM 노드(N)에 연결된다. 따라서, P4 구간동안에 VCOM이 제1 드라이버에 의해 중간전압(VDD)으로부터 VCOMH로 구동된다. P4 구간동안에 소스 출력(Sm)은 P3 구간에서와 같이 VL로 유지된다.
T5 시간에 극성 제어신호(M)가 비활성화 되고, VCMH_ON은 비활성화 되어 스위치(630)은 오프되고, VCIR은 활성화되어 스위치(653)은 온 된다. 따라서, VCOM 노드(N)는 제3 드라이버(651)의 출력에 연결된다. 그러므로, P5 구간동안에 VCOM이 VCOMH로부터 중간전압(VDD)으로 구동된다. T5 시간에 E_CR_ON과 L_CR_ON은 활성화되고, E_GRAY_ON과 L_GRAY_ON은 비활성화 된다. 따라서, I_GRAY_ON은 비활성화 되어 스위치(539)는 오프되고 I_CR_ON은 활성화되어 스위치(537)은 온 되므로 중간 전압 발생기(560)의 출력이 소스 출력(Sm)에 연결된다. 그러므로 P5 구간에 소스 출력(Sm)은 VL로부터 VGc로 구동된다.
T6 시간에 VCIR은 비활성화 되어 스위치(653)은 오프되고 VSSR은 비활성화 되어 스위치(655)는 온 된다. 따라서 VCOM 노드(N)는 중간전압(VSS)에 연결된다. 그러므로, P6 구간동안에 VCOM은 VDD로부터 VSS로 구동된다. P6 구간동안에 소스 출력(Sm)은 P5구간에서와 같이 VGc로 유지된다. P7 구간동안에 VCOM은 P6 구간에서와 같이 VSS로 유지된다. T7 시간에 E_CR_ON이 비활성화 되므로 I_CR_ON이 비활 성화 되어 스위치(537)은 오프되고, E_GRAY_ON이 활성화 되므로 I_GRAY_ON이 활성화 되어 스위치(539)는 온 된다. 따라서, 버퍼(517) 출력이 소스 출력(Sm)에 연결된다. 그러므로 P7 구간에 *소스 출력(Sm)은 VGc로부터 VH로 구동된다. P7 구간에 소스출력(Sm)이 VCOM보다 먼저 최종레벨(VH)로 트랜지션한다.
T8 시간에 VSSR은 비활성화 되어 스위치(655)는 오프되고, VCML_ON은 활성화 되어 스위치(640)는 온 된다. 따라서, VCOM 노드(N)는 제2 드라이버(620)의 출력에 연결된다. 그러므로 P8 구간에 VCOM은 VSS로부터 VCOML로 구동된다. P8 구간에 소스 출력(Sm)은 P7 구간에서와 같이 VH로 유지된다.
도 9에서는 도 8과는 달리 P3 구간에서 VCOM보다 소스 출력(Sm)이 먼저 최종 레벨(VL)로 트래지션한다. 또한 P7 구간에서 VCOM보다 소스 출력(Sm)이 먼저 최종 레벨(VH)로 트랜지션한다.
도 9에서 AVDD 전압으로부터 구동된 VCOMH에 대한 평균 전류 소비는 다음의 식으로 표현된다.
[수학식 11]
IVCOMH = (m(VCOMH - VDD)Ceq)/2T
여기서 m은 소스채널의 개수를 나타내고, Ceq는 등가 커패시터를 나타내고 T는 VCOM의 토글링 주기를 나타낸다.
또한, VCL 전압으로부터 구동된 VCOML에 대한 평균 부하 소비 전류는 다음의 식으로 표현된다.
[수학식 12]
IVCOML = -m*VCOML*Ceq/2T
또한, AVDD 전압으로부터 구동된 소스에 대한 평균 부하 소비 전류는 다음의 식으로 표현된다.
[수학식 13]
ISRC = (m((VH - VL)/2 - VCOML)Ceq)/2T
또한, 소스 드라이버에서 VDD 전압에 대한 평균 부하 전류 소비는 다음의 식으로 표현된다.
[수학식 14]
IVDD = m*VCOML*Ceq/2T
또한, VCOM 드라이버에서 VDD 전압에 대한 평균 부하 소비 전류는 다음의 식으로 표현된다.
[수학식 15]
IVDD = (m(VH - VL)/2*Ceq)/2T
여기서, AVDD가 외부 입력 전원 전압의 a배 승압 출력 전압이고, VCL이 외부 입력 전원 전압의 -b배 승압 출력 전압이라고 가정하면, 전체 평균 소비 전류는 다음의 식으로 표현된다.
[수학식 16]
ITOT = m(a(VCOMH - VDD) + (1 -b)VCOML + (VH - VL)/2)Ceq)/2T
비교를 위해서 [수학식 9]에서 [수학식 16]을 빼면
[수학식 17]
m(a(VH - VL -VCOML) + (b -1)(VH - VL)/2)Ceq/2T
즉, 도 6과 도 7의 회로를 사용할 때 보다 도 5와 도 6의 회로를 사용할 때 [수학식 17]만큼의 전류 감소 효과가 있다. [수학식 17]에서 VCOML은 네거티브 값이므로 소모 전류 감소 효과는 매우 크다는 것을 알 수 있다.
도 10은 best case pattern일 경우에 도 5의 소스 구동 회로와 도 6의 공통 전압 구동 회로의 출력 전압의 트랜지션을 보여주는 타이밍도이다. 도 10에서는 bset case pattern일 경우이므로 패널 타입 선택기(531)의 출력이 논리 "0"인 경우의 타이밍도이다.
도 10의 타이밍도는 도 9의 타이밍도와 I_CR_ON의 파형과 I_GRAY_ON의 파형이 다른 것을 제외하고는 동일하다. 그러므로 P3 구간과 P6 구간에 대해서만 설명한다.
T3 시간에 I_CR_ON은 비활성화되고 I_GRAY_ON은 활성화 된다. 도 10에서 I_CR_ON은 L_CR_ON과 같은 신호이고 I_GRAY_ON은 L_GRAY_ON과 같은 신호이다. L_GRAY_ON 신호는 VCOM과 소스 출력(Sm)이 동시에 최종 레벨로 트랜지션되도록 설정되어 있는 신호이므로, P3 구간에 VOM과 소스 출력(Sm) 각각은 VCOMH와 VH의 최종 레벨로 동시에 트랜지션한다. T6 시간에도 I_CR_ON은 비활성화되고 I_GRAY_ON은 활성화 되므로 P6 구간에 VOM과 소스 출력(Sm) 각각은 VCOML와 VL의 최종 레벨로 동시에 트랜지션한다. 즉 best case pattern일 경우에는 VCOM과 소스 출력(Sm)이 동시에 최종 레벨로 트랜지션 되는 것이 소모 전류 감소 효과가 있다.
상술한 바와 같이, 본 발명의 실시예에 따른 소스 구동 회로 및 방법 및 이를 포함하는 액정 디스플레이 장치는 액정 커패시터의 양단에 인가되는 소스 출력과 공통전압 드라이버의 트랜지션 타이밍을 조절하여 전류소모를 크게 감소시키는 장점이 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (32)

  1. 디스플레이 데이터를 수신하여 상기 디스플레이 데이터에 대응하는 소스 구동 전압을 생성하는 소스 드라이버 회로;
    중간 소스 구동 전압을 발생시키는 중간 전압 발생기; 및
    상기 구동 전압들을 디스플레이의 데이터 라인에 선택적으로 인가하기 위한 제어신호를 입력받아 상기 디스플레이의 데이터 라인에 연결된 액정 커패시터의 타단에 연결된 공통 전극에 인가되는 공통 전극 전압과 상기 데이터 라인에 인가되는 상기 구동 전압들의 최종 레벨로의 트랜지션 순서를 제어하는 스위칭 제어부를 포함하는 것을 특징으로 하는 소스 구동회로.
  2. 제 1 항에 있어서, 상기 스위칭 제어부는,
    상기 디스플레이 데이터 중 데이터 패턴에 관한 비트와 상기 제어 신호 중 패널 타입 신호에 기초하여 패널 선택 신호를 출력하는 패널 타입 선택기;
    상기 패널 선택 신호와 상기 제어 신호 중 제1 및 제2 제어 신호에 기초하여 상기 중간 소스 구동 전압이 상기 데이터 라인에 인가되는 것을 제어하는 제1 스위칭 신호 제어기;
    상기 패널 선택 신호와 상기 제어 신호 중 제3 및 제4 제어 신호에 기초하여 상기 소스 구동 전압이 상기 데이터 라인에 인가되는 것을 제어하는 제2 스위칭 신호 제어기;
    상기 제1 스위칭 신호 제어기의 출력신호에 따라 상기 중간 소스 구동 전압이 상기 디스플레이의 데이터 라인에 인가되는 것을 스위칭하는 제1 스위치; 및
    상기 제2 스위칭 신호 제어기의 출력신호에 따라 상기 소스 구동 전압이 상기 디스플레이의 데이터 라인에 인가되는 것을 스위칭하는 제2 스위치를 포함하는 것을 특징으로 하는 소스 구동회로.
  3. 제 2 항에 있어서, 상기 패널 타입 선택기는 배타적 OR 게이트인 것을 특징으로 하는 소스 구동회로.
  4. 제 2 항에 있어서, 상기 제1 및 제2 제어 신호는 상기 중간 소스 구동 전압의 최종 레벨로의 트랜지션 타이밍을 조절하는 것을 특징으로 하는 소스 구동회로.
  5. 제 4 항에 있어서, 상기 제1 스위칭 신호 제어기는 2-to-1 MUX인 것을 특징으로 하는 소스 구동 회로.
  6. 제 5 항에 있어서, 상기 제1 스위칭 신호 제어기에서 상기 제1 제어 신호가 선택되면, 상기 공통 전극에 인가되는 공통 전극 전압 보다 상기 데이터 라인에 인가되는 상기 구동 전압이 최종 레벨로 먼저 트랜지션되는 것을 특징으로 하는 소스 구동회로.
  7. 제 5 항에 있어서, 상기 제1 스위칭 신호 제어기에서 상기 제2 제어신호가 선택되면, 상기 공통 전극에 인가되는 공통 전극 전압과 상기 데이터 라인에 인가되는 상기 구동 전압이 동시에 최종 레벨로 트랜지션 되는 것을 특징으로 하는 소스 구동회로.
  8. 제 2 항에 있어서, 상기 제3 및 제4 제어 신호는 상기 소스 구동 전압의 최종 레벨로의 트랜지션 타이밍을 조절하는 것을 특징으로 하는 소스 구동회로.
  9. 제 8 항에 있어서, 상기 제2 스위칭 신호 제어기는 2-to-1 MUX인 것을 특징으로 하는 소스 구동 회로.
  10. 제 9 항에 있어서, 상기 제2 스위칭 신호 제어기에서 상기 제3 제어신호가 선택되면, 상기 공통 전극 전압 보다 상기 데이터 라인에 인가되는 상기 구동 전압이 최종 레벨로 먼저 트랜지션되는 것을 특징으로 하는 소스 구동회로.
  11. 제 9 항에 있어서, 상기 제2 스위칭 신호 제어기에서 상기 제4 제어신호가 선택되면, 상기 공통 전극에 인가되는 공통 전극 전압과 상기 데이터 라인에 인가되는 상기 구동 전압이 동시에 최종 레벨로 트랜지션 되는 것을 특징으로 하는 소스 구동회로.
  12. 제 1 항에 있어서, 상기 중간 전압 발생기로부터 발생되는 중간 소스 구동 전압은 기준 계조 전압인 것을 특징으로 하는 소스 구동회로.
  13. 제 12 항에 있어서, 상기 중간 전압 발생기로부터 발생되는 중간 소스 구동 전압은 정중앙의 기준 계조 전압인 것을 특징으로 하는 소스 구동회로.
  14. 복수개의 게이트 라인들과 복수개의 데이터 라인들을 포함하는 액정 디스플레이 패널;
    상기 액정 디스플레이 패널의 게이트 라인들을 구동하기 위한 게이트 드라이버;
    상기 액정 디스플레이 패널의 데이터 라인들을 구동하기 위한 소스 드라이버를 포함하고, 상기 소스 드라이버는,
    디스플레이 데이터를 수신하여 상기 수신된 디스플레이 데이터에 대응하는 소스 구동 전압을 생성하는 소스 드라이버 회로;
    중간 소스 구동 전압을 발생시키는 중간 전압 발생기; 및
    상기 구동 전압들을 디스플레이의 데이터 라인에 선택적으로 인가하기 위한 제어신호를 입력받아 상기 디스플레이의 데이터 라인에 연결된 액정 커패시터의 타단에 연결된 공통 전극에 인가되는 공통 전극 전압과 상기 데이터 라인에 인가되는 상기 구동 전압들의 최종 레벨로의 트랜지션 순서를 제어하는 스위칭 제어부를 포함하는 것을 특징으로 하는 액정 디스플레이 장치(liquid crystal display apparatus).
  15. 제 14 항에 있어서, 상기 스위칭 제어부는,
    상기 최상위 비트와 상기 제어 신호 중 패널 타입 신호에 기초하여 패널 선택 신호를 출력하는 패널 타입 선택기;
    상기 패널 선택 신호와 상기 제어 신호 중 제1 및 제2 제어 신호에 기초하여 상기 중간 소스 구동 전압이 상기 데이터 라인에 인가되는 것을 제어하는 제1 스위칭 신호 제어기;
    상기 패널 선택 신호와 상기 제어 신호 중 제3 및 제4 제어 신호에 기초하여 상기 소스 구동 전압이 상기 데이터 라인에 인가되는 것을 제어하는 제2 스위칭 신호 제어기;
    상기 제1 스위칭 신호 제어기의 출력신호에 따라 상기 중간 소스 구동 전압이 상기 디스플레이의 데이터 라인에 인가되는 것을 스위칭하는 제1 스위치; 및
    상기 제2 스위칭 신호 제어기의 출력신호에 따라 상기 소스 구동 전압이 상기 디스플레이의 데이터 라인에 인가되는 것을 스위칭하는 제2 스위치를 포함하는 것을 특징으로 하는 액정 디스플레이 장치.
  16. 제 15 항에 있어서, 상기 제1 및 제2 제어 신호는 상기 중간 소스 구동 전압의 최종 레벨로의 트랜지션 타이밍을 조절하는 것을 특징으로 하는 액정 디스플레이 장치.
  17. 제 15 항에 있어서, 상기 제3 및 제4 제어 신호는 상기 소스 구동 전압의 최종 레벨로의 트랜지션 타이밍을 조절하는 것을 특징으로 하는 액정 디스플레이 장치.
  18. 제 14 항에 있어서, 상기 중간 전압 발생기로부터 발생되는 중간 소스 구동 전압은 중앙의 계조 기준 전압인 것을 특징으로 하는 액정 디스플레이 장치.
  19. 수신된 디스플레이 데이터에 대응하는 소스 구동 전압을 발생하는 단계;
    중간 소스 구동 전압을 발생시키는 단계;
    상기 구동 전압들을 디스플레이의 데이터 라인에 선택적으로 인가하기 위한 제어신호를 입력받아 상기 디스플레이의 데이터 라인에 연결된 액정 커패시터의 타단에 연결된 공통 전극에 인가되는 공통 전극 전압과 상기 데이터 라인에 인가되는 상기 구동 전압들의 최종 레벨로의 트랜지션 순서를 제어하는 단계를 포함하는 것을 특징으로 하는 디스플레이의 데이터라인 구동 방법.
  20. 제 19 항에 있어서, 상기 트랜지션 순서를 제어하는 단계는,
    상기 디스플레이 데이터 중 데이터 패턴에 관한 비트와 상기 제어 신호 중 패널 타입 신호에 기초하여 패널 선택 신호를 출력하는 단계;
    상기 패널 선택 신호와 상기 제어 신호 중 제1 및 제2 제어 신호에 기초하여 상기 중간 소스 구동 전압이 상기 데이터 라인에 인가되는 것을 스위칭하는 제1 스위칭 단계;및
    상기 패널 선택 신호와 상기 제어 신호 중 제3 및 제4 제어 신호에 기초하여 상기 소스 구동 전압이 상기 데이터 라인에 인가되는 것을 스위칭하는 제2 스위칭 단계를 포함하는 것을 특징으로 하는 디스플레이의 데이터라인 구동 방법.
  21. 제 20 항에 있어서, 상기 패널 선택 신호를 출력하는 단계는,
    상기 디스플레이 데이터 중 상기 데이터 패턴에 관한 비트와 상기 패널 타입 신호가 배타적으로 활성화될 때 활성화되는 것을 특징으로 하는 디스플레이의 데이터 라인 구동 방법.
  22. 제 20 항에 있어서, 상기 제1 스위칭 단계는 2-to-1 MUX를 이용하여 상기 제1 및 제2 제어신호 중 하나를 선택하는 것을 특징으로 하는 디스플레이의 데이터 라인 구동 방법.
  23. 제 22 항에 있어서, 상기 제1 스위칭 단계에서 상기 제1 제어신호가 선택되면, 상기 공통 전극에 인가되는 공통 전극 전압 보다 상기 데이터 라인에 인가되는 상기 구동 전압이 최종 레벨로 먼저 트랜지션되는 것을 특징으로 하는 디스플레이의 데이터 라인 구동 방법.
  24. 제 22 항에 있어서, 상기 제1 스위칭 단계에서 상기 제2 제어신호가 선택되면, 상기 공통 전극에 인가되는 공통 전극 전압과 상기 데이터 라인에 인가되는 상기 구동 전압이 동시에 최종 레벨로 트랜지션되는 것을 특징으로 하는 디스플레이의 데이터 라인 구동 방법.
  25. 제 20 항에 있어서, 상기 제2 스위칭 단계는 2-to-1 MUX를 이용하여 상기 제3 및 제4 신호 중 하나를 선택하는 것을 특징으로 하는 디스플레이의 데이터 라인 구동 방법.
  26. 제 25 항에 있어서, 상기 제2 스위칭 단계에서 상기 제3 제어신호가 선택되면, 상기 공통 전극에 인가되는 공통 전극 전압 보다 상기 데이터 라인에 인가되는 상기 구동 전압이 최종 레벨로 먼저 트랜지션되는 것을 특징으로 하는 디스플레이의 데이터 라인 구동 방법.
  27. 제 25 항에 있어서, 상기 제2 스위칭 단계에서 상기 제4 제어신호가 선택되면, 상기 공통 전극에 인가되는 공통 전극 전압과 상기 데이터 라인에 인가되는 상기 구동 전압이 동시에 최종 레벨로 트랜지션되는 것을 특징으로 하는 디스플레이의 데이터 라인 구동 방법.
  28. 복수개의 게이트 라인들과 복수개의 데이터 라인들을 구비하는 액정 디스플 레이 패널;
    상기 액정 디스플레이 패널의 게이트 라인들을 구동하기 위한 게이트 드라이버;
    상기 액정 디스플레이 패널의 데이터 라인들을 구동하기 위한 소스 드라이버; 및
    상기 액정 디스플레이 패널의 공통전극에 인가되는 공통전압을 구동하는 공통전압 드라이버 회로를 포함하고, 상기 소스 드라이버는,
    디스플레이 데이터를 수신하여 상기 수신된 디스플레이 데이터에 대응하는 소스 구동 전압을 생성하는 소스 드라이버 회로;
    중간 소스 구동 전압을 발생시키는 중간 전압 발생기; 및
    상기 구동 전압들을 디스플레이의 데이터 라인에 선택적으로 인가하기 위한 제어신호를 입력받아 상기 디스플레이의 데이터 라인에 연결된 액정 커패시터의 타단에 연결된 공통 전극에 인가되는 공통 전극 전압과 상기 데이터 라인에 인가되는 상기 구동 전압들의 최종 레벨로의 트랜지션 순서를 제어하는 스위칭 제어부를 포함하는 것을 특징으로 하는 액정 디스플레이 장치 액정 디스플레이 장치(liquid crystal display apparatus).
  29. 제 28 항에 있어서, 상기 공통전압 드라이버 회로는,
    제1 공통전압을 출력하는 제1 드라이버 회로;
    제2 공통전압을 출력하는 제2 드라이버 회로;
    제1 중간 제어신호에 응답하여 상기 디스플레이 패널의 공통전극에 상기 제1 드라이버 회로의 출력을 스위칭하는 제1 중간 스위치;
    제2 중간 제어신호에 응답하여 상기 디스플레이 패널의 공통전극에 상기 제2 드라이버 회로의 출력을 스위칭하는 제2 중간 스위치; 및
    하나 또는 그 이상의 중간 제어신호들에 응답하여 상기 공통전극에 하나 또는 그 이상의 중간 공통전압들을 출력하는 중간 전압 출력회로를 포함하는 것을 특징으로 하는 액정 디스플레이 장치.
  30. 제 29 항에 있어서, 상기 제1 공통전압은 고(high) 공통전압이고, 상기 제2 공통전압은 저(low) 공통전압인 것을 특징으로 하는 액정 디스플레이 장치.
  31. 제 30 항에 있어서, 상기 공통전압 드라이버 회로는, 상기 고 공통전압을 출력하기 전에 하나 또는 그 이상의 중간 공통전압들로 상기 공통전극을 구동함으로써 상기 공통전극을 상기 저 공통전압으로부터 상기 고 공통전압으로 구동하는 것을 특징으로 하는 액정 디스플레이 장치.
  32. 제 30 항에 있어서, 상기 저 공통전압을 출력하기 전에 하나 또는 그 이상의 중간 공통전압들로 상기 공통전극을 구동함으로써 상기 공통전극을 상기 고 공통전압으로부터 상기 저 공통전압으로 구동하는 것을 특징으로 하는 액정 디스플레이 장치.
KR1020060039460A 2006-05-02 2006-05-02 소스 구동회로, 데이터 라인 구동 방법 및 액정 표시 장치 KR100806122B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060039460A KR100806122B1 (ko) 2006-05-02 2006-05-02 소스 구동회로, 데이터 라인 구동 방법 및 액정 표시 장치
US11/743,363 US8044911B2 (en) 2006-05-02 2007-05-02 Source driving circuit and liquid crystal display apparatus including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060039460A KR100806122B1 (ko) 2006-05-02 2006-05-02 소스 구동회로, 데이터 라인 구동 방법 및 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20070107239A true KR20070107239A (ko) 2007-11-07
KR100806122B1 KR100806122B1 (ko) 2008-02-22

Family

ID=39062614

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060039460A KR100806122B1 (ko) 2006-05-02 2006-05-02 소스 구동회로, 데이터 라인 구동 방법 및 액정 표시 장치

Country Status (2)

Country Link
US (1) US8044911B2 (ko)
KR (1) KR100806122B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140140936A (ko) * 2013-05-30 2014-12-10 삼성디스플레이 주식회사 표시 장치
CN114267311A (zh) * 2021-12-29 2022-04-01 惠科股份有限公司 源极驱动电路及源极驱动方法、显示面板

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5242130B2 (ja) * 2007-10-31 2013-07-24 ルネサスエレクトロニクス株式会社 液晶表示パネル駆動方法、液晶表示装置、及びｌｃｄドライバ
JP2009210607A (ja) * 2008-02-29 2009-09-17 Hitachi Displays Ltd 液晶表示装置
JP2010113274A (ja) * 2008-11-10 2010-05-20 Seiko Epson Corp ビデオ電圧供給回路、電気光学装置および電子機器
CN102903720B (zh) * 2012-09-29 2014-10-22 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其液晶显示装置
US9558707B1 (en) * 2013-04-12 2017-01-31 Iml International VCOM with reduced supply rails
CN109713903A (zh) * 2019-03-04 2019-05-03 上海波鸿医疗器械科技有限公司 一种串联输入并联输出的软开关交错直流变换器
US11580927B2 (en) * 2019-07-01 2023-02-14 Snap Inc. Systems and methods for low power common electrode voltage generation for displays

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3308127B2 (ja) * 1995-02-17 2002-07-29 シャープ株式会社 液晶用輝度調整装置
JP3532703B2 (ja) 1996-07-16 2004-05-31 株式会社アドバンスト・ディスプレイ 液晶表示装置およびその駆動方法
JP3371200B2 (ja) * 1997-10-14 2003-01-27 富士通株式会社 液晶表示装置の表示制御方法及び液晶表示装置
US6407732B1 (en) * 1998-12-21 2002-06-18 Rose Research, L.L.C. Low power drivers for liquid crystal display technologies
JP3861499B2 (ja) * 1999-03-24 2006-12-20 セイコーエプソン株式会社 マトリクス型表示装置の駆動方法、表示装置および電子機器
KR100619580B1 (ko) * 1999-05-14 2006-09-05 가부시키가이샤 히타치세이사쿠쇼 반도체 집적회로장치
KR20010060834A (ko) * 1999-12-28 2001-07-07 박종섭 박막트랜지스터 액정표시 장치의2레벨 전압 공유 방법 및그 회로
US7136058B2 (en) * 2001-04-27 2006-11-14 Kabushiki Kaisha Toshiba Display apparatus, digital-to-analog conversion circuit and digital-to-analog conversion method
JP3820918B2 (ja) 2001-06-04 2006-09-13 セイコーエプソン株式会社 演算増幅回路、駆動回路、及び駆動方法
JP2003044017A (ja) * 2001-08-03 2003-02-14 Nec Corp 画像表示装置
JP3799308B2 (ja) * 2002-08-02 2006-07-19 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置
KR100900539B1 (ko) * 2002-10-21 2009-06-02 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
JP4536353B2 (ja) 2002-10-22 2010-09-01 シャープ株式会社 表示装置の電荷回収方法、表示装置の電荷再利用回路、表示装置の駆動回路、及び表示装置
JP3861860B2 (ja) 2003-07-18 2006-12-27 セイコーエプソン株式会社 電源回路、表示ドライバ及び電圧供給方法
KR100652382B1 (ko) * 2003-10-28 2006-12-01 삼성전자주식회사 플랫 패널 디스플레이를 구동하는 데 있어 감소된전력소모를 제공하는 드라이버 회로 및 방법
US7907108B2 (en) * 2003-10-28 2011-03-15 Samsung Electroniccs Co., Ltd. Source driver circuits and methods providing reduced power consumption for driving flat panel displays

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140140936A (ko) * 2013-05-30 2014-12-10 삼성디스플레이 주식회사 표시 장치
CN114267311A (zh) * 2021-12-29 2022-04-01 惠科股份有限公司 源极驱动电路及源极驱动方法、显示面板
CN114267311B (zh) * 2021-12-29 2023-04-25 惠科股份有限公司 源极驱动电路及源极驱动方法、显示面板

Also Published As

Publication number Publication date
US8044911B2 (en) 2011-10-25
US20080062027A1 (en) 2008-03-13
KR100806122B1 (ko) 2008-02-22

Similar Documents

Publication Publication Date Title
US10529298B1 (en) Electro-optical device and electronic device
KR100806122B1 (ko) 소스 구동회로, 데이터 라인 구동 방법 및 액정 표시 장치
US7907108B2 (en) Source driver circuits and methods providing reduced power consumption for driving flat panel displays
WO2012057044A1 (ja) 表示装置およびその表示方法、ならびに液晶表示装置
US20120327137A1 (en) Display device and display driving method
JP4786897B2 (ja) ソース駆動回路と駆動回路及び液晶ディスプレイ装置とその駆動方法
KR20080001097A (ko) 액정 패널, 데이터 드라이버, 이를 구비한 액정표시장치 및그 구동 방법
US20080303771A1 (en) Display and two step driving method thereof
WO2009101877A1 (ja) 表示装置およびその駆動方法
JP7114875B2 (ja) 電気光学装置、電気光学装置の制御方法および電子機器
KR101127854B1 (ko) 게이트 구동 장치와 이를 이용한 화상 표시 장치
KR20110061745A (ko) 액정 표시장치의 구동장치와 그 구동방법
KR20080096907A (ko) 액정표시장치의 구동회로 및 그 구동방법
KR100652382B1 (ko) 플랫 패널 디스플레이를 구동하는 데 있어 감소된전력소모를 제공하는 드라이버 회로 및 방법
KR20070080427A (ko) 액정표시장치와 그 구동방법
KR20090127771A (ko) 액정표시장치
US7791580B2 (en) Circuits and methods for generating a common voltage
KR101958654B1 (ko) 도트 인버젼 액정표시장치
KR101560394B1 (ko) 액정표시장치 및 그 구동 방법
KR101174783B1 (ko) 액정 표시장치의 구동장치 및 구동방법
KR20080086060A (ko) 액정표시장치 및 이의 구동방법
KR101777126B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR20070042337A (ko) 액정 표시장치의 구동장치 및 구동방법
KR100477598B1 (ko) 2도트 인버젼 방식의 액정표시기 구동 방법 및 장치
KR101246571B1 (ko) 2도트 인버젼 방식의 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200131

Year of fee payment: 13