KR20070106062A

KR20070106062A - 표시 기판의 제조 방법

Info

Publication number: KR20070106062A
Application number: KR1020060038455A
Authority: KR
Inventors: 신봉규; 오민석
Original assignee: 삼성전자주식회사
Priority date: 2006-04-28
Filing date: 2006-04-28
Publication date: 2007-11-01

Abstract

저저항 금속 배선의 일단에 형성된 게이트 패드 및 소스 패드의 부식을 방지하는 표시 기판의 제조방법이 개시된다. 표시 기판의 제조 방법은 베이스 기판 위에 게이트 배선, 스위칭 소자의 게이트 전극 및 스토리지 배선을 형성하는 단계, 게이트 배선과 교차하는 소스 배선과, 스위칭 소자의 소스 전극과, 소스 전극과 마주하는 드레인 전극 및 스토리지 배선을 커버하는 소스 금속 패턴을 형성하는 단계, 게이트 배선의 제1 단부에 제1 두께의 제1 포토패턴, 소스 배선의 제2 단부에 제2 두께의 제2 포토패턴 및 제3 두께의 제3 포토패턴을 스위칭 소자, 게이트 배선 및 소스 배선 위에 형성하는 단계, 제1 내지 제3 포토패턴을 이용하여 소스 금속 패턴을 제거하고, 드레인 전극의 단부 측면과 제1 단부 및 제2 단부를 노출시키는 단계, 드레인 전극의 단부 측면, 제1 단부 및 제2 단부와 각각 접촉되는 투명 전극층을 형성하는 단계 및 제3 포토패턴을 제거하여 드레인 전극의 단부 측면과 접촉되는 화소 전극, 제1 단부와 접촉되는 제1 패드 패턴 및 제2 단부와 접촉되는 제2 패드 패턴을 형성하는 단계를 포함한다.

3MASK, no-slit, 몰리브덴층, 알루미늄층, 게이트 패드, 소스 패드, 부식

Description

표시 기판의 제조 방법{METHOD OF MANUFACTURING DISPLAY SUBSTRATE}

도 1은 본 발명의 실시예에 따른 표시 기판의 평면도이다.

도 2는 도 1 의 I-I’라인을 따라 절단한 단면도이다.

도 3 내지 도 12는 도1에 도시된 표시 기판을 제조하는 방법을 설명하기 위한 공정도들이다.

<도면의 주요 부분에 대한 부호의 설명>

100 : 표시 기판 126 :게이트 단부 패턴

162 : 소스 단부 패턴 164 : 소스 금속 패턴

CNT3 : 사이드 콘택부 132 : 잔류 게이트 절연층

180 : 패시베이션층 184 : 잔류 패시베이션층

192a, 192b, 192c, 192d : 제1, 제2, 제3, 제4 포토패턴

192e : 잔류 포토레지스트층 194 : 제5 포토패턴

332, 334 : 제1, 제2 슬릿부 TE : 투명 전극층

TE1, TE2 : 제1, 제2 패드 패턴 PE : 화소 전극

본 발명은 표시 기판의 제조 방법에 관한 것으로, 더욱 상세하게는 제조 공정의 신뢰성 및 제품의 전기적 특성을 향상시킬 수 있는 표시 기판의 제조 방법에 관한 것이다.

일반적으로, 표시 기판은 복수의 게이트 배선들, 게이트 배선들과 교차하는 소스 배선들 및 상기 게이트 배선들과 소스 배선들에 연결된 복수의 스위칭 소자들이 형성된다. 또한, 상기 스위칭 소자들과 전기적으로 연결된 화소 전극들이 형성된다. 상기 표시 기판은 상기 게이트 배선들의 일단부에 형성되는 게이트 패드 및 상기 소스 배선들의 일단부에 형성되는 소스 패드를 포함한다. 이때, 상기 표시 기판을 제조하는 공정은 사용되는 마스크의 개수에 따라서 크게 5매 공정 및 4매 공정으로 분류된다.

5매 공정은 제1 마스크에 의해 게이트 배선 및 게이트 전극을 포함하는 게이트 패턴을 형성하는 공정, 제2 마스크에 의해 반도체층 및 오믹 콘택층을 포함하는 활성층을 패터닝하는 공정, 제3 마스크에 의해 소스 전극 및 드레인 전극을 포함하는 소스 패턴을 형성하는 공정, 제4 마스크에 의해 콘택홀을 형성하는 공정 및 제5 마스크에 의해 화소 전극을 패터닝하는 공정을 포함한다.

1매의 마스크로 기판을 패터닝하기 위해서는 많은 서브 공정들을 부수적으로 필요로 하기 때문에 스위칭 소자를 제조하는데 필요한 마스크를 1매 감소시킬 경우, 표시장치를 제조하는데 필요한 제조 시간, 제조 장비 등을 크게 감소시킬 수 있다. 뿐만 아니라, 박막 증착, 세정, 포토레지스트 코팅, 노광, 현상 및 식각 등의 여러 공정을 생략할 수 있어 이러한 공정을 거침에 따라 발생하는 불량을 줄일 수 있는 장점이 있다.

이와 같은 이유로 최근에는 스위칭 소자를 제조하기 위한 마스크의 개수를 보다 감소시키기 위한 기술 개발이 진행되고 있다. 상기 5매 공정 중 제1 마스크에 의해 게이트 패턴과 활성층을 동시에 패터닝함으로써 5매 공정의 1마스크 수를 줄이는 공정을 개발함으로써 4매 공정이 가능하게 되었다.

최근 4매 공정에서 패시베이션층 및 화소 전극을 동시에 하나의 마스크를 이용하여 패터닝하는 3매 공정이 개발되고 있으나 표시 장치의 대형화 및 고정세화 됨에 따라서 표시 기판에 형성된 금속 배선의 RC 지연이 증가되는 문제점이 발생하고 있다. 이를 해결하기 위해 상기 RC 지연을 최소화하기 위해서 저저항 금속인 알루미늄을 이용하여 금속 배선을 구현할 수 있다. 그러나 상기 알루미늄 배선은 상기 RC 지연을 해결할 수는 있으나, 제조 공정 중 불량 발생률이 높은 단점을 갖는다.

이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 게이트 패드 및 소스 패드의 불량을 방지하기 위한 표시 기판의 제조 방법을 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위한 실시예에 따른 표시 기판의 제조 방법은 베이스 기판 위에 게이트 배선, 스위칭 소자의 게이트 전극 및 스토리지 배선을 형성하는 단계, 상기 게이트 배선과 교차하는 소스 배선과, 상기 스위칭 소자의 소스 전극과, 상기 소스 전극과 마주하는 드레인 전극 및 상기 스토리지 배선을 커버하는 소스 금속 패턴을 형성하는 단계, 상기 게이트 배선의 제1 단부에 제1 두께의 제1 포토패턴, 상기 소스 배선의 제2 단부에 제2 두께의 제2 포토패턴 및 제3 두께의 제3 포토패턴을 상기 스위칭 소자, 게이트 배선 및 소스 배선 위에 형성하는 단계, 상기 제1 내지 제3 포토패턴을 이용하여 상기 소스 금속 패턴을 제거하고, 상기 드레인 전극의 단부 측면과 상기 제1 단부 및 제2 단부를 노출시키는 단계, 상기 드레인 전극의 단부 측면, 제1 단부 및 제2 단부와 각각 접촉되는 투명 전극층을 형성하는 단계 및 상기 제3 포토패턴을 제거하여 상기 드레인 전극의 단부 측면과 접촉되는 화소 전극, 상기 제1 단부와 접촉되는 제1 패드 패턴 및 상기 제2 단부와 접촉되는 제2 패드 패턴을 형성하는 단계를 포함한다.

이러한 표시 기판의 제조방법에 따르면, 상기 게이트 배선의 제1 단부 및 소스 배선의 제2 단부의 금속층을 노출시키는 과정에서 상기 금속층의 손상을 최소화할 수 있고, 상기 금속층의 부식을 방지하여 제조 공정의 신뢰성을 향상시킬 수 있다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 실시예에 따른 표시 기판의 평면도이다.

도 2는 도 1 의 I-I’라인을 따라 절단한 단면도이다.

도 1 및 도 2를 참조하면, 표시 기판(100)은 게이트 배선(GL), 소스 배선(DL), 스토리지 배선(SL), 스위칭 소자(TFT) 및 화소 전극(PE)을 포함한다.

게이트 배선(GL)은 베이스 기판(110)상에 제1 방향(D1)을 따라 복수개가 병렬로 형성되고, 상기 제1 방향(D1)과 수직한 제2 방향(D2)으로 길게 연장되어 형성된다. 게이트 배선(GL)은 저저항 배선 구조, 예를 들면, 알루미늄층 및 몰리브덴층이 순차적으로 적층된 이중막 구조 또는 몰리브덴층, 알루미늄층 및 몰리브덴층이 순차적으로 적층된 삼중막 구조를 가진다.

저저항성이 우수한 상기 알루미늄층에 의해 금속 배선의 RC 지연을 최소화시킬 수 있다. 상기 알루미늄층의 하부에 형성된 몰리브덴층은 하부층과의 접합성을 향상시키고, 인접한 다른 층과의 접촉 저항을 최소화할 수 있다. 또한, 상기 알루미늄층의 상부에 형성된 몰리브덴층은 알루미늄층이 부식되거나, 제조 공정성 알루미늄층이 손상되는 것을 방지한다.

본 발명의 실시예에 따른 게이트 배선(GL)은 알루미늄층(122), 제1 몰리브덴층(124)으로 형성된 이중막 구조로 형성한다. 게이트 배선(GL)의 일단부에는 게이트 배선(GL)보다 넓은 폭을 갖는 게이트 패드(GP)가 형성된다. 게이트 패드(GP)는 게이트 단부 패턴(126), 게이트 절연층(130), 패시베이션층(180), 제1 콘택홀(CNT1) 및 제1 패드 패턴(TE1)을 포함한다.

게이트 단부 패턴(126)은 게이트 배선(GL)과 동일한 금속층으로 형성되고, 게이트 단부 패턴(126)의 최상층인 제1 몰리브덴층(124)이 제1 콘택홀(CNT1)을 통해 노출된다. 제1 콘택홀(CNT1)은 패시베이션층(180)이 부분적으로 제거된 제1 홀(182) 및 게이트 절연층(130)이 부분적으로 제거되어 형성되는 제2 홀을 포함한다.

게이트 단부 패턴(126)의 제1 몰리브덴층(124)이 제1 콘택홀(CNT1)을 통해 제1 패드 패턴(TE1)과 면접촉하고, 게이트 단부 패턴(126)과 제1 패드 패턴(TE1)이 전기적으로 연결된다. 이하, 상기 면접촉은 하부층과 상부층이 순차적으로 적층된 구조에 있어서 상기 하부층의 상면과 상기 상부층의 하면이 접촉하는 것으로 정의한다.

소스 배선(DL)은 베이스 기판(110)상에 상기 제2 방향(D2)을 따라 복수개가 병렬로 형성되고, 상기 제1 방향(D2)으로 길게 연장되어 형성된다. 소스 배선(DL)은 예를 들면, 몰리브덴층, 알루미늄층 및 몰리브덴층이 순차적으로 적층된 삼층막 구조 또는 상기 몰리브덴층 및 알루미늄층 중 적어도 한층 이상이 적층된 구조로 형성될 수 있다.

본 발명의 실시예에서는 소스 배선(DL)은 제2 몰리브덴층(160)으로 형성된 단일막 구조로 형성한다. 소스 배선(DL)의 일단부에는 소스 배선(DL)보다 넓은 폭을 갖는 소스 패드(DP)가 형성된다. 소스 패드(DP)는 게이트 절연층(130), 반도체층(140), 오믹 콘택층(150), 소스 단부 패턴(162), 패시베이션층(180), 제2 콘택홀(CNT2) 및 제2 패드 패턴(TE2)을 포함한다.

패시베이션층(180)의 일부가 제거되어 제2 콘택홀(CNT2)을 형성하고, 제2 콘택홀(CNT2)을 통해 소스 단부 패턴(162)이 노출된다. 소스 단부 패턴(162)은 소스 배선(DL)과 동일한 금속층으로 형성되고, 소스 단부 패턴(162)과 제2 패드 패턴(TE2)이 제2 콘택홀(CNT2)에서 면접촉하고, 소스 단부 패턴(162)과 제2 패트 패턴(TE2)이 전기적으로 연결된다.

복수의 게이트 배선(GL)들과 복수의 소스 배선(DL)들이 서로 교차하여 복수의 단위 화소(P)를 정의한다. 각 단위 화소(P)에는 스토리지 배선(SL), 스위칭 소자(TFT) 및 화소 전극(PE)이 형성된다.

스토리지 배선(SL)은 상기 제2 방향(D2)으로 연장되고, 상기 제1 방향(D1)으로 소정의 너비를 갖는다. 스토리지 배선(SL)은 게이트 배선(GL)과 동일 금속층으로 형성되고, 게이트 배선(GL)과 평행하게 형성된다. 스토리지 배선(SL)은 드레인 전극(D)의 일단부와 인접하거나 중첩되어 형성될 수 있고, 드레인 전극(D)의 일단부와 독립한 배선으로 형성될 수 있다.

스위칭 소자(TFT)는 게이트 전극(G), 소스 전극(S) 및 드레인 전극(D)을 포함한다. 게이트 전극(G)은 게이트 배선(GL)으로부터 상기 제1 방향(D1) 및 제2 방향(D2)으로 소정 간격으로 분기되어, 게이트 배선(GL)과 동일한 층으로 형성된다. 소스 전극(S)은 소스 배선(DL)으로부터 상기 제2 방향(D2)으로 소정 간격으로 분기되어, 소스 배선(DL)과 동일한 층으로 형성된다.

드레인 전극(D)은 소스 전극(S)과 소정 간격 이격되어 소스 전극(S)과 마주하여 형성된다. 드레인 전극(D)의 단부 측면에는 드레인 전극(D)과 연결되어 스토리지 배선(SL)의 일부까지 연장되고, 스토리지 배선(SL)의 일부와 중첩되어 형성되는 사이드 콘택부(CNT3)가 형성된다.

화소 전극(PE)은 스위칭 소자(TFT), 게이트 배선(GL) 및 소스 배선(DL)을 제외한 단위 화소(P)의 전면에 형성된다. 화소 전극(PE)은 사이트 콘택부(CNT3)가 형성하는 일 라인을 따라 형성된다. 화소 전극(PE)과 상기 스위칭 소자(TFT)는 사이 드 콘택부(CNT3)를 통해 전기적으로 연결된다.

도 3 내지 도 12는 도 1에 도시된 표시 기판을 제조하는 방법을 설명하기 위한 공정도들이다.

도 3을 참조하면, 베이스 기판(110) 위에 게이트 금속층(미도시)을 증착하여 게이트 배선(GL)의 일단부에 형성되는 게이트 단부 패턴(126), 게이트 전극(G) 및 스토리지 배선(SL)을 형성한다. 베이스 기판(110)은 광이 투과될 수 있는 투명한 물질로 이루어진다. 예를 들어, 베이스 기판(110)은 유리로 이루어진다.

게이트 전극(G), 스토리지 배선(SL) 및 게이트 단부 패턴(126)은 상기 게이트 금속층 위에 포토레지스트층(미도시)을 형성하고, 상기 포토레지스트층 상부에 제1 마스크(미도시)를 배치한 후, 노광 및 현상 공정을 통해 상기 게이트 금속층을 패터닝하여 형성한다. 상기 게이트 금속층은 저저항 금속층인 알루미늄(Al)층(122) 및 알루미늄층(122)을 보호하는 몰리브덴(Mo)층(124)이 순차적으로 적층된 이중막 구조를 갖는다.

이어서, 게이트 전극(G), 스토리지 배선(SL) 및 게이트 단부 패턴(126)이 형성된 베이스 기판(110)에 게이트 절연층(130), 반도체층(140) 및 오믹 콘택층(150)을 순차적으로 형성한다.

게이트 절연층(130)은 예를 들어, 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiOx) 등으로 이루어진다. 반도체층(140)은 비정질 실리콘(a-Si)으로 이루어지며, 오믹 콘택층(150)은 고농도로 도핑된 비정질 실리콘(n+ a-Si)으로 이루어진다.

상기 오믹 콘택층(150)을 포함하는 베이스 기판(110) 상에 소스 금속층(160) 및 포토레지스트층(170)을 순차적으로 형성한다. 소스 금속층(160)은 몰리브덴(Mo)으로 이루어진 제2 몰리브덴층으로 형성한다.

이어서, 상기 소스 금속층(160)을 포함하는 베이스 기판(110) 상에 포토레지스트층(170)을 형성한다. 포토레지스트층(170)은 예를 들어, 노광되는 영역의 포토레지스트는 제거되며, 노광되지 않는 영역의 포토레지스트는 잔류하는 포지티브형 포토레지스트로 이루어진다.

도 4 내지 도 6을 참조하면, 포토레지스트층(170)은 투광부(210), 제1 차광부(222), 제2 차광부(224) 및 슬릿부(230)를 포함하는 제2 마스크(200)에 의해 제1 포토레지스트 패턴(170a, 170b)으로 패터닝된다.

제1 포토레지스트 패턴(170a, 170b)은 게이트 전극(G), 스토리지 배선(SL) 및 소스 패드(DP)상에 대응되도록 형성된다. 제1 포토레지스트 패턴(170a, 170b) 중 게이트 전극(G) 상에 형성되는 포토레지스트층(170a)은 서로 다른 두께를 갖는 제1 패턴 및 제2 패턴을 포함한다. 상기 제1 패턴은 제2 마스크의 슬릿부(230)에 대응하여 형성되고, 상기 제2 패턴은 제1 차광부(222)에 대응하여 형성된다.

투광부(210)를 통과하는 광의 비율을 100%라고 하면, 슬릿부(230)를 통과하는 광은 슬릿(Slit)에서 산란되므로 슬릿부(230)를 통과하는 광의 비율은 투광부(210)를 통과하는 광의 비율보다는 낮고, 제1 및 제2차광부(222, 224)를 통과하는 광의 비율보다는 높다.

이에 따라, 상기 제1 패턴의 두께는 상기 제2 패턴의 두께보다 얇게 형성된다. 상기 제2 패턴의 두께는 제2 차광부(224)와 대응하는 영역에 형성되는 포토레 지스트층(170b)의 두께와 동일하게 형성된다.

제1 포토레지스트 패턴(170a, 170b)을 이용하여 소스 금속층(160), 오믹 콘택층(150) 및 반도체층(140)의 일부를 제거한다. 즉, 제1 포토레지스트 패턴(170a, 170b)이 형성되지 않은 영역의 소스 금속층(160), 오믹 콘택층(150) 및 반도체층(140)이 제거된다. 이때, 소스 금속층(160)은 제2 차광부(224)와 대응하는 영역에 형성되는 포토레지스트층(170b)에 의해서 소스 단부 패턴(162)으로 패터닝된다.

제1 포토레지스트 패턴(170a, 170b)을 소정 두께 제거하여 포토레지스트층의 두께를 낮추는 에치 백(Etch Back) 공정을 통해 제3 패턴(172a) 및 제4 패턴(172b)을 형성한다. 상기 에치 백 공정에 의해서 상기 제1 패턴은 제거되어 소스 금속층(160)을 노출시킨다.

상기 제2 패턴 및 제2 차광부(224)와 대응하는 영역에 형성되는 포토레지스트층(170b)은 소정 두께가 제거된 제3 패턴(172a) 및 제4 패턴(172b)을 형성한다.제3 패턴(172a)을 마스크로 이용하여 상기 노출된 소스 금속층(160) 및 상기 노출된 소스 금속층(160)의 하부에 형성된 오믹 콘택층(150)을 제거하여 반도체층(140)을 노출시켜 채널부(CH)를 형성한다.

이에 의해, 소스 전극(S), 드레인 전극(D) 및 드레인 전극(D)의 일단과 연장되어 스토리지 배선(SL)을 커버하는 소스 금속 패턴(164)으로 패터닝한다. 소스 전극(S) 및 드레인 전극(D)을 마스크로 이용하여 노출된 오믹 콘택층(150)을 제거하여 반도체층(140)을 노출시키는 채널부(CH)를 형성한다.

이어서, 제3 패턴(172a) 및 제4 패턴(172b)을 제거하고, 소스 전극(S), 드레 인 전극(D), 소스 금속 패턴(164) 및 소스 단부 패턴(162)이 형성된 베이스 기판(110) 전면에 패시베이션층(180)을 형성하고, 패시베이션층(180) 위에 포토레지스트층(190)을 형성한다.

포토레지스트층(190)은 노광되는 영역의 포토레지스트가 제거되는 포지티브형 포토레지스트층이거나, 노광되는 영역의 포토레지스트가 잔류하는 네가티브형 포토레지스트층일 수 있다. 본 발명의 실시예에 따른 포토레지스트층(190)은 포지티브형 포토레지스트층이다.

도 8을 참조하면, 포토레지스트층(190)상에 제3 마스크(300)를 배치시키고, 제3 마스크(300)를 이용하여 제2 포토레지스트 패턴(192)으로 패터닝한다. 제2 포토레지스트 패턴(192)은 제1 포토패턴(192a), 제2 포토패턴(192b), 제3 포토패턴(192c) 및 제4 포토패턴(192d)을 포함한다.

제3 마스크(300)는 예를 들어, 슬릿(slit)을 포함한 슬릿 마스크이거나, 하프 톤(Half Tone) 마스크일 수 있다. 본 발명의 실시예에서는 슬릿부를 포함한 마스크로 포토레지스트층(190)을 패터닝한다. 제3 마스크(300)는 개구부(310), 차단부(320) 및 슬릿부(332, 334)를 포함한다. 상기 슬릿부는 제1 슬릿부(332) 및 제2 슬릿부(334)을 포함한다.

제 1 포토패턴(192a)은 제1 슬릿부(332)에 의해 게이트 단부 패턴(126)상에 형성되고, 제1 두께(a)를 갖는다. 상기 제1 두께(a)는 차단부(320)에 대응하는 포토레지스트의 두께보다는 얇고, 개구부(310)에 대응하는 포토레지스트의 두께보다는 두껍게 형성된다. 상기 제1 포토패턴(192a)의 두께(a)는 대략 2000Å 내지 4000 Å으로 형성한다.

제2 포토패턴(192b)은 제2 슬릿부(334)에 의해 소스 단부 패턴(162)상에 형성되고, 제2 두께(b)를 갖는다. 상기 제2 두께(b)는 차단부(320)에 대응하는 포토레지스트의 두께보다는 얇고, 개구부(310)에 대응하는 포토레지스트의 두께보다는 두껍게 형성된다. 상기 제2 포토패턴(192b)의 두께(b)는 대략 5000Å 내지 7000Å으로 형성한다.

제3 포토패턴(192c)은 차단부(320)에 의해 스위칭 소자(TFT) 상에 형성되고, 상기 제1 두께(a) 및 제2 두께(b)보다 두껍게 형성된다. 제4 포토패턴(192d)은 개구부(310)에 의해서 제거되는 영역의 포토레지스트이며, 소스 금속 패턴(162) 상에 형성된 패시베이션층(180)을 노출시킨다.

도 9를 참조하면, 제2 포토레지스트 패턴(192)의 일부를 제거하여 제5 포토패턴(194, 194a)을 형성한다. 스위칭 소자(TFT) 상에 형성된 제3 포토패턴(192c) 과, 제2 포토패턴(192b)이 소정의 두께로 제거되고, 제1 포토패턴(192a)이 제거되어 제5 패턴(194, 194a)을 형성한다. 제5 패턴(194, 194a)은 상기 제2 포토패턴(192b)이 소정의 두께로 제거되어 형성된 잔류 포토레지스트층(194a)을 포함한다.

제5 패턴(194, 194a)은 플루오르화 황(SF6)가스를 베이스로 하는 제1 식각 가스를 이용하여 형성된다. 상기 제1 식각 가스는 플루오르화 황 가스, 산소 가스 및 헬륨 가스를 포함한다. 상기 제1 식각 가스는 포토레지스트층과, 질화 실리콘(SiNx)으로 형성된 패시베이션층 및 게이트 절연층을 동시에 식각할 수 있다.

게이트 단부 패턴(126)상에 형성된 제1 포토패턴(192a)은 완전히 제거되고, 게이트 단부 패턴(126) 상의 패시베이션층(180)이 제거되어 제1 홀(182)을 형성한다. 제1 홀(182)을 통해 게이트 단부 패턴(126)상에 형성된 게이트 절연층(130)을 노출시킨다.

구체적으로, 상기 제1 식각 가스에 의해서 게이트 단부 패턴(126) 상에 형성된 대략 2000Å 내지 4000Å의 두께를 가지는 제1 포토패턴(192a) 및 대략 2000Å의 두께로 형성된 패시베이션층(180)이 제거된다.

소스 단부 패턴(162)상에 대략 5000Å 내지 7000Å의 두께로 형성된 제2 포토패턴(192b)은 상기 제1 식각 가스에 의해 대략 3000Å 내지 4000Å의 두께가 제거되어 대략 2000Å 내지 4000Å의 두께로 잔류 포토레지스트층(194a)을 형성한다.

소스 금속 패턴(162)상의 패시베이션층(180)이 제거되어, 소스 금속 패턴(162)이 노출된다. 화소영역(P)에 해당하는 베이스 기판(110) 상에 형성되어 노출된 패시베이션층(180) 및 게이트 절연층(130)도 제거되어 베이스 기판(110)을 노출시킨다.

도 10을 참조하면, 제2 식각 가스를 이용하여 잔류 포토레지스트층(194a)을 포함하는 제5 포토패턴(194a, 194a)을 소정두께 제거하여 제6 포토패턴(196)을 형성한다. 상기 제2 식각 가스는 플루오르화 탄소(CF4) 가스를 베이스로 하고, 산소 가스를 더 포함한다.

제6 포토패턴(196)을 형성함과 동시에, 제1 홀(182)을 통해 노출되는 게이트 패드(GP)의 게이트 절연층(130)을 제거하여 잔류 게이트 절연층(132)을 형성한다. 잔류 게이트 절연층(132)은 게이트 단부 패턴(126)의 최상층인 제1 몰리브덴층(124)을 후속 공정에서 사용되는 제3 식각 가스로부터 보호한다.

제1 몰리브덴층(124)이 알루미늄층(122)의 부식을 방지하기 위해 형성된 층이므로, 제1 몰리브덴층(124)을 보호함으로써 실질적으로 알루미늄층(122)의 부식을 방지할 수 있다.

게이트 단부 패턴(126)상의 게이트 절연층(130)은 대략 3500Å의 두께로 형성되고, 상기 제2 식각 가스에 의해 대략 1000Å의 두께를 제거한다. 즉, 잔류 게이트 절연층(132)의 두께는 대략 2500Å로 형성된다.

소스 단부 패턴(162)상의 잔류 포토레지스트층(194a) 및 패시베이션층(180)의 일부가 제거되어 잔류 패시베이션층(184)이 형성된다. 구체적으로, 대략 2000Å 내지 4000Å의 두께로 잔류 포토레지스트층(194a)은 완전히 제거되고, 대략 2000Å의 두께로 형성된 패시베이션층(180)이 대략 1000Å의 두께가 제거된다.

이에 따라, 대략 1000Å의 잔류 패시베이션층(184)이 형성되고, 잔류 패시베이션층(184)이 후속 공정에서 이용되는 제3 식각 가스로부터 소스 단부 패턴(162)이 손상되는 것을 방지할 수 있다.

상기 제2 식각 가스에 의해서 제6 포토패턴(196)의 하부에 언더컷이 형성된다. 상기 언더컷을 형성하는 공정은 상기 제2 식각 가스에 의한 이방성 식각 공정을 통해 패시베이션층(180)의 단부가 식각됨으로써 형성된다. 상기 언더컷을 형성하는 공정은, 이후 진행되는 공정에서 제6 포토패턴(196)을 제거하기 위해 필수적인 공정에 해당한다.

한편, 도 8 내지 도 10을 참조하면, 게이트 단부 패턴(126) 및 소스 단부 패턴(162) 상에 형성되는 제1 포토패턴(192a) 및 제2 포토패턴(192b)의 두께는 상기 제1 식각 가스 및 상기 제2 식각 가스의 함량 및 식각 비율을 고려하여 정한다.

구체적으로, 상기 게이트 단부 패턴(126) 및 소스 단부 패턴(162)을 노출시키는 공정은 화소 영역(P)의 스위칭 소자(TFT)를 형성하는 공정과 동시에 상기 스위칭 소자(TFT)를 형성하는 공정에서 사용하는 식각 가스와 동일한 식각 가스를 이용하여 진행한다. 예를 들면, 상기 제1 식각 가스에 의해서 제1 포토패턴(192a) 및 게이트 단부 패턴(126)상의 패시베이션층(180)이 제거됨과 동시에 제2 포토패턴(192b)은 소정의 두께만 제거되어 잔류 포토레지스트층(194a)을 형성한다.

상기와 같이 동일 공정이지만, 상기 제1 식각 가스가 게이트 패드(GP) 및 소스 패드(DP)에서 타겟으로 하는 물질이 다름에 따라, 상기 제1 포토패턴(192a)의 두께 및 상기 제2 포토패턴(192b)의 두께가 정해진다. 이에 따라, 상기 제1 포토패턴(192a)의 두께(a)는 상기 제2 포토패턴(192b)의 두께(b)보다 얇게 형성되는 것이 바람직하다.

또한, 제2 포토패턴(192b)의 두께(b)는 언더컷(Under Cut)이 형성될 수 있도록 정해진다. 예를 들면, 상기 제2 포토패턴(192b)의 두께(b)가 9000Å인 경우에는 상기 제1 식각 가스에 의해 식각되는 비율은 일정하므로, 상기 제1 식각 가스는 상기 제2 패턴(192b)의 두께가 5000Å인 경우보다 상기 잔류 포토레지스트층(194a)의 두께를 두껍게 형성하게 된다.

상기 잔류 포토레지스트층(194a)의 두께가 두꺼운 경우에는 잔류 포토레지스 트층(194a)을 제거하고 잔류 패시베이션층(184)을 형성하는 공정에서 언더컷의 높이가 낮게 형성되므로, 상기와 같은 점은 고려하여 상기 제2 포토패턴(192b)의 두께(b)를 정하는 것이 바람직하다.

도 11을 참조하면, 게이트 단부 패턴(126)상의 잔류 게이트 절연층(132)이 제거되어 제2 홀을 형성한다. 상기 제2 홀과 패시베이션층(180)의 일부가 제거된 제1 홀(182)이 제1 콘택홀(CNT1)을 형성한다. 제1 콘택홀(CNT1)을 통해 게이트 단부 패턴(126)의 제1 몰리브덴층(124)이 노출된다.

잔류 게이트 절연층(132)을 제거하는 공정은 플루오르화 황(SF6) 가스, 염소 가스(Cl2) 및 헬륨 가스를 포함하는 제3 식각 가스를 이용한다. 잔류 게이트 절연층(132)이 게이트 단부 패턴(126)을 보호함으로써 상기 제3 식각 가스의 상기 염소 가스에 의해 게이트 단부 패턴(126)이 손상되는 것을 방지한다. 게이트 단부 패턴(126)이 보호됨으로써 저저항 금속층인 알루미늄층(122)의 부식 및 불량을 방지할 수 있다.

소스 단부 패턴(162)상의 잔류 패시베이션층(184)이 상기 제3 식각 가스에 의해 완전히 제거되어 제2 콘택홀(CNT2)을 형성한다. 제2 콘택홀(CNT2)을 통해 소스 단부 패턴(162)을 노출시킨다. 잔류 패시베이션층(184)이 소스 단부 패턴(162)을 보호함으로써 상기 제3 식각 가스의 상기 염소 가스에 의해 소스 단부 패턴(162)이 손상되는 것을 방지한다.

상기 제3 식각 가스에 의해 화소 영역(P)의 스토리지 배선(SL) 상에 형성된 소스 금속 패턴(164)을 제거한다. 소스 금속 패턴(164)이 제거됨으로써 드레인 전 극(D)의 단부 측면이 노출되어 사이드 콘택부(CNT3)를 형성한다.

소스 금속 패턴(164)이 제거되어 노출되는 스토리지 배선(SL) 상의 반도체층(140) 및 오믹 콘택층(150)을 제거하여 스토리지 배선(SL) 상의 게이트 절연층(130)을 노출시킨다. 스토리지 배선(SL) 상의 게이트 절연층(130)에 의해 스토리지 배선(SL)의 제1 몰리브덴층(124)이 보호된다.

이와 달리, 드레인 전극(D)의 일단과 스토리지 배선(SL)이 독립하여 형성되는 경우에는 상기 제2 식각 가스에 의해 화소 영역(P)의 패시베이션층(180)이 제거되는 공정에서 상기 드레인 전극(D)의 일단이 노출된 스위칭 소자(TFT)의 콘택부를 형성할 수 있다.

도 2 및 도 12를 참조하면, 사이드 콘택부(CNT3), 제1 콘택홀(CNT1), 제2 콘택홀(CNT2), 제6 포토패턴(196)을 포함하는 베이스 기판(110)의 전면에 투명 전극층(TE)을 형성한다.

투명 전극층(TE)은 광이 투과할 수 있는 투명한 도전성 물질로 이루어진다. 투명 전극층(TE)은 예를 들어, 인듐 징크 옥사이드(Indium Zinc Oxide: IZO) 또는 인듐 틴 옥사이드(Indium Tin Oxide: ITO)로 이루어진다.

투명 전극층(TE)은 게이트 패드(GP)의 제1 몰리브덴층(124)과 면접촉하고, 소스 패드(DP)의 소스 단부 패턴(162)과 면접촉한다. 또한, 투명 전극층(TE)은 사이드 콘택부(CNT3) 및 화소 영역에 해당하는 베이스 기판(110)과도 접촉한다.

투명 전극층(TE)은 제6 포토패턴(196)을 제거함으로써, 화소 전극(PE), 제1 패드 패턴(TE1) 및 제2 패드 패턴(TE2)으로 패터닝된다. 화소 전극(PE)은 사이드 콘택부(CNT3)를 통해 드레인 전극(D)과 전기적으로 연결되고, 제1 패드 패턴(TE1)은 제1 콘택홀(CNT1)을 통해 게이트 단부 패턴(126)과 접촉하면서 전기적으로 연결된다. 제2 패드 패턴(TE2)은 제2 콘택홀(CNT2)을 통해 소스 단부 패턴(162)과 접촉하면서 전기적으로 연결된다.

이에 따라, 게이트 패드(GP)는 알루미늄층(122)을 노출시키지 않음으로써 알루미늄층(122)을 보호하고, 제1 콘택홀(CNT1)에 의해 노출되는 제1 몰리브덴층(124)과 제1 패드 패턴(TE1)과 전면 콘택하여 게이트 단부 패턴(126)과 제1 패드 패턴(TE1)을 전기적으로 연결된다. 소스 패드(DP)는 제2 콘택홀(CNT2)에 의해 노출되는 소스 단부 패턴(162)과 제2 패드 패턴(TE2)과 전면 콘택하여 전기적으로 연결된다.

이상에서 상세하게 설명한 바에 의하면, 제1 포토패턴(192a) 및 제2 포토패턴(192b)을 이용하여 게이트 패드(GP) 및 소스 패드(DP)의 제1 콘택홀(CNT1) 및 제2 콘택홀(CNT2)을 형성한다. 이에 의해, 게이트 단부 패턴(126)의 제1 몰리브덴층(124) 및 소스 단부 패턴(162)의 손상없이 제1 콘택홀(CNT1) 및 제2 콘택홀(CNT2)을 형성할 수 있다.

제1 몰리브덴층(126)이 손상되지 않음으로써, 실질적으로 저저항 금속층인 알루미늄층(122)의 부식을 방지하여 제조 공정상의 신뢰성을 향상시킬 수 있다. 또한, 제1 패드 패턴(TE1) 및 제2 패드 패턴(TE2)이 각각 게이트 단부 패턴(126) 및 소스 단부 패턴(162)과 각각 전면 콘택함으로써 전기적 특성을 향상시킬 수 있다.

이와 같은 표시 기판의 제조방법에 따르면, 저저항 금속층인 알루미늄층 및 상기 알루미늄층의 부식을 방지하기 위한 몰리브덴층으로 형성된 게이트 배선의 제1 단부에 형성된 게이트 패드를 형성하는 공정 중 발생하는 몰리브덴층의 손상을 방지할 수 있다. 상기 몰리브덴층의 손상을 방지함으로써, 상기 알루미늄층의 부식을 방지하여 제조 공정의 신뢰성을 향상시킬 수 있다.

또한, 상기와 같은 표시 기판의 제조 방법에 따르면, 상기 게이트 패드 및 소스 배선의 제2 단부에 형성된 소스 패드에서 투명 전극층인 제1 패드 패턴 및 제2 패드 패턴과 전면 콘택하여 전기적으로 연결함으로써 표시 기판의 전기적 특성을 향상시킬 수 있다.

또한, 상기 게이트 패드 및 제1 패드 패턴을 전면 콘택하여 전기적으로 연결하고, 상기 소스 패드 및 제2 패드 패턴을 전면 콘택하여 전기적으로 연결함으로써 표시 기판의 전기적 특성을 향상시킬 수 있다.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

베이스 기판 위에 게이트 배선, 스위칭 소자의 게이트 전극 및 스토리지 배선을 형성하는 단계;

상기 게이트 배선과 교차하는 소스 배선과, 상기 스위칭 소자의 소스 전극과, 상기 소스 전극과 마주하는 드레인 전극 및 상기 스토리지 배선을 커버하는 소스 금속 패턴을 형성하는 단계;

상기 게이트 배선의 제1 단부에 제1 두께의 제1 포토패턴, 상기 소스 배선의 제2 단부에 제2 두께의 제2 포토패턴 및 제3 두께의 제3 포토패턴을 상기 스위칭 소자, 게이트 배선 및 소스 배선 위에 형성하는 단계;

상기 제1 내지 제3 포토패턴을 이용하여 상기 소스 금속 패턴을 제거하고, 상기 드레인 전극의 단부 측면과 상기 제1 단부 및 제2 단부를 노출시키는 단계;

상기 드레인 전극의 단부 측면, 제1 단부 및 제2 단부와 각각 접촉되는 투명 전극층을 형성하는 단계; 및

상기 제3 포토패턴을 제거하여 상기 드레인 전극의 단부 측면과 접촉되는 화소 전극, 상기 제1 단부와 접촉되는 제1 패드 패턴 및 상기 제2 단부와 접촉되는 제2 패드 패턴을 형성하는 단계를 포함하는 표시 기판의 제조 방법.
제1항에 있어서, 상기 게이트 배선, 게이트 전극 및 스토리지 배선이 형성된 베이스 기판 위에 게이트 절연층을 형성하는 단계; 및

상기 소스 배선, 소스 전극, 드레인 전극 및 소스 금속 패턴이 형성된 베이스 기판 위에 패시베이션층을 형성하는 단계를 더 포함하는 표시 기판의 제조 방법.
제2항에 있어서, 상기 제1 단부 및 제2 단부를 노출시키는 단계는

상기 제1 단부 위의 상기 제1 포토패턴과 상기 패시베이션층을 제거하고, 상기 제2 단부의 제2 포토패턴을 일정두께 잔류시키는 단계;

상기 제1 단부 위의 게이트 절연층을 일정두께 잔류시키고, 상기 제2 단부의 제2 포토패턴과 상기 패시베이션층을 일정두께 잔류시키는 단계; 및

상기 제1 단부에 잔류된 게이트 절연층과 상기 제2 단부에 잔류된 패시베이션층을 제거하는 단계를 포함하는 표시 기판의 제조 방법.
제3항에 있어서, 상기 제2 단부에 잔류된 패시베이션층을 제거하는 단계에서 상기 드레인 전극의 단부 측면을 노출시키고, 상기 소스 금속 패턴을 제거하는 것을 특징으로 하는 표시 기판의 제조 방법.
제3항에 있어서, 상기 소스 금속 패턴은 상기 드레인 전극으로부터 연장되어 형성되는 것을 특징으로 하는 표시 기판의 제조 방법.
제5항에 있어서, 상기 제2 단부에 잔류된 패시베이션층을 제거하는 단계에서 상기 소스 금속 패턴을 제거하여 상기 드레인 전극의 단부 측면을 노출시키는 것을 특징으로 하는 표시 기판의 제조 방법.